JP2008227338A - Multilayer-structure wafer and manufacturing method thereof - Google Patents

Multilayer-structure wafer and manufacturing method thereof Download PDF

Info

Publication number
JP2008227338A
JP2008227338A JP2007066192A JP2007066192A JP2008227338A JP 2008227338 A JP2008227338 A JP 2008227338A JP 2007066192 A JP2007066192 A JP 2007066192A JP 2007066192 A JP2007066192 A JP 2007066192A JP 2008227338 A JP2008227338 A JP 2008227338A
Authority
JP
Japan
Prior art keywords
layer
silicon
single crystal
oxide layer
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007066192A
Other languages
Japanese (ja)
Other versions
JP5277366B2 (en
Inventor
Makoto Ishida
誠 石田
Kazuaki Sawada
和明 澤田
Daisuke Akai
大輔 赤井
Yoshinari Matsumoto
良成 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyohashi University of Technology NUC
Original Assignee
Toyohashi University of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyohashi University of Technology NUC filed Critical Toyohashi University of Technology NUC
Priority to JP2007066192A priority Critical patent/JP5277366B2/en
Publication of JP2008227338A publication Critical patent/JP2008227338A/en
Application granted granted Critical
Publication of JP5277366B2 publication Critical patent/JP5277366B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-quality SOI substrate from a silicon substrate by forming γ-Al<SB>2</SB>O<SB>3</SB>layer into an island or a net on the silicon substrate. <P>SOLUTION: The γ-Al<SB>2</SB>O<SB>3</SB>layers 4 are each formed into an island or a net on the top surface of the silicon substrate 2. Heat treatment is executed to grow an oxide silicon layer 6 from between the γ-Al<SB>2</SB>O<SB>3</SB>layers 4. Subsequently, a single crystal silicon layer 8 grows upward from the top surface of the γ-Al<SB>2</SB>O<SB>3</SB>layers 4, and thus, an SOI substrate having less crystal defect can be obtained. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体基板の構造および製造方法に関するものであり、特に、シリコン単結晶基板上に絶縁膜を形成し、さらに上面に単結晶層を形成する技術に関するものである。 The present invention relates to a structure and a manufacturing method of a semiconductor substrate, and more particularly to a technique of forming an insulating film on a silicon single crystal substrate and further forming a single crystal layer on the upper surface.

半導体デバイス技術で用いられる半導体基板には様々なものがあるが、シリコン単結晶基板上に絶縁膜を形成し、さらにその上面に単結晶層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板が知られている。上面の単結晶層（例えば、単結晶シリコン層）にデバイスを形成した場合、高速低消費電力の素子を作成することができる。従来より、ＳＯＩ基板の製造方法は様々なものがあり、代表的なものについて以下に記載する。 There are various types of semiconductor substrates used in semiconductor device technology, and an SOI (Silicon on Insulator) substrate in which an insulating film is formed on a silicon single crystal substrate and a single crystal layer is further formed on the upper surface is known. Yes. When a device is formed on a single crystal layer (for example, a single crystal silicon layer) on the upper surface, a high-speed and low-power consumption element can be formed. Conventionally, there are various methods for manufacturing an SOI substrate, and typical ones will be described below.

（ＳＩＭＯＸ法）
ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｔｅｄ ＯＸｙｇｅｎ）法は、単結晶シリコン基板に高濃度の酸素を高加速イオン注入し、熱処理することで、シリコン結晶内部にＳｉＯ２層を形成させるとともに、シリコン表面近傍に再結晶化したシリコン層ができることを利用するにより、ＳＯＩ基板を製造する方法である。 (SIMOX method)
In the SIMOX (Separation by IM-plated Oxygen) method, high-concentration oxygen is implanted into a single crystal silicon substrate at high acceleration ions, and heat treatment is performed to form a SiO 2 layer inside the silicon crystal and recrystallize near the silicon surface. This is a method of manufacturing an SOI substrate by utilizing the fact that a silicon layer can be formed.

（ＰＡＣＥ法）
ＰＡＣＥ（Ｐｌａｓｍａ−Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法は、酸化表面を持つウエハー表面ともう一枚のウエハーを対面させて貼り合せ、一方のウエハーを研磨することにより、ＳＯＩ基板を作成するものである。 (PACE method)
In the PACE (Plasma-Assisted Chemical Etching) method, a wafer surface having an oxidized surface and another wafer are bonded to each other, and one wafer is polished to produce an SOI substrate.

（Ｓｍａｒｔ−Ｃｕｔ（登録商標）法）
Ｓｍａｒｔ−Ｃｕｔ法は、シリコン基板表面に酸化膜を形成し、酸化膜を通して水素のイオン注入を行い、これを支持基板と貼り合せた後、熱処理を行なう。熱処理により水素を注入した位置にボイドが発生するが、この部分が機械的に弱くなったことを利用して基板を剥離させ、ＳＯＩ基板を形成する製造方法である。 (Smart-Cut (registered trademark) method)
In the Smart-Cut method, an oxide film is formed on the surface of a silicon substrate, hydrogen ions are implanted through the oxide film, and this is bonded to a supporting substrate, followed by heat treatment. This is a manufacturing method in which a void is generated at a position where hydrogen is injected by heat treatment, and the SOI substrate is formed by peeling the substrate by utilizing this mechanical weakness.

（ＥＬＴＲＡＮ（登録商標）法）
ＥＬＴＲＡＮ法は、先に述べたＳｍａｒｔ−Ｃｕｔ法とは異なり、水素を注入しない。その代わりに、Ｓｉ基板表面に陽極化成によりポーラスＳｉ層を形成する。ポーラスＳｉ層上に熱ＣＶＤ（Ｃｈｅｍａｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）によってＳｉエピタキシャル層を成長させ、このＳｉ層の表面を、所定厚さのＳｉ層が残るように熱酸化させる。その後、熱酸化膜上に支持基板（Ｓｉ基板）を貼り合せ、ポーラスＳｉ層が弱いことを利用してポーラスＳｉ層部で剥離させ、露出したＳｉ層の表面を水素アニールすることにより、表面を平坦化させてＳＯＩ基板を作成するものである。なお、上述したＳＯＩ基板の製造方法は、以下の文献に記載されている。また、Ｓｉ基板上にアルミナ層を形成させてＳＯＩ基板を製造した文献も以下に示す。
貼り合せＳＯＩウエハーの今後の展開：応用物理、第６６巻、第１１号、ｐ．１１２０（１９９７） ０．１μｍ時代の高品質ＳＯＩウエハー技術：応用物理、第７１巻、第９号、ｐ．１１０２（２００２） Ｆａｂｒｉｃａｔｉｏｎ Ｏｆ Ｔｈｅ Ｓｉ／Ａｌ２Ｏ３／ＳｉＯ２／Ｓｉ Ｓｔｒｕｃｔｕｒｅ Ｕｓｉｎｇ Ｏ２ Ａｎｎｅａｌｅｄ Ａｌ２Ｏ３／Ｓｉ Ｓｔｒｕｃｔｕｒｅ：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９（２０００）ｐｐ．２０７８−２０８２ (ELTRAN (registered trademark) method)
The ELTRAN method does not inject hydrogen unlike the Smart-Cut method described above. Instead, a porous Si layer is formed on the surface of the Si substrate by anodization. A Si epitaxial layer is grown on the porous Si layer by thermal CVD (Chemical Vapor Deposition), and the surface of the Si layer is thermally oxidized so that a Si layer having a predetermined thickness remains. Thereafter, a support substrate (Si substrate) is bonded onto the thermal oxide film, and the porous Si layer is peeled off by utilizing the weakness of the porous Si layer. The SOI substrate is formed by planarization. In addition, the manufacturing method of the SOI substrate mentioned above is described in the following documents. Further, literatures on manufacturing an SOI substrate by forming an alumina layer on a Si substrate are shown below.
Future development of bonded SOI wafers: Applied Physics, Vol. 66, No. 11, p. 1120 (1997) High-quality SOI wafer technology in the 0.1 μm era: Applied Physics, Vol. 71, No. 9, p. 1102 (2002) Fabrication Of The Si / Al2O3 / SiO2 / Si Structure Using O2 Annealed Al2O3 / Si Structure: Jpn. J. et al. Appl. Phys. Vol. 39 (2000) pp. 2078-2082

上述したＳＯＩ基板の製造方法は、それぞれ以下に述べる問題点があった。すなわち、ＳＩＭＯＸ法は、熱処理時に非単結晶ＳｉＯ２層ができるため、表面近傍にできる再結晶Ｓｉ内に多数の結晶欠陥が存在するという問題があった。また、ＰＡＣＥ法は、ＳＯＩ層の厚さ制御をすべて研磨に頼るものであるため、厚膜ＳＯＩ基板技術として用いられており、薄いＳＯＩ層が要求される場合には適用困難であった。また、ＰＡＣＥ法は、一枚のＳＯＩ基板作成に２枚のウエハーが必要となる欠点もあった。 Each of the above-described SOI substrate manufacturing methods has the following problems. That is, the SIMOX method has a problem in that a non-single-crystal SiO 2 layer is formed at the time of heat treatment, so that many crystal defects exist in the recrystallized Si formed near the surface. Further, since the PACE method relies on polishing for controlling the thickness of the SOI layer, it is used as a thick film SOI substrate technology, and is difficult to apply when a thin SOI layer is required. In addition, the PACE method has a drawback that two wafers are required to produce one SOI substrate.

また、Ｓｍａｒｔ−Ｃｕｔ法およびＥＬＴＲＡＮ法では、貼り合せ部でボイド等が発生し易いため、貼り合わせる２枚のウエハー表面の平坦性を厳密に確保する必要がある。また、Ｓｍａｒｔ−Ｃｕｔ法およびＥＬＴＲＡＮ法では、製造工程で用いた基板のうち、１枚は再利用できるが、再利用にあたっては研磨などの処理工程が必要となる。また、ＥＬＴＲＡＮ法では、陽極酸化膜の形成を２段階で行なう必要があり、エピタキシャル成長前に熱処理をしてポーラス状態を変化させる必要がある等、高度な製造技術が要求されるものであった。 Further, in the Smart-Cut method and the ELTRAN method, voids and the like are likely to be generated at the bonding portion, and thus it is necessary to strictly ensure the flatness of the two wafer surfaces to be bonded. Further, in the Smart-Cut method and the ELTRAN method, one of the substrates used in the manufacturing process can be reused, but a processing process such as polishing is required for the reuse. In addition, the ELTRAN method requires the formation of an anodic oxide film in two stages, and requires advanced manufacturing techniques such as the need to change the porous state by heat treatment before epitaxial growth.

そこで、本発明は、一枚のウエハーから結晶欠陥の少ないＳＯＩ基板を得ることを目的とする。 Therefore, an object of the present invention is to obtain an SOI substrate with few crystal defects from a single wafer.

本発明は上記目的を達成するために創案されたものであり、請求項１に係る発明は、単結晶層であるシリコン層と、前記シリコン層の上面に形成された非晶質である酸化シリコン層と、前記シリコン層とは離間した状態でかつ、前記酸化シリコン層内に島状あるいは網状に存在する単結晶の酸化アルミニウム層とを備える多層構造ウエハーであって、前記酸化アルミニウム層は、前記酸化シリコン層から上面側に露出していることを特徴とする多層構造ウエハーによって構成される。上記の構成によれば、本発明の多層構造ウエハーは、単結晶の酸化アルミニウム層が酸化シリコン層の上面から露出している構造であるため、酸化アルミニウム層の表面から単結晶層（単結晶シリコンなど）の結晶成長を行なうことができるため、結晶欠陥の少ないＳＯＩ基板を得ることができる。 The present invention has been devised to achieve the above object, and the invention according to claim 1 includes a silicon layer that is a single crystal layer and an amorphous silicon oxide formed on the upper surface of the silicon layer. A multilayer structure wafer comprising a single-crystal aluminum oxide layer that is separated from the silicon layer and is in an island-like or net-like manner in the silicon oxide layer, wherein the aluminum oxide layer is The multilayer structure wafer is characterized by being exposed from the silicon oxide layer to the upper surface side. According to the above configuration, the multilayer structure wafer of the present invention has a structure in which the single crystal aluminum oxide layer is exposed from the upper surface of the silicon oxide layer, and thus the single crystal layer (single crystal silicon from the surface of the aluminum oxide layer). Etc.), an SOI substrate with few crystal defects can be obtained.

なお、本発明において、酸化アルミニウム層（Ａｌ２Ｏ３）が、酸化シリコン層内に島状あるいは網状に存在するとは、多層構造ウエハーを上面（表面側）から見た場合、シリコン層の上面に形成されている酸化シリコン層と比較して、酸化アルミニウム層が点在する状態、あるいは線で繋がった網目の状態等を意味する。これは、言い換えると、上面から見た場合、酸化アルミニウム層が一様にシリコン層上に存在する状態ではなく、酸化アルミニウム層に隙間（空間）があり、当該隙間から酸化シリコンがシリコン層の表面と接することにより、絶縁膜を形成するものである。なお、酸化アルミニウム層の厚さは比較的薄いものであり、酸化アルミニウム層が島状あるいは網状に形成されるためには、酸化アルミニウム層の厚さは１ｎｍから５０ｎｍ程度とであり、より望ましくは１ｎｍから３０ｎｍ程度である。なお、最小の厚さである１ｎｍは、ほぼ酸化アルミニウムの一格子分の厚さ（０．８ｎｍ）に相当する値である。このように、酸化アルミニウム層の厚さを１ｎｍから５０ｎｍ程度とすることにより、シリコン層の上面のすべてを覆う状態ではなく、酸化アルミニウム層がシリコン層の上面に島状あるいは網状に形成されることになる。また、酸化アルミニウム層は、酸化シリコン層によりシリコン層から離間されることにより、より絶縁性の高い多層構造ウエハーが形成される。 In the present invention, the fact that the aluminum oxide layer (Al 2 O 3 ) is present in the form of islands or nets in the silicon oxide layer means that when the multilayer structure wafer is viewed from the upper surface (surface side), it is formed on the upper surface of the silicon layer. Compared to the formed silicon oxide layer, it means a state in which aluminum oxide layers are scattered, or a mesh state connected by lines. In other words, when viewed from above, the aluminum oxide layer is not uniformly present on the silicon layer, but there is a gap (space) in the aluminum oxide layer, and the silicon oxide is exposed to the surface of the silicon layer from the gap. Insulating film is formed by contacting with. The thickness of the aluminum oxide layer is relatively thin, and in order for the aluminum oxide layer to be formed in an island shape or a net shape, the thickness of the aluminum oxide layer is about 1 nm to 50 nm, and more preferably It is about 1 nm to 30 nm. The minimum thickness of 1 nm is a value substantially corresponding to the thickness of one lattice of aluminum oxide (0.8 nm). As described above, by setting the thickness of the aluminum oxide layer to about 1 nm to 50 nm, the aluminum oxide layer is formed in an island shape or a net shape on the upper surface of the silicon layer rather than covering the entire upper surface of the silicon layer. become. Further, the aluminum oxide layer is separated from the silicon layer by the silicon oxide layer, so that a multi-layer structure wafer having higher insulation is formed.

また、酸化アルミニウム層が酸化シリコン層から上面側に露出しているとは、上面側から見た場合、酸化アルミニウム層が酸化シリコン層に覆われず、酸化アルミニウム層が露出している状態をいう。したがって、この状態において、さらに上面に単結晶層を形成する場合は、単結晶層である酸化アルミニウム層の結晶構造を利用して単結晶層を良好に形成することができるのである。 The aluminum oxide layer is exposed from the silicon oxide layer to the upper surface side when viewed from the upper surface side, which means that the aluminum oxide layer is not covered by the silicon oxide layer and the aluminum oxide layer is exposed. . Therefore, in this state, when a single crystal layer is further formed on the upper surface, the single crystal layer can be satisfactorily formed using the crystal structure of the aluminum oxide layer which is a single crystal layer.

また、本発明は、前記酸化アルミニウム層及び前記酸化シリコン層の上面に形成された単結晶層をさらに備えることを特徴とする多層構造ウエハーによって構成することもできる。この構成によれば、ＳＯＩ基板の上面に単結晶層が形成されているため、最上面の単結晶層を用いて半導体素子を作成することができる。 The present invention can also be constituted by a multi-layered wafer characterized by further comprising a single crystal layer formed on the upper surface of the aluminum oxide layer and the silicon oxide layer. According to this configuration, since the single crystal layer is formed on the upper surface of the SOI substrate, a semiconductor element can be formed using the uppermost single crystal layer.

また、本発明は、前記酸化アルミニウム層の上面および前記酸化アルミニウムの上面の少なくとも周辺部に形成された単結晶層と、をさらに備えることを特徴とする多層構造ウエハーによって構成することもできる。この構成によれば、ＳＯＩ基板の上面およびその周辺部に単結晶層が形成され、単結晶層以外の部分は非晶質層あるいは多結晶層が形成されるため、単結晶層に素子を形成した場合、非晶質層によって各素子間の絶縁を行なうことができる。 The present invention can also be constituted by a multilayer structure wafer further comprising an upper surface of the aluminum oxide layer and a single crystal layer formed on at least a peripheral portion of the upper surface of the aluminum oxide. According to this configuration, a single crystal layer is formed on the upper surface of the SOI substrate and its peripheral portion, and an amorphous layer or a polycrystalline layer is formed in a portion other than the single crystal layer, so that an element is formed in the single crystal layer. In this case, the elements can be insulated by the amorphous layer.

また、本発明は、前記酸化アルミニウム層の上面に形成される単結晶層は、シリコン、シリコンゲルマニウム、ガリウムヒ素のいずれかの層であることを特徴とする多層構造ウエハーによって構成することもできる。この構成によれば、各単結晶層の特性を利用して、所望の半導体素子を作成することができる。 In the present invention, the single crystal layer formed on the upper surface of the aluminum oxide layer may be a multilayer structure wafer characterized in that it is one of silicon, silicon germanium, and gallium arsenide. According to this configuration, a desired semiconductor element can be formed using the characteristics of each single crystal layer.

また、本発明は、前記酸化シリコン層と前記酸化アルミニウム層の上面の高さは略同一であることを特徴とする多層構造ウエハーによって構成することもできる。この構成によれば、上面に形成される単結晶層を平坦な層として形成することができるため、配線の形成等を良好に行なうことができる。なお、酸化シリコン層と酸化アルミニウム層の上面の高さが略同一であるとは、酸化シリコン層と酸化アルミニウム層の上面の高さの差が±５ｎｍ程度であることが望ましい。 The present invention can also be constituted by a multilayer structure wafer characterized in that the upper surfaces of the silicon oxide layer and the aluminum oxide layer have substantially the same height. According to this configuration, since the single crystal layer formed on the upper surface can be formed as a flat layer, wiring can be formed satisfactorily. Note that the heights of the top surfaces of the silicon oxide layer and the aluminum oxide layer being substantially the same are preferably such that the difference in height between the top surfaces of the silicon oxide layer and the aluminum oxide layer is about ± 5 nm.

また、本発明は、単結晶層であるシリコン層の上面に島状あるいは網状に、単結晶層である酸化アルミニウム層を形成する第１の工程と、前記シリコン層の上面側の一部に、非晶質である酸化シリコンを形成し、前記酸化アルミニウム層をシリコン層から離間させる第２の工程と、からなる多層構造ウエハーの製造方法とすることもできる。この方法によれば、酸化アルミニウム層が島状あるいは網状に形成され、シリコン層の上面側の一部に酸化シリコンを形成するものであるため、酸化アルミニウム層は、酸化シリコン層から上面側に露出していることになる。したがって、上面に単結晶層を形成する場合、酸化アルミニウム層上に結晶性良く形成することができる。 Further, the present invention provides a first step of forming an aluminum oxide layer that is a single crystal layer in an island shape or a net shape on the upper surface of the silicon layer that is a single crystal layer, and a part on the upper surface side of the silicon layer, It is also possible to provide a method for producing a multilayer structure wafer comprising: a second step of forming amorphous silicon oxide and separating the aluminum oxide layer from the silicon layer. According to this method, since the aluminum oxide layer is formed in an island shape or a net shape and silicon oxide is formed on a part of the upper surface side of the silicon layer, the aluminum oxide layer is exposed from the silicon oxide layer to the upper surface side. Will be. Therefore, when a single crystal layer is formed on the upper surface, it can be formed with good crystallinity on the aluminum oxide layer.

また、本発明は、前記酸化アルミニウム層の上面および前記酸化アルミニウム層の上面の少なくとも周辺部に、単結晶層を形成する第３の工程をさらに備える多層構造ウエハーの製造方法とすることもできる。この方法によれば、ＳＯＩ基板の上面に単結晶層は形成されているため、最上面の単結晶層を用いて半導体素子を作成することができる。なお、第３の工程では、酸化アルミニウム層及び酸化シリコン層の全面に単結晶層を形成しても良いし、酸化アルミニウム層および酸化シリコン層の一部の上面に単結晶層を形成しても良い。後者の場合は、単結晶層の間に非晶質層が形成される場合があるが、このように非晶質層を形成した場合は、単結晶層に形成された素子相互間の絶縁を行なうことができるという利点を有している。 The present invention can also be a method for manufacturing a multilayer structure wafer further comprising a third step of forming a single crystal layer on at least a peripheral portion of the upper surface of the aluminum oxide layer and the upper surface of the aluminum oxide layer. According to this method, since the single crystal layer is formed on the upper surface of the SOI substrate, a semiconductor element can be formed using the uppermost single crystal layer. Note that in the third step, a single crystal layer may be formed on the entire surface of the aluminum oxide layer and the silicon oxide layer, or a single crystal layer may be formed on a part of the aluminum oxide layer and the silicon oxide layer. good. In the latter case, an amorphous layer may be formed between the single crystal layers. When an amorphous layer is formed in this way, insulation between elements formed in the single crystal layer is not achieved. It has the advantage that it can be done.

また、本発明は、前記第３の工程で形成された単結晶層を残して、前記酸化シリコン層を上面に露出させる第４の工程をさらに備えることを特徴とする多層構造ウエハーの製造方法とすることもできる。この方法によれば、最上面の単結晶層に素子を形成した場合、単結晶層の各素子の絶縁を確実に行なうことができる。 The present invention further comprises a fourth step of exposing the silicon oxide layer to the upper surface while leaving the single crystal layer formed in the third step, and a method for manufacturing a multilayer structure wafer, You can also According to this method, when an element is formed on the uppermost single crystal layer, each element of the single crystal layer can be reliably insulated.

また、本発明は、前記第３の工程で形成される単結晶層は、シリコン、シリコンゲルマニウム、ガリウムヒ素のいずれかの層であることを特徴とする多層構造ウエハーの製造方法とすることもできる。この方法によれば、各単結晶層の特性を利用して、所望の半導体素子を作成することができる。 The present invention can also be a method for producing a multilayer wafer, wherein the single crystal layer formed in the third step is any one of silicon, silicon germanium, and gallium arsenide. . According to this method, a desired semiconductor element can be formed using the characteristics of each single crystal layer.

また、本発明は、前記第２の工程において、前記酸化シリコン層の上面は前記酸化アルミニウム層の上面と略同一であることを特徴とする多層構造ウエハーの製造方法とすることもできる。この方法によれば、上面に形成される単結晶層を平坦な層として形成することができるため、配線の形成等を良好に行なうことができる。 In the second step, the present invention may also be a method for manufacturing a multilayer structure wafer, wherein the upper surface of the silicon oxide layer is substantially the same as the upper surface of the aluminum oxide layer. According to this method, since the single crystal layer formed on the upper surface can be formed as a flat layer, wiring can be formed satisfactorily.

本発明は、上記の構成あるいは方法により、一枚の基板から結晶欠陥の少ないＳＯＩウエハーを得ることができる。 In the present invention, an SOI wafer with few crystal defects can be obtained from a single substrate by the above-described configuration or method.

本発明の第１の実施形態について説明する。図１は第１の実施形態の製造工程を説明するための図である。図１（ａ）の工程において、単結晶基板であるシリコン基板２の上面に、γ−Ａｌ２Ｏ３層４が形成される。シリコン基板２は配向が（１００）の単結晶基板である。また、γ−Ａｌ２Ｏ３層４は、単結晶層であり、γ−Ａｌ２Ｏ３層４の上面から見て、島状あるいは網状に形成されている。本実施形態では、γ−Ａｌ２Ｏ３層４は、シリコン基板２の上面に、γ−Ａｌ２Ｏ３層４を約１０ｎｍ程度積層させたものであり、約１０ｎｍ程度γ−Ａｌ２Ｏ３層４をシリコン基板２上に積層させることで、シリコン基板２の上面をすべて覆う状態になる前の状態とすることができるのである。なお、γ−Ａｌ２Ｏ３層４の成膜条件は、例えば、ＵＨＶ−ＣＶＤ法を用い、基板温度８８０〜１０００℃、圧力１Ｐａ（ベース圧は、７００℃で１×１０−５Ｐａ）、ガスはＮ２（Ｎ２ ｂｕｂｂｌｅｄ ＴＭＡ）とＯ２とすることができるが、他の成膜方法（ＭＢＥ法など）を用いることもできる。なお、シリコン基板２上にγ−Ａｌ２Ｏ３層４をすべて覆うように形成し、γ−Ａｌ２Ｏ３層４の一部をエッチング等で除去することにより、γ−Ａｌ２Ｏ３層４をシリコン基板２上に、島状あるいは網状に形成させても良い。 A first embodiment of the present invention will be described. FIG. 1 is a diagram for explaining a manufacturing process according to the first embodiment. In the step of FIG. 1A, a γ-Al 2 O 3 layer 4 is formed on the upper surface of a silicon substrate 2 that is a single crystal substrate. The silicon substrate 2 is a single crystal substrate having an orientation of (100). The γ-Al 2 O 3 layer 4 is a single crystal layer, and is formed in an island shape or a net shape when viewed from the upper surface of the γ-Al 2 O 3 layer 4. In the present embodiment, γ-Al 2 O 3 layer 4, the upper surface of the silicon substrate 2, γ-Al 2 O 3 layer 4 are those obtained by the lamination about 10 nm, about 10nm γ-Al 2 O 3 By laminating the layer 4 on the silicon substrate 2, it is possible to obtain a state before the entire upper surface of the silicon substrate 2 is covered. The film formation conditions of the γ-Al 2 O 3 layer 4 are, for example, UHV-CVD, using a substrate temperature of 880 to 1000 ° C., a pressure of 1 Pa (base pressure is 1 × 10 −5 Pa at 700 ° C.), The gas can be N 2 (N 2 bubbled TMA) and O 2 , but other film formation methods (such as MBE method) can also be used. Incidentally, by forming so as to cover all the gamma-Al 2 O 3 layer 4 on the silicon substrate 2, a part of the gamma-Al 2 O 3 layer 4 is removed by etching or the like, gamma-Al 2 O 3 layer 4 may be formed in an island shape or a net shape on the silicon substrate 2.

次に、図１（ｂ）に示すように、図１（ａ）の基板を酸素雰囲気中で熱処理することにより、シリコン基板２の一部から酸化シリコン層（ＳｉＯ２）６が形成される。酸化シリコン層６は、シリコン基板２を熱処理することにより形成されるアモルファスであるが、シリコン基板２の表面から酸化シリコン層６が形成され、熱処理が進むにつれて、酸化シリコン層６はγ−Ａｌ２Ｏ３層４の下部にも形成される。この酸化シリコン層６の形成過程について詳説すると、図１（ａ）に示すシリコン基板２の表面が露出した部分では、表面より酸素が供給されて酸化シリコン層６が形成され、この形成された酸化シリコン層６を酸素が拡散してシリコン基板２が酸化され、酸化シリコン層６の膜厚が増加していく。一方、γ−Ａｌ２Ｏ３層４の下部では、γ−Ａｌ２Ｏ３層４中の酸素の拡散は少なく、シリコン基板２の露出した部分から形成された酸化シリコン層６の膜中を拡散してきた酸素が、シリコン基板２の表面に平行な方向（図の横方向）に拡散し、γ−Ａｌ２Ｏ３層４の下部に酸化シリコン層６が形成される。したがって、シリコン基板２の表面が露出した部分の酸化シリコン層６の膜厚に比べ、γ−Ａｌ２Ｏ３層４の下部の酸化シリコン層６の膜厚は薄くなり、図１（ｂ）に示すように、酸化シリコン層６の上面とγ−Ａｌ２Ｏ３層４の上面のほぼ同じ高さとなるように形成することが可能である。なお、酸化シリコン層６の上面とγ−Ａｌ２Ｏ３層４の上面の高さは、図１（ｂ）に示すようにほぼ同じものとすることができるが、高さの差を約５ｎｍ以下にすることも可能である。なお、この熱処理は、例えば、酸素雰囲気で１０００℃で１２０分行なわれる。 Next, as shown in FIG. 1B, a silicon oxide layer (SiO 2 ) 6 is formed from a part of the silicon substrate 2 by heat-treating the substrate of FIG. 1A in an oxygen atmosphere. Although the silicon oxide layer 6 is amorphous formed by heat-treating the silicon substrate 2, the silicon oxide layer 6 is formed from the surface of the silicon substrate 2, and as the heat treatment proceeds, the silicon oxide layer 6 becomes γ-Al 2. It is also formed below the O 3 layer 4. The formation process of the silicon oxide layer 6 will be described in detail. In the portion where the surface of the silicon substrate 2 shown in FIG. 1A is exposed, oxygen is supplied from the surface to form the silicon oxide layer 6, and the formed oxidation Oxygen diffuses through the silicon layer 6 to oxidize the silicon substrate 2 and the thickness of the silicon oxide layer 6 increases. On the other hand, in the lower part of the gamma-Al 2 O 3 layer 4, gamma-Al 2 oxygen diffusion O 3 layer 4 is small, diffuse in the film of the silicon oxide layer 6 formed from the exposed portion of the silicon substrate 2 The oxygen thus diffused in a direction parallel to the surface of the silicon substrate 2 (lateral direction in the figure), and a silicon oxide layer 6 is formed below the γ-Al 2 O 3 layer 4. Therefore, the thickness of the silicon oxide layer 6 below the γ-Al 2 O 3 layer 4 is smaller than the thickness of the silicon oxide layer 6 where the surface of the silicon substrate 2 is exposed, as shown in FIG. As shown, the upper surface of the silicon oxide layer 6 and the upper surface of the γ-Al 2 O 3 layer 4 can be formed to have substantially the same height. The height of the upper surface of the silicon oxide layer 6 and the upper surface of the γ-Al 2 O 3 layer 4 can be substantially the same as shown in FIG. 1B, but the difference in height is about 5 nm. It is also possible to: This heat treatment is performed, for example, in an oxygen atmosphere at 1000 ° C. for 120 minutes.

また、図１（ｂ）の状態において、基板を上面から見た場合、γ−Ａｌ２Ｏ３層４の上面は必ず見えている状態（上部に露出する状態）とする必要がある。なお、本実施形態では熱処理により酸化シリコン層６を形成したため、γ−Ａｌ２Ｏ３層４の上面を覆う状態まで酸化シリコン層６が形成されることは無いが、別の方法で酸化シリコン層６を形成する場合は、γ−Ａｌ２Ｏ３層４の上面が上部に露出するように形成する必要がある。また、図１（ｂ）に示すように、γ−Ａｌ２Ｏ３層４は、酸化シリコン層６を形成することにより、シリコン基板２の上面から離間した状態とされている。 Further, in the state of FIG. 1B, when the substrate is viewed from the top surface, the top surface of the γ-Al 2 O 3 layer 4 must be always visible (exposed to the top). In the present embodiment, since the silicon oxide layer 6 is formed by heat treatment, the silicon oxide layer 6 is not formed until the upper surface of the γ-Al 2 O 3 layer 4 is covered, but the silicon oxide layer is formed by another method. In the case of forming 6, it is necessary to form the upper surface of the γ-Al 2 O 3 layer 4 so as to be exposed at the top. As shown in FIG. 1B, the γ-Al 2 O 3 layer 4 is separated from the upper surface of the silicon substrate 2 by forming the silicon oxide layer 6.

次に、図１（ｃ）の工程では、図１（ｂ）の基板上に単結晶シリコン層８が形成される。単結晶シリコン層８は、単結晶層であるγ−Ａｌ２Ｏ３層４の上面では当然の如くエピタキシャル成長し、酸化シリコン層６の上面では、γ−Ａｌ２Ｏ３層４の上面で成長した単結晶シリコン層８のエピタキシャル成長層が図の横方向に成長する（ＥＬＯ：Ｅｐｉｔａｘｉａｌｌｙ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）ことにより、図１（ｃ）に示すように、単結晶シリコン層８の上面が平坦な形状となるように形成される。図１（ｃ）に示す基板はＳＯＩ構造を持ち、単結晶シリコン層８上に既知のプロセスでＭＯＳＦＥＴを作製した結果、市販のＳＯＩ基板を用いて作製した場合に比べても、遜色のない動作を確認することができた。なお、単結晶シリコン層８の成膜条件は、例えば、基板温度１０００℃、圧力４×１０−１Ｐａ（ベース圧力は５５０℃で４×１０−６Ｐａ）、ガスはＳｉ２Ｈ６とすることができる。 Next, in the step of FIG. 1C, a single crystal silicon layer 8 is formed on the substrate of FIG. The single crystal silicon layer 8 was epitaxially grown as a matter of course on the upper surface of the γ-Al 2 O 3 layer 4 which is a single crystal layer, and was grown on the upper surface of the γ-Al 2 O 3 layer 4 on the upper surface of the silicon oxide layer 6. The epitaxial growth layer of the single crystal silicon layer 8 grows in the lateral direction of the figure (ELO: Epitaxially Lateral Over), so that the upper surface of the single crystal silicon layer 8 becomes a flat shape as shown in FIG. Formed. The substrate shown in FIG. 1C has an SOI structure, and as a result of manufacturing a MOSFET on the single crystal silicon layer 8 by a known process, the operation is comparable to the case of using a commercially available SOI substrate. I was able to confirm. The film formation conditions of the single crystal silicon layer 8 are, for example, a substrate temperature of 1000 ° C., a pressure of 4 × 10 −1 Pa (base pressure is 4 × 10 −6 Pa at 550 ° C.), and a gas is Si 2 H 6 . be able to.

したがって、本発明の第１の実施形態においては、一枚のシリコン基板からＳＯＩ基板を作成することができるため、安価にＳＯＩ基板を作成することができる。また、本発明の実施形態では、単結晶のγ−Ａｌ２Ｏ３層４の上面が上部に露出した面から単結晶シリコン層８が結晶成長するため、高品質な単結晶シリコン層８を持つＳＯＩ基板を作成することができる。 Therefore, in the first embodiment of the present invention, since an SOI substrate can be created from a single silicon substrate, an SOI substrate can be created at low cost. In the embodiment of the present invention, since the single crystal silicon layer 8 is crystal-grown from the surface where the upper surface of the single crystal γ-Al 2 O 3 layer 4 is exposed upward, the high-quality single crystal silicon layer 8 is provided. An SOI substrate can be created.

また、本実施形態では、γ−Ａｌ２Ｏ３層４をシリコン基板２の上面に島状あるいは網状に形成しており、比較的小さい面積としたため、γ−Ａｌ２Ｏ３層４の格子欠陥を少なくすることができる。これにより、格子欠陥の少ないγ−Ａｌ２Ｏ３層４の上面にエピタキシャル成長させられる単結晶シリコン層８を結晶性良く形成することができる。 In the present embodiment, since the γ-Al 2 O 3 layer 4 is formed in an island shape or a net shape on the upper surface of the silicon substrate 2 and has a relatively small area, lattice defects of the γ-Al 2 O 3 layer 4 are formed. Can be reduced. Thereby, the single crystal silicon layer 8 that is epitaxially grown on the upper surface of the γ-Al 2 O 3 layer 4 with few lattice defects can be formed with good crystallinity.

また、本実施形態では、γ−Ａｌ２Ｏ３層４が存在する部分においても、絶縁性に優れた非晶質の酸化シリコン層６によって、デバイスの動作する単結晶シリコン層８は、シリコン基板２から確実に絶縁分離された構造とすることができる。 In this embodiment, even in the portion where the γ-Al 2 O 3 layer 4 is present, the single crystal silicon layer 8 on which the device operates is formed of a silicon substrate by the amorphous silicon oxide layer 6 having excellent insulation. The structure can be reliably insulated from 2.

また、本実施形態では、γ−Ａｌ２Ｏ３層４の上面と酸化シリコン層６の上面の高さの差を小さくしており、これにより、単結晶シリコン層８をフラットな状態とすることができるため、本実施形態のＳＯＩ基板を用いて集積回路を形成した場合の配線の断線等を少なくすることができる。 Further, in the present embodiment, the difference in height between the upper surface of the γ-Al 2 O 3 layer 4 and the upper surface of the silicon oxide layer 6 is reduced, thereby making the single crystal silicon layer 8 flat. Therefore, it is possible to reduce disconnection of the wiring when an integrated circuit is formed using the SOI substrate of this embodiment.

なお、γ−Ａｌ２Ｏ３層４の上面と酸化シリコン層６の上面の高さの差は、約５ｎｍ以下とすることができるが、この場合、γ−Ａｌ２Ｏ３層４の上面が酸化シリコン層６の上面よりも高くなっても良いし、酸化シリコン層６の上面がγ−Ａｌ２Ｏ３層４の上面よりも高くなっても良い。 The difference in height between the upper surface of the γ-Al 2 O 3 layer 4 and the upper surface of the silicon oxide layer 6 can be about 5 nm or less. In this case, the upper surface of the γ-Al 2 O 3 layer 4 is The upper surface of the silicon oxide layer 6 may be higher, or the upper surface of the silicon oxide layer 6 may be higher than the upper surface of the γ-Al 2 O 3 layer 4.

また、図１（ｃ）においては、単結晶シリコン層８は、γ−Ａｌ２Ｏ３層４の上部および酸化シリコン層６の上部に形成されているが、図２に示すように、γ−Ａｌ２Ｏ３層４の上面に単結晶シリコン層１０が形成され、酸化シリコン層６の上面には非晶質あるいは多結晶シリコン層１２が形成されるＳＯＩ基板も本発明の適用範囲内である。γ−Ａｌ２Ｏ３層４の上部のシリコン層が単結晶であれば、ＳＯＩ基板として集積回路を作成することができるからである。なお、図２に示すＳＯＩ基板は、図１のＳＯＩ基板に比べ、単結晶シリコン層１０の厚さを薄くすることによって形成したものである。図２のＳＯＩ基板においては、それぞれの単結晶シリコン層１０領域に半導体素子を形成した場合、単結晶シリコン層１０はほとんどγ−Ａｌ２Ｏ３層４の直上に限られ、それ以外の部分は非晶質あるいは多結晶質シリコン層１２が堆積する。この非晶質あるいは多結晶質シリコン層１２は、単結晶シリコン層１０の領域に半導体素子を形成した場合には、各半導体素子間を絶縁分離することに役立つ。 In FIG. 1C, the single crystal silicon layer 8 is formed above the γ-Al 2 O 3 layer 4 and above the silicon oxide layer 6, but as shown in FIG. An SOI substrate in which the single crystal silicon layer 10 is formed on the upper surface of the Al 2 O 3 layer 4 and the amorphous or polycrystalline silicon layer 12 is formed on the upper surface of the silicon oxide layer 6 is also within the scope of the present invention. . This is because if the silicon layer above the γ-Al 2 O 3 layer 4 is a single crystal, an integrated circuit can be formed as an SOI substrate. 2 is formed by reducing the thickness of the single crystal silicon layer 10 as compared with the SOI substrate of FIG. In the SOI substrate of FIG. 2, when a semiconductor element is formed in each single crystal silicon layer 10 region, the single crystal silicon layer 10 is almost directly above the γ-Al 2 O 3 layer 4, and other portions are An amorphous or polycrystalline silicon layer 12 is deposited. The amorphous or polycrystalline silicon layer 12 serves to insulate and isolate the semiconductor elements when semiconductor elements are formed in the region of the single crystal silicon layer 10.

さらに、図２のＳＯＩ基板に比べ、単結晶シリコン層１０の厚さを厚くすることにより、図３に示すＳＯＩ基板を形成することができる。図３のＳＯＩ基板では、γ−Ａｌ２Ｏ３層４の上部に形成された単結晶シリコン層１０が図中横方向に成長し、酸化シリコン層６の上部の一部まで形成されている。このようなＳＯＩ基板においても、単結晶シリコン層１０に半導体素子を作製することができ、また、各半導体素子間の絶縁を非晶質あるいは多結晶シリコン層１２で行なうことができる。 Further, the SOI substrate shown in FIG. 3 can be formed by increasing the thickness of the single crystal silicon layer 10 as compared with the SOI substrate of FIG. In the SOI substrate of FIG. 3, the single crystal silicon layer 10 formed on the upper part of the γ-Al 2 O 3 layer 4 grows in the horizontal direction in the drawing and is formed up to a part of the upper part of the silicon oxide layer 6. Even in such an SOI substrate, a semiconductor element can be formed in the single crystal silicon layer 10, and insulation between the semiconductor elements can be performed by the amorphous or polycrystalline silicon layer 12.

さらに、単結晶シリコン層１０の間の非晶質あるいは多結晶シリコン層１２をエッチング等の方法を用いて除去することも可能である。このように作製したＳＯＩ基板を図４に示す。図４に示すＳＯＩ基板においては、単結晶シリコン層１０が互いに隔離されて形成されているため、単結晶シリコン層に半導体素子を作製した場合、各半導体素子の絶縁を確実に行なうことができる。なお、非晶質あるいは多結晶質シリコン層１２はエッチングで取り除くことが可能であるが、この方法以外にも、例えば、気相成長法などの方法により、γ−Ａｌ２Ｏ３層４とその周辺部以外の部分へ単結晶シリコン層１０を堆積させないことにより、単結晶シリコン層１０を互いに隔離させることも可能である。この場合は、非晶質あるいは多結晶質シリコン層１２をエッチングする工程が不要となるため、製造工程を簡素化することができる。 Further, the amorphous or polycrystalline silicon layer 12 between the single crystal silicon layers 10 can be removed by using a method such as etching. An SOI substrate manufactured in this way is shown in FIG. In the SOI substrate shown in FIG. 4, since the single crystal silicon layers 10 are formed so as to be isolated from each other, when a semiconductor element is formed in the single crystal silicon layer, each semiconductor element can be reliably insulated. The amorphous or polycrystalline silicon layer 12 can be removed by etching. However, in addition to this method, for example, the γ-Al 2 O 3 layer 4 and its layer can be formed by a method such as vapor phase growth. It is also possible to isolate the single crystal silicon layers 10 from each other by not depositing the single crystal silicon layer 10 in a portion other than the peripheral portion. In this case, a process for etching the amorphous or polycrystalline silicon layer 12 is not necessary, and the manufacturing process can be simplified.

次に、本発明の第２の実施形態について説明する。図５は第２実施形態の基板の構成を示すものであり、第１実施形態の図１（ｃ）に該当するものである。図５に示すように、シリコン基板２０と離間した位置には、γ−Ａｌ２Ｏ３層２２が形成されている。酸化シリコン層２４はγ−Ａｌ２Ｏ３層２２の下部およびγ−Ａｌ２Ｏ３層２２の間に形成されている。γ−Ａｌ２Ｏ３層２２および酸化シリコン層２４の上部には、単結晶のシリコンゲルマニウム（ＳｉＧｅ）層２６が形成されている。 Next, a second embodiment of the present invention will be described. FIG. 5 shows the configuration of the substrate according to the second embodiment, which corresponds to FIG. 1C of the first embodiment. As shown in FIG. 5, a γ-Al 2 O 3 layer 22 is formed at a position separated from the silicon substrate 20. Silicon oxide layer 24 is formed between the gamma-Al 2 bottom of O 3 layer 22 and gamma-Al 2 O 3 layer 22. A single crystal silicon germanium (SiGe) layer 26 is formed on the γ-Al 2 O 3 layer 22 and the silicon oxide layer 24.

本発明の第２の実施形態においても、第１の実施形態と同様に、高品質なシリコンゲルマニウム層２６を有するＳＯＩ基板を得ることができる。 Also in the second embodiment of the present invention, an SOI substrate having a high-quality silicon germanium layer 26 can be obtained as in the first embodiment.

次に、本発明の第３の実施形態について説明する。図６は第３の実施形態の基板の構成を示すものであり、第１の実施形態の図１（ｃ）に該当するものである。図６に示すように、シリコン基板３０と離間した位置には、γ−Ａｌ２Ｏ３層３２が形成されている。酸化シリコン層３４はγ−Ａｌ２Ｏ３層３２の下部およびγ−Ａｌ２Ｏ３層３２の間に形成されている。γ−Ａｌ２Ｏ３層３２の上面および酸化シリコン層３４の上部には、単結晶の窒化ガリウム（ＧａＮ）層３６が形成されている。 Next, a third embodiment of the present invention will be described. FIG. 6 shows the configuration of the substrate according to the third embodiment, which corresponds to FIG. 1C of the first embodiment. As shown in FIG. 6, a γ-Al 2 O 3 layer 32 is formed at a position separated from the silicon substrate 30. The silicon oxide layer 34 is formed between the γ-Al 2 O 3 layer 32 at the bottom and γ-Al 2 O 3 layer 32. A single crystal gallium nitride (GaN) layer 36 is formed on the upper surface of the γ-Al 2 O 3 layer 32 and the upper portion of the silicon oxide layer 34.

本発明の第３の実施形態においても、第１の実施形態と同様に、高品質な窒化ガリウム層３６を有するＳＯＩ基板を得ることができる。 Also in the third embodiment of the present invention, an SOI substrate having a high-quality gallium nitride layer 36 can be obtained as in the first embodiment.

なお、本発明の各実施形態においては、最上部に用いる層を単結晶シリコン層８、シリコンゲルマニウム２６および窒化ガリウム３６としたが、これに限らず、単結晶層であれば他の材料からなる層を用いることができる。 In each embodiment of the present invention, the uppermost layer is the single crystal silicon layer 8, the silicon germanium 26, and the gallium nitride 36. However, the present invention is not limited to this, and the single crystal layer is made of other materials. Layers can be used.

本発明に係る第１実施形態の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of 1st Embodiment which concerns on this invention. 本発明に係る第１実施形態の変形例を示す断面図である。It is sectional drawing which shows the modification of 1st Embodiment which concerns on this invention. 本発明に係る第１実施形態の変形例を示す断面図である。It is sectional drawing which shows the modification of 1st Embodiment which concerns on this invention. 本発明に係る第１実施形態の変形例を示す断面図である。It is sectional drawing which shows the modification of 1st Embodiment which concerns on this invention. 本発明に係る第２実施形態の構成を示す断面図である。It is sectional drawing which shows the structure of 2nd Embodiment which concerns on this invention. 本発明に係る第３実施形態の構成を示す断面図である。It is sectional drawing which shows the structure of 3rd Embodiment based on this invention.

符号の説明Explanation of symbols

２ シリコン基板
４ γ−Ａｌ２Ｏ３層
６ 酸化シリコン層
８ 単結晶シリコン層
１０ 単結晶シリコン層
１２ 非晶質あるいは多結晶シリコン層
２６ シリコンゲルマニウム層
３６ 窒化ガリウム層 2 Silicon substrate 4 γ-Al 2 O 3 layer 6 Silicon oxide layer 8 Single crystal silicon layer 10 Single crystal silicon layer 12 Amorphous or polycrystalline silicon layer 26 Silicon germanium layer 36 Gallium nitride layer

Claims (10)

単結晶層であるシリコン層と、
前記シリコン層の上面に形成された非晶質である酸化シリコン層と、
前記シリコン層とは離間した状態でかつ、前記酸化シリコン層内に島状あるいは網状に存在する単結晶の酸化アルミニウム層とを備える多層構造ウエハーであって、
前記酸化アルミニウム層は、前記酸化シリコン層から上面側に露出していることを特徴とする多層構造ウエハー。 A silicon layer which is a single crystal layer;
An amorphous silicon oxide layer formed on the upper surface of the silicon layer;
A multilayer structure wafer comprising a single crystal aluminum oxide layer in a state of being separated from the silicon layer and present in an island shape or a net shape in the silicon oxide layer,
The multilayer structure wafer, wherein the aluminum oxide layer is exposed on an upper surface side from the silicon oxide layer. 前記酸化アルミニウム層及び前記酸化シリコン層の上面に形成された単結晶層をさらに備えることを特徴とする請求項１に記載の多層構造ウエハー。       The multilayer structure wafer according to claim 1, further comprising a single crystal layer formed on upper surfaces of the aluminum oxide layer and the silicon oxide layer. 前記酸化アルミニウム層の上面および前記酸化アルミニウムの上面の少なくとも周辺部に形成された単結晶層と、
をさらに備えることを特徴とする請求項１に記載の多層構造ウエハー。 A single crystal layer formed on at least a peripheral portion of the upper surface of the aluminum oxide layer and the upper surface of the aluminum oxide;
The multilayer structure wafer according to claim 1, further comprising: 前記酸化アルミニウム層の上面に形成される単結晶層は、シリコン、シリコンゲルマニウム、ガリウムヒ素のいずれかの層であることを特徴とする請求項２または３に記載の多層構造ウエハー。       4. The multilayer structure wafer according to claim 2, wherein the single crystal layer formed on the upper surface of the aluminum oxide layer is any one of silicon, silicon germanium, and gallium arsenide. 前記酸化シリコン層と前記酸化アルミニウム層の上面の高さは略同一であることを特徴とする請求項１から４のいずれか１項に記載の多層構造ウエハー。       The multilayer structure wafer according to any one of claims 1 to 4, wherein heights of upper surfaces of the silicon oxide layer and the aluminum oxide layer are substantially the same. 単結晶層であるシリコン層の上面に島状あるいは網状に、単結晶層である酸化アルミニウム層を形成する第１の工程と、
前記シリコン層の上面側の一部に、非晶質である酸化シリコンを形成し、前記酸化アルミニウム層をシリコン層から離間させる第２の工程と、
からなる多層構造ウエハーの製造方法。 A first step of forming an aluminum oxide layer that is a single crystal layer in an island shape or a net shape on the upper surface of the silicon layer that is a single crystal layer;
A second step of forming amorphous silicon oxide on a part of the upper surface side of the silicon layer, and separating the aluminum oxide layer from the silicon layer;
A method for producing a multilayer structure wafer comprising: 前記酸化アルミニウム層の上面および前記酸化アルミニウム層の上面の少なくとも周辺部に、単結晶層を形成する第３の工程をさらに備える請求項６に記載の多層構造ウエハーの製造方法。       The method for producing a multilayer structure wafer according to claim 6, further comprising a third step of forming a single crystal layer on at least a peripheral portion of the upper surface of the aluminum oxide layer and the upper surface of the aluminum oxide layer. 前記第３の工程で形成された単結晶層を残して、前記酸化シリコン層を上面に露出させる第４の工程をさらに備えることを特徴とする請求項７に記載の多層構造ウエハーの製造方法。       8. The method of manufacturing a multilayer structure wafer according to claim 7, further comprising a fourth step of exposing the silicon oxide layer on an upper surface while leaving the single crystal layer formed in the third step. 前記第３の工程で形成される単結晶層は、シリコン、シリコンゲルマニウム、ガリウムヒ素のいずれかの層であることを特徴とする請求項７または８に記載の多層構造ウエハーの製造方法。       9. The method for manufacturing a multilayer structure wafer according to claim 7, wherein the single crystal layer formed in the third step is one of silicon, silicon germanium, and gallium arsenide. 前記第２の工程において、前記酸化シリコン層の上面は前記酸化アルミニウム層の上面と略同一であることを特徴とする請求項７から９のいずれか１項に記載の多層構造ウエハーの製造方法。       10. The method for manufacturing a multilayer structure wafer according to claim 7, wherein, in the second step, an upper surface of the silicon oxide layer is substantially the same as an upper surface of the aluminum oxide layer. 11.
JP2007066192A 2007-03-15 2007-03-15 Multilayer wafer and method of manufacturing the same Expired - Fee Related JP5277366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066192A JP5277366B2 (en) 2007-03-15 2007-03-15 Multilayer wafer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066192A JP5277366B2 (en) 2007-03-15 2007-03-15 Multilayer wafer and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2008227338A true JP2008227338A (en) 2008-09-25
JP5277366B2 JP5277366B2 (en) 2013-08-28

Family

ID=39845568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066192A Expired - Fee Related JP5277366B2 (en) 2007-03-15 2007-03-15 Multilayer wafer and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP5277366B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065703A (en) * 2011-09-16 2013-04-11 Fujitsu Ltd Compound semiconductor device and manufacturing method of the same
WO2013145404A1 (en) * 2012-03-28 2013-10-03 株式会社豊田中央研究所 Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
US8618552B2 (en) 2004-10-04 2013-12-31 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
WO2023248649A1 (en) * 2022-06-20 2023-12-28 富士フイルム株式会社 Processing liquid, substrate processing method, and manufacturing method for semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188821A (en) * 1990-11-22 1992-07-07 Canon Inc Semiconductor substrate and manufacture thereof
JPH05102189A (en) * 1991-08-13 1993-04-23 Fujitsu Ltd Formation method of thin film, silicon thin film and formation method of silicon thin-film transistor
JPH07122550A (en) * 1993-10-22 1995-05-12 Hitachi Ltd Formation of laminate structure for semiconductor and formation of semiconductor device
JPH09162088A (en) * 1995-12-13 1997-06-20 Asahi Chem Ind Co Ltd Semiconductor substrate and production thereof
JPH11238683A (en) * 1998-02-20 1999-08-31 Asahi Chem Ind Co Ltd Manufacture of compound semiconductor film
JPH11260835A (en) * 1997-07-11 1999-09-24 Tdk Corp Substrate for electronic device
JP2000260713A (en) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd Formation of polycrystalline silicon film
JP2004051446A (en) * 2002-07-22 2004-02-19 Asahi Kasei Corp Oxide single crystal thin film formation method and semiconductor thin film forming method
JP2006196558A (en) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd Method of manufacturing nitride semiconductor substrate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188821A (en) * 1990-11-22 1992-07-07 Canon Inc Semiconductor substrate and manufacture thereof
JPH05102189A (en) * 1991-08-13 1993-04-23 Fujitsu Ltd Formation method of thin film, silicon thin film and formation method of silicon thin-film transistor
JPH07122550A (en) * 1993-10-22 1995-05-12 Hitachi Ltd Formation of laminate structure for semiconductor and formation of semiconductor device
JPH09162088A (en) * 1995-12-13 1997-06-20 Asahi Chem Ind Co Ltd Semiconductor substrate and production thereof
JPH11260835A (en) * 1997-07-11 1999-09-24 Tdk Corp Substrate for electronic device
JPH11238683A (en) * 1998-02-20 1999-08-31 Asahi Chem Ind Co Ltd Manufacture of compound semiconductor film
JP2000260713A (en) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd Formation of polycrystalline silicon film
JP2004051446A (en) * 2002-07-22 2004-02-19 Asahi Kasei Corp Oxide single crystal thin film formation method and semiconductor thin film forming method
JP2006196558A (en) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd Method of manufacturing nitride semiconductor substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618552B2 (en) 2004-10-04 2013-12-31 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US8866159B1 (en) 2004-10-04 2014-10-21 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
JP2013065703A (en) * 2011-09-16 2013-04-11 Fujitsu Ltd Compound semiconductor device and manufacturing method of the same
WO2013145404A1 (en) * 2012-03-28 2013-10-03 株式会社豊田中央研究所 Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
US9728609B2 (en) 2012-03-28 2017-08-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Layered substrate with a miscut angle comprising a silicon single crystal substrate and a group-III nitride single crystal layer
WO2023248649A1 (en) * 2022-06-20 2023-12-28 富士フイルム株式会社 Processing liquid, substrate processing method, and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
JP5277366B2 (en) 2013-08-28

Similar Documents

Publication Publication Date Title
US7256473B2 (en) Composite structure with high heat dissipation
US8128749B2 (en) Fabrication of SOI with gettering layer
KR100690421B1 (en) Strained si based layer made by uhv-cvd, and devices therein
US20110094668A1 (en) Substrate with determinate thermal expansion coefficient
US20090170295A1 (en) MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP
KR20140005900A (en) Electronic device for radiofrequency or power applications and process for manufacturing such a device
JP3176072B2 (en) Method of forming semiconductor substrate
JP2006173568A (en) Method of manufacturing soi substrate
JP2009081352A (en) Manufacturing method for semiconductor substrate, and semiconductor substrate
KR20050018979A (en) Method of transferring of a layer of strained semiconductor material
TWI436456B (en) Method for manufacturing components
JP5277366B2 (en) Multilayer wafer and method of manufacturing the same
US20040245571A1 (en) Semiconductor-on-insulator article and method of making same
US9111996B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
JP5891597B2 (en) Manufacturing method of semiconductor substrate or semiconductor device
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
JPH10326883A (en) Substrate and manufacture thereof
JP2015060887A (en) Soi wafer manufacturing method and bonded soi wafer
JP3293767B2 (en) Semiconductor member manufacturing method
US9356094B2 (en) Method for making a semi-conducting substrate located on an insulation layer
JP2007250676A (en) Manufacturing method of laminated substrate of dissimilar material
JP4289411B2 (en) Manufacturing method of semiconductor device
KR102204732B1 (en) Producing method of silicon on insulator substrate
JP2009298604A (en) SINGLE CRYSTAL SiC SEMICONDUCTOR SUBSTRATE, ITS PRODUCING METHOD AND LIGHT EMITTING ELEMENT AND SEMICONDUCTOR ELEMENT USING IT
JPH03292723A (en) Manufacture of silicon singe crystal thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees