JP2008219313A - 順次走査変換装置及び画像表示装置 - Google Patents

Abstract

【課題】順次走査変換に使用するメモリ回路の規模を抑制する技術を提供する。
【解決手段】本発明は、順次走査変換装置を提供する。この順次走査変換装置は、飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリと、前記Ｎ個のラインメモリのうちの一つを順次選択して前記入力画像データを書き込むとともに、他の（Ｎ−１）個のラインメモリの各々に書き込まれた前記（Ｎ−１）個の入力画像データを前記書き込みのタイミングと少なくとも一部が重複するタイミングにおいて読み出す入出力制御部と、前記（Ｎ−１）個の入力画像データに対して、予め設定された所定の処理を行うことによってＭ本（Ｍは１以上の整数）の主走査ラインの順次走査用の出力画像データを生成する画像処理部とを備える。
【選択図】図２

Description

本発明は、インターレースの映像信号を順次走査の映像信号に変換する技術に関する。

テレビ放送の実用化の際には、伝送可能な帯域の問題によって走査線数と毎秒フレーム数が厳しく制限されたため人間の目の残像現象を利用して、１フレームを二つのフレームに分割して半分毎に更新して毎秒６０フレームを実現するインターレース（飛び越し走査）が採用された。ところが、近年では、高解像度のディスプレイが実現するに伴って映像信号の垂直解像度の低さやフリッカの問題が顕在化してきた。このような問題を解決する技術として、飛び越し走査の入力映像信号を飛び越しを行わない走査（順次走査）の映像信号に変換して表示する方法が提案されている（特許文献１）。

特開２００４−１７３１８２号公報

しかし、従来、順次走査変換には、各フレームの画素値を格納するフレームメモリが利用されていたため装置の高価格化が問題となっていた。さらに、このような問題は、ディスプレイの高解像度化や大型化によって深刻化していた。

この発明は、従来技術における上述の課題を解決するためになされたものであり、順次走査変換に使用するメモリ回路の規模を抑制する技術を提供することを目的とする。

上述の課題の少なくとも一部を解決するために、本発明は、順次走査変換装置を提供する。この順次走査変換装置は、
飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリと、
前記Ｎ個のラインメモリのうちの一つを順次選択して前記入力画像データを書き込むとともに、他の（Ｎ−１）個のラインメモリの各々に書き込まれた前記（Ｎ−１）個の入力画像データを前記書き込みのタイミングと少なくとも一部が重複するタイミングにおいて読み出す入出力制御部と、
前記（Ｎ−１）個の入力画像データに対して、予め設定された所定の処理を行うことによってＭ本（Ｍは１以上の整数）の主走査ラインの順次走査用の出力画像データを生成する画像処理部と、
を備える。

本発明の順次走査変換装置では、順次走査変換処理において、飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリのうちの一つを順次選択して入力画像データを書き込むとともに、他の（Ｎ−１）個のラインメモリの各々に書き込まれた（Ｎ−１）個の入力画像データを、この書き込みのタイミングと少なくとも一部が重複するタイミングにおいて読み出すように構成されているので、高効率のメモリ管理と、簡素で信頼性の高いメモリ制御とを同時に実現することができる。

高効率のメモリ管理は、以下のようにして実現されている。順次走査変換においては、１主走査ライン分の画像データを入力すると同時に、順次走査変換に使用する複数の主走査ライン分の画像データを出力することが望まれる。順次走査用の各走査ラインの画像データの生成には、近傍の複数の走査ラインの画像データが要請されるからである。このような要請に対して、本発明では、複数のラインメモリの順次選択（切り替え）によって、常に、順次走査変換に要求される複数の走査ラインの画像データを読み書き可能としつつ、一つのラインメモリには１主走査ライン分の画像データが書き込み可能となっている。

簡素で信頼性の高いメモリ制御は、以下のようにして実現されている。上述のメモリ管理において各ラインメモリの動作に着目すると、各ラインメモリは、同時に読み出しと書き込みの一方のみを実行するように構成されている。このようなメモリ制御は、各ラインメモリにおける読み出しと書き込みの干渉が発生しないので、このような干渉を考慮して制御ロジックをくむ必要性がなくなる。これにより、高信頼性とメモリ制御回路の簡素化、低消費電力化といった利点を同時に実現することができる。

上記順次走査変換装置において、
前記Ｎ個のラインメモリは、同一タイミングにおいて書き込みと読み出しの一方のみが可能であるように構成されていても良い。こうすれば、ラインメモリ自体の回路も簡素化されて、さらに、高信頼性と低消費電力化といった利点を高めることができる。なお、上記順次走査変換装置において、前記Ｎは４であるようにしても良い。

なお、本発明は、順次走査変換装置に限られず、順次走査変換装置を用いた画像表示装置、画像表示方法や画像表示制御方法、画像表示を制御するためのプログラム（あるいはプログラム製品）、プロジェクタといった種々の形態で実現することができる。また、画像表示には、ＰＤＰのような自発光の表示や投影表示の双方が含まれる。

次に、本発明の実施の形態を実施例に基づき以下の順序で説明する。
Ａ．液晶プロジェクタの基本的構成：
Ｂ．入力画像変換部２２０の内部構成とその動作：
Ｃ．本発明の実施例の順次走査変換処理におけるメモリサイクル：
Ｄ．本発明の実施例における順次走査変換処理の内容：
Ｄ−１．上端処理：
Ｄ−２．フィールド補間処理とライン補間処理の組み合わせ：
Ｄ−３．自動判別補間処理：
Ｄ−４．下端処理：
Ｅ．変形例：

Ａ．液晶プロジェクタの基本的構成：
図１は、本発明の一実施例としての液晶プロジェクタ１０の構成を示すブロック図である。液晶プロジェクタ１０は、スクリーンＳＣ上に画像を投写するための光学系１００と、光学系１００を制御する制御系２００と、を備えている。光学系１００は、照明光学系１１０と、ＬＣＤパネル１２０と、投写光学系１３０と、を備えている。制御系２００は、制御部２１０と、入力画像変換部２２０と、画像処理部２３０と、液晶駆動部２４０と、を備えている。

制御部２１０は、図示しないＣＰＵやメモリを備えている。制御部２１０は、画像処理部２３０と、液晶駆動部２４０と、を制御する。画像処理部２３０は、外部から与えられた入力画像信号を処理して液晶駆動部２４０への入力信号を生成する。入力画像信号の処理には、画質調整処理等の種々の画像処理が含まれている。画質調整処理には、たとえば輝度調整や色温度補正といった処理がある。

入力画像変換部２２０は、飛び越し走査用の入力画像データを順次走査用の画像データに変換する。入力画像変換部２２０の構成と動作の詳細については後述する。なお、入力画像変換部２２０は、特許請求の範囲における「順次走査変換装置」に相当する。

液晶駆動部２４０は、画像処理部２３０から入力された画像データに基づいて、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂを駆動するための駆動信号を生成する。この駆動信号は、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂに供給されて、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂが有する各画素の透過光量の制御に使用される。液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂを透過した光は、投写光学系１３０に照射される。投写光学系１３０は、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂから照射された光をスクリーンＳＣ上に投写する。なお、液晶パネル１２０Ｒ、１２０Ｇ、１２０Ｂは、特許請求の範囲における「画像表示デバイス」に相当する。

Ｂ．入力画像変換部２２０の内部構成とその動作：
図２は、本発明の実施例における入力画像変換部２２０の内部構成を示す説明図である。入力画像変換部２２０は、メモリセレクタ２２１と、４個のラインメモリ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄと、上側ラインセレクタ２２６ａと、着目ラインセレクタ２２６ｂと、下側ラインセレクタ２２６ｃと、補間制御回路２２３と、補間方法選択回路２２４と、これらの回路を制御部２１０からの指令に応じて制御する入力画像変換制御回路２２５とを備えている。

図３は、本発明の実施例における入力画像変換部２２０への入力画像データの様子を示す説明図である。第１フィールド画像Ｉ１と第２フィールド画像Ｉ２の左側の数字は、走査線の番号を表している。インターレース画像Ｉ１２では、第１フィールド画像Ｉ１と、第２フィールド画像Ｉ２と、を時間差（１／６０秒）をおいて更新することによって鳥が左から右に移動しているように見える。このような画像は、人間の目の残像現象を利用したものである。

本実施例では、入力画像データは、第１フィールド画像Ｉ１と、第２フィールド画像Ｉ２と、を組み合わせたデータとして構成されているものとする。すなわち、走査線の番号（走査線番号とも呼ぶ。）が奇数の走査線と偶数の走査線とは、それぞれ第１フィールド画像Ｉ１の入力画像データと、第２フィールド画像Ｉ２の入力画像データと、で構成されている。以下では、このようにして構成された入力画像データは、インターレース画像データと呼ぶ。

メモリセレクタ２２１（図２）は、入力画像変換制御回路２２５から指令に応じて４個のラインメモリ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄのいずれか一つを選択してインターレース画像データを書き込む。具体的には、走査線番号が１から１０までの走査線が順に選択され、各走査線の入力画像データが４個のラインメモリ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄのいずれかに書き込まれることになる。

着目ラインセレクタ２２６ｂは、メモリセレクタ２２１によって選択されたラインメモリ以外のラインメモリであって、出力画像データ（順次走査用）の生成対象となる走査線の入力画像データＬｎｆ（飛び越し走査用）を読み出すラインメモリを選択する。上側ラインセレクタ２２６ａと下側ラインセレクタ２２６ｃとは、それぞれ出力画像データ（順次走査用）の生成対象となる走査線の上側の走査線の入力画像データＬｎ１（飛び越し走査用）と、下側の走査線の入力画像データＬｎ２（飛び越し走査用）と、を格納するラインメモリを選択する。

たとえば走査線番号が「２」の走査線の出力画像データの生成においては、着目ラインセレクタ２２６ｂは、第２フィールド画像Ｉ２の走査線番号２の走査線の入力画像データＬｎｆ（２）を格納するラインメモリを選択することになる。括弧内の数値は走査線番号を表している。上側ラインセレクタ２２６ａと下側ラインセレクタ２２６ｃとは、それぞれ第１フィールド画像Ｉ１の走査線番号１の走査線の入力画像データＬｎ１（１）を格納するラインメモリと、第１フィールド画像Ｉ１の走査線番号３の走査線の入力画像データＬｎ２（３）を格納するラインメモリとを選択することになる。

入力画像変換部２２０は、このようにして得られた入力画像データを全走査ラインを一括して更新するように構成された出力画像データに変換する。このような変換処理は、本明細書では、順次走査変換処理と呼ばれる。

図４は、本発明の実施例における順次走査変換処理の内容を示す説明図である。この順次走査変換処理では、動画像データであるインターレース画像データＩ１、Ｉ２（図３）を２つの順次走査画像データＰ１、Ｐ２に変換する。

順次走査変換処理においては、静止画像については第１フィールドの入力画像データと、第２フィールドの入力画像データとを単純に合成すれば良く、このような補間方法をフィールド補間と呼ぶ。たとえば上述の例では、第２フィールド画像Ｉ２の入力画像データの第２の走査線の入力画像データＬｎｆ（２）を順次走査用の出力画像データとすれば良いことが分かる。ただし、出力画像データＬｎｆ（２）は、２フレーム分生成される。これにより、１／６０秒のフレームレートが維持できることになる。

一方、動画像の順次走査変換処理においては、本実施例では、２種類のライン補間処理が行われる。ライン補間処理とは、インターレース画像データＩ１、Ｉ２の各々から２フレーム分の順次走査用の出力画像データＰ１、Ｐ２を生成する処理である。このような処理を行うのは、動画像については相対的な画像の相違によっていわゆるコーミングと呼ばれる櫛状の画質劣化を抑制するためである。

コーミングとは、相対的な画像の相違に起因する櫛状の画質劣化である。このような画質劣化を抑制するために第１フィールドあるいは第２フィールドのいずれか一方の入力画像データを用いて補間処理を行うのがフィールド補間処理と呼ばれる。フィールド補間処理では、上下に隣接する走査線の入力画像データを所定の比率でブレンドすることによって出力画像データを生成する。たとえば上述の例では、第１フィールド画像Ｉ１の２つの入力画像データＬｎ１（１）、Ｌｎ２（３）をブレンドして順次走査用の出力画像データとすれば良いことが分かる。

図５は、動画像と静止画像における順次走査変換によるコーミング発生状態を示す説明図である。順次走査画像Ｉｃは、動画像において順次走査変換によるコーミングが発生している状態を示している。順次走査画像Ｉｓは、静止画像において順次走査変換によるコーミングが発生していない状態を示している。このように順次走査変換においては、静止画像か動画像か否かに応じて順次走査変換の内容を切り替えている。この切り替えは、たとえば制御部２１０で解析して、入力画像変換部２２０に切り替え指示を行うように構成しても良いし、あるいは後述する方法で自動的に切り替えるようにしても良い。

このような切り替えは、本実施例では補間方法選択回路２２４によって行われる。補間方法選択回路２２４には、着目ラインセレクタ２２６ｂが読み出した各走査線の入力画像データ（飛び越し走査用）を変更せずに出力画像データ（順次走査用）とする出力画像データＬｆｎ（フィールド補間処理）と、上側ラインセレクタ２２６ａと下側ラインセレクタ２２６ｃが読み出した２本分の走査線の入力画像データ（飛び越し走査用）をブレンドして生成した出力画像データ（順次走査用）とする出力画像データＢ（Ｂ＝Ｌｎ１×α＋Ｌｎ２×（１−α）、ライン補間処理）の双方が常時出力されている。

補間方法選択回路２２４は、補間制御回路２２３からの指令に応じて出力画像データＬｆｎと出力画像データＢのいずれかを選択する。出力画像データＬｆｎと出力画像データＢの選択は、入力画像データＬｎ１と入力画像データＬｎ２の差分値と、予め設定された閾値との比較に基づいて補間制御回路２２３によって行われる。具体的には、補間制御回路２２３は、入力画像データＬｎ１と入力画像データＬｎ２の差分が予め設定された閾値よりも大きいときには、動画であると判定して出力画像データＢを選択し、逆に、入力画像データＬｎ１と入力画像データＬｎ２の差分が予め設定された閾値よりも小さいときには、静止画と判定して出力画像データＬｆｎを選択する。

Ｃ．本発明の実施例の順次走査変換処理におけるメモリサイクル：
図６は、本発明の実施例における入力画像変換部２２０の動作に関するタイミングチャートを示す説明図である。このタイミングチャートは、メモリ制御の部分と画像データ出力（順次走査用）の部分とで構成されている。メモリ制御の部分の最上部の数字は、飛び越し走査用の入力画像データ（図３）の主走査線番号を示している。画像データ出力（順次走査用）の部分の最上部の数字は、出力画像データの主走査線番号を示している。本実施例では、説明を分かりやすくするために、この１フレームのインターレース画像データの順次走査変換処理を行うものとする。

図７は、インターレース画像データ（図３）における１番、５番、および９番の走査ラインの入力画像データをラインメモリａ２２２ａに書き込む際の入力画像変換部２２０の接続状態を示す説明図である。図６から分かるように、１番の走査ラインの入力画像データをラインメモリａに書き込む際には、他のラインメモリ２２２ｂ、２２２ｃ、２２２ｄには入力画像データは格納されていない。

図８は、インターレース画像データ（図３）における２番、６番、および１０番の走査ラインの入力画像データをラインメモリｂ２２２ｂに書き込む際の入力画像変換部２２０の接続状態を示す説明図である。図６のタイミングチャートから分かるように、走査線番号２の走査ラインの入力画像データをラインメモリｂ２２２ｂに書き込む際には、ラインメモリａ２２２ａにのみ走査線番号１の走査ラインの入力画像データが格納されており、他のラインメモリ２２２ｃ、２２２ｄには入力画像データは格納されていない。

図９は、インターレース画像データ（図３）における３番および７番の走査ラインの入力画像データをラインメモリｃ２２２ｃに書き込む際の入力画像変換部２２０の接続状態を示す説明図である。図６のタイミングチャートから分かるように、走査線番号３の走査ラインの入力画像データをラインメモリｃ２２２ｃに書き込む際には、ラインメモリａ２２２ａとラインメモリｂ２２２ｂに、それぞれ走査線番号１と２の走査ラインの入力画像データが格納されており、ラインメモリ２２２ｄには入力画像データは格納されていない。

図１０は、インターレース画像データ（図３）における４番および８番の走査ラインの入力画像データをラインメモリｄ２２２ｄに書き込む際の入力画像変換部２２０の接続状態を示す説明図である。図６のタイミングチャートから分かるように、走査線番号４の走査ラインの入力画像データをラインメモリｃ２２２ｃに書き込む際には、ラインメモリａ２２２ａとラインメモリｂ２２２ｂとラインメモリｃ２２２ｃに、それぞれ走査線番号１〜３の走査ラインの入力画像データが格納されていることになる。

このようなサイクルを繰り返すことによって、インターレース画像データの１番から１０番までの走査線の入力画像データが４個のラインメモリ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄの各々に順々に書き込まれることになる。このようにして書き込まれたインターレース画像データは、順次走査変換処理のために以下の方法で効率的に読み出されることになる。

Ｄ．本発明の実施例における順次走査変換処理の内容：
Ｄ−１．上端処理：
最初の順次走査変換処理（図６）では、画像の上端部に対する例外的な処理として、主走査番号１の走査ラインの出力画像データが生成される。主走査番号１の走査ラインは、上端の走査ラインなのでインターレース画像データＩ１の主走査番号１の走査ラインの入力画像データがそのまま出力画像データＬｎｆ（１）となる。ここで、括弧内の番号は、インターレース画像データＩ１、Ｉ２における主走査の番号を示している。

この処理は、インターレース画像データ（図３）における３番の走査ラインの入力画像データをラインメモリｃ２２２ｃに書き込むとき（図９）に実行される。この際には、前述のようにラインメモリａ２２２ａとラインメモリｂ２２２ｂに、それぞれ１番と２番の走査ラインの入力画像データが格納されており、他のラインメモリ２２２ｄには入力画像データは格納されていない。この際には、インターレース画像データＩ１の主走査番号１の走査ラインの入力画像データがそのまま出力画像データＬｎｆ（１）となるので、ラインメモリ２２２ｂ、２２２ｃ、２２２ｄのデータは使用されないことになる。ただし、前述のように出力画像データＬｎｆ（１）は、１／６０秒のフレームレートを維持するために２フレーム分生成される。

Ｄ−２．フィールド補間処理とライン補間処理の組み合わせ：
この順次走査変換処理は、入力画像変換部２２０の外部で動画像であるか静止画像であるかが決定され、動画像用のライン補間処理が実行される処理である。ここで、動画像であると決定されたと仮定すると、ライン補間処理が行われて出力画像データＢ（１、３）と、出力画像データＬｎｆ（２）とが生成されることになる。

たとえば２番目の順次走査変換処理では、主走査番号２の走査ラインの出力画像データが生成される。主走査番号２の走査ラインについては、インターレース画像データＩ１の主走査番号１の走査ラインの入力画像データＬｎ１（１）と、主走査番号３の走査ラインの入力画像データＬｎ２（３）と、をブレンドすることによって出力画像データＢ（１、３）が生成される。ブレンドは、本実施例では、前述のように入力画像データＬｎ１（１）と入力画像データＬｎ２（３）との設定可能な係数αを用いた線形補間によって行われる。すなわち、出力画像データＢ（１、３）は、入力画像データＬｎ１（１）の階調値に係数αを乗じた値に対して、入力画像データＬｎ２（３）の階調値に１から係数αを減じた値を乗じた値を加算することによって生成される。

この処理は、インターレース画像データ（図３）における４番の走査ラインの入力画像データをラインメモリｄ２２２ｄに書き込むとき（図１０）に実行される。図６から分かるように、４番の走査ラインの入力画像データをラインメモリｄ２２２ｄに書き込む際には、ラインメモリａ２２２ａとラインメモリｂ２２２ｂとラインメモリｃ２２２ｃに、それぞれ１番と２番と３番の走査ラインの入力画像データが格納されていることになる。このようにして生成された出力画像データＢ（１、３）と、出力画像データＬｎｆ（２）とによって１／６０秒のフレームレートが維持できることになる。

Ｄ−３．自動判別補間処理：
自動判別補間処理は、入力画像変換部２２０の内部で動画像であるか静止画像であるかが決定され、動画像用のライン補間処理が実行される処理である。この処理では、自動判別補間処理が行われて、出力画像データＢ（１、３）と出力画像データＬｎｆ（２）の選択された一方と、出力画像データＬｎｆ（２）とが生成される。

出力画像データＢ（１、３）と出力画像データＬｎｆ（２）の選択は、補間制御回路２２３によって行われる。具体的には、入力画像データＬｎ１（１）と入力画像データＬｎ２（３）の各画素の階調値の差が予め設定された所定の閾値よりも小さいときには、静止画像と判定して出力画像データＬｎｆ（２）が選択される。一方、入力画像データＬｎ１（１）と入力画像データＬｎ２（３）の各画素の階調値の差が予め設定された所定の閾値よりも大きいときには、動画像と判定して出力画像データＢ（１、３）が選択される。この選択は、補間制御回路２２３の指令に基づいた補間方法選択回路２２４の切り替え機能によって行われる。

Ｄ−４．下端処理：
最後の順次走査変換処理では、画像の下端部に対する例外的な処理として、主走査番号１０の走査ラインの出力画像データが生成される。主走査番号１０の走査ラインは、下端の走査ラインなのでインターレース画像データＩ１の主走査番号１０の走査ラインの入力画像データがそのまま出力画像データＬｎｆ（１０）となる。

このようなサイクルによって順次走査変換処理が行われるので、高効率のラインメモリ管理と、簡素で信頼性の高いラインメモリ制御とを同時に実現している。

高効率のラインメモリ管理は、以下のようにして実現されている。上述の順次走査変換においては、１主走査ライン分の画像データを入力すると同時に、順次走査変換に使用する３本の主走査ライン分の画像データが出力されているので、常に、順次走査変換に要求される複数の走査ラインの画像データを読み書き可能としつつ、一つのラインメモリには１主走査ライン分の画像データが書き込み可能となっているのである。

一方、簡素で信頼性の高いラインメモリ制御は、以下のようにして実現されている。上述のラインメモリ管理において各ラインメモリの動作に着目すると、各ラインメモリは、同時に読み出しと書き込みの一方のみを実行するように構成されている。このようなラインメモリ制御は、各ラインメモリにおける読み出しと書き込みの干渉が発生しないので、このような干渉を考慮して制御ロジックをくむ必要性がなくなる。これにより、高信頼性とラインメモリ制御回路の簡素化、低消費電力化といった利点を同時に実現することができる。

さらに、このようなラインメモリ制御は、同一タイミングにおいて書き込みと読み出しの一方のみが可能であるラインメモリの使用を許容するものである。このようなラインメモリを使用すれば、ラインメモリ自体の回路も簡素化されて、さらに、高信頼性と低消費電力化といった利点を高めることができる。

加えて、発明者の実装解析によれば、上述の実施例のラインメモリ回路の規模は、同時に読み書きを可能な３個のラインメモリを実装する場合よりも小さくなることが見いだされた。

Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。

Ｅ−１．上述の実施例では、４個のラインメモリが使用されているが、たとえば３個のラインメモリを使用するようにしても良いし、あるいは５個以上のラインメモリを使用するようにしても良い。本発明では、飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリを使用し、Ｎ個のラインメモリのうちの一つを順次選択して前記入力画像データを書き込むとともに、この書き込みのタイミングと少なくとも一部が重複するタイミングにおいて他の（Ｎ−１）個のラインメモリの各々に書き込まれた（Ｎ−１）個の入力画像データを読み出す入出力制御が行われればよい。

Ｅ−２．上述の実施例では、３本の走査ラインの画像データから１本の走査ラインの画像データを生成しているが、たとえば４本の走査ラインの画像データから１本、２本、あるいはそれ以上（たとえば５本以上）の走査ラインの画像データを生成するようにしても良い。さらに、５本以上の走査ラインの画像データに基づいて出力画像データを生成するようにしても良いし、２本の走査ラインの画像データに基づいて出力画像データを生成するようにしても良い。

Ｅ−３．上記実施例では、透過型の液晶パネルによる透過型の液晶パネル１２０Ｒを用いた場合を例に説明しているが、これに限定されるものではなく、例えば、反射型の液晶パネルを用いるようにしてもよい。反射型の光変調デバイスとしては、反射型の液晶パネルやデジタルマイクロミラーデバイス（ＤＭＤ）（ＤＭＤは米国テキサスインスツルメンツ社の商標）等の非発光型の表示用デバイス、ＰＤＰ，ＥＬ，ＬＥＤ等の発光型の表示用デバイス等の種々の電気光学素子を用いた表示用デバイスを用いたプロジェクタその他の画像表示装置においても適用可能である。

本発明の一実施例としての液晶プロジェクタ１０の構成を示すブロック図。 本発明の実施例における入力画像変換部２２０の内部構成を示す説明図。 本発明の実施例における入力画像変換部２２０への入力画像データの様子を示す説明図。 本発明の実施例における順次走査変換処理の内容を示す説明図。 動画像と静止画像における順次走査変換によるコーミング発生状態を示す説明図。 本発明の実施例における入力画像変換部２２０の動作に関するタイミングチャートを示す説明図。 インターレース画像データの１番、５番、および９番の走査ラインの入力画像データをラインメモリａ２２２ａに書き込む際の入力画像変換部２２０の接続状態を示す説明図。 インターレース画像データの２番、６番、および１０番の走査ラインの入力画像データをラインメモリｂ２２２ｂに書き込む際の入力画像変換部２２０の接続状態を示す説明図。 インターレース画像データの３番および７番の走査ラインの入力画像データをラインメモリｃ２２２ｃに書き込む際の入力画像変換部２２０の接続状態を示す説明図。 インターレース画像データの４番および８番の走査ラインの入力画像データをラインメモリｄ２２２ｄに書き込む際の入力画像変換部２２０の接続状態を示す説明図。

符号の説明

１０…液晶プロジェクタ
２０…制御部
１００…光学系
１１０…照明光学系
１２０Ｒ、１２０Ｇ、１２０Ｂ…液晶パネル
１３０…投写光学系
２００…制御系
２１０…制御部
２２０…入力画像変換部
２２１…メモリセレクタ
２２２ａ…ラインメモリａ
２２２ｂ…ラインメモリｂ
２２２ｃ…ラインメモリｃ
２２２ｄ…ラインメモリｄ
２２３…補間制御回路
２２４…補間方法選択回路
２２５…入力画像変換制御回路
２２６ａ…上側ラインセレクタ
２２６ｂ…着目ラインセレクタ
２２６ｃ…下側ラインセレクタ
２３０…画像処理部
２４０…液晶駆動部

Claims (6)

1. 順次走査変換装置であって、
   飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリと、
   前記Ｎ個のラインメモリのうちの一つを順次選択して前記入力画像データを書き込むとともに、他の（Ｎ−１）個のラインメモリの各々に書き込まれた前記（Ｎ−１）個の入力画像データを前記書き込みのタイミングと少なくとも一部が重複するタイミングにおいて読み出す入出力制御部と、
   前記（Ｎ−１）個の入力画像データに対して、予め設定された所定の処理を行うことによってＭ本（Ｍは１以上の整数）の主走査ラインの順次走査用の出力画像データを生成する画像処理部と、
   を備える順次走査変換装置。
2. 請求項１記載の順次走査変換装置であって、
   前記Ｎ個のラインメモリは、同一タイミングにおいて書き込みと読み出しの一方のみが可能であるように構成されている順次走査変換装置。
3. 請求項１または２に記載の順次走査変換装置であって、
   前記Ｎは、４である順次走査変換装置。
4. 飛び越し走査用の入力画像データに応じて順次走査で画像を表示する画像表示装置であって、
   前記入力画像データに応じて前記順次走査用の出力画像データを生成する請求項１ないし３のいずれかに記載の順次走査変換装置と、
   前記出力画像データに応じて前記画像を表示する画像表示デバイスと、
   を備える画像表示装置。
5. 飛び越し走査用の入力画像データに応じて順次走査で画像を投射するプロジェクタであって、
   前記入力画像データに応じて前記順次走査用の出力画像データを生成する請求項１ないし３のいずれかに記載の順次走査変換装置と、
   光源と、
   前記出力画像データに応じて前記光源から供給された光を変調する画像表示デバイスと、
   を備えるプロジェクタ。
6. 順次走査変換方法であって、
   飛び越し走査用の入力画像データに含まれた連続するＮ本の（Ｎは３以上の整数）の主走査ライン毎の入力画像データの各々を格納するＮ個のラインメモリを準備する工程と、
   前記Ｎ個のラインメモリのうちの一つを順次選択して前記入力画像データを書き込むとともに、他の（Ｎ−１）個のラインメモリの各々に書き込まれた前記（Ｎ−１）個の入力画像データを前記書き込みのタイミングと少なくとも一部が重複するタイミングにおいて読み出す入出力制御工程と、
   前記（Ｎ−１）個の入力画像データに対して、予め設定された所定の処理を行うことによってＭ本（Ｍは１以上の整数）の主走査ラインの順次走査用の出力画像データを生成する画像処理工程と、
   を備える順次走査変換方法。

Images