JP2008216030A - Semiconductor test system - Google Patents
Semiconductor test system Download PDFInfo
- Publication number
- JP2008216030A JP2008216030A JP2007053674A JP2007053674A JP2008216030A JP 2008216030 A JP2008216030 A JP 2008216030A JP 2007053674 A JP2007053674 A JP 2007053674A JP 2007053674 A JP2007053674 A JP 2007053674A JP 2008216030 A JP2008216030 A JP 2008216030A
- Authority
- JP
- Japan
- Prior art keywords
- program
- test
- transfer
- tester
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、ICデバイスやメモリデバイス等の半導体デバイスを試験する半導体試験システムに関するものである。 The present invention relates to a semiconductor test system for testing a semiconductor device such as an IC device or a memory device.
この種のシステムは半導体デバイスの製造ラインに配置され、デバイスの機能動作等を試験し、このデバイスからの出力信号に応じてその良否を判定している(特許文献1参照)。
また、従来のシステムは図8に示されている。詳しくは、システム100はファイルサーバ120とテスタ130とを備えており、これらサーバ120とテスタ130とはネットワークを介してデータが交換可能に構成されている。
This type of system is arranged in a semiconductor device manufacturing line, tests the functional operation of the device, etc., and determines its quality according to the output signal from this device (see Patent Document 1).
A conventional system is shown in FIG. Specifically, the
サーバ120は複数の格納部121,122を有し、各格納部121,122には、最初に試験を行う品種用の試験プログラムや、次に試験を行う品種用の試験プログラムがそれぞれ予め用意されている。まず、最初の品種用の試験プログラムがHDD131に転送され、このプログラムがメモリ133にロードされる。そして、テスタ130では当該プログラムに沿ってデバイスの測定を開始する。続いて、この試験の終了後には、オペレータからの指示に基づいてプログラムを次のプログラムに切り替える。これにより、次の品種用の試験プログラムがHDD141に転送され、メモリ143にロードされたこのプログラムに沿ってデバイスの測定を開始する。
The
ところで、近年のデバイスには種々の機能が求められ、デバイスの試験内容は複雑になっている。換言すれば、試験プログラムのサイズが大きくなり、このプログラムの切り替え時間も長くなっている。そして、この切り替え時間中には測定を開始できないので、システムの生産能力やテスタの稼働率が低下するとの問題がある。 By the way, various functions are required for recent devices, and the test contents of the devices are complicated. In other words, the size of the test program is increased, and the switching time of this program is also increased. And since measurement cannot be started during this switching time, there is a problem that the production capacity of the system and the operation rate of the tester are lowered.
一方、テスタがデバイスを測定しながら、次の品種用の試験プログラムがHDDに転送されると、実行中の測定精度に影響を与えるとの問題が別途生ずるのである。
そこで、本発明の目的は、上記課題を解消し、試験プログラムの切り替え時間の短縮化を達成しつつ、実行中の測定精度に影響を及ぼさない半導体試験システムを提供することである。
On the other hand, if the test program for the next product type is transferred to the HDD while the tester measures the device, another problem arises that the measurement accuracy during execution is affected.
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor test system that solves the above-described problems and achieves a reduction in test program switching time while not affecting the measurement accuracy during execution.
上記目的を達成するための第1の発明は、半導体デバイスに対する複数の試験プログラムを格納し、テスタからの転送要求に応じて試験プログラムをテスタに向けて転送するサーバと、テスタに備えられており、一の試験プログラムに沿ってデバイスを測定するテスト実行手段と、デバイスに対する測定停止時間を認識する空き時間認識手段と、測定停止時間中にサーバに対して他の試験プログラムの転送を要求する転送要求手段とを具備する。 A first invention for achieving the above object is provided in a tester and a server for storing a plurality of test programs for a semiconductor device and transferring the test program to the tester in response to a transfer request from the tester. , Test execution means for measuring a device in accordance with one test program, idle time recognition means for recognizing a measurement stop time for the device, and transfer for requesting the server to transfer another test program during the measurement stop time Requesting means.
第1の発明によれば、サーバは、半導体デバイスに対する複数の試験プログラムを格納し、テスタからの転送要求に応じて各試験プログラムをテスタに向けて転送する。
ここで、テスタには、一の試験プログラムによる測定停止時間中にサーバに対して他の試験プログラムの転送を要求する転送要求手段が備えられており、空き時間認識手段で認識された空き時間中には他の試験プログラムがサーバからテスタに向けて転送される。よって、当該他の試験プログラムに要する転送時間が従来に比して短縮され、試験プログラムの切り替え時間が短くて済む。この結果、次の試験プログラムに基づく測定が速やかに開始可能となる。
しかも、空き時間中に他のプログラムがテスタに向けて転送されることから、実行中の測定精度に影響を及ぼさず、試験システムの信頼性の向上に寄与する。
According to the first invention, the server stores a plurality of test programs for the semiconductor device, and transfers each test program to the tester in response to a transfer request from the tester.
Here, the tester is provided with transfer request means for requesting the server to transfer another test program during the measurement stop time by one test program, and during the free time recognized by the free time recognition means. The other test program is transferred from the server to the tester. Therefore, the transfer time required for the other test program is shortened as compared with the conventional one, and the test program switching time can be shortened. As a result, measurement based on the next test program can be started quickly.
In addition, since other programs are transferred to the tester during the idle time, the measurement accuracy during execution is not affected, and the reliability of the test system is improved.
第2の発明は、第1の発明の構成において、サーバは、転送要求手段による転送要求に基づいてテスタに対して他の試験プログラムを転送する転送実行手段を有し、転送実行手段は、測定停止時間中には、他の試験プログラムを分割して転送していることを特徴とする。
第2の発明によれば、第1の発明の作用に加えてさらに、サーバには他の試験プログラムを転送する転送実行手段が備えられ、認識された空き時間中には他の試験プログラムを分割して転送しているので、空き時間の長さに応じた試験プログラムの転送が可能になる。
According to a second invention, in the configuration of the first invention, the server has a transfer execution means for transferring another test program to the tester based on a transfer request by the transfer request means. During the stop time, another test program is divided and transferred.
According to the second invention, in addition to the operation of the first invention, the server is further provided with transfer execution means for transferring another test program, and the other test program is divided during the recognized free time. Therefore, the test program can be transferred according to the length of the free time.
第3の発明は、第1や第2の発明の構成において、サーバは、転送要求手段による転送要求があった場合には、他の試験プログラムの更新を禁止するロック手段を有していることを特徴とする。
第3の発明によれば、第1や第2の発明の作用に加えてさらに、他の試験プログラムの転送要求があった場合には、ロック手段によって当該他の試験プログラムの更新が禁止される。よって、当該他の試験プログラムは追加・変更・削除されることなくテスタに転送されることから、試験システムのさらなる信頼性向上に寄与する。
According to a third invention, in the configuration of the first or second invention, the server has a lock unit that prohibits updating of another test program when a transfer request is made by the transfer request unit. It is characterized by.
According to the third invention, in addition to the operation of the first and second inventions, when there is a request to transfer another test program, the update of the other test program is prohibited by the lock means. . Therefore, the other test program is transferred to the tester without being added, changed, or deleted, which contributes to further improving the reliability of the test system.
本発明によれば、試験プログラムの切り替え時間が短縮され、次の試験を速やかに開始可能な半導体試験システムを提供することができる。 According to the present invention, it is possible to provide a semiconductor test system in which the test program switching time is shortened and the next test can be started quickly.
以下、本発明の一実施形態について図面を用いて詳細に説明する。
図1は本実施例の半導体試験システム10のブロック図であり、このシステム10は図示しない被試験対象(DUT)であるIC(Integrated Circuit)デバイスの製造ラインに配置されている。
システム10はファイルサーバ(サーバ)20とICテスタ30とを備えており、これらサーバ20とテスタ30とは各種のデータがネットワークを介して相互に交換可能に構成されている。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram of a
The
サーバ20は複数の格納部21,22を有している。格納部21には最初に試験を行う品種用の試験プログラムが、格納部22には次に試験を行う品種用の試験プログラムがそれぞれ用意され、サーバ20にて一元管理されている。そして、各プログラムはテスタ30からの転送要求に応じて格納部21,22から読み出される。
The
また、本実施例のサーバ20はファイルロック部(ロック手段)24を有し、このロック部24では、テスタ30から転送要求があった場合には格納部21,22から読み出された各プログラムの更新は禁止され、当該プログラムが転送実行部(転送実行手段)26に出力される。
本実施例の実行部26では、テスタ30からの転送要求に応じてプログラムが一括或いは分割してテスタ30に転送される。そして、実行部26では、プログラムがテスタ30に転送された場合にはロック部24に転送の完了が通知され、ロック部24ではこのプログラムの更新の禁止が解除される。
In addition, the
In the
なお、上記ロック部24では、テスタ30から転送要求があったとしても、万一、このプログラムが既に更新中である場合には、実行部26からテスタ30への当該プログラムの転送が禁止される。
一方、テスタ30はHDD31を有しており、プログラムはHDD31に転送されている。このプログラムの転送が完了したか否かは転送判定部32にて判別されており、転送が完了した場合には、このプログラムはメモリ33にロードされる。
In the
On the other hand, the
テスト実行部(テスト実行手段)34では、DUTがメモリ33にロードされたプログラムに沿って試験される。詳しくは、この実行部34では、例えば読み出し(Read)、書き込み(Write)及び消去(Erase)等の各機能を動作させるパターンがプローバ(或いはハンドラ)を介してDUTに出力されており、このDUTからの出力信号を測定してその良否が判定される。
In the test execution unit (test execution means) 34, the DUT is tested according to the program loaded in the
本実施例の空き時間認識部(空き時間認識手段)36はテスタ30に備えられている。この認識部36では、実行部34による今回の測定停止時刻及び次回の測定開始時刻がそれぞれ検出されており、試験の空き時間を認識し、この空き時間が転送要求部40に出力されている。そして、この要求部40では次の品種用のプログラムの転送がサーバ20に要求される。
The free time recognition unit (free time recognition means) 36 of this embodiment is provided in the
このように本実施例では、テスタ30は、最初の品種用のプログラムによる試験中に現れる空き時間を見つけ、サーバ20に次の品種用のプログラムの転送を要求する。そして、サーバ20は次の品種用のプログラムをテスタ30に向けて転送する動作に入る。
より具体的には、仮に、1枚のウェハにはX個のDUTが形成され、1つのロットはY枚のウェハで構成されており、Z個のロットで1つの品種が構成されているとする。
As described above, in this embodiment, the
More specifically, suppose that X DUTs are formed on one wafer, one lot is composed of Y wafers, and one lot is composed of Z lots. To do.
この場合の認識部36は、実行部34の実行中のうち測定停止時間中、例えば、最初の品種において、ロット番号1におけるウェハ番号1のDUT番号1の測定終了から同じウェハ番号1のDUT番号2の測定開始までの期間(DUT切り替え時間)、このウェハ番号1のDUT番号Xの測定終了からウェハ番号2のDUT番号1の測定開始までの期間(ウェハ切り替え時間)、このロット番号1のウェハ番号Yの測定終了からロット番号2のウェハ番号1の測定開始までの期間(ロット切り替え時間)がそれぞれ空き時間として認識される。つまり、仮に、DUTが1個ずつ測定される場合には、DUT切り替え時間はX−1個、ウェハ切り替え時間はY−1個、及びロット切り替え時間はZ−1個存在する。なお、複数個のDUTを同時に測定しても良く、この場合には、DUT切り替え時間はその同測数に応じて少なくなる。
In this case, the recognizing
そして、要求部40では、長さの異なる各空き時間中に、次の品種用のプログラムの転送がロック部24に要求されており、転送実行部26では、要求されたプログラムが各空き時間中にHDD31に少しずつ転送されている。
また、切り替え実行部38では、最初の品種用のプログラムが終了した場合にはオペレータからの指示に基づき、要求部40を介してこのプログラムを次の品種用のプログラムに切り替える信号がサーバ20に出力されている。そして、次の品種用のプログラムの総てがHDD31に転送された場合には、このプログラムはメモリ33にロードされ、テスト実行部34にて該当品種のDUTが試験される。
The
Further, in the switching
次に、図2から図6を参照すると、システム10におけるDUTの試験フローチャート等が示されており、以下、上記のように構成されたシステム10の作用について説明する。
Next, referring to FIG. 2 to FIG. 6, there are shown test flowcharts of the DUT in the
まず、図2はサーバ20による動作フローチャートであり、ステップS201では、要求部40からプログラムに関する転送要求があるか否かを判別する。そして、転送要求があることを条件としてステップS202に進み、ロック部24にて当該プログラムの更新を禁止する。
ステップS203では実行部26にて当該プログラムの転送を実行してステップS204に進み、転送が完了した後にロック部24にて当該プログラムの更新の禁止を解除して一連のルーチンを抜ける。
First, FIG. 2 is an operation flowchart by the
In step S203, the
この実行部26の動作は図3に示されている。
同図のステップS301では、テスト実行部34による測定停止時間中であるか否かを判別し、上述した認識部36による空き時間の認識中である場合、すなわちYESと判定した場合にはステップS302に進む。
ステップS302では、次の品種用のプログラムを空き時間の長さに合わせて分割してHDD31に転送し、所定の空き時間が経過するまでこのプログラムを転送する(ステップS303)。
The operation of the
In step S301 in the figure, it is determined whether or not it is during the measurement stop time by the
In step S302, the program for the next product type is divided according to the length of the free time and transferred to the
詳しくは、図4に示される如く、プローバにてDUTとの接触が解かれている間(図中、実線で示す)は、上述したDUT切り替え時間、ウェハ切り替え時間、或いはロット切り替え時間のいずれかに該当することから、テスト実行部34では測定停止時間中(図中、一点鎖線で示す)になる。より具体的には、プローバとDUTとが接触すると、プローバから実行部34に測定開始が指示される。この実行部34では、測定データ収集機能を有効にすることにより、測定開始時刻Tmsが記録される。続いて、測定終了時刻Tmeが記録されると、実行部34はプローバに測定終了を通知する。これにより、プローバとDUTとの接触が解かれ、次の測定開始時刻Tmsが記録されるまでは、実行部34の試験中であっても空き時間となる。
Specifically, as shown in FIG. 4, while the contact with the DUT is released by the prober (indicated by a solid line in the figure), any one of the above-described DUT switching time, wafer switching time, or lot switching time. Therefore, the
同時に、転送判定部32では、転送開始時刻Ttsがネットワークアナライザで記録され、転送終了時刻Tteが記録されるまでの間(図中、実線で示す)は常に上記測定停止時間内に該当することから、次の品種用のプログラムが転送可能となる。
このように、本実施例のシステム10によれば、実行部34による測定終了時刻Tmeと測定開始時刻Tmsとをそれぞれ記録するとともに、判定部32による転送開始時刻Ttsと転送終了時刻Tteとをそれぞれ記録することにより、測定停止時間の毎にプログラムの転送期間が発生し、プログラムは頻繁に転送可能であることが分かる。
At the same time, the
As described above, according to the
なお、上記ステップS301にて、例えばシステム10の起動直後等の如く、空き時間が未だ認識されていない場合には、ステップS304に進んで最初の品種用のプログラムを一括してHDD31に転送する。また、最初の品種に対する試験終了後において次の品種用のプログラムの総てが転送されていない場合にも、ステップS304に進む。
In step S301, if the free time has not yet been recognized, for example, immediately after the
次に、図5はテスタ30による動作フローチャートである。
ステップS501では、生産計画に基づいて作成された試験順の品種名リストが予め準備されており、要求部40にてサーバ20にプログラムの転送を要求する。ステップS502では、判定部32にて当該プログラムの転送がHDD31に完了しているか否かを判別する。そして、転送が総て完了している場合、すなわちYESと判定した場合にはステップS503に進み、メモリ33に当該プログラムをロードしてステップS504に進む。
Next, FIG. 5 is an operation flowchart by the
In step S501, a list of product names in a test order created based on the production plan is prepared in advance, and the
ステップS504では、実行部34にて最初の品種用のプログラムによるDUTを試験する。
実行部34の動作は図6に示されるように、ステップS601では、プローバからの測定開始の指示に基づいてロット番号1におけるウェハ番号1のDUT番号1の測定を開始し、ステップS602ではこの測定が終了しているか否かを判別する。そして、測定終了を判定した場合にはウェハ番号1のDUT番号1の測定が終了する。同時に、プローバに測定終了を通知してステップS603に進み、認識部36にて空き時間を認識する。次いで、このウェハ番号1のDUT番号2の測定を開始するまでの間が空き時間となり、図5のステップS501にて要求部40がサーバ20に次の品種用のプログラムの転送を要求する。
In step S504, the
As shown in FIG. 6, the operation of the
また、このウェハ番号1のDUT番号2以降の測定を開始するにあたり、仮に、次の品種用のプログラムが分割転送中であり、プログラムの総ての転送が未だ完了していないときにはステップS502からステップS505、そして、ステップS504の順に進む。以降、X個のDUT、Y枚のウェハ、及びZ個のロットの測定が終了するまで、最初の品種用のプログラムによるDUTを試験する。
Further, when starting measurement of
一方、このステップS505にて、Z個のロットの測定が終了している場合にはステップS506に進む。
この切り替え実行部38の動作は図7に示される如く、ステップS701では、実行部26にて次の品種用のプログラムが総て転送されているか否かを判別し、総ての分割転送が完了している場合、すなわちYESと判定した場合には、オペレータの指示に応じて最初の品種用のプログラムを次の品種用のプログラムに切り替える。これにより、当該次の品種用のプログラムによるDUTを試験する。これに対し、この分割転送が完了していない場合にはステップS702に進み、要求部40がサーバ20に信号を出力する。これにより、次の品種用のプログラムの残り分が一括してHDD31に転送される。
On the other hand, if the measurement of Z lots is completed in step S505, the process proceeds to step S506.
As shown in FIG. 7, in the operation of the switching
以上のように、本実施例によれば、ファイルサーバ20は、DUTに対する複数の機能試験プログラムを格納し、テスタ30からの転送要求に応じて各プログラムをテスタ30に向けて転送している。
ここで、テスタ30には、最初の品種用のプログラムによる測定停止時間中にサーバ20に対して次の品種用のプログラムの転送を要求する転送要求部40が備えられており、空き時間認識部36で認識された空き時間中には次のプログラムがサーバ20からテスタ30に向けて転送される。よって、当該次のプログラムに要する転送時間が従来に比して短縮され、プログラムの切り替え時間が短くて済む。この結果、次のプログラムに基づく測定が速やかに開始可能となる。
As described above, according to the present embodiment, the
Here, the
この点につき、より詳しく述べる。仮に、上述したプログラムの転送には約10分間必要であって、1個のDUTの測定には約0.5秒間必要であるとすると、従来の如くオペレータからの切り替え指示に伴って始めて実行されるプログラムの転送時間の総てが削減された場合には、本実施例のテスタでは、従来に比して約1200個のDUTをさらに測定できるのである。
また、テスタでは当該転送時間にも電力が消費されている点を鑑みれば、この転送時間の削減は、生産活動に直接的に関わらない電力量の削減になるので、生産コストの削減になるし、電力量の削減はCO2排出量の削減になることから、地球環境も保護される。
This point will be described in more detail. If the program transfer described above requires about 10 minutes and the measurement of one DUT requires about 0.5 seconds, it is executed for the first time in response to a switching instruction from the operator as in the prior art. When all the program transfer times are reduced, the tester of this embodiment can further measure about 1200 DUTs as compared with the prior art.
In view of the fact that the tester consumes power during the transfer time, this reduction in transfer time reduces the amount of power that is not directly related to production activities. Since the reduction in power consumption results in a reduction in CO 2 emissions, the global environment is also protected.
しかも、DUTの測定時間中ではなく、測定停止時間中に次のプログラムがテスタ30に向けて転送されることから、実行中の測定精度に影響を及ぼさず、システムの信頼性の向上に寄与する。
In addition, since the next program is transferred to the
また、サーバには次のプログラムを転送する転送実行部26が備えられ、認識された空き時間中には、次のプログラムを分割して転送していることから、空き時間の長さに応じたプログラムの転送が可能になる。
さらに、次のプログラムの転送要求があった場合には、ファイルロック部24により、当該次のプログラムの更新が禁止されている。よって、次のプログラムは追加・変更・削除されることなくHDD31に転送されるので、システムのさらなる信頼性向上に寄与する。
Further, the server is provided with a
Further, when there is a transfer request for the next program, the
本発明は、上記実施例に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。
例えば、上記実施例ではICデバイスをDUTの例として挙げ、このデバイスを試験するICテスタについて説明されているが、メモリデバイスを試験するメモリテスタであっても良い。
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the claims.
For example, in the above embodiment, an IC device is taken as an example of a DUT and an IC tester for testing this device has been described. However, a memory tester for testing a memory device may be used.
10 半導体試験システム
20 ファイルサーバ(サーバ)
24 ファイルロック部(ロック手段)
26 転送実行部(転送実行手段)
30 ICテスタ(テスタ)
34 テスト実行部(テスト実行手段)
36 空き時間認識部(空き時間認識手段)
40 転送要求部(転送要求手段)
10
24 File lock part (locking means)
26 Transfer execution unit (transfer execution means)
30 IC tester (tester)
34 Test execution unit (test execution means)
36 Free time recognition unit (free time recognition means)
40 Transfer request section (transfer request means)
Claims (3)
前記テスタに備えられており、一の試験プログラムに沿って前記デバイスを測定するテスト実行手段と、該デバイスに対する測定停止時間を認識する空き時間認識手段と、該測定停止時間中に前記サーバに対して他の試験プログラムの転送を要求する転送要求手段と
を具備することを特徴とする半導体試験システム。 A server for storing a plurality of test programs for a semiconductor device, and transferring the test program to the tester in response to a transfer request from the tester;
The tester is provided with a test execution means for measuring the device in accordance with one test program, a free time recognition means for recognizing a measurement stop time for the device, and for the server during the measurement stop time. And a transfer request means for requesting transfer of another test program.
前記サーバは、前記転送要求手段による転送要求に基づいて前記テスタに対して前記他の試験プログラムを転送する転送実行手段を有し、
該転送実行手段は、前記測定停止時間中には、該他の試験プログラムを分割して転送していることを特徴とする半導体試験システム。 The semiconductor test system according to claim 1,
The server has transfer execution means for transferring the other test program to the tester based on a transfer request by the transfer request means,
The transfer execution means divides and transfers the other test program during the measurement stop time.
前記サーバは、前記転送要求手段による転送要求があった場合には、前記他の試験プログラムの更新を禁止するロック手段を有していることを特徴とする半導体試験システム。 The semiconductor test system according to claim 1 or 2,
The semiconductor test system according to claim 1, wherein the server includes a lock unit that prohibits updating of the other test program when a transfer request is made by the transfer request unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053674A JP5067605B2 (en) | 2007-03-05 | 2007-03-05 | Semiconductor test system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053674A JP5067605B2 (en) | 2007-03-05 | 2007-03-05 | Semiconductor test system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008216030A true JP2008216030A (en) | 2008-09-18 |
JP5067605B2 JP5067605B2 (en) | 2012-11-07 |
Family
ID=39836244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007053674A Expired - Fee Related JP5067605B2 (en) | 2007-03-05 | 2007-03-05 | Semiconductor test system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067605B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020193899A (en) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | Test device |
JP2020193900A (en) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | Test device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58144265A (en) * | 1982-02-19 | 1983-08-27 | Advantest Corp | Ic testing device |
JPH0462486A (en) * | 1990-06-29 | 1992-02-27 | Hitachi Electron Eng Co Ltd | Ic test system |
JPH07140204A (en) * | 1993-11-17 | 1995-06-02 | Mitsubishi Electric Corp | Semiconductor tester |
JPH10224424A (en) * | 1997-02-12 | 1998-08-21 | Matsushita Electric Ind Co Ltd | Data sending device, data receiving device and medium |
JP2001273225A (en) * | 2001-02-15 | 2001-10-05 | Hitachi Ltd | Proxy server selector and proxy server |
-
2007
- 2007-03-05 JP JP2007053674A patent/JP5067605B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58144265A (en) * | 1982-02-19 | 1983-08-27 | Advantest Corp | Ic testing device |
JPH0462486A (en) * | 1990-06-29 | 1992-02-27 | Hitachi Electron Eng Co Ltd | Ic test system |
JPH07140204A (en) * | 1993-11-17 | 1995-06-02 | Mitsubishi Electric Corp | Semiconductor tester |
JPH10224424A (en) * | 1997-02-12 | 1998-08-21 | Matsushita Electric Ind Co Ltd | Data sending device, data receiving device and medium |
JP2001273225A (en) * | 2001-02-15 | 2001-10-05 | Hitachi Ltd | Proxy server selector and proxy server |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020193899A (en) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | Test device |
JP2020193900A (en) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | Test device |
JP7252830B2 (en) | 2019-05-29 | 2023-04-05 | 株式会社アドバンテスト | test equipment |
JP7295703B2 (en) | 2019-05-29 | 2023-06-21 | 株式会社アドバンテスト | test equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5067605B2 (en) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102812373B (en) | Semiconductor device and detection method | |
US8301411B2 (en) | Electronic device, host apparatus, communication system, and recording medium | |
CN112526319B (en) | Chip testing method and device, processor chip and server | |
JP4022297B2 (en) | Semiconductor measurement equipment that can dynamically change criteria | |
US7206710B2 (en) | Incremental generation of calibration factors for automated test equipment | |
JP5067605B2 (en) | Semiconductor test system | |
US8015465B2 (en) | Scan control method and device | |
US8959001B2 (en) | Test pattern generation for semiconductor integrated circuit | |
US8977513B2 (en) | Reliability test with monitoring of the results | |
KR102202074B1 (en) | System and method for testing a wafer using probe card | |
US20090113260A1 (en) | Test system | |
US8356217B2 (en) | Storage circuit, integrated circuit, and scanning method | |
JP2010134979A (en) | Processor and method for controlling storage-device test unit | |
JP2002074986A (en) | Dc test device and semiconductor memory | |
JP3587144B2 (en) | Semiconductor memory device and inspection method thereof | |
US9103877B2 (en) | Apparatus and method for IDDQ tests | |
US20080106278A1 (en) | Method and system for centrally-controlled semiconductor wafer correlation | |
JP6174898B2 (en) | Semiconductor test equipment | |
JP2003203495A (en) | Test device for semiconductor memory device, and test method | |
EP2704151A2 (en) | Semiconductor device and memory test method | |
JPH0252446A (en) | Testing apparatus for integrated circuit | |
CN110286312B (en) | Voltage trimming method | |
JP2006349548A (en) | Built-in self-checking circuit | |
JP2007206074A (en) | Processing of mixed mode content in test result stream | |
US8832634B2 (en) | Integrated circuit characterization based on measured and static apparent resistances |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
LAPS | Cancellation because of no payment of annual fees |