JP2008209590A - Driving device of display panel - Google Patents

Driving device of display panel Download PDF

Info

Publication number
JP2008209590A
JP2008209590A JP2007045312A JP2007045312A JP2008209590A JP 2008209590 A JP2008209590 A JP 2008209590A JP 2007045312 A JP2007045312 A JP 2007045312A JP 2007045312 A JP2007045312 A JP 2007045312A JP 2008209590 A JP2008209590 A JP 2008209590A
Authority
JP
Japan
Prior art keywords
luminance
gradation
sustain
value
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007045312A
Other languages
Japanese (ja)
Inventor
Jun Kamiyamaguchi
潤 上山口
Koji Honda
広史 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2007045312A priority Critical patent/JP2008209590A/en
Publication of JP2008209590A publication Critical patent/JP2008209590A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving device of a display panel with which the optimization of white balance is highly accurately performed. <P>SOLUTION: The luminance level in each of first to Nth gradation is determined for each of light emission colors based on the number of times of application sustain pulses within each sustain period of a sub-field and the gradation luminance correspondence data showing the luminance level and each of the first to the Nth gradation while the luminance level is made to correspond to each other is created for each of the light emission colors. Then, on the basis of the gradation luminance correspondence data, the gradation corresponding to the luminance level for each of the light emission colors indicated by an input video signal is determined and the data for performing the driving of the gradation is created as the sub-field data to indicate in which state of lighting mode and light out mode the pixel is to be set for each of sub-fields. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、単位表示期間毎の画素の発光回数(期間)によって入力映像信号に応じた輝度をN階調にて表現する表示パネルの駆動装置に関する。   The present invention relates to a display panel driving device that expresses luminance corresponding to an input video signal in N gradations by the number of times (period) of light emission of a pixel for each unit display period.

現在、薄型で大画面の表示デバイスとして、画素に対応した放電セルがマトリクス状に配列されているプラズマディスプレイパネル(以下、PDPと称する)を搭載したプラズマディスプレイ装置が製品化されている。この際、PDPの各放電セルは、放電に伴う点灯状態及び消灯状態の2状態しかもたない。そこで、入力映像信号に応じた中間調の輝度を表現すべく、サブフィールド法を採用してPDP及びELDPの如き表示パネルを階調駆動するようにしている。   At present, as a thin and large-screen display device, a plasma display device equipped with a plasma display panel (hereinafter referred to as PDP) in which discharge cells corresponding to pixels are arranged in a matrix has been commercialized. At this time, each discharge cell of the PDP has only two states, that is, a lighting state and a light-off state accompanying discharge. Therefore, in order to express halftone luminance according to the input video signal, the subfield method is employed to drive the gradation of display panels such as PDP and ELDP.

サブフィールド法では、入力された映像信号における1フィールド又は1フレーム表示期間(単位表示期間)を、夫々に輝度重みに対応した発光回数が割り当ててある複数のサブフィールドに分割する。そして、各サブフィールドにおいて、以下の如きアドレス行程とサスティン行程とを実施する。アドレス行程では、表示パネルの各画素を入力映像信号に応じて点灯モード及び消灯モードの内の一方の状態に設定する。サスティン行程では、各画素に、そのサブフィールドに予め割り当てられている輝度重みに対応した回数分だけサスティンパルスを印加することにより、点灯モード状態にある画素のみを上記サスティンパルスが印加される度に放電発光させる。かかる駆動方法によれば、単位表示期間内において、各サブフィールドで実行された放電発光の合計回数に応じた中間輝度が視覚されることになる。   In the subfield method, one field or one frame display period (unit display period) in an input video signal is divided into a plurality of subfields each assigned a light emission count corresponding to a luminance weight. In each subfield, the following address process and sustain process are performed. In the address process, each pixel of the display panel is set to one of a lighting mode and a light-off mode according to the input video signal. In the sustain process, a sustain pulse is applied to each pixel for the number of times corresponding to the luminance weight previously assigned to the subfield, so that only the pixel in the lighting mode state is applied each time the sustain pulse is applied. Discharge light emission. According to this driving method, the intermediate luminance corresponding to the total number of discharge light emission executed in each subfield is visually recognized within the unit display period.

又、上記の如きサブフィールド法に従った駆動を実施するプラズマディスプレイ装置として、消費電力の低減を図るべく、入力映像信号によって表される輝度レベルに応じて、単位表示期間内に印加すべきサスティンパルスの総数を変更するようにしたものが知られている(例えば特許文献1参照)。この際、かかるプラズマディスプレイ装置においては、上記の如きサスティンパルスの総数変更に伴って生じるホワイトバランスのズレを補正すべく、このサスティンパルスの総数に応じて、入力映像信号における輝度レベルを各発光色毎に個別に調整するようにしている。   In addition, as a plasma display device that performs driving according to the subfield method as described above, a sustain to be applied within a unit display period in accordance with a luminance level represented by an input video signal in order to reduce power consumption. There is known one in which the total number of pulses is changed (see, for example, Patent Document 1). At this time, in such a plasma display device, in order to correct the white balance deviation caused by the change in the total number of sustain pulses as described above, the luminance level in the input video signal is changed according to the total number of sustain pulses. Each is adjusted individually.

ところが、サスティンパルスの総数と、視覚輝度とが必ずしも比例関係にあるわけではないので、このようなホワイトバランスの調整方法では、そのズレを確実に補正することができなかった。
特開2005−25058号公報
However, since the total number of sustain pulses and visual luminance are not necessarily in a proportional relationship, such a white balance adjustment method cannot reliably correct the deviation.
Japanese Patent Laid-Open No. 2005-25058

本発明は、かかる問題を解決すべく為されたものであり、精度良くホワイトバランスの適正化が為される表示パネルの駆動装置を提供することを目的とする。   The present invention has been made to solve such a problem, and an object of the present invention is to provide a display panel driving apparatus that can optimize white balance with high accuracy.

請求項1による表示パネルの駆動装置は、複数の画素が形成されている表示パネルを、入力映像信号に基づくサブフィールドデータ応じて前記画素各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス期間と、前記画素各々にサスティンパルスを繰り返し印加することにより前記点灯モードの状態にある画素を発光させるサスティン期間とを含むサブフィールドの複数にて駆動することにより、第1〜第N階調(N:2以上の整数)の中間輝度を得る表示パネルの駆動装置であって、前記サブフィールド各々の前記サスティン期間内での前記サスティンパルスの印加回数に基づいて前記第1〜第N階調各々での輝度レベルを前記画素の発光色毎に求め、この輝度レベルと前記第1〜第N階調各々とを対応付けて示す階調輝度対応データを各発光色毎に生成する階調輝度測定手段と、前記階調輝度対応データに基づき、前記入力映像信号によって示される各発光色毎の輝度レベルに対応した階調を決定し、この階調に対応した駆動を実施させる為のデータを前記サブフィールドデータとして生成する輝度階調変換手段と、を有する。   The display panel driving apparatus according to claim 1 sets the display panel in which a plurality of pixels are formed to one of a lighting mode and a lighting mode according to subfield data based on an input video signal. Driving in a plurality of subfields including an address period to be performed and a sustain period in which a pixel in the lighting mode is caused to emit light by repeatedly applying a sustain pulse to each of the pixels. A display panel driving device that obtains intermediate brightness (N: integer greater than or equal to 2), wherein the first to Nth floors are based on the number of times the sustain pulse is applied within the sustain period of each of the subfields. A luminance level for each tone is obtained for each emission color of the pixel, and the luminance level is shown in association with each of the first to Nth gradations. A gradation luminance measuring means for generating response data for each emission color, and determining a gradation corresponding to the luminance level for each emission color indicated by the input video signal based on the gradation luminance correspondence data, Luminance gradation conversion means for generating data for carrying out driving corresponding to gradation as the subfield data.

サブフィールド各々のサスティン期間内でのサスティンパルスの印加回数に基づいて第1〜第N階調各々での輝度レベルを各発光色毎に求め、この輝度レベルと第1〜第N階調各々とを対応付けて示す階調輝度対応データを各発光色毎に生成する。そして、かかる階調輝度対応データに基づき、入力映像信号によって示される各発光色毎の輝度レベルに対応した階調を決定しこの階調の駆動を実施させる為のデータを、各サブフィールド毎に画素を点灯及び消灯モードの内のいずれの状態に設定するのかを示すサブフィールドデータとして生成する。   Based on the number of sustain pulses applied within the sustain period of each subfield, the luminance level in each of the first to Nth gradations is obtained for each emission color, and this luminance level and each of the first to Nth gradations are determined. Is generated for each emission color. Then, based on the gradation luminance correspondence data, a gradation corresponding to the luminance level for each emission color indicated by the input video signal is determined, and data for driving the gradation is determined for each subfield. It is generated as subfield data indicating whether the pixel is set to either the on or off mode.

かかる構成により、サブフィールド構造から推定される各階調毎の輝度レベルに基づくホワイトバランスの適正化が為されるようになるので、表現し得る全ての階調に対して精度良くホワイトバランスの適正化が為されるようになる。   With this configuration, white balance is optimized based on the luminance level for each gradation estimated from the subfield structure, so white balance is optimized accurately for all the gradations that can be expressed. Will be made.

図1は、本発明による駆動装置を含むプラズマディスプレイ装置の構成を示す図である。   FIG. 1 is a diagram showing a configuration of a plasma display apparatus including a driving apparatus according to the present invention.

図1において、プラズマディスプレイパネルとしてのPDP10は、放電ガスが封入されている放電空間を挟んで対向配置された前面透明基板及び背面基板(図示せぬ)を備えている。前面透明基板上には2次元画面の横方向(水平方向)に夫々伸張して配列された行電極X〜X及び行電極Y〜Yが形成されている。これら行電極X1〜Xn及び行電極Y1〜Ynは、夫々一対の行電極Xi及びYi(i:1〜n)にて、PDP10における第1〜第n表示ラインを担っている。背面基板上には、行電極X1〜Xn及び行電極Y1〜Yn各々と交叉するように、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D〜Dが形成されている。上記放電空間を含む各行電極対(X、Y)と列電極Dとの交叉部に、画素としての放電セル(表示セル)Pが形成される構造となっている。すなわち、PDP10には、第1行・第1列の放電セルP(1,1)〜第n行・第m列の放電セルP(n,m)からなる(n×m)個の放電セルPがマトリクス状に配列されている。 In FIG. 1, a PDP 10 as a plasma display panel includes a front transparent substrate and a rear substrate (not shown) disposed to face each other with a discharge space in which a discharge gas is sealed. On the front transparent substrate, row electrodes X 1 to X n and row electrodes Y 1 to Y n are formed so as to extend in the horizontal direction (horizontal direction) of the two-dimensional screen. These row electrodes X 1 to X n and row electrodes Y 1 to Y n, respectively a pair of row electrodes X i and Y i: by (i 1 to n), plays a first to n-th display line in the PDP10 Yes. On the back substrate, the column electrodes D are arranged to extend in the vertical direction of the two-dimensional display screen so as to cross the row electrodes X 1 to X n and the row electrodes Y 1 to Y n, respectively. 1 to D m are formed. A discharge cell (display cell) P as a pixel is formed at the intersection of each row electrode pair (X, Y) and the column electrode D including the discharge space. That is, the PDP 10 includes (n × m) discharge cells including discharge cells P (1,1) in the first row / first column to discharge cells P (n, m) in the n-th row / m-th column. P is arranged in a matrix.

尚、放電セルP(1,1)〜P(n,m)の内で、第(3t−2)列(t:1〜m/3なる整数)に属する放電セル、つまり、第1列、第4列、第7列、・・・、第(m−2)列に属する放電セルP内には赤色発光を為す蛍光体が形成されており、放電に伴い赤色の表示光を放出する。又、放電セルP(1,1)〜P(n,m)の内で、第(3t−1)列(t:1〜m/3なる整数)に属する放電セル、つまり、第2列、第5列、第8列、・・・、第(m−1)列に属する放電セルP内には緑色発光を為す蛍光体が形成されており、放電に伴い緑色の表示光を放出する。又、放電セルP(1,1)〜P(n,m)の内で、第(3t)列(t:1〜m/3なる整数)に属する放電セル、つまり、第3列、第6列、第9列、・・・、第m列に属する放電セルP内には青色発光を為す蛍光体が形成されており、放電に伴い青色の表示光を放出する。 Of the discharge cells P (1,1) to P (n, m) , the discharge cells belonging to the (3t-2) -th column (t: an integer from 1 to m / 3), that is, the first column, A phosphor that emits red light is formed in the discharge cells P belonging to the fourth, seventh,..., (M−2) -th columns, and emits red display light along with the discharge. In addition, among the discharge cells P (1,1) to P (n, m) , the discharge cells belonging to the (3t-1) th column (t: an integer of 1 to m / 3), that is, the second column, A phosphor that emits green light is formed in the discharge cells P belonging to the fifth, eighth,..., (M−1) th columns, and emits green display light along with the discharge. In addition, among the discharge cells P (1,1) to P (n, m) , the discharge cells belonging to the (3t) column (t: an integer of 1 to m / 3), that is, the third column, the sixth column A phosphor that emits blue light is formed in the discharge cells P belonging to the column, the ninth column,..., The m-th column, and emits blue display light with discharge.

A/D変換器1は、入力映像信号を各画素(放電セルP)毎にその輝度レベルを例えば10ビットで表す画素データPDに変換してフレームメモリ2に供給する。フレームメモリ2は、各画素に対応した画素データPDの各々を順次書き込み、その書き込まれた順に画素データPDの各々を読み出してSF(サブフィールド)データ生成回路3に供給する。   The A / D converter 1 converts the input video signal into pixel data PD representing the luminance level of, for example, 10 bits for each pixel (discharge cell P) and supplies it to the frame memory 2. The frame memory 2 sequentially writes each of the pixel data PD corresponding to each pixel, reads each of the pixel data PD in the written order, and supplies it to the SF (subfield) data generation circuit 3.

SFデータ生成回路3は、かかるフレームメモリ2から順次読み出された画素データPDに対し、誤差拡散処理及びディザ処理等からなる多階調化処理を施す。更に、SFデータ生成回路3は、この多階調化処理の施された画素データPDを、1フレーム表示期間内のサブフィールド各々において、放電セルPを点灯及び消灯モードの内のいずれの状態に設定するのかを示すSF(サブフィールド)データGDに変換してSFメモリ4に供給する。この際、SFデータ生成回路3は、SF(サブフィールド)構築回路11から供給されたSF構築データSFPDに従った変換処理(後述する)により、画素データPDをSFデータGDに変換する。   The SF data generation circuit 3 performs multi-gradation processing including error diffusion processing and dither processing on the pixel data PD sequentially read from the frame memory 2. Further, the SF data generation circuit 3 puts the pixel data PD subjected to the multi-gradation processing into a state in which the discharge cell P is turned on or off in each subfield in one frame display period. It is converted into SF (subfield) data GD indicating whether to set, and supplied to the SF memory 4. At this time, the SF data generation circuit 3 converts the pixel data PD into the SF data GD by a conversion process (described later) according to the SF construction data SFPD supplied from the SF (subfield) construction circuit 11.

SFメモリ4は、各画素毎のSFデータGD各々を順次書き込み、1フレーム分の書き込みが終了する度に、図2に示す如き1フレーム表示期間内のサブフィールドSF1〜SF14各々において、以下の如き読み出しを実行する。すなわち、書き込まれている1フレーム分のSFデータGD各々を読み出し、各SFデータGDがそのサブフィールドで放電セルPを消灯モードに設定することを示す場合には論理レベル1、点灯モードに設定することを示す場合には論理レベル0のアドレスデータビットDBをアドレスドライバ6に供給する。   The SF memory 4 sequentially writes each SF data GD for each pixel, and in each subfield SF1 to SF14 in one frame display period as shown in FIG. Perform a read. That is, each written SF data GD for one frame is read, and when each SF data GD indicates that the discharge cell P is set to the extinguishing mode in the subfield, the logic level 1 is set to the lighting mode. In this case, the address data bit DB of logic level 0 is supplied to the address driver 6.

SF構築回路11は、入力映像信号によって表される1フレーム分毎の画像の平均輝度レベルに応じて、図2に示す如き発光駆動シーケンスを構築する為の各種パラメータデータを生成する。かかる発光駆動シーケンスは、1フレーム表示期間を14個のサブフィールドSF1〜SF14に分割し、各サブフィールドにおいてアドレス行程W及びサスティン行程Iを実行させ、先頭のサブフィールドSF1に限り、アドレス行程Wに先立ち、リセット行程Rを実行させるものである。SF構築回路11は、これらサブフィールドSF1〜SF14各々のサスティン行程Iに対して、そのサブフィールドの輝度重みに対応したサスティンパルスの印加回数a1〜a14を以下の如く割り当てる。すなわち、先ず、SF構築回路11は、入力映像信号によって表される1フレーム分毎の画像の平均輝度レベルに応じて、1フレーム表示期間内で印加すべきサスティンパルス(後述する)の総数を決定する。この際、SF構築回路11は、電力消費の増大を抑えるべく、上記平均輝度レベルが高い場合には低い場合に比して、1フレーム表示期間内で印加すべきサスティンパルスの総数を少なくする。次に、SF構築回路11は、かかるサスティンパルスの総数を、各サブフィールドの輝度度重みをもってサブフィールドSF1〜SF14各々に分配し、これらをサブフィールドSF1〜SF14各々に対応したサスティンパルスの印加回数a1〜a14として求める。更に、SF構築回路11は、サブフィールドSF1〜SF14各々毎に、そのアドレス行程Wに費やすべき期間を示すアドレス実行期間情報TW1〜TW14、そのサスティン行程Iにおいて印加すべきサスティンパルスが0ボルトからピークレベルに到るまでの期間を示すサス立上期間情報TS1〜TS14を生成する。   The SF construction circuit 11 generates various parameter data for constructing the light emission drive sequence as shown in FIG. 2 according to the average luminance level of the image for each frame represented by the input video signal. In this light emission driving sequence, one frame display period is divided into 14 subfields SF1 to SF14, the address process W and the sustain process I are executed in each subfield, and only the first subfield SF1 is changed to the address process W. Prior to this, the reset process R is executed. The SF construction circuit 11 assigns the sustain pulse application times a1 to a14 corresponding to the luminance weights of the subfields to the sustain process I of each of the subfields SF1 to SF14 as follows. That is, first, the SF construction circuit 11 determines the total number of sustain pulses (described later) to be applied within one frame display period in accordance with the average luminance level of the image for each frame represented by the input video signal. To do. At this time, the SF construction circuit 11 reduces the total number of sustain pulses to be applied within one frame display period when the average luminance level is high, compared to when the average luminance level is low, in order to suppress an increase in power consumption. Next, the SF construction circuit 11 distributes the total number of the sustain pulses to each of the subfields SF1 to SF14 with the luminance weight of each subfield, and applies the number of sustain pulses corresponding to each of the subfields SF1 to SF14. It calculates | requires as a1-a14. Further, the SF construction circuit 11 has the address execution period information TW1 to TW14 indicating the period to be spent in the address process W for each of the subfields SF1 to SF14, and the sustain pulse to be applied in the sustain process I peaks from 0 volts. Suspension start period information TS1 to TS14 indicating the period until reaching the level is generated.

そして、SF構築回路11は、各サブフィールドSF毎に求めた図3に示す如き、サスティンパルスの印加回数a1〜a14、アドレス実行期間情報TW1〜TW14、及びサス立上期間情報TS1〜TS14を示すSF構築データSFPDをSFデータ生成回路3及び駆動制御回路20に供給する。   Then, the SF construction circuit 11 shows the sustain pulse application times a1 to a14, the address execution period information TW1 to TW14, and the suspension start period information TS1 to TS14 as shown in FIG. 3 obtained for each subfield SF. The SF construction data SFPD is supplied to the SF data generation circuit 3 and the drive control circuit 20.

駆動制御回路20は、上記SF構築データSFPDに基づいて構築した、図2に示す如き発光駆動シーケンスに従って、PDP10を駆動すべき各種制御信号をパネルドライバ、つまりアドレスドライバ6、X電極ドライバ7及びY電極ドライバ8に供給する。パネルドライバは、駆動制御回路20から供給された各種制御信号に応じた駆動パルスを生成してPDP10の列電極D、行電極X及びYに供給する。   The drive control circuit 20 outputs various control signals for driving the PDP 10 according to the light emission drive sequence as shown in FIG. 2 constructed based on the SF construction data SFPD, that is, the panel driver, that is, the address driver 6, X electrode driver 7 and Y The electrode driver 8 is supplied. The panel driver generates drive pulses according to various control signals supplied from the drive control circuit 20 and supplies them to the column electrodes D and the row electrodes X and Y of the PDP 10.

先ず、先頭のサブフィールドSF1のリセット行程Rでは、X電極ドライバ7が、図4に示す如き負極性のリセットパルスRPを全ての行電極X〜Xに印加すると共に、Y電極ドライバ8が、図4に示す如き正極性のリセットパルスRPを全ての行電極Y〜Yに印加する。これらリセットパルスの印加に応じて、全ての放電セルP内においてリセット放電が生起され、全放電セルP内には所定量の壁電荷が形成される。これにより、全ての放電セルPは点灯モードの状態に初期化される。 First, in the reset step R of the leading subfield SF1, with X electrode driver 7 applies a reset pulse RP X of negative polarity as shown in FIG. 4 to all the row electrodes X 1 to X n, Y electrode driver 8 but it applied to all the row electrodes Y 1 to Y n to the reset pulse RP Y of positive polarity as shown in FIG. In response to the application of these reset pulses, reset discharge is generated in all the discharge cells P, and a predetermined amount of wall charges are formed in all the discharge cells P. Thereby, all the discharge cells P are initialized to the state of lighting mode.

次に、サブフィールドSF1〜SF14各々のアドレス行程Wでは、アドレスドライバ6が、SFメモリ4から供給されたアドレスデータビットDBの論理レベルに対応したパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ6は、アドレスデータビットDBが論理レベル1である場合には高電圧、論例レベル0である場合には低電圧の画素データパルスを生成する。そして、アドレスドライバ6は、かかる画素データパルスを1表示ライン分(m個)ずつの画素データパルス群DPとして列電極D〜Dに印加する。更に、アドレス行程Wでは、Y電極ドライバ8が、各画素データパルス群DPの印加タイミングと同一タイミングにて、負極性の走査パルスSPを行電極Y〜Yへと順次印加して行く。この際、走査パルスが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルPにのみ選択的に放電が生じ、その放電セルP内に残存していた壁電荷が消去され、この壁電荷を失った放電セルPは消灯モードに設定される。一方、かかる放電が生起されなかった放電セルPはその直前までの状態(点灯モード又は消灯モード状態)を維持する。 Next, in the address process W of each of the subfields SF1 to SF14, the address driver 6 generates a pixel data pulse having a pulse voltage corresponding to the logical level of the address data bit DB supplied from the SF memory 4. For example, the address driver 6 generates a pixel data pulse of a high voltage when the address data bit DB is at logic level 1 and a low voltage when the address data bit DB is at logic level 0. The address driver 6 applies such pixel data pulses to the column electrodes D 1 to D m as a pixel data pulse group DP for each display line (m). Further, in the address process W, the Y electrode driver 8 sequentially applies the negative scan pulse SP to the row electrodes Y 1 to Y n at the same timing as the application timing of each pixel data pulse group DP. At this time, the discharge selectively occurs only in the discharge cell P at the intersection of the row electrode to which the scan pulse is applied and the column electrode to which the high-voltage pixel data pulse is applied, and remains in the discharge cell P. The wall charge that has been erased is erased, and the discharge cell P that has lost this wall charge is set to the extinguishing mode. On the other hand, the discharge cell P in which such a discharge has not occurred maintains the state (lighting mode or extinguishing mode state) up to that point.

尚、アドレスドライバ6及びY電極ドライバ8は、サブフィールドSF1〜SF14各々のアドレス行程Wでは、上記SF構築データSFPDにて示されるアドレス実行期間情報TW内において全ての放電セルPに対するアドレス動作が終了するように、走査パルスSP及び画素データパルスのパルス幅を設定する。   The address driver 6 and the Y electrode driver 8 finish the address operation for all the discharge cells P within the address execution period information TW indicated by the SF construction data SFPD in the address process W of each of the subfields SF1 to SF14. In this manner, the pulse widths of the scanning pulse SP and the pixel data pulse are set.

次に、サブフィールドSF1〜SF14各々のサスティン行程Iでは、X電極ドライバ7及びY電極ドライバ8が、図4に示す如きサスティンパルスIPを、上記SF構築データSFPDにて示される印加回数aの分だけ繰り返し行電極X及びY各々に交互に印加する。この際、X電極ドライバ7及びY電極ドライバ8は、各サブフィールド毎に、上記SF構築データSFPD中のサス立上期間情報TSにて示される立ち上がり期間BTを有するサスティンパルスIPを発生する。かかるサスティンパルスIPの印加により、壁電荷が残留したままとなっている放電セルP、すなわち点灯モードの状態にある放電セルPのみが、このサスティンパルスIPが印加される度にサスティン放電し、そのサスティン放電に伴う発光状態を維持する。   Next, in the sustain process I of each of the subfields SF1 to SF14, the X electrode driver 7 and the Y electrode driver 8 apply the sustain pulse IP as shown in FIG. 4 to the number of times of application a indicated by the SF construction data SFPD. Is repeatedly applied to the row electrodes X and Y alternately. At this time, the X electrode driver 7 and the Y electrode driver 8 generate a sustain pulse IP having a rising period BT indicated by the sustain rising period information TS in the SF construction data SFPD for each subfield. Only the discharge cell P in which the wall charges remain due to the application of the sustain pulse IP, that is, the discharge cell P in the lighting mode, is subjected to the sustain discharge every time the sustain pulse IP is applied. The light emission state associated with the sustain discharge is maintained.

ここで、図2に示す発光駆動シーケンスによれば、放電セルPを消灯モードの状態から点灯モードの状態に遷移させることが可能な機会は、先頭サブフィールドSF1のリセット行程Rだけである。よって、サブフィールドSF1〜SF14各々の内の1のサブフィールドのアドレス行程Wにて一旦、放電セルPが消灯モードに設定されると、それ以降、最後尾のサブフィールドSF14までの間、かかる放電セルは消灯モード状態に保持される。   Here, according to the light emission drive sequence shown in FIG. 2, the opportunity to change the discharge cell P from the extinguishing mode state to the lighting mode state is only the reset process R of the first subfield SF1. Therefore, once the discharge cell P is set to the extinguishing mode in the address process W of one subfield of each of the subfields SF1 to SF14, the discharge is continued until the last subfield SF14 thereafter. The cell is held in the extinguished mode state.

すなわち、図2に示す発光駆動シーケンスによると、必ず、先頭のサブフィールドSF1から、放電セルPが消灯モードの状態に遷移することになるサブフィールドまでの間に存在する連続したサブフィールド各々のサスティン行程Iにおいてサスティン放電が生起されることになる。よって、1フレーム表示期間内では、
第1階調:サスティン放電が一切無しのパターン、
第2階調:SF1のみでサスティン放電が為されるパターン、
第3階調:SF1及びSF2でサスティン放電が為されるパターン、
第4階調:SF1〜SF3でサスティン放電が為されるパターン、
第5階調:SF1〜SF4でサスティン放電が為されるパターン、



第15階調:SF1〜SF14でサスティン放電が為されるパターン、
なる15通りのパターンにて、各放電セルPの発光駆動が為される。
That is, according to the light emission drive sequence shown in FIG. 2, the sustain of each successive subfield existing between the first subfield SF1 and the subfield where the discharge cell P is to be switched to the extinguishing mode is surely obtained. In step I, a sustain discharge is generated. Therefore, within one frame display period,
1st gradation: pattern without any sustain discharge,
Second gradation: a pattern in which sustain discharge is performed only with SF1,
Third gradation: pattern in which sustain discharge is performed in SF1 and SF2,
Fourth gradation: pattern in which sustain discharge is performed in SF1 to SF3,
5th gradation: pattern in which sustain discharge is performed in SF1 to SF4,



15th gradation: a pattern in which sustain discharge is performed in SF1 to SF14,
The light emission driving of each discharge cell P is performed in the following 15 patterns.

この際、1フレーム表示期間内で生起されたサスティン放電の合計回数に対応した輝度が視覚されるので、上述した如き第1〜第15階調各々に対応した駆動によれば、輝度0〜最高輝度までの輝度範囲を15段階の中間輝度で表現することが可能となる。   At this time, the luminance corresponding to the total number of sustain discharges generated within one frame display period is visually recognized. Therefore, according to the driving corresponding to each of the first to fifteenth gradations as described above, the luminance is 0 to the highest. The luminance range up to the luminance can be expressed by the intermediate luminance of 15 levels.

次に、図1に示されるプラズマディスプレイ装置におけるホワイトバランスの適正化動作について説明する。   Next, the white balance optimization operation in the plasma display device shown in FIG. 1 will be described.

尚、かかるホワイトバランスの適正化は、SFデータ生成回路3での画素データPDからSFデータGDへの変換処理過程で行われるものであり、入力映像信号における各フレーム毎に実施される。   Such white balance optimization is performed in the process of conversion from the pixel data PD to the SF data GD in the SF data generation circuit 3, and is performed for each frame in the input video signal.

図5は、SFデータ生成回路3の内部構成を示す図である。   FIG. 5 is a diagram showing an internal configuration of the SF data generation circuit 3.

図5に示されるように、SFデータ生成回路3は、階調輝度測定回路31、輝度リニアリティ演算回路32、2.2乗演算回路33、輝度階調変換回路34及びディザ処理回路35を含む。   As shown in FIG. 5, the SF data generation circuit 3 includes a gradation luminance measurement circuit 31, a luminance linearity calculation circuit 32, a 2.2 power calculation circuit 33, a luminance gradation conversion circuit 34, and a dither processing circuit 35.

階調輝度測定回路31は、図6に示す如き、サスティンパルスの印加回数と、放電セルPから放射される各発光色(赤、緑、青)毎の表示光の輝度レベルとの対応関係を実測値に基づいて数式化した演算処理を実施する輝度変換演算処理部(図示せぬ)を備える。   As shown in FIG. 6, the gradation luminance measurement circuit 31 shows the correspondence between the number of sustain pulses applied and the luminance level of display light for each emission color (red, green, blue) emitted from the discharge cell P. A luminance conversion arithmetic processing unit (not shown) is provided that performs arithmetic processing based on actual measurement values.

更に、階調輝度測定回路31には、図7に示す如き、アドレス実行期間長に対応した電子密度復帰率を各発光色(赤、緑、青)毎に示す電子密度復帰率特性データが予め記憶されている。すなわち、放電セルP内の蛍光体特性によると、サスティン放電が連続して生起されると、基底状態の電子密度が徐々に高くなり、その分だけ各サスティン放電に伴って励起される電子の密度が小となるので、1回分のサスティン放電による発光輝度が徐々に低下して行く。これにより、図6に示す如く、サスティンパルスの印加回数が多くなるほど視覚される輝度は高くなるが、その輝度の増加率が低下して行くのである。ところが、互いに隣接するサブフィールドSF各々のサスティン行程I同士の間には、図2に示す如くアドレス行程Wが設けられており、このアドレス行程Wの実行期間中はサスティン放電が停止する。よって、その停止期間(アドレス実行期間)の分だけ基底状態の電子の密度が低下する。これにより、次のサスティン行程Iの開始時点では、サスティン放電に伴って励起される電子の密度が再び高くなり、各サスティン放電に伴う発光輝度が高くなる。すなわち、サスティン放電の連続生起によって低下してしまった各サスティン放電毎の発光輝度が、アドレス実行期間中において、初期状態、つまり基底状態の電子密度が最低の状態へと推移し、放電に伴う発光輝度が高まり再び元の状態に復帰するのである。階調輝度測定回路31には、放電セルPにおける各発光色(赤、緑、青)毎に、このアドレス実行期間長と、上記初期状態への電子密度復帰率との対応関係を示す電子密度復帰率特性データが予め記憶されているのである。   Further, as shown in FIG. 7, the gradation luminance measurement circuit 31 has preliminarily stored electron density return rate characteristic data indicating the electron density return rate corresponding to the address execution period length for each emission color (red, green, blue). It is remembered. That is, according to the phosphor characteristics in the discharge cell P, when the sustain discharge is continuously generated, the electron density in the ground state gradually increases, and the density of the electrons excited with each sustain discharge is correspondingly increased. Therefore, the emission luminance due to one sustain discharge gradually decreases. As a result, as shown in FIG. 6, as the number of sustain pulses applied increases, the visible luminance increases, but the increase rate of the luminance decreases. However, an address process W is provided between the sustain processes I of the adjacent subfields SF as shown in FIG. 2, and the sustain discharge is stopped during the execution period of the address process W. Therefore, the density of electrons in the ground state decreases by the amount of the stop period (address execution period). Thereby, at the start of the next sustain step I, the density of electrons excited along with the sustain discharge is increased again, and the light emission luminance associated with each sustain discharge is increased. In other words, the emission brightness of each sustain discharge, which has decreased due to the continuous occurrence of the sustain discharge, transitions to the lowest state in the initial state, that is, the ground state, during the address execution period. The brightness increases and the original state is restored again. The gradation luminance measuring circuit 31 has an electron density indicating the correspondence between the address execution period length and the electron density return rate to the initial state for each emission color (red, green, blue) in the discharge cell P. The return rate characteristic data is stored in advance.

階調輝度測定回路31は、上記SF構築データSFPD、図6に示す如きサスティンパルスの印加回数と表示光の輝度レベルとの対応関係、並びに図7に示す如き電子密度復帰率特性データに基づき、上記第1〜第15階調各々で表現されるであろう輝度レベルを各発光色毎に求める。   The gradation luminance measurement circuit 31 is based on the SF construction data SFPD, the correspondence between the number of sustain pulses applied and the luminance level of display light as shown in FIG. 6, and the electron density recovery rate characteristic data as shown in FIG. The luminance level that will be expressed by each of the first to fifteenth gradations is obtained for each emission color.

以下に、階調輝度測定回路31の階調輝度測定動作について、赤色発光の放電セルPにおける第1〜第4階調各々での階調輝度を測定する際の動作を抜粋して説明する。   Hereinafter, the gradation luminance measurement operation of the gradation luminance measurement circuit 31 will be described by extracting the operation at the time of measuring the gradation luminance in each of the first to fourth gradations in the red light emitting discharge cell P.

尚、SF構築データSFPDによって示されるサブフィールドSF1〜SF3各々でのサスティンパルス印加回数a1〜a3各々は、
a1:8
a2:12
a3:20
とする。
The sustain pulse application times a1 to a3 in each of the subfields SF1 to SF3 indicated by the SF construction data SFPD are as follows:
a1: 8
a2: 12
a3: 20
And

更に、図7に示す如き電子密度復帰率特性データにより、SF構築データSFPDによって示されるサブフィールドSF2及びSF3各々でのアドレス実行期間TW2及びTW3各々に対応した電子密度復帰率が夫々、
TW2:0.5
TW3:0.2
であるとする。
Further, according to the electron density return rate characteristic data as shown in FIG. 7, the electron density return rates corresponding to the address execution periods TW2 and TW3 respectively in the subfields SF2 and SF3 indicated by the SF construction data SFPD are respectively obtained.
TW2: 0.5
TW3: 0.2
Suppose that

先ず、階調輝度測定回路31は、図6にて示されるサスティン輝度特性曲線(実線にて示す)中から、サブフィールドSF1に対応した区間を抽出する。すなわち、サブフィールドSF1のサスティン行程Iでは8回分のサスティン放電が為されるので、階調輝度測定回路31は、図6のサスティン輝度特性曲線中から、サスティンパルス印加回数"0"〜"8"に対応したサスティン輝度特性区間V1を抽出し、これを図8(a)に示す如くSF1に対応したサスティン輝度特性曲線データとする。   First, the gradation luminance measurement circuit 31 extracts a section corresponding to the subfield SF1 from the sustain luminance characteristic curve (shown by a solid line) shown in FIG. That is, since sustain discharge is performed 8 times in the sustain process I of the subfield SF1, the gradation luminance measurement circuit 31 determines the number of times of sustain pulse application “0” to “8” from the sustain luminance characteristic curve of FIG. A sustain luminance characteristic section V1 corresponding to is extracted, and this is used as sustain luminance characteristic curve data corresponding to SF1 as shown in FIG.

次に、階調輝度測定回路31は、図6のサスティン輝度特性曲線中から、サブフィールドSF2に対応した区間を抽出する。このサブフィールドSF2のサスティン行程Iでは12回分のサスティン放電が為される。ところが、SF2のサスティン行程Iでサスティン放電が生起される場合には、必ず、その直前のアドレス行程Wを夾んで、サブフィールドSF1のサスティン行程Iにおいて8回分のサスティン放電が生起される。そこで、階調輝度測定回路31は、SF1のサスティン行程Iで生起された第8回目のサスティン放電に伴う視覚輝度と、アドレス行程Wでのアドレス実行期間TW2に基づく電子密度復帰率とを考慮した以下の如き処理を行う。つまり、階調輝度測定回路31は、SF1のサスティンパルス印加回数"8"に、アドレス実行期間TW2の電子密度復帰率"0.5"を乗算して得られた乗算結果"4"をSF2での初期区切り値とする。更に、SF2でのサスティンパルス印加回数から"1"を減算した"11"を上記初期区切り値"4"に加算し、その加算結果"15"をSF2での最終区切り値とする。そして、階調輝度測定回路31は、図6のサスティン輝度特性曲線中から、サスティンパルス印加回数が"4"(初期区切り値)〜"15"(最終区切り値)に対応したサスティン輝度特性区間V2を抽出し、これを図8(a)に示す如きSF1に対応したサスティン輝度特性曲線に連結させる。これにより、図8(b)に示す如きSF2に対応したサスティン輝度特性曲線データを得る。   Next, the gradation luminance measurement circuit 31 extracts a section corresponding to the subfield SF2 from the sustain luminance characteristic curve of FIG. In the sustain process I of the subfield SF2, 12 sustain discharges are performed. However, when the sustain discharge is generated in the sustain process I of SF2, the sustain discharge for 8 times is always generated in the sustain process I of the subfield SF1 with the address process W just before that. Therefore, the gradation luminance measurement circuit 31 considers the visual luminance associated with the eighth sustain discharge generated in the sustain process I of SF1 and the electron density return rate based on the address execution period TW2 in the address process W. The following processing is performed. That is, the gradation luminance measurement circuit 31 uses the multiplication result “4” obtained by multiplying the sustain pulse application count “8” of SF1 by the electron density return rate “0.5” in the address execution period TW2 as the initial value in SF2. Use a delimiter value. Further, “11” obtained by subtracting “1” from the number of sustain pulses applied in SF2 is added to the initial delimiter value “4”, and the addition result “15” is used as the final delimiter value in SF2. Then, the gradation luminance measuring circuit 31 has a sustain luminance characteristic section V2 corresponding to the number of sustain pulse application from “4” (initial delimiter value) to “15” (final delimiter value) from the sustain luminance characteristic curve of FIG. Are extracted and connected to a sustain luminance characteristic curve corresponding to SF1 as shown in FIG. Thereby, sustain luminance characteristic curve data corresponding to SF2 as shown in FIG. 8B is obtained.

次に、階調輝度測定回路31は、図6のサスティン輝度特性曲線中から、サブフィールドSF3に対応した区間を抽出する。このサブフィールドSF3のサスティン行程Iでは20回分のサスティン放電が為される。ところが、SF3のサスティン行程Iでサスティン放電が生起される場合には、必ず、その直前のアドレス行程Wを夾んで、サブフィールドSF1及びSF2において合計20回分のサスティン放電が生起される。そこで、階調輝度測定回路31は、サブフィールドSF1及びSF2を通して生起された第20回目のサスティン放電に伴う視覚輝度と、SF3のアドレス行程Wでのアドレス実行期間TW3に基づく電子密度復帰率とを考慮した以下の如き処理を行う。つまり、階調輝度測定回路31は、SF1及びSF2でのサスティンパルスの合計印加回数"20"に、アドレス実行期間TW3の電子密度復帰率"0.2"を乗算して得られた乗算結果"4"をSF3での初期区切り値とする。更に、SF3でのサスティンパルス印加回数から"1"を減算した"19"を上記初期区切り値"4"に加算し、その加算結果"23"をSF3での最終区切り値とする。そして、階調輝度測定回路31は、図6のサスティン輝度特性曲線中から、サスティンパルス印加回数が"4"(初期区切り値)〜"23"(最終区切り値)に対応したサスティン輝度特性区間V3を抽出し、これを図8(b)に示す如きSF2に対応したサスティン輝度特性曲線に連結させることにより、図8(c)に示す如きSF3に対応したサスティン輝度特性曲線データを得る。このように、アドレス実行期間が長いほど電子密度復帰率が小となり、1回あたりのサスティン放電に伴う発光輝度が、初期状態(基底状態の電子密度が最低の状態での発光輝度)に近づくのである。よって、サブフィールドSF各々でのサスティン輝度特性曲線は、図8(c)に示す如く、各々が、最初は輝度増加率が高くそれを徐々に低下させながら輝度を増加させて行く凸状の形態となる。   Next, the gradation luminance measuring circuit 31 extracts a section corresponding to the subfield SF3 from the sustain luminance characteristic curve of FIG. In the sustain process I of the subfield SF3, 20 sustain discharges are performed. However, when a sustain discharge is generated in the sustain process I of SF3, a total of 20 sustain discharges are always generated in the subfields SF1 and SF2 with respect to the address process W immediately before that. Therefore, the gradation luminance measurement circuit 31 calculates the visual luminance associated with the 20th sustain discharge generated through the subfields SF1 and SF2 and the electron density return rate based on the address execution period TW3 in the address process W of SF3. The following processing in consideration is performed. That is, the gradation luminance measurement circuit 31 multiplies the result “4” obtained by multiplying the total number of sustain pulses applied “20” in SF1 and SF2 by the electron density return rate “0.2” in the address execution period TW3. Is the initial separation value in SF3. Further, “19” obtained by subtracting “1” from the number of sustain pulses applied in SF3 is added to the initial delimiter value “4”, and the addition result “23” is used as the final delimiter value in SF3. Then, the gradation luminance measurement circuit 31 has a sustain luminance characteristic section V3 corresponding to the number of sustain pulse applications from “4” (initial delimiter value) to “23” (final delimiter value) from the sustain luminance characteristic curve of FIG. Is connected to a sustain luminance characteristic curve corresponding to SF2 as shown in FIG. 8B, so that sustain luminance characteristic curve data corresponding to SF3 as shown in FIG. 8C is obtained. Thus, the longer the address execution period, the smaller the electron density recovery rate, and the emission luminance associated with one sustain discharge approaches the initial state (the emission luminance in the lowest ground state electron density). is there. Therefore, as shown in FIG. 8C, the sustain luminance characteristic curve in each of the subfields SF has a convex shape in which the luminance increase rate is initially high and the luminance is increased while gradually decreasing. It becomes.

すなわち、階調輝度測定回路31は、図6に示す如き、サスティンパルスの印加回数に対する、放電セルPから放射される各発光色(赤、緑、青)毎の輝度レベルを、各サブフィールドのアドレス実行期間長に応じた電子密度復帰率に応じて調整するのである。   That is, as shown in FIG. 6, the gradation luminance measuring circuit 31 indicates the luminance level for each emission color (red, green, blue) radiated from the discharge cell P with respect to the number of times the sustain pulse is applied. It is adjusted according to the electron density return rate according to the address execution period length.

次に、階調輝度測定回路31は、SF構築データSFPDによって示される各サブフィールド毎のサス立上期間TS1〜TS3に基づき、図8(c)に示す如きSF1〜SF3各々の境界での輝度区切値Q1〜Q3(白丸印にて示す)を夫々レベルシフトする。つまり、サスティンパルスの立ち上がり期間が長くなるほどサスティン放電に伴う発光輝度が低下するので、階調輝度測定回路31は、サス立上期間TSが大なるほど、そのTSに対応した輝度区切値Qを低下させるのである。例えば、階調輝度測定回路31は、サスティンパルスの立ち上がり期間TS1が所定期間未満である場合には、輝度区切値Q1に係数"1"を乗算し、所定期間以上である場合には0より大であり且つ1未満の係数を輝度区切値Q1に乗算する。尚、階調輝度測定回路31は、各輝度区切値Qのレベルをシフトする代わりに、サスティンパルスの立ち上がり期間に応じて輝度区切値Qの位置、つまり、対応するサスティンパルスの印加回数を変更するようにしても良い。例えば、サス立上期間TS1にて示されるサスティンパルスの立ち上がり期間が所定期間以上である場合には、SF1のサスティンパルス印加回数"8"に上記係数を乗算し、その乗算結果にて示されるサスティンパルス印加回数に対応したサスティン輝度特性曲線上の位置を新たな輝度区切値Q1とするのである。   Next, the gradation luminance measuring circuit 31 determines the luminance at the boundaries of SF1 to SF3 as shown in FIG. 8C, based on the suspension start periods TS1 to TS3 for each subfield indicated by the SF construction data SFPD. The division values Q1 to Q3 (indicated by white circles) are level shifted. That is, since the emission luminance associated with the sustain discharge decreases as the sustain pulse rise period increases, the gradation luminance measurement circuit 31 decreases the luminance partition value Q corresponding to the TS as the sustain rise period TS increases. It is. For example, the gradation luminance measurement circuit 31 multiplies the luminance division value Q1 by a coefficient “1” when the rising period TS1 of the sustain pulse is less than a predetermined period, and is larger than 0 when it is equal to or longer than the predetermined period. And the luminance division value Q1 is multiplied by a coefficient less than 1. Note that, instead of shifting the level of each luminance division value Q, the gradation luminance measurement circuit 31 changes the position of the luminance division value Q, that is, the number of times the corresponding sustain pulse is applied, according to the rising period of the sustain pulse. You may do it. For example, when the sustain pulse rising period indicated by the sustain rising period TS1 is equal to or longer than a predetermined period, the sustain pulse application count “8” of SF1 is multiplied by the coefficient, and the sustain pulse indicated by the multiplication result is obtained. The position on the sustain luminance characteristic curve corresponding to the number of pulse applications is set as a new luminance division value Q1.

階調輝度測定回路31は、以上の如きサブフィールドSF1〜SF3に対する処理をSF4〜SF14各々に対しても同様に実行することにより、SF4〜SF14各々の境界での輝度区切値Q4〜Q14を求める。この際、輝度区切値Q1〜Q14各々が上記第2階調〜第15階調各々での輝度値となる。階調輝度測定回路31は、第2〜第15階調各々に対応した輝度値を、赤色、緑色、青色の各発光色毎に求める。   The gradation luminance measuring circuit 31 obtains the luminance division values Q4 to Q14 at the boundaries of SF4 to SF14 by similarly executing the above processing for the subfields SF1 to SF3 for each of SF4 to SF14. . At this time, each of the luminance separation values Q1 to Q14 is a luminance value in each of the second to fifteenth gradations. The gradation luminance measurement circuit 31 obtains luminance values corresponding to the second to fifteenth gradations for the respective emission colors of red, green, and blue.

例えば、階調輝度測定回路31は、図9において白丸印にて示す如き、赤色発光での第2〜第15階調各々に対応した輝度値K1〜K14、緑色発光での第2〜第15階調各々に対応した輝度値K1〜K14、青色発光での第2〜第15階調各々に対応した輝度値K1〜K14を求める。 For example, as shown by white circles in FIG. 9, the gradation luminance measurement circuit 31 has luminance values K1 R to K14 R corresponding to the second to fifteenth gradations in red light emission and second to second luminances in green light emission. Luminance values K1 G to K14 G corresponding to the fifteenth gradations and luminance values K1 B to K14 B corresponding to the second to fifteenth gradations for blue light emission are obtained.

更に、階調輝度測定回路31は、上記輝度値K1〜K14に基づき、互いに隣接する階調間を例えば2つのディザステップで区切った際の各ディザステップ毎の輝度値を、緑色発光に対応したディザ輝度値(図9中の白四角印にて示す)として求める。又、階調輝度測定回路31は、上記輝度値K1〜K14に基づき、互いに隣接する階調間を例えば2つのディザステップで区切った際の各ディザステップ毎の輝度値を、赤色発光に対応したディザ輝度値(図9中の白三角印にて示す)として求める。又、階調輝度測定回路31は、上記輝度値K1〜K14に基づき、互いに隣接する階調間を2つのディザステップで区切った際の各ディザステップ毎の輝度値を、青色発光に対応したディザ輝度値(図9中の黒四角印にて示す)として求める。 Further, the gradation luminance measuring circuit 31 emits the luminance value for each dither step when the adjacent gradations are separated by, for example, two dither steps based on the luminance values K1 G to K14 G to emit green light. A corresponding dither luminance value (indicated by a white square mark in FIG. 9) is obtained. Further, the gradation luminance measurement circuit 31 emits the luminance value for each dither step when the adjacent gradations are separated by, for example, two dither steps based on the luminance values K1 R to K14 R to emit red light. A corresponding dither luminance value (indicated by white triangles in FIG. 9) is obtained. Further, the gradation luminance measurement circuit 31 corresponds to the blue light emission with the luminance value at each dither step when the adjacent gradations are divided by two dither steps based on the luminance values K1 B to K14 B. The obtained dither luminance value (indicated by a black square mark in FIG. 9) is obtained.

そして、階調輝度測定回路31は、図9に示す如き、赤色発光に対応した輝度値K1〜K14(白丸印にて示す)及びそのディザ輝度値(白三角印)を示す階調輝度対応データKYを輝度リニアリティ演算回路32に供給する。更に、階調輝度測定回路31は、図9に示す如き、緑色発光に対応した輝度値K1〜K14及びそのディザ輝度値(白四角印)を示す階調輝度対応データKY、青色発光に対応した輝度値K1〜K14及びそのディザ輝度値(黒四角印)を示す階調輝度対応データKYを輝度リニアリティ演算回路32に供給する。 Then, as shown in FIG. 9, the gradation luminance measuring circuit 31 has gradation values K1 R to K14 R corresponding to red light emission (indicated by white circles) and dither luminance values (white triangles) indicating the luminance values. It provides a corresponding data KY R in luminance linearity arithmetic circuit 32. Further, as shown in FIG. 9, the gradation luminance measuring circuit 31 has gradation values corresponding to the luminance values K1 G to K14 G corresponding to green light emission and dither luminance values (white square marks) corresponding to the luminance values KY G , blue light emission. supplies grayscale luminance corresponding data KY B indicating brightness value K1 B ~K14 B and dither luminance value (black squares) corresponding to the luminance linearity arithmetic circuit 32.

輝度リニアリティ演算回路32には、図9に示す如き、白色表示における明度(0〜100%)に対応した各色毎の輝度値(赤色:実線にて示す、緑色:波線にて示す、青色:一点鎖線にて示す)を示すホワイトバランスデータが予め記憶されている。   As shown in FIG. 9, the luminance linearity calculation circuit 32 has luminance values for each color corresponding to lightness (0 to 100%) in white display (red: indicated by a solid line, green: indicated by a wavy line, blue: one point White balance data indicating (indicated by a chain line) is stored in advance.

尚、図9において、白色明度の100%とは、画素データPDによって表すことが可能な最大輝度の白色を表すものである。又、図9では、白色明度100%の表示を行う際の赤色発光の輝度値を最大輝度値MX、緑色発光の輝度値を最大輝度値MX、青色発光の輝度値を最大輝度値MXにて示している。 In FIG. 9, 100% of the white brightness represents the maximum brightness white that can be represented by the pixel data PD. In FIG. 9, the luminance value of red light emission when displaying white brightness of 100% is the maximum luminance value MX R , the luminance value of green light emission is the maximum luminance value MX G , and the luminance value of blue light emission is the maximum luminance value MX. This is indicated by B.

ここで、図9に示す如き階調輝度対応データKY、KY、及びKYによると、例え最大輝度階調である第15階調に対応した駆動を実行しても、表現される輝度値は、白色明度100%での輝度値(MX、MX、MX)に到らない。 Here, according to the gradation luminance correspondence data KY R , KY G , and KY B as shown in FIG. 9, even if the driving corresponding to the fifteenth gradation which is the maximum luminance gradation is executed, the expressed luminance The value does not reach the luminance value (MX R , MX G , MX B ) at white brightness of 100%.

そこで、白色明度100%の輝度値(MX、MX、MX)を表現可能とすべく、輝度リニアリティ演算回路32は、階調輝度対応データKY、KY及びKY各々に対して、以下の如き正規化処理を施す。 Therefore, in order to be able to express luminance values (MX R , MX G , MX B ) with white brightness of 100%, the luminance linearity calculation circuit 32 applies to the gradation luminance correspondence data KY R , KY G, and KY B, respectively. The following normalization process is performed.

先ず、輝度リニアリティ演算回路32は、以下の如く、最大輝度値MXを輝度値K14で除算した値を輝度除算値G1、最大輝度値MXを輝度値K14で除算した値を輝度除算値G2、最大輝度値MXを輝度値K14で除算した値を輝度除算値G3、として夫々求める。 First, the luminance linearity calculation circuit 32 divides the value obtained by dividing the maximum luminance value MX G by the luminance value K14 G by the luminance division value G1 and the value obtained by dividing the maximum luminance value MX R by the luminance value K14 R as follows. value G2, the maximum luminance value MX B luminance values K14 luminance division value the division value in B G3, respectively as determined.

G1=MX/K14
G2=MX/K14
G3=MX/K14
次に、輝度リニアリティ演算回路32は、これら輝度除算値G1〜G3の内で最も大なる値をゲイン値Sとする。尚、図9に示される実施例においては、輝度除算値G1〜G3の内で最も大なる値は輝度除算値G2であるので、これをゲイン値Sとする。
G1 = MX G / K14 G
G2 = MX R / K14 R
G3 = MX B / K14 B
Next, the luminance linearity calculation circuit 32 sets the largest value among the luminance division values G1 to G3 as the gain value S. In the embodiment shown in FIG. 9, since the largest value among the luminance division values G1 to G3 is the luminance division value G2, this is set as the gain value S.

次に、輝度リニアリティ演算回路32は、階調輝度対応データKY、KY及びKY各々毎に、その階調輝度対応データKYによって示される各輝度値K及びディザ輝度値各々に上記ゲイン値Sを乗算することにより、以下の如き階調輝度対応データRA、RA及びRAを生成する。すなわち、輝度リニアリティ演算回路32は、階調輝度対応データKYにて示される輝度値K1〜K14及びそのディザ輝度値(図9の白三角印)各々に上記ゲイン値Sを乗算することにより、図10に示す如き正規化輝度値SK1〜SK14及びディザ輝度値(図10の白三角印)を示す階調輝度対応データRAを生成する。又、輝度リニアリティ演算回路32は、階調輝度対応データKYにて示される輝度値K1〜K14及びそのディザ輝度値(図9の白四角印)各々に上記ゲイン値Sを乗算することにより、図10に示す如き正規化輝度値SK1〜SK14及びディザ輝度値(図10の白四角印)を示す階調輝度対応データRAを生成する。又、輝度リニアリティ演算回路32は、階調輝度対応データKYにて示される輝度値K1〜K14及びそのディザ輝度値(図9の黒四角印)各々に上記ゲイン値Sを乗算することにより、図10に示す如き正規化輝度値SK1〜SK14及びディザ輝度値(図10の黒四角印)を示す階調輝度対応データRAを生成する。 Next, the luminance linearity calculation circuit 32 obtains the gain value for each luminance value K and dither luminance value indicated by the gradation luminance correspondence data KY for each of the gradation luminance correspondence data KY R , KY G and KY B. by multiplying the S, following such grayscale luminance corresponding data RA R, to generate the RA G and RA B. That is, the luminance linearity arithmetic circuit 32, by multiplying the gain value S luminance value K1 R ~K14 R and dither luminance value indicated by the gray-scale luminance corresponding data KY R in each (open triangle in FIG. 9) Accordingly, it generates grayscale luminance corresponding data RA R indicating normalized luminance values SK1 R ~SK14 R and dither luminance value as shown in FIG. 10 (white triangles in FIG. 10). The luminance linearity arithmetic circuit 32, by multiplying the gain value S luminance value K1 G ~K14 G and dither luminance value indicated by the gray-scale luminance corresponding data KY G each (open square in Fig. 9) Accordingly, it generates grayscale luminance corresponding data RA G showing normalized luminance values SK1 G ~SK14 G and dither luminance value as shown in FIG. 10 (white square marks in Fig. 10). The luminance linearity arithmetic circuit 32, by multiplying the gain value S in each (black square marks in FIG. 9) grayscale luminance corresponding data KY luminance value K1 B ~K14 B and dither luminance value indicated by B Thus, the gradation luminance correspondence data RA B indicating the normalized luminance values SK1 B to SK14 B and the dither luminance values (black square marks in FIG. 10) as shown in FIG. 10 is generated.

すなわち、かかる正規化処理では、赤色発光を担う放電セルPにおける最大階調(第15階調)での輝度値を、白色明度100%の表示を行う場合での赤色発光の輝度値(MX)に一致させるように、階調輝度対応データKYにて示される各値を全体的にレベルシフトさせて図10に示す如き階調輝度対応データRAを得る。この際、かかるレベルシフトを行う際のゲイン値Sは、白色明度100%の表示を行う場合での赤色発光の輝度値(MX)を階調輝度対応データKYにて示される最大階調(第15階調)での輝度値(K14)で割った値(G2)によって決定される。そして、階調輝度対応データKY及びKYに対しても同様に、このゲイン値Sにて各値のレベルシフトを実行し、図10に示す如き階調輝度対応データRA及びRAを夫々得る。 That is, in this normalization process, the luminance value at the maximum gradation (fifteenth gradation) in the discharge cell P responsible for red emission is the luminance value (MX R) of red emission in the case of displaying white brightness 100%. to match the), obtaining a gradation luminance corresponding data RA R as shown in FIG. 10 overall to level shifting each value indicated by the gray-scale luminance corresponding data KY R. In this case, the gain value S at the time of performing such level shifts, the maximum gradation represented luminance values of the red light emission in the case of performing display of the white brightness 100% (MX R) at the gradation luminance corresponding data KY R It is determined by the value (G2) divided by the luminance value (K14 R ) at (15th gradation). Then, similarly for gradation brightness corresponding data KY G and KY B, performs a level shift of each value in the gain value S, the gradation luminance corresponding data RA G and RA B as shown in FIG. 10 Get each one.

かかる正規化処理によれば、図10に示すように、階調輝度対応データRAにおける第15階調での正規化輝度値SK14は、白色明度100%の表示を行う場合での緑色発光の最大輝度値MXよりも大となる。又、図10に示すように、階調輝度対応データRAにおける第15階調での正規化輝度値SK14は、白色明度100%の表示を行う場合での赤色発光の最大輝度値MXと同一となる。又、図10に示すように、階調輝度対応データRAにおける第15階調での正規化輝度値SK14は、白色明度100%の表示を行う場合での青色発光の最大輝度値MXよりも大となる。 According to the normalization process, as shown in FIG. 10, the normalized luminance values SK14 G at the 15 gradation in the gradation brightness corresponding data RA G, the green emission in the case of performing display of the white brightness 100% It becomes larger than the maximum luminance value MX G of. Further, as shown in FIG. 10, the normalized luminance values SK14 R at the 15 gradation in the gradation brightness corresponding data RA R is the maximum luminance value MX R emitting red light in the case of performing display of the white brightness 100% Is the same as Further, as shown in FIG. 10, the normalized luminance value SK14 B at the 15th gradation in the gradation luminance correspondence data RA B is the maximum luminance value MX B of blue light emission when displaying with white brightness 100%. Will be greater than.

よって、上記の如き正規化処理にて得られた階調輝度対応データRA、RA、RAにより、白色明度100%での表示可能となる。 Therefore, the corresponding gradation luminance obtained by the above-described normalization processing data RA R, RA G, the RA B, can be displayed in white brightness of 100%.

次に、輝度リニアリティ演算回路32は、これら階調輝度対応データRA、RA、及びRAを輝度階調変換回路34に供給する。 Next, the luminance linearity arithmetic circuit 32, these gray-scale luminance corresponding data RA R, RA G, and supplies the RA B to a luminance gradation conversion circuit 34.

2.2乗演算回路33は、フレームメモリ2から読み出された画素データPDにて示される各画素毎の輝度レベル(10ビット)を2.2乗し、その演算結果を各発光色、つまり赤色(R)、緑色(G)、青色(B)毎に16ビットにて表す画素データPPD、PPD及びPPDを輝度階調変換回路34に供給する。すなわち、2.2乗演算回路33は、画素データPDに対して逆γ補正を施すのである。 The 2.2 power calculation circuit 33 multiplies the luminance level (10 bits) for each pixel indicated by the pixel data PD read out from the frame memory 2 to the power of 2.2, and outputs the calculation result for each emission color, that is, red (R). , Pixel data PPD R , PPD G and PPD B represented by 16 bits for each of green (G) and blue (B) are supplied to the luminance gradation conversion circuit 34. That is, the 2.2 power operation circuit 33 performs inverse γ correction on the pixel data PD.

尚、上述した如き上記階調輝度測定回路31及び輝度リニアリティ演算回路32の動作は、各フレーム毎に、図2に示す如きブランキング期間において実施される。よって、かかるブランキング期間において生成された階調輝度対応データRA、RA及びRA各々が輝度階調変換回路34に取り込まれるのである。 The operations of the gradation luminance measurement circuit 31 and the luminance linearity calculation circuit 32 as described above are performed for each frame during a blanking period as shown in FIG. Therefore, it is of such a blanking grayscale luminance corresponding data RA is generated in the period R, each RA G and RA B is taken into luminance gradation conversion circuit 34.

輝度階調変換回路34は、図10に示す如く、各階調とその階調に対応した輝度値とを各発光色毎に示す階調輝度対応データRA、RA及びRAに基づき、上記画素データPPD、PPD及びPPD各々にて示される輝度値を、その輝度値に対応した階調を示す階調データRPD、RPD及びRPDに変換する。例えば、輝度階調変換回路34は、赤色に対応した画素データPPDによって示される輝度値が図10に示すYである場合には、赤色に対応した階調輝度対応データRAに基づき、この輝度値Yに対応した第11階調を表す階調データRPDを得る。又、輝度階調変換回路34は、緑色に対応した画素データPPDによって示される輝度値が図10に示すYである場合には、緑色に対応した階調輝度対応データRAに基づき、この輝度値Yに対応した第12階調を表す階調データRPDを得る。又、輝度階調変換回路34は、青色に対応した画素データPPDによって示される輝度値が図10に示すYである場合には、青色に対応した階調輝度対応データRAに基づき、この輝度値Yに対応した第12階調を表す階調データRPDを得る。 Luminance gradation conversion circuit 34, as shown in FIG. 10, the grayscale luminance corresponding data RA R indicating the gradation and the luminance value corresponding to the gray scale for each emission color, based on the RA G and RA B, the pixel data PPD R, the luminance value indicated by the PPD G and PPD B respectively, and converts the gradation shows a gray level corresponding to the luminance value data RPD R, the RPD G and RPD B. For example, the luminance gradation conversion circuit 34, when the luminance value indicated by the pixel data PPD R corresponding to red are Y R shown in FIG. 10, based on the grayscale luminance corresponding data RA R corresponding to red, obtaining gradation data RPD R representing the 11th gray level corresponding to the luminance value Y R. Also, the luminance gradation conversion circuit 34, when the luminance value indicated by the pixel data PPD G corresponding to green is Y G shown in FIG. 10, based on the grayscale luminance corresponding data RA G corresponding to green, obtaining gradation data RPD G representing the 12th gray level corresponding to the luminance value Y G. Further, when the luminance value indicated by the pixel data PPD B corresponding to blue is Y B shown in FIG. 10, the luminance gradation conversion circuit 34, based on the gradation luminance corresponding data RA B corresponding to blue, obtaining gradation data RPD B representing the 12th gray level corresponding to the luminance value Y B.

輝度階調変換回路34は、上記階調データRPD、RPD、RPD各々をディザ処理回路35に供給する。 The luminance gradation conversion circuit 34 supplies the gradation data RPD R , RPD G , RPD B to the dither processing circuit 35.

ディザ処理回路35は、階調データRPD、RPD、RPD各々に対して、以下の如きディザ処理を施す。 The dither processing circuit 35 performs the following dither processing on each of the gradation data RPD R , RPD G , and RPD B.

すなわち、先ず、ディザ処理回路35は、2行×2列の画素ブロック毎に、その画素ブロック内の各画素位置に対応した階調データRPD、RPD、RPDに対して夫々異なるディザ値を割り当てて加算する。例えば、ディザ処理回路35は、夫々異なる第1〜第4ディザ値を、その画素位置に対応した階調データRPD、RPD、RPDに加算する。そして、ディザ処理回路35は、夫々の加算結果の上位ビット群だけを抽出し、これを各画素に対応したSFデータGDとして、SFメモリ4に供給する。 That is, first, the dither processing circuit 35 has different dither values for the gradation data RPD R , RPD G , RPD B corresponding to each pixel position in the pixel block for each pixel block of 2 rows × 2 columns. Assign and add. For example, the dither processing circuit 35 adds different first to fourth dither values to the gradation data RPD R , RPD G , RPD B corresponding to the pixel position. Then, the dither processing circuit 35 extracts only the upper bit group of each addition result, and supplies this to the SF memory 4 as SF data GD corresponding to each pixel.

以上の如く、SFデータ生成回路3では、先ず、各サブフィールドのサスティン行程各々でのサスティンパルス印加回数に応じて、放電セルにおける各階調毎の輝度レベルを求める。この際、互いに隣接するサブフィールド各々のサスティン行程の間に存在するアドレス行程でのアドレス実行期間長に応じた各放電セルの電子密度復帰率、及びサスティンパルスの立上期間を考慮して、図9に示す如く、各階調毎の輝度値を各発光色(赤、緑、青)毎に求める。次に、最高輝度を表現する階調での輝度値を正規化の基準点として、図10に示す如く各階調毎の輝度値を各発光色(赤、緑、青)毎にレベルシフトさせたものを階調輝度対応データ(RA)として得る。そして、この階調輝度対応データによって表される輝度と各階調との対応関係に基づき、各画素データに基づく輝度を表現し得る階調を決定し、その階調に対応した発光駆動を実施させるべきSFデータを生成するのである。   As described above, the SF data generation circuit 3 first obtains the luminance level for each gradation in the discharge cell according to the number of times of sustain pulse application in each sustain process of each subfield. At this time, the electron density recovery rate of each discharge cell according to the address execution period length in the address process existing between the sustain processes of the adjacent subfields, and the sustain pulse rising period are considered. As shown in FIG. 9, a luminance value for each gradation is obtained for each emission color (red, green, blue). Next, the luminance value at the gradation expressing the maximum luminance is used as a reference point for normalization, and the luminance value for each gradation is level-shifted for each emission color (red, green, blue) as shown in FIG. The data is obtained as gradation luminance correspondence data (RA). Then, based on the correspondence relationship between the luminance represented by the gradation luminance correspondence data and each gradation, a gradation that can express the luminance based on each pixel data is determined, and light emission driving corresponding to the gradation is performed. The power SF data is generated.

よって、かかるSFデータの変換処理によれば、サブフィールド構造(各サブフィールド毎のアドレス実行期間、サスティンパルス印加回数、サスティンパルスの立ち上がり期間)から推定される各階調毎の輝度レベルに基づくホワイトバランスの適正化が為される。従って、発光駆動シーケンスの構造に拘わらず、表現し得る全ての階調に対して精度良くホワイトバランスの適正化が為されるようになる。   Therefore, according to the SF data conversion process, the white balance based on the luminance level for each gradation estimated from the subfield structure (address execution period for each subfield, number of sustain pulse applications, sustain pulse rising period). Is optimized. Therefore, regardless of the structure of the light emission drive sequence, white balance can be optimized with high accuracy for all the gradations that can be expressed.

尚、輝度リニアリティ演算回路32における正規化処理では、図9に示す如き輝度除算値G1〜G3の内で最大の値を、階調輝度対応データKY、KY及びKY各々をレベルシフトする際の共通のゲイン値Sとしているが、このゲイン値Sとしては、輝度除算値G1〜G3よりも大なる値に設定するようにしても良い。 要するに、各発光色毎の最大階調(第15階調)での輝度値(K14、K14、K14)の全てが、夫々の色に対応した最大輝度値(MX、MX、MX)より大となるようなゲイン値Sにて、階調輝度対応データKY、KY及びKY各々をレベルシフトすれば、画素データにて表現可能な白色明度100%の輝度表示が可能となるのである。ところが、白色明度100%での最大輝度値(MX)よりも、最大階調(第15階調)での輝度値(K14)が大となると、輝度値0〜最大輝度値(MX)の輝度レンジに対して割り当てられる階調数が少なくなる。例えば、図10に示す如く、緑色発光での最大輝度値MXが第15階調での輝度値(K14)よりも大となったが故に、この最大輝度値MXが第13階調での輝度値(K12)に相当するようになってしまった場合には、第14階調及び第15階調各々での駆動は実質的に為されなくなる。すなわち、緑色発光では、輝度値0〜最大輝度値MXの輝度レンジに対して割り当てられる階調数は13(第1〜第13階調)となり、本来、割り当て可能な階調数である15(第1〜第15階調)よりも少なくなる。 In the normalization process in the luminance linearity calculation circuit 32, the grayscale luminance correspondence data KY R , KY G and KY B are level-shifted to the maximum value among the luminance division values G1 to G3 as shown in FIG. However, the gain value S may be set to a value larger than the luminance division values G1 to G3. In short, all of the luminance values (K14 R , K14 G , K14 B ) at the maximum gradation (fifteenth gradation) for each emission color are the maximum luminance values (MX R , MX G , If the grayscale luminance correspondence data KY R , KY G and KY B are level-shifted by a gain value S that is larger than MX B ), a luminance display with white brightness of 100% that can be expressed by the pixel data is obtained. It becomes possible. However, when the luminance value (K14) at the maximum gradation (fifteenth gradation) is larger than the maximum luminance value (MX) at the whiteness of 100%, the luminance from the luminance value 0 to the maximum luminance value (MX). The number of gradations assigned to the range is reduced. For example, as shown in FIG. 10, since the maximum luminance value MX G in green light emission is larger than the luminance value (K14 G ) in the 15th gradation, this maximum luminance value MX G is the 13th gradation. In the case where the luminance value (K12 G ) is reached, the driving at each of the 14th gradation and the 15th gradation is substantially not performed. That is, in green light emission, the number of gradations assigned to the luminance range of the luminance value 0 to the maximum luminance value MX G is 13 (first to 13th gradations), which is originally the assignable gradation number of 15 Less than (first to fifteenth gradation).

ただし、図9及び図10に示されるように、輝度除算値G1〜G3の内で最大の値をゲイン値Sとすれば、各発光色の内の少なくとも1の色に対しては、輝度値0〜最大輝度値(MX)の輝度レンジに対して、全ての階調(第1〜第15階調)を割り当てることが可能となる。   However, as shown in FIG. 9 and FIG. 10, if the maximum value among the luminance division values G1 to G3 is the gain value S, the luminance value for at least one of the emission colors is used. All gradations (first to fifteenth gradations) can be assigned to the luminance range of 0 to the maximum luminance value (MX).

又、輝度リニアリティ演算回路32は、階調輝度対応データ(KY、KY、KY)にて示される各発光色毎の最大階調(第15階調)での輝度値(K14、K14、K14)の全てが、夫々の色に対応した最大輝度値MX、MX、MXより大である場合には、上述した如き正規化処理は不要となる。よって、この際、輝度リニアリティ演算回路32は、階調輝度対応データKY、KY、KY各々を、そのまま階調輝度対応データRA、RA、RAとして輝度階調変換回路34に供給する。 In addition, the luminance linearity calculation circuit 32 has a luminance value (K14 R , K14 R , G ) at the maximum gradation (fifteenth gradation) for each emission color indicated by gradation luminance correspondence data (KY R , KY G , KY B ) When all of K14 G and K14 B ) are larger than the maximum luminance values MX R , MX G , and MX B corresponding to the respective colors, the normalization process as described above is unnecessary. Thus, this time, the luminance linearity arithmetic circuit 32, the gradation luminance corresponding data KY R, KY G, the KY B respectively, as the gradation luminance corresponding data RA R, RA G, the luminance gradation conversion circuit 34 as RA B Supply.

尚、輝度リニアリティ演算回路32は、階調輝度対応データ(KY、KY、KY)にて示される各発光色毎の最大階調(第15階調)での輝度値(K14、K14、K14)の全てが、夫々の色に対応した最大輝度値MX、MX、MXより小である場合には、以下の如き正規化処理を実施するようにしても良い。 Note that the luminance linearity calculation circuit 32 has luminance values (K14 R , K14 R , G ) at the maximum gradation (fifteenth gradation) for each emission color indicated by gradation luminance correspondence data (KY R , KY G , KY B ). When all of K14 G and K14 B ) are smaller than the maximum luminance values MX R , MX G , and MX B corresponding to the respective colors, normalization processing as described below may be performed.

すなわち、輝度リニアリティ演算回路32は、図9に示す如き輝度除算値G1〜G3の内で最も小なる値に対応したゲイン値S(S<1)にて、階調輝度対応データKY、KY、及びKY各々にて示される各輝度値をレベルシフトして階調輝度対応データRA、RA、及びRAを生成する。これにより、図10に示す如く、各発光色の内の1の発光色(赤色)に対応した階調輝度対応データRAにて示される最大階調(第15階調)での輝度値(SK14)は、その色に対応した最大輝度値MXと等しくなる。一方、他の発光色(緑色、青色)に対応した階調輝度対応データRAにて示される最大階調(第15階調)での輝度値(SK14)が、その色に対応した最大輝度値MXよりも大となる。 That is, the luminance linearity arithmetic circuit 32, at a gain value corresponding to the smallest becomes the value within the luminance division value G1~G3 as shown in FIG. 9 S (S <1), the gradation luminance corresponding data KY R, KY G, and KY B each gradation brightness by shifting the level of the respective luminance values indicated by the corresponding data RA R, to generate the RA G, and RA B. As a result, as shown in FIG. 10, the luminance value (SK14) at the maximum gradation (fifteenth gradation) indicated by the gradation luminance correspondence data RA corresponding to one of the emission colors (red). ) Is equal to the maximum luminance value MX corresponding to the color. On the other hand, the luminance value (SK14) at the maximum gradation (fifteenth gradation) indicated by the gradation luminance correspondence data RA corresponding to other emission colors (green, blue) is the maximum luminance value corresponding to that color. Greater than MX.

又、上記階調輝度測定回路31では、各サブフィールド毎のサスティンパルス印加回数に基づき、各色毎の輝度飽和特性を考慮することにより、各階調毎の輝度値を示す輝度階調対応データKY、KY、KYを生成しているが、以下の如き方法で輝度階調対応データKY、KY、KYを生成するようにしても良い。 Further, the gradation luminance measurement circuit 31 considers luminance saturation characteristics for each color based on the number of sustain pulses applied for each subfield, thereby indicating luminance gradation correspondence data KY R indicating the luminance value for each gradation. , KY G , KY B are generated, but luminance gradation correspondence data KY R , KY G , KY B may be generated by the following method.

すなわち、階調輝度測定回路31は、先ず、上記SF構築データSFPDに基づき、各階調毎にその階調でサスティン放電を生起させることになるサブフィールドSFにおいて印加されるサスティンパルスの1フレーム表示期間内での合計数を求める。例えば、階調輝度測定回路31は、図11に示す如き第1〜第15階調各々に対応したサスティンパルスの合計数M1〜M15、つまり、
M1:0
M2:SF1で印加されるサスティンパルスの数
M3:SF1及びSF2各々で印加されるサスティンパルスの合計数
M4:SF1〜SF3各々で印加されるサスティンパルスの合計数
M5:SF1〜SF4各々で印加されるサスティンパルスの合計数



M13:SF1〜SF12各々で印加されるサスティンパルスの合計数
M14:SF1〜SF13各々で印加されるサスティンパルスの合計数
M15:SF1〜SF14各々で印加されるサスティンパルスの合計数
を求める。
That is, the gradation luminance measurement circuit 31 first displays a one-frame display period of a sustain pulse applied in the subfield SF that causes a sustain discharge at each gradation based on the SF construction data SFPD. Find the total number within. For example, the gradation luminance measuring circuit 31 has a total number M1 to M15 of sustain pulses corresponding to the first to fifteenth gradations as shown in FIG.
M1: 0
M2: number of sustain pulses applied at SF1 M3: total number of sustain pulses applied at each of SF1 and SF2 M4: total number of sustain pulses applied at each of SF1 to SF3 M5: applied at each of SF1 to SF4 Total number of sustain pulses


M13: Total number of sustain pulses applied in each of SF1 to SF12 M14: Total number of sustain pulses applied in each of SF1 to SF13 M15: Total number of sustain pulses applied in each of SF1 to SF14.

次に、階調輝度測定回路31は、図12に示す如き、上述した如きサスティンパルスの合計数Mと、上記ゲイン値Sとを対応付けして各色毎に示すゲイン値マップに基づき、各階調に対応したゲイン値Sを取得する。   Next, as shown in FIG. 12, the gradation luminance measuring circuit 31 associates the total number M of the sustain pulses as described above with the gain value S, based on the gain value map shown for each color, for each gradation. The gain value S corresponding to is acquired.

すなわち、PDP10における蛍光体の各色毎の輝度飽和特性を予め測定しておき、その測定結果に基づき、サスティンパルスの合計数Mに対応した最適なゲイン値Sを示すゲイン値マップを作成しておく。このゲイン値マップはプラズマディスプレイ装置の内蔵メモリ(図示せぬ)に予め記憶しておく。よって、階調輝度測定回路31は、かかる内蔵メモリから各階調に対応したゲイン値Sを各色(赤、緑、青)毎に読み出す。   That is, the luminance saturation characteristics for each color of the phosphor in the PDP 10 are measured in advance, and a gain value map indicating the optimum gain value S corresponding to the total number M of sustain pulses is created based on the measurement result. . This gain value map is stored in advance in a built-in memory (not shown) of the plasma display device. Therefore, the gradation luminance measurement circuit 31 reads the gain value S corresponding to each gradation from the built-in memory for each color (red, green, blue).

次に、階調輝度測定回路31は、各色毎のゲイン値Sを図11に示す如き第1〜第15階調各々に対応したサスティンパルスの合計数M1〜M15に乗算することにより、図9に示す如き、各色毎の輝度階調対応データKY、KY、KYを得る。 Next, the gradation luminance measurement circuit 31 multiplies the total number M1 to M15 of sustain pulses corresponding to each of the first to fifteenth gradations as shown in FIG. As shown in FIG. 4, luminance gradation corresponding data KY R , KY G , and KY B are obtained for each color.

尚、上記実施例ではサス立ち上がり期間TS1〜TS3に応じて、各輝度区切値Q1に対して係数を乗算して新たな輝度区切値Q1を求める例を示したが、これは、サス立上期間TSの長さによって発光輝度が変化することを考慮したものによる。しかしながら、この発光輝度の変化は、サス立ち上がり期間TSの変化のみならず、サスティンパルスのパルス幅の変化、或いはパルス波形の変化にも起因している。   In the above-described embodiment, an example has been described in which a new luminance division value Q1 is obtained by multiplying each luminance division value Q1 by a coefficient in accordance with the suspension rising periods TS1 to TS3. This is due to the fact that the light emission luminance varies depending on the length of TS. However, this change in light emission luminance is caused not only by the change of the sustain rising period TS but also by the change of the pulse width of the sustain pulse or the change of the pulse waveform.

そこで、このサスティンパルスのパルス幅の変化やパルス波形の形状変化を考慮して、上記係数と同様の係数(以下、係数SSと称する)を輝度区切値に乗算して新たな輝度区切値を求めてもよい。   Therefore, in consideration of the change in the pulse width of the sustain pulse and the change in the shape of the pulse waveform, the luminance division value is multiplied by a coefficient similar to the above coefficient (hereinafter referred to as coefficient SS) to obtain a new luminance division value. May be.

この波形形状の変化の例としては、例えば、表示パネルの発光負荷量によってもサスティンパルスの波形は変化する。ここで発光負荷とは、アドレス行程で点灯モードに設定されたサブフィールドに割り当てられているサスティンパルスの総数である。すなわち、階調表示に寄与するサスティンパルスの総数であり、表示パネルにおける画面全体で高輝度表示を実施する程、発光負荷量が大となる。ここで、発光負荷量が大なるほど、サスティン行程においてサスティン放電が生起される放電セルの数が多くなるが、その場合多くの放電セルで略同時に放電が発生することとなる。この際、瞬間的に大電流が流れるのでサスティンパルスの波形が歪み、このサスティンパルスの波形歪みにより発光輝度が下がる方向に変化する。   As an example of the change in the waveform shape, for example, the waveform of the sustain pulse also changes depending on the light emission load amount of the display panel. Here, the light emission load is the total number of sustain pulses assigned to the subfield set to the lighting mode in the address process. That is, it is the total number of sustain pulses that contribute to gradation display, and the amount of light emission load increases as high-luminance display is performed on the entire screen of the display panel. Here, as the light emission load amount increases, the number of discharge cells in which a sustain discharge is generated in the sustain process increases. In this case, a large number of discharge cells generate discharges substantially simultaneously. At this time, since a large current instantaneously flows, the waveform of the sustain pulse is distorted, and the emission luminance is changed by the waveform distortion of the sustain pulse.

以上の点を考慮して、例えば1フィールド毎にアドレスデータから発光負荷を得て、発光負荷量に応じて、係数SSを設定する。例えば、表示パネルを駆動した際の発光負荷量が所定発光負荷量以下の場合は係数SSを「1」とする一方、所定の発光負荷量を超えた場合には、
0<係数SS<1
なる範囲内で係数SSを設定する。或いは、発光負荷量に応じて、係数SSを「0」〜「1」なる範囲内で段階的に設定するようにしても良い。この場合、発光負荷量が大なるほど、係数SSを小なる値に設定する。又、サスティンパルスの幅が所定の幅よりも狭くなる場合に、係数SSを「0」〜「1」なる範囲内で段階的に設定するようにしても良い
又、各サブフィールド内のサスティンパルスにおいても、各サスティンパルスに応じて生起されるサスティン放電に伴う発光輝度に差異が生じる場合がある。例えば、先頭に設けられたサスティンパルスに応じて生起されるサスティン放電に伴う発光輝度は、後方に設けられたサスティンパルスに応じて生起されるサスティン放電に伴う発光輝度よりも低い場合がある。これは、サスティン放電の直前の段階で放電空間内に残存する荷電粒子の量が、サスティン行程の後尾部よりも先頭部の方が少ないことに起因する。
Considering the above points, for example, the light emission load is obtained from the address data for each field, and the coefficient SS is set according to the light emission load amount. For example, when the light emission load amount when the display panel is driven is equal to or less than a predetermined light emission load amount, the coefficient SS is set to “1”, while when the predetermined light emission load amount is exceeded,
0 <coefficient SS <1
The coefficient SS is set within the range. Alternatively, the coefficient SS may be set stepwise within a range of “0” to “1” according to the light emission load amount. In this case, the coefficient SS is set to a smaller value as the light emission load amount increases. Further, when the width of the sustain pulse becomes narrower than a predetermined width, the coefficient SS may be set stepwise within a range of “0” to “1”. Also, the sustain pulse in each subfield is set. However, there may be a difference in the light emission luminance associated with the sustain discharge generated according to each sustain pulse. For example, the light emission luminance associated with the sustain discharge generated in response to the sustain pulse provided at the head may be lower than the light emission luminance associated with the sustain discharge generated in response to the sustain pulse provided at the rear. This is because the amount of charged particles remaining in the discharge space at the stage immediately before the sustain discharge is smaller at the head than at the tail of the sustain process.

そこで、各サスティンパルスのサス立ち上がり期間、そのパルス幅の変化、パルス波形の形状変化をそれぞれ考慮して上記係数SSを設定してもよい。   Therefore, the coefficient SS may be set in consideration of the sustain rising period of each sustain pulse, the change in the pulse width, and the change in the shape of the pulse waveform.

例えば、上記で説明した例で述べると、各サスティン行程の先頭部で生起されるサスティン放電は後方で生起されるサスティン放電に比べてその放電に伴う発光輝度が低い。そこで、係数SSを設定するに当たり、先頭のサスティンパルスの立ち上がり期間の変化、パルス幅の変化、波形形状の変化については、後方のサスティンパルスの変化に比べて、係数SSを設定する際の重みを小とする。一方、後方のサスティンパルスの上述した各変化に対しては、重みを大とする。つまり、後方のサスティンパルスの各変化の変化量を主として係数SSの設定を行う。   For example, in the example described above, the sustain discharge generated at the beginning of each sustain process has lower emission luminance associated with the discharge than the sustain discharge generated at the rear. Therefore, in setting the coefficient SS, the change in the rising period of the first sustain pulse, the change in the pulse width, and the change in the waveform shape are weighted when the coefficient SS is set compared to the change in the rear sustain pulse. Small. On the other hand, a large weight is used for each of the above-described changes in the rear sustain pulse. That is, the coefficient SS is mainly set based on the change amount of each change in the rear sustain pulse.

本発明による駆動装置を含むプラズマディスプレイ装置の構成を示す図である。It is a figure which shows the structure of the plasma display apparatus containing the drive device by this invention. 図1に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。It is a figure which shows an example of the light emission drive sequence employ | adopted in the plasma display apparatus shown by FIG. SF構築データSFPDにおいて各サブフィールド毎に示される情報(サスティンパルス印加回数、アドレス実行期間、サス立上期間)の一例を示す図である。It is a figure which shows an example (information on a sustain pulse application number, an address execution period, a suspension start-up period) shown for every subfield in SF construction data SFPD. 図2に示す発光駆動シーケンスに従ってPDP10に印加される各種駆動パルスとその印加タイミングを示す図である。It is a figure which shows the various drive pulses applied to PDP10 according to the light emission drive sequence shown in FIG. 2, and its application timing. SFデータ生成回路3の内部構成を示す図である。2 is a diagram showing an internal configuration of an SF data generation circuit 3. FIG. サスティンパルスの印加回数と視覚輝度との対応関係を各発光色毎に示す図である。It is a figure which shows the correspondence of the frequency | count of application of a sustain pulse, and visual luminance for every luminescent color. アドレス実行期間長と電子密度復帰率との対応関係を各発光色毎に示す図である。It is a figure which shows the correspondence of address execution period length and an electron density return rate for every luminescent color. サスティンパルスの印加回数及びアドレス実行期間長に基づき、各サブフィールド毎に予測される視覚輝度を求める動作を説明する為の図である。It is a figure for demonstrating the operation | movement which calculates | requires the visual luminance estimated for every subfield based on the application frequency and the address execution period length of a sustain pulse. 各階調及びディザステップでの輝度値を各発光色毎に示す階調輝度対応データKY、KY、及びKYの一例を示す図である。Each gradation and the gradation luminance corresponding data KY R indicating the luminance value for each light emission color by the dither step is a diagram showing an example of KY G, and KY B. 各階調及びディザステップでの正規化輝度を各発光色毎に示す階調輝度対応データRA、RA、及びRAの一例を示す図である。 Gradation luminance corresponding data RA R shown in the normalized luminance for each emission color at each tone and dithering step is a diagram showing an example of a RA G, and RA B. 各階調毎に、その階調でサスティン放電を生起させることになるサブフィールドSFにおいて印加されるサスティンパルスの1フレーム表示期間内での合計数を示す図である。It is a figure which shows the total number in 1 frame display period of the sustain pulse applied in the subfield SF which will produce a sustain discharge by the gradation for every gradation. サスティンパルス合計数Mに対応したゲイン値Sを各色毎に示すゲイン値マップの一例を示す図である。It is a figure which shows an example of the gain value map which shows the gain value S corresponding to the sustain pulse total number M for every color.

符号の説明Explanation of symbols

3 SFデータ生成回路
10 PDP
11 SF構築回路
20 駆動制御回路
31 階調輝度測定回路
32 輝度リニアリティ演算回路
34 輝度階調変換回路
3 SF data generation circuit 10 PDP
11 SF construction circuit 20 drive control circuit 31 gradation luminance measurement circuit 32 luminance linearity calculation circuit 34 luminance gradation conversion circuit

Claims (12)

複数の画素が形成されている表示パネルを、入力映像信号に基づくサブフィールドデータ応じて前記画素各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス期間と、前記画素各々にサスティンパルスを繰り返し印加することにより前記点灯モードの状態にある画素を発光させるサスティン期間とを含むサブフィールドの複数にて駆動することにより、第1〜第N階調(N:2以上の整数)の中間輝度を得る表示パネルの駆動装置であって、
前記サブフィールド各々の前記サスティン期間内での前記サスティンパルスの印加回数に基づいて前記第1〜第N階調各々での輝度レベルを前記画素の発光色毎に求め、この輝度レベルと前記第1〜第N階調各々とを対応付けて示す階調輝度対応データを各発光色毎に生成する階調輝度測定手段と、
前記階調輝度対応データに基づき、前記入力映像信号によって示される各発光色毎の輝度レベルに対応した階調を決定し、この階調に対応した駆動を実施させる為のデータを前記サブフィールドデータとして生成する輝度階調変換手段と、を有することを特徴とする表示パネルの駆動装置。
An address period in which each of the pixels is set to one of a lighting mode and a non-lighting mode according to subfield data based on an input video signal, and a sustain pulse is applied to each pixel. Is applied in a plurality of subfields including a sustain period in which the pixel in the lighting mode is caused to emit light by repeatedly applying the first to Nth gradations (N: an integer of 2 or more). A display panel driving device for obtaining brightness,
Based on the number of times of application of the sustain pulse within the sustain period of each of the subfields, a luminance level in each of the first to Nth gradations is obtained for each emission color of the pixel, and the luminance level and the first A gradation luminance measurement means for generating gradation luminance correspondence data indicating each Nth gradation in association with each emission color;
Based on the gradation luminance correspondence data, a gradation corresponding to the luminance level for each light emission color indicated by the input video signal is determined, and data for driving corresponding to the gradation is determined as the subfield data. And a luminance gradation converting means for generating a display panel drive device.
前記画素各々は、赤色、緑色及び青色の内の1の発光色で発光する蛍光体層を備え、
前記階調輝度測定手段は、前記サブフィールド各々の前記アドレス期間の期間長に対応した、各発光色毎の前記蛍光体層における基底状態の初期電子密度に対する復帰率に応じて、前記第1〜第N階調各々に対応した前記輝度レベルの値を各発光色毎に調整することを特徴とする請求項1記載の表示パネルの駆動装置。
Each of the pixels includes a phosphor layer that emits light in one of red, green, and blue.
The gradation luminance measuring means corresponds to the return rate of the phosphor layer with respect to the initial electron density in the ground state corresponding to the period length of the address period of each of the subfields, according to the first to first electron densities in the phosphor layer. 2. The display panel driving apparatus according to claim 1, wherein the brightness level value corresponding to each of the Nth gradations is adjusted for each emission color.
前記階調輝度測定手段には、前記サブフィールド各々毎に前記アドレス期間の期間長と前記復帰率との対応関係を各発光色毎に示す電子密度復帰率特性データが予め記憶されていることを特徴とする請求項2記載の表示パネルの駆動装置。   The gradation luminance measuring means stores in advance electron density return rate characteristic data indicating a correspondence relationship between the period length of the address period and the return rate for each light emission color for each of the subfields. The display panel driving device according to claim 2, wherein the driving device is a display panel driving device. 前記階調輝度測定手段は、前記サブフィールド各々毎の前記サスティンパルスの立ち上がり期間に応じて、前記第1〜第N階調各々に対応した前記輝度レベルの値を各発光色毎に調整することを特徴とする請求項2記載の表示パネルの駆動装置。   The gradation luminance measuring means adjusts the value of the luminance level corresponding to each of the first to Nth gradations for each emission color according to the rising period of the sustain pulse for each of the subfields. The display panel driving device according to claim 2, wherein: 前記階調輝度測定手段は、前記サブフィールド各々毎の前記サスティンパルスの波形形状の変化に応じて、前記第1〜第N階調各々に対応した輝度レベルの値を各発光色毎に調整することを特徴とする請求項2に記載の表示パネルの駆動装置。   The gradation luminance measuring means adjusts a luminance level value corresponding to each of the first to Nth gradations for each emission color in accordance with a change in the waveform shape of the sustain pulse for each of the subfields. The display panel driving apparatus according to claim 2, wherein: 前記階調輝度測定手段は、各フィールド毎の発光負荷量に応じて、前記第1〜第N階調各々に対応した輝度レベルの値を各発光色毎に調整することを特徴とする請求項2に記載の表示パネルの駆動装置。   The gradation luminance measuring means adjusts a value of a luminance level corresponding to each of the first to Nth gradations for each emission color according to a light emission load amount for each field. 3. A display panel drive device according to 2. 前記階調輝度測定手段は、前記サブフィールド各々毎の前記サスティンパルスのパルス幅に応じて、前記第1〜第N階調各々に対応した輝度レベルの値を各発光色毎に調整することを特徴とする請求項2に記載の表示パネルの駆動装置。   The gradation luminance measuring means adjusts the value of the luminance level corresponding to each of the first to Nth gradations for each emission color according to the pulse width of the sustain pulse for each of the subfields. The display panel driving device according to claim 2, wherein the driving device is a display panel driving device. 前記サスティンパルスの個々の波形形状の変化に応じて、前記第1〜第N階調各々に対応した輝度レベルの値を各発光色毎に調整することを特徴とする請求項5に記載の表示パネルの駆動装置   6. The display according to claim 5, wherein a luminance level value corresponding to each of the first to Nth gradations is adjusted for each emission color in accordance with a change in each waveform shape of the sustain pulse. Panel drive device 前記画素各々は、赤色、緑色及び青色の内の1の発光色で発光する蛍光体層を備え、
前記階調輝度測定手段は、各発光色毎に求めた前記第1〜第N階調各々に対応した前記輝度レベルのうちの前記第N階調目に対応する第N階調輝度レベルが、前記入力映像信号によって示される輝度範囲のうちの最大輝度レベル以上となる様に、前記各発光色毎の前記第1〜第N階調各々に対応した前記輝度レベルの値に対して正規化処理を施すことを特徴とする請求項1に記載の表示パネルの駆動装置。
Each of the pixels includes a phosphor layer that emits light in one of red, green, and blue.
The gradation luminance measuring means has an Nth gradation luminance level corresponding to the Nth gradation of the luminance levels corresponding to the first to Nth gradations obtained for each emission color. Normalization processing is performed on the value of the luminance level corresponding to each of the first to Nth gradations for each of the emission colors so that the luminance level is equal to or higher than the maximum luminance level in the luminance range indicated by the input video signal. The display panel driving apparatus according to claim 1, wherein:
前記正規化処理は、前記各発光色毎の前記第1〜第N階調各々に対応した前記輝度レベルの値に対して、各発光色で同一の係数を乗算することを特徴とする請求項9記載の表示パネルの駆動装置。   The normalization processing is characterized by multiplying the value of the luminance level corresponding to each of the first to Nth gradations for each light emission color by the same coefficient for each light emission color. The display panel drive device according to claim 9. 前記画素各々は、赤色、緑色及び青色の内の1の発光色で発光する蛍光体層を備え、
前記階調輝度測定手段は、1フィールド期間中の前記サスティンパルスの全印加回数に基づいてゲイン値を求め、前記1フィールド期間における前記第1〜第N階調各々に対応した累積サスティンパルス数に前記ゲイン値を乗算することにより、前記第1〜第N階調各々に対応した前記輝度レベルの値を各発光色毎に求めることを特徴とする請求項1記載の表示パネルの駆動装置。
Each of the pixels includes a phosphor layer that emits light in one of red, green, and blue.
The gradation luminance measuring means obtains a gain value based on the total number of times the sustain pulse is applied in one field period, and sets the accumulated sustain pulse number corresponding to each of the first to Nth gradations in the one field period. 2. The display panel driving apparatus according to claim 1, wherein the brightness level value corresponding to each of the first to Nth gradations is obtained for each emission color by multiplying the gain value.
前記ゲイン値は各発光色毎の蛍光体材料の発光特性に基づいて、前記各発光色毎に個別に設定されることを特徴とする請求項11記載の表示パネルの駆動装置。   12. The display panel driving device according to claim 11, wherein the gain value is individually set for each light emission color based on a light emission characteristic of a phosphor material for each light emission color.
JP2007045312A 2007-02-26 2007-02-26 Driving device of display panel Pending JP2008209590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007045312A JP2008209590A (en) 2007-02-26 2007-02-26 Driving device of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045312A JP2008209590A (en) 2007-02-26 2007-02-26 Driving device of display panel

Publications (1)

Publication Number Publication Date
JP2008209590A true JP2008209590A (en) 2008-09-11

Family

ID=39785962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045312A Pending JP2008209590A (en) 2007-02-26 2007-02-26 Driving device of display panel

Country Status (1)

Country Link
JP (1) JP2008209590A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047091A1 (en) * 2008-10-20 2010-04-29 パナソニック株式会社 Image displaying device, color signal correcting device, and color signal correcting method
JP2010178800A (en) * 2009-02-03 2010-08-19 Kyoraku Sangyo Kk Lamp control device, game machine, lamp control method, and program
JP2011015787A (en) * 2009-07-08 2011-01-27 Kyoraku Sangyo Kk Lamp controller, game machine and lamp control method and program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047091A1 (en) * 2008-10-20 2010-04-29 パナソニック株式会社 Image displaying device, color signal correcting device, and color signal correcting method
JPWO2010047091A1 (en) * 2008-10-20 2012-03-22 パナソニック株式会社 Image display device, color signal correction device, and color signal correction method
JP2010178800A (en) * 2009-02-03 2010-08-19 Kyoraku Sangyo Kk Lamp control device, game machine, lamp control method, and program
JP2011015787A (en) * 2009-07-08 2011-01-27 Kyoraku Sangyo Kk Lamp controller, game machine and lamp control method and program

Similar Documents

Publication Publication Date Title
KR100619483B1 (en) Method of driving display panel and panel display apparatus
JP2001337646A (en) Plasma display panel drive method
JP2003015588A (en) Display device
JP2008083564A (en) Multi-gradation display method and apparatus
JP2007041251A (en) Method for driving plasma display panel
JP2005321442A (en) Dither processing circuit of display device
KR100674661B1 (en) Display panel drive method
JP4665548B2 (en) Driving method of plasma display panel
JP2001056665A (en) Method for driving plasma display panel
JP2006163283A (en) Plasma display device and method for controlling the same
JP2008209590A (en) Driving device of display panel
JP3608713B2 (en) Driving method of plasma display panel
JP2008139646A (en) Multi-level display method and device
KR100825352B1 (en) Image display apparatus and method for driving the same
JP2720801B2 (en) Plasma display panel driving method and plasma display panel driving device
JP4731738B2 (en) Display device
JP2003302929A (en) Plasma display device
JP4828840B2 (en) Driving method of display panel
US7710353B2 (en) Driving method of a display panel
KR100822213B1 (en) Method and apparatus of driving plasma display panel
JP2005031145A (en) Method for driving display panel
US20090115698A1 (en) Plasma display device and driving method thereof
JP4977963B2 (en) Driving method of plasma display panel
JP3672292B2 (en) Driving method of plasma display panel
JP3913241B2 (en) Driving method of plasma display panel