JP2008209450A - シリコン光導波路及びその製造方法 - Google Patents

シリコン光導波路及びその製造方法 Download PDF

Info

Publication number
JP2008209450A
JP2008209450A JP2007043468A JP2007043468A JP2008209450A JP 2008209450 A JP2008209450 A JP 2008209450A JP 2007043468 A JP2007043468 A JP 2007043468A JP 2007043468 A JP2007043468 A JP 2007043468A JP 2008209450 A JP2008209450 A JP 2008209450A
Authority
JP
Japan
Prior art keywords
silicon
plane
core
substrate
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007043468A
Other languages
English (en)
Other versions
JP4495178B2 (ja
Inventor
Koji Yamada
浩治 山田
Seiichi Itabashi
聖一 板橋
Toshibumi Watanabe
俊文 渡辺
Yasushi Tsuchizawa
泰 土澤
Hiroshi Fukuda
浩 福田
Hiroyuki Shinojima
弘幸 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2007043468A priority Critical patent/JP4495178B2/ja
Publication of JP2008209450A publication Critical patent/JP2008209450A/ja
Application granted granted Critical
Publication of JP4495178B2 publication Critical patent/JP4495178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】シリコンを用いた光導波路において、伝搬損失が少ない状態で、2光子吸収により生成される電子−正孔を効率的に消滅できるようにする。
【解決手段】基板101の上に、酸化シリコンよりなる下部クラッド層102が配置され、下部クラッド層102の上に基板101の平面に平行な面が(111)面とされた単結晶シリコンよりなるシリコンコア103が形成され、シリコンコア103の層厚方向中央部において、基板101の平面に平行とされた(111)面に形成された複数の転位ループ104が形成されている。
【選択図】 図1

Description

本発明は、シリコンをコアとして用いるシリコン光導波路及びその製造方法に関するものである。
シリコンをコア(シリコンコア)に用いた光導波路は、一般にシリコン酸化膜をクラッド層に用いており、シリコンコアとクラッドとの比屈折率差は約0.4と石英系導波路に比べ数10倍大きく、屈折率差による閉じ込め効果が非常に大きくなっている。光通信用の波長1.55μm付近の光に対し、単一モード条件を満たす上記シリコンコアの寸法は、0.3μm角程度となり、石英系導波路の数100分の1の断面積となる。また、この高屈折率差のため、シリコンコアよりなる導波路は、数μmの微小な曲げ半径が可能であり、微小な光集積回路を形成することができる。また、シリコンは電子デバイスの製造に利用される半導体材料であり、光導波路と電子デバイスを組み合わせたオプトエレクトロニクスデバイスの開発も検討されている。
上記のようなシリコン光導波路を光通信システムの一部として使用するためには、光ファイバーと低損失で結合する必要がある。しかしながら、光ファイバーとの断面積の差が大きいため、通常は20dB以上の大きな損失が発生してしまうという問題がある。この問題を解決するため、シリコン光導波路の入出力部にスポットサイズ変換部を設ける方法が開発されている(特許文献1及び非特許文献1参照)。スポットサイズ変換部付きシリコン光導波路を用いると、シリコン光導波路中で100MW/cm2程度のパワー密度が容易に得られるため、光非線形効果を効率的に発現できることになり、四波混合現象を利用した波長変換器への応用等が提案されている(非特許文献2参照)。
ところで、前記のような高パワー密度の光がシリコン光導波路中を伝搬する際には、2光子吸収と呼ばれる現象の発生確率が増大し、シリコン光導波路中に多数の電子−正孔対が発生する。これらの電子−正孔対は、寿命の長い自由キャリアとなってさらに伝搬中の光を長時間にわたって吸収することになる(自由キャリア吸収)。この自由キャリアによる光吸収を低減させるためには、2光子吸収によって生じた電子−正孔対を再結合などにより速やかに消滅させる必要がある。この電子−正孔対は、転位ループなどの再結合効率の高いループ型格子欠陥を導波路のコア内に導入することにより速やかに消滅させることができる(非特許文献3参照)。
特開2004−133446号公報 山田 浩治他、「シリコン細線導波路システム−基本特性と機能デバイスへの応用−」、電子情報通信学会論文誌 C、Vol.J88−C、No.6、pp.374−387、2005。 H.Fukuda, et al.,"Four-wave mixing in silicon wire waveguides", OPTICS EXPRESS, Vol.13, No.12, pp.4629-4637, 2005. T.Tanabe, et al.,"Fast All-Optical Pulse Train Modulation by Silicon Photonic Crystal Nanocavities", Proceedings of the 19th IEEE/LEOS Annual Meeting, ML3, pp.122-123, 2006. Yurii A.Vlason, Sharee J.McNab, "Losses in single-mode silicon-on-insulator strip waveguides and bends", OPTICS EXPRESS, Vol.12, No.8, pp.1622-1631, 2004. M.Takahashi, et al., "Sourse/Drain Ion Implantation into Ultra-Thin-Single-Crystalline-Silicon-Layer of Separation by IMplanted OXygen (SIMOX) Wafers", Jpn. J. Apple. Phys., Vol.35, Part 1, No.10, pp5237-5241, 1996.
しかしながら、格子欠陥(転位)を導入した導波路においては、伝搬損失が増大してしまうという問題があった(非特許文献3参照)。このように伝搬損失が増大すると、効率的な非線形現象の発生に必須な長距離伝搬が不可能となり、上述の非線形効果の実用的な応用が困難となってしまう。
本発明は、以上のような問題点を解消するためになされたものであり、シリコンを用いた光導波路において、伝搬損失が少ない状態で、2光子吸収により生成される電子−正孔を効率的に消滅できるようにすることを目的とする。
本発明に係るシリコン光導波路は、基板の上に形成された単結晶シリコンからなるコアと、コアの層厚方向中央部において、基板の平面に平行とされた(111)面に形成されたループ型結晶欠陥とを備えるようにしたものである。従って、電界が基板の平面に平行とされた偏波(TE偏光)を、シリコン光導波路に導波させると、これが、ループ型結晶欠陥の存在する(111)面と平行な関係となる。
また、本発明に係るシリコン光導波路の製造方法は、基板の上に単結晶シリコンからなり(111)面が基板の平面に平行とされたコアが形成された状態とするコア形成工程と、所定の元素をイオン注入することで結晶欠陥を導入した後で加熱することで、コアの層厚方向中央部において、基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とする結晶欠陥形成工程とを少なくとも備え、元素は、希ガス元素及びシリコン中でn型あるいはp型の不純物とならない元素の中から選択されたものを用いるようにしたものである。
上記シリコン光導波路の製造方法において、コア形成工程は、基板の上に(111)面が基板の平面に平行な単結晶シリコンからなるシリコン層が形成された状態とする第1工程と、シリコン層を加工してコアとする第2工程とを含み、結晶欠陥形成工程では、シリコン層に元素をイオン注入してシリコン層の層厚方向中央部に結晶欠陥を導入し、この後、シリコン層を加熱することでシリコン層の層厚方向中央部において、基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とし、ループ型結晶欠陥が形成されたシリコン層を第2工程によりコアとすることで、コアの層厚方向中央部において、基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とすればよい。
また、上記シリコン光導波路の製造方法において、コア形成工程は、基板の上に(111)面が基板の平面に平行な単結晶シリコンからなるシリコン層が形成された状態とする第1工程と、シリコン層を加工してコアとする第2工程とを含み、結晶欠陥形成工程では、コアに元素をイオン注入してコアの層厚方向中央部に結晶欠陥を導入し、この後、コアを加熱することでコアの層厚方向中央部において、基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とすればよい。
なお、結晶欠陥形成工程における加熱は、600〜1000℃の範囲で行うようにすればよい。
以上説明したように、本発明によれば、基板の上に形成された単結晶シリコンからなるコアの層厚方向中央部において、基板の平面に平行とされた(111)面に形成されたループ型結晶欠陥とを備えるようにしので、TE偏光を、シリコン光導波路に導波させると、これが、ループ型結晶欠陥の存在する(111)面と平行な関係となり、伝搬損失が少ない状態で、2光子吸収により生成される電子−正孔を効率的に消滅できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態におけるシリコン光導波路の構成例を模式的に示す断面図である。本実施の形態のシリコン光導波路は、例えば単結晶シリコンからなる基板101の上に、酸化シリコンよりなる下部クラッド層102を備え、下部クラッド層102の上に基板101の平面に平行な面が(111)面とされた単結晶シリコンよりなるシリコンコア103が形成され、シリコンコア103を覆うように上部クラッド層105を備えている。図1では、シリコンコア103よりなる導波路の導波方向に垂直な断面を示している。
また、このシリコン光導波路は、図中AA’線を通るシリコンコア103の層厚方向中央部に配置される(111)面に平行な面に、複数の転位ループ(転位ループ型結晶欠陥)104を備えている。言い換えると、シリコンコア103の層厚方向中央部において、基板101の平面に平行とされた(111)面に形成された複数の転位ループ104を備えている。この場合、シリコンコア103の主表面が基板101の平面に平行とされているので、シリコンコア103の主表面が(111)面であり、複数の転位ループ104は、シリコンコア103の主表面に平行でシリコンコア103の厚さ方向中央部に配置される領域に、挿入されていることになる。
このように、本実施の形態では、(111)面が基板101の平面に平行とされたシリコンコア103の層厚方向中央部の(111)面に、転位ループ104を備えるようにした。従って、電界が基板101の平面に平行とされた偏波(TE偏光)を、シリコンコア103よりなる光導波路に導波させると、導波する信号光のTE偏光と転位ループ104が存在する(111)面とが、平行な関係となる。この結果、シリコン光導波路を導波するTE偏光の転位ループ104による散乱の影響が抑制され、伝搬損失が抑制できるようになる。
次に、本実施の形態におけるシリコン光導波路の製造方法について説明する。まず、図2(a)に示すように、基板101の上に下部クラッド層102が形成され、下部クラッド層102の上に、主表面の面方位が(111)面とされた単結晶シリコン層203が形成された状態とする。例えば、基板101の上に公知のCVD法により、酸化シリコンよりなる下部クラッド層102が形成された状態とすればよい。また、単結晶シリコンよりなる基板101の表面を熱酸化することで、下部クラッド層102が形成された状態としてもよい。また、基板101の上に公知のCVD法により窒化シリコンよりなる下部クラッド層102が形成された状態としててもよい。
上述したようにして下部クラッド層102が形成された後、この上に、厚さ(膜厚)200nmの単結晶シリコン層203が、下部クラッド層102の上に形成された状態とする。単結晶シリコン層203の主表面は、基板101の主面と平行に形成されており、従って、単結晶シリコン層203の(111)面は、基板101の主表面と平行な関係となっている。なお、SOI(Silicon on Insulator)基板を用い、埋め込み絶縁層を下部クラッド層102とし、SOI層を単結晶シリコン層203としてもよい。
次に、単結晶シリコン層203にArイオンをイオン注入し、図2(b)に示すように、単結晶シリコン層203の層厚方向の中央部に、欠陥形成領域204が形成された状態とする。例えば、130keVのArイオンを2×1014cm-2の密度で単結晶シリコン層203の表面に照射すればよい。
次に、例えば900℃15分の加熱処理により、図2(c)に示すように、単結晶シリコン層203の層厚方向の中央部に、複数の転位ループ104が形成された状態とする。前述したように欠陥形成領域204が形成された単結晶シリコン層203を加熱することで、欠陥形成領域204は、単結晶シリコン層203の表面側及び基板101の側の両方から結晶性が回復して再結晶化する。この両方からの再結晶化による2つの結晶面(再結晶化面)は、単結晶シリコン層203の層厚方向の中央部で近接することになる。2つの再結晶化面が近接した領域では、結晶面が一致しない部分が生じて転位ループ104が形成される。
以上のようにして、単結晶シリコン層203の層厚方向中央部に転位ループ104が形成された後、単結晶シリコン層203を公知のリソグラフィー技術とエッチング技術とにより加工することで、図2(d)に示すように、下部クラッド層102の上に、シリコンコア103が形成された状態とする。なお、シリコンコア103を形成した後に、前述したArイオンの注入と加熱処理とを行うようにしてもよい。
この後、図2(e)に示すように、シリコンコア103を覆うように上部クラッド層105が形成された状態とすれば、本実施の形態におけるシリコン光導波路が得られる。上部クラッド層105は、下部クラッド層102と同様に、酸化シリコンを堆積することで形成してもよい。また、シリコンとは屈折率の異なる有機材料から上部クラッド層105が形成されていてもよい。
次に、シリコンコアの中央部に設けられた転位ループ型結晶欠陥(転位ループ)及びシリコン光導波路を導波する光の散乱について、より詳細に説明する。はじめに、転位ループについて説明する。非特許文献3で紹介されているシリコン導波路と同じ手法で格子欠陥(転位)を導入した結晶シリコンコア部の断面透過型電子顕微鏡写真を図3に示す。図3において、(a)は、上下を酸化シリコン(SiO2)からなるクラッド層で挾まれた単結晶シリコンからなるコア(シリコンコア)の、導波方向の断面を示している。また、図3(b)及び図3(c)は、図3(a)の一部を拡大して示している。
図3(a)の写真に示すシリコンコアは、層厚200nmである。また、このシリコンコアの(100)面は、シリコンコアが形成されている下部クラッド層の平面に平行に形成である。このシリコンコアの層厚方向のほぼ中央部に、複数の転位ループが形成されている。この中で、図3(b)は、転位ループをループの断面方向からみた状態に等しく、ループの面がシリコンの(111)面となっていることがわかる。また、図3(c)からもわかるように、格子欠陥が、キャリア再結合効率の良い転位ループとなっている。これらの転位ループは、シリコンコアに130keVのアルゴンイオンを2×1014cm-2の密度で照射し、さらに900℃で15分間の熱処理をすることで形成されたものである。
上述したように、転位ループは、ループの面がシリコンの(111)面となるように存在しているが、これはシリコンの(111)面が他の面に比べて格子欠陥の移動に必要なエネルギーが低いためである。このように、(111)面内の転位ループが、シリコン中の転位ループの一般的な存在形態といえる。
ここで、通常、シリコン光導波路には(100)面、またはこれに等価な面が主表面に一致するシリコンコアがよく用いられるが、これはシリコン(100)面基板が、電子デバイスなどで広く用いられているからである。また、極微小なシリコン細線よりなるシリコン導波路の場合、伝搬光の偏波としては、μm半径で導波方向を変えることが可能なTE波、すなわち電界が基板平面に平行である偏波が利用されることが多い(非特許文献4参照)。この電界成分は、主表面を(100)面としたシリコンコアよりなる平面光導波路の場合、(100)面内に存在することになる。従って伝搬光の電界は、転位ループが存在する(111)面とは常に54.74°の角度を有している。このため、伝搬光の電界は、転位ループを通過することになり、このような状態では、伝搬光は転位ループによる散乱を受けやすく、伝搬損失は著しく増大する。
この問題を解決するためには、基板に平行な主表面の面方位が(111)面とされたシリコンコアより光導波路を作製し、伝搬光の電界が転位ループと平行になるようにすれば良い。このようにすることで、転位ループによる散乱の影響は大幅に低減され、伝搬損失の悪化を抑制することができる。なお、物理的には(111)面に等価ではあるが、コアの主表面(基板平面)には平行でない面が3面存在し、これらに転位ループが存在する可能性もある。この場合においても、コアの主表面に平行な(111)面にある転位ループによる散乱の影響は除去される。これは、少なくとも全体の1/4の転位ループの影響は除去されることになる。例えば、非特許文献3にある16dB/cmの損失は12dB/cmまで低減させることができる。
また、前述したように、イオン注入と加熱とにより、転位ループをコアの主表面に平行な(111)面にのみ選択的に形成させ、転位ループによる散乱を大幅に低減させることも可能である。以下に、転位ループの形成について、より詳細に説明する。
まず、結晶欠陥の導入法としては、アルゴン及びクリプトンなどの希ガスイオンをイオン注入し、シリコンコアの中に、格子間原子,空孔,及びこれらが複数個集合した欠陥を含む点欠陥が形成された状態とする。例えば、アルゴンイオンを注入エネルギー130keV、注入量2×1014cm-2でシリコン層中にイオン注入すればよい。
上述した条件で、SOI基板の埋め込み酸化膜(埋め込み絶縁層)上のシリコン層(層厚0.2μm)にアルゴンイオンを注入したときの格子間原子と空孔(空格子点)の深さ(層厚)方向濃度分布を図4に示す。図4は、高エネルギーイオンが固体中に入射したときの固体構成元素との相互作用をモンテカルロシミュレータ(SRIM)によりシミュレーションした結果である。注入されたアルゴン原子と入射アルゴンイオンが、格子位置にあるシリコン原子をノックオンしてできる空孔及び格子間原子の層厚方向の濃度分布を示している。なお、図4において、「Ar」を付している線は、注入されたArイオンの濃度分布である。
図4に示すように、イオン注入直後の状態における空孔及び格子間原子からなる1次欠陥の密度は、緩やかではあるがシリコンコアの層厚方向の中央部で最も高く、この状態の1次欠陥の密度は2×1022cm-3を越えている。
高エネルギーヘリウムイオンを用いたラザフォード後方散乱分光法による結晶損傷量の測定結果から、空孔あるいは格子間原子の密度がシリコン単結晶の原子密度の半分程度(2×1022cm-3)で非晶質化するとみなせる(非特許文献3参照)。従って、図4の結果より、Arイオンを注入したシリコン層の層厚方向中央部100nm程度は、非晶質化されていることになる。この非晶質化されている領域の両端(表面側と埋め込み酸化膜側)には、単結晶領域が残されており、このような状態で結晶性回復のための熱処理を行うと、両端の単結晶領域を種結晶として固相エピタキシャル回復により両端から中央部へと再結晶化が進行する。両端から層厚方向中央部へと進んだ再結晶化面は、近接することになるが、ここでは結晶面が一致しない領域が生じて転位ループが形成されることになる。
ところで、上述した固相エピタキシャル成長は、層厚方向の表面側及び裏面側の両端から均一に、基板平面に対して平行に進行していくので、基板に平行でない面への転位ループ集積は起こりにくい。このため、前述したイオン注入と加熱処理とにより、シリコンコアの層厚方向の中央部に、基板平行な転位ループのみを選択的に形成することができる。
次に、上述した転位ループ形成のための加熱温度の条件について説明する。まず固相エピタキシャル成長では、結晶シリコン中で格子欠陥や原子が移動可能となる600℃以上に加熱する必要がある。また、上述した(100)基板における実験結果から、900℃において既に15分の短時間で転位ループが形成されていることが判明しているが、これが1000℃を超えると格子欠陥の移動が激しくなり、転位ループの形成が秒単位で進行すると推測され、この結果として非常に大きな転位ループの形成を通じて、格子欠陥が消失してしまう可能性がある。このため、1000℃以上では、所望の特性の転位ループを制御性良く形成することが困難になると推測される。
以上説明したように、主表面の面方位を(111)面としたシリコンコア(シリコン層)に、アルゴンなどの希ガスのイオンを注入して層厚方向中央部に1次欠陥の密度の高い領域を形成し、この後、600〜1000℃の範囲で加熱することで、シリコンコアの層厚方向中央部に複数の転位ループを形成することができる。なお、アルゴンなどの希ガスのイオンに限らず、シリコン,ゲルマニウムなどのシリコン中でn型あるいはp型などの導電型を発現させる不純物とならない元素をイオン注入してもよい。
このようにして転位ループを備えたシリコンコアよりなる光導波路でも、非特許文献3の技術と同様に、2光子吸収によるキャリアが生じやすい導波路中央に転位ループが存在しているため、非特許文献3の技術と同程度の150ps程度のキャリア寿命を達成できると推測される。また、シリコンコアが配置された基板平面に平行な(111)面に転位ループが形成されているようにしたので、導波する信号光の転位ループによる散乱の影響がほとんどなくなるため、伝搬損失は非特許文献3の技術における無欠陥導波路とほぼ同等の2dB/cm程度を維持できると推測される。
なお、本発明では、シリコンコア中の基板平面に平行な(111)面に転位ループが形成されていればよいため、シリコンコアの断面形状は、矩形に限るものではないことはいうまでもない。また、シリコンコアを用いた導波路であればよく、例えば、リブ型の導波路であってもよく、チャネル導波路にも適用可能である。また、上部クラッド層105はなくてもよい。
ところで、シリコンコア中の基板平面に垂直な(111)面に転位ループが形成されているようにしてもよい。この場合は、電界が基板平面に垂直な状態、すなわちTM偏光を導波させれば、導波する光の電界と転位ループ104が存在する(111)面とが、平行な関係となる。例えば、断面視矩形のシリコンコアの側面が(111)面となっていればよい。ただし、前述したように、基板平面に平行な(111)面を備えるシリコンコアとすれば、シリコンコア(導波路)を基板上の2次元平面内でどの方向に延在させても、シリコンコアの(111)面が基板平面と平行な状態が維持されるようになり、より好ましい。
本発明の実施の形態におけるシリコン光導波路の構成例を模式的に示す断面図である。 本実施の形態におけるシリコン光導波路の製造方法を説明するための工程図である。 シリコンコア内に形成された転位ループの状態を示す透過型電子顕微鏡写真である。 イオン注入による結晶損傷量の状態を説明するための説明図である。
符号の説明
101…基板、102…下部クラッド層、103…シリコンコア、104…転位ループ、105…上部クラッド層、203…単結晶シリコン層、204…欠陥形成領域。

Claims (5)

  1. 基板の上に形成された単結晶シリコンからなるコアと、
    前記コアの層厚方向中央部において、前記基板の平面に平行とされた(111)面に形成されたループ型結晶欠陥と
    を少なくとも備えることを特徴とするシリコン光導波路。
  2. 基板の上に単結晶シリコンからなり(111)面が前記基板の平面に平行とされたコアが形成された状態とするコア形成工程と、
    所定の元素をイオン注入することで結晶欠陥を導入した後で加熱することで、前記コアの層厚方向中央部において、前記基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とする結晶欠陥形成工程と
    を少なくとも備え、
    前記元素は、希ガス元素及びシリコン中でn型あるいはp型の不純物とならない元素の中から選択されたものである
    ことを特徴とするシリコン光導波路の製造方法。
  3. 請求項2記載のシリコン光導波路の製造方法において、
    前記コア形成工程は、
    前記基板の上に(111)面が前記基板の平面に平行な単結晶シリコンからなるシリコン層が形成された状態とする第1工程と、
    前記シリコン層を加工して前記コアとする第2工程とを含み、
    前記結晶欠陥形成工程では、
    前記シリコン層に前記元素をイオン注入して前記シリコン層の層厚方向中央部に結晶欠陥を導入し、この後、前記シリコン層を加熱することで前記シリコン層の層厚方向中央部において、前記基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とし、
    前記ループ型結晶欠陥が形成された前記シリコン層を前記第2工程により前記コアとすることで、前記コアの層厚方向中央部において、前記基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とする
    ことを特徴とするシリコン光導波路の製造方法。
  4. 請求項2記載のシリコン光導波路の製造方法において、
    前記コア形成工程は、
    前記基板の上に(111)面が前記基板の平面に平行な単結晶シリコンからなるシリコン層が形成された状態とする第1工程と、
    前記シリコン層を加工して前記コアとする第2工程とを含み、
    前記結晶欠陥形成工程では、
    前記コアに前記元素をイオン注入して前記コアの層厚方向中央部に結晶欠陥を導入し、この後、前記コアを加熱することで前記コアの層厚方向中央部において、前記基板の平面に平行とされた(111)面にループ型結晶欠陥が形成された状態とする
    ことを特徴とするシリコン光導波路の製造方法。
  5. 請求項2〜4のいずれか1項に記載のシリコン光導波路の製造方法において、
    前記結晶欠陥形成工程における加熱は、600〜1000℃の範囲で行う
    ことを特徴とするシリコン光導波路の製造方法。
JP2007043468A 2007-02-23 2007-02-23 シリコン光導波路及びその製造方法 Active JP4495178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043468A JP4495178B2 (ja) 2007-02-23 2007-02-23 シリコン光導波路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043468A JP4495178B2 (ja) 2007-02-23 2007-02-23 シリコン光導波路及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008209450A true JP2008209450A (ja) 2008-09-11
JP4495178B2 JP4495178B2 (ja) 2010-06-30

Family

ID=39785834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043468A Active JP4495178B2 (ja) 2007-02-23 2007-02-23 シリコン光導波路及びその製造方法

Country Status (1)

Country Link
JP (1) JP4495178B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283638A (ja) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 導波路型受光器の製造方法
JP2016528534A (ja) * 2013-06-26 2016-09-15 マイクロン テクノロジー, インク. 半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526797A (ja) * 1997-03-20 2001-12-18 イギリス国 光学導波路内の高伝導埋込層

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001526797A (ja) * 1997-03-20 2001-12-18 イギリス国 光学導波路内の高伝導埋込層

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6009010902, T. Tanabe et al., "Fast All−Optical Pulse Train Modulation by Silicon Photonic Crystal Nanocavities", PROCEEDINGS OF THE 19TH IEEE/LEOS ANNUAL MEETING, 2006, pp.122−123 *
JPN6009010903, K. Yamada et al., "All−Optical Wavelength Conversion using Silicon Photonic Wire Waveguide", THIRD INTERNATIONAL CONFERENCE ON GROUP IV PHOTONICS, 200609, pp.237−239 *
JPN6009010904, T. Tsuchizawa et al., "Microphotonics Devices Based on Silicon Microfabrication Technology", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, 2005, Vol.11,No.1, pp.232−240 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283638A (ja) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 導波路型受光器の製造方法
JP2016528534A (ja) * 2013-06-26 2016-09-15 マイクロン テクノロジー, インク. 半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス
US10718901B2 (en) 2013-06-26 2020-07-21 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
US11156775B2 (en) 2013-06-26 2021-10-26 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
US11550101B2 (en) 2013-06-26 2023-01-10 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate

Also Published As

Publication number Publication date
JP4495178B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
Bazzan et al. Optical waveguides in lithium niobate: Recent developments and applications
Zhou et al. On-chip light sources for silicon photonics
JP5259842B2 (ja) 光素子
Jalali et al. Advances in silicon-on-insulator optoelectronics
US9653639B2 (en) Laser using locally strained germanium on silicon for opto-electronic applications
JP6048578B2 (ja) 半導体受光素子及びその製造方法
Lee et al. Optical gain at 1.5 µm in nanocrystal Si-sensitized Er-doped silica waveguide using top-pumping 470 nm LEDs
US8989544B2 (en) All-optical logic gates and methods for their fabrication
Kimerling et al. Monolithic silicon microphotonics
US5134681A (en) Integrated optic waveguide and fabrication method
US8794010B2 (en) Laser cooling of modified SOI wafer
Wang et al. Asymmetric topological valley edge states on silicon‐on‐insulator platform
JP6378928B2 (ja) Ge系半導体装置、その製造方法及び光インターコネクトシステム
JPWO2014156233A1 (ja) シリコン系細線光導波路の加工方法
JP4495178B2 (ja) シリコン光導波路及びその製造方法
Yu et al. Growth of GaAs with orientation-patterned structures for nonlinear optics
JP2009237094A (ja) 高速スイッチング素子及びスイッチ高速化方法
Knights et al. Silicon waveguides for integrated optics
Tong Ph. D et al. Silicon-on-insulator waveguides
JP2013178333A (ja) シリコン細線光導波路の加工方法
Glavas et al. Refractive index changes in proton exchange LiNbO3 by ion implantation
JP4878356B2 (ja) 導波路型受光器の製造方法
JP2010114183A (ja) 赤外線検出器およびその製造方法
Liu et al. Strontium titanate waveguide in visible and near-infrared regions induced by swift heavy Ni-ion irradiation
Yu MBE growth of III-V materials with orientation-patterned structures for nonlinear optics

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R151 Written notification of patent or utility model registration

Ref document number: 4495178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350