JP2008205592A - Amplifier and doherty amplifier using the same - Google Patents
Amplifier and doherty amplifier using the same Download PDFInfo
- Publication number
- JP2008205592A JP2008205592A JP2007036549A JP2007036549A JP2008205592A JP 2008205592 A JP2008205592 A JP 2008205592A JP 2007036549 A JP2007036549 A JP 2007036549A JP 2007036549 A JP2007036549 A JP 2007036549A JP 2008205592 A JP2008205592 A JP 2008205592A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- voltage
- voltage dividing
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
この発明は、高周波信号を増幅する増幅器およびそれを用いたドハティ増幅器に関するものである。 The present invention relates to an amplifier that amplifies a high-frequency signal and a Doherty amplifier using the same.
近年の無線通信の急速な発達により、音声通話だけでなくデータ通信も盛んに行われるようになってきた。データ通信では大きな情報量を扱うため、高速・大容量な通信を可能とする広帯域な変調波が用いられる。変調波の単位周波数あたりの電力はデータの誤り率と密接に関係するため、所望の誤り率を実現するために増幅器には大きな出力が必要となる。
一方、音声通話では情報量が比較的小さく必要となる帯域も狭いため、単位周波数あたりの電力がデータ通信と同じ場合でも増幅器にはデータ通信時ほど大きな出力を必要としない。そのため、データ通信と音声通話機能を切り替えて用いる無線通信装置では、データ通信時である高出力時の増幅器の利得、効率を保ちつつ、音声通話時である低出力時の効率を高めることが求められている。
With the rapid development of wireless communication in recent years, not only voice communication but also data communication has been actively performed. Since data communication handles a large amount of information, a broadband modulated wave that enables high-speed and large-capacity communication is used. Since the power per unit frequency of the modulated wave is closely related to the error rate of the data, a large output is required for the amplifier to realize the desired error rate.
On the other hand, since the amount of information required for voice calls is relatively small and the required bandwidth is narrow, even when the power per unit frequency is the same as that for data communication, the amplifier does not require as much output as during data communication. For this reason, in wireless communication devices that switch between data communication and voice call functions, it is required to increase the gain and efficiency of the amplifier at the time of high output during data communication and to increase the efficiency at the time of low output during voice call. It has been.
低出力時の効率を高める手法として、低出力時に増幅器のゲート電圧を絞り、C級に近づける手法がある。これを実現する手法として、デジタル制御回路を用いて増幅器外部からゲート電圧を制御する手法と、増幅器内部で入力電力や出力電力を検波し、この検波電圧を用いてアナログ回路で増幅器のゲート電圧を制御する手法がある。前者はデジタル回路などで構成される制御回路を増幅器外部に必要とするものの、増幅器に特別な回路を必要としない利点がある。一方、後者は増幅器内部に検波回路などを必要とするものの、比較的簡単な回路で実現できる利点がある。 As a technique for improving the efficiency at the time of low output, there is a technique of reducing the gate voltage of the amplifier at the time of low output and bringing it close to class C. To achieve this, a digital control circuit is used to control the gate voltage from the outside of the amplifier, and the input power and output power are detected inside the amplifier, and the analog circuit is used to detect the gate voltage of the amplifier using this detected voltage. There is a method to control. Although the former requires a control circuit composed of a digital circuit or the like outside the amplifier, there is an advantage that no special circuit is required for the amplifier. On the other hand, the latter requires a detection circuit or the like inside the amplifier, but has the advantage that it can be realized with a relatively simple circuit.
従来の半導体電力増幅器は、RF入力信号に応じてトランジスタのゲート電圧を変化させることで入力電力に応じてドレイン電流を増大させ、歪の発生を抑圧する回路を有する。
この回路は、FETのゲート側の信号線路と並列にツェナーダイオードが接続されている。入力端子から入力されたRF信号は、FETのゲート端子とダイオードに分岐される。FETのゲートに入力された信号は、FETで増幅後出力端子へ出力される。ダイオードに入力された信号は検波され、キャパシタで平滑後、直流電流が生成される。直流電流は、ダイオードと直列に接続された抵抗に発生する電圧を変化させ、抵抗および抵抗によって決まる分圧回路の分圧比を変化させる。これによりFETのゲート電圧を変化させる(例えば、特許文献1参照)。
A conventional semiconductor power amplifier has a circuit that increases the drain current according to the input power by changing the gate voltage of the transistor according to the RF input signal and suppresses the generation of distortion.
In this circuit, a Zener diode is connected in parallel with the signal line on the gate side of the FET. The RF signal input from the input terminal is branched to the gate terminal and the diode of the FET. The signal input to the gate of the FET is output to the output terminal after being amplified by the FET. The signal input to the diode is detected, smoothed by the capacitor, and a direct current is generated. The direct current changes the voltage generated in the resistor connected in series with the diode, and changes the voltage dividing ratio of the voltage dividing circuit determined by the resistor and the resistor. Thereby, the gate voltage of the FET is changed (see, for example, Patent Document 1).
また、従来の他の高周波電力増幅器は、電圧制限素子であるツェナーダイオードをFETのゲート電圧印加端子に設けることで過大ゲート電圧によるMOSFETの破壊を防止する回路である。
この回路では、ツェナーダイオードは抵抗を介してFETのゲートおよび、信号線路に接続されている。ゲート電圧印加端子に過大電圧が印加されても、電圧制限素子であるツェナーダイオードにより一定の電圧に制限され、MOSFETの破壊を防止することができる(例えば、特許文献2参照)。
Another conventional high-frequency power amplifier is a circuit that prevents destruction of the MOSFET due to an excessive gate voltage by providing a Zener diode as a voltage limiting element at the gate voltage application terminal of the FET.
In this circuit, the Zener diode is connected to the gate of the FET and the signal line through a resistor. Even if an excessive voltage is applied to the gate voltage application terminal, the voltage is limited to a constant voltage by a Zener diode that is a voltage limiting element, so that the destruction of the MOSFET can be prevented (for example, see Patent Document 2).
また、従来の他の増幅器は、順方向にバイアスされたショットキーダイオードを用いることで、温度に応じてFETのゲート電圧を変化させ、利得を一定に保つ回路を有する。
この回路は、温度に応じてFETにゲート電圧を印加するため、ダイオードと抵抗により構成される分圧回路である。この分圧回路は、FETと分圧回路を高周波的に切り離すためのDCフィード用チョークインダクタを介してFETのゲートおよび、信号線路に接続されている(例えば、特許文献3参照)。
Another conventional amplifier has a circuit that uses a Schottky diode biased in the forward direction to change the gate voltage of the FET according to the temperature and keep the gain constant.
This circuit is a voltage dividing circuit composed of a diode and a resistor in order to apply a gate voltage to the FET according to temperature. This voltage dividing circuit is connected to the gate of the FET and the signal line via a DC feed choke inductor for separating the FET and the voltage dividing circuit at high frequency (see, for example, Patent Document 3).
また、従来の他の増幅器は、特許文献3に記載の回路を適用して構成され、特許文献3のDCフィード用チョークインダクタの代わりに抵抗が用いられている。また、ダイオードと抵抗の接続点にキャパシタが接続されている(例えば、非特許文献1参照)。 Another conventional amplifier is configured by applying the circuit described in Patent Document 3, and a resistor is used in place of the DC feed choke inductor disclosed in Patent Document 3. In addition, a capacitor is connected to a connection point between the diode and the resistor (for example, see Non-Patent Document 1).
しかし、特許文献1の半導体電力増幅器では、FETのゲート側の信号線路と並列にツェナーダイオードが接続されているが、ツェナーダイオードは信号線路に直結され、キャパシタを介してグランドに接続されているため、RF損失が大きいという問題がある。
また、ツェナーダイオードは逆方向にバイアスが印加されているため、RF信号に対しては抵抗として見え、その抵抗値を高くすることは難しいため、損失は一層大きなものとなる。
However, in the semiconductor power amplifier of
In addition, since the zener diode is biased in the reverse direction, it appears as a resistance to the RF signal, and it is difficult to increase its resistance value, so that the loss is further increased.
また、ダイオードが信号線路に直結されているため、ダイオードに流れる直流によりダイオードの等価抵抗が変化すると、FETの整合条件を乱すという問題がある。
また、ダイオードの端子両端が一定の電圧になるように、ダイオードに逆方向のバイアスを印加したツェナーダイオードを用いているので、数mA程度の電流が消費される。そのため、バイアス回路で電流を消費してしまうという問題がある。
In addition, since the diode is directly connected to the signal line, there is a problem that the matching condition of the FET is disturbed when the equivalent resistance of the diode changes due to the direct current flowing through the diode.
In addition, since a Zener diode in which a reverse bias is applied to the diode is used so that both ends of the diode have a constant voltage, a current of about several mA is consumed. Therefore, there is a problem that current is consumed in the bias circuit.
また、特許文献2の高周波電力増幅器では、ツェナーダイオードにより過大ゲート電圧によるMOSFETの破壊を防止する機能は有するものの、入力電力に応じてゲート電圧を変化させる機能はない。
In addition, the high frequency power amplifier of
また、特許文献3の増幅器は、温度に応じてFETのゲート電圧を変化させ、利得を一定に保つ機能は有するものの、入力電力に応じてゲート電圧を変化させる機能はない。
また、FETと分圧回路を高周波的に切り離すために、DCフィード用チョークインダクタを用いており、RF信号が分圧回路にもれこむことを防止している。
The amplifier of Patent Document 3 has a function of changing the gate voltage of the FET according to the temperature and keeping the gain constant, but does not have a function of changing the gate voltage according to the input power.
In addition, a DC feed choke inductor is used to separate the FET and the voltage dividing circuit in terms of high frequency, and the RF signal is prevented from leaking into the voltage dividing circuit.
また、非特許文献1の増幅器でも、入力電力に応じてゲート電圧を変化させる機能はない。ダイオードと抵抗の接続点にキャパシタが接続され、RF信号が分圧回路に漏れ込むことを防止している。
Further, the amplifier of Non-Patent
この発明の目的は、RF損失の非常に少なく、ダイオードの等価抵抗が変化してもFETの整合条件に影響を与えず、バイアス回路で消費される電流が少ない増幅器およびそれを用いたドハティ増幅器を提供することである。 An object of the present invention is to provide an amplifier and a Doherty amplifier using the same that have very little RF loss, do not affect FET matching conditions even if the equivalent resistance of the diode changes, and consume less current in the bias circuit. Is to provide.
この発明に係る増幅器は、入力された信号を増幅する電界効果トランジスタと、回路の両端に外部から入力された電圧を分圧する分圧回路と、入力された信号の一部を上記分圧回路に導くとともに分圧された電圧を上記電界効果トランジスタのゲート電極に供給する接続回路と、を有し、上記分圧回路は、直列に接続された少なくとも1つのダイオードと抵抗とからなり、上記ダイオードは、順方向にバイアスされているともに導かれた信号を検波することにより等価抵抗が変化し、上記接続回路は、抵抗またはインダクタンスからなり、上記分圧回路と上記接続回路との接続点にコンデンサが接続されていない。 An amplifier according to the present invention includes a field effect transistor that amplifies an input signal, a voltage dividing circuit that divides a voltage input from the outside at both ends of the circuit, and a part of the input signal to the voltage dividing circuit. A connection circuit for guiding and supplying a divided voltage to the gate electrode of the field effect transistor, the voltage dividing circuit including at least one diode and a resistor connected in series, The equivalent resistance is changed by detecting the forward-biased and guided signal, the connection circuit is composed of a resistance or an inductance, and a capacitor is connected to the connection point between the voltage dividing circuit and the connection circuit. Not connected.
この発明に係る増幅器の効果は、RF信号が抵抗またはインダクタを介して分圧回路に導かれているので、RF損失が非常に小さいことと、ダイオードとRF信号が入力される線路が抵抗またはインダクタを介して接続されているので、ダイオードの等価抵抗が変化しても電界効果トランジスタの整合条件に影響を与えないことである。
また、順方向にバイアスされたダイオードを用いているので、分圧回路で消費される電流は1mA以下であり、ほとんど電流を消費しないということである。
The effect of the amplifier according to the present invention is that the RF signal is guided to the voltage dividing circuit through the resistor or inductor, so that the RF loss is very small, and the line to which the diode and the RF signal are input is the resistor or inductor. Therefore, even if the equivalent resistance of the diode changes, the matching condition of the field effect transistor is not affected.
In addition, since a diode biased in the forward direction is used, the current consumed by the voltage dividing circuit is 1 mA or less, which means that almost no current is consumed.
実施の形態1.
図1は、この発明の実施の形態1に係る増幅器の構成を示す回路図である。
この発明の実施の形態1に係る増幅器1は、高周波信号(以下、「RF信号」と称す)を増幅する電界効果トランジスタ(Field Effect Transitor、以下「FET」と称す)2、RF信号が入力される入力端子3、FET2で増幅されたRF信号を出力する出力端子4、入力端子3とFET2との間、およびFET2と出力端子4との間のインピーダンスを整合させる整合回路5、6、ゲート電圧を制御するゲート電圧制御回路(Gate Voltage Control Circuit、以下略称するときは「GVCC」と称す)7を有する。
そして、FET2、整合回路5、6、ゲート電圧制御回路7は、半導体基板上に半導体プロセスを用いて集積化され一体形成されている。
1 is a circuit diagram showing a configuration of an amplifier according to
The
The
FET4は、RF信号が入力されるゲート電極11、RF信号が出力されるドレイン電極12、接地されるソース電極13が設けられている。そして、ゲート電極11は整合回路5に接続し、ドレイン電極12は整合回路6に接続する。
The
ゲート電圧制御回路7は、分圧回路8および分圧回路8で分圧された電圧をFET2に供給する接続回路9を有する。
分圧回路8は、電圧Vg1が供給される高電圧供給用端子15、電圧Vg1より低い電圧Vg2が供給される低電圧供給用端子16、プラス電極が高電圧供給用端子15に接続されるダイオード17、一端がダイオード17に接続されるとともに他端が低電圧供給用端子16に接続される分圧用抵抗18を備える。また、ダイオード17と分圧用抵抗18の間にバイアス供給用端子19が設けられている。ダイオード17は分圧抵抗および検波素子として動作する。なお、大きな入力電力が入力されたときだけゲート電圧が変化するようにするために、ダイオード17を複数個並列接続しても良い。
The gate voltage control circuit 7 includes a voltage dividing
接続回路9は、分圧回路8のダイオード17でRF信号を検波する必要があるため、RF信号を分圧回路8に導いている。そのため、FET2と分圧回路8とを高周波的に切り離す、例えばキャパシタやDCフィード用チョークインダクタを用いられないので、接続回路9は接続用抵抗21を備える。なお、接続用抵抗21の代わりに、RF信号を完全にはブロックしない程度のインダクタンスのインダクタを用いても良い。
そして、接続用抵抗21は、一端がバイアス供給用端子19に、他端がゲート電極11に接続されている。接続用抵抗21はRF信号を分圧回路8に導くと共に、分圧された電圧をFET2に伝える動作を行う。
Since the connection circuit 9 needs to detect the RF signal by the
The
次に、実施の形態1に係る増幅器1の動作について説明する。
入力端子3から入力されたRF信号は整合回路5を通過後、接続用抵抗21およびFET2に分岐される。FET2に入力された信号は増幅後、出力端子4に導かれる。一方、接続用抵抗21に導かれた信号は分圧回路8に導かれる。
Next, the operation of the
The RF signal input from the input terminal 3 passes through the
このとき、分圧回路8には、FET2のゲート電極11に所望のバイアス電圧が印加されるように、高電圧供給用端子15と低電圧供給用端子16との間に電圧が印加されている。そして、高電圧供給用端子15に供給されている電圧Vg1が低電圧供給用端子16に供給されている電圧Vg2より高いので、ダイオード17は順方向にバイアスされている。
At this time, a voltage is applied to the
分圧回路8に導かれたRF信号はダイオード17により検波され、整流電流が発生する。整流電流によりダイオード17の等価抵抗が低下し、ダイオード17と分圧用抵抗18とから決まる分圧比が変化する。分圧比が変化すると、ダイオード17と分圧用抵抗18間の電圧が変化しバイアス供給用端子19の電圧が変化する。この変化した電圧がゲート電極11に伝えられる。入力電力が増加した場合は、接続用抵抗21を介してFET2に印加されるゲート電圧は上昇し、ドレイン電流が増大する。
The RF signal guided to the
次に、分圧回路8の使用方法について説明する。
飽和電力近傍において、ゲート電圧制御を行わないときと同じゲート電圧になるようにあらかじめ電圧Vg1および電圧Vg2を調整する。これにより、低出力時において、ゲート電圧が絞られ、FET2をC級バイアスに近づく動作をさせることができる。
Next, how to use the
In the vicinity of the saturated power, the voltage V g1 and the voltage V g2 are adjusted in advance so that the gate voltage is the same as when the gate voltage control is not performed. Thereby, at the time of low output, the gate voltage is reduced, and the
図2は、測定を行うために試作したGVCC付増幅器の回路構成図である。
次に、入力電力の減少に対して、ゲート電圧が絞られドレイン電流が減少することを確認するため、モノリシック増幅器が形成された半導体基板上にGVCC7を集積化してGVCC付増幅器を試作し、特性を測定した。試作したGVCC付増幅器は、図2に示すように、最終段を4合成とした4段増幅器であり、最終段のゲート電圧を入力電力に応じて制御した。同時に、GVCC7の有無に対するドレイン電流、入出力特性の違いを確認するために、GVCC無し増幅器も試作した。
FIG. 2 is a circuit configuration diagram of a GVCC-equipped amplifier that was prototyped for measurement.
Next, in order to confirm that the gate voltage is reduced and the drain current is reduced as the input power is reduced, the GVCC 7 is integrated on the semiconductor substrate on which the monolithic amplifier is formed, and an amplifier with GVCC is prototyped. Was measured. As shown in FIG. 2, the prototype amplifier with GVCC is a four-stage amplifier in which the final stage is composed of four, and the gate voltage of the final stage is controlled according to the input power. At the same time, in order to confirm the difference in drain current and input / output characteristics with respect to the presence or absence of GVCC7, an amplifier without GVCC was also prototyped.
図3は、試作したGVCC付増幅器およびGVCC無し増幅器のそれぞれの1段目から4段目の総ドレイン電流Idtotalおよび4段目のドレイン電流Id4の測定結果を示すグラフである。図4は、試作したGVCC付増幅器およびGVCC無し増幅器のそれぞれの入出力特性の測定結果を示すグラフである。
入力電力Pinの増加に従い、利得特性やドレイン電流は徐々に変化し、小信号時に設定した最終段のアイドル電流Idq=25mA/mmが飽和電力時にはIdq=75mA/mm相当の特性に変化していることがわかる。
このように、GVCC付増幅器は、飽和領域での利得を保ったまま、低出力時の増幅器の消費電力を低減できる。
FIG. 3 is a graph showing measurement results of the total drain current I total of the first to fourth stages and the drain current I d4 of the fourth stage of each of the prototyped amplifier with GVCC and the amplifier without GVCC . FIG. 4 is a graph showing measurement results of input / output characteristics of the prototyped amplifier with GVCC and the amplifier without GVCC.
With increasing input power P in, the gain characteristics and the drain current is gradually changed, the idle current I dq = 25mA / mm saturation power of the final stage which is set at the time of a small signal change in I dq = 75mA / mm equivalent properties You can see that
Thus, the amplifier with GVCC can reduce the power consumption of the amplifier at low output while maintaining the gain in the saturation region.
この発明の実施の形態1に係る増幅器1は、RF信号が接続用抵抗21介して分圧回路8に導かれるので、RF損失が非常に小さい。
また、ダイオード17とFET2のゲート電極11が接続用抵抗21を介して接続されているので、ダイオード17の等価抵抗が変化してもFET2の整合条件に影響を与えない。
In the
Further, since the
また、順方向にバイアスされたダイオード17を用いているので、分圧回路8で消費される電流は1mA以下であり、ほとんど電流を消費しない。
また、GVCC7は非常に簡単な構成であり、大きさも小さいので、半導体プロセスを用いて、モノシリック増幅器と一体形成することができる。それゆえ、外部のゲート電圧制御回路は不要となり、増幅器単体で入力電力に応じたゲート電圧の制御を実現することができる。
In addition, since the forward-biased
Further, since the GVCC 7 has a very simple configuration and is small in size, it can be integrally formed with the monolithic amplifier using a semiconductor process. Therefore, an external gate voltage control circuit is not required, and the control of the gate voltage according to the input power can be realized by the amplifier alone.
なお、ゲート電圧制御回路7をFET2と一体形成したが、個別部品を使って構成しても良い。
また、無信号入力時にゲート電圧制御を行わないときと同じゲート電圧になるようにあらかじめ高電圧供給用端子15および低電圧供給用端子16に印加する電圧を調整しておくことで、高出力時にゲート電圧を上昇させ、ドレイン電流を増加させても良い。これにより、増幅器の飽和電力の低下を防止すると共に、飽和領域近傍での利得の向上の改善を実現することができる。
Although the gate voltage control circuit 7 is integrally formed with the
Further, by adjusting the voltage applied to the high
また、図5に示す増幅器1Bのように、分圧回路8の分圧用抵抗18とダイオード17の接続位置を交換すると、入力電力の増加に対してゲート電圧が減少し、飽和領域近傍においてC級バイアスに近づく動作をすることができる。動作原理は実施の形態1に係る増幅器1と同様に分圧回路8への入力電力の増加に応じてダイオード17の等価抵抗が減少することで、分圧比が変化し、ゲート電圧が減少することを利用している。これにより、飽和領域近傍での効率を向上させることができる。
In addition, when the connection position of the
実施の形態2.
図6は、この発明の実施の形態2に係るドハティ増幅器の構成を示す構成図である。
ドハティ増幅器は、バックオフを取った領域での代表的な高効率手法を採用した増幅器であり、平均電力に対して尖頭電力の大きいOFDM変調波を増幅する場合などに用いられる。
ドハティ増幅器は、図6に示すように、入力端子31、出力負荷32、キャリアアンプ33、ピークアンプ34、90度位相調整器35、1/4波長線路36を備える。
キャリアアンプ33は、AB級にバイアスされている。ピークアンプ34は、実施の形態1に係る分圧回路有り増幅回路であり、C級にバイアスされている。
90度位相調整器35は、入力端子31に入力されるRF信号の位相を90度調整し、ピークアンプ34に入力する。
FIG. 6 is a block diagram showing a configuration of a Doherty amplifier according to
The Doherty amplifier is an amplifier that employs a typical high-efficiency technique in a region where back-off is taken, and is used when, for example, an OFDM modulated wave having a large peak power with respect to the average power is amplified.
As shown in FIG. 6, the Doherty amplifier includes an
The
The 90-
図7は、実施の形態2に係るドハティ増幅器の動作原理を説明するための図である。
次に、実施の形態2に係るドハティ増幅器の動作について説明する。
ドハティ増幅器では、図7(a)に示すように、出力バックオフ6dB以上の小出力時にはC級にバイアスされたピークアンプ34が休止状態になり、キャリアアンプ33のみが動作する。
一方、図7(b)に示すように、出力バックオフ6dBより小さい大出力時にはキャリアアンプ33およびピークアンプ34の2つの出力が合成され、大きな出力が得られる。
このように、大きな飽和電力とバックオフ動作時の高効率特性を両立している。
FIG. 7 is a diagram for explaining the operation principle of the Doherty amplifier according to the second embodiment.
Next, the operation of the Doherty amplifier according to the second embodiment will be described.
In the Doherty amplifier, as shown in FIG. 7 (a), the
On the other hand, as shown in FIG. 7B, when the output is smaller than the output back-off 6 dB, the two outputs of the
In this way, both large saturation power and high efficiency characteristics during back-off operation are achieved.
図8は、出力電力に対するドハティ増幅器のドレイン効率およびピークアンプのドレイン電流を示すグラフである。
実施の形態2に係るドハティ増幅器のピークアンプ34に分圧回路8を用いたGVCC7を適用した場合の動作について説明する。
図8において、点線で示す特性Aは分圧回路8を用いたGVCC7を適用しないドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の実測値を示し、実線で示す特性Bはドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の理論値を示す。また、一点鎖線で示す特性Cは分圧回路8を用いたGVCC7を適用したドハティ増幅器のドレイン効率およびピークアンプのドレイン電流の実測値を示す。
FIG. 8 is a graph showing the drain efficiency of the Doherty amplifier and the drain current of the peak amplifier with respect to the output power.
An operation when the GVCC 7 using the
In FIG. 8, a characteristic A indicated by a dotted line indicates the drain efficiency of the Doherty amplifier and the actual value of the drain current of the peak amplifier to which the GVCC 7 using the
ドハティ増幅器のドレイン効率の理論値は、6dBバックオフでピークを有するが、分圧回路8を用いたGVCC7を適用しないドハティ増幅器のドレイン効率の実測値は理論値より低く、また、ピークが不明瞭である。これは、理論では6dBバックオフ以上の小信号領域ではピークアンプ34は完全にオフ状態になっており、ドレイン電流は消費されないものと仮定しているが、実際の分圧回路8を用いたGVCC7を適用しないドハティ増幅器のピークアンプ34はC級にバイアスされているため、6dB以上の領域において電流が消費されている。
The theoretical value of the drain efficiency of the Doherty amplifier has a peak at 6 dB back-off, but the measured value of the drain efficiency of the Doherty amplifier without applying the GVCC 7 using the
ドレイン効率を向上するためには、6dB以上の小信号領域でピークアンプ34で電流が消費されないようにするとともに、6dB以下の大信号領域では速やかに電流が増加する特性が望まれる。
そこで、FET2のゲート電圧を絞ることにより6dB以上の小信号領域においてピークアンプ34で電流が消費されないようにすることができるが、6dB以下の大信号領域では速やかには電流が増加せず、利得や飽和電力の低下が発生する。
In order to improve the drain efficiency, it is desired that the current is not consumed by the
Therefore, by reducing the gate voltage of the
一方、本発明のように、ドハティ増幅器のピークアンプ34に分圧回路8を用いたGVCC7を適用することで、6dB以上の小信号領域では、ゲート電圧制御をしない場合と比較してゲート電圧を絞ることが可能となり、6dB以上の小信号領域でのピークアンプ34のドレイン電流の消費を抑制できる。
また、6dB未満の大信号領域では、ゲート電圧制御をしない場合と比較して速やかにピークアンプ34のドレイン電流を増加させることができるので、ゲート電圧制御を行わずに単純にゲート電圧を絞った場合と比較してドハティ増幅器の飽和電力の低下や利得の低下を防止することができる。
このようにドハティ増幅器に分圧回路8を用いたGVCC7を適用することにより、6dBバックオフ近傍において、理論値に近い高い効率特性を実現することができる。
On the other hand, by applying the GVCC 7 using the
Further, in the large signal region of less than 6 dB, the drain current of the
Thus, by applying GVCC7 using the
なお、実施の形態2ではピークアンプ34にGVCC7を適用した場合について述べたが、分圧回路8の分圧用抵抗18とダイオード17の接続位置を交換し、キャリアアンプ33に適用しても良い。これにより、出力電力の増加に対してゲート電圧を絞るように制御することができ、飽和領域でのキャリアアンプ33の効率改善を図ることができる。
In the second embodiment, the case where the GVCC 7 is applied to the
1、1B 増幅器、2 電界効果トランジスタ(FET)、3 入力端子、4 出力端子、5、6 整合回路、7 ゲート電圧制御回路(GVCC)、8 分圧回路、9 接続回路、11 ゲート電極、12 ドレイン電極、13 ソース電極、15 高電圧供給用端子、16 低電圧供給用端子、17 ダイオード、18 分圧用抵抗、19 バイアス供給用端子、21 接続用抵抗、31 入力端子、32 出力負荷、33 キャリアアンプ、34 ピークアンプ、35 90度位相調整器、36 1/4波長線路。 1, 1B amplifier, 2 field effect transistor (FET), 3 input terminal, 4 output terminal, 5, 6 matching circuit, 7 gate voltage control circuit (GVCC), 8 voltage divider circuit, 9 connection circuit, 11 gate electrode, 12 Drain electrode, 13 Source electrode, 15 High voltage supply terminal, 16 Low voltage supply terminal, 17 Diode, 18 Voltage dividing resistor, 19 Bias supply terminal, 21 Connection resistance, 31 Input terminal, 32 Output load, 33 Carrier Amplifier, 34 Peak amplifier, 35 90 degree phase adjuster, 36 1/4 wavelength line.
Claims (3)
回路の両端に外部から入力された電圧を分圧する分圧回路と、
入力された信号の一部を上記分圧回路に導くとともに分圧された電圧を上記電界効果トランジスタのゲート電極に供給する接続回路と、
を有し、
上記分圧回路は、直列に接続された少なくとも1つのダイオードと抵抗とからなり、
上記ダイオードは、順方向にバイアスされているともに導かれた信号を検波することにより等価抵抗が変化し、
上記接続回路は、抵抗またはインダクタンスからなり、
上記分圧回路と上記接続回路との接続点にコンデンサが接続されていないことを特徴とする増幅器。 A field effect transistor for amplifying the input signal;
A voltage dividing circuit that divides the voltage input from the outside across the circuit;
A connection circuit for guiding a part of the input signal to the voltage dividing circuit and supplying the divided voltage to the gate electrode of the field effect transistor;
Have
The voltage dividing circuit includes at least one diode and a resistor connected in series,
The diode is forward-biased and the equivalent resistance changes by detecting the derived signal,
The connection circuit consists of a resistor or an inductance,
An amplifier, wherein a capacitor is not connected to a connection point between the voltage dividing circuit and the connection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036549A JP4739249B2 (en) | 2007-02-16 | 2007-02-16 | Amplifier and Doherty amplifier using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036549A JP4739249B2 (en) | 2007-02-16 | 2007-02-16 | Amplifier and Doherty amplifier using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205592A true JP2008205592A (en) | 2008-09-04 |
JP4739249B2 JP4739249B2 (en) | 2011-08-03 |
Family
ID=39782658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036549A Expired - Fee Related JP4739249B2 (en) | 2007-02-16 | 2007-02-16 | Amplifier and Doherty amplifier using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4739249B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110140179A1 (en) * | 2009-12-16 | 2011-06-16 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016020096A (en) * | 2015-09-14 | 2016-02-04 | 大日本印刷株式会社 | Packaging material and paper container comprising the same |
US9979352B2 (en) | 2016-03-02 | 2018-05-22 | Qualcomm Incorporated | Systems and methods for linearizing operation of a power amplifier |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188604A (en) * | 1984-10-08 | 1986-05-06 | Hitachi Ltd | Semiconductor device |
JPH08288772A (en) * | 1995-04-14 | 1996-11-01 | Goyo Denshi Kogyo Kk | Bias control circuit for transmission power amplifier |
JP2731244B2 (en) * | 1989-05-31 | 1998-03-25 | 株式会社東芝 | Power amplifier |
JP2000196387A (en) * | 1998-12-28 | 2000-07-14 | Nec Corp | Microwave amplifier circuit |
JP2004040418A (en) * | 2002-07-02 | 2004-02-05 | Kenwood Corp | Wireless apparatus |
-
2007
- 2007-02-16 JP JP2007036549A patent/JP4739249B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188604A (en) * | 1984-10-08 | 1986-05-06 | Hitachi Ltd | Semiconductor device |
JP2731244B2 (en) * | 1989-05-31 | 1998-03-25 | 株式会社東芝 | Power amplifier |
JPH08288772A (en) * | 1995-04-14 | 1996-11-01 | Goyo Denshi Kogyo Kk | Bias control circuit for transmission power amplifier |
JP2000196387A (en) * | 1998-12-28 | 2000-07-14 | Nec Corp | Microwave amplifier circuit |
JP2004040418A (en) * | 2002-07-02 | 2004-02-05 | Kenwood Corp | Wireless apparatus |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110140179A1 (en) * | 2009-12-16 | 2011-06-16 | Mitsubishi Electric Corporation | Semiconductor device |
US8373207B2 (en) * | 2009-12-16 | 2013-02-12 | Mitsubishi Electric Corporation | Semiconductor device |
US8847290B2 (en) | 2009-12-16 | 2014-09-30 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016020096A (en) * | 2015-09-14 | 2016-02-04 | 大日本印刷株式会社 | Packaging material and paper container comprising the same |
US9979352B2 (en) | 2016-03-02 | 2018-05-22 | Qualcomm Incorporated | Systems and methods for linearizing operation of a power amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP4739249B2 (en) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928799B2 (en) | Power amplifying apparatus and mobile communication terminal | |
US7295064B2 (en) | Doherty amplifier | |
US7649413B2 (en) | High-frequency power amplifier improved in size and cost | |
US8466746B2 (en) | Three-stage GaN HEMT doherty power amplifier for high frequency applications | |
JP2007116694A (en) | Power amplifier in high-efficiency mixed mode | |
WO2009125555A1 (en) | High-frequency amplifier | |
JP2008035487A (en) | Rf power amplifier | |
US5537080A (en) | Gain stability arrangement for HV MOSFET power amplifier | |
US7317352B2 (en) | Power amplifier | |
JP4739249B2 (en) | Amplifier and Doherty amplifier using the same | |
JP5313970B2 (en) | High frequency power amplifier | |
US11190151B2 (en) | Power amplifier | |
TWI590582B (en) | Power amplifier circuit and operating method using the same | |
JP5331732B2 (en) | Envelope tracking power amplifier and envelope tracking amplification method | |
JP2008283407A (en) | Power amplifier | |
US8063513B2 (en) | Power source and method for controlling operational power | |
JP2010258896A (en) | Rf amplification apparatus | |
CN114584077A (en) | Bias circuit of Doherty power amplifier | |
WO2006033303A1 (en) | Eer high frequency amplifier | |
US7292096B2 (en) | Amplifier | |
JP2004134823A (en) | High frequency amplifier | |
WO2018139399A1 (en) | Power amplifier module, method for controlling power amplifier module, and high-frequency front end circuit | |
KR20150060173A (en) | Power amplifier | |
JP2005217997A (en) | High-frequency amplifier | |
JP2012023489A (en) | Modulation power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |