JP2008205315A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008205315A
JP2008205315A JP2007041371A JP2007041371A JP2008205315A JP 2008205315 A JP2008205315 A JP 2008205315A JP 2007041371 A JP2007041371 A JP 2007041371A JP 2007041371 A JP2007041371 A JP 2007041371A JP 2008205315 A JP2008205315 A JP 2008205315A
Authority
JP
Japan
Prior art keywords
trench groove
semiconductor device
type region
mask
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007041371A
Other languages
Japanese (ja)
Other versions
JP5141037B2 (en
Inventor
Tsutomu Uesugi
勉 上杉
Shigemasa Soejima
成雅 副島
Toru Kachi
徹 加地
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2007041371A priority Critical patent/JP5141037B2/en
Publication of JP2008205315A publication Critical patent/JP2008205315A/en
Application granted granted Critical
Publication of JP5141037B2 publication Critical patent/JP5141037B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, consisting of a group-III nitride semiconductor which forms an n-type or a p-type region only in the bottom of a trench groove. <P>SOLUTION: A mask 2 is formed on the surface of an n-GaN layer, and a trench groove 3 is formed by using ICP etching (Fig. 1b). Then, ion implantation of Mg is executed, by subjecting the mask 2, as it is, to heat treatment, thereby forming a p-type region 4 on the side and bottom of the trench groove 3 (Fig. 1c). Next, only the p-type region 4b of the side portion of the trench groove 3 is selectively etched by using a TMAH (tetramethylammonium hydroxide) solution (Fig. 1d). According to these steps, the p-type region 4a can be formed at the bottom of the trench groove 3 self-aligned with respect to the trench groove 3. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、III 族窒化物半導体からなる半導体装置の製造方法であって、トレンチ溝底部にｎ型またはｐ型領域を形成する方法に関する。   The present invention relates to a method of manufacturing a semiconductor device made of a group III nitride semiconductor, and relates to a method of forming an n-type or p-type region at the bottom of a trench groove.

トレンチ溝の底部にｎ型またはｐ型領域を形成する方法が、特許文献１、２に示されている。特許文献１ではそのような構造をトレンチアイソレーションに用い、特許文献２では、トレンチ型半導体装置の耐圧を高めるために用いている。   Patent Documents 1 and 2 disclose a method of forming an n-type or p-type region at the bottom of a trench. Patent Document 1 uses such a structure for trench isolation, and Patent Document 2 uses it to increase the breakdown voltage of a trench type semiconductor device.

特許文献１による形成方法は、シリコンからなる半導体層をエッチングしてトレンチ溝を形成後、常圧ＣＶＤ法によりＳｉＯ2 からなるマスクを形成する。常圧ＣＶＤ法により形成されたマスクは、トレンチ溝の開口部付近は膜厚が厚く、トレンチ溝底部に行くにつれて膜厚が薄くなり、トレンチ溝底部で最も薄くなる。次にボロンのイオン注入を行うと、トレンチ溝の開口部、側面はマスクによりドーピングが抑制される。一方で、トレンチ溝底面はマスクが薄いため、マスクを超えてイオン注入することができる。そのため、トレンチ溝の底部にのみｐ型領域を形成することができる。このように、特許文献１の方法は、常圧ＣＶＤ法で形成したＳｉＯ2 からなるマスクの段差被覆性の悪さを利用するものである。 In the forming method according to Patent Document 1, after etching a semiconductor layer made of silicon to form a trench groove, a mask made of SiO 2 is formed by an atmospheric pressure CVD method. The mask formed by the atmospheric pressure CVD method has a thick film in the vicinity of the opening of the trench groove, and the film thickness decreases as it goes to the bottom of the trench groove, and becomes the thinnest at the bottom of the trench groove. Next, when boron ion implantation is performed, doping of the opening and side surfaces of the trench is suppressed by the mask. On the other hand, since the mask on the bottom of the trench groove is thin, ions can be implanted beyond the mask. Therefore, the p-type region can be formed only at the bottom of the trench groove. As described above, the method of Patent Document 1 uses the poor step coverage of a mask made of SiO 2 formed by atmospheric pressure CVD.

特許文献２による形成方法では、イオン注入後にトレンチ溝の側面をエッチングすることで、トレンチ溝の底部にのみｐ型領域を形成している。
特開平５−２８３５２０ 特開平１１−２６７５８ In the forming method according to Patent Document 2, the p-type region is formed only at the bottom of the trench groove by etching the side surface of the trench groove after ion implantation.
JP-A 5-283520 JP-A-11-26758

しかし、特許文献１に示されたような、マスクの段差被覆性を制御することはきわめて困難である。実際には、常圧ＣＶＤ法で形成したＳｉＯ2 からなるマスクは、トレンチ溝の開口部付近でオーバーハング形状となるため、このマスクを用いてイオン注入すると、トレンチ溝底部の中央付近にしか不純物が注入されない。 However, it is extremely difficult to control the step coverage of the mask as disclosed in Patent Document 1. Actually, the mask made of SiO 2 formed by the atmospheric pressure CVD method has an overhang shape in the vicinity of the opening of the trench groove. Therefore, when ions are implanted using this mask, impurities are only present near the center of the bottom of the trench groove. Is not injected.

また、III 族窒化物半導体は物理的、化学的にきわめて安定しているため、エッチングが困難であり、特許文献２の方法をIII 族窒化物半導体からなる半導体装置の製造方法に適用するのは困難である。   In addition, since the group III nitride semiconductor is physically and chemically very stable, etching is difficult, and the method of Patent Document 2 is applied to a method for manufacturing a semiconductor device made of a group III nitride semiconductor. Have difficulty.

そこで本発明の目的は、III 族窒化物半導体からなる半導体装置の製造方法において、トレンチ溝の底部にのみｎ型またはｐ型領域を形成する方法を提供することにある。   Accordingly, an object of the present invention is to provide a method of forming an n-type or p-type region only at the bottom of a trench groove in a method for manufacturing a semiconductor device made of a group III nitride semiconductor.

第１の発明は、Ｇａを必須とするIII 族窒化物半導体からなり、ｃ面を主面とする半導体層表面の所定の位置にマスクを形成する工程と、マスクを用いて、半導体層をエッチングしてトレンチ溝を形成する工程と、ｎ型またはｐ型の不純物を、半導体層表面に対して垂直にイオン注入する工程と、不純物を熱処理により活性化し、ｎ型領域またはｐ型領域を形成する工程と、トレンチ溝の側面である前記半導体層を、アルカリ溶液によりウェットエッチングする工程と、を有することを特徴とする半導体装置の製造方法である。   According to a first aspect of the present invention, there is provided a step of forming a mask at a predetermined position on a surface of a semiconductor layer having a c-plane as a main surface, and comprising etching a semiconductor layer using the mask. Forming a trench groove, ion-implanting n-type or p-type impurities perpendicularly to the surface of the semiconductor layer, and activating the impurities by heat treatment to form n-type regions or p-type regions. A method for manufacturing a semiconductor device, comprising: a step; and a step of wet-etching the semiconductor layer that is a side surface of a trench groove with an alkaline solution.

半導体層は、伝導型を問わない。ｎ型、ｐ型、真性のいずれであってもよい。また、単層であっても、複数の層であってもよい。複数の層である場合は、互いに組成の異なる複数の層であってもよい。なお、Ｇａを必須とするのは、ＡｌＮは酸などによってウェットエッチング可能であり、本発明を用いる優位性がないからである。   The semiconductor layer may be of any conductivity type. Any of n-type, p-type and intrinsic may be used. Further, it may be a single layer or a plurality of layers. In the case of a plurality of layers, a plurality of layers having different compositions may be used. Note that Ga is essential because AlN can be wet-etched with an acid or the like and has no advantage in using the present invention.

ｎ型の不純物はＳｉなど、ｐ型の不純物はＭｇなどである。   The n-type impurity is Si or the like, and the p-type impurity is Mg or the like.

ウェットエッチングに用いるエッチング液は、III 族窒化物半導体に対して異方性エッチングするアルカリ溶液（たとえば、ＴＭＡＨ（水酸化テトラメチルアンモニウム：（ＣＨ3 ）4 ＮＯＨ）、ＫＯＨ、ＮａＯＨのいずれかを含む溶液）を用いる。これらの溶液は、III 族窒化物半導体のｃ面はエッチングできないが、ａ面、ｍ面、ｒ面などのｃ面以外の面はエッチングできる。特に、ＴＭＡＨ水溶液を用いるとよい。ＫＯＨやＮａＯＨのようにアルカリ金属を含まないため洗浄が容易であること、比較的低温で用いることができることから、ＫＯＨやＮａＯＨに比べて取り扱いが容易である。ＴＭＡＨ水溶液は、濃度１〜５０％、温度５０〜１００℃の範囲で用いることが望ましい。濃度が１％未満では、エッチング速度が遅いため望ましくなく、濃度が５０％を超えると、過飽和状態になる可能性があり、沈殿物を生じることがあるため望ましくない。温度が５０℃未満では、エッチング速度が遅いため望ましくなく、温度が１００℃を超えると、溶液中に気泡が発生し、結晶に付着するため望ましくなく、溶媒の蒸発により濃度が変化してしまう恐れがある点でも望ましくない。より望ましい範囲は、濃度６％〜２５％、温度８０〜１００℃である。 The etching solution used for the wet etching includes an alkaline solution (for example, TMAH (tetramethylammonium hydroxide: (CH 3 ) 4 NOH), KOH, or NaOH) that performs anisotropic etching on the group III nitride semiconductor. Solution). These solutions cannot etch the c-plane of the group III nitride semiconductor, but can etch surfaces other than the c-plane, such as the a-plane, m-plane, and r-plane. In particular, a TMAH aqueous solution may be used. Since it does not contain an alkali metal like KOH or NaOH, it is easy to clean and can be used at a relatively low temperature, so it is easier to handle than KOH and NaOH. It is desirable to use the TMAH aqueous solution at a concentration of 1 to 50% and a temperature of 50 to 100 ° C. If the concentration is less than 1%, the etching rate is slow, which is not desirable. If the concentration exceeds 50%, it may become supersaturated and may cause precipitation, which is undesirable. If the temperature is less than 50 ° C., the etching rate is slow, which is not desirable. If the temperature exceeds 100 ° C., bubbles are generated in the solution and are not desirable because they adhere to the crystal, and the concentration may change due to evaporation of the solvent. There are also undesirable points. A more desirable range is a concentration of 6% to 25% and a temperature of 80 to 100 ° C.

第２の発明は、第１の発明において、アルカリ溶液は、ＴＭＡＨ、ＫＯＨ、ＮａＯＨのいずれかを含む溶液であることを特徴とする半導体装置の製造方法である。   According to a second invention, in the first invention, the alkaline solution is a solution containing any of TMAH, KOH, and NaOH.

第３の発明は、第２の発明において、アルカリ溶液は、ＴＭＡＨ水溶液であることを特徴とする半導体装置の製造方法である。   A third invention is the method of manufacturing a semiconductor device according to the second invention, wherein the alkaline solution is a TMAH aqueous solution.

第４の発明は、第１の発明から第３の発明において、半導体装置は、トレンチゲート型であることを特徴とする半導体装置の製造方法である。   A fourth invention is a method of manufacturing a semiconductor device according to any one of the first to third inventions, wherein the semiconductor device is a trench gate type.

第１の発明によると、アルカリ溶液のIII 族窒化物半導体に対する異方性エッチングによって、トレンチ溝の側面のみをエッチングできるため、トレンチ溝に対して自己整合的に、トレンチ溝底部のみにｎ型またはｐ型領域を形成することができる。特に、第３の発明のように、ＴＭＡＨ水溶液を用いると、取り扱いが容易であり、精度よくエッチングを制御することができる。また、第４の発明のように、本発明をトレンチゲート型の半導体装置の製造方法に適用することで、半導体装置の耐圧を向上することができる。   According to the first invention, since only the side surface of the trench groove can be etched by anisotropic etching with respect to the group III nitride semiconductor in an alkaline solution, the n-type or only the bottom of the trench groove is formed in a self-alignment with the trench groove. A p-type region can be formed. In particular, when a TMAH aqueous solution is used as in the third invention, handling is easy and etching can be controlled with high accuracy. In addition, as with the fourth invention, by applying the present invention to a method for manufacturing a trench gate type semiconductor device, the breakdown voltage of the semiconductor device can be improved.

以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。   Hereinafter, specific examples of the present invention will be described with reference to the drawings. However, the present invention is not limited to these examples.

図１は、トレンチゲートの製造工程について示した図である。以下、図１を参照にしながら、詳しく説明する。   FIG. 1 is a diagram showing a manufacturing process of a trench gate. Hereinafter, it will be described in detail with reference to FIG.

まず、ｃ面を主面とするｎ−ＧａＮ層１表面の、トレンチ溝を形成する位置以外の位置に、ＳｉＯ2 からなるマスク２を形成する（図１ａ）。 First, a mask 2 made of SiO 2 is formed on the surface of the n-GaN layer 1 having the c-plane as a main surface at a position other than a position where a trench groove is to be formed (FIG. 1a).

次に、マスク２を用いてＩＣＰエッチングを行い、トレンチ溝３を形成する（図１ｂ）。トレンチ溝３の底面１ａには、ｎ−ＧａＮ層１のｃ面が露出し、トレンチ溝３の側面１ｂには、ｎ−ＧａＮ層１のｃ面以外の面が露出する。また、側面１ｂは、ｎ−ＧａＮ層１表面に対して垂直、つまり、ｃ面に対して垂直になるようにエッチングされている。   Next, ICP etching is performed using the mask 2 to form the trench groove 3 (FIG. 1b). The c-plane of the n-GaN layer 1 is exposed on the bottom surface 1 a of the trench groove 3, and the surface other than the c-plane of the n-GaN layer 1 is exposed on the side surface 1 b of the trench groove 3. The side surface 1b is etched so as to be perpendicular to the surface of the n-GaN layer 1, that is, perpendicular to the c-plane.

次に、Ｍｇを加速電圧５０〜６０ＫｅＶ、ドーズ量１０13〜１０14／ｃｍ2 でｎ−ＧａＮ層１表面に対して垂直にイオン注入する。ここで、マスク２は、イオン注入用のマスクとしても機能する。そのため、Ｍｇはトレンチ溝３の底面１ａと側面１ｂにドープされ、マスク２に覆われたｎ−ＧａＮ層１の表面１ｃにはドープされない。理想的には、側面１ｂはｎ−ＧａＮ層１表面に対して垂直であるためＭｇはドープされないが、実際には、厳密に垂直となるように側面１ｂを加工できなかったり、マスク２によるイオンの反射などによって、側面１ｂにもＭｇがドープされる。その後、窒素雰囲気中において１０００℃で熱処理を行うことで、ドーピングされたＭｇイオンは活性化し、ｐ型領域４が形成される（図１ｃ）。 Next, Mg is ion-implanted perpendicularly to the surface of the n-GaN layer 1 at an acceleration voltage of 50 to 60 KeV and a dose of 10 13 to 10 14 / cm 2 . Here, the mask 2 also functions as a mask for ion implantation. Therefore, Mg is doped on the bottom surface 1 a and the side surface 1 b of the trench groove 3 and is not doped on the surface 1 c of the n-GaN layer 1 covered with the mask 2. Ideally, the side surface 1b is perpendicular to the surface of the n-GaN layer 1 and is not doped with Mg. However, in practice, the side surface 1b cannot be processed to be strictly perpendicular, or ions formed by the mask 2 can be used. The side surface 1b is also doped with Mg due to the reflection. Thereafter, by performing heat treatment at 1000 ° C. in a nitrogen atmosphere, the doped Mg ions are activated and the p-type region 4 is formed (FIG. 1c).

次に、温度８０℃、濃度２５％のＴＭＡＨ水溶液によりトレンチ溝３をウェットエッチングする。ここで、ＴＭＡＨ水溶液によるエッチングは異方性を有しており、ＧａＮのｃ面をエッチングすることはできないが、ｍ面、ａ面、ｒ面などｃ面以外の面についてはエッチングすることができる。そのため、ｐ型領域４のうち、トレンチ溝３の底部に形成されたｐ型領域４ａは除去されないが、トレンチ溝３の側部に形成されたｐ型領域４ｂは除去される（図１ｄ）。このようにして、トレンチ溝底部にほぼ一致する領域にｐ型領域４ｂを形成することができる。   Next, the trench groove 3 is wet-etched with a TMAH aqueous solution having a temperature of 80 ° C. and a concentration of 25%. Here, the etching with the aqueous solution of TMAH has anisotropy, and the c-plane of GaN cannot be etched, but the surfaces other than the c-plane such as m-plane, a-plane, and r-plane can be etched. . Therefore, in the p-type region 4, the p-type region 4a formed at the bottom of the trench groove 3 is not removed, but the p-type region 4b formed at the side of the trench groove 3 is removed (FIG. 1d). In this way, the p-type region 4b can be formed in a region substantially coinciding with the trench groove bottom.

ウェットエッチングに用いるＴＭＡＨ水溶液は、温度５０〜１００℃、濃度１〜５０％の範囲であることが望ましい。濃度が１％未満では、エッチング速度が遅いため望ましくなく、５０％を超えると、過飽和状態になる可能性があり、沈殿物を生じることがあるため望ましくない。また、温度が５０℃未満では、エッチング速度が遅いため望ましくなく、温度が１００℃を超えると、溶液中に気泡が発生し、結晶に付着するため望ましくなく、溶媒の蒸発により濃度が変化してしまう恐れがある点でも望ましくない。より望ましいのは、濃度が６〜２５％、温度が８０〜１００℃の範囲である。   It is desirable that the TMAH aqueous solution used for wet etching has a temperature of 50 to 100 ° C. and a concentration of 1 to 50%. If the concentration is less than 1%, the etching rate is slow, which is undesirable. If it exceeds 50%, it may become supersaturated and may cause precipitation, which is undesirable. Also, if the temperature is less than 50 ° C., the etching rate is slow, which is not desirable. If the temperature exceeds 100 ° C., bubbles are generated in the solution and adhere to the crystal, which is undesirable. The concentration changes due to evaporation of the solvent. It is also undesirable in that there is a risk of losing. More desirably, the concentration is in the range of 6 to 25% and the temperature is in the range of 80 to 100 ° C.

その後、バッファードフッ酸によりマスク２を除去し、トレンチ溝３の内面にＣＶＤ法によりＳｉＯ2 からなるゲート絶縁膜５を形成し、トレンチ溝３の内部を埋めるように、ポリシリコンからなるゲート電極６を形成する（図１ｅ）。 Thereafter, the mask 2 is removed with buffered hydrofluoric acid, a gate insulating film 5 made of SiO 2 is formed on the inner surface of the trench groove 3 by CVD, and a gate electrode made of polysilicon is formed so as to fill the trench groove 3. 6 is formed (FIG. 1e).

以上の工程によって、形成したトレンチ溝３に対して自己整合的に、トレンチ溝３の底部にのみｐ型領域４ａを有したトレンチゲート構造を形成することができる。   Through the above steps, a trench gate structure having the p-type region 4a only at the bottom of the trench groove 3 can be formed in a self-aligned manner with respect to the formed trench groove 3.

本発明は、実施例１のようなトレンチゲート構造だけでなく、トレンチアイソレーションなどにも適用することができる。   The present invention can be applied not only to the trench gate structure as in the first embodiment but also to trench isolation.

実施例１では、ウェットエッチングにＴＭＡＨ水溶液を用いているが、ＴＭＡＨ水溶液以外には、ＫＯＨやＮａＯＨなどのアルカリ溶液を用いてもよい。ＴＭＡＨ水溶液と同様の異方性エッチングが可能である。ただし、ＴＭＡＨ水溶液は洗浄が容易であり、低温でエッチングが可能であるため、ＫＯＨやＮａＯＨなどよりも取り扱いが容易である点で優位である。   In Example 1, a TMAH aqueous solution is used for wet etching, but an alkaline solution such as KOH or NaOH may be used in addition to the TMAH aqueous solution. Anisotropic etching similar to that of a TMAH aqueous solution is possible. However, the TMAH aqueous solution is easy to clean and can be etched at a low temperature, which is advantageous in that it is easier to handle than KOH or NaOH.

また、実施例１では、トレンチ溝３の底部にｐ型領域４ａを形成しているが、本発明は、そのトレンチ溝底部にｎ型領域を形成する場合にも適用できる。また、ｎ−ＧａＮ層１は組成の異なる複数の層であってもよい。たとえば、下層をｎ−ＧａＮ層、上層をｎ- −ＡｌＧａＮ層とし、ｎ- −ＡｌＧａＮ層の表面からｎ−ＧａＮ層に達するようなトレンチ溝を形成し、そのｎ−ＧａＮ層であるトレンチ溝の底部にＭｇがドープされたｐ型領域を形成するような場合にも、本発明は適用することができる。逆に、ｎ−ＧａＮ層１に替えて、ｐ−ＧａＮ層としてトレンチ溝を形成し、そのｐ−ＧａＮ層であるトレンチ溝底部にＳｉがドープされたｎ型領域を形成する場合にも、本発明は適用できる。さらには、下層をｐ−ＧａＮ層、上層をｐ- −ＡｌＧａＮ層とし、ｐ- −ＡｌＧａＮ層の表面からｐ−ＧａＮ層に達するようなトレンチ溝を形成し、そのｐ−ＧａＮ層であるトレンチ溝の底部にＳｉがドープされたｎ型領域を形成するような場合にも、本発明は適用することができる。 In Example 1, the p-type region 4a is formed at the bottom of the trench groove 3, but the present invention can also be applied to the case where an n-type region is formed at the bottom of the trench groove. The n-GaN layer 1 may be a plurality of layers having different compositions. For example, the lower layer is an n-GaN layer, the upper layer is an n − -AlGaN layer, and a trench groove that reaches the n-GaN layer from the surface of the n − -AlGaN layer is formed, and the trench groove that is the n-GaN layer is formed. The present invention can also be applied to a case where a p-type region doped with Mg is formed at the bottom. Conversely, when the trench groove is formed as the p-GaN layer instead of the n-GaN layer 1 and the n-type region doped with Si is formed at the bottom of the trench groove as the p-GaN layer, The invention is applicable. Further, p-GaN layer underlying the top layer p - and -AlGaN layer, p - the trench grooves as reach the p-GaN layer is formed from the surface of the -AlGaN layer, trenches its p-GaN layer The present invention can also be applied to the case where an n-type region doped with Si is formed at the bottom of the substrate.

本発明の製造方法は、III 族窒化物半導体からなるトレンチ型の半導体装置に適用することができる。   The manufacturing method of the present invention can be applied to a trench type semiconductor device made of a group III nitride semiconductor.

実施例１のトレンチゲート構造の形成工程を示す図。FIG. 6 is a diagram showing a trench gate structure forming process according to the first embodiment.

符号の説明Explanation of symbols

１：ｎ−ＧａＮ層
２：マスク
３：トレンチ溝
４：ｐ型領域
５：ゲート絶縁膜
６：ゲート電極 1: n-GaN layer 2: mask 3: trench groove 4: p-type region 5: gate insulating film 6: gate electrode

Claims (4)

Ｇａを必須とするIII 族窒化物半導体からなり、ｃ面を主面とする半導体層表面の所定の位置にマスクを形成する工程と、
前記マスクを用いて、半導体層をエッチングしてトレンチ溝を形成する工程と、
ｎ型またはｐ型の不純物を、前記半導体層表面に対して垂直にイオン注入する工程と、
前記不純物を熱処理により活性化し、ｎ型領域またはｐ型領域を形成する工程と、
前記トレンチ溝の側面である前記半導体層を、アルカリ溶液によりウェットエッチングする工程と、
を有することを特徴とする半導体装置の製造方法。 A step of forming a mask at a predetermined position on the surface of the semiconductor layer comprising a group III nitride semiconductor essentially containing Ga and having a c-plane as a main surface;
Etching the semiconductor layer to form a trench groove using the mask;
implanting n-type or p-type impurities perpendicularly to the surface of the semiconductor layer;
Activating the impurity by heat treatment to form an n-type region or a p-type region;
A step of wet etching the semiconductor layer, which is a side surface of the trench groove, with an alkaline solution;
A method for manufacturing a semiconductor device, comprising: 前記アルカリ溶液は、ＴＭＡＨ、ＫＯＨ、ＮａＯＨのいずれかを含む溶液であることを特徴とする請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the alkaline solution is a solution containing any of TMAH, KOH, and NaOH. 前記アルカリ溶液は、ＴＭＡＨ水溶液であることを特徴とする請求項２に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 2, wherein the alkaline solution is a TMAH aqueous solution. 前記半導体装置は、トレンチゲート型であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a trench gate type.
JP2007041371A 2007-02-21 2007-02-21 Manufacturing method of semiconductor device Expired - Fee Related JP5141037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041371A JP5141037B2 (en) 2007-02-21 2007-02-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041371A JP5141037B2 (en) 2007-02-21 2007-02-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008205315A true JP2008205315A (en) 2008-09-04
JP5141037B2 JP5141037B2 (en) 2013-02-13

Family

ID=39782468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041371A Expired - Fee Related JP5141037B2 (en) 2007-02-21 2007-02-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5141037B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905432B2 (en) 2015-03-24 2018-02-27 Toyoda Gosei Co., Ltd. Semiconductor device, method for manufacturing the same and power converter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056390B2 (en) * 2018-06-07 2022-04-19 株式会社豊田中央研究所 Manufacturing method of nitride semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905432B2 (en) 2015-03-24 2018-02-27 Toyoda Gosei Co., Ltd. Semiconductor device, method for manufacturing the same and power converter

Also Published As

Publication number Publication date
JP5141037B2 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
CN101677063B (en) Semiconductor device and a method of manufacturing the semiconductor device
JP4008860B2 (en) Manufacturing method of semiconductor device
US6440807B1 (en) Surface engineering to prevent EPI growth on gate poly during selective EPI processing
US9947537B2 (en) Method of forming a P-type ohmic contact in group-III nitride semiconductors
WO2007105281A1 (en) Process for producing compound semiconductor device and etchant
US20190311914A1 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
JP5329835B2 (en) Manufacturing method of semiconductor device
JP2009099702A (en) Semiconductor device and its manufacturing method
US10446648B2 (en) Semiconductor device and manufacturing method thereof
US20120100684A1 (en) Method of fabricating semiconductor device
CN105552125A (en) Semiconductor structure and manufacturing method thereof
US7569464B2 (en) Method for manufacturing a semiconductor device having improved across chip implant uniformity
JP5141037B2 (en) Manufacturing method of semiconductor device
JP2006351762A (en) Semiconductor device and its manufacturing method
WO2014063380A1 (en) Manufacturing method of mosfet
CN107658227B (en) Source/drain forming method and semiconductor device forming method
JP7047578B2 (en) Nitride semiconductor device and manufacturing method of nitride semiconductor device
JP6642465B2 (en) Method for manufacturing semiconductor device
US8362530B2 (en) Semiconductor device including MISFET and its manufacture method
JP5446558B2 (en) Manufacturing method of semiconductor device
JP2007288051A (en) Semiconductor device, and manufacturing method thereof
JP6582736B2 (en) Manufacturing method of nitride semiconductor device
KR100765617B1 (en) Salicidation method for semiconductor manufacturing
KR100800950B1 (en) Gate electrode forming method for semiconductor device
KR100552825B1 (en) A method for forming source/drain of semiconductor device using the epitaxial process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5141037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees