JP2008182326A - ラインカード装置、スイッチ装置、及び、経路情報学習方法 - Google Patents

ラインカード装置、スイッチ装置、及び、経路情報学習方法 Download PDF

Info

Publication number
JP2008182326A
JP2008182326A JP2007012621A JP2007012621A JP2008182326A JP 2008182326 A JP2008182326 A JP 2008182326A JP 2007012621 A JP2007012621 A JP 2007012621A JP 2007012621 A JP2007012621 A JP 2007012621A JP 2008182326 A JP2008182326 A JP 2008182326A
Authority
JP
Japan
Prior art keywords
information
input
storage unit
identification information
learning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007012621A
Other languages
English (en)
Inventor
Shuichi Nishitsu
秀一 西津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SII Network Systems Inc
Original Assignee
SII Network Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SII Network Systems Inc filed Critical SII Network Systems Inc
Priority to JP2007012621A priority Critical patent/JP2008182326A/ja
Publication of JP2008182326A publication Critical patent/JP2008182326A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

【課題】 フラッディングの時間を短縮することができるラインカード装置、スイッチ装置、及び、経路情報学習方法を提供する。
【解決手段】 データを中継するスイッチ装置に備えられるスイッチ装置100が、ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部125−1と、データ入力を受け付け、データ出力を行うポート101と、ポート101から入力されるデータの送信元情報となる通信装置識別情報がアドレス情報記憶部125−1に記憶されているか否かを判定し、通信装置識別情報がアドレス情報記憶部125−1に記憶されていないと判定した場合、当該通信装置識別情報に対応する経路情報が学習されるまでの間の一時的な仮学習情報として、ポート101に設定されているポート識別情報と通信装置識別情報とを対応付けた仮学習情報をアドレス情報記憶部125−1に書き込む。
【選択図】 図2

Description

本発明は、主にラインカード装置、スイッチ装置、及び、経路情報学習方法に関する。
従来、図7に示すように、複数の独立したLAN(Local Area Network)セグメントをポートを介して接続する役割を持つレイヤ2スイッチ装置(以下、スイッチ装置100aと記載する)がある。
このスイッチ装置100aはセグメント3−101a、3−102a、3−201a、3−202aのいずれかからフレームを受信すると、フレームが壊れていないか判定し、フレームの宛先アドレス情報に基づき、スイッチ装置100aに接続された他のセグメントにフレームを送信するか否かの判定を行う。図7において、アドレス情報は、ノード装置、すなわち通信装置の識別情報であるMAC(Media Access Control)アドレスである。
スイッチ装置100aはいずれのセグメントにいずれのノード装置が所属しているかを示す、ノード装置のMACアドレスと、ポートを識別するポート識別情報とを対応付けた経路情報をテーブルとして記憶している。この経路情報を参照することにより、スイッチ装置100aは、フレームの宛先アドレス情報が示すノード装置が所属しているセグメントが接続するポートにのみフレームを送信する。
また、図7に示すように、フレームの宛先アドレス情報であるMACアドレス「E」と一致するノード装置のMACアドレスがアドレス情報記憶部のテーブルに登録されていない場合、スイッチ装置100aはフラッディング、すなわち、フレームを複製し、フレームが入力されたセグメント以外の全てのセグメントに対してフレームを送信する処理を行う。
ところで、スイッチ装置100aに接続するセグメントに大量のノード装置が所属することがある。このような場合、人による手作業でセグメント3−101a、3−102a、3−201a、3−202aを構成するノード装置の経路情報をスイッチ装置100aに入力することは非常に面倒な作業となるという問題があった。
そこでスイッチ装置100aは、スイッチ装置100aに入力されるフレーム情報を元に、いずれのセグメントに、すなわち、スイッチ装置100aから見るといずれのポートの先にいずれのノード装置が所属しているかを示す経路情報を学習し、アドレステーブルを更新する機能が備えられている。
また、昨今、ネットワークの規模の拡大に伴い、図8に示すような、複数のラインカード装置120−1aと、一つ又は複数の制御カード装置110aとを備えるような、大きな通信能力をもつスイッチ装置100aが利用されている。このようなスイッチ装置100aにおいて、複数のラインカード装置から各々入力される送信元アドレス情報の経路情報を学習し、スイッチ装置100a全体で、すなわち、制御カード装置110aとラインカード装置120−1aとラインカード装置120−2aとで共有化している。ここで、共有化とは、制御カード装置110aとラインカード装置120−1aとラインカード装置120−2aとがそれぞれ有する経路情報の記憶装置であるアドレス情報記憶部115a、アドレス情報記憶部125−1a、アドレス情報記憶部125−2aとにおける経路情報が同期していることをさす。
制御カード装置110aは、経路制御部111aと、アドレス情報記憶部115aとを有する。経路制御部111aは、スイッチ装置100a全体の各アドレス記憶部が記憶する経路情報の書き込み、書き換え、消去を行うことにより経路情報を管理する。また、アドレス情報記憶部115aは、経路情報をテーブルとして記憶する。ラインカード装置120−1aとラインカード装置120−2aとは、同様の構成である。以下の説明では、ラインカード装置120−1aとラインカード装置120−2aとの代表としてラインカード装置120−1aの構成を説明する。ラインカード装置120−1aは、経路情報をテーブルとして記憶するアドレス情報記憶部125−1aと、入力されたフレームに対しアドレス情報記憶部125−1aに記憶される経路情報とに基づき、フレームの出力先のポートを判定するフォワーディング部121−1aとを備える。
スイッチ装置100aにおいて、ラインカード装置120−1aにフレームが入力されると、フォワーディング部121−1aはアドレス情報記憶部125−1aを参照し、既に該当する経路情報が学習されている場合、すなわち、宛先となるノード装置の識別情報に対応する経路情報がアドレス情報記憶部125−1aに書き込まれている場合、その経路情報に従って出力先のポート識別情報に対応するポートに入力されたフレームを出力する。
次に、フォワーディング部121−1aは、アドレス情報記憶部125−1aを参照し、入力されたフレームの送信元のノード装置のアドレス情報に対応する経路情報の有無を判定し、送信元のノード装置のアドレス情報に対応する経路情報が無い場合、フレームの送信元のアドレス情報を未学習のアドレス情報として、フレームが入力されたポートのポート識別情報とともに、制御カード装置110aに出力する。制御カード装置110aにおいて、経路制御部111aは、ラインカード装置120−1aから未学習のアドレス情報と、ポート識別情報とが入力されると、当該アドレス情報と、ポート識別情報とを対応付けた経路情報を作成し、アドレス情報記憶部115aに書き込むことにより、経路情報の学習を行う。
経路制御部111aは学習完了後、スイッチ装置100aが有する全てのラインカード装置がそれぞれ有するアドレス情報記憶部に、学習した経路情報を送信する。ラインカード装置120−1aは、上記の経路情報を受け取るとアドレス情報記憶部125−1aに経路情報を書き込み、ラインカード装置120−2aも同様に、上記の経路情報を受け取るとアドレス情報記憶部125−2aに経路情報を書き込むことにより、経路情報を学習する。
また、複数のラインカード装置を備え、ルーティング情報、すなわち経路情報を同期する装置として、特許文献1に示すルーティング装置が提案されている。
特開2005−218106号公報
しかしながら、上述した技術において、図9のシーケンス図に示すように、スイッチ装置100aは、送信元の経路情報がアドレス情報記憶部に書き込まれていない未学習フレーム、例えば、ノード装置31aから送信されるフレームを受信した後も、以下の4ステップの間は学習がスイッチ装置100aに反映されないこととなる。
(ステップA1)ラインカード装置120−1aが、未学習の受信元アドレス情報を制御カード装置110aに送信する。
(ステップA2)制御カード装置110aが、経路情報を自身のアドレス情報記憶部115aに書き込む。
(ステップA3)制御カード装置110aが、書き込んだ経路情報をラインカード装置120−1a及びラインカード装置120−2aに通知する。
(ステップA4)ラインカード装置120−1a及びラインカード装置120−2aが、制御カード装置110aから受け取った経路情報を、学習情報としてそれぞれ自身のアドレステーブルに書き込む。
したがって、上述した3ステップの間に未学習フレームの送信元アドレスを送信先とするフレームがスイッチ装置100aに入力されると、スイッチ装置100aにおいてフラッディングされるため、データ通信量、スイッチ装置100aの情報処理量の増大につながるという問題がある。
本発明は、このような事情を考慮し、上記の問題を解決すべくなされたもので、その目的は、送信元の経路情報がアドレス情報記憶部に書き込まれていない未学習フレームを受信してから学習がスイッチ装置に反映される間の時間を短縮することができるラインカード装置、スイッチ装置、及び、経路情報学習方法を提供することにある。
上記問題を解決するために、本発明のラインカード装置は、学習により経路情報を更新して、当該経路情報に基づいてデータを中継するスイッチ装置に備えられるラインカード装置であって、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、データの入出力を行う入出力ポートと、前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、前記判定部が前記アドレス情報記憶部に前記通信装置識別情報が記憶されていないと判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部とを有することを特徴とするラインカード装置である。
また、本発明は、前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、フレームが入力される前記入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けて、前記スイッチ装置に備えられる他のラインカード装置に対し、アドレス情報記憶部に記憶させる仮学習情報として出力する学習情報出力部をさらに有することを特徴とする。
また、本発明は、前記スイッチ装置に備えられる他のラインカード装置から出力される仮学習情報を入力する学習情報入力部をさらに有し、前記アドレス情報更新部が、前記学習情報入力部から入力される前記仮学習情報を前記アドレス情報記憶部に書き込むことを特徴とする。
また、本発明は、前記スイッチ装置に備えられる制御カード装置からポート識別情報と通信装置識別情報とを含む経路情報の入力を受け付ける経路情報入力部をさらに有し、前記アドレス情報更新部は、前記経路情報入力部から入力される経路情報を前記アドレス情報記憶部に記憶し、前記仮学習情報を前記アドレス情報記憶部から消去することを特徴とする。
また、本発明のスイッチ装置は、ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置であって、前記ラインカード装置は、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、データの入出力を行う入出力ポートと、前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部とを有することを特徴とするスイッチ装置である。
また、本発明の経路情報学習方法は、ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置における経路情報学習方法であって、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報をアドレス情報記憶部に記憶するステップと、データの入力を受け付けるステップと、入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定するステップと、前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むステップとを有することを特徴とする経路情報学習方法である。
本発明によれば、経路情報に基づいてデータを中継するスイッチ装置に備えられるラインカード装置が、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とを対応付けて経路情報として記憶するアドレス情報記憶部と、データの入出力を行う入出力ポートと、前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報に記憶されているか否かを判定する判定部と、前記判定部が前記アドレス情報記憶部に前記通信装置識別情報が記憶されていないと判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部とを有することとした。
これにより、送信元情報がアドレス情報記憶部に記憶されていない通信装置識別情報のフレームを受信したラインカード装置は、制御カード装置を介さずに、直ちにポート識別情報と通信装置識別情報とを対応付けて当該ラインカード装置内のアドレス情報記憶部に書き込むことができ、当該通信装置識別情報を宛先とするフレームを受信する際、フラッディング処理を行う期間を短縮することが可能となるという効果がある。
また、この発明によれば、前記アドレス情報更新部は、前記判定部が前記アドレス情報記憶部に前記通信装置識別情報が記憶されていないと判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、フレームが入力される前記入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けて、前記スイッチ装置に備えられる他のラインカード装置に対し、アドレス情報記憶部に記憶させる仮学習情報として出力する学習情報出力部をさらに有することとした。
これにより、送信元情報がアドレス情報記憶部に記憶されていない通信装置識別情報の場合、制御カード装置を介さずに学習情報を他のラインカード装置に出力することが可能となる。したがって、他のラインカード装置において、フラッディング処理を行う未学習の宛先情報を有するフレームを受信する時間帯を、短縮することが可能となる効果がある。
また、この発明によれば、前記スイッチ装置に備えられる他のラインカード装置から出力される仮学習情報を入力する学習情報入力部と、前記学習情報入力部から入力される前記仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部とを有することとした。
これにより、他のラインカード装置から出力される仮学習情報をアドレス情報記憶部に書き込むことが可能となるため、制御カード装置を介する場合よりも迅速にアドレス情報記憶部に学習情報を書き込むことが可能となるという効果がある。
また、この発明によれば、前記スイッチ装置に備えられる制御カード装置からポート識別情報と通信装置識別情報とを含む経路情報の入力を受け付ける経路情報入力部をさらに有し、前記アドレス情報更新部は、前記経路情報入力部から入力される経路情報を前記アドレス情報記憶部に記憶し、前記仮学習情報を前記アドレス情報記憶部から消去することとした。
これにより、制御カード装置から入力される経路情報を優先してアドレス情報記憶部に書き込むことが可能となり、これによって、スイッチ装置全体のポート識別情報と通信装置識別情報との対応付けを制御することができるという効果がある。
以下、本発明の一実施形態によるネットワークシステムにおけるスイッチ装置100を図面を参照して説明する。
図1は、本実施形態によるネットワークシステムを示す概略ブロック図である。ネットワークシステムは、セグメント3−101と、セグメント3−102と、セグメント3−201と、セグメント3−202とが、スイッチ装置100に接続する。
セグメント3−101は、ノード装置31、ノード装置32からなるLANセグメントである。セグメント3−102は、ノード装置33、ノード装置34からなるLANセグメントである。セグメント3−201は、ノード装置35からなるLANセグメントである。セグメント3−202は、ノード装置36、ノード装置37、ノード装置38からなるLANセグメントである。
ノード装置31〜38は、例えば、パーソナルコンピュータ、PDA(Personal Digital Assistants:情報携帯端末)、携帯電話などのコンピュータ端末であり、それぞれ固有の通信装置識別情報であるMACアドレスによって識別可能である。本実施形態においては、ノード装置31〜38のそれぞれに付されるMACアドレスをA〜Hとして説明する。
スイッチ装置100は、LANセグメントからの通信を実現するポート101、ポート102、ポート201、ポート202を備えている。
次に、スイッチ装置100の内部構成について図面を用いて説明する。
図2は、スイッチ装置100の構成を示すブロック図である。スイッチ装置100は、制御カード装置110、ラインカード装置120−1、ラインカード装置120−2を備える。
ラインカード装置120−1と、ラインカード装置120−2とは、同様の構成を有しており、以下、ラインカード装置120−1を例として、その構成を説明する。ラインカード装置120−1は、ポート101、ポート102、フォワーディング部121−1、アドレス情報記憶部125−1、フレーム通信部126−1、学習情報通信部127−1、制御情報通信部128−1を備える。
アドレス情報記憶部125−1は、図3に示すように、MACアドレスと、当該MACアドレスに対応するノード装置が接続するポート識別情報とが対応付けられたアドレス情報(以下、経路情報という)と、当該経路情報が、仮学習情報であるか否かを識別するフラグとを対応付けて、テーブルとして記憶している。例えば、フラグが、1であれば仮学習情報であることを示し、0であれば仮学習情報ではなく、制御カード装置110からの書き込み命令信号によって書き込まれた正式な経路情報であるとする。
また、本実施形態において、学習する、或いは、学習とは、アドレス情報記憶部115、アドレス情報記憶部125−1、又は、アドレス情報記憶部125−2に記憶されていないMACアドレスと、当該MACアドレスが付されたノード装置のセグメントが接続するポートのポート識別情報とからなる経路情報を、アドレス情報記憶部115、アドレス情報記憶部125−1、又は、アドレス情報記憶部125−2に新規の経路情報として書き込むことをさす。
フォワーディング部121−1は、CPU(central processing unit)及び各種メモリから構成され、基本機能部122−1と、学習制御部123−1とを備える。基本機能部122−1は、入力されたフレームの宛先情報と、アドレス情報記憶部125−1が記憶する経路情報とに基づき、フレームを転送する。本実施形態において、フレームとは、宛先情報と送信元情報とを含むヘッダ部と、送信データを含むデータ部とを含む情報である。また、宛先情報は、フレームの宛先のノード装置31〜38を示す情報であり、MACアドレスを含む情報である。また、送信元情報は、フレームの送信元のノード装置31〜38を示す情報であり、MACアドレスを含む情報である。
学習制御部123−1は、入力されたフレームの送信元情報のMACアドレスに対応する経路情報がアドレス情報記憶部125−1に書き込まれているか否かを判定することによって、送信元のMACアドレスが未学習であるか否かを判定する。また、学習制御部123−1は、送信元情報のMACアドレスが未学習であると判定した場合、アドレス情報記憶部125−1に仮学習情報を書き込む。ここで、仮学習情報は、仮学習情報であることを示すフラグと、経路情報とを含む情報である。また、学習制御部123−1は、自身以外のラインカード装置、すなわち本実施形態の場合、学習情報通信部127−1を介してラインカード装置120−2に仮学習情報を出力し、制御情報通信部128−1を介して制御カード装置110に、経路情報を含む学習要求信号を出力する。また、学習制御部123−1は、他のラインカードであるラインカード装置120−2から仮学習情報が入力されると、仮学習情報をアドレス情報記憶部125−1に書き込み、制御カード装置110から経路情報が入力されると、仮学習情報を削除し、経路情報を書き込む。
フレーム通信部126−1は、ラインカード装置120−2との、フレームの入出力を行う。学習情報通信部127−1は、ラインカード装置120−2との、仮学習情報の入出力を行う。制御情報通信部128−1は、制御カード装置110との、学習要求信号や、経路情報書込命令信号等の制御情報の入出力を行う。また、制御カード装置110から経路情報が入力されると、アドレス情報記憶部125−1に経路情報を書き込む。
ポート101は、セグメント3−101と接続する。ポート102は、セグメント3−102と接続する。
制御カード装置110は、経路制御部111と、アドレス情報記憶部115とを備える。アドレス情報記憶部115は、図4に示すように、MACアドレスと、ポート識別情報とを対応付けた経路情報をテーブルとして記憶する。
経路制御部111は、CPU及び各種メモリから構成され、アドレス情報記憶部115に対して、経路情報の書き込み、書き換え、消去等を行うことにより、アドレス情報記憶部115の経路情報を更新する。また、ラインカード装置120−1、又は、ラインカード装置120−2から学習要求信号を受信し、更新した経路情報を経路情報として、ラインカード装置120−1と、ラインカード装置120−2とに出力する。
次に、本発明の一実施形態によるネットワークシステムにおけるスイッチ装置100の動作について説明する。
なお、前提として、図3、4に示すように、スイッチ装置100において、ノード装置32〜38までのMACアドレス「B〜H」と、それぞれ対応するポート識別情報とが対応付けられて記憶されているものとし、ノード装置31のMACアドレス「A」に対応するポート識別情報は未学習であるとする。
また、スイッチ装置100において、ラインカード装置120−1は、ノード装置35宛のフレーム、すなわち、宛先情報がMACアドレス「E」であるフレームがノード装置31から入力される。
フォワーディング部121−1において、基本機能部122−1は、ポート101を介してフレームが入力されると、入力されたポートのポート識別情報を基本機能部122−1が内部に有するメモリ領域に記憶し、入力されたフレームの宛先情報のMACアドレス「E」を読み出す。基本機能部122−1は、アドレス情報記憶部125−1のテーブルを読み出し、アドレス情報記憶部125−1にMACアドレス「E」に対応する経路情報が書き込まれているか否かの判定を行う。
基本機能部122−1がアドレス情報記憶部125−1にMACアドレス「E」に対応する経路情報が書き込まれていると判定した場合、基本機能部122−1は、対応するポート識別情報を読み出し、当該ポート識別情報に対応するポートにフレームを出力する。また、ステップS3において、アドレス情報記憶部125−1にMACアドレス「E」に対応する経路情報が書き込まれていないと判定した場合、フレームを複製し、フレームが入力されたポート101以外のポートである、ポート102、ポート201、ポート202すべてに複製したフレームを出力する。以上、説明した基本機能部122−1による処理がフォワーディング処理であり、スイッチ装置100において、フレームが入力される都度、随時行われているものとする。
次に、スイッチ装置100において、MACアドレス「E」が付されるノード装置35宛のフレームがノード装置31から入力される場合について、ノード装置31とのデータを送受信するラインカード装置120−1と、制御カード装置110とにおける学習過程を、図5のフローチャートを用いて説明する。スイッチ装置100にフレームが入力されると、基本機能部122−1は、入力されたフレームの送信元情報と、フレームが入力されたポートのポート識別情報「101」とを学習制御部123−1に出力する(ステップS1)。学習制御部123−1は、フレームの送信元情報と、フレームが入力されたポートのポート識別情報「101」とが入力されると、アドレス情報記憶部125−1に記憶されるテーブルを読み出す(ステップS2)。
学習制御部123−1は、読み出したアドレス情報記憶部125−1のテーブルに、入力された送信元情報のMACアドレス「A」に対応する経路情報が書き込まれているか否かの判定を行うことにより、送信元情報のMACアドレス「A」が学習済みであるか未学習であるかを判定する(ステップS3)。
学習制御部123−1は、送信元情報のMACアドレス「A」が学習済みであると判定すると、学習過程の処理を終了する(ステップS4)。
ここでは、図3に示すように、送信元情報のMACアドレス「A」がアドレス情報記憶部125−1に記憶されていないので、学習制御部123−1は、送信元情報のMACアドレス「A」が未学習であると判定すると、送信元情報のMACアドレス「A」と、フレームが入力されたポート識別情報「101」とを仮学習情報として、アドレス情報記憶部125−1に書き込む(ステップS5)。
学習制御部123−1は、仮学習情報を学習情報通信部127−1を介してラインカード装置120−2に出力する。また、一方で、学習制御部123−1は、仮学習情報を含む学習要求信号を制御情報通信部128−1を介して、制御カード装置110に出力する。ラインカード装置120−2の学習制御部123−2は、学習情報通信部127−2を介して仮学習情報が入力されると、入力された仮学習情報をアドレス情報記憶部125−2に書き込む(ステップS6)。
制御カード装置110において、ラインカード装置120−1から学習要求信号が入力されると、経路制御部111は、学習要求信号に含まれる仮学習情報のMACアドレス「A」と、ポート識別情報「101」とを対応付けて、アドレス情報記憶部115に書き込む。(ステップS7)この書き込み処理により、制御カード装置110においてMACアドレス「A」と、ポート識別情報「101」とが対応付けられた経路情報が正式に学習されることとなる。
経路制御部111は、学習したMACアドレス「A」と、ポート識別情報「101」とが対応付けられた経路情報をラインカード装置120−1と、ラインカード装置120−2とに出力する(ステップS8)。
ラインカード装置120−1において、制御情報通信部128−1は、制御カード装置110から経路情報が入力されると、アドレス情報記憶部125−1に経路情報のMACアドレス「A」と、ポート識別情報「101」とのペアに対応する仮学習情報を検索し、対応する仮学習情報が見つかった場合、仮学習情報のフラグを0に書き換えることによって、正式な経路情報とする。制御情報通信部128−1は、アドレス情報記憶部125−1にMACアドレス「A」と、ポート識別情報「101」とのペアに対応する仮学習情報がない場合、MACアドレス「A」と、ポート識別情報「101」を正式な経路情報としてアドレス情報記憶部125−1に書き込む。同様に、ラインカード装置120−2においても、制御情報通信部128−2が、アドレス情報記憶部125−2に正式な経路情報を書き込む(ステップS9)。
以上のステップS1〜9の動作処理を行うことにより、以下の効果がある。すなわち、図9のシーケンス図に示すように、従来においては、制御カード装置110aからラインカード装置120−1aとラインカード装置120−2aとに経路情報が出力され、ラインカード装置120−1aとラインカード装置120−2aとにおいて、正式に経路情報が書きこまれるまで、すなわち、ステップA4の処理が完了するまでの間、ノード装置31aが宛先となるフレームがフラッディングされていた。しかしながら、本実施形態によれば、図6のシーケンス図に示すように、ラインカード装置120−1からラインカード装置120−2に仮学習情報を出力し、アドレス情報記憶部125−2に仮学習情報が書きこまれるため、仮学習情報が書き込まれてから制御カード装置110から経路情報が出力され、正式に経路情報がアドレス情報記憶部125−1、アドレス情報記憶部125−2に書きこまれるまでの間のフラッディングされる期間を短縮することが可能となる効果がある。
なお、仮学習情報の削除方法は、例えば、制御カード装置110から入力される経路情報に対応する仮学習情報がアドレス情報記憶部125−1に記憶されている場合、制御情報通信部128−1が、フラグを0にすることでも良いし、制御情報通信部128−1が、新たに経路情報を経路情報としてアドレス情報記憶部125−1に書き込み、対応する仮学習情報を削除する方法でもよく、アドレス情報記憶部125−1の仮学習情報を、正式な経路情報とする方法であればいずれの削除方法でも適用可能である。
本実施形態において、スイッチ装置100が備える制御カード装置110は1つとしたが、制御カード装置が複数であっても適用可能である。また、スイッチ装置100が備えるラインカード装置はラインカード装置120−1とラインカード装置120−2としたが、これに限られず、ラインカード装置120−1のみであっても良いし、3つ以上のラインカード装置であっても適用可能である。また、ラインカード装置120−1及びラインカード装置120−2が備えるポートはそれぞれ2つのポートとしたが、それぞれ3つ以上のポートを備える構成であっても適用可能である。
なお、上述のスイッチ装置100は、内部にコンピュータシステムを有している。そして、スイッチ装置100のラインカード装置120−1、ラインカード装置120−2の動作の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータシステムが読み出して実行することによって、上記処理が行われる。ここでいうコンピュータシステムとは、CPU及び各種メモリやOS、周辺機器等のハードウェアを含むものである。
また、図5に示す各ステップを実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、また、図2に示すスイッチ装置100の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、スイッチ装置100における未学習の経路情報の学習処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものであってもよい。
また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、フラッシュメモリ等の書き込み可能な不揮発性メモリ、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(例えばDRAM(Dynamic Random Access Memory))のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
本発明の一実施形態によるネットワークシステムの全体構成を示すブロック図である。 同実施形態によるスイッチ装置100の内部構成を示すブロック図である。 同実施形態によるアドレス情報記憶部125−1が記憶するデータ例を示すテーブルである。 同実施形態によるアドレス情報記憶部115が記憶するデータ例を示すテーブルである。 同実施形態による学習処理の動作フローを示す図である。 同実施形態におけるノード装置31宛のフレームに対するフラッディング期間を示す図である。 従来によるネットワークシステムの全体構成を示すブロック図である。 従来によるスイッチ装置100aの内部構成を示すブロック図である。 従来におけるノード装置31a宛のフレームに対するフラッディング期間を示す図である。
符号の説明
100 スイッチ装置
3−101 セグメント
3−102 セグメント
3−201 セグメント
3−202 セグメント
31、32、33、34、35、36、37、38 ノード装置(通信装置)
101 ポート(入出力ポート)
102 ポート(入出力ポート)
201 ポート(入出力ポート)
202 ポート(入出力ポート)
110 制御カード装置
111 経路制御部
115 アドレス情報記憶部
120−1 ラインカード装置
120−2 ラインカード装置
121−1 フォワーディング部
121−2 フォワーディング部
122−1 基本機能部
122−2 基本機能部
123−1 学習制御部(判定部、学習情報入力部、学習情報出力部)
123−2 学習制御部(判定部、学習情報入力部、学習情報出力部)
125−1 アドレス情報記憶部
125−2 アドレス情報記憶部
126−1 フレーム通信部
126−2 フレーム通信部
127−1 学習情報通信部
127−2 学習情報通信部
128−1 制御情報通信部(経路情報入力部)
128−2 制御情報通信部(経路情報入力部)
100a スイッチ装置
101a ポート
102a ポート
201a ポート
202a ポート
110a 制御カード装置
111a 経路制御部
115a アドレス情報記憶部
120−1a ラインカード装置
120−2a ラインカード装置
121−1a フォワーディング部
121−2a フォワーディング部
125−1a アドレス情報記憶部
125−2a アドレス情報記憶部
31a、32a、33a、34a、35a、36a、37a、38a ノード装置(通信装置)

Claims (6)

  1. 学習により経路情報を更新して、当該経路情報に基づいてデータを中継するスイッチ装置に備えられるラインカード装置であって、
    入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、
    データの入出力を行う入出力ポートと、
    前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、
    前記判定部が前記アドレス情報記憶部に前記通信装置識別情報が記憶されていないと判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部と
    を有することを特徴とするラインカード装置。
  2. 前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、フレームが入力される前記入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けて、前記スイッチ装置に備えられる他のラインカード装置に対し、アドレス情報記憶部に記憶させる仮学習情報として出力する学習情報出力部をさらに有する
    ことを特徴とする請求項1に記載のラインカード装置。
  3. 前記スイッチ装置に備えられる他のラインカード装置から出力される仮学習情報を入力する学習情報入力部をさらに有し、
    前記アドレス情報更新部が、前記学習情報入力部から入力される前記仮学習情報を前記アドレス情報記憶部に書き込む
    ことを特徴とする請求項1又は2に記載のラインカード装置。
  4. 前記スイッチ装置に備えられる制御カード装置からポート識別情報と通信装置識別情報とを含む経路情報の入力を受け付ける経路情報入力部をさらに有し、
    前記アドレス情報更新部は、前記経路情報入力部から入力される経路情報を前記アドレス情報記憶部に記憶し、前記仮学習情報を前記アドレス情報記憶部から消去する
    ことを特徴とする請求項1から3のいずれか一項に記載のラインカード装置。
  5. ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置であって、
    前記ラインカード装置は、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、データの入出力を行う入出力ポートと、前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部と
    を有することを特徴とするスイッチ装置。
  6. ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置における経路情報学習方法であって、
    入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報をアドレス情報記憶部に記憶するステップと、
    データの入力を受け付けるステップと、
    入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定するステップと、
    前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むステップと
    を有することを特徴とする経路情報学習方法。
JP2007012621A 2007-01-23 2007-01-23 ラインカード装置、スイッチ装置、及び、経路情報学習方法 Withdrawn JP2008182326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007012621A JP2008182326A (ja) 2007-01-23 2007-01-23 ラインカード装置、スイッチ装置、及び、経路情報学習方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007012621A JP2008182326A (ja) 2007-01-23 2007-01-23 ラインカード装置、スイッチ装置、及び、経路情報学習方法

Publications (1)

Publication Number Publication Date
JP2008182326A true JP2008182326A (ja) 2008-08-07

Family

ID=39725912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007012621A Withdrawn JP2008182326A (ja) 2007-01-23 2007-01-23 ラインカード装置、スイッチ装置、及び、経路情報学習方法

Country Status (1)

Country Link
JP (1) JP2008182326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209855A (ja) * 2011-03-30 2012-10-25 Nec Corp スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120642A (ja) * 2002-09-27 2004-04-15 Nec Corp ルータ装置、及び転送制御方法
JP2005218106A (ja) * 2004-02-02 2005-08-11 Samsung Electronics Co Ltd 分散構造ルータ及び分散構造ルータのルーティング処理方法
JP2006129036A (ja) * 2004-10-28 2006-05-18 Fujitsu Ltd Macアドレス学習装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120642A (ja) * 2002-09-27 2004-04-15 Nec Corp ルータ装置、及び転送制御方法
JP2005218106A (ja) * 2004-02-02 2005-08-11 Samsung Electronics Co Ltd 分散構造ルータ及び分散構造ルータのルーティング処理方法
JP2006129036A (ja) * 2004-10-28 2006-05-18 Fujitsu Ltd Macアドレス学習装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209855A (ja) * 2011-03-30 2012-10-25 Nec Corp スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム

Similar Documents

Publication Publication Date Title
CN106998297B (zh) 一种虚拟机迁移方法和装置
CN108199967B (zh) 路由处理方法及装置
US10547567B2 (en) Packet forwarding
WO2016124105A1 (zh) 一种媒体接入控制地址学习方法、设备和系统
US20050248970A1 (en) Distributed content addressable memory
WO2015196815A1 (zh) Ip硬盘与存储系统,及其数据操作方法
US11360799B2 (en) Virtual machine live migration with seamless network connectivity
JP4918862B2 (ja) リンクトレースフレーム転送プログラム、リンクトレースフレーム転送装置、リンクトレースフレーム転送方法
WO2019085975A1 (zh) 一种网络拓扑显示方法及网络管理设备
WO2020134827A1 (zh) 一种用于片上网络的路径创建方法、装置及电子设备
JP2019185744A (ja) 暗号ドメイン間における動的リソース割り振りのための技法
CN108540386B (zh) 一种防止业务流中断方法及装置
CN109391548A (zh) 表项迁移方法、装置及网络通信系统
CN106921577B (zh) Mac地址学习方法及装置
CN105959226A (zh) 建立转发表项的方法及装置
JP2008182326A (ja) ラインカード装置、スイッチ装置、及び、経路情報学習方法
JP3848268B2 (ja) 計算機システム、計算機装置、計算機システムにおけるデータアクセス方法及びプログラム
JP2005130366A (ja) パケット転送経路制御装置および制御プログラム
WO2016173196A1 (zh) 地址映射关系的学习方法及装置
WO2017117955A1 (zh) 一种路由同步方法、设备及通信系统
JP4783751B2 (ja) 中継装置、中継方法および中継プログラム
JP2009187272A (ja) 分散メモリマルチプロセッサシステムにおけるメモリ移行のための装置及び方法
JP4963417B2 (ja) スイッチ装置、及び、フラッディング方法
KR100303329B1 (ko) 언매니지드 이더넷 스위치의 자동 맥 주소 관리 장치 및 방법
JP2016100621A (ja) 伝送装置、伝送システム及び伝送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Effective date: 20091113

Free format text: JAPANESE INTERMEDIATE CODE: A7421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Effective date: 20111214

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A761 Written withdrawal of application

Effective date: 20120330

Free format text: JAPANESE INTERMEDIATE CODE: A761