JP2008182326A - ラインカード装置、スイッチ装置、及び、経路情報学習方法 - Google Patents
ラインカード装置、スイッチ装置、及び、経路情報学習方法 Download PDFInfo
- Publication number
- JP2008182326A JP2008182326A JP2007012621A JP2007012621A JP2008182326A JP 2008182326 A JP2008182326 A JP 2008182326A JP 2007012621 A JP2007012621 A JP 2007012621A JP 2007012621 A JP2007012621 A JP 2007012621A JP 2008182326 A JP2008182326 A JP 2008182326A
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- storage unit
- identification information
- learning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
【解決手段】 データを中継するスイッチ装置に備えられるスイッチ装置100が、ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部125−1と、データ入力を受け付け、データ出力を行うポート101と、ポート101から入力されるデータの送信元情報となる通信装置識別情報がアドレス情報記憶部125−1に記憶されているか否かを判定し、通信装置識別情報がアドレス情報記憶部125−1に記憶されていないと判定した場合、当該通信装置識別情報に対応する経路情報が学習されるまでの間の一時的な仮学習情報として、ポート101に設定されているポート識別情報と通信装置識別情報とを対応付けた仮学習情報をアドレス情報記憶部125−1に書き込む。
【選択図】 図2
Description
このスイッチ装置100aはセグメント3−101a、3−102a、3−201a、3−202aのいずれかからフレームを受信すると、フレームが壊れていないか判定し、フレームの宛先アドレス情報に基づき、スイッチ装置100aに接続された他のセグメントにフレームを送信するか否かの判定を行う。図7において、アドレス情報は、ノード装置、すなわち通信装置の識別情報であるMAC(Media Access Control)アドレスである。
また、図7に示すように、フレームの宛先アドレス情報であるMACアドレス「E」と一致するノード装置のMACアドレスがアドレス情報記憶部のテーブルに登録されていない場合、スイッチ装置100aはフラッディング、すなわち、フレームを複製し、フレームが入力されたセグメント以外の全てのセグメントに対してフレームを送信する処理を行う。
そこでスイッチ装置100aは、スイッチ装置100aに入力されるフレーム情報を元に、いずれのセグメントに、すなわち、スイッチ装置100aから見るといずれのポートの先にいずれのノード装置が所属しているかを示す経路情報を学習し、アドレステーブルを更新する機能が備えられている。
(ステップA1)ラインカード装置120−1aが、未学習の受信元アドレス情報を制御カード装置110aに送信する。
(ステップA2)制御カード装置110aが、経路情報を自身のアドレス情報記憶部115aに書き込む。
(ステップA3)制御カード装置110aが、書き込んだ経路情報をラインカード装置120−1a及びラインカード装置120−2aに通知する。
(ステップA4)ラインカード装置120−1a及びラインカード装置120−2aが、制御カード装置110aから受け取った経路情報を、学習情報としてそれぞれ自身のアドレステーブルに書き込む。
したがって、上述した3ステップの間に未学習フレームの送信元アドレスを送信先とするフレームがスイッチ装置100aに入力されると、スイッチ装置100aにおいてフラッディングされるため、データ通信量、スイッチ装置100aの情報処理量の増大につながるという問題がある。
これにより、送信元情報がアドレス情報記憶部に記憶されていない通信装置識別情報のフレームを受信したラインカード装置は、制御カード装置を介さずに、直ちにポート識別情報と通信装置識別情報とを対応付けて当該ラインカード装置内のアドレス情報記憶部に書き込むことができ、当該通信装置識別情報を宛先とするフレームを受信する際、フラッディング処理を行う期間を短縮することが可能となるという効果がある。
これにより、送信元情報がアドレス情報記憶部に記憶されていない通信装置識別情報の場合、制御カード装置を介さずに学習情報を他のラインカード装置に出力することが可能となる。したがって、他のラインカード装置において、フラッディング処理を行う未学習の宛先情報を有するフレームを受信する時間帯を、短縮することが可能となる効果がある。
これにより、他のラインカード装置から出力される仮学習情報をアドレス情報記憶部に書き込むことが可能となるため、制御カード装置を介する場合よりも迅速にアドレス情報記憶部に学習情報を書き込むことが可能となるという効果がある。
これにより、制御カード装置から入力される経路情報を優先してアドレス情報記憶部に書き込むことが可能となり、これによって、スイッチ装置全体のポート識別情報と通信装置識別情報との対応付けを制御することができるという効果がある。
図1は、本実施形態によるネットワークシステムを示す概略ブロック図である。ネットワークシステムは、セグメント3−101と、セグメント3−102と、セグメント3−201と、セグメント3−202とが、スイッチ装置100に接続する。
ノード装置31〜38は、例えば、パーソナルコンピュータ、PDA(Personal Digital Assistants:情報携帯端末)、携帯電話などのコンピュータ端末であり、それぞれ固有の通信装置識別情報であるMACアドレスによって識別可能である。本実施形態においては、ノード装置31〜38のそれぞれに付されるMACアドレスをA〜Hとして説明する。
図2は、スイッチ装置100の構成を示すブロック図である。スイッチ装置100は、制御カード装置110、ラインカード装置120−1、ラインカード装置120−2を備える。
ラインカード装置120−1と、ラインカード装置120−2とは、同様の構成を有しており、以下、ラインカード装置120−1を例として、その構成を説明する。ラインカード装置120−1は、ポート101、ポート102、フォワーディング部121−1、アドレス情報記憶部125−1、フレーム通信部126−1、学習情報通信部127−1、制御情報通信部128−1を備える。
ポート101は、セグメント3−101と接続する。ポート102は、セグメント3−102と接続する。
経路制御部111は、CPU及び各種メモリから構成され、アドレス情報記憶部115に対して、経路情報の書き込み、書き換え、消去等を行うことにより、アドレス情報記憶部115の経路情報を更新する。また、ラインカード装置120−1、又は、ラインカード装置120−2から学習要求信号を受信し、更新した経路情報を経路情報として、ラインカード装置120−1と、ラインカード装置120−2とに出力する。
なお、前提として、図3、4に示すように、スイッチ装置100において、ノード装置32〜38までのMACアドレス「B〜H」と、それぞれ対応するポート識別情報とが対応付けられて記憶されているものとし、ノード装置31のMACアドレス「A」に対応するポート識別情報は未学習であるとする。
フォワーディング部121−1において、基本機能部122−1は、ポート101を介してフレームが入力されると、入力されたポートのポート識別情報を基本機能部122−1が内部に有するメモリ領域に記憶し、入力されたフレームの宛先情報のMACアドレス「E」を読み出す。基本機能部122−1は、アドレス情報記憶部125−1のテーブルを読み出し、アドレス情報記憶部125−1にMACアドレス「E」に対応する経路情報が書き込まれているか否かの判定を行う。
学習制御部123−1は、読み出したアドレス情報記憶部125−1のテーブルに、入力された送信元情報のMACアドレス「A」に対応する経路情報が書き込まれているか否かの判定を行うことにより、送信元情報のMACアドレス「A」が学習済みであるか未学習であるかを判定する(ステップS3)。
ここでは、図3に示すように、送信元情報のMACアドレス「A」がアドレス情報記憶部125−1に記憶されていないので、学習制御部123−1は、送信元情報のMACアドレス「A」が未学習であると判定すると、送信元情報のMACアドレス「A」と、フレームが入力されたポート識別情報「101」とを仮学習情報として、アドレス情報記憶部125−1に書き込む(ステップS5)。
経路制御部111は、学習したMACアドレス「A」と、ポート識別情報「101」とが対応付けられた経路情報をラインカード装置120−1と、ラインカード装置120−2とに出力する(ステップS8)。
また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、フラッシュメモリ等の書き込み可能な不揮発性メモリ、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
3−101 セグメント
3−102 セグメント
3−201 セグメント
3−202 セグメント
31、32、33、34、35、36、37、38 ノード装置(通信装置)
101 ポート(入出力ポート)
102 ポート(入出力ポート)
201 ポート(入出力ポート)
202 ポート(入出力ポート)
110 制御カード装置
111 経路制御部
115 アドレス情報記憶部
120−1 ラインカード装置
120−2 ラインカード装置
121−1 フォワーディング部
121−2 フォワーディング部
122−1 基本機能部
122−2 基本機能部
123−1 学習制御部(判定部、学習情報入力部、学習情報出力部)
123−2 学習制御部(判定部、学習情報入力部、学習情報出力部)
125−1 アドレス情報記憶部
125−2 アドレス情報記憶部
126−1 フレーム通信部
126−2 フレーム通信部
127−1 学習情報通信部
127−2 学習情報通信部
128−1 制御情報通信部(経路情報入力部)
128−2 制御情報通信部(経路情報入力部)
100a スイッチ装置
101a ポート
102a ポート
201a ポート
202a ポート
110a 制御カード装置
111a 経路制御部
115a アドレス情報記憶部
120−1a ラインカード装置
120−2a ラインカード装置
121−1a フォワーディング部
121−2a フォワーディング部
125−1a アドレス情報記憶部
125−2a アドレス情報記憶部
31a、32a、33a、34a、35a、36a、37a、38a ノード装置(通信装置)
Claims (6)
- 学習により経路情報を更新して、当該経路情報に基づいてデータを中継するスイッチ装置に備えられるラインカード装置であって、
入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、
データの入出力を行う入出力ポートと、
前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、
前記判定部が前記アドレス情報記憶部に前記通信装置識別情報が記憶されていないと判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部と
を有することを特徴とするラインカード装置。 - 前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、当該通信装置識別情報に対応する経路情報が学習されて入力されるまでの間の一時的な仮学習情報として、フレームが入力される前記入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けて、前記スイッチ装置に備えられる他のラインカード装置に対し、アドレス情報記憶部に記憶させる仮学習情報として出力する学習情報出力部をさらに有する
ことを特徴とする請求項1に記載のラインカード装置。 - 前記スイッチ装置に備えられる他のラインカード装置から出力される仮学習情報を入力する学習情報入力部をさらに有し、
前記アドレス情報更新部が、前記学習情報入力部から入力される前記仮学習情報を前記アドレス情報記憶部に書き込む
ことを特徴とする請求項1又は2に記載のラインカード装置。 - 前記スイッチ装置に備えられる制御カード装置からポート識別情報と通信装置識別情報とを含む経路情報の入力を受け付ける経路情報入力部をさらに有し、
前記アドレス情報更新部は、前記経路情報入力部から入力される経路情報を前記アドレス情報記憶部に記憶し、前記仮学習情報を前記アドレス情報記憶部から消去する
ことを特徴とする請求項1から3のいずれか一項に記載のラインカード装置。 - ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置であって、
前記ラインカード装置は、入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報を記憶するアドレス情報記憶部と、データの入出力を行う入出力ポートと、前記入出力ポートから入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定する判定部と、前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと前記判定部が判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むアドレス情報更新部と
を有することを特徴とするスイッチ装置。 - ラインカード装置を備え、学習により経路情報を更新して、当該経路情報に基づいてデータを前記ラインカード装置を介して中継するスイッチ装置における経路情報学習方法であって、
入出力ポートを識別するポート識別情報と通信装置を識別する通信装置識別情報とが対応付けられた経路情報をアドレス情報記憶部に記憶するステップと、
データの入力を受け付けるステップと、
入力されるデータの送信元情報となる通信装置識別情報が前記アドレス情報記憶部に記憶されているか否かを判定するステップと、
前記通信装置識別情報が前記アドレス情報記憶部に記憶されていないと判定した場合に、経路情報が入力されるまでの間の一時的な仮学習情報として、該入出力ポートに設定されているポート識別情報と前記通信装置識別情報とを対応付けた仮学習情報を前記アドレス情報記憶部に書き込むステップと
を有することを特徴とする経路情報学習方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012621A JP2008182326A (ja) | 2007-01-23 | 2007-01-23 | ラインカード装置、スイッチ装置、及び、経路情報学習方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012621A JP2008182326A (ja) | 2007-01-23 | 2007-01-23 | ラインカード装置、スイッチ装置、及び、経路情報学習方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182326A true JP2008182326A (ja) | 2008-08-07 |
Family
ID=39725912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012621A Withdrawn JP2008182326A (ja) | 2007-01-23 | 2007-01-23 | ラインカード装置、スイッチ装置、及び、経路情報学習方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182326A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209855A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120642A (ja) * | 2002-09-27 | 2004-04-15 | Nec Corp | ルータ装置、及び転送制御方法 |
JP2005218106A (ja) * | 2004-02-02 | 2005-08-11 | Samsung Electronics Co Ltd | 分散構造ルータ及び分散構造ルータのルーティング処理方法 |
JP2006129036A (ja) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | Macアドレス学習装置 |
-
2007
- 2007-01-23 JP JP2007012621A patent/JP2008182326A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004120642A (ja) * | 2002-09-27 | 2004-04-15 | Nec Corp | ルータ装置、及び転送制御方法 |
JP2005218106A (ja) * | 2004-02-02 | 2005-08-11 | Samsung Electronics Co Ltd | 分散構造ルータ及び分散構造ルータのルーティング処理方法 |
JP2006129036A (ja) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | Macアドレス学習装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209855A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106998297B (zh) | 一种虚拟机迁移方法和装置 | |
CN108199967B (zh) | 路由处理方法及装置 | |
US10547567B2 (en) | Packet forwarding | |
WO2016124105A1 (zh) | 一种媒体接入控制地址学习方法、设备和系统 | |
US20050248970A1 (en) | Distributed content addressable memory | |
WO2015196815A1 (zh) | Ip硬盘与存储系统,及其数据操作方法 | |
US11360799B2 (en) | Virtual machine live migration with seamless network connectivity | |
JP4918862B2 (ja) | リンクトレースフレーム転送プログラム、リンクトレースフレーム転送装置、リンクトレースフレーム転送方法 | |
WO2019085975A1 (zh) | 一种网络拓扑显示方法及网络管理设备 | |
WO2020134827A1 (zh) | 一种用于片上网络的路径创建方法、装置及电子设备 | |
JP2019185744A (ja) | 暗号ドメイン間における動的リソース割り振りのための技法 | |
CN108540386B (zh) | 一种防止业务流中断方法及装置 | |
CN109391548A (zh) | 表项迁移方法、装置及网络通信系统 | |
CN106921577B (zh) | Mac地址学习方法及装置 | |
CN105959226A (zh) | 建立转发表项的方法及装置 | |
JP2008182326A (ja) | ラインカード装置、スイッチ装置、及び、経路情報学習方法 | |
JP3848268B2 (ja) | 計算機システム、計算機装置、計算機システムにおけるデータアクセス方法及びプログラム | |
JP2005130366A (ja) | パケット転送経路制御装置および制御プログラム | |
WO2016173196A1 (zh) | 地址映射关系的学习方法及装置 | |
WO2017117955A1 (zh) | 一种路由同步方法、设备及通信系统 | |
JP4783751B2 (ja) | 中継装置、中継方法および中継プログラム | |
JP2009187272A (ja) | 分散メモリマルチプロセッサシステムにおけるメモリ移行のための装置及び方法 | |
JP4963417B2 (ja) | スイッチ装置、及び、フラッディング方法 | |
KR100303329B1 (ko) | 언매니지드 이더넷 스위치의 자동 맥 주소 관리 장치 및 방법 | |
JP2016100621A (ja) | 伝送装置、伝送システム及び伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Effective date: 20091113 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Effective date: 20111214 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A761 | Written withdrawal of application |
Effective date: 20120330 Free format text: JAPANESE INTERMEDIATE CODE: A761 |