JP2008182005A - 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 - Google Patents
固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2008182005A JP2008182005A JP2007013413A JP2007013413A JP2008182005A JP 2008182005 A JP2008182005 A JP 2008182005A JP 2007013413 A JP2007013413 A JP 2007013413A JP 2007013413 A JP2007013413 A JP 2007013413A JP 2008182005 A JP2008182005 A JP 2008182005A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- type impurity
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000012535 impurity Substances 0.000 claims abstract description 75
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000012546 transfer Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 96
- 239000010936 titanium Substances 0.000 description 25
- 150000004767 nitrides Chemical class 0.000 description 20
- 238000002955 isolation Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 12
- 238000005036 potential barrier Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】容易に遮光膜下部にマイナス電位が付与可能となるようにし、スミア電流の抑制を図る。
【解決手段】半導体基板３に形成された光電変換部と、光電変換部の受光面を除く領域に形成された遮光膜２３と、を備えた固体撮像装置１００であって、遮光膜２３の下面と半導体基板３との間に、Ｐ型不純物層を形成した。なお、遮光膜２３とＰ型不純物層４１との間にはチタン窒化膜を介装してもよい。
【選択図】図１
【解決手段】半導体基板３に形成された光電変換部と、光電変換部の受光面を除く領域に形成された遮光膜２３と、を備えた固体撮像装置１００であって、遮光膜２３の下面と半導体基板３との間に、Ｐ型不純物層を形成した。なお、遮光膜２３とＰ型不純物層４１との間にはチタン窒化膜を介装してもよい。
【選択図】図１
Description
本発明は、固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法に関し、さらに詳しくは、遮光膜下部にマイナス電位を容易に付与可能として、スミア電流を抑制する改良技術に関する。
例えば、デジタルカメラなどに用いられる固体撮像素子、特にＣＣＤ（Charge Coupled Devices）を用いた従来の固体撮像素子について図１１，図１２を参照して説明する。図１１は固体撮像素子の略１画素分の断面模式図、図１２は図１１の素子分離領域近傍を示すもので（ａ）にＷのみの遮光膜、（ｂ）にＷの遮光膜下にＴｉ／ＴｉＮ膜を付加した積層構造の拡大断面図である。
固体撮像素子１のＮ型半導体基板３には、ｐ型半導体層５が形成され、ｐ型半導体層５の表面部にＮ型領域部７が設けられることで、ｐ型半導体層５との間で光電変換を行う光電変換部であるフォトダイオード（以下、Ｎ型領域部７をフォトダイオードともいう。）７が形成される。Ｎ型領域部７の隣接画素側には素子分離領域（ｐ領域）９が設けられ、反対側には読み出しゲート部１１を介してＮ領域（垂直電荷転送路）１３が設けられる。このＮ領城１３が、固体撮像素子１における垂直転送路の埋め込みチャネルを構成する。
固体撮像素子１のＮ型半導体基板３には、ｐ型半導体層５が形成され、ｐ型半導体層５の表面部にＮ型領域部７が設けられることで、ｐ型半導体層５との間で光電変換を行う光電変換部であるフォトダイオード（以下、Ｎ型領域部７をフォトダイオードともいう。）７が形成される。Ｎ型領域部７の隣接画素側には素子分離領域（ｐ領域）９が設けられ、反対側には読み出しゲート部１１を介してＮ領域（垂直電荷転送路）１３が設けられる。このＮ領城１３が、固体撮像素子１における垂直転送路の埋め込みチャネルを構成する。
Ｎ型領域部７の表面部には、逆導電型（ｐ型）の高濃度不純物表面層１５が設けられる。この高濃度不純物表面層１５が設けられることで、暗電流として発生した自由電子が高濃度不純物表面層１５のホールに捕捉され、暗電流成分が白キズとして画像中に現れるのが阻止される。本実施形態の高濃度不純物表面層１５は、Ｎ型領域部７の表面の中央高濃度部（ｐ＋領域）１５ａと、その周辺部の低濃度部（ｐ−領域）１５ｂとに分けて設けられている。周辺を低濃度部１５ｂとすることで周辺部の電界を弱め、フォトダイオード（Ｎ型領域部）７の蓄積電荷を垂直転送路の埋め込みチャネル１３に読み出すときの電圧を下げることが可能となる。
フォトダイオード７や埋め込みチャネル１３等が形成された半導体基板３の最表面は絶縁層１７で被覆されている。絶縁層１７の上の埋め込みチャネル１３直上には、垂直転送電極膜（例えばポリシリコン膜）１９が積層される。垂直転送電極膜１９の上には、絶縁層２１を介して金属膜からなる遮光膜２３が積層される。遮光膜２３の各フォトダイオード７直上には開口２３ａが設けられ、入射光はこの開口２３ａを通り、Ｎ型領域部７内に入射される。
絶縁層１７は、垂直転送電極膜１９直下の絶縁層１７ａと、遮光膜２３直下の絶縁層１７ｂとからなり、図１２（ａ）に示す酸化膜（ＳｉＯ２）２５ａ，２５ｂと、窒化膜（ＳｉＮ）２７ａ，２７ｂと、酸化膜（ＳｉＯ２）２９ａ，２９ｂとからなるＯＮＯ構造を構成する。また、図１２（ｂ）に示すように、遮光膜２３と酸化膜２９ｂとの間にはチタン（Ｔｉ）３１、窒化チタン（ＴｉＮ）３３が介装されてもよく、これらＴｉ／ＴｉＮ膜は遮光膜２３の剥がれを抑止する目的で設けられる。
上記のように構成される固体撮像素子１は、特有のノイズであるスミアの発生を抑制する必要がある。スミアは、受光面内の一部分に強い入射光が当たり、発生した信号電荷が画素からあふれ出して電荷転送部に入った場合、縦筋となって現れる。また、基板深部で発生した信号電荷が電荷転送部に入り込んでもスミアの原因となる。
ＣＣＤの遮光膜２３であるＷ（タングステン）、またはＷ／ＴｉＮ／Ｔｉは通常ＧＮＤにつながっている。十分に遮光された最近のＣＣＤにおいてのスミアの主要因は、表面Ｐ層を拡散するキャリアであり、表面Ｐ層の電位の違いによって変化することがこれまでの調査から分かっている。スミア改善を図りたい場合には表面にかかる電位をできる限り低くするのが望ましい。１つの案としては現状ＧＮＤにつながっている遮光膜にマイナス電位を与えることが考えられる。
例えば特許文献１に開示される固体撮像装置は、遮光膜に所定の電位を与える電位付与手段を備える。基板とコンタクトがとられている遮光膜に対して所定の電位を与えることで、センサ界面の電位をセンサ表面領域の擬フェルミレベル以下に設定し、偽信号の発生を抑制している。また、センサ部の受光時に、センサ部の表面電位よりも低い電位を与えることで、光電変換により発生した少数キャリアを遮光膜に逃がし、電子・正孔の再結合確率を小さくしている。
しかしながら、遮光膜は、通常ＧＮＤ に接続されているため、ＧＮＤ 以外のマイナス電位を付与するためには外部に端子を出す必要があるとともに、付与電位をパルスにして与える必要がある。このため、製造工程が大幅に増え、生産性が低下して製造コストが増大する不利がある。また、特に安価な民生品などに用いられる固体撮像素子の場合には、消費電力を低減する必要性や、電源数を減らす必要性があるため、ゲート電極に中間電位としてアース電位を印加せざるを得ないのが実情である。そのため、従来の固体撮像素子では中間電位として負バイアスをかけることができず、垂直電荷転送部の入り口に電位バリアを形成することができないのが現状であった。
本発明は上記状況に鑑みてなされたもので、容易に遮光膜下部にマイナス電位が付与可能となる固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法を提供し、もって、スミア電流の抑制を図ることを目的とする。
本発明は上記状況に鑑みてなされたもので、容易に遮光膜下部にマイナス電位が付与可能となる固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法を提供し、もって、スミア電流の抑制を図ることを目的とする。
本発明に係る上記目的は、下記構成により達成される。
（１） 半導体基板に形成された光電変換部と、前記光電変換部の受光面を除く領域に形成された遮光膜と、を備えた固体撮像装置であって、
前記遮光膜の下面と前記半導体基板との間に、Ｐ型不純物層を形成したことを特徴とする固体撮像装置。
（１） 半導体基板に形成された光電変換部と、前記光電変換部の受光面を除く領域に形成された遮光膜と、を備えた固体撮像装置であって、
前記遮光膜の下面と前記半導体基板との間に、Ｐ型不純物層を形成したことを特徴とする固体撮像装置。
この固体撮像装置によれば、Ｐ型不純物層を介装することで、仕事関数の違いによって、例えば光電変換部とこれに隣接する電荷転送路との間の電位ポテンシャル分布が変わり、マイナスの電位がかかっているものと等価な状態となり、ポテンシャル障壁の高さを稼ぐことができる。つまり、実効的に負バイアスを印加した場合と同様の結果が得られる。そのため、受光部表面に発生した電子がこのポテンシャル障壁により電荷転送路に流れ込むことが阻止され、スミアの発生が抑制される。
（２） （１）記載の固体撮像装置であって、
前記遮光膜と前記Ｐ型不純物層との間にチタン窒化膜が介装されたことを特徴とする固体撮像装置。
前記遮光膜と前記Ｐ型不純物層との間にチタン窒化膜が介装されたことを特徴とする固体撮像装置。
この固体撮像装置によれば、チタン窒化膜（ＴｉＮ）がＰ型不純物層を覆うようにして設けられ、遮光膜の剥がれが防止される。
（３） （１）又は（２）記載の固体撮像装置であって、
前記半導体基板の表面部に複数の絶縁層からなるゲート絶縁膜が形成され、前記Ｐ型不純物層の下面のゲート絶縁膜は、前記複数の絶縁層のうちいずれかの絶縁層を除去して形成されている部分を少なくとも有することを特徴とする固体撮像装置。
前記半導体基板の表面部に複数の絶縁層からなるゲート絶縁膜が形成され、前記Ｐ型不純物層の下面のゲート絶縁膜は、前記複数の絶縁層のうちいずれかの絶縁層を除去して形成されている部分を少なくとも有することを特徴とする固体撮像装置。
この固体撮像装置によれば、Ｐ型不純物層の下面のゲート絶縁膜が、薄厚で積層されることで、ポテンシャル障壁の高さをより高く稼ぐことができ、スミアの抑制効果が向上する。
（４） （３）記載の固体撮像装置であって、
前記複数の絶縁層がシリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜とを積層してなり、前記Ｐ型不純物層の下面のゲート絶縁膜が前記シリコン窒化膜を除去した前記シリコン酸化膜の絶縁層からなることを特徴とする固体撮像装置。
前記複数の絶縁層がシリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜とを積層してなり、前記Ｐ型不純物層の下面のゲート絶縁膜が前記シリコン窒化膜を除去した前記シリコン酸化膜の絶縁層からなることを特徴とする固体撮像装置。
この固体撮像装置によれば、Ｐ型不純物層下の絶縁膜の厚さを絶縁耐圧が持つ範囲で可能な限り薄くし、膜厚を薄くすることで、よりポテンシャル障壁の高さを増加させ、スミア抑制の効果をさらに引き出すことができる。
（５） （１）〜（４）のいずれか１項記載の固体撮像装置であって、
前記Ｐ型不純物層の端部が前記遮光膜で覆われていることを特徴とする固体撮像装置。
前記Ｐ型不純物層の端部が前記遮光膜で覆われていることを特徴とする固体撮像装置。
この固体撮像装置によれば、負バイアスをかけたい領域以外では、光を透過させるＰ型不純物層が遮光膜で完全に覆われるので、スミアの抑制効果が向上する。
（６） （１）〜（５）のいずれか１項記載の固体撮像装置であって、
前記半導体基板の表面部に形成された電荷転送部と、該電荷転送部に対面して形成された電荷転送電極とを有し、該電荷転送電極がＰ型不純物層を含むことを特徴とする固体撮像装置。
前記半導体基板の表面部に形成された電荷転送部と、該電荷転送部に対面して形成された電荷転送電極とを有し、該電荷転送電極がＰ型不純物層を含むことを特徴とする固体撮像装置。
この固体撮像装置によれば、各画素位置の光電変換部によって生成されたキャリアが拡散電流として隣接する他の電荷転送部に漏れるのを阻止する効果が高まり、スミアの抑制効果が向上する。
（７） （１）〜（６）のいずれか１項記載の撮像装置を備え、被写体画像を撮像することを特徴とする撮像装置。
この撮像装置によれば、スミアが抑制された良好な画像を得ることができる。
（８） （１）〜（６）のいずれか１項記載の固体撮像装置の製造方法であって、
前記光電変換部が形成される半導体基板の表面部にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上にＰ型不純物層を形成するステップと、
前記Ｐ型不純物層の上に遮光膜を形成するステップと、
を少なくとも有することを特徴とする固体撮像装置の製造方法。
前記光電変換部が形成される半導体基板の表面部にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上にＰ型不純物層を形成するステップと、
前記Ｐ型不純物層の上に遮光膜を形成するステップと、
を少なくとも有することを特徴とする固体撮像装置の製造方法。
この固体撮像装置の製造方法によれば、ゲート絶縁膜の上面にＰ型不純物層が形成され、このＰ型不純物層の上に遮光膜が形成されるので、遮光膜の下面と半導体基板との間で、マイナスの電位を印加しているものと等価な状態とすることができる。これにより、ポテンシャル障壁の高さを増加させ、スミアの発生を抑制できる固体撮像装置を得ることができる。
（９） （８）記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を形成するステップが、前記ゲート絶縁膜の上に半導体層を形成した後、前記半導体層にＰ型不純物のイオン注入を行うステップであることを特徴とする固体撮像装置の製造方法。
前記Ｐ型不純物層を形成するステップが、前記ゲート絶縁膜の上に半導体層を形成した後、前記半導体層にＰ型不純物のイオン注入を行うステップであることを特徴とする固体撮像装置の製造方法。
この固体撮像装置の製造方法によれば、半導体層を形成し、これにＰ型不純物をイオン注入することで、Ｐ型不純物層を形成できる。
（１０） （９）記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を活性化させる処理を、該前記遮光膜上に形成される平坦化層のリフロー処理と同時に行なうことを特徴とする固体撮像素子の製造方法。
前記Ｐ型不純物層を活性化させる処理を、該前記遮光膜上に形成される平坦化層のリフロー処理と同時に行なうことを特徴とする固体撮像素子の製造方法。
この固体撮像装置の製造方法によれば、Ｐ型不純物層を活性化させる工程が、平坦化層をリフロー処理する加熱工程と兼用され、製造プロセスが簡略化される。
（１１） （９）記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を活性化させる処理を、ＲＴＡ法を用いた加熱処理で行うことを特徴とする固体撮像素子の製造方法。
前記Ｐ型不純物層を活性化させる処理を、ＲＴＡ法を用いた加熱処理で行うことを特徴とする固体撮像素子の製造方法。
この固体撮像装置の製造方法によれば、高速加熱処理により、打ち込みイオンの拡散を抑えながら活性化できる。特に浅い接合の形成を行う場合に効果的であり、高い活性化率を得ることができる。
（１２） （８）記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を形成するステップが、ＣＶＤによりＰ型不純物層を成膜するステップであることを特徴とする固体撮像装置の製造方法。
前記Ｐ型不純物層を形成するステップが、ＣＶＤによりＰ型不純物層を成膜するステップであることを特徴とする固体撮像装置の製造方法。
この固体撮像装置の製造方法によれば、Ｐ型不純物層がＣＶＤにより形成される。
（１３） （８）〜（１２）のいずれか１項記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層の上面を遮光膜で覆うステップが、前記Ｐ型不純物層の端部をエッチング除去し、これにより表出された前記Ｐ型不純物層の端部を覆うように前記遮光膜を形成することを特徴とする固体撮像装置の製造方法。
前記Ｐ型不純物層の上面を遮光膜で覆うステップが、前記Ｐ型不純物層の端部をエッチング除去し、これにより表出された前記Ｐ型不純物層の端部を覆うように前記遮光膜を形成することを特徴とする固体撮像装置の製造方法。
この固体撮像装置の製造方法によれば、Ｐ型不純物層の端部が保護され、遮光性が向上される。スミアの発生を一層抑えることができる。
本発明に係る固体撮像装置によれば、電荷転送部を覆う遮光膜の下面と半導体基板との間にＰ型不純物層を形成したので、Ｐ型不純物層を介装することで、マイナスの電位がかかっているものと等価な状態となり、ポテンシャル障壁の高さを稼ぐことができる。そのため、受光部表面に発生した電子がこのポテンシャル障壁により電荷転送路に流れ込むことが阻止されて、スミアの発生を抑制することができる。
本発明に係る固体撮像装置の製造方法によれば、半導体基板上のゲート絶縁膜の上面に半導体層を成膜し、この半導体層をイオン注入によりＰ型不純物層とした後、Ｐ型不純物層を熱処理して活性化させたり、あるいは、Ｐ型層をＣＶＤ法で成膜させているので、電荷転送部を覆う遮光膜の下面と半導体基板との間に、マイナスの電位を印加したものと等価な固体撮像装置を得ることができる。
以下、本発明に係る固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法の好適な実施の形態について、図面を参照して詳細に説明する。
図１は本発明の実施の形態に係る固体撮像装置の略１画素分における素子分離領域近傍の拡大断面図である。なお、図１１，図１２に示した部材と同一の部材には同一の符号を付与して説明する。
本実施の形態による固体撮像装置１００は、図１１に示した固体撮像素子と基本構成が略同様となっている。すなわち、固体撮像素子１のＮ型半導体基板３にｐ型半導体層５（図１１参照）が形成され、ｐ型半導体層５の表面部にｐ型半導体層５との間で光電変換を行うＮ型領域部（フォトダイオード）７（図１１参照）が形成される。Ｎ型領域部７の隣接画素側には素子分離領域（ｐ領域）９が設けられ、Ｎ型領域部７の反対側には読み出しゲート部１１（図１１参照）を介してＮ領域（電荷転送部）１３が設けられる。このＮ領城１３が、固体撮像素子１における垂直転送路の埋め込みチャネルを構成する。
図１は本発明の実施の形態に係る固体撮像装置の略１画素分における素子分離領域近傍の拡大断面図である。なお、図１１，図１２に示した部材と同一の部材には同一の符号を付与して説明する。
本実施の形態による固体撮像装置１００は、図１１に示した固体撮像素子と基本構成が略同様となっている。すなわち、固体撮像素子１のＮ型半導体基板３にｐ型半導体層５（図１１参照）が形成され、ｐ型半導体層５の表面部にｐ型半導体層５との間で光電変換を行うＮ型領域部（フォトダイオード）７（図１１参照）が形成される。Ｎ型領域部７の隣接画素側には素子分離領域（ｐ領域）９が設けられ、Ｎ型領域部７の反対側には読み出しゲート部１１（図１１参照）を介してＮ領域（電荷転送部）１３が設けられる。このＮ領城１３が、固体撮像素子１における垂直転送路の埋め込みチャネルを構成する。
Ｎ型領域部７や埋め込みチャネル１３等が形成された半導体基板３の最表面は絶縁層１７（１７ａ，１７ｂ）で被覆されている。絶縁層１７の上の埋め込みチャネル１３直上には、垂直転送電極膜（例えばポリシリコン膜）１９が積層される。垂直転送電極膜１９の上には、絶縁層２１が積層される。
絶縁層１７は、垂直転送電極膜１９直下の絶縁層１７ａと、遮光膜２３直下の絶縁層１７ｂとからなり、酸化膜（ＳｉＯ２）２５ａ，２５ｂと、窒化膜（ＳｉＮ）２７ａ，２７ｂと、酸化膜（ＳｉＯ２）２９ａ，２９ｂとからなるＯＮＯ構造を構成する。
これら絶縁層１７ａ，１７ｂは、より具体的には、酸化膜（ＳｉＯ２）２５ａが２５ｎｍ、酸化膜（ＳｉＯ２）２５ｂが３５ｎｍ、窒化膜（ＳｉＮ）２７ａが５０ｎｍ、窒化膜（ＳｉＮ）２７ｂが３０ｎｍ、酸化膜（ＳｉＯ２）２９ａが５ｎｍ、酸化膜（ＳｉＯ２）２９ｂが５０ｎｍ程度の膜厚で成膜することができる。
また、図１２（ｂ）に示すように、遮光膜２３と酸化膜２９との間にはチタン（Ｔｉ）３１、チタン窒化膜（ＴｉＮ）３３が介装されてもよく、これらＴｉ／ＴｉＮ膜は遮光膜２３の剥がれを抑止する作用効果を奏する
本実施の形態による固体撮像装置１００は、電荷転送電極１９を覆う遮光膜２３の下面とシリコン基板３との間に、Ｐ型不純物層４１が形成されている。つまり、Ｗ膜からなる遮光膜２３は、Ｐ型不純物層４１を介して積層される。遮光膜２３の各フォトダイオード７直上には開口２３ａが設けられ、入射光はこの開口２３ａを通り、Ｎ型領域部７内に入射される。
固体撮像装置１００では、遮光膜開口２３ａの端部が、高濃度不純物表面層１５のうち低濃度部１５ｂを覆う位置まで延設されている。遮光膜２３の上には、図示しない平坦化層が積層され、表面が平坦に形成された平坦化層の表面に、図示しないカラーフィルタ層が積層され、その上に、マイクロレンズが積層される。
斯かる構成の固体撮像装置１００において入射した光が受光面に照射され、フォトダイオード７に入射すると、各フォトダイオード７には、それぞれの入射光量に応じた信号電荷（この例では電子）が蓄積される。外部の撮像素子駆動手段から読み出しパルスが固体撮像装置１００に出力されると、この読み出しパルスは読み出し電極兼用の垂直転送電極１９に印加される。これにより、フォトダイオード７内の蓄積電荷（信号電荷）は、読み出しゲート部１１を介して埋め込みチャネル１３に読み出される。
そして、外部の撮像素子駆動手段から固体撮像装置１００に対して垂直転送パルス、水平転送パルスを出力すると、垂直電荷転送路１３上の各信号電荷は垂直電荷転送路を転送され、さらに、信号電荷が水平電荷転送路上を転送され、各信号電荷の電荷量に応じた出力信号がアンプによって読み出されることとなる。
上記した遮光膜２３下をＰ型不純物層化するには、図１に示すように、Ｗ下にＰ型Ｓｉを挿入する構成、又はＷ／ＴｉＮ／Ｔｉ下にＰ型Ｓｉを挿入する構成が挙げられる。
図２は図１に示した固体撮像装置の遮光膜２３下にＴｉ／ＴｉＮ膜を付加した変形例の拡大断面図である。
図１では図１１（ｂ）に示したＴｉ/ＴｉＮ膜の代わりにＰ型Ｓｉを形成した構成となっているが、図２の構成では、Ｔｉ／ＴｉＮ膜の下にＰ型Ｓｉを入れる構成としている。この構成では、これまでの構造をそのまま維持し、Ｐ型ＳｉをＴｉ／ＴｉＮ膜と絶縁膜の間に入れることで、後述する仕事関数差からスミア電流を抑制することができる。また、Ｗ下の構成が変わらないことから、製造上これまでと同じ手法で遮光膜２３の成膜が可能となる。図１に示した構造はシンプルでいいが、Ｔｉ/ＴｉＮ膜は元々遮光膜剥がれ防止の目的で入れているので、単純に入れ替えができないことも想定される。その場合には図２に示すようにＴｉ/ＴｉＮ膜の下にＰ型Ｓｉを入れることも可能となる。
図１では図１１（ｂ）に示したＴｉ/ＴｉＮ膜の代わりにＰ型Ｓｉを形成した構成となっているが、図２の構成では、Ｔｉ／ＴｉＮ膜の下にＰ型Ｓｉを入れる構成としている。この構成では、これまでの構造をそのまま維持し、Ｐ型ＳｉをＴｉ／ＴｉＮ膜と絶縁膜の間に入れることで、後述する仕事関数差からスミア電流を抑制することができる。また、Ｗ下の構成が変わらないことから、製造上これまでと同じ手法で遮光膜２３の成膜が可能となる。図１に示した構造はシンプルでいいが、Ｔｉ/ＴｉＮ膜は元々遮光膜剥がれ防止の目的で入れているので、単純に入れ替えができないことも想定される。その場合には図２に示すようにＴｉ/ＴｉＮ膜の下にＰ型Ｓｉを入れることも可能となる。
図３は遮光膜下の材料の仕事関数に応じて発生するスミアの量を遮光膜がタングステン膜のみの場合を基準として表した相関図である。
スミア電流はＳｉ表面に近いところで素子分離領域/読み出しゲート領域等を抜けて転送路に流れ込む成分であり、これを少なくするために素子分離領域９と読み出しゲート領域との電位を現状よりも低く（＝マイナス側に）すればスミアが改善される。これを実現するために素子分離領域９と読み出しゲート領域等の上にあるＷ、あるいはＴｉＮ／Ｔｉ膜の下にＰ型Ｓｉを挿入すれば良い。図３にはこれについてＮ型Ｓｉを例にシミュレーションした結果を示す。同図より仕事関数値が大きくなるほどスミアが低減されていることが分かる。仕事関数値が大きくなるとは、マイナス電位がかかっているのと等価を意味する。
スミア電流はＳｉ表面に近いところで素子分離領域/読み出しゲート領域等を抜けて転送路に流れ込む成分であり、これを少なくするために素子分離領域９と読み出しゲート領域との電位を現状よりも低く（＝マイナス側に）すればスミアが改善される。これを実現するために素子分離領域９と読み出しゲート領域等の上にあるＷ、あるいはＴｉＮ／Ｔｉ膜の下にＰ型Ｓｉを挿入すれば良い。図３にはこれについてＮ型Ｓｉを例にシミュレーションした結果を示す。同図より仕事関数値が大きくなるほどスミアが低減されていることが分かる。仕事関数値が大きくなるとは、マイナス電位がかかっているのと等価を意味する。
Ｗ／ＴｉＮ／Ｔｉになっている遮光膜２３の下部にＰ型Ｓｉを挟み込むことにより、容易に遮光膜２３の下部にマイナス電位が付与可能となる。すなわち、Ｐ型Ｓｉの仕事関数は４．９５ｅＶ 程度であり、一般的に使われているＷ／ＴｉＮ／Ｔｉ構造での最下部のＴｉ（仕事関数４．３３ｅＶ）に比べて０．６ｅＶ 程度、或いは通常使われているＷ（仕事関数４．５５ｅＶ）に比べても０．４ｅＶ 程度大きくすることができる。仕事関数が大きくなるということは、小さい場合に比べて負の電位がかかることと等価であるので、これによりスミア改善効果が望める。つまり、仕事関数差からスミア電流を抑制することができる。
図４は遮光膜下における酸化膜の厚みとスミアの量とを表した相関図である。
Ｐ型Ｓｉ下の絶縁膜厚については、電極としての効きをよくするためにできるだけ薄めの方がいいが、この部位の絶縁膜厚は電極１９と遮光膜２３との絶縁耐圧上薄くできる限界があるのでいくらでも薄くはできない。現状は電極電位（ＶＨ）と遮光膜電位(ＧＮＤ)が最大で１５Ｖになるので、Ｂモード（３ＭＶ／ｃｍ）の耐圧の場合、１５／（３×１０６）＝５×１０-6（ｃｍ）＝５０ｎｍ程度の膜厚が最低必要になる。このときＶＨを特性改善により１２Ｖ 程度まで下げられたとすれば、１２／（３×１０６）＝４０ｎｍまで薄くできる。さらに、Ｗバイアスを追加した場合には、電極１９と遮光膜２３間の電位差が小さくできる（例えば遮光膜電位を−８Ｖにした場合、電位差：１５−８＝７Ｖ程度）。そのときの膜厚は、７／（３×１０６）＝２３ｎｍ程度にできる可能性がある。
Ｐ型Ｓｉ下の絶縁膜厚については、電極としての効きをよくするためにできるだけ薄めの方がいいが、この部位の絶縁膜厚は電極１９と遮光膜２３との絶縁耐圧上薄くできる限界があるのでいくらでも薄くはできない。現状は電極電位（ＶＨ）と遮光膜電位(ＧＮＤ)が最大で１５Ｖになるので、Ｂモード（３ＭＶ／ｃｍ）の耐圧の場合、１５／（３×１０６）＝５×１０-6（ｃｍ）＝５０ｎｍ程度の膜厚が最低必要になる。このときＶＨを特性改善により１２Ｖ 程度まで下げられたとすれば、１２／（３×１０６）＝４０ｎｍまで薄くできる。さらに、Ｗバイアスを追加した場合には、電極１９と遮光膜２３間の電位差が小さくできる（例えば遮光膜電位を−８Ｖにした場合、電位差：１５−８＝７Ｖ程度）。そのときの膜厚は、７／（３×１０６）＝２３ｎｍ程度にできる可能性がある。
図５は遮光膜下の窒化膜ＳｉＮを除いた変形例を示すもので（ａ）にＷのみの遮光膜、（ｂ）にＷの遮光膜下にＴｉ／ＴｉＮ膜を付加した積層構造の拡大断面図を表す。
この変形例に係る固体撮像装置２００、２００Ａでは、遮光膜２３下の窒化膜（ＳｉＮ）２７ｂを除いて絶縁膜１７ｂを薄くしている。すなわち、スミア抑制の効果をさらに引き出すために、Ｐ型Ｓｉ下の絶縁膜１７ｂの厚さを絶縁耐圧が持つ範囲で可能な限り薄くする。これにより、膜厚を薄くすることで、よりポテンシャル障壁の高さを増すことができる。遮光膜２３下の窒化膜２７ｂをどこまで残すかは特に制約をつけない。スミア抑制の考え方から遮光膜下絶縁膜１７ｂが薄いにこしたことはないが、製造上の制約などがある場合には窒化膜２７ｂを素子分離領域９に残してもよい。また、どれくらい残すかにも制約はないので、製造上問題ない範囲で残すことを可能とする。
この変形例に係る固体撮像装置２００、２００Ａでは、遮光膜２３下の窒化膜（ＳｉＮ）２７ｂを除いて絶縁膜１７ｂを薄くしている。すなわち、スミア抑制の効果をさらに引き出すために、Ｐ型Ｓｉ下の絶縁膜１７ｂの厚さを絶縁耐圧が持つ範囲で可能な限り薄くする。これにより、膜厚を薄くすることで、よりポテンシャル障壁の高さを増すことができる。遮光膜２３下の窒化膜２７ｂをどこまで残すかは特に制約をつけない。スミア抑制の考え方から遮光膜下絶縁膜１７ｂが薄いにこしたことはないが、製造上の制約などがある場合には窒化膜２７ｂを素子分離領域９に残してもよい。また、どれくらい残すかにも制約はないので、製造上問題ない範囲で残すことを可能とする。
図５ではスミア改善を目的として窒化膜２７ｂを素子分離領域９からすべてなくしているものを例示しているが、この方法で製造上の制約などがある場合には窒化膜２７ｂを素子分離領域にいくらか残しても問題ない。その変形例を図６に示す。
図６は遮光膜下の窒化膜２７ｂを一部除いた変形例を示すもので（ａ）に開口下に窒化膜が設けられる例、（ｂ）に遮光膜下に窒化膜が延在した例の拡大断面図を表す。
この変形例に係る固体撮像装置３００，３００Ａは、図６（ａ）に示すように窒化膜２７ｂが遮光膜２３下からずれることにより、遮光膜下絶縁膜１７ｂの薄厚化が可能となり、よりポテンシャル障壁の高さを増すことができる。また、図６（ｂ）の構成では、遮光膜２３及びＰ型不純物層４１を上方へ段部状に形成することで、絶縁層１７ｂを薄厚に形成しつつ、窒化膜２７ｂを遮光膜２３下まで延在させることができる。また、これらの構成では、ポテンシャル障壁の高さを増すことができるのに加え、開口２３ａからの入射光を窒化膜２７ｂによって遮ることができ、図５に示す窒化膜２７ｂを全く除去した構成に比べ、スミアをより少なく抑止することができる。
この変形例に係る固体撮像装置３００，３００Ａは、図６（ａ）に示すように窒化膜２７ｂが遮光膜２３下からずれることにより、遮光膜下絶縁膜１７ｂの薄厚化が可能となり、よりポテンシャル障壁の高さを増すことができる。また、図６（ｂ）の構成では、遮光膜２３及びＰ型不純物層４１を上方へ段部状に形成することで、絶縁層１７ｂを薄厚に形成しつつ、窒化膜２７ｂを遮光膜２３下まで延在させることができる。また、これらの構成では、ポテンシャル障壁の高さを増すことができるのに加え、開口２３ａからの入射光を窒化膜２７ｂによって遮ることができ、図５に示す窒化膜２７ｂを全く除去した構成に比べ、スミアをより少なく抑止することができる。
図７は遮光膜下のＰ型Ｓｉ層を一部除いた変形例を示すもので（ａ）にＷのみの遮光膜、（ｂ）にＷの遮光膜下にＴｉ／ＴｉＮ膜を付加した積層構造の拡大断面図である。
この変形例に係る固体撮像装置４００，４００Ａは、遮光膜２３下のＰ型不純物層４１を遮光膜２３で完全に覆うような構成となっている。Ｓｉは光を透過してしまいスミア対策としては不利となるので、負バイアスをかけたい領域以外では、Ｐ型不純物層４１の端部が開口２３ａで表出する遮光膜２３／Ｐ型不純物層４１のみの積層構造ではなく、図７（ａ），（ｂ）に示すように、Ｐ型不純物層４１の端部が表出しない積層構造とすることが好ましい。この場合のＰ型不純物層４１は、パターニングした後、遮光膜２３で完全に覆うことで形成される。
この変形例に係る固体撮像装置４００，４００Ａは、遮光膜２３下のＰ型不純物層４１を遮光膜２３で完全に覆うような構成となっている。Ｓｉは光を透過してしまいスミア対策としては不利となるので、負バイアスをかけたい領域以外では、Ｐ型不純物層４１の端部が開口２３ａで表出する遮光膜２３／Ｐ型不純物層４１のみの積層構造ではなく、図７（ａ），（ｂ）に示すように、Ｐ型不純物層４１の端部が表出しない積層構造とすることが好ましい。この場合のＰ型不純物層４１は、パターニングした後、遮光膜２３で完全に覆うことで形成される。
上記の説明においては、特に素子分離領域９近傍について詳述しているが、本発明は、素子分離領域９以外の読み出しゲート部１１や、その他の遮光膜２３とシリコン基板３との間に配されるＰ型不純物層によっても、上記と同様の効果が奏される。
次に、上記した構成の固体撮像装置１００の製造例について説明する。
図８は本発明に係る固体撮像装置の製造手順を（ａ）〜（ｅ）で表した工程説明図である。
まず、図８（ａ）に示すように、ｎ型のシリコン基板３の表面に、酸化シリコン膜２５ａ，２５ｂと、窒化シリコン膜２７ａ，２７ｂと、酸化シリコン膜２９ａ，２９ｂを形成し、３層構造の絶縁層（ゲート酸化膜）１７ａ，１７ｂを形成する。
図８は本発明に係る固体撮像装置の製造手順を（ａ）〜（ｅ）で表した工程説明図である。
まず、図８（ａ）に示すように、ｎ型のシリコン基板３の表面に、酸化シリコン膜２５ａ，２５ｂと、窒化シリコン膜２７ａ，２７ｂと、酸化シリコン膜２９ａ，２９ｂを形成し、３層構造の絶縁層（ゲート酸化膜）１７ａ，１７ｂを形成する。
続いて、絶縁層１７ａ，１７ｂ上に、垂直転送電極膜１９、絶縁層２１を形成し、図８（ｂ）に示すように、絶縁層２１上に第１層多結晶シリコン膜４１を形成する。この後、図８（ｃ）に示すように、多結晶シリコン膜４１をイオン注入などでドーピングしてＰ型不純物層４１を形成する。Ｐ型不純物層４１上に遮光膜２３となるＷを形成したのち、図８（ｄ）に示すように、フォトリソグラフィによりレジストパターン４３を作成し、この後、図８（ｅ）に示すように、エッチングにより、光電変換部であるフォトダイオード形成領域に開口２３ａを形成する。
上記の製造例の中では、Ｂ＋注入後にボロン活性化のための熱処理を特に記載していないが、この活性化工程についてはどのタイミングで行ってもよい。例としては、ＢＰＳＧリフロー処理と兼ねる（８５０℃）、活性化のために専用ＲＴＡ（Rapid Thermal Annealing）を入れる、などである。
また、一連の流れの中で転送電極について記載していないが、通常Ｎ型ｐｏｌｙ−Ｓｉ を使っている転送電極についてもＰ型ｐｏｌｙ−Ｓｉ化されていることが望ましい。この理由はスミア対策についてであり、遮光膜下にＰ型ｐｏｌｙ−Ｓｉを挿入することと同様、転送電極がＰ型ｐｏｌｙ−Ｓｉ化されていることでスミア改善が期待できる。
次に、上記した構成の固体撮像装置４００の製造例について説明する。
図９は図８に示した製造手順においてＰ型Ｓｉ層が一部除かれる変形例の工程説明図である。
上記した固体撮像装置４００は、図９（ａ）〜（ｃ）の製造工程が固体撮像装置１００と同様となる。したがって、その説明は省略する。Ｐ型不純物層４１が形成された後、図９（ｄ）に示すように、Ｐ型不純物層４１の開口２３ａ側の端部を、レジストパターンをマスクとして、エッチングにより除去する。次に、端部を除去したＰ型不純物層４１上に遮光膜２３となるＷを形成した後、レジストパターンをマスクとして、エッチングにより、光電変換部であるフォトダイオード形成領域に図９（ｅ）に示す開口２３ａを形成する。これにより、Ｐ型不純物層４１を遮光膜２３で完全に覆う固体撮像装置４００が得られる。
図９は図８に示した製造手順においてＰ型Ｓｉ層が一部除かれる変形例の工程説明図である。
上記した固体撮像装置４００は、図９（ａ）〜（ｃ）の製造工程が固体撮像装置１００と同様となる。したがって、その説明は省略する。Ｐ型不純物層４１が形成された後、図９（ｄ）に示すように、Ｐ型不純物層４１の開口２３ａ側の端部を、レジストパターンをマスクとして、エッチングにより除去する。次に、端部を除去したＰ型不純物層４１上に遮光膜２３となるＷを形成した後、レジストパターンをマスクとして、エッチングにより、光電変換部であるフォトダイオード形成領域に図９（ｅ）に示す開口２３ａを形成する。これにより、Ｐ型不純物層４１を遮光膜２３で完全に覆う固体撮像装置４００が得られる。
次に、上記した実施の形態による固体撮像装置を備えたデジタルカメラについて説明する。
図１０は本発明に係る固体撮像装置（固体撮像素子）を搭載したデジタルカメラのブロック図である。
図示するデジタルカメラ（撮像装置）５００は、撮影レンズ５１と、固体撮像素子１００と、この両者の間に設けられた絞り５３と、赤外線カットフィルタ５５と、光学ローパスフィルタ５７とを備える。デジタルカメラの全体を統括制御するＣＰＵ５９は、フラッシュ発光部６１及び受光部６３を制御し、レンズ駆動部６５を制御して撮影レンズ５１の位置をフォーカス位置に調整し、絞り駆動部６７を介して絞り５３の開口量を制御して露光量調整を行う。
図１０は本発明に係る固体撮像装置（固体撮像素子）を搭載したデジタルカメラのブロック図である。
図示するデジタルカメラ（撮像装置）５００は、撮影レンズ５１と、固体撮像素子１００と、この両者の間に設けられた絞り５３と、赤外線カットフィルタ５５と、光学ローパスフィルタ５７とを備える。デジタルカメラの全体を統括制御するＣＰＵ５９は、フラッシュ発光部６１及び受光部６３を制御し、レンズ駆動部６５を制御して撮影レンズ５１の位置をフォーカス位置に調整し、絞り駆動部６７を介して絞り５３の開口量を制御して露光量調整を行う。
また、ＣＰＵ５９は、撮像素子駆動部６９を介して固体撮像素子１００を駆動し、撮影レンズ５１を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ５９には、操作部７１を通してユーザからの指示信号が入力され、ＣＰＵ５９はこの指示にしたがって各種制御を行う。
デジタルカメラ５００の電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部７７と、このアナログ信号処理部７７から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路７９とを備え、これらはＣＰＵ５９によって制御される。
さらに、このデジタルカメラ５００の電気制御系は、メインメモリ（フレームメモリ）８１に接続されたメモリ制御部８３と、ガンマ補正演算，ＲＧＢ／ＹＣ変換処理，画像合成処理等の画像処理を行うデジタル信号処理部８５と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部８７と、測光データを積算しデジタル信号処理部８５が行うホワイトバランス補正のゲインを求める積算部８９と、着脱自在の記録媒体９１が接続される外部メモリ制御部９３と、カメラ背面等に搭載された液晶表示部９５が接続される表示制御部９７とを備え、これらは、制御バス９９及びデータバス１０１によって相互に接続され、ＣＰＵ５９からの指令によって制御される。
本実施の形態によるデジタルカメラ５００で被写体画像を撮像する場合、図１１に示す各画素２３が受光量に応じた信号電荷をスミアの影響を抑制しつつ蓄積し、この信号電荷を先ず垂直電荷転送路１３に読み出して転送し、さらに水平電荷転送路（図示略）に送られた信号電荷を転送した後、出力部（図示略）から出力信号として出力する。
ＣＰＵ５９は、各画素の受光量に応じた出力信号を固体撮像素子１００から読み出し、デジタル信号処理部８５は、各部と協働して被写体画像データを生成する。
上記のような構成のデジタルカメラ５００によれば、スミアの発生を抑制して、良好な画像を得ることができる。
以上のように、本発明に係る固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法は、電荷転送部を覆う遮光膜の下面と半導体基板との間に、Ｐ型不純物層を形成したので、遮光膜の下面と半導体基板との間にマイナスの電位がかかっているものと等価な状態となり、ポテンシャル障壁の高さを稼ぐことができる。そのため、受光部表面に発生した電子がこのポテンシャル障壁により電荷転送路に流れ込むことが阻止されて、スミアの発生を抑制することができる。従って、例えば撮像装置などのＣＣＤイメージセンサに本発明を適用することにより、スミアの発生を良好に抑制できる。
３ 半導体基板
７ 光電変換部
９ 素子分離領域
１７ 絶縁層
１７ｂ ゲート絶縁膜
１９ 電荷転送部
２３ 遮光膜
２５ｂ，２９ｂ シリコン酸化膜
２７ｂ シリコン窒化膜
４１ Ｐ型不純物層
１００，１００Ａ，２００，２００Ａ，３００，３００Ａ，４００，４００Ａ 固体撮像装置
５００ デジタルカメラ（撮像装置）
７ 光電変換部
９ 素子分離領域
１７ 絶縁層
１７ｂ ゲート絶縁膜
１９ 電荷転送部
２３ 遮光膜
２５ｂ，２９ｂ シリコン酸化膜
２７ｂ シリコン窒化膜
４１ Ｐ型不純物層
１００，１００Ａ，２００，２００Ａ，３００，３００Ａ，４００，４００Ａ 固体撮像装置
５００ デジタルカメラ（撮像装置）
Claims (13)
- 半導体基板に形成された光電変換部と、前記光電変換部の受光面を除く領域に形成された遮光膜と、を備えた固体撮像装置であって、
前記遮光膜の下面と前記半導体基板との間に、Ｐ型不純物層を形成したことを特徴とする固体撮像装置。 - 請求項１記載の固体撮像装置であって、
前記遮光膜と前記Ｐ型不純物層との間にチタン窒化膜が介装されたことを特徴とする固体撮像装置。 - 請求項１又は請求項２記載の固体撮像装置であって、
前記半導体基板の表面部に複数の絶縁層からなるゲート絶縁膜が形成され、前記Ｐ型不純物層の下面のゲート絶縁膜は、前記複数の絶縁層のうちいずれかの絶縁層を除去して形成されている部分を少なくとも有することを特徴とする固体撮像装置。 - 請求項３記載の固体撮像装置であって、
前記複数の絶縁層がシリコン酸化膜と、シリコン窒化膜と、シリコン酸化膜とを積層してなり、前記Ｐ型不純物層の下面のゲート絶縁膜が前記シリコン窒化膜を除去した前記シリコン酸化膜の絶縁層からなることを特徴とする固体撮像装置。 - 請求項１〜請求項４のいずれか１項記載の固体撮像装置であって、
前記Ｐ型不純物層の端部が前記遮光膜で覆われていることを特徴とする固体撮像装置。 - 請求項１〜請求項５のいずれか１項記載の固体撮像装置であって、
前記半導体基板の表面部に形成された電荷転送部と、該電荷転送部に対面して形成された電荷転送電極とを有し、該電荷転送電極がＰ型不純物層を含むことを特徴とする固体撮像装置。 - 請求項１〜請求項６のいずれか１項記載の固体撮像装置を備え、被写体画像を撮像することを特徴とする撮像装置。
- 請求項１〜請求項６のいずれか１項記載の固体撮像装置の製造方法であって、
前記光電変換部が形成される半導体基板の表面部にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上にＰ型不純物層を形成するステップと、
前記Ｐ型不純物層の上に遮光膜を形成するステップと、
を少なくとも有することを特徴とする固体撮像装置の製造方法。 - 請求項８記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を形成するステップが、前記ゲート絶縁膜の上に半導体層を形成した後、前記半導体層にＰ型不純物のイオン注入を行うステップであることを特徴とする固体撮像装置の製造方法。 - 請求項９記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を活性化させる処理を、該前記遮光膜上に形成される平坦化層のリフロー処理と同時に行なうことを特徴とする固体撮像素子の製造方法。 - 請求項９記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を活性化させる処理を、ＲＴＡ法を用いた加熱処理で行うことを特徴とする固体撮像素子の製造方法。 - 請求項８記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層を形成するステップが、ＣＶＤによりＰ型不純物層を成膜するステップであることを特徴とする固体撮像装置の製造方法。 - 請求項８〜請求項１２のいずれか１項記載の固体撮像装置の製造方法であって、
前記Ｐ型不純物層の上面を遮光膜で覆うステップが、前記Ｐ型不純物層の端部をエッチング除去し、これにより表出された前記Ｐ型不純物層の端部を覆うように前記遮光膜を形成することを特徴とする固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007013413A JP2008182005A (ja) | 2007-01-24 | 2007-01-24 | 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 |
| US12/015,608 US7759151B2 (en) | 2007-01-24 | 2008-01-17 | Solid state imaging apparatus, imaging apparatus and solid state imaging apparatus manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007013413A JP2008182005A (ja) | 2007-01-24 | 2007-01-24 | 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008182005A true JP2008182005A (ja) | 2008-08-07 |
Family
ID=39640376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007013413A Withdrawn JP2008182005A (ja) | 2007-01-24 | 2007-01-24 | 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7759151B2 (ja) |
| JP (1) | JP2008182005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008405A1 (ja) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | 固体撮像装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102154184B1 (ko) | 2014-03-10 | 2020-09-09 | 삼성전자 주식회사 | 이미지 센서 및 이를 제조하는 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153932A (ja) | 1993-09-30 | 1995-06-16 | Sony Corp | 固体撮像装置 |
| US6133595A (en) * | 1997-04-08 | 2000-10-17 | Matsushita Electronics Corporation | Solid state imaging device with improved ground adhesion layer |
-
2007
- 2007-01-24 JP JP2007013413A patent/JP2008182005A/ja not_active Withdrawn
-
2008
- 2008-01-17 US US12/015,608 patent/US7759151B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008405A1 (ja) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7759151B2 (en) | 2010-07-20 |
| US20080173902A1 (en) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9419045B2 (en) | Solid-state imaging device and electronic instrument | |
| US10553629B2 (en) | Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus | |
| US8363141B2 (en) | Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same | |
| US8809921B2 (en) | Solid-state imaging apparatus, method of manufacturing same, and electronic apparatus | |
| US8319867B2 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
| US8710559B2 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus | |
| JP5151371B2 (ja) | 固体撮像装置並びにカメラ | |
| US9024361B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
| JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| JP2003338615A (ja) | 固体撮像装置 | |
| JP2011204992A (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| US9683890B2 (en) | Image sensor pixels with conductive bias grids | |
| US7259361B2 (en) | Producing method for solid-state image pickup device including formation of a carrier accumulating region | |
| TWI548073B (zh) | Solid-state imaging devices and electronic equipment | |
| US9237283B2 (en) | Solid-state image pickup device | |
| US10103183B2 (en) | Manufacturing method of imaging device and imaging system | |
| JP2007115787A (ja) | 固体撮像素子 | |
| JP2008227357A (ja) | 固体撮像装置及びその製造方法 | |
| TWI525801B (zh) | 具有經摻雜之傳輸閘極的影像感測器 | |
| JP2008182005A (ja) | 固体撮像装置及び撮像装置、並びに固体撮像装置の製造方法 | |
| WO2021241062A1 (ja) | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 | |
| JP2008227263A (ja) | 固体撮像装置及びその製造方法 | |
| JP2010040942A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110606 |