JP2008177519A - 電子部品搭載用基板および電子装置 - Google Patents

電子部品搭載用基板および電子装置 Download PDF

Info

Publication number
JP2008177519A
JP2008177519A JP2007135030A JP2007135030A JP2008177519A JP 2008177519 A JP2008177519 A JP 2008177519A JP 2007135030 A JP2007135030 A JP 2007135030A JP 2007135030 A JP2007135030 A JP 2007135030A JP 2008177519 A JP2008177519 A JP 2008177519A
Authority
JP
Japan
Prior art keywords
electronic component
chip
mounting
wiring conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007135030A
Other languages
English (en)
Inventor
Kazuhito Imuta
一仁 藺牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007135030A priority Critical patent/JP2008177519A/ja
Publication of JP2008177519A publication Critical patent/JP2008177519A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 小型化が容易であり、かつ外部基板との接続信頼性の高い電子部品搭載用基板および電子装置を提供する。
【解決手段】 電子部品3の搭載部1aおよび外部基板20に対向して実装される実装面1bを有する絶縁基体1に、搭載部1aから実装面1bにかけて配線導体2が形成された電子部品搭載用基板9であって、絶縁基体1の実装面1bに露出している配線導体2に、対向する端面に一対の端子電極4a,4bを有するチップ状電子部品4の一方の端子電極4aが接続され、他方の端子電極4bが外部基板20側に位置している。チップ状電子部品4を介して配線導体2と外部基板20の電気回路21とが接続されるので、チップ状電子部品4を搭載するスペースが不要となって小型化が容易であり、また電気回路21との接続面積が広くなるので接続信頼性が高い。
【選択図】 図1

Description

本発明は、半導体素子や圧電素子等の電子部品を搭載するための搭載部を有する電子部品搭載用基板、およびその電子部品搭載用基板に電子部品を搭載してなる電子装置に関するものであり、特に、搭載部に搭載される電子部品に配線導体を介してチップコンデンサ等のチップ状電子部品が接続される電子部品搭載用基板および電子装置に関するものである。
従来から、携帯電話やデジタルカメラ,コンピュータ等の電子機器に使用される電子装置は一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面に電子部品が搭載される搭載部を有する絶縁基体と、タングステン,モリブデン,マンガン,銅等の金属材料から成り、絶縁基体の搭載部から下面や側面等の外面にかけて形成された複数の配線導体とを備える電子部品搭載用基板と、電子部品搭載用基板の搭載部に搭載された電子部品とにより構成されている。
配線導体のうち搭載部に露出する部位には、電子部品の電極がボンディングワイヤやはんだ等を介して接続される。また、配線導体のうち絶縁基体の外面に露出する部位が、はんだボール等の導電性の接合材を介して、電子機器を構成するマザーボード等の外部基板の電気回路と接続される。
このような電子部品搭載用基板および電子装置においては、絶縁基体の配線導体が露出している外面(例えば下面)を実装面として、外部基板の電気回路が形成されている面に対向させて、配線導体と電気回路とをはんだボール等の接合材を介して直接接続する実装形態が多用されるようになってきている。
なお、電子部品搭載用基板には、半導体素子や圧電素子等の電子部品の他に、いわゆるデカップリング用コンデンサ等のコンデンサや、抵抗器,インダクタ等のチップ状電子部品が搭載される。チップ状電子部品は、電気抵抗,インピーダンス等の電気特性の調整やノイズの除去等のために搭載される。また、チップ状電子部品は、通常、絶縁基体の上面のうち搭載部よりも外側の部位に搭載される(例えば、特許文献1を参照。)。
特開2005−108945号公報 特開2006−222364号公報
しかしながら、近年、電子機器の小型化が進み、その部品として使用される電子部品搭載用基板および電子装置にも小型化が必要になってきている。
これに対し、上記従来の電子部品搭載用基板および電子装置は、チップ状電子部品を搭載するスペースを絶縁基体の上面等の表面に確保する必要があるため、平面面積の小型化が妨げられる可能性がある。
また、チップ状電子部品を搭載するスペースを確保しながら小型化するために、はんだボール等の接合材と接続される配線導体の露出面積を小さくした場合には、接合材と配線導体との接続面積が小さくなり、接続の強度が低下する可能性がある。そのため、電子部品搭載用基板と外部基板との間に生じる熱応力等に起因して、接合材と配線導体との接続部分に亀裂が生じ、電子部品搭載用基板と外部基板との接続信頼性が低下する可能性がある。
本発明は上記問題点に鑑み案出されたものであり、その目的は、小型化が容易であり、かつ外部基板との接続信頼性の高い電子部品搭載用基板およびそれを用いた電子装置を提供することにある。
本発明の電子部品搭載用基板は、電子部品の搭載部および外部基板に対向して実装される実装面を有する絶縁基体に、前記搭載部から前記実装面にかけて配線導体が形成された電子部品搭載用基板であって、前記絶縁基体の前記実装面に露出している前記配線導体に、対向する端面に一対の端子電極を有するチップ状電子部品の一方の前記端子電極が接続され、他方の前記端子電極が前記外部基板側に位置していることを特徴とするものである。
また、本発明の電子部品搭載用基板は、上記構成において、前記絶縁基体は、前記実装面に凹部が形成されるとともに該凹部の底面に前記配線導体が露出しており、前記チップ状電子部品の一方の前記端子電極が前記凹部の底面の前記配線導体に接続され、他方の前記端子電極が前記凹部から出ていることを特徴とするものである。
また、本発明の電子部品搭載用基板は、上記構成において、前記配線導体は、前記搭載部における前記電子部品の電極との接続位置から前記実装面へ真っ直ぐに形成されており、その実装面に露出している部位に接続されている前記チップ状電子部品がチップコンデンサであることを特徴とするものである。
また、本発明の電子部品搭載用基板は、上記構成において、前記配線導体は、前記搭載部から前記実装面の外周部分にかけて形成されており、その実装面に露出している部位に接続されている前記チップ状電子部品がチップ抵抗またはチップインダクタであることを特徴とするものである。
本発明の電子装置は、上記いずれかの構成の本発明の電子部品搭載用基板と、前記搭載部に搭載されて前記配線導体と接続された電子部品とを備えることを特徴とするものである。
本発明の電子部品搭載用基板によれば、絶縁基体の前記実装面に露出している配線導体に、対向する端面に一対の端子電極を有するチップ状電子部品の一方の端子電極が接続され、他方の端子電極が外部基板側に位置していることから、他方の端子電極を外部基板の電気回路と直接接続させることにより、チップ状電子部品を介して、配線導体を外部基板の電気回路と接続させることができる。
そのため、チップ状電子部品を搭載するスペースを別途絶縁基体に確保することが不要になり、電子部品搭載用基板の小型化が容易になる。
また、このスペースが不要なため配線導体の露出面積を広くすることができるとともに、チップ状電子部品が直接、はんだバンプ等に比べて面積の広い端子電極を介して外部基板の電気回路と接続され、このチップ状電子部品を介して電子部品搭載用基板と外部基板とが接続されるので、接続信頼性を向上させることができる。
したがって、本発明の電子部品搭載用基板によれば、小型化が容易であり、かつ外部基板との接続信頼性の高い電子部品搭載用基板を提供することができる。
また、本発明の電子部品搭載用基板において、絶縁基体は、実装面に凹部が形成されるとともに凹部の底面に配線導体が露出しており、チップ状電子部品の一方の端子電極が凹部の底面の配線導体に接続され、他方の端子電極が凹部から出ている場合には、凹部内に入ったチップ状電子部品の高さの分、外部基板に実装したときの低背化が可能になる。
また、チップ状電子部品を配線導体と接続するときに、凹部内にチップ状電子部品を嵌めることにより簡単にチップ状電子部品の位置決めや仮固定ができるので、電子部品搭載用基板の生産性を向上させることができる。
また、凹部の深さの分、搭載部に搭載される電子部品と実装面側のチップ状電子部品とを近づけることができる。そのため、例えばチップ状電子部品がデカップリングコンデンサであり、搭載される電子部品が半導体素子である場合のように、電子部品とチップ状電子部品との間の距離が短く、両者を接続する配線導体の長さが短い方が好ましいような場合、このような構成がより適している。
また、本発明の電子部品搭載用基板において、配線導体は、搭載部における電子部品の電極との接続位置から実装面へ真っ直ぐに形成されており、その実装面に露出している部位に接続されているチップ状電子部品がチップコンデンサである場合には、電子部品の電極と配線導体との接続位置と、チップ状電子部品の端子電極とが真っ直ぐな配線導体で(最短距離で)接続される。そのため、電子部品の電極と配線導体との接続位置との間の抵抗を抑制して、チップ状電子部品から電子部品に十分な静電容量を提供することができる。その結果、例えば接地電位や電源電位をより安定させてEMIノイズ等のノイズをさらに効果的に抑制し、半導体集積回路素子である電子部品の動作をより安定させることができる。
また、本発明の電子部品搭載用基板において、配線導体は、搭載部から実装面の外周部分にかけて形成されており、その実装面に露出している部位に接続されているチップ状電子部品がチップ抵抗またはチップインダクタである場合には、電子部品搭載用基板と外部基板との間で発生する熱応力等の応力が大きくなる傾向のある実装面の外周部分において、比較的面積が広い端子電極を介して電子部品搭載用基板が外部基板と接続されるため、接続強度を高くして接続信頼性を向上させることができる。
また、この場合には、実装面の中央部分等にも配線導体を露出させるとともにその露出部分にチップコンデンサを接続して、チップインダクタやチップ抵抗とともに高周波の共振回路を形成することができ、配線導体を伝送される信号に対するノイズの除去やフィルタリング等を、小型化や実装信頼性の向上と併せて行なわせることもできる。
そして、本発明の電子装置によれば、上記いずれかの構成の本発明の電子部品搭載用基板と、搭載部に搭載されて配線導体と接続された電子部品とを備えることから、チップ状電子部品の他方の端子電極が外部基板の電気回路と直接接続される、小型化が容易であり、かつ外部基板との接続信頼性の高い電子装置を提供することができる。
本発明の電子部品搭載用基板および電子装置について添付図面を参照しつつ説明する。
図1は本発明の電子部品搭載用基板および電子装置の実施の形態の一例を示す断面面である。図1において、1は電子部品3が搭載される搭載部1aおよび外部基板20に対向して実装される実装面1bを有する絶縁基体であり、2は配線導体である。絶縁基体1および配線導体2により電子部品搭載用基板9が基本的に形成され、電子部品搭載用基板9に電子部品3が搭載されて電子装置10が形成されている。
絶縁基体1は、酸化アルミニウム質焼結体やガラスセラミック焼結体,ムライト質焼結体,窒化アルミニウム質焼結体等の電気絶縁材料からなる。絶縁基体1は、例えば平面視で四角形状の板状であり、その表面(この実施の形態の例では上面)に電子部品3が搭載される搭載部1aを有している。
搭載部1aに搭載される電子部品3は、半導体集積回路素子(IC)やフォトダイオード(PD)、発光ダイオード(LED)等の半導体素子,弾性表面波素子や水晶振動子等の圧電素子,圧力センサ素子や加速度センサ素子等のセンサ素子といった、いわゆる能動部品や機能部品等である。
絶縁基体1は、例えば、酸化アルミニウム質焼結体で形成されている場合であれば、酸化アルミニウム,酸化ケイ素,酸化マグネシウム,酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに、この泥漿物をドクターブレード法やカレンダーロール法等によりシート状に成形してセラミックグリーンシート(セラミック生シート)を得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約1300〜1600℃で焼成することによって製作される。
絶縁基体1の実装面1bは、外部基板20に対向して実装される面であり、この実施の形態の例においては下面を実装面1bとした例を示しているが、上面や側面を実装面としてもよい。なお、外部基板20は、例えば携帯電話やデジタルカメラ,コンピュータ等の電子機器に組み込まれるマザーボード等であり、その表面に電気回路21が形成されている。電気回路21は、電子装置10を他の電子装置や部品(マイクロフォンやアンテナ,分波器等)と電気的に接続させて、送受信や撮像,演算等の電子機器としての所定の機能を得る上で必要な電子回路を構成する。
また、絶縁基体1には、搭載部1aから実装面1bにかけて配線導体2が形成されている。配線導体2は、電子部品3の信号用や接地用,電源用等の電極(図示せず)を外部基板20の所定の電気回路21に接続する導電路として機能する。
すなわち、搭載部1aに電子部品3を搭載するとともに、電子部品3の電極をはんだバンプ等の接続材5を介して配線導体2のうち搭載部1aに露出する部位に接続する。そして、絶縁基体1の実装面1bを外部基板20(上面等)に対向させるとともに、配線導体2のうち実装面1bに露出する部位を外部基板20の所定の電気回路21と電気的に接続することにより、電子部品3の電極と外部基板20の電気回路21とが電気的に接続される。
配線導体2は、タングステンやモリブデン,マンガン,銅,銀,パラジウム,金,白金等の金属材料により形成されている。配線導体2は、例えばタングステンからなる場合であれば、タングステン等の金属粉末に有機バインダー、溶剤を添加混合して金属ペーストを得て、この金属ペーストを従来周知のスクリーン印刷法等の厚膜手法を採用し、絶縁基体1となるセラミックグリーンシートに予め所定パターンに印刷塗布しておくことによって、絶縁基体1の搭載部1aから実装面1bにかけて形成される。
なお、配線導体2は、絶縁基体1の厚み方向に貫通する貫通導体を含んでいてもよい。貫通導体は、絶縁基体1となるセラミックグリーンシートに厚み方向に貫通孔を形成しておき、この貫通孔内に前述のものと同様の金属ペーストを印刷充填することにより形成される。貫通孔は、機械的な打ち抜き加工やレーザ光を用いた穴あけ加工等の加工法により形成することができる。
また、絶縁基体1の実装面1bに露出している配線導体2には、対向する端面に一対の端子電極4a,4bを有するチップ状電子部品4の一方の端子電極4aが接続され、他方の端子電極4bが外部基板20側に位置している。
チップ状電子部品4は、例えば、電子部品3に静電容量を提供し、電源や接地の電位を安定させてノイズを抑制するデカップリングコンデンサやバイパスコンデンサとして機能するチップコンデンサ(セラミックコンデンサ),フィルタ回路を構成するチップコンデンサやチップインダクタ,高周波回路のインピーダンスや抵抗,位相等の電気特性調整用のチップインダクタやチップ抵抗器,チップコンデンサ等である。
チップ状電子部品4は、チタン酸アルカリ土類(カルシウム,マグネシウム,バリウム等)化合物や、酸化アルミニウム質焼結体,ガラスセラミック焼結体等の電気絶縁材料からなる本体(符号なし)の内部や表面に、コンデンサ電極やコイル,高抵抗配線等の、チップ状電子部品4としての機能を得る上で必要な導体(図示せず)が被着されて形成されている。
この場合、チップ状電子部品4の本体は、例えば、チップコンデンサの対向するコンデンサ電極の間に一部が介在し、所定の静電容量を得るための誘電体としても機能する。また、フェライト等の透磁率の高い材料が前述した絶縁材料と併用され、コイル状導体(インダクタ)のインダクタンスが高くなるようにされている場合もある。
チップ状電子部品4は、本体が例えば直方体状や円筒状であり、対向する端面に一対の端子電極4a,4bを有している。端子電極4a,4bは、それぞれコンデンサ電極やコイル,高抵抗配線等の導体と電気的に接続されている。
この一対の端子電極4a,4bが対応する電子部品3の電極と電気的に接続されることにより、電子部品3に対して、電源や接地電位の安定化(ノイズ抑制)やフィルタリング,電気特性の調整,温度補償等が行なわれる。また、電子部品3から外部基板20の電気回路21に供給される信号に対するノイズの除去やフィルタリング等が行なわれる場合もある。
チップ状電子部品4は、例えばチップコンデンサの場合であれば、チタン酸バリウムを有機溶剤,バインダーとともにシート状に成形したグリーンシートに、コンデンサ電極や端子電極4a,4bとなる銀系やニッケル系の金属ペーストを塗布し、焼成することにより製作される。
そして、電子部品搭載用基板9によれば、このようなチップ状電子部品4を備えていることから、他方の端子電極4bを外部基板20の電気回路21と接続することにより、チップ状電子部品4を介して、配線導体2が外部基板20の電気回路21と接続される。
そのため、チップ状電子部品4を搭載するスペースを別途絶縁基体1に確保することが不要になる分、電子部品搭載用基板9の小型化が容易になる。
また、このスペースが不要なため配線導体2の露出面積を広くすることができるとともに、チップ状電子部品4が直接、はんだボール等に比べて面積の広い端子電極4a,4bを介して外部基板20の電気回路21と接続され、このチップ状電子部品4を介して電子部品搭載用基板9と外部基板20とが接続されるので、接続信頼性を向上させることができる。
したがって、小型化が容易であり、かつ外部基板20との接続信頼性の高い電子部品搭載用基板9を提供することができる。
なお、チップ状電子部品4の一方の端子電極4aと配線導体2や外部基板20の電気回路21との接続は、例えば、はんだや導電性接着剤等(図示せず)を介して接合させることにより行なうことができる。また、電子部品搭載用基板9(電子装置10)として外部基板20に実装するときには、例えば、外部基板20側に位置する他方の端子電極4bにあらかじめはんだや導電性接着剤を被着させておき、他方の端子電極4bを電気回路21の所定位置に位置合わせするとともに加熱する。
また、配線導体2は、実装面1bに露出して外部基板20の電気回路21と接続されるものの全部がチップ状電子部品4を介して電気回路21と接続されるものである必要はなく、はんだ等の導電性の接合材6を介して直接外部基板20の電気回路21と接続されるものを含んでいてもよい。
例えば、電子部品3が半導体集積回路素子であり、その電極が信号用,接地用および電源用の3種類からなる場合に、接地用や電源用の電極と接続される配線導体2については、実装面1b側でチップ状電子部品4(デカップリングコンデンサ等)と接続させるとともに、信号用の電極と接続される配線導体2については、接合材6を介して直接外部基板20の電気回路21に接続させるというようにしてもよい。この場合には、接地および電源の電位を安定させることや、信号の低抵抗での伝送の点で有利である。
また、このような電子部品搭載用基板9において、図2に示すように、絶縁基体1は、実装面1bに凹部1cが形成されるとともに凹部1cの底面に配線導体2が露出しており、チップ状電子部品4の一方の端子電極4aが凹部1cの底面の配線導体2に接続され、他方の端子電極4bが凹部1cから出ている場合には、凹部1c内に入ったチップ状電子部品4の高さの分、外部基板20に実装したときの低背化が可能になる。なお、図2は、本発明の電子部品搭載用基板9および電子装置10の実施の形態の他の例を示す断面図である。図2において図1と同様の部位には同じ符号を付している。
また、チップ状電子部品4を配線導体2と接続するときに、凹部1c内にチップ状電子部品4を嵌めることにより、簡単にチップ状電子部品4の位置決めおよび仮固定ができるので、電子部品搭載用基板9の生産性を向上させることができる。
また、凹部1cの深さの分、電子部品3とチップ状電子部品4とを近づけることができる。そのため、例えばチップ状電子部品4がデカップリングコンデンサであり、搭載される電子部品3が半導体集積回路素子である場合のように、電子部品3とチップ状電子部品4との間の距離が短く、両者を接続する配線導体2の長さが短い方が好ましいような場合には、このような構成がより適している。
凹部1cは、例えば、絶縁基体1となるセラミックグリーンシートのうち最下層のもの、または最下層から上に複数の層のものに、凹部1cの所定の形状に打ち抜き部分を設けておくことにより形成することができる。このような打ち抜き部分は、例えば金型を用いた機械的な打ち抜き加工や、レーザ光を用いた切断加工等により形成することができる。また、打ち抜き部分を設けた層の直上に積層されるセラミックグリーンシートの表面が凹部1cの底面になる。この凹部1cの底面となる部位に配線導体2となる金属ペーストの一部が露出するように印刷しておくことにより、凹部1cの底面に配線導体2を露出させることができる。
なお、凹部1cは、外部基板20に実装されるときの電子部品搭載用基板9の低背化や電子部品3とチップ状電子部品4とを接続する配線導体2の長さを短くして低抵抗化を図る上では、深い方が好ましい。ただし、深くなり過ぎると、例えばチップ状電子部品4が完全に凹部1c内に嵌まり込み、端子電極4bが実装面1bから絶縁基体1の内側に入り込んで外部基板20の電気回路21との接続が難しくなる。したがって、凹部1cの深さは、チップ状電子部品4の他方の端子電極4bが絶縁基体1の実装面1bよりも外側(この実施形態では下側)に出るような深さであることがより好ましい。
また、端子電極4bが実装面1bよりも外側に出ている場合に、配線導体2の一部を、はんだボールを介して直接外部基板20の電気回路21と接続させるときには、実装面1bからの端子電極4bの高さをはんだボール(接合材6)の高さと同じ程度にしておいて、端子電極4bおよびはんだボール(接合材6)と電気回路21との接続の生産性や作業性を向上させるようにしてもよい。
凹部1cの平面視したときの形状は、チップ状電子部品4を嵌めることができるような形状および寸法であればよい。例えば、チップ状電子部品4が平面視で長方形状の場合には、凹部1cは、各辺の長さがチップ状電子部品4よりも長い長方形状に形成する。
また、凹部1cの内側面が底面側から開口側にかけて外側に傾斜した形状(開口が広く底面が狭い形状)としておいてもよい。この場合には、凹部1cにチップ状電子部品4を嵌めるときの作業性を良くするとともに、底面部分においてこの内側面でチップ状電子部品4の側面を支え、接合工程等においてチップ状電子部品4が不用意に動くことを抑制することができる。
また、電子部品搭載用基板9において、配線導体2は、搭載部1aにおける電子部品3の電極との接続位置から実装面1bへ真っ直ぐに形成されており、その実装面1bに露出している部位に接続されているチップ状電子部品4がチップコンデンサである場合には、電子部品3の電極と配線導体2との接続位置と、チップ状電子部品4の一方の端子電極4aとが真っ直ぐな配線導体2で(最短距離で)接続される。
そのため、電子部品3の電極と配線導体2との接続位置と、チップ状電子部品4(チップコンデンサ)の一方の端子電極4aとの間の電気抵抗を低く抑えることができ、チップコンデンサから電子部品3に供給される接地電位や電源電位をより安定させることができる。その結果、例えばEMIノイズ等のノイズをより効果的に抑制して、半導体集積回路素子である電子部品3の動作をより安定させることができる。
なお、チップ状電子部品4がチップコンデンサである場合は、一方の端子電極4aは電子部品3の接地電極または電源電極と配線導体2を介して接続される。
この場合、配線導体2は、例えば搭載部1aにおいては円形状や四角形状等のパッド状に形成されるとともに、そのパッド状の部分から実装面1bにかけて絶縁基体1を厚み方向に真っ直ぐに貫通する貫通導体2aとして形成される。この貫通導体2aの実装面1bに露出する部分(下端面)に、チップ状電子部品4の一方の端子電極4aが接続される。また、貫通導体2aの下端面にさらにパッド状のパターンで配線導体2を広げておいて、端子電極4aとの接続の作業性や接続強度をさらに高めるようにしておいてもよい。
また、このように配線導体2を、搭載部1aにおける電子部品3の電極との接続位置から実装面1bへ真っ直ぐに形成する場合に、搭載部1aにおける電子部品3の電極との接続位置の真っ直ぐ下の実装面1bに凹部1cを形成し、その凹部1cの底面に配線導体2を露出させるようにしてもよい。この場合には、電子部品3の電極と配線導体2との接続位置と、チップ状電子部品4の一方の端子電極4aとの距離をさらに近くすることができる。そのため、電子部品3の電極と配線導体2との接続位置と、チップ状電子部品4(チップコンデンサ)の一方の端子電極4aとの間の電気抵抗をさらに低く抑えることができる。
また、電子部品搭載用基板9において、図3に示すように、配線導体2は、搭載部1aから実装面1bの外周部分にかけて形成されており、その実装面1bに露出している部位に接続されているチップ状電子部品4がチップ抵抗4Rまたはチップインダクタ4Lである場合には、電子部品搭載用基板9と外部基板20との間で発生する熱応力等の応力が大きくなる傾向のある実装面1bの外周部分において、比較的面積が広い端子電極4a,4bを介して電子部品搭載用基板9が外部基板20と接続されるため、接続強度を高くして接続信頼性を向上させることができる。なお、図3は、本発明の電子部品搭載用基板9および電子装置10の実施の形態の他の例を示す断面図である。図3において図1と同様の部位には同様の符号を付している。
また、この場合には、実装面1bの中央部分等にも配線導体2を露出させるとともにその露出部分にチップ状電子部品4としてチップコンデンサ4Cを接続することによって、チップ抵抗4Rやチップインダクタ4Lとともに高周波の共振回路を形成することができ、配線導体2を伝送される信号に対するノイズの除去やフィルタリング等を、小型化や接続信頼性の向上と併せて行なわせることもできる。この場合の外周部分とは、例えば、四角形状等の多角形状の実装面1bの外周の辺部分や角部分である。
なお、配線導体2を実装面1bの外周部分に露出させる場合には、接続信頼性を効果的に向上させる上では、実装面1bの外周の全周に一定の間隔で露出させてチップ状電子部品4を接続しておくことが好ましい。
また、例えば、実装面1bが正方形状等の四角形状の場合であれば、熱応力が最も大きく作用する各角部分で配線導体2を露出させてチップ状電子部品4(チップ抵抗4Rやチップインダクタ4L)を接続するようにしてもよい。この場合、チップ抵抗4Rおよびチップインダクタ4Lのうちどちらをどの位置(どの角部分)に配置させるかについては、対応して接続される配線導体2の配線の都合等に応じて適宜選定すればよい。
また、実装面1bの外周部分で配線導体2と接続されるチップ状電子部品4は、チップ抵抗4Rおよびチップインダクタ4Lの両方を含む必要はなく、全部がチップ抵抗4Rでも、全部がチップインダクタ4Lでもよい。
実装面1bの外周部分に配置すべきチップ抵抗4Rやチップインダクタ4Lが、前述したような配置ができない程度の個数(1個や2個等)の場合には、例えば、実装面1bの外周部分のうち、熱応力等の応力が大きく作用する部分の順に優先してチップ状電子部品4を配置する(そのような配置ができるように配線導体2を露出させる。)とよい。
また、例えば四角形状の実装面1bの4つの角部で、それぞれ電子部品搭載用基板9と外部基板20との間に作用する熱応力等の応力が同程度の場合には、実装面1bの中心部分に対して点対称になるようにチップ状電子部品4を配置してもよい。つまり、例えば2個のチップ状電子部品4を、それぞれ四角形状の実装面1bの対角線上の2つの角部に配置するようにしてもよい。
なお、チップ状電子部品4としてチップ抵抗4Rやチップインダクタ4Lを用いる場合には、本体が例えば直方体状や円柱状であり、対向する端面に一対の端子電極4a,4bを有しているものを用いる。このようなチップ状電子部品4としては、酸化アルミニウム質焼結体からなる直方体状の本体の両端面に端子電極4a,4bが形成されるとともに主面に抵抗導体が形成されたチップ抵抗4Rや、フェライトの焼結体からなる直方体状の本体の両端面に端子電極4a,4bが形成されるとともに本体の内部にコイル状導体が形成されたチップインダクタ4L等を用いることができる。
電子部品搭載用基板9に電子部品3を搭載することにより、本発明の電子装置である電子装置10が形成される。
電子装置10は、例えば電子部品搭載用基板9の搭載部1aに電子部品3、この例ではいわゆるフリップチップ型の半導体集積回路素子を搭載部1aに搭載するとともに、電子部品3の下面に形成されている電極を配線導体2の搭載部1aへの露出部分にはんだバンプや金バンプ等の接続材5を介して接続することにより製作される。この接続材5としてのはんだバンプや金バンプ等は、あらかじめ電子部品3の電極に蒸着法やめっき法,超音波接合法等の手段ではんだや金等の金属材料を電子部品3の電極の表面に被着させることにより形成されている。
また、搭載部1aを蓋体や封止樹脂等の封止材料(図示せず)で覆い、電子部品3を気密封止するようにしてもよい。例えば、搭載部1aを塞ぐように蓋体(図示せず)を絶縁基体1の上面に接合することにより、蓋体と絶縁基体1とからなる容器の内部に電子部品3が気密封止される。
また、電子部品搭載用基板9および電子装置10において、配線導体2の露出部分には、ニッケルや金等のめっき層を被着させてもよい。めっき層を被着させることにより、配線導体2の酸化腐蝕をより効果的に防止することができるとともに、配線導体2の露出部分についてはんだの濡れ性を向上させることができる。
本発明の電子装置10によれば、上記構成の本発明の電子部品搭載用基板9と、電子部品搭載用基板9の搭載部1aに搭載されて配線導体2と接続された電子部品3とを備えることから、チップ状電子部品4を介して配線導体2が外部基板20の電気回路21と接続される。そのため、チップ状電子部品4を搭載するスペースを別途絶縁基体1に確保することが不要な分、小型化が容易になる。また、この電子装置10は、チップ状電子部品4が直接、はんだボール等に比べて面積の広い端子電極4bを介して外部基板20の電気回路21と接続されるので、接続信頼性を向上させることができる。
電子部品として半導体集積回路素子(1辺の長さが約13mm、電極の数が81個)を搭載する電子部品搭載用基板を製作した。
絶縁基体は、酸化アルミニウム質焼結体を用い、1辺の寸法が15mmで厚みが2mmの正方形板状で作製した。絶縁基体の上面の中央部に半導体集積回路素子の搭載部を設け、この搭載部から絶縁基体の実装面である下面にかけて複数の配線導体を、タングステンのメタライズ層により形成した。
配線導体は、絶縁基体の下面において9個×9個の配列で露出面が縦横に並ぶように形成し、この露出面のうち中央部分に位置するもの36個(6個×6個)に、チップ状電子部品としてチップコンデンサおよびチップインダクタの一方の端子電極を接続した。チップコンデンサおよびチップインダクタは、各辺の長さが約2×1.25×1.25(mm)の直方体状であり、長手方向の両端面に一対の端子電極が形成されたものを用いた。
従来の技術による電子部品搭載用基板の場合であれば、この36個のチップ状電子部品を搭載するスペースを絶縁基体の上面の外周部(搭載部よりも外側)に確保する必要があり、このためには、少なくとも2×1.25×36=90mmの面積が必要になり、小型化が妨げられる。実際には、チップ状電子部品と半導体集積回路素子との間の電気絶縁性の確保や、チップ状電子部品の両端子電極を接続する配線導体のスペースが必要になるので、絶縁基体は、例えば本実施例に対して、各辺で外側に約3〜4mm広げたものとする必要がある。
また、従来の技術による電子部品搭載用基板において、チップ状電子部品を搭載するスペースを絶縁基体の下面側に確保する場合には、約90mmの面積が必要になるため、絶縁基体の下面のうち外部基板の電気回路と接続させるための配線導体を有効に露出させ得る面積は15×15−90=135mmになる。これは、本実施例の絶縁基体に対して約60%の面積であり、これに応じて、外部基板の電気回路と接続させるための配線導体のそれぞれの露出面積も小さくする必要がある。そのため、外部基板に対する接続信頼性が低下する可能性がある。
これに対して、15×15(mm)の外寸の絶縁基体の下面に9個×9個の配列で配線導体を露出させた本実施例では、個々の露出部分は直径が約1.0mmの円形状(面積約0.8mm)に形成することができた。これをチップ状電子部品の端子電極(一方の端子電極)に接続させたり、直接はんだボール等を介して外部基板の電気回路と接続させたりすることができる。これに対し、従来の技術による場合には、面積が約0.4mmの円形状(直径約0.7mm)に小さくする必要がある。
以上のように、本発明の電子部品搭載用基板によれば、一方の端子電極が配線導体と接続されたチップ状電子部品の他方の端子電極を外部基板の電気回路と接続させることができるため、小型化が容易であるとともに外部基板との接続信頼性を高くすることが可能な電子部品搭載用基板を提供することができる。また、この電子部品搭載用基板に電子部品を搭載して、小型化が容易であるとともに外部基板との接続信頼性を高くすることが可能な電子装置を提供することができる。
本発明の電子部品搭載用基板および電子装置の実施の形態の一例を示す断面図である。 本発明の電子部品搭載用基板および電子装置の実施の形態の他の例を示す断面図である。 本発明の電子部品搭載用基板および電子装置の実施の形態の他の例を示す断面図である。
符号の説明
1・・・絶縁基体
1a・・搭載部
1b・・実装面
1c・・凹部
2・・・配線導体
3・・・電子部品
4・・・チップ状電子部品
4a・・一方の端子電極
4b・・他方の端子電極
4C・・チップコンデンサ
4R・・チップ抵抗
4L・・チップインダクタ
5・・・接続材
6・・・接合材
9・・・電子部品搭載用基板
10・・・電子装置
20・・・外部基板
21・・・電気回路

Claims (5)

  1. 電子部品の搭載部および外部基板に対向して実装される実装面を有する絶縁基体に、前記搭載部から前記実装面にかけて配線導体が形成された電子部品搭載用基板であって、前記絶縁基体の前記実装面に露出している前記配線導体に、対向する端面に一対の端子電極を有するチップ状電子部品の一方の前記端子電極が接続され、他方の前記端子電極が前記外部基板側に位置していることを特徴とする電子部品搭載用基板。
  2. 前記絶縁基体は、前記実装面に凹部が形成されるとともに該凹部の底面に前記配線導体が露出しており、前記チップ状電子部品の一方の前記端子電極が前記凹部の底面の前記配線導体に接続され、他方の前記端子電極が前記凹部から出ていることを特徴とする請求項1記載の電子部品搭載用基板。
  3. 前記配線導体は、前記搭載部における前記電子部品の電極との接続位置から前記実装面へ真っ直ぐに形成されており、その実装面に露出している部位に接続されている前記チップ状電子部品がチップコンデンサであることを特徴とする請求項1記載の電子部品搭載用基板。
  4. 前記配線導体は、前記搭載部から前記実装面の外周部分にかけて形成されており、その実装面に露出している部位に接続されている前記チップ状電子部品がチップ抵抗またはチップインダクタであることを特徴とする請求項1記載の電子部品搭載用基板。
  5. 請求項1乃至請求項4のいずれかに記載の電子部品搭載用基板と、前記搭載部に搭載されて前記配線導体と接続された電子部品とを備えることを特徴とする電子装置。
JP2007135030A 2006-12-20 2007-05-22 電子部品搭載用基板および電子装置 Pending JP2008177519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007135030A JP2008177519A (ja) 2006-12-20 2007-05-22 電子部品搭載用基板および電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006342768 2006-12-20
JP2007135030A JP2008177519A (ja) 2006-12-20 2007-05-22 電子部品搭載用基板および電子装置

Publications (1)

Publication Number Publication Date
JP2008177519A true JP2008177519A (ja) 2008-07-31

Family

ID=39704293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007135030A Pending JP2008177519A (ja) 2006-12-20 2007-05-22 電子部品搭載用基板および電子装置

Country Status (1)

Country Link
JP (1) JP2008177519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10743416B2 (en) 2016-08-24 2020-08-11 Murata Manufacturing Co., Ltd. Circuit module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10743416B2 (en) 2016-08-24 2020-08-11 Murata Manufacturing Co., Ltd. Circuit module

Similar Documents

Publication Publication Date Title
US9743519B2 (en) High-frequency component and high-frequency module including the same
JP5154262B2 (ja) 電子部品
WO2007058280A1 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
US10645798B2 (en) Composite component-embedded circuit board and composite component
CN106415821B (zh) 元件收纳用封装以及安装结构体
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP4012652B2 (ja) 半導体装置
JP4012655B2 (ja) 半導体装置
JP2007095956A (ja) 電子部品収納用パッケージ
JP2008177519A (ja) 電子部品搭載用基板および電子装置
JP2004064604A (ja) 送受信制御装置
JP2005160007A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP4249601B2 (ja) 配線基板
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2012146940A (ja) 電子部品および電子装置
JP6789172B2 (ja) Rfidタグ用基板、rfidタグおよびrfidシステム
JP2003197810A (ja) 電子部品
JP4535894B2 (ja) 配線基板
JP4392422B2 (ja) 半導体装置
JP2003258597A (ja) 弾性表面波フィルタ用パッケージ
JP2007027788A (ja) 半導体装置
JP3462072B2 (ja) 電子部品収納用容器
JP2013211605A (ja) 高周波モジュール
JP2005197389A (ja) 半導体モジュール