JP2008177269A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008177269A JP2008177269A JP2007007953A JP2007007953A JP2008177269A JP 2008177269 A JP2008177269 A JP 2008177269A JP 2007007953 A JP2007007953 A JP 2007007953A JP 2007007953 A JP2007007953 A JP 2007007953A JP 2008177269 A JP2008177269 A JP 2008177269A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- test
- value
- chip
- test item
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる半導体装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor device that can automatically determine a chip whose value is not statistically predictable by a wafer test and perform remeasurement or determine that it is defective.
ウェハテストとは、ウェハ上に形成された複数のチップに対してそれぞれ所定のテスト項目についてテストを行うものである(例えば、特許文献1参照)。このウェハテストの結果から、テスト項目の値ごとのチップ数を表す図11のようなヒストグラムを作成する。そして、所定の規格値よりもテスト項目の値が大きい又は小さいチップを不良と判断して、チップ分離後にピックアップしないようにする。 In the wafer test, a predetermined test item is tested for each of a plurality of chips formed on a wafer (see, for example, Patent Document 1). From the wafer test result, a histogram as shown in FIG. 11 representing the number of chips for each value of the test item is created. Then, a chip whose test item value is larger or smaller than a predetermined standard value is judged as defective and is not picked up after chip separation.
しかし、ウェハテストを行うと、図11に示すように良品分布と異常分布の2山分布が発生する場合がある。即ち、ウェハ上のチップの特性分布は統計的には同心円状に連続していることが予想されるが、統計的には予測できない値が測定される場合がある。なお、再測定をおこなうと1山分布になる場合もある。異常分布が発生する原因としては、テストピンのコンタクト不良や、プロセス上の欠陥や、パッド上にゴミが載っていた場合などが考えられる。 However, when a wafer test is performed, there may be a case where a two-peak distribution of a non-defective product distribution and an abnormal distribution occurs as shown in FIG. That is, the characteristic distribution of the chips on the wafer is statistically expected to be concentrically continuous, but a value that cannot be statistically predicted may be measured. If remeasurement is performed, there may be a single mountain distribution. Possible causes of abnormal distribution include test pin contact failure, process defects, and dust on the pad.
このように統計的には予測できない値が測定されたチップについて、再測定を行うか又は不良と判断する必要がある。しかし、従来は、作業者がヒストグラムを見て異常分布の有無を判断していたため、人手がかかる上に工期が長くなるという問題があった。 Thus, it is necessary to perform re-measurement or determine that the chip has a value that is statistically unpredictable. However, conventionally, since the operator has determined whether or not there is an abnormal distribution by looking at the histogram, there is a problem that it takes a lot of manpower and the construction period is long.
本発明は、上述のような課題を解決するためになされたもので、その目的は、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる半導体装置の製造方法を得るものである。 The present invention has been made to solve the above-described problems, and its purpose is to automatically determine a chip whose value is not statistically predictable by a wafer test and perform remeasurement or A method of manufacturing a semiconductor device that can be determined to be defective is obtained.
本発明に係る半導体装置の製造方法は、ウェハ上に複数のチップを形成する工程と、複数のチップに対してそれぞれ所定のテスト項目についてテストを行う工程と、テスト項目の値ごとのチップ数を表すヒストグラムを作成する工程と、ヒストグラムが最も正規分布に近付くテスト項目の値の範囲を良品領域として求める工程と、良品領域に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a plurality of chips on a wafer, a step of testing a predetermined test item for each of the plurality of chips, and the number of chips for each value of the test item. A step of creating a histogram to represent, a step of obtaining a value range of a test item whose histogram is closest to a normal distribution as a non-defective region, and a step of performing remeasurement or determining that the chip does not correspond to the non-defective region Have.
本発明に係る別の半導体装置の製造方法は、ウェハ上に複数のチップを形成する工程と、複数のチップに対してそれぞれ第1のテスト項目及び第2のテスト項目についてテストを行う工程と、第1のテスト項目の値と第2のテスト項目の値との相関関係が所定の範囲に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有する。 Another method of manufacturing a semiconductor device according to the present invention includes a step of forming a plurality of chips on a wafer, a step of testing each of the plurality of chips for the first test item and the second test item, And a step of re-measuring or determining a chip whose correlation between the value of the first test item and the value of the second test item does not fall within a predetermined range.
本発明に係る更に別の半導体装置の製造方法は、ウェハ上に複数のチップを形成する工程と、複数のチップから幾つかのチップを抜き出してそれぞれ所定のテスト項目について抜き取りテストを行う工程と、抜き取りテストによりテスト項目の平均値と標準偏差を求める工程と、複数のチップに対してそれぞれテスト項目についてテストを行う工程と、テスト項目の値が、平均値及び標準偏差から定まる所定の範囲に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有する。本発明のその他の特徴は以下に明らかにする。 Still another method of manufacturing a semiconductor device according to the present invention includes a step of forming a plurality of chips on a wafer, a step of extracting several chips from the plurality of chips, and performing a sampling test for each predetermined test item, The step of obtaining the average value and standard deviation of the test items by sampling test, the step of testing each of the test items for a plurality of chips, and the value of the test item falls within a predetermined range determined from the average value and standard deviation And a step of re-measuring or judging a chip that is not defective. Other features of the present invention will become apparent below.
本発明により、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる。 According to the present invention, it is possible to automatically determine a chip in which a value that cannot be statistically predicted by the wafer test is measured, and perform remeasurement or determine that the chip is defective.
実施の形態1.
本発明の実施の形態1に係る半導体装置の製造方法について、図1に示すフローチャートに従って説明する。まず、図2に示すように、通常の方法によりウェハ11上に複数のチップ12、例えば1000個以上のチップ12を形成する(ステップS1)。次に、テストピン13を接触させて、複数のチップ12に対してそれぞれ所定のテスト項目、例えばゲート・ソース間電圧Vgs(DC特性)又は利得(RF特性)についてウェハテストを行う(ステップS2)。そして、図4に示すように、テスト項目の値Xごとのチップ数Yを表すヒストグラムを作成する(ステップS3)。
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the flowchart shown in FIG. First, as shown in FIG. 2, a plurality of
次に、ヒストグラムが最も正規分布に近付くテスト項目の値の範囲を良品領域として求める(ステップS4)。具体的には、まず、ヒストグラムの正規分布を式1のように仮定する。
Y=Aexp(−(X−μij)2/2σij 2) (式1)
ただし、チップ数の平均値をA、mi<X<njの範囲で計算したテスト項目の値の平均値をμij、mi<X<njで計算した標準偏差をσijとする。また、ΔXをXの変化量とすると、mi=m1+ΔX(i−1)、nj=n1+ΔX(j−1)である。次に、iを1からLまで変化させ、jを1からKまで変化させて、それぞれ数式1によりチップ数Yを求める。そして、計算したチップ数Yの値と測定したチップ数Ymとの誤差を最小2乗法により計算する。さらに、誤差が最小となるi,jの組み合わせを求め、このときのmi<X<njを良品領域とする。
Next, the value range of the test item whose histogram is closest to the normal distribution is obtained as a non-defective region (step S4). Specifically, first, the normal distribution of the histogram is assumed as in
Y = Aexp (− (X−μ ij ) 2 / 2σ ij 2 ) (Formula 1)
However, the average value of the number of chips is A, the average value of the test item values calculated in the range of m i <X <n j is μ ij , and the standard deviation calculated by m i <X <n j is σ ij . . If ΔX is the amount of change in X, then m i = m 1 + ΔX (i−1) and n j = n 1 + ΔX (j−1). Next, i is changed from 1 to L, j is changed from 1 to K, and the number of chips Y is obtained by
次に、良品領域に該当しないチップについて、再測定を行うか又は不良と判断する(ステップS5)。再測定を行う場合、図5に示すような再測定したデータと、図6に示すような初回測定で良品領域と判断されたデータとをマージしてヒストグラムを作成する。 Next, about the chip | tip which does not correspond to a non-defective area | region, it measures again or it judges that it is defect (step S5). When performing remeasurement, a histogram is created by merging remeasured data as shown in FIG. 5 and data determined to be a non-defective region in the initial measurement as shown in FIG.
次に、所定の規格値よりもテスト項目の値が大きい又は小さいチップを不良と判断する。その後、ダイシングによりウェハをチップごとに分離する。そして、ピックアップ時において、不良と判断したチップはピックアップしないようにする。 Next, a chip having a test item value larger or smaller than a predetermined standard value is determined to be defective. Thereafter, the wafer is separated into chips by dicing. Then, at the time of picking up, a chip determined to be defective is not picked up.
以上説明したように、本実施の形態によれば、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる。 As described above, according to the present embodiment, it is possible to automatically determine a chip in which a value that is not statistically predictable by a wafer test is measured, and perform remeasurement or determine that the chip is defective.
また、ロット間で平均値Aはばらつくが標準偏差σijは一定という場合がある。この場合、良品領域を求める工程において、正規分布となる場合のヒストグラムの標準偏差σijを所定の値に固定するのが好ましい。これにより、良品領域を容易に求めることができる。 Further, the standard deviation sigma ij average value A varies but between lots may be referred to a constant. In this case, it is preferable to fix the standard deviation σ ij of the histogram in the case of the normal distribution to a predetermined value in the step of obtaining the non-defective region. Thereby, a non-defective area can be easily obtained.
また、良品領域を求める工程において、ヒストグラムの標準偏差σijの値が所定の範囲内(σMIN<σij<σMAX)にあることを良品領域の条件として追加するのが好ましい。これにより、良品領域を容易に求めることができる。 Further, in the step of obtaining the non-defective region, it is preferable to add as a condition of the non-defective region that the value of the standard deviation σ ij of the histogram is within a predetermined range (σ MIN <σ ij <σ MAX ). Thereby, a non-defective area can be easily obtained.
実施の形態2.
本発明の実施の形態2に係る半導体装置の製造方法について、図7に示すフローチャートに従って説明する。まず、実施の形態1と同様に、ウェハ上に複数のチップを形成する(ステップS11)。
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to the flowchart shown in FIG. First, as in the first embodiment, a plurality of chips are formed on a wafer (step S11).
次に、複数のチップに対してそれぞれ第1のテスト項目及び第2のテスト項目、例えばゲート・ソース間電圧Vgs(DC特性)及び利得(RF特性)についてテストを行う(ステップS12)。図8は、DC特性とRF特性との相関を示すテスト結果である。 Next, a plurality of chips are tested for the first test item and the second test item, for example, the gate-source voltage Vgs (DC characteristic) and the gain (RF characteristic) (step S12). FIG. 8 shows test results indicating the correlation between DC characteristics and RF characteristics.
次に、DC特性の値とRF特性の値との相関関係が所定の範囲に該当しないチップについて、再測定を行うか又は不良と判断する(ステップS13)。具体的には、まず、DC特性XとRF特性Yの相関が過去のデータにより既知である場合が多いため、事前にY=aX+bの直線近似よりa,bを算出しておく。そして、相関のばらつきを考慮し、bmin=b−Δb、bmax=b+Δbとなるようにbmin,bmaxをきめておく。次に、測定されたDC特性をXm、RF特性をYm、Ymin=aX+bmin、Ymax=aX+bmaxとして、Ymin<Ym<Ymaxの範囲に該当しないチップについて、再測定を行うか又は不良と判断する。 Next, a chip whose correlation between the value of the DC characteristic and the value of the RF characteristic does not fall within a predetermined range is measured again or determined to be defective (step S13). Specifically, since the correlation between the DC characteristic X and the RF characteristic Y is often known from past data, a and b are calculated in advance by linear approximation of Y = aX + b. Then, taking into account the variation of the correlation, b min = b-Δb, b max = b + Δb become as b min, kept Decide b max. Next, the measured DC characteristics are X m , the RF characteristics are Y m , Y min = aX + b min , Y max = aX + b max , and remeasurement is performed for a chip that does not fall within the range of Y min <Y m <Y max. Do it or judge it to be bad.
このようにDC特性とRF特性の相関をとることにより、DCプローブはコンタクトしているがRFプローブのコンタクトが悪いなどの不良を除くことができる。従って、本実施の形態によれば、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる。 Thus, by taking the correlation between the DC characteristics and the RF characteristics, it is possible to eliminate defects such as a contact of the DC probe but poor contact of the RF probe. Therefore, according to the present embodiment, it is possible to automatically determine a chip in which a value that cannot be statistically predicted by the wafer test is measured, and perform remeasurement or determine that the chip is defective.
実施の形態3.
本発明の実施の形態3に係る半導体装置の製造方法について、図9に示すフローチャートに従って説明する。まず、実施の形態1と同様に、ウェハ上に複数のチップを形成する(ステップS21)。
A method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to the flowchart shown in FIG. First, similarly to the first embodiment, a plurality of chips are formed on a wafer (step S21).
次に、図10に示すように、ウェハ11上の複数のチップから、ウェハの面内分布が反映できる場所にある幾つか(例えば5つ)のチップ14を抜き出す。そして、これらのチップについて、それぞれ所定のテスト項目、例えばゲート・ソース間電圧Vgs(DC特性)又は利得(RF特性)について抜き取りテストを行う(ステップS22)。ここで、抜き取りテストを行うチップ14として、TEG(Test Element Group)パターンが形成されているのもを用いることができる。
Next, as shown in FIG. 10, several (for example, five)
次に、抜き取りテストによりテスト項目の平均値Aと標準偏差σを求める(ステップS23)。そして、複数のチップに対してそれぞれテスト項目についてウェハテストを行う(ステップS24)。 Next, the average value A and the standard deviation σ of the test items are obtained by a sampling test (step S23). Then, a wafer test is performed on each of the test items for a plurality of chips (step S24).
次に、ウェハテストによるテスト項目の値が、平均値A及び標準偏差σから定まる所定の範囲(例えば、平均値Aから±3σの範囲)に該当しないチップについて、再測定を行うか又は不良と判断する(ステップS25)。 Next, a measurement is performed again for a chip whose test item value by the wafer test does not fall within a predetermined range (for example, a range of ± 3σ from the average value A) determined from the average value A and the standard deviation σ. Judgment is made (step S25).
以上説明したように、本実施の形態によれば、ウェハテストにより統計的には予測できない値が測定されたチップを自動で判断して再測定を行うか又は不良と判断することができる。 As described above, according to the present embodiment, it is possible to automatically determine a chip in which a value that is not statistically predictable by a wafer test is measured, and perform remeasurement or determine that the chip is defective.
なお、抜き取りテストの代わりに、過去のウェハテストにより求めたテスト項目の平均値と標準偏差を良否判断の基準としてもよい。 Instead of the sampling test, the average value and standard deviation of the test items obtained by the past wafer test may be used as criteria for the quality determination.
11 ウェハ
12 チップ
13 テストピン
14 抜き取りテストで抜き出すチップ
11
Claims (6)
前記複数のチップに対してそれぞれ所定のテスト項目についてテストを行う工程と、
前記テスト項目の値ごとのチップ数を表すヒストグラムを作成する工程と、
前記ヒストグラムが最も正規分布に近付く前記テスト項目の値の範囲を良品領域として求める工程と、
前記良品領域に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有することを特徴とする半導体装置の製造方法。 Forming a plurality of chips on the wafer;
Testing each of the plurality of chips for a predetermined test item;
Creating a histogram representing the number of chips for each value of the test item;
Determining the range of the value of the test item as the non-defective region where the histogram is closest to the normal distribution;
A method of manufacturing a semiconductor device, comprising: re-measuring a chip that does not correspond to the non-defective region or determining that the chip is defective.
前記複数のチップに対してそれぞれ第1のテスト項目及び第2のテスト項目についてテストを行う工程と、
前記第1のテスト項目の値と前記第2のテスト項目の値との相関関係が所定の範囲に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有することを特徴とする半導体装置の製造方法。 Forming a plurality of chips on the wafer;
Testing each of the plurality of chips for a first test item and a second test item;
And a step of re-measuring or judging a chip whose correlation between the value of the first test item and the value of the second test item does not fall within a predetermined range. A method for manufacturing a semiconductor device.
前記複数のチップから幾つかのチップを抜き出してそれぞれ所定のテスト項目について抜き取りテストを行う工程と、
前記抜き取りテストにより前記テスト項目の平均値と標準偏差を求める工程と、
前記複数のチップに対してそれぞれ前記テスト項目についてテストを行う工程と、
前記テスト項目の値が、前記平均値及び前記標準偏差から定まる所定の範囲に該当しないチップについて、再測定を行うか又は不良と判断する工程とを有することを特徴とする半導体装置の製造方法。 Forming a plurality of chips on the wafer;
Extracting a number of chips from the plurality of chips and performing a sampling test for each predetermined test item;
Obtaining an average value and a standard deviation of the test items by the sampling test;
Testing each of the plurality of chips for the test item;
And a step of re-measuring or determining that the test item value does not fall within a predetermined range determined from the average value and the standard deviation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007953A JP2008177269A (en) | 2007-01-17 | 2007-01-17 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007007953A JP2008177269A (en) | 2007-01-17 | 2007-01-17 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008177269A true JP2008177269A (en) | 2008-07-31 |
Family
ID=39704096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007007953A Pending JP2008177269A (en) | 2007-01-17 | 2007-01-17 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008177269A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714887A (en) * | 2015-03-09 | 2015-06-17 | 浪潮集团有限公司 | Method for achieving random verification through normal distribution |
-
2007
- 2007-01-17 JP JP2007007953A patent/JP2008177269A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714887A (en) * | 2015-03-09 | 2015-06-17 | 浪潮集团有限公司 | Method for achieving random verification through normal distribution |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102546453B1 (en) | Methods and Systems for Inline Component Average Testing and Latent Reliability Defect Detection | |
TWI469235B (en) | Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects | |
US10151792B2 (en) | Manufacturing method and program of semiconductor device | |
US8817251B2 (en) | Defect inspection method | |
JP2011524635A5 (en) | ||
US7174281B2 (en) | Method for analyzing manufacturing data | |
JP2006245485A (en) | Defect review system, defect review method and method for manufacturing electronic equipment | |
US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
JP2016213430A (en) | Semiconductor device manufacturing method and program | |
JP2007240376A (en) | Method and device for inspecting stationary power source current of semiconductor integrated circuit | |
US7445945B1 (en) | Method and apparatus for dynamic adjustment of a sampling plan based on wafer electrical test data | |
JP2008177269A (en) | Method of manufacturing semiconductor device | |
US20050009218A1 (en) | Test method and test apparatus for semiconductor device | |
KR20080002044A (en) | Method of setting an inspection area | |
JP4433265B2 (en) | LSI inspection method and defect inspection data analyzer | |
US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
US9257352B2 (en) | Semiconductor test wafer and methods for use thereof | |
KR20180027637A (en) | Scope-based real-time scanning electron microscope non-visual binner | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
US7421357B2 (en) | Inspection data analysis program, inspection tools, review apparatus and yield analysis apparatus | |
US20100333052A1 (en) | Method of manufacturing semiconductor device, semiconductor inspection apparatus, and program | |
JP2002368056A (en) | Method for providing yield conditions, method for determining production conditions, method for fabricating semiconductor device and recording medium | |
US20240038597A1 (en) | Method and system for detecting semiconductor device | |
JP2010177290A (en) | Method for inspecting semiconductor chip | |
JP2005142384A (en) | Test data analyzing program |