JP2008177182A - Process for fabricating thin film device - Google Patents

Process for fabricating thin film device Download PDF

Info

Publication number
JP2008177182A
JP2008177182A JP2007006506A JP2007006506A JP2008177182A JP 2008177182 A JP2008177182 A JP 2008177182A JP 2007006506 A JP2007006506 A JP 2007006506A JP 2007006506 A JP2007006506 A JP 2007006506A JP 2008177182 A JP2008177182 A JP 2008177182A
Authority
JP
Japan
Prior art keywords
film
layer
thin film
transfer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007006506A
Other languages
Japanese (ja)
Inventor
Hisaki Hara
寿樹 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007006506A priority Critical patent/JP2008177182A/en
Publication of JP2008177182A publication Critical patent/JP2008177182A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transfer technique which separates a transfer source substrate and a thin film element more surely. <P>SOLUTION: The process for fabricating a thin film device using a transfer technique comprises steps of: (a) forming a peeling layer (12) on one side of a first substrate (10); (b) forming an intermediate layer (14) having a difference in linear expansion coefficient from that of the peeling layer on the peeling layer; (c) forming a transferred body (16) including a thin film element (18) on the intermediate layer; (d) bonding one side of a second substrate (22) to the transferred body; (e) reducing the bonding strength of the peeling layer and the transferred body; and (f) separating the first substrate and the transferred body. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、転写技術を用いた薄膜デバイス(例えば、薄膜トランジスタ等)の製造に関する。   The present invention relates to the manufacture of a thin film device (for example, a thin film transistor) using a transfer technique.

近年、自由に曲げられるフレキシブル電子デバイスが注目されている。電子ペーパーに代表されるこれらの電子機器は、持ち運びの軽さ、衝撃の吸収性、手になじむ柔軟性など、ユビキタス社会の一役を担うものとなりうる。このような電子機器を実現するための手段として、転写技術を用いて薄膜トランジスタ等の薄膜素子を製造する手法が知られている(例えば、特開平10−125929号公報参照)。この薄膜素子の転写技術とは、転写元基板上(例えばガラス基板上)に薄膜トランジスタ等の薄膜素子(被転写体)を一旦形成し、その後に、この薄膜素子を転写元基板から任意の場所(例えば、プラスチック基板の表面等)へ転写する技術をいう。この技術によれば、プラスチック基板上など直接的に薄膜素子を形成するのが困難な場所に対しても自在に薄膜素子を形成することが可能となる。このため、転写技術は、フレキシブル電子デバイスの実現のために重要な技術として研究開発が進められている。この転写技術においては、予め転写元基板上にアモルファスシリコン膜等からなる剥離層(犠牲層)が形成され、その剥離層の上に薄膜素子が形成される。その後に、剥離層に対して、例えばレーザー光を照射することにより転写元基板と薄膜素子との密着性(接合強度)を低下させ、薄膜素子の剥離を生じさせる。このとき、接着材を用いるなどして薄膜素子を転写先となる場所に接合しておくことにより、転写元基板から転写先の場所へ薄膜素子を移動させることができる。   In recent years, flexible electronic devices that can be bent freely have attracted attention. These electronic devices typified by electronic paper can play a role in the ubiquitous society, such as lightness to carry, absorbability of shock, and flexibility to adapt to hands. As a means for realizing such an electronic device, a method of manufacturing a thin film element such as a thin film transistor using a transfer technique is known (see, for example, Japanese Patent Laid-Open No. 10-125929). This thin film element transfer technique is to form a thin film element (transfer object) such as a thin film transistor once on a transfer source substrate (for example, on a glass substrate), and then place the thin film element from the transfer source substrate at any place ( For example, it refers to a technique for transferring to the surface of a plastic substrate. According to this technique, it is possible to freely form a thin film element even in a place where it is difficult to directly form the thin film element, such as on a plastic substrate. For this reason, the transfer technology is being researched and developed as an important technology for realizing flexible electronic devices. In this transfer technique, a release layer (sacrificial layer) made of an amorphous silicon film or the like is previously formed on a transfer source substrate, and a thin film element is formed on the release layer. Thereafter, the adhesion (bonding strength) between the transfer source substrate and the thin film element is lowered by, for example, irradiating the release layer with laser light, and the thin film element is peeled off. At this time, the thin film element can be moved from the transfer source substrate to the transfer destination location by bonding the thin film element to the transfer destination location using an adhesive or the like.

しかし、上記の転写技術において、レーザー光照射等によって薄膜素子と転写元基板との接合強度を低下させる工程(剥離工程)を行った際に、剥離層となるアモルファスシリコン膜等の膜質や当該剥離層に隣接する薄膜素子の下層(例えば、SiO2膜)の膜質のばらつき(不均質)に起因して、薄膜素子がきれいに転写元基板から分離されない場合があった。この不具合により、転写技術を用いて薄膜素子を製造する際の歩留まりが低下する。従って、転写元基板と薄膜素子とをより確実に分離させることが可能な転写技術の実現が望まれている。 However, in the above transfer technology, when a step (peeling step) for reducing the bonding strength between the thin film element and the transfer source substrate by laser light irradiation or the like is performed, the film quality of the amorphous silicon film or the like as the peeling layer or the peeling Due to variations in film quality (inhomogeneity) of the lower layer (for example, SiO 2 film) of the thin film element adjacent to the layer, the thin film element may not be separated cleanly from the transfer source substrate. Due to this defect, the yield when manufacturing the thin film element using the transfer technique is lowered. Accordingly, it is desired to realize a transfer technique that can more reliably separate the transfer source substrate and the thin film element.

特開平10−125929号公報Japanese Patent Laid-Open No. 10-125929

そこで本発明は、転写元基板と薄膜素子とをより確実に分離させることが可能な転写技術を提供することを一つの目的とする。   Accordingly, an object of the present invention is to provide a transfer technique that can more reliably separate a transfer source substrate and a thin film element.

本発明に係る薄膜デバイスの製造方法は、
(a)第1基板の一方面上に剥離層を形成すること、
(b)前記剥離層上に当該剥離層との間で線膨張係数の値に差を有する中間層を形成すること、
(c)前記中間層上に薄膜素子を含む被転写体を形成すること、
(d)第2基板の一方面を前記被転写体と接合すること、
(e)エネルギーの付与により、前記剥離層と前記被転写体との接合強度を低下させること、
(f)前記第1基板と前記被転写体とを分離すること、
を含む、薄膜デバイスの製造方法である。
A method for manufacturing a thin film device according to the present invention includes:
(A) forming a release layer on one surface of the first substrate;
(B) forming an intermediate layer having a difference in linear expansion coefficient between the release layer and the release layer;
(C) forming a transferred body including a thin film element on the intermediate layer;
(D) bonding one surface of the second substrate to the transfer object;
(E) Decreasing the bonding strength between the release layer and the transfer object by applying energy;
(F) separating the first substrate and the transfer object;
Is a method for manufacturing a thin film device.

ここで、「薄膜素子」には、例えば薄膜トランジスタ、薄膜ダイオード、その他の薄膜半導体素子や、当該半導体素子を含んで構成される薄膜回路、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録ヘッド、コイル、インダクタ、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルタ、反射膜、ダイクロックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜(例えばYBCO薄膜)、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が含まれる。   Here, the “thin film element” includes, for example, a thin film transistor, a thin film diode, other thin film semiconductor elements, a thin film circuit including the semiconductor element, a photoelectric conversion element used for a solar cell, an image sensor, and a switching element. , Actuators such as memory, piezoelectric elements, micromirrors (piezo thin film ceramics), magnetic recording media, magneto-optical recording media, recording media such as optical recording media, magnetic recording heads, coils, inductors, thin-film highly permeable materials and the like Combined micro magnetic devices, filters, reflective films, dichroic mirrors, polarizing elements, etc. optical thin films, semiconductor thin films, superconducting thin films (eg YBCO thin films), magnetic thin films, metal multilayer thin films, metal ceramic multilayer thin films, metal semiconductor multilayer thin films Ceramic semiconductor multilayer thin film, organic thin film and multilayer thin film of other materials, etc. Murrell.

上記の製造方法によれば、剥離層と中間層との線膨張係数の値に差を設けることにより、エネルギーの付与によって各層に温度変化が生じた際にせん断応力が生じる。このせん断応力を利用することで、第1基板から被転写体を良好に剥離させることが可能となる。従って、転写元基板と薄膜素子とをより確実に分離させ、薄膜素子の製造歩留まりを向上させることが可能となる。   According to the above manufacturing method, by providing a difference in the value of the linear expansion coefficient between the release layer and the intermediate layer, a shear stress is generated when a temperature change occurs in each layer due to the application of energy. By utilizing this shear stress, it becomes possible to favorably peel off the transfer object from the first substrate. Accordingly, it is possible to more reliably separate the transfer source substrate and the thin film element and improve the manufacturing yield of the thin film element.

上記(b)における中間層としては、例えば、Al23膜、サファイア膜、3Al23・2SiO2膜、2MgO・2Al23・5SiO2膜、MgO・SiO2膜、2MgO・SiO2膜、Y23膜、TiO2膜、SiC膜、Si34膜、AlN膜又はZrO2膜などが好適に用いられる。これらの膜を単層にして用いてもよく、2種又はそれ以上を積層してもよい。 As the intermediate layer in the above (b), for example, Al 2 O 3 film, sapphire film, 3Al 2 O 3 .2SiO 2 film, 2MgO.2Al 2 O 3 .5SiO 2 film, MgO.SiO 2 film, 2MgO.SiO 2 Two films, Y 2 O 3 films, TiO 2 films, SiC films, Si 3 N 4 films, AlN films, ZrO 2 films and the like are preferably used. These films may be used as a single layer, or two or more kinds may be laminated.

これらを用いることにより、例えばアモルファスシリコン膜等からなる剥離層との間において線膨張係数の値の差がより顕著となり、剥離をより良好に実現できる。   By using these, the difference in the value of linear expansion coefficient between the release layer made of, for example, an amorphous silicon film or the like becomes more remarkable, and the release can be realized better.

上記(a)における剥離層としては、例えば上記のようにアモルファスシリコン膜が好適に用いられる。このとき、更に好ましくは、当該アモルファスシリコン膜を化学気相堆積法によって成膜する。化学気相堆積法としては、例えば減圧化学気相堆積法(LPCVD法)やプラズマ化学気相堆積法(PECVD法)が好適である。   As the peeling layer in (a) above, for example, an amorphous silicon film is preferably used as described above. At this time, the amorphous silicon film is more preferably formed by chemical vapor deposition. As the chemical vapor deposition method, for example, a low pressure chemical vapor deposition method (LPCVD method) or a plasma chemical vapor deposition method (PECVD method) is suitable.

それにより、剥離層内の中間層との界面付近に水素をより多く含む領域を配置することができる。この水素含有量の多い領域は、レーザー照射等によるエネルギー付与により剥離現象を生じさせるのに好ましい。かかる高水素含有領域が中間層との界面付近にあることにより、上記のせん断応力と相乗的に作用し、剥離をより一層良好に発生させることが可能となる。   Thereby, a region containing more hydrogen can be disposed near the interface with the intermediate layer in the release layer. This region with a high hydrogen content is preferable for causing a peeling phenomenon by applying energy by laser irradiation or the like. By having such a high hydrogen-containing region in the vicinity of the interface with the intermediate layer, it acts synergistically with the above-described shear stress, and it becomes possible to generate peeling more satisfactorily.

更に好ましくは、上記(a)は、化学気相堆積法によって形成された上記アモルファスシリコン膜の表層部を除去するすることで前記剥離層を形成するものである。この表層とは、アモルファスシリコン膜の成膜条件等によって一概には言えないが、概ねアモルファスシリコン膜の表面(中間層と接すべき面)から数十nm程度の領域をいう。例えば、PECVD法によって前記アモルファスシリコン膜を成膜し、前記アモルファスシリコン膜の表層部を10〜20nm除去することで前記剥離層を形成するものであってもよい。あるいは、LPCVD法によって前記アモルファスシリコン膜を成膜し、前記アモルファスシリコン膜の表層部を10〜25nm除去することで前記剥離層を形成するものであってもよい。   More preferably, (a) forms the release layer by removing the surface layer portion of the amorphous silicon film formed by chemical vapor deposition. The surface layer cannot be generally defined depending on the film formation conditions of the amorphous silicon film, but generally refers to a region of about several tens of nanometers from the surface of the amorphous silicon film (surface to be in contact with the intermediate layer). For example, the release layer may be formed by forming the amorphous silicon film by PECVD and removing the surface layer portion of the amorphous silicon film by 10 to 20 nm. Alternatively, the release layer may be formed by forming the amorphous silicon film by LPCVD and removing the surface layer portion of the amorphous silicon film by 10 to 25 nm.

ここで、前記アモルファスシリコン膜の前記表層部の水素含有量より、前記剥離層の前記中間層と接する部分の水素含有量が多いことが好ましい。上記の表層部を除去することにより、アモルファスシリコン膜中において水素含有量が特に大きい領域を剥離層と中間層との界面近傍に配置することができる。それにより、上記の相乗的作用がより高まる。   Here, it is preferable that the hydrogen content of the portion of the release layer in contact with the intermediate layer is higher than the hydrogen content of the surface layer portion of the amorphous silicon film. By removing the surface layer portion, a region having a particularly large hydrogen content in the amorphous silicon film can be disposed in the vicinity of the interface between the release layer and the intermediate layer. Thereby, said synergistic action increases more.

上記(c)における被転写体は、前記中間層と接する拡散防止層を含んでもよい。この拡散防止層とは、中間層等から被転写体への異物の拡散を防止(抑制)するものをいい、例えば、窒化硅素膜など緻密性の高い膜が好適に用いられる。   The transferred object in (c) may include a diffusion preventing layer in contact with the intermediate layer. The diffusion preventing layer refers to a layer that prevents (suppresses) the diffusion of foreign matter from the intermediate layer or the like to the transfer target. For example, a highly dense film such as a silicon nitride film is preferably used.

これにより、例えばアルカリイオン等を含む膜を中間層として採用した場合であっても、被転写体への不純物の拡散を抑制することができる。   Thereby, even if it is a case where the film | membrane containing an alkali ion etc. is employ | adopted as an intermediate | middle layer, for example, the spreading | diffusion of the impurity to a to-be-transferred body can be suppressed.

上記(e)におけるエネルギーの付与は光照射によって行われることが好ましい。より具体的には、レーザーを用いることが好ましい。   The application of energy in the above (e) is preferably performed by light irradiation. More specifically, it is preferable to use a laser.

それにより、局所的なエネルギー付与が容易となる。特に、上記のように剥離層としてアモルファスシリコン膜を採用した場合や、これに加えて当該アモルファスシリコン膜の表層を除去した場合においては、剥離層と中間層との界面近傍に焦点を合わせて光を照射することにより、他の箇所に与える影響を少なくしながら剥離をより効率的に生じさせることが可能となる。   Thereby, local energy provision becomes easy. In particular, when an amorphous silicon film is used as the release layer as described above, or when the surface layer of the amorphous silicon film is removed in addition to this, the light is focused on the vicinity of the interface between the release layer and the intermediate layer. By irradiating the film, it becomes possible to more efficiently cause peeling while reducing the influence on other portions.

なお、前記(e)における前記エネルギーの付与の後、前記剥離層及び前記中間層を冷却することで、前記剥離層と前記被転写体との接合強度を低下させることで、応力をより大きく生じさせ、剥離を促進してもよい。   In addition, after the application of the energy in (e), the release layer and the intermediate layer are cooled to reduce the bonding strength between the release layer and the transfer target, thereby generating a larger stress. And peeling may be promoted.

また、上述した薄膜デバイスの製造方法を種々の電子機器の製造に適用することもできる。ここで「電子機器」とは、回路基板やその他の要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、デジタルカメラのファインダ、電子手帳等が含まれる。   The thin film device manufacturing method described above can also be applied to the manufacture of various electronic devices. Here, the “electronic device” means a general device having a circuit board and other elements and having a certain function, and there is no particular limitation on its configuration. Such electronic devices include, for example, IC cards, mobile phones, video cameras, personal computers, head mounted displays, digital camera finders, electronic notebooks, and the like.

以下、本発明の実施の形態について図面を参照しながら説明する。以下では、本発明が適用された実施形態の1つとして、基板上に薄膜トランジスタを形成し、当該薄膜トランジスタを他の基板上へ転写する技術を例示する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Hereinafter, as one embodiment to which the present invention is applied, a technique of forming a thin film transistor on a substrate and transferring the thin film transistor onto another substrate will be exemplified.

図1及び図2は、本実施形態の薄膜デバイスの製造方法を説明する模式断面図である。まず、転写元基板(第1基板)10の一方面上に剥離層12を形成する(図1(A))。本工程における転写元基板10としては、適度な厚み(例えば700μm程度)を有し、半導体装置製造時のプロセス温度である350℃〜1000℃程度に耐えうる耐熱性材料(石英ガラスやソーダガラス等)が用いられる。このような透光性を有する基板を転写元基板10として用いることは、後の転写工程においても都合がよい。この点については後述する。また、剥離層12としては、光照射などのエネルギー付与を受けることによって剥離を生じる特性を有するものが用いられる。剥離層12としては、例えばアモルファスシリコン膜を用いることが好ましい。後工程において半導体素子を形成する場合には、その製造設備を用いて剥離層12も形成できるので、工程の大幅な変更の必要がなく、また、半導体素子に金属が拡散する等の影響もないからである。アモルファスシリコン膜の厚みは適宜決めればよく、例えば100nm程度にすることができる。なお、剥離層12として、金属膜、導電性の酸化物膜、導電性の高分子膜又は導電性のセラミックスなどを用いることもできる。これらについては上記特許文献1に詳しい。   1 and 2 are schematic cross-sectional views illustrating a method for manufacturing a thin film device of this embodiment. First, a release layer 12 is formed on one surface of a transfer source substrate (first substrate) 10 (FIG. 1A). As the transfer source substrate 10 in this step, a heat-resistant material (quartz glass, soda glass, etc.) having an appropriate thickness (for example, about 700 μm) and capable of withstanding a process temperature of about 350 ° C. to 1000 ° C. when manufacturing a semiconductor device. ) Is used. The use of such a light-transmitting substrate as the transfer source substrate 10 is convenient in the subsequent transfer process. This point will be described later. Moreover, as the peeling layer 12, what has the characteristic which produces peeling by receiving energy provision, such as light irradiation, is used. For example, an amorphous silicon film is preferably used as the release layer 12. In the case where a semiconductor element is formed in a subsequent process, the peeling layer 12 can also be formed using the manufacturing equipment, so that there is no need to change the process significantly, and there is no influence such as diffusion of metal into the semiconductor element. Because. The thickness of the amorphous silicon film may be determined as appropriate, and can be about 100 nm, for example. Note that a metal film, a conductive oxide film, a conductive polymer film, a conductive ceramic, or the like can be used as the release layer 12. These are detailed in the above-mentioned Patent Document 1.

次に、剥離層12上に中間層14を形成する(図1(B))。この中間層14としては、剥離層12との間で線膨張係数の値に差を有するものが用いられる。具体的には、剥離層12の線膨張係数をαA、中間層14の線膨張係数をαB、とすると、αAとαBとの差の絶対値|αA−αB|が0以外の数値となるような膜(単層膜、複層膜いずれでもよい)が本実施形態における中間層14として用いられる。より詳細には、αAよりもαBが大きい場合と、αAよりもαBが小さい場合と、の2パターンが考えられる。このように、互いに接する剥離層12と中間層14との線膨張係数の差が大きい場合には、温度変化によって各層の相互間に発生する応力が大きくなる。それにより、後の工程において、応力を利用して剥離層12の剥離を促進することができる。 Next, the intermediate layer 14 is formed over the release layer 12 (FIG. 1B). As the intermediate layer 14, a layer having a difference in linear expansion coefficient with the release layer 12 is used. Specifically, when the linear expansion coefficient of the release layer 12 is α A and the linear expansion coefficient of the intermediate layer 14 is α B , the absolute value | α A −α B | of the difference between α A and α B is 0. A film having a numerical value other than (either a single layer film or a multilayer film) may be used as the intermediate layer 14 in the present embodiment. More specifically, the case is alpha than A alpha B larger, and when alpha is also alpha B is less than A, are considered two patterns. Thus, when the difference in the linear expansion coefficient between the peeling layer 12 and the intermediate layer 14 that are in contact with each other is large, the stress generated between the layers increases due to temperature change. Thereby, peeling of the peeling layer 12 can be accelerated | stimulated in a subsequent process using stress.

ここで、中間層14について図3を用いて詳細に説明する。図3は、二種類の膜A,Bが積層された構造を示す模式図である。温度がT1からT2へ変化することに伴って、膜Aに発生する応力σAは次式で表される。

Figure 2008177182
ここで、αAは膜Aの線膨張係数、αBは膜Bの線膨張係数、EAは膜Aのヤング率である。例えば、膜Aがアモルファスシリコン膜(a−Si膜)、膜Bが酸化シリコン膜(SiO2膜)であり、レーザー照射により溶融したアモルファスシリコン膜がその融点である1450℃から室温である20℃に冷却される場合を考える。温度が800℃のとき、αAは6.02×10-6[℃-1]、αBは1.45×10-6[℃-1]、EAは158[GPa]である。線膨張係数およびヤング率がこの温度範囲で一定であると仮定すると、この温度変化によってアモルファスシリコン膜Aに発生する応力σAは以下の通り、1030[GPa]の引っ張り応力(図3(A)に矢印で示す。)となる。
σA =EA(αB−αA)×ΔT
=158×(−4.57×10-6)×(−1430)
=1030[GPa]
この膜間に発生する応力が大きければ大きいほど引っ張り応力による変形(図3(B)に模式的に示す。)が生じ、剥離が容易になる。大きな応力を発生させるには上記数式(1)に基づき、膜間の線膨張係数差(αB−αA)が大きい方がよい。本実施形態では、剥離層12としてアモルファスシリコン膜を採用しているので、このアモルファスシリコン膜との間で線膨張係数差が大きい材料を選定し、剥離層12と接する中間層14を形成すればよい。二つの層の線膨張係数の比は、例えば10倍以上あることが望ましい。このような中間層14(別言すれば、せん断応力発生層)としては、例えば、Al23膜(アルミナ膜)、サファイア膜、3Al23・2SiO2膜(ムライト膜)、2MgO・2Al23・5SiO2膜(コージライト膜)、MgO・SiO2膜(ステアタイト膜)、2MgO・SiO2膜(フォルステライト膜)、Y23膜(イットリア膜)、TiO2膜(チタニア膜)、SiC膜(炭化硅素膜)、Si34膜(窒化硅素膜)、AlN膜(窒化アルミニウム膜)又はZrO2膜(ジルコニア膜)、などが好適に用いられる。これらのいずれか1つを中間層14としてもよく、2つ又はそれ以上を適宜組み合わせて(積層して)中間層14としてもよい。中間層14として採用し得るこれらの膜の線膨張係数を図4に示す。代表的な数値を挙げると、例えばアルミナ膜の40〜400℃における線膨張係数は7.1×10-6[℃-1]となり、シリコン膜との間での線膨張係数差(αB−αA)が大きくなる。他の例も同様である。 Here, the intermediate layer 14 will be described in detail with reference to FIG. FIG. 3 is a schematic diagram showing a structure in which two types of films A and B are stacked. The stress σA generated in the film A as the temperature changes from T1 to T2 is expressed by the following equation.
Figure 2008177182
Here, the alpha A linear expansion coefficient of the film A, the alpha B linear expansion coefficient of the film B, the E A is the Young's modulus of film A. For example, the film A is an amorphous silicon film (a-Si film), the film B is a silicon oxide film (SiO 2 film), and the amorphous silicon film melted by laser irradiation is from its melting point of 1450 ° C. to room temperature of 20 ° C. Consider the case of cooling. When the temperature is 800 ° C., the α A 6.02 × 10 -6 [℃ -1], α B is 1.45 × 10 -6 [℃ -1] , E A is 158 [GPa]. Assuming that the linear expansion coefficient and Young's modulus are constant in this temperature range, the stress σ A generated in the amorphous silicon film A due to this temperature change is 1030 [GPa] tensile stress as follows (FIG. 3A). Is indicated by an arrow).
σ A = E AB −α A ) × ΔT
= 158 × (−4.57 × 10 −6 ) × (−1430)
= 1030 [GPa]
The greater the stress generated between the films, the more the deformation due to the tensile stress (schematically shown in FIG. 3B) occurs and the peeling becomes easier. In order to generate a large stress, it is preferable that the difference in linear expansion coefficient (α B −α A ) between the films is large based on the above formula (1). In this embodiment, since an amorphous silicon film is used as the release layer 12, a material having a large linear expansion coefficient difference with the amorphous silicon film is selected, and the intermediate layer 14 in contact with the release layer 12 is formed. Good. The ratio of the linear expansion coefficients of the two layers is preferably 10 times or more, for example. As such an intermediate layer 14 (in other words, a shear stress generating layer), for example, an Al 2 O 3 film (alumina film), a sapphire film, a 3Al 2 O 3 .2SiO 2 film (mullite film), a 2MgO.multidot. 2Al 2 O 3 · 5SiO 2 film (cordierite film), MgO · SiO 2 film (steatite film), 2MgO · SiO 2 film (forsterite film), Y 2 O 3 film (yttria film), TiO 2 film ( A titania film), a SiC film (silicon carbide film), a Si 3 N 4 film (silicon nitride film), an AlN film (aluminum nitride film), a ZrO 2 film (zirconia film), or the like is preferably used. Any one of these may be used as the intermediate layer 14, or two or more may be appropriately combined (laminated) to form the intermediate layer 14. The linear expansion coefficients of these films that can be employed as the intermediate layer 14 are shown in FIG. As representative values, for example, the linear expansion coefficient at 40 to 400 ° C. of the alumina film is 7.1 × 10 −6 [° C. −1 ], and the difference between the linear expansion coefficients with the silicon film (α B − α A ) increases. The same applies to other examples.

次に、中間層14上に、薄膜トランジスタ18を含む被転写体(被転写層)16を形成する(図1(C))。被転写体16は、中間層14と接する下地絶縁膜20を含む。この下地絶縁膜20は、例えば酸化シリコン(SiO2)膜を用いることができる。薄膜トランジスタ18は、ゲート電極50、半導体膜52、ソース/ドレイン電極54、56、ゲート絶縁膜58、層間絶縁膜60を含む。更に、平坦化膜62、電極(引き出し電極)64、66が付加されて、被転写体16が構成されている。なお、被転写体16に含まれ得る薄膜素子はこれに限定されない。 Next, a transfer target (transfer target layer) 16 including a thin film transistor 18 is formed over the intermediate layer 14 (FIG. 1C). The transfer target 16 includes a base insulating film 20 in contact with the intermediate layer 14. For example, a silicon oxide (SiO 2 ) film can be used as the base insulating film 20. The thin film transistor 18 includes a gate electrode 50, a semiconductor film 52, source / drain electrodes 54 and 56, a gate insulating film 58, and an interlayer insulating film 60. Further, a planarization film 62 and electrodes (extraction electrodes) 64 and 66 are added to constitute the transfer target 16. The thin film element that can be included in the transfer target 16 is not limited to this.

薄膜トランジスタ18を含む被転写体16の製造には公知技術が適宜用いられる。その一例を図5に沿って説明する。まず、中間層14の上面にSiO2膜等の下地絶縁膜20が形成される(図5(A))。次に、当該下地絶縁膜20上に半導体膜52が形成される(図5(B))。例えば、化学気相堆積法によって下地絶縁膜20の上面全体にアモルファスシリコン膜等の半導体膜が形成され、適宜レーザーアニール等による結晶化がなされた後に、任意の形状にパターニングされる。次に、下地絶縁膜20及び半導体膜52を覆うSiO2膜等のゲート絶縁膜58が形成される(図5(C))。次に、半導体膜52上であってゲート絶縁膜58上にアルミニウム膜等からなるゲート電極50が形成される(図5(D))。次に、このゲート電極50の上側からイオン打ち込みがなされることにより、半導体膜52の両端の各領域(ゲート電極50の直下の領域を除く領域)にソース/ドレイン領域が形成される(図5(D))。次に、ゲート電極50及びゲート絶縁膜58を覆う層間絶縁膜60が形成される(図5(E))。この層間絶縁膜60としても例えばSiO2膜が用いられる。次に、層間絶縁膜60に対し、半導体膜52の各ソース/ドレイン領域を露出させる貫通孔がエッチング等によって形成される。次に、層間絶縁膜60上および貫通孔内にスパッタリング法等によって導電膜(例えば、アルミニウム膜)が形成される。この導電膜が適宜パターニングされることにより、ソース/ドレイン領域と電気的・物理的に接続されたソース/ドレイン電極54、56が形成される(図5(E))。次に、層間絶縁膜60上に、各ソース/ドレイン電極54、56を覆う平坦化膜62が形成される(図5(F))。この平坦化膜62としては、例えばスピンコート法等によってアクリル樹脂膜が形成される。平坦化膜62は、被転写体16の表面を平坦にし、転写先における接合不良を低減する等の機能を有するものであり、比較的厚膜(例えば1.5μm程度)に形成される。次に、この平坦化膜62に対し、各ソース/ドレイン電極54、56を露出させる貫通孔がエッチング等によって形成される。次に、平坦化膜62上および貫通孔内にスパッタリング法等によって導電膜(例えば、アルミニウム膜)が形成される。この導電膜が適宜パターニングされることにより、ソース/ドレイン電極54、56とそれぞれ電気的・物理的に接続された電極64、66が形成される(図5(F))。 A known technique is appropriately used for manufacturing the transfer target 16 including the thin film transistor 18. An example thereof will be described with reference to FIG. First, a base insulating film 20 such as a SiO 2 film is formed on the upper surface of the intermediate layer 14 (FIG. 5A). Next, a semiconductor film 52 is formed over the base insulating film 20 (FIG. 5B). For example, a semiconductor film such as an amorphous silicon film is formed on the entire upper surface of the base insulating film 20 by chemical vapor deposition, and after being appropriately crystallized by laser annealing or the like, it is patterned into an arbitrary shape. Next, a gate insulating film 58 such as a SiO 2 film covering the base insulating film 20 and the semiconductor film 52 is formed (FIG. 5C). Next, the gate electrode 50 made of an aluminum film or the like is formed over the semiconductor film 52 and the gate insulating film 58 (FIG. 5D). Next, ion implantation is performed from the upper side of the gate electrode 50, whereby source / drain regions are formed in the respective regions at both ends of the semiconductor film 52 (regions excluding the region immediately below the gate electrode 50) (FIG. 5). (D)). Next, an interlayer insulating film 60 that covers the gate electrode 50 and the gate insulating film 58 is formed (FIG. 5E). For example, a SiO 2 film is used as the interlayer insulating film 60. Next, through holes that expose the source / drain regions of the semiconductor film 52 are formed in the interlayer insulating film 60 by etching or the like. Next, a conductive film (for example, an aluminum film) is formed on the interlayer insulating film 60 and in the through hole by sputtering or the like. By appropriately patterning this conductive film, source / drain electrodes 54 and 56 electrically and physically connected to the source / drain regions are formed (FIG. 5E). Next, a planarizing film 62 covering the source / drain electrodes 54 and 56 is formed on the interlayer insulating film 60 (FIG. 5F). As the planarizing film 62, an acrylic resin film is formed by, for example, a spin coating method. The flattening film 62 has functions such as flattening the surface of the transfer target 16 and reducing bonding failure at the transfer destination, and is formed in a relatively thick film (for example, about 1.5 μm). Next, through holes for exposing the source / drain electrodes 54 and 56 are formed in the planarizing film 62 by etching or the like. Next, a conductive film (for example, an aluminum film) is formed on the planarizing film 62 and in the through hole by a sputtering method or the like. By appropriately patterning this conductive film, electrodes 64 and 66 electrically and physically connected to the source / drain electrodes 54 and 56, respectively, are formed (FIG. 5F).

次に、転写元基板10上の被転写体16と転写先基板(第2基板)22との相互間に接着材24を介在させることによって、被転写体16と転写先基板22を接合する(図1(D))。本工程において用いられる接着材24としては、アクリレート樹脂系やエポキシ樹脂系の接着材などが挙げられる。   Next, the transfer medium 16 and the transfer destination substrate 22 are joined by interposing the adhesive 24 between the transfer target 16 on the transfer source substrate 10 and the transfer destination substrate (second substrate) 22 (see FIG. FIG. 1D). Examples of the adhesive 24 used in this step include acrylate resin-based and epoxy resin-based adhesives.

次に、転写元基板10を介して剥離層12にレーザーを照射する(図2(A))。これにより、剥離層12と転写元基板10との界面又は剥離層12の層内に剥離が生じ、剥離層12と被転写体16との接合強度を低下させることができる。上述したように、転写元基板10が透光性を有するため、本工程においては、剥離層12に対するエネルギーの付与をレーザー照射(光照射)によって行うことが可能となる。具体的には、転写元基板10を介して剥離層12にレーザを照射することにより、剥離層12を溶融またはアブレーションさせる。アブレーションとは、照射される光を吸収した固体材料が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出される状態をいい、本例では、剥離層12の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、相変化によって微小な発泡状態となり、結合力が低下することもある。なお、剥離層12に対するエネルギーの付与はレーザー照射以外の方法によって行われてもよい。また、レーザー照射等によるエネルギー付与の後、剥離層12及び中間層14を冷却する工程を更に追加することも好ましい。それにより、応力をより大きく生じさせ、剥離を促進することができる。   Next, the release layer 12 is irradiated with laser through the transfer source substrate 10 (FIG. 2A). Thereby, peeling occurs in the interface between the peeling layer 12 and the transfer source substrate 10 or in the layer of the peeling layer 12, and the bonding strength between the peeling layer 12 and the transfer target 16 can be reduced. As described above, since the transfer source substrate 10 has translucency, energy can be applied to the release layer 12 by laser irradiation (light irradiation) in this step. Specifically, the release layer 12 is melted or ablated by irradiating the release layer 12 with a laser through the transfer source substrate 10. Ablation refers to a state in which a solid material that has absorbed irradiated light is excited photochemically or thermally, and its surface or internal atoms or molecules are disconnected and released. In this example, the release layer All or part of the twelve constituent materials appear as a phenomenon that causes phase change such as melting and transpiration (vaporization). In addition, a phase change may result in a fine foamed state, which may reduce the bonding force. The application of energy to the release layer 12 may be performed by a method other than laser irradiation. It is also preferable to further add a step of cooling the release layer 12 and the intermediate layer 14 after applying energy by laser irradiation or the like. As a result, a greater stress can be generated and peeling can be promoted.

次に、転写元基板10と被転写体16とを分離する(図2(B))。これにより、被転写体16が転写元基板10から転写先基板22へ転写される(図2(C))。例えば、転写先基板22を真空吸着等の方法によって固定し、転写元基板10に対して外力を加えることによって、転写元基板10が被転写体16から取り外される。以上により、転写先基板22上に薄膜素子(本例では薄膜トランジスタ)を含む被転写体16が形成される。   Next, the transfer source substrate 10 and the transfer target 16 are separated (FIG. 2B). As a result, the transfer target 16 is transferred from the transfer source substrate 10 to the transfer destination substrate 22 (FIG. 2C). For example, the transfer source substrate 10 is removed from the transfer body 16 by fixing the transfer destination substrate 22 by a method such as vacuum suction and applying an external force to the transfer source substrate 10. As described above, the transfer target 16 including the thin film element (in this example, a thin film transistor) is formed on the transfer destination substrate 22.

なお、上記図1、図2に基づいて説明した実施態様は1回転写プロセスであったが、以下に、2回転写プロセスについての実施態様を図6及び図7に沿って説明する。上記の1回転写プロセスと重複する内容については説明を適宜省略する。   The embodiment described with reference to FIGS. 1 and 2 is a one-time transfer process. Hereinafter, an embodiment regarding the two-time transfer process will be described with reference to FIGS. 6 and 7. The description overlapping with the one-time transfer process is appropriately omitted.

まず、上記実施態様と同様に、転写元基板10上の被転写体16と仮転写基板(第2基板)22aとの相互間に接着材24aを介在させることによって、被転写体16と仮転写基板22aを接合する(図6(A))。ここで、本実施態様における仮転写基板22aとは、上記実施態様の転写先基板22とは異なり、一時的な転写先としてのものである。この仮転写基板22aとしては、石英ガラスやソーダガラス等のガラス基板、あるいは樹脂基板など種々の基板を採用し得る。また、本実施態様における接着材24aとしては、後工程における除去の容易さを考慮すると水溶性の接着材を用いることが特に好ましいが、これに限定されるものではない。   First, in the same manner as in the above-described embodiment, the transfer target 16 and the temporary transfer are provided by interposing the adhesive 24a between the transfer target 16 on the transfer source substrate 10 and the temporary transfer substrate (second substrate) 22a. The substrate 22a is bonded (FIG. 6A). Here, the temporary transfer substrate 22a in this embodiment is a temporary transfer destination, unlike the transfer destination substrate 22 of the above embodiment. As the temporary transfer substrate 22a, various substrates such as a glass substrate such as quartz glass and soda glass, or a resin substrate can be adopted. In addition, as the adhesive 24a in the present embodiment, it is particularly preferable to use a water-soluble adhesive in consideration of ease of removal in a subsequent process, but is not limited thereto.

次に、上記実施態様と同様に、転写元基板10を介して剥離層12にレーザーを照射することにより(図6(A))、剥離層12と被転写体16との接合強度を低下させる。そして、転写元基板10と被転写体16とを分離する(図6(B))。これにより、被転写体16が転写元基板10から仮転写基板22aへ転写される。   Next, as in the above embodiment, the release layer 12 is irradiated with laser through the transfer source substrate 10 (FIG. 6A), thereby reducing the bonding strength between the release layer 12 and the transfer target 16. . Then, the transfer source substrate 10 and the transfer target 16 are separated (FIG. 6B). As a result, the transfer medium 16 is transferred from the transfer source substrate 10 to the temporary transfer substrate 22a.

次に、仮転写基板22a上の被転写体16と転写先基板28との相互間に接着材26を介在させることによって、被転写体16と転写先基板28を接合する(図6(C))。本工程において用いられる接着材26としては、アクリレート樹脂系やエポキシ樹脂系の接着材などが挙げられる。   Next, the transfer material 16 and the transfer destination substrate 28 are joined by interposing the adhesive 26 between the transfer target 16 and the transfer destination substrate 28 on the temporary transfer substrate 22a (FIG. 6C). ). Examples of the adhesive 26 used in this step include acrylate resin-based and epoxy resin-based adhesive materials.

次に、接着材24aを除去し、仮転写基板22aを被転写体16から分離する(図7(A))。本実施態様では、上記のように接着材24aが水溶性であるので、当該接着材24に対して溶解用液体としての水を供給することにより、接着材24aを溶解し、除去することができる。これにより、被転写体16が仮転写基板22aから転写先基板28へ転写される(図7(B))   Next, the adhesive 24a is removed, and the temporary transfer substrate 22a is separated from the transfer target 16 (FIG. 7A). In this embodiment, since the adhesive 24a is water-soluble as described above, the adhesive 24a can be dissolved and removed by supplying water as a dissolving liquid to the adhesive 24. . As a result, the transfer target 16 is transferred from the temporary transfer substrate 22a to the transfer destination substrate 28 (FIG. 7B).

ここで、上記実施態様の変形実施例について以下に説明する。上述した実施態様における被転写体は、中間層からの異物拡散による薄膜素子への悪影響を抑制するための拡散防止層を更に含むことも好ましい。この実施態様を図8及び図9にそれぞれ示す。図8は、1回転写プロセスにより形成された薄膜デバイスの構造を示す模式断面図である。図8に示す被転写体16aは、中間層14と接する拡散防止層30を備えており、接着材24を介して転写先基板22と接合している。図9は、2回転写プロセスにより形成された薄膜デバイスの構造を示す模式断面図である。図9に示す被転写体16aは、中間層14と接する拡散防止層30を備えており、接着材26を介して転写先基板28と接合している。図8又は図9に示す拡散防止層30は、上記した図5に示した薄膜トランジスタ(薄膜素子)の製造工程において、下地絶縁膜20の形成(図5(A)参照)に先立って中間層14上に形成される。拡散防止層30としては、例えば酸化シリコン(SiO2)膜や窒化シリコン(SiN)膜、または、シリコン酸窒化(SiON)膜、あるいはこれらを積層したもの(積層膜)を用いることができる。拡散防止層30の形成方法として、物理気相堆積法(スパッタリング法や蒸着法等)あるいは化学気相堆積法(LPCVD法、PECVD法等)などを適宜利用できる。また、拡散防止層30の厚さは、不純物拡散を十分に防止する観点からは200nm以上であることが望ましく、後工程におけるクラック発生を防止する観点からは1000nm以下であることが望ましい。なお、このような拡散防止層30を必要十分な厚さにして設けることにより、上記実施態様における下地絶縁膜20を省略することも可能である。 Here, the modified example of the said embodiment is demonstrated below. It is preferable that the transfer target in the above-described embodiment further includes a diffusion preventing layer for suppressing an adverse effect on the thin film element due to the diffusion of foreign matters from the intermediate layer. This embodiment is shown in FIGS. 8 and 9, respectively. FIG. 8 is a schematic cross-sectional view showing the structure of a thin film device formed by a single transfer process. The transfer target 16 a shown in FIG. 8 includes a diffusion prevention layer 30 that is in contact with the intermediate layer 14, and is bonded to the transfer destination substrate 22 via an adhesive 24. FIG. 9 is a schematic cross-sectional view showing the structure of a thin film device formed by a two-time transfer process. 9 includes a diffusion prevention layer 30 that is in contact with the intermediate layer 14 and is bonded to a transfer destination substrate 28 via an adhesive material 26. The diffusion prevention layer 30 shown in FIG. 8 or FIG. 9 is formed in the intermediate layer 14 prior to the formation of the base insulating film 20 (see FIG. 5A) in the manufacturing process of the thin film transistor (thin film element) shown in FIG. Formed on top. As the diffusion preventing layer 30, for example, a silicon oxide (SiO 2 ) film, a silicon nitride (SiN) film, a silicon oxynitride (SiON) film, or a laminate of these (laminated film) can be used. As a method for forming the diffusion prevention layer 30, a physical vapor deposition method (such as sputtering or vapor deposition) or a chemical vapor deposition method (such as LPCVD or PECVD) can be used as appropriate. The thickness of the diffusion preventing layer 30 is desirably 200 nm or more from the viewpoint of sufficiently preventing impurity diffusion, and desirably 1000 nm or less from the viewpoint of preventing generation of cracks in the subsequent process. In addition, by providing such a diffusion prevention layer 30 with a necessary and sufficient thickness, the base insulating film 20 in the above embodiment can be omitted.

また、他の変形実施例として、剥離層12の形成時に当該剥離層12の表層部を除去することも好ましい。この実施態様について図10に基づいて説明する。まず、上記実施態様と同様にして、転写元基板10上にアモルファスシリコン膜12’を形成する(図10(A))。このアモルファスシリコン膜12’の形成には、減圧化学気相堆積法(LPCVD法)やプラズマ励起化学気相堆積法(PECVD法)などの化学気相堆積法が適している。その理由は後述する。次に、アモルファスシリコン膜12’の表層部を数十nm程度のオーダで除去する(図10(B))。除去の具体的方法としては、ドライエッチングやウェットエッチングが挙げられる。化学的機械的研磨法(CMP:chemical mechanical polishing)を適用してもよい。このようにアモルファスシリコン膜12’の表層部を除去することにより、剥離層12が得られる(図10(C))。表層部の除去によって剥離層12の表面が平坦化されることにより、後工程においてレーザー照射等により剥離層12にエネルギーを付与する際に膜全体にムラ無くエネルギーが与えられることになる。それにより、剥離をより均一に生じさせる効果が期待される。このような表層除去による作用効果の理由について、以下に図11及び図12を用いて説明する。   As another modified embodiment, it is also preferable to remove the surface layer portion of the release layer 12 when the release layer 12 is formed. This embodiment will be described with reference to FIG. First, similarly to the above embodiment, an amorphous silicon film 12 'is formed on the transfer source substrate 10 (FIG. 10A). For the formation of the amorphous silicon film 12 ', a chemical vapor deposition method such as a low pressure chemical vapor deposition method (LPCVD method) or a plasma enhanced chemical vapor deposition method (PECVD method) is suitable. The reason will be described later. Next, the surface layer portion of the amorphous silicon film 12 'is removed on the order of several tens of nanometers (FIG. 10B). Specific methods for removal include dry etching and wet etching. Chemical mechanical polishing (CMP) may be applied. By removing the surface layer portion of the amorphous silicon film 12 'in this way, the release layer 12 is obtained (FIG. 10C). By removing the surface layer portion, the surface of the release layer 12 is flattened, so that energy is uniformly applied to the entire film when energy is applied to the release layer 12 by laser irradiation or the like in a later step. Thereby, the effect of causing peeling more uniformly is expected. The reason for the effect of such surface layer removal will be described below with reference to FIGS.

図11は、プラズマ励起化学気相堆積法(PECVD法)によって形成したシリコン膜(半導体膜)が含有する水素の深さ方向のプロファイルを核反応分析法(NRA)を用いて調べた結果を示すグラフである。図11では、シリコン膜に含まれる水素の絶対濃度(左側縦軸)を実線L11で示し、シリコン原子数に対する水素原子数の比(右側縦軸)を実線L12で示してある。PECVD法により形成された半導体膜では表面から約35nmの深さのところまでに水素が集中しており、それより深い部位では水素量は6atm%程度に減少して安定していることがわかる。この水素が集中している領域は、レーザー照射等によってエネルギーを与えることによる剥離が生じやすい領域である。すなわち、水素が含有されていると、レーザー照射等により水素が放出され、剥離層12に内圧が発生し、それが転写元基板10と中間層14とを剥離する力となるからである。図11に示す特性を有するシリコン膜であれば、その表層部を10nm〜20nm程度除去することにより、水素をより多く含む領域が表層に配置された剥離層12を形成することができる。なお、除去すべき表層部の厚みは成膜条件に依存するものであり、上記は一例である。PECVD法によって形成したシリコン膜では比較的深い位置まで水素が多く存在することを考慮すると、剥離層12として所望する膜厚よりも15nm程度から35nm程度余分に厚いシリコン膜を成膜しておき、当該シリコン膜の表層部を除去するのが望ましい。   FIG. 11 shows the results of examining the profile in the depth direction of hydrogen contained in a silicon film (semiconductor film) formed by plasma enhanced chemical vapor deposition (PECVD) using nuclear reaction analysis (NRA). It is a graph. In FIG. 11, the absolute concentration (left vertical axis) of hydrogen contained in the silicon film is indicated by a solid line L11, and the ratio of the number of hydrogen atoms to the number of silicon atoms (right vertical axis) is indicated by a solid line L12. It can be seen that in the semiconductor film formed by the PECVD method, hydrogen is concentrated to a depth of about 35 nm from the surface, and the hydrogen amount is reduced to about 6 atm% and stabilized at a deeper portion. The region where hydrogen is concentrated is a region where peeling due to application of energy by laser irradiation or the like is likely to occur. That is, if hydrogen is contained, hydrogen is released by laser irradiation or the like, and an internal pressure is generated in the peeling layer 12, which becomes a force for peeling the transfer source substrate 10 and the intermediate layer 14. In the case of a silicon film having the characteristics shown in FIG. 11, the peeling layer 12 in which a region containing more hydrogen is arranged on the surface layer can be formed by removing the surface layer portion by about 10 nm to 20 nm. The thickness of the surface layer portion to be removed depends on the film forming conditions, and the above is an example. In consideration of the presence of a large amount of hydrogen up to a relatively deep position in the silicon film formed by PECVD, a silicon film that is about 15 to 35 nm thicker than the desired film thickness is formed as the release layer 12. It is desirable to remove the surface layer portion of the silicon film.

図12は、減圧化学気相堆積法(LPCVD法)によって形成したシリコン膜(半導体膜)が含有する水素の深さ方向のプロファイルを核反応分析法(NRA)を用いて調べた結果を示すグラフである。図12においても、シリコン膜に含まれる水素の絶対濃度(左側縦軸)を実線L11で示し、シリコン原子数に対する水素原子数の比(右側縦軸)を実線L12で示してある。測定方法等の詳細は上記のPECVD法による場合と同様である。LPCVD法によって形成されたシリコン膜では、表面から約30nm程度の深さのところまでに水素が集中していることがわかる。従って、図12に示す特性を有するシリコン膜であれば、その表層部を10nm〜25nm程度除去することにより、水素をより多く含む領域が表層に配置された剥離層12を形成することができる。なお、除去すべき表層の厚みは成膜条件に依存するものであり、上記は一例である。LPCVD法によるシリコン膜膜はPECVD法によるシリコン膜に比べて、それ程深い所まで水素は入らない。よって、剥離層12として所望する膜厚よりも10nm程度から30nm程度余分に厚いシリコン膜を成膜しておき、当該シリコン膜の表層部を除去するのが望ましい。   FIG. 12 is a graph showing the results of examining the profile in the depth direction of hydrogen contained in a silicon film (semiconductor film) formed by a low pressure chemical vapor deposition method (LPCVD method) using a nuclear reaction analysis method (NRA). It is. Also in FIG. 12, the absolute concentration (left vertical axis) of hydrogen contained in the silicon film is indicated by a solid line L11, and the ratio of the number of hydrogen atoms to the number of silicon atoms (right vertical axis) is indicated by a solid line L12. Details of the measurement method and the like are the same as in the case of the PECVD method. It can be seen that in the silicon film formed by the LPCVD method, hydrogen is concentrated to a depth of about 30 nm from the surface. Accordingly, in the case of a silicon film having the characteristics shown in FIG. 12, the peeling layer 12 in which a region containing more hydrogen is arranged on the surface layer can be formed by removing the surface layer portion by about 10 nm to 25 nm. The thickness of the surface layer to be removed depends on the film formation conditions, and the above is an example. The silicon film formed by the LPCVD method does not enter hydrogen so deeply as compared with the silicon film formed by the PECVD method. Therefore, it is desirable to form a silicon film that is about 10 nm to 30 nm thicker than the desired thickness for the release layer 12 and remove the surface layer portion of the silicon film.

以上のように本実施形態によれば、剥離層と中間層との線膨張係数の値に差を設けることにより、エネルギーの付与によって各層に温度変化が生じた際にせん断応力が生じる。このせん断応力を利用することで、第1基板から被転写体を良好に剥離させることが可能となる。従って、転写元基板と薄膜素子とをより確実に分離させ、薄膜素子の製造歩留まりを向上させることが可能となる。   As described above, according to the present embodiment, by providing a difference in the value of the linear expansion coefficient between the release layer and the intermediate layer, a shear stress is generated when a temperature change occurs in each layer due to energy application. By utilizing this shear stress, it becomes possible to favorably peel off the transfer object from the first substrate. Accordingly, it is possible to more reliably separate the transfer source substrate and the thin film element and improve the manufacturing yield of the thin film element.

なお、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。薄膜素子の一例として薄膜トランジスタを示したが、これ以外にも先に例示したような種々の薄膜素子を被転写体として採用し得る。   The present invention is not limited to the contents of the above-described embodiments, and various modifications can be made within the scope of the gist of the present invention. Although a thin film transistor is shown as an example of the thin film element, various thin film elements as exemplified above may be employed as the transfer target.

薄膜デバイスの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of a thin film device. 薄膜デバイスの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of a thin film device. 二種類の膜A,Bが積層された構造を示す模式図である。It is a schematic diagram which shows the structure where two types of films | membranes A and B were laminated | stacked. 中間層として採用し得る膜の線膨張係数を示す図である。It is a figure which shows the linear expansion coefficient of the film | membrane which can be employ | adopted as an intermediate | middle layer. 薄膜トランジスタの製造工程の一例を説明する模式断面図である。It is a schematic cross section explaining an example of a manufacturing process of a thin film transistor. 薄膜デバイスの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of a thin film device. 薄膜デバイスの製造方法を説明する模式断面図である。It is a schematic cross section explaining the manufacturing method of a thin film device. 拡散防止層を含む被転写体の実施態様を例示する模式断面図である。It is a schematic cross section which illustrates the embodiment of the to-be-transferred body containing a diffusion prevention layer. 拡散防止層を含む被転写体の実施態様を例示する模式断面図である。It is a schematic cross section which illustrates the embodiment of the to-be-transferred body containing a diffusion prevention layer. 剥離層の表層を除去する実施態様について説明する模式断面図である。It is a schematic cross section explaining the embodiment which removes the surface layer of a peeling layer. プラズマ励起化学気相堆積法によって形成したシリコン膜が含有する水素の深さ方向のプロファイルを示すグラフである。It is a graph which shows the profile of the depth direction of the hydrogen which the silicon film formed by the plasma enhanced chemical vapor deposition method contains. 減圧化学気相堆積法によって形成したシリコン膜が含有する水素の深さ方向のプロファイルを示すグラフである。It is a graph which shows the profile of the depth direction of the hydrogen which the silicon film formed by the low pressure chemical vapor deposition method contains.

符号の説明Explanation of symbols

10…転写元基板、12…剥離層、14…中間層、16、16a… 被転写体、18…薄膜トランジスタ、20…下地絶縁膜、22、22a…仮転写基板(転写先基板)、24、24a、26…接着材、28…転写先基板、30…拡散防止層、50…ゲート電極、52…半導体膜、54…ドレイン電極、58…ゲート絶縁膜、60…層間絶縁膜、62…平坦化膜、64…電極   DESCRIPTION OF SYMBOLS 10 ... Transfer source substrate, 12 ... Release layer, 14 ... Intermediate layer, 16, 16a ... Transfer object, 18 ... Thin film transistor, 20 ... Underlying insulating film, 22, 22a ... Temporary transfer substrate (transfer destination substrate), 24, 24a , 26 ... Adhesive, 28 ... Transfer destination substrate, 30 ... Diffusion prevention layer, 50 ... Gate electrode, 52 ... Semiconductor film, 54 ... Drain electrode, 58 ... Gate insulation film, 60 ... Interlayer insulation film, 62 ... Planarization film 64 electrodes

Claims (10)

(a)第1基板の一方面上に剥離層を形成すること、
(b)前記剥離層上に当該剥離層との間で線膨張係数の値に差を有する中間層を形成すること、
(c)前記中間層上に薄膜素子を含む被転写体を形成すること、
(d)第2基板の一方面を前記被転写体と接合すること、
(e)エネルギーの付与により、前記剥離層と前記被転写体との接合強度を低下させること、
(f)前記第1基板と前記被転写体とを分離すること、
を含む、薄膜デバイスの製造方法。
(A) forming a release layer on one surface of the first substrate;
(B) forming an intermediate layer having a difference in linear expansion coefficient between the release layer and the release layer;
(C) forming a transferred body including a thin film element on the intermediate layer;
(D) bonding one surface of the second substrate to the transfer object;
(E) Decreasing the bonding strength between the release layer and the transfer object by applying energy;
(F) separating the first substrate and the transfer object;
A method for manufacturing a thin film device.
請求項1において、
前記(b)における前記中間層は、Al23膜、サファイア膜、3Al23・2SiO2膜、2MgO・2Al23・5SiO2膜、MgO・SiO2膜、2MgO・SiO2膜、Y23膜、TiO2膜、SiC膜、Si34膜、AlN膜又はZrO2膜を含む、薄膜デバイスの製造方法。
In claim 1,
The intermediate layer in (b) is an Al 2 O 3 film, sapphire film, 3Al 2 O 3 .2SiO 2 film, 2MgO.2Al 2 O 3 .5SiO 2 film, MgO.SiO 2 film, 2MgO.SiO 2 film. , Y 2 O 3 film, TiO 2 film, SiC film, Si 3 N 4 film, AlN film, or ZrO 2 film.
請求項1において、
前記(a)は、化学気相堆積法によってアモルファスシリコン膜を成膜することを含む、薄膜デバイスの製造方法。
In claim 1,
Said (a) is a manufacturing method of a thin film device including forming an amorphous silicon film by a chemical vapor deposition method.
請求項3において、
前記(a)は、前記アモルファスシリコン膜の表層部を除去することで前記剥離層を形成するものである、薄膜デバイスの製造方法。
In claim 3,
(A) is a method of manufacturing a thin film device, wherein the release layer is formed by removing a surface layer portion of the amorphous silicon film.
請求項3において、
前記(a)は、PECVD法によって前記アモルファスシリコン膜を成膜し、前記アモルファスシリコン膜の表層部を10〜20nm除去することで前記剥離層を形成するものである、薄膜デバイスの製造方法。
In claim 3,
(A) is a method for manufacturing a thin film device, in which the amorphous silicon film is formed by PECVD, and the surface layer portion of the amorphous silicon film is removed by 10 to 20 nm to form the release layer.
請求項3において、
前記(a)は、LPCVD法によって前記アモルファスシリコン膜を成膜し、前記アモルファスシリコン膜の表層部を10〜25nm除去することで前記剥離層を形成するものである、薄膜デバイスの製造方法。
In claim 3,
(A) is a method for manufacturing a thin film device, in which the amorphous silicon film is formed by LPCVD, and the release layer is formed by removing a surface layer portion of the amorphous silicon film by 10 to 25 nm.
請求項4乃至6のいずれかにおいて、
前記アモルファスシリコン膜の前記表層部の水素含有量より、前記剥離層の前記中間層と接する部分の水素含有量が多い、薄膜デバイスの製造方法。
In any one of Claims 4 thru | or 6.
A method for manufacturing a thin film device, wherein a hydrogen content of a portion of the release layer in contact with the intermediate layer is higher than a hydrogen content of the surface layer portion of the amorphous silicon film.
請求項1乃至7のいずれかにおいて、
前記(c)における前記被転写体は、前記中間層と接する拡散防止層を含む、薄膜デバイスの製造方法。
In any one of Claims 1 thru | or 7,
The method for manufacturing a thin film device, wherein the transfer object in (c) includes a diffusion prevention layer in contact with the intermediate layer.
請求項1乃至8のいずれかにおいて、
前記(e)における前記エネルギーの付与は光照射によって行われる、薄膜デバイスの製造方法。
In any one of Claims 1 thru | or 8.
The method for producing a thin film device, wherein the application of the energy in (e) is performed by light irradiation.
請求項1乃至9のいずれかにおいて、
前記(e)における前記エネルギーの付与の後、前記剥離層及び前記中間層を冷却することで、前記剥離層と前記被転写体との接合強度を低下させる、薄膜デバイスの製造方法。
In any one of Claims 1 thru | or 9,
The manufacturing method of the thin film device which reduces the joint strength of the said peeling layer and the said to-be-transferred body by cooling the said peeling layer and the said intermediate layer after provision of the said energy in said (e).
JP2007006506A 2007-01-16 2007-01-16 Process for fabricating thin film device Pending JP2008177182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007006506A JP2008177182A (en) 2007-01-16 2007-01-16 Process for fabricating thin film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007006506A JP2008177182A (en) 2007-01-16 2007-01-16 Process for fabricating thin film device

Publications (1)

Publication Number Publication Date
JP2008177182A true JP2008177182A (en) 2008-07-31

Family

ID=39704022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007006506A Pending JP2008177182A (en) 2007-01-16 2007-01-16 Process for fabricating thin film device

Country Status (1)

Country Link
JP (1) JP2008177182A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069769A (en) * 2011-09-21 2013-04-18 Ulvac Japan Ltd Method of manufacturing tft substrate and laser annealing apparatus
JP2014120664A (en) * 2012-12-18 2014-06-30 Dainippon Screen Mfg Co Ltd Peeling assist method and peeling assist device
WO2018135241A1 (en) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー Peelable substrate and laser lift-off method
KR101913487B1 (en) 2014-05-12 2018-10-30 가부시키가이샤 스크린 홀딩스 Polyimide-film production method, electronic-device production method, and coating-film peeling method
WO2019059319A1 (en) * 2017-09-22 2019-03-28 ジオマテック株式会社 Resin substrate laminate and manufacturing method for electronic device
JP2021049768A (en) * 2019-09-20 2021-04-01 テグ キョンブク インスティトゥート オブ サイエンス アンド テクノロジー Method of manufacturing electronic device
WO2021192853A1 (en) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069769A (en) * 2011-09-21 2013-04-18 Ulvac Japan Ltd Method of manufacturing tft substrate and laser annealing apparatus
JP2014120664A (en) * 2012-12-18 2014-06-30 Dainippon Screen Mfg Co Ltd Peeling assist method and peeling assist device
KR101913487B1 (en) 2014-05-12 2018-10-30 가부시키가이샤 스크린 홀딩스 Polyimide-film production method, electronic-device production method, and coating-film peeling method
WO2018135241A1 (en) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー Peelable substrate and laser lift-off method
JP2018117060A (en) * 2017-01-19 2018-07-26 株式会社ブイ・テクノロジー Peeling substrate and laser lift-off method
JP2019061975A (en) * 2017-09-22 2019-04-18 ジオマテック株式会社 Resin substrate laminate and method of manufacturing electronic device
WO2019059319A1 (en) * 2017-09-22 2019-03-28 ジオマテック株式会社 Resin substrate laminate and manufacturing method for electronic device
KR20190101496A (en) * 2017-09-22 2019-08-30 지오마텍 가부시키가이샤 Resin substrate laminate and manufacturing method for electronic device
KR102065901B1 (en) 2017-09-22 2020-01-13 지오마텍 가부시키가이샤 Resin substrate laminate and manufacturing method for electronic device
JP2021049768A (en) * 2019-09-20 2021-04-01 テグ キョンブク インスティトゥート オブ サイエンス アンド テクノロジー Method of manufacturing electronic device
US11367647B2 (en) 2019-09-20 2022-06-21 Daegu Gyeongbuk Institute Of Science And Technology Method of manufacturing electronic device
WO2021192853A1 (en) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus
JPWO2021192853A1 (en) * 2020-03-24 2021-09-30

Similar Documents

Publication Publication Date Title
JP4478268B2 (en) Thin film device manufacturing method
JP4151420B2 (en) Device manufacturing method
JP2008177182A (en) Process for fabricating thin film device
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP5022552B2 (en) Electro-optical device manufacturing method and electro-optical device
US7943440B2 (en) Fabrication method of thin film device
JP2006344618A (en) Structure containing functional film, and manufacturing method of functional film
TWI390631B (en) Method of fabricating thin film device
JP2002217391A (en) Method for manufacturing laminate and semiconductor device
JPH04365377A (en) Semiconductor device
JP2008262955A (en) Semiconductor device and manufacturing method thereof
JP2009224769A5 (en)
JP2006051164A (en) Artificial retina and method for manufacturing the same
JP2006245094A (en) Manufacturing method and transfer method for thin-film piezoelectric body element
JP5286684B2 (en) Thin film layer peeling method, thin film device transfer method
US20110127666A1 (en) Chip package and fabrication method thereof
JP2009095962A (en) Method for manufacturing thin-film semiconductor device
CN110364427A (en) Wafer bonding method
JP2009231533A (en) Peeling method, peeling apparatus and method of manufacturing semiconductor device
JP2010517258A (en) Method for forming and controlling a rough interface
JP2010027767A (en) Thin-film device, method for manufacturing thin-film device, and electronic equipment
JP5196212B2 (en) Thin film device manufacturing method
JP5686366B2 (en) Dielectric structure and manufacturing method thereof
JP4748351B2 (en) Thin film element manufacturing method
JP2015126188A (en) Semiconductor device manufacturing method, semiconductor device and semiconductor composite device