JP2008166319A - Aging treatment method and aging treatment equipment - Google Patents
Aging treatment method and aging treatment equipment Download PDFInfo
- Publication number
- JP2008166319A JP2008166319A JP2006350793A JP2006350793A JP2008166319A JP 2008166319 A JP2008166319 A JP 2008166319A JP 2006350793 A JP2006350793 A JP 2006350793A JP 2006350793 A JP2006350793 A JP 2006350793A JP 2008166319 A JP2008166319 A JP 2008166319A
- Authority
- JP
- Japan
- Prior art keywords
- current
- aging
- chip
- optical semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体レーザなどの光半導体デバイスを製造する際に適用されるエージング処理技術に係わり、特に光半導体チップにその電流−光出力特性を安定化するためのエージング電流を流した直後に、エージングの進行状況を把握して、不良チップを早期に発見できるようにした方法および装置に関する。 The present invention relates to an aging treatment technique applied when manufacturing an optical semiconductor device such as a semiconductor laser, and in particular, immediately after flowing an aging current for stabilizing the current-light output characteristic of an optical semiconductor chip, The present invention relates to a method and an apparatus capable of grasping the progress of aging and detecting a defective chip at an early stage.
一般に、AlGaInP材料系の半導体レーザでは、半導体結晶中に拡散させるドーパント(不純物)としてZnが多用されるが、その種の半導体レーザによれば通電により半導体結晶の性状が物理的に変化し、これに起因して通電初期段階で電流−光出力特性に変動がみられる。具体的には、通電初期段階では、所定の光出力を得るための電流(以下、定格駆動電流と称す)が大きく変動する。このため、半導体レーザの製造に際しては初期変動を無くして特性の安定化を図るためにエージング処理が行われる。 In general, in an AlGaInP material-based semiconductor laser, Zn is frequently used as a dopant (impurity) diffused in a semiconductor crystal. However, according to such a semiconductor laser, the property of the semiconductor crystal is physically changed by energization. Due to this, the current-light output characteristics fluctuate in the initial stage of energization. Specifically, in the initial energization stage, a current for obtaining a predetermined light output (hereinafter referred to as a rated drive current) varies greatly. For this reason, when manufacturing the semiconductor laser, an aging process is performed in order to eliminate the initial fluctuation and stabilize the characteristics.
係るエージング処理は、チップに通電してその結晶構造を安定化させるものであり、これには通電量などにもよるが通常数時間から数百時間を要する。尚、エージング処理の進行状況は、一般的に定格駆動電流をチップに流し、その変化をモニタリングすることにより行われる。 Such aging treatment is to stabilize the crystal structure by energizing the chip, and this usually takes several hours to several hundred hours depending on the amount of energization. The progress of the aging process is generally performed by flowing a rated drive current through the chip and monitoring the change.
ここに、エージング処理による効果は、環境温度(エージング温度)が高く、チップに流す電流(エージング電流)が大きいほど高くなるので、一般には半導体結晶の性状変化を促進して処理効率を上げるべく、加速エージングといって半導体レーザをバーンインチャンバと呼ばれる恒温槽内に置き、当該槽内における高温環境下でチップに通電することが行われる。 Here, the effect of the aging treatment is higher as the environmental temperature (aging temperature) is higher and the current flowing through the chip (aging current) is larger. Generally, in order to promote the property change of the semiconductor crystal and increase the processing efficiency, This is called accelerated aging, in which a semiconductor laser is placed in a thermostatic chamber called a burn-in chamber, and the chip is energized in a high-temperature environment in the bath.
但し、加速エージングでは、半導体レーザなどの構成部材が熱破損せぬようチップに流されるエージング電流が通常、定格駆動電流以下に制限される。 However, in accelerated aging, the aging current that flows through the chip is usually limited to a rated drive current or less so that components such as semiconductor lasers are not thermally damaged.
特に、チップを基板(サブマウントやリードフレーム等)に実装した状態でエージング処理を行う場合には、エージング温度が高いと、ボンディング部分などが熱劣化してしまうので、エージング温度を高く設定することができず、このため処理に時間が掛かり、処理効率の低下を招くという問題がある。 In particular, when aging processing is performed with the chip mounted on a substrate (submount, lead frame, etc.), the aging temperature should be set high because the bonding portion will be thermally degraded if the aging temperature is high. For this reason, there is a problem that the processing takes time and the processing efficiency is lowered.
又、チップ実装後のエージング処理では、バーンインチャンバをはじめ、大型の処理装置を必要とする上、チップの電流−光出力特性が改善せずして不良品と認定された場合、チップのみならず、その他の実装部品の全てが無駄になってしまう。 In addition, the aging process after chip mounting requires a large processing device such as a burn-in chamber, and if the current-light output characteristics of the chip are not improved and are recognized as defective products, not only the chip. All other mounted parts are wasted.
そこで、半導体レーザをチップ状態のまま、該チップに加速エージング処理を施す方法が提案されている(例えば、特許文献1)。 Thus, a method has been proposed in which the semiconductor laser is kept in a chip state and an accelerated aging process is performed on the chip (for example, Patent Document 1).
しかしながら、特許文献1のように高温下で行われる加速エージングでは、上述のようにエージング電流が閾値電流よりも小さい値に制限されるので、通常行われる定格駆動電流によるエージング進行状況の把握ができない。このため、処理時間(通電時間)を実験データや経験則に基づいて設定せざるを得ず、チップ実装後の検査で多くの不良品が発見されることがあった。
However, in accelerated aging performed at a high temperature as in
又、定格駆動電流を流して電流−光出力特性を検査する場合には、環境温度を下げてチップ温度が下がるまで待たねばならないので時間が掛かり、ひいては半導体デバイスの生産効率の悪化を招くという問題がある。 In addition, when current-light output characteristics are inspected with a rated drive current flowing, it takes time because the temperature of the chip must be lowered by lowering the environmental temperature, which in turn leads to deterioration of the production efficiency of semiconductor devices. There is.
更に、加速エージングでは、エージングの進行が速いので、チップの特性ばらつき、処理時間、エージング電流等の僅かな違いにより、エージングの度合のバラツキが大きくなるため、電流−光出力特性に大きなバラツキを生ずる。従って、処理時間の管理だけでは過度の処理によりチップの劣化が進行し、製品寿命を低下させてしまうことになる。 Furthermore, in accelerating aging, the progress of aging is fast, and the variation in the degree of aging increases due to slight differences in chip characteristics variation, processing time, aging current, etc., resulting in large variations in current-light output characteristics. . Therefore, by managing the processing time alone, the deterioration of the chip proceeds due to excessive processing and the product life is shortened.
本発明は以上のような事情に鑑みて成されたものであり、その目的は高温下で行われる加速エージングでもエージングの進行状況を把握し、適切な処理を施すことによりチップ実装後の不良発生率を大幅に低下させ得るようにすることにある。 The present invention has been made in view of the circumstances as described above, and its purpose is to grasp the progress of aging even in accelerated aging performed at high temperatures, and to generate defects after chip mounting by performing appropriate processing. The goal is to be able to significantly reduce the rate.
本発明は上記の目的を達成するため、
2つの電極(アノード/カソード)を有し、該2つの電極間に電流を流すことにより発光する光半導体チップ1に対し、所定温度に加熱した状態で所定のエージング電流Ieを流す加速エージング工程と、
前記加速エージング工程後、前記光半導体チップ1を前記所定温度に加熱した状態に保ったまま、該光半導体チップ1に前記エージング電流Ieより小さい微弱電流Imを流し、このときの光半導体チップ1の電極間電圧を第1測定電圧Vm1として検出する第1電圧検出工程と、
前記第1電圧検出工程に次いで、前記光半導体チップ1に前記微弱電流Imより大きな加熱電流Ihを流した後、光半導体チップ1に流す電流を前記微弱電流Imに戻し、このときの光半導体チップ1の電極間電圧を第2測定電圧Vm2として検出する第2電圧検出工程と、
を含むことを特徴とするエージング処理方法を提供する。
In order to achieve the above object, the present invention
An accelerating aging process in which a predetermined aging current Ie is supplied to an
After the accelerated aging process, a weak current Im smaller than the aging current Ie is passed through the
Subsequent to the first voltage detection step, a heating current Ih larger than the weak current Im is passed through the
An aging processing method is provided.
加えて、本発明に係るエージング処理方法は、
前記第1、第2電圧検出工程により検出された第1、第2測定電圧Vm1,Vm2を基に、光半導体チップ1の良否を判定するための演算を実行する良否判定工程を含み、
前記良否判定工程による演算結果が規定範囲内に収まるまで前記加速エージング工程及び第1、第2電圧検出工程を繰り返し行い、
前記加速エージング工程を規定回数行っても前記良否判定工程による演算結果が規定範囲に収まらなかった光半導体チップ1を不良チップとして排除することを特徴とする。
In addition, the aging processing method according to the present invention includes:
Including a pass / fail determination step for executing a calculation for determining pass / fail of the
The acceleration aging step and the first and second voltage detection steps are repeated until the calculation result of the pass / fail determination step falls within a specified range,
The
更に、前記良否判定工程による演算結果が規定範囲内に収まった光半導体チップ1を対象に、常温下で当該光半導体チップ1の電流−光出力特性を検査することを特徴とする。
Further, the current-light output characteristic of the
一方、本発明は、
2つの電極(アノード/カソード)を有し、該2つの電極間に電流を流すことにより発光する光半導体チップ1を加熱するための外部加熱手段(ヒータ2)と、
前記光半導体チップ1に対し、所定のエージング電流Ie、該エージング電流より小さい微弱電流Im、及び該微弱電流より大きい加熱電流Ihを流すための通電手段(プローブ4及び定電流源5a,5b)と、
前記通電手段4,5a,5bから光半導体チップ1に流される電流を前記エージング電流Ie、前記微弱電流Im、前記加熱電流Ih、及び前記微弱電流Imの順に切り換える通電量変換手段(切換スイッチ7)と、
前記光半導体チップ1に対して前記加熱電流Ihの通電前に前記微弱電流Imを流したときの光半導体チップ1の電極間電圧を第1測定電圧Vm1として検出すると共に、前記光半導体チップ1に対して前記加熱電流Ihの通電後に前記微弱電流Imを流したときの光半導体チップ1の電極間電圧を第2測定電圧Vm2として検出する電圧検出手段(増幅器8、S/H回路部9、A/D変換器10)と、
前記電圧検出手段8,9,10により検出された第1、第2測定電圧Vm1,Vm2に基づき、光半導体チップ1の良否を判定するための演算を実行する良否判定手段(制御部11)と、
を具備することを特徴とするエージング処理装置を提供する。
On the other hand, the present invention
An external heating means (heater 2) for heating the
Energization means (
Energization amount conversion means (switch 7) for switching the current flowing from the
The inter-electrode voltage of the
Pass / fail judgment means (control unit 11) for executing a calculation for judging pass / fail of the
An aging processing apparatus is provided.
又、前記通電手段は、複数の光半導体チップ1,・・に対応する複数のプローブ4,・・を有し、その各プローブ4,・・から各光半導体チップ1,・・のそれぞれに個別に通電可能とされていることを特徴とする。
The energizing means has a plurality of
本発明に係る方法および装置によれば、高温下で行われる加速エージングでも、チップを高温加熱状態に保ったまま、これを熱破損させることなく、エージング電流通電後におけるチップの電極間電圧の変化からエージング進行状況を把握できる。 According to the method and apparatus of the present invention, even in accelerated aging performed at high temperatures, the chip's interelectrode voltage change after aging current application without causing thermal damage to the chip while keeping the chip in a high temperature heating state. Can understand the progress of aging.
従って、チップに最適なエージング処理を施して不良チップを早期に発見し、チップ実装後の不良発生率を低下させて歩留まりを向上させることができ、しかも過度なエージングによるチップの劣化を防いで良品チップの製品寿命を可及的長くすることができる。 Therefore, it is possible to detect the defective chip early by applying the optimal aging process to the chip, to reduce the defect occurrence rate after mounting the chip and to improve the yield, and to prevent the deterioration of the chip due to excessive aging The product life of the chip can be made as long as possible.
又、良否判定工程で規定範囲内に収まらなかったチップを対象に、加速エージング工程を繰り返し行う方法によれば、加速エージング工程を小刻みに行って過度なエージングを防止しながら可及的多くのチップを良品として選出することができる。 Also, according to the method of repeatedly performing the accelerated aging process for chips that did not fall within the specified range in the pass / fail judgment process, as many chips as possible while preventing excessive aging by performing the accelerated aging process in small increments Can be selected as good products.
更に、通電手段として、複数の光半導体チップに個別に通電可能とされる複数のプローブを有する装置によれば、処理効率を高くできる上、各チップ間に特性のばらつきが生じていてもチップ単位で最適なエージング処理を行えるので、過度なエージングによるチップの劣化を防止しながら、不良チップを早期に発見して歩留まりを向上させることができる。 Furthermore, according to the device having a plurality of probes capable of individually energizing a plurality of optical semiconductor chips as energization means, the processing efficiency can be increased, and even if there is a variation in characteristics between the chips, a chip unit Thus, the optimum aging process can be performed, so that it is possible to detect defective chips at an early stage and improve the yield while preventing deterioration of the chips due to excessive aging.
以下、図面に基づいて本発明を詳しく説明する。尚、本発明はエージング処理対象の光半導体として、発光デバイスに属する半導体レーザや発光ダイオードに適用することができるが、本例ではこれを半導体レーザとして説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings. The present invention can be applied to a semiconductor laser or a light emitting diode belonging to a light emitting device as an optical semiconductor to be aged, but in the present example, this will be described as a semiconductor laser.
図1は、半導体レーザチップに対して環境温度65℃の下で20mAのエージング電流を流したときの熱抵抗値の経時変化を示すグラフである。これによれば、半導体レーザチップの熱抵抗値Rthがエージング初期段階で大きく上昇した後、エージングの進行に伴って漸次減少しながら安定していく現象が認められる。 FIG. 1 is a graph showing the change over time in the thermal resistance value when an aging current of 20 mA is applied to a semiconductor laser chip at an ambient temperature of 65 ° C. According to this, after the thermal resistance value Rth of the semiconductor laser chip greatly increases at the initial stage of aging, a phenomenon is observed in which it gradually decreases and stabilizes as aging progresses.
尚、熱抵抗値とは、半導体レーザチップの発熱を外部にどれだけ放出できるかの放熱路特性を示す値であり、換言すれば半導体レーザチップに所定の電力を印加した場合に、半導体接合部(以下、ジャンクションとする)の温度が周囲の環境温度に対して何度上昇するかを示す重要なパラメータである。 The thermal resistance value is a value indicating the heat radiation path characteristic of how much heat generated by the semiconductor laser chip can be emitted to the outside. In other words, when a predetermined power is applied to the semiconductor laser chip, the semiconductor junction portion This is an important parameter indicating how many times the temperature of the junction (hereinafter referred to as a junction) rises with respect to the ambient environmental temperature.
ここに、熱抵抗値をRth、ジャンクション温度をTj、通電によるジャンクションの温度上昇をΔTj、環境温度(エージング温度)をTa、印加電力をWとしたとき、
Rth=(Tj−Ta)/W=ΔTj/W[℃/W] ・・・式1
で表わすことができる。
Here, when the thermal resistance value is Rth, the junction temperature is Tj, the temperature rise of the junction due to energization is ΔTj, the environmental temperature (aging temperature) is Ta, and the applied power is W,
Rth = (Tj−Ta) / W = ΔTj / W [° C./W]
It can be expressed as
ここに、半導体レーザチップの電流−電圧特性は、ジャンクション温度Tjに対応して相関的に変化するので、ΔTjはチップに印加された電圧の変化量から概算することができる。 Here, since the current-voltage characteristic of the semiconductor laser chip changes in correlation with the junction temperature Tj, ΔTj can be estimated from the amount of change in the voltage applied to the chip.
例えば、図2に示すように、半導体レーザチップに対し、その発熱が抑えられる程度の十分に小さな微弱電流Imを順方向に通電し、このときの半導体レーザチップの電極間電圧Vm1(アノード/カソード間の電圧)を検出すると共に、これに続いて半導体レーザが発熱するような加熱電流Ihを通電し、このときの半導体レーザチップの電極間電圧Vhを検出し、その直後に電流値を先の微弱電流Imに戻して微小な待ち時間Td後に半導体レーザチップの電極間電圧Vm2を検出すれば、通電による半導体レーザチップのジャンクションの温度上昇ΔTjは、
ΔTj=(Vm1−Vm2)/Tm=ΔV/Tm[℃] ・・・式2
として求めることができる。但し、Tm[V/℃]は、微弱電流Imを通電したときの電圧変動ΔV=(Vm1−Vm2)を示す半導体レーザの温度係数とする。
For example, as shown in FIG. 2, a weak current Im sufficiently small to suppress heat generation is applied to the semiconductor laser chip in the forward direction, and the inter-electrode voltage Vm1 (anode / cathode) of the semiconductor laser chip at this time is supplied. And a heating current Ih that causes the semiconductor laser to generate heat is subsequently supplied, and the voltage Vh between the electrodes of the semiconductor laser chip at this time is detected. If the voltage Vm2 between the electrodes of the semiconductor laser chip is detected after returning to the weak current Im and a small waiting time Td, the temperature rise ΔTj of the junction of the semiconductor laser chip due to energization is:
ΔTj = (Vm1−Vm2) / Tm = ΔV / Tm [° C.]
Can be obtained as However, Tm [V / ° C.] is a temperature coefficient of the semiconductor laser indicating voltage fluctuation ΔV = (Vm1−Vm2) when the weak current Im is applied.
従って、上記式1、2から、
Rth=ΔV/(Tm・W)=ΔV/(Tm・Ih・Vh)[℃/W] ・・・式3
として求めることができる。
Therefore, from the
Rth = ΔV / (Tm · W) = ΔV / (Tm · Ih · Vh) [° C./W]
Can be obtained as
尚、図2における加熱電流Ihは、半導体レーザのジャンクション近傍のみが加熱されるよう、その通電時間Tmが数m秒以下の短いパルスであることが望ましい。 Note that the heating current Ih in FIG. 2 is preferably a short pulse with a current passing time Tm of several milliseconds or less so that only the vicinity of the junction of the semiconductor laser is heated.
ここに、以上のような条件で測定される熱抵抗値Rthは過渡熱抵抗と呼ばれるが、係る熱抵抗値Rthの変化を検出する場合、上記Tm、Ih、Vhを一定とすると、ΔV(Vm1,Vm2)を検出すれば、Rthの変化を簡易的に求めることができる。 Here, the thermal resistance value Rth measured under the above conditions is called a transient thermal resistance. When detecting the change in the thermal resistance value Rth, if Tm, Ih, and Vh are constant, ΔV (Vm1 , Vm2), the change in Rth can be easily obtained.
従って、高温加熱下で行われる加速エージングでも、Vm1,Vm2を検出することにより、チップのエージング進行状況を把握して適切なエージング処理を施し、実装後のチップから不良チップが多量に検出されることを未然に防止することが可能となる。 Therefore, even in accelerated aging performed under high temperature heating, by detecting Vm1 and Vm2, the aging progress of the chip is grasped and appropriate aging processing is performed, and a large number of defective chips are detected from the mounted chips. This can be prevented in advance.
図3は、半導体レーザチップに対して上記のようなエージング処理を施すための装置の構成例を示す。 FIG. 3 shows a configuration example of an apparatus for performing the aging process as described above on the semiconductor laser chip.
図3において、1は半導体レーザチップ、2は半導体レーザチップ1を加熱する外部加熱手段を構成する熱源(ヒータ)であり、その熱源2上には電極3を介して半導体レーザチップ1が載せられる。そして、熱源2から電極3への固体伝熱によって半導体レーザチップ1を高温加熱しながら、その半導体レーザチップ1に対しプローブ4から通電が行われる構成とされる。尚、半導体レーザチップ1は、アノード/カソードの何れか一方が電極3に接触され、その他方にプローブ4の先端が接触される。
In FIG. 3, 1 is a semiconductor laser chip, 2 is a heat source (heater) constituting external heating means for heating the
プローブ4は、2つの定電流源5a,5bに導電接続されて通電手段を構成するものであり、一方の定電流源5bとプローブ4とを繋ぐ電路にはダイオード6ならびに通電量変換手段としての切換スイッチ7が設けられる。
The
そして、本例によれば、切換スイッチ7をON−OFF制御することにより、半導体レーザチップ1に対する通電量を過渡的な影響を抑えて瞬時に切り換えられるようになっている。具体的には、切換スイッチ7を閉じることにより一方の定電流源5aからプローブ4を通じて半導体レーザチップ1に微弱電流Imが供給され、切換スイッチ7を開いたときには他方の定電流源5bからプローブ4を通じて半導体レーザチップ1に微弱電流Imより大きいエージング電流Ieおよび加熱電流Ihが供給されるようにしてある。
According to this example, the energization amount to the
又、定電流源5a,5bから半導体レーザチップ1への通電時における半導体レーザチップ1の電極間電圧(アノード/カソード間の電圧)を検出するため、プローブ4と電極3には増幅器8が導電接続され、増幅器8の出力側にはS/H(サンプルホールド)回路部9を介してA/D(アナログデジタル)変換器10が導電接続されている。そして、半導体レーザチップ1の電極間電圧が増幅器8により増幅され、増幅器8の出力がS/H回路部9によりサンプリングホールドされると共に、その出力がA/D変換器10により数値データ(デジタル信号)に変換され、これが制御部11に入力されて信号処理されるようになっている。
Further, in order to detect the interelectrode voltage (voltage between the anode and cathode) of the
尚、制御部11は、A/D変換器10より数値データとして入力された半導体レーザチップ1の電極間電圧を基に、半導体レーザチップ1の良否を判定するための演算を実行する図示せぬ演算回路(良否判定手段)を含み、その演算結果によって半導体レーザチップ1のエージング進行状況を把握できるようになっている。又、制御部11には、熱源2、定電流源5a,5b、切換スイッチ7、S/H回路部9がそれぞれ導電接続され、それらが制御部11により駆動制御されるようになっている。
The
図4は、以上のように構成されるエージング処理装置の制御態様を示すフローチャートである。ここに、係る装置によるエージング処理方法について説明すると、先ず加熱工程S1として、熱源2への電源投入により該熱源2が発熱され、その発熱量を制御部11により制御しながら電極3上に載置された半導体レーザチップ1を高温(チップ1の熱破損を防止できる温度で、100〜300℃の範囲内に設定されるが、本例では150℃)に加熱する。
FIG. 4 is a flowchart showing a control mode of the aging processing apparatus configured as described above. Here, the aging processing method by the apparatus will be described. First, as the heating step S1, the
そして、半導体レーザチップ1が所定温度に達したら、加速エージング工程S2として、上記の切換スイッチ7を開き、半導体レーザチップ1にプローブ4を接触させ、定電流源5bから高温加熱状態の半導体レーザチップ1に対して一定のエージング電流Ieを所定時間流す。尚、エージング電流Ieは、半導体レーザチップ1を発光させないような電流値、すなわち閾値電流よりも小さい電流に制限され、本例ではこれが30mAとされる。又、エージング電流Ieの通電時間は例えば2分に設定される。
When the
次に、エージング電流Ieの通電により上昇した半導体レーザチップ1のジャンクション温度が熱源2による加熱温度(150℃)に下がるまで待機(約10秒)した後、上記のように半導体レーザチップ1の熱抵抗値Rthを算出するために、電圧検出工程S3として、半導体レーザチップ1の電極間電圧Vm1、Vm2、Vhを測定する。
Next, after waiting (about 10 seconds) until the junction temperature of the
具体的には、切換スイッチ7を閉じ、定電流源5aからプローブ4を通じて半導体レーザチップ1に先のエージング電流Ieより小さい微弱電流Im(半導体レーザチップ1を熱源2による加熱温度以上に昇温させないための小さな電流であり、例えば1mA)を順方向に流し、このときの半導体レーザチップ1の電極間電圧を第1測定電圧Vm1として検出する(第1電圧検出工程)。次いで、切換スイッチ7を開き、加熱電流Ihとして定電流源5bの出力電流を微弱電流Imより大きく定格駆動電流より小さい値(例えば20mA)に設定し、その定電流源5bからプローブ4を通じて半導体レーザチップ1に20mAの加熱電流Ihを微小時間(例えば1m秒)だけ流し、このときの半導体レーザチップ1の電極間電圧をVhとして検出する(加熱電圧検出工程)。その後、切換スイッチ7を閉じ、定電流源5aからプローブ4を通じて半導体レーザチップ1に第1測定電圧Vm1の検出時と同じ微弱電流Imを流し、このとき(微弱電流Imの通電開始から約1μ秒後)の半導体レーザチップ1の電極間電圧を第2測定電圧Vm2として検出する(第2電圧検出工程)。尚、それらの検出電圧Vm1、Vh、Vm2は図3に示されるA/D変換器10から制御部11の記憶領域に一時的に格納される。
Specifically, the
そして、制御部11では良否判定工程S4として、Vm1、Vm2、Vhを基に、半導体レーザチップ1の良否を判定するための演算が実行される。具体的には、Vm1、Vm2、Vhを基に、上記式3から加速エージング工程S2を経た半導体レーザチップ1の熱抵抗値Rthを算出し、その演算結果が規定範囲内(基準レベルRthmより小さい値)に収まっていた場合には、係る半導体レーザチップ1を良品として検査工程(スクリーニング工程)に移し、これに常温下で定格駆動電流を流し、所定の光が出力されるか否かの確認、検査を行う。尚、検査工程における検査項目として電流−光出力特性等があるが、係る検査工程は、半導体レーザチップ1を基板に実装してパッケージ状態として行っても、チップ状態のまま行っても良い。
Then, in the
一方、良否判定工程S4による演算結果が規定範囲内に収まらなかった場合には、最大許容回数Nmaxを上限に、良否判定工程S4による演算結果が規定範囲内に収まるまで加速エージング工程S2〜良否判定工程S4を繰り返し行い、その回数Nをその都度制御部11でカウントし、加速エージング工程S2を規定回数行っても(N=Nmaxになっても)良否判定工程S4による演算結果が規定範囲に収まらなかったときには処理を終了し、係る半導体レーザチップ1を不良チップとして排除する。
On the other hand, when the calculation result in the pass / fail judgment step S4 does not fall within the specified range, the maximum allowable number of times Nmax is set as an upper limit, and the acceleration aging step S2 to pass / fail judgment is performed until the calculation result in the pass / fail determination step S4 falls within the specified range. The process S4 is repeated, the number N of times is counted by the
尚、上記例では電圧検出工程でVm1、Vm2のほかVhを検出し、それらを基にチップ1の良否を判定するための指標となる熱抵抗値を算出するようにしているが、Vm1,Vm2のみを検出するだけでもよく、この場合でもそのチップ1の良否を判定するに足る熱抵抗値を概算することができる。
In the above example, Vh is detected in addition to Vm1 and Vm2 in the voltage detection process, and a thermal resistance value serving as an index for determining the quality of the
次に、図5は本発明に係る装置の変更例を示す。尚、本例の装置は、複数の半導体レーザ1,・・に対応する複数のプローブ4,・・を備え、その各プローブ4に対応してマルチスイッチ12を設けることにより、各プローブ4から対応する半導体レーザチップ1への通電を個別に行えるようにしたもので、それ以外の構成は上記例と同一とされる。
Next, FIG. 5 shows a modification of the apparatus according to the present invention. The apparatus of this example includes a plurality of
ここで、係る半導体レーザチップ1は、例えばその複数が直列に連なった状態に切り出されたバー状の形態であり、プローブ4もそれら半導体レーザチップ1に対応して複数が所定の間隔をあけて配列される。
Here, the
又、マルチスイッチ12は制御部11に導電接続され、その制御部11によりマルチスイッチ12の開閉動作が各プローブ4,・・毎に行えるようになっている。
The multi-switch 12 is conductively connected to the
以下、図5および図6に基づいて係る装置によるエージング処理方法について説明すると、先ず加熱工程S1として、熱源2への電源投入により該熱源2が発熱され、その発熱量を制御部11により制御しながら電極3上に載置された複数の半導体レーザチップ1を同時に高温加熱(例えば150℃)する。
Hereinafter, the aging treatment method by the apparatus according to FIGS. 5 and 6 will be described. First, as the heating step S1, the
そして、それら半導体レーザチップ1が所定温度に達したら、加速エージング工程S2として、切換スイッチ7を開くと共に、マルチスイッチ12の全接点を閉じ、各プローブ4をそれぞれ半導体レーザチップ1に接触させ、定電流源5bから高温加熱状態の半導体レーザチップ1に対して一定のエージング電流Ieを所定時間流す。尚、エージング電流Ieは半導体レーザチップ1を発光させないような電流値、すなわち閾値電流より小さい電流に制限され、本例ではこれが30mAとされる。但し、全ての半導体レーザチップ1に30mAのエージング電流Ieが流れるよう、定電流源5bの出力電流は半導体レーザチップ1の数×30mAに設定され、その通電時間は例えば2分に設定される。
When the
次に、エージング電流Ieの通電により上昇した半導体レーザチップ1のジャンクション温度が、熱源2による加熱温度(150℃)に下がるまで待機(約10秒)した後、上記のように半導体レーザチップ1の熱抵抗値Rthを算出するために、電圧検出工程S3として、マルチスイッチ12を一つずつ順番に閉じ、各半導体レーザチップ1の電極間電圧Vm1、Vm2、Vhを実施例1と同様にして一つずつ順番に測定する。
Next, after waiting for the junction temperature of the
その後、電圧検出工程S3が終わった半導体レーザチップ1を対象に、良否判定工程S4として実施例1と同様の演算を実行し、その演算結果が規定範囲内(基準レベルRthmより小さい値)に収まっていた場合には、係る半導体レーザチップ1が良品チップであることを示すフラグを制御部11の記憶領域に格納し、良否判定工程S4による演算結果が規定範囲内に収まらなかった場合には、係る半導体チップ1が規定外チップであることを示すフラグを制御部11の記憶領域に格納する。
Thereafter, the
そして、全ての半導体レーザチップ1について、上記のような処理が行われた後、規定外チップと判定された半導体レーザチップ1が存在する場合には、これに該当する半導体レーザチップ1についてのみ、最大許容回数Nmaxを上限に、良否判定工程S4による演算結果が規定範囲内に収まるまで加速エージング工程S2〜良否判定工程S4を繰り返し行い、その回数Nをその都度制御部11でカウントし、加速エージング工程S2を規定回数行っても(N=Nmaxになっても)良否判定工程S4による演算結果が規定範囲に収まらなかったときには処理を終了し、係る半導体レーザチップ1を不良チップとして排除する。
Then, after the processing as described above is performed for all the
その後、上記良否判定工程S4による演算結果が規定範囲内に収まった光半導体チップ1(良品チップ)については、実施例1と同様、これに検査工程として常温下で定格駆動電流を流し、所定の光が出力されるか否かの確認、検査を行う。
Thereafter, for the optical semiconductor chip 1 (non-defective chip) in which the calculation result in the pass / fail judgment step S4 falls within the specified range, as in the first embodiment, a rated drive current is passed to the
尚、本例において、加熱エージング工程S2と電圧検出工程S3を繰り返す場合、制御部11は規定外と判定された半導体レーザチップ1にのみ通電が行われるようマルチスイッチ12を制御し、加熱エージング工程S2では定電流源5bの出力電流が規定外チップの数に応じて調整される。
In this example, when the heating aging process S2 and the voltage detection process S3 are repeated, the
又、本例でも電圧検出工程でVm1、Vm2のほかVhを検出し、それらを基にチップ1の良否を判定するための指標となる熱抵抗値を算出するようにしているが、Vm1,Vm2のみを検出するだけでもよく、この場合でもそのチップ1の良否を判定するに足る熱抵抗値を概算することができる。
Also in this example, Vh is detected in addition to Vm1 and Vm2 in the voltage detection process, and based on these, the thermal resistance value which is an index for judging the quality of the
1 光半導体チップ(半導体レーザチップ)
2 ヒータ(外部加熱手段)
3 電極
4 プローブ(通電手段)
5a,5b 定電流源(通電手段)
7 切換スイッチ(通電量変換手段)
8 増幅器(電圧検出手段)
9 S/H回路部(電圧検出手段)
10 A/D変換器(電圧検出手段)
11 制御部(良否判定手段)
1 Optical semiconductor chip (semiconductor laser chip)
2 Heater (external heating means)
3
5a, 5b Constant current source (energization means)
7 Changeover switch (energization amount conversion means)
8 Amplifier (voltage detection means)
9 S / H circuit (voltage detection means)
10 A / D converter (voltage detection means)
11 Control unit (good / bad determination means)
Claims (5)
前記加速エージング工程後、前記光半導体チップを前記所定温度に加熱した状態に保ったまま、該光半導体チップに前記エージング電流より小さい微弱電流を流し、このときの光半導体チップの電極間電圧を第1測定電圧として検出する第1電圧検出工程と、
前記第1電圧検出工程に次いで、前記光半導体チップに前記微弱電流より大きな加熱電流を流した後、光半導体チップに流す電流を前記微弱電流に戻し、このときの光半導体チップの電極間電圧を第2測定電圧として検出する第2電圧検出工程と、
を含むことを特徴とするエージング処理方法。 An accelerating aging step of flowing a predetermined aging current in a state heated to a predetermined temperature with respect to an optical semiconductor chip that has two electrodes and emits light by flowing a current between the two electrodes;
After the accelerated aging step, a weak current smaller than the aging current is passed through the optical semiconductor chip while maintaining the optical semiconductor chip heated to the predetermined temperature. A first voltage detection step of detecting as one measurement voltage;
Subsequent to the first voltage detection step, after a heating current larger than the weak current is passed through the optical semiconductor chip, the current passed through the optical semiconductor chip is returned to the weak current, and the voltage between the electrodes of the optical semiconductor chip at this time is changed. A second voltage detection step of detecting as a second measurement voltage;
An aging processing method comprising:
前記良否判定工程による演算結果が規定範囲内に収まるまで前記加速エージング工程及び第1、第2電圧検出工程を繰り返し行い、
前記加速エージング工程を規定回数行っても前記良否判定工程による演算結果が規定範囲に収まらなかった光半導体チップを不良チップとして排除することを特徴とする請求項1記載のエージング処理方法。 Including a pass / fail judgment step for performing an operation for judging pass / fail of the optical semiconductor chip based on the first and second measured voltages detected by the first and second voltage detection steps;
The acceleration aging step and the first and second voltage detection steps are repeated until the calculation result of the pass / fail determination step falls within a specified range,
The aging processing method according to claim 1, wherein an optical semiconductor chip whose calculation result of the pass / fail judgment step does not fall within a specified range even after the accelerated aging step is performed a specified number of times is excluded as a defective chip.
前記光半導体チップに対し、所定のエージング電流、該エージング電流より小さい微弱電流、及び該微弱電流より大きい加熱電流を流すための通電手段と、
前記通電手段から光半導体チップに流される電流を前記エージング電流、前記微弱電流、前記加熱電流、及び前記微弱電流の順に切り換える通電量変換手段と、
前記光半導体チップに対して前記加熱電流の通電前に前記微弱電流を流したときの光半導体チップの電極間電圧を第1測定電圧として検出すると共に、前記光半導体チップに対して前記加熱電流の通電後に前記微弱電流を流したときの光半導体チップの電極間電圧を第2測定電圧として検出する電圧検出手段と、
前記電圧検出手段により検出された第1、第2測定電圧に基づき、光半導体チップの良否を判定するための演算を実行する良否判定手段と、
を具備することを特徴とするエージング処理装置。 An external heating means for heating an optical semiconductor chip that has two electrodes and emits light by passing a current between the two electrodes;
Energizing means for flowing a predetermined aging current, a weak current smaller than the aging current, and a heating current larger than the weak current to the optical semiconductor chip;
Energization amount conversion means for switching the current flowing from the energization means to the optical semiconductor chip in the order of the aging current, the weak current, the heating current, and the weak current;
The inter-electrode voltage of the optical semiconductor chip when the weak current is applied to the optical semiconductor chip before the heating current is supplied is detected as a first measurement voltage, and the heating current is detected with respect to the optical semiconductor chip. Voltage detecting means for detecting, as a second measurement voltage, the voltage between the electrodes of the optical semiconductor chip when the weak current is passed after energization;
On the basis of the first and second measurement voltages detected by the voltage detection means, the quality determination means for executing a calculation for determining the quality of the optical semiconductor chip;
An aging processing apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350793A JP2008166319A (en) | 2006-12-27 | 2006-12-27 | Aging treatment method and aging treatment equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006350793A JP2008166319A (en) | 2006-12-27 | 2006-12-27 | Aging treatment method and aging treatment equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166319A true JP2008166319A (en) | 2008-07-17 |
Family
ID=39695455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006350793A Pending JP2008166319A (en) | 2006-12-27 | 2006-12-27 | Aging treatment method and aging treatment equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166319A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107845949A (en) * | 2017-12-13 | 2018-03-27 | 镭神技术(深圳)有限公司 | A kind of small-power chip ageing machine |
-
2006
- 2006-12-27 JP JP2006350793A patent/JP2008166319A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107845949A (en) * | 2017-12-13 | 2018-03-27 | 镭神技术(深圳)有限公司 | A kind of small-power chip ageing machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8380451B2 (en) | System and method for monitoring the state of health of a power electronic system | |
EP1417500B1 (en) | Methods of conducting wafer level burn-in of electronic devices | |
US20110084701A1 (en) | Testing of leds | |
KR101877667B1 (en) | Method of testing semiconductor packages | |
EP3799111B1 (en) | Inspection device and temperature control method | |
JP5428485B2 (en) | Burn-in method for surface emitting semiconductor laser device and program thereof | |
JP2007109747A (en) | Led lighting controller | |
CN117110823A (en) | Online monitoring system and method for power cycle aging parameters of SiC device | |
US7700379B2 (en) | Methods of conducting wafer level burn-in of electronic devices | |
CN111142002A (en) | Parallel chip temperature uniformity detection method and device | |
JP3769220B2 (en) | Power module repeated durability test method and test apparatus | |
JP2008166319A (en) | Aging treatment method and aging treatment equipment | |
JP2008227463A (en) | Method and apparatus for inspecting light-emitting element, method and apparatus for burn-in | |
TW201407706A (en) | Method and appartus for detecting semiconductor device property | |
JP3946964B2 (en) | Semiconductor test apparatus and test method | |
JP2010056219A (en) | Method of controlling junction temperature of semiconductor light-emitting element | |
US10686404B2 (en) | Method for testing the die-attach of a photovoltaic cell assembly | |
Dorsch et al. | Aging tests of high-power diode lasers as a basis for an international lifetime standard | |
JP2008124199A (en) | Reliability test equipment and reliability test method | |
KR20200115178A (en) | High frequency power supply device and high frequency power supply method | |
JP2007315986A (en) | Circuit inspection device and circuit inspection method | |
US20120032696A1 (en) | Device and method for testing semiconductor device | |
CN111108672A (en) | Switching element control circuit and power module | |
JP2009094393A (en) | Inspecting apparatus and inspection method using the same | |
JP2006173505A (en) | Semiconductor wafer, heating control method therefor, and burn-in system |