JP2008159844A - Electronic component package structure and its method for manufacturing - Google Patents

Electronic component package structure and its method for manufacturing Download PDF

Info

Publication number
JP2008159844A
JP2008159844A JP2006347133A JP2006347133A JP2008159844A JP 2008159844 A JP2008159844 A JP 2008159844A JP 2006347133 A JP2006347133 A JP 2006347133A JP 2006347133 A JP2006347133 A JP 2006347133A JP 2008159844 A JP2008159844 A JP 2008159844A
Authority
JP
Japan
Prior art keywords
electrode
forming
resin layer
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347133A
Other languages
Japanese (ja)
Inventor
Takafumi Kashiwagi
隆文 柏木
Yasuhiro Sugaya
康博 菅谷
Ryoichi Takayama
了一 高山
Atsushi Takano
敦 鷹野
Mitsuhiro Furukawa
光弘 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006347133A priority Critical patent/JP2008159844A/en
Publication of JP2008159844A publication Critical patent/JP2008159844A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

<P>PROBLEM TO BE SOLVED: To provide a new package structure and its method for manufacturing which simultaneously satisfies both thinning and high reliability of package in an electronic component package composed by forming and sealing a hollow portion on a function element. <P>SOLUTION: A resin layer in which a space is prepared on a function region and a metal layer are laminated, wherein the metal layer is composed by separating an identical material into a portion forming a lid to cover the space and a portion forming an external terminal, the identical structure can be easily obtained by cutting a whole surface plating to a predetermined thickness after the whole surface plating on the patterned resin layer. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、高周波電子回路に使用される表面弾性波フィルタ等に代表される、機能素子上が中空状態で封止されてなる電子部品のパッケージ構造およびその製造方法に関するものである。   The present invention relates to a package structure for an electronic component represented by a surface acoustic wave filter or the like used for a high-frequency electronic circuit and having a functional element sealed in a hollow state, and a method for manufacturing the same.

表面弾性波フィルタに代表される、単結晶ウエハー表面に電極パターンや微細構造を形成して特定の電気的機能を発揮する素子のパッケージは、機能部表面を樹脂等で覆うと特性が変化するため、素子表面の特に機能的に重要な部分に他の物体が接触しないように、中空構造とされる。   The package of an element that exhibits a specific electrical function by forming an electrode pattern or a fine structure on the surface of a single crystal wafer, represented by a surface acoustic wave filter, changes its characteristics when the functional part surface is covered with a resin or the like. A hollow structure is employed so that other objects do not come into contact with a particularly functionally important part of the element surface.

一般的な表面弾性波フィルタ(以下SAWフィルタと略す)のパッケージ構造を図4に示す。   FIG. 4 shows a package structure of a general surface acoustic wave filter (hereinafter abbreviated as SAW filter).

パッケージ寸法の縮小を目的として、基板101に表面弾性波素子(以下SAW素子と略す)104を、機能面を基板側に向けて実装する、いわゆるフリップチップ実装が行われ、さらに樹脂等の材料107で封止された構造が一般的である。機能部表面を封止材が覆わない中空構造108となっている。   For the purpose of reducing package dimensions, so-called flip chip mounting is performed in which a surface acoustic wave element (hereinafter abbreviated as SAW element) 104 is mounted on a substrate 101 with a functional surface facing the substrate side. A structure sealed with is generally used. It has a hollow structure 108 in which the surface of the functional part is not covered with the sealing material.

上記構造は、SAW素子をウエハーから個片に切り出して後、個片素子を基板に実装した構造であるが、さらなる小型化を目的として、ウエハーのまま中空封止構造を形成した後、ダイシングにより個片化してパッケージ完成となる構造が提案されており、その例を図5に示す。   The above structure is a structure in which a SAW element is cut out from a wafer into individual pieces, and then the individual elements are mounted on a substrate. For the purpose of further miniaturization, after forming a hollow sealing structure with a wafer, dicing is performed. A structure in which a package is completed by dividing it into pieces is proposed, and an example thereof is shown in FIG.

図5は、個片化された後の素子の断面図で、機能部111と電極112が表面に形成された単結晶材110上に、空間116を形成するための樹脂層113とその上に接着された回路基板114からなる構造であり、115は外部接続用端子である。   FIG. 5 is a cross-sectional view of the element after being singulated. On the single crystal material 110 on which the functional portion 111 and the electrode 112 are formed, the resin layer 113 for forming the space 116 and the resin layer 113 are formed thereon. The circuit board 114 is bonded, and reference numeral 115 denotes an external connection terminal.

このような構造のパッケージは図5に示すパッケージに比べ、SAW素子を囲む封止構造がないため、さらなる小型化が図れるものである。   Compared to the package shown in FIG. 5, the package having such a structure does not have a sealing structure that surrounds the SAW element, and therefore can be further downsized.

この出願の発明に関する先行技術文献情報としては、例えば特許文献1が知られている。
特表2002−532934号公報
For example, Patent Document 1 is known as prior art document information relating to the invention of this application.
Special Table 2002-532934

図5に示す、先行文献が開示するパッケージ構造では、実使用上の信頼性において課題があった。   The package structure disclosed in the prior art shown in FIG. 5 has a problem in reliability in actual use.

SAWフィルタは、携帯電話に代表される小型通信機器に使用されることが多いが、最近は、予めSAWフィルタを含む電子部品を実装して機能モジュールを作成し、それを機器のマザー基板に実装する組み立て方式が使用される。   SAW filters are often used in small communication devices typified by mobile phones. Recently, functional modules are created by mounting electronic components including SAW filters in advance and mounted on the motherboard of the device. Assembling method is used.

機能モジュールは、小型の回路基板に高密度に電子部品を実装して、特定の機能を発揮するように形成された部品集合体であり、外部電極部を除いて、樹脂で封止されていることが一般的である。樹脂封止方法として、最もよく使用されるのがトランスファーモールド法であり、樹脂モールド工程において、150℃以上の高温と数MPa以上の高圧が電子部品に加わる。   A functional module is an assembly of components formed so as to exhibit specific functions by mounting electronic components at high density on a small circuit board, and is sealed with resin except for external electrode portions. It is common. As the resin sealing method, the transfer mold method is most often used. In the resin molding process, a high temperature of 150 ° C. or higher and a high pressure of several MPa or higher are applied to the electronic component.

特許文献1に開示された実装構造は、空間部分の蓋をプリント基板と称する回路基板が成すものである。前記回路基板は、繊維強化樹脂シートの表面が銅箔で被覆されたもので、高温中での外力に対し十分な剛性および耐力を持たない。   The mounting structure disclosed in Patent Document 1 is a circuit board in which the lid of the space portion is called a printed board. In the circuit board, the surface of the fiber reinforced resin sheet is coated with a copper foil, and the circuit board does not have sufficient rigidity and strength against an external force at a high temperature.

上記、トランスファーモールド工程において、高温高圧が加わると、空間部分の蓋を成す回路基板は容易に変形し、空間がつぶれ、SAWフィルタとしても特性が変化してしまうという課題があった。   In the above transfer molding process, when high temperature and high pressure are applied, the circuit board forming the cover of the space part is easily deformed, the space is crushed, and the characteristics of the SAW filter are changed.

また、高温高圧に耐えうるような回路基板とするには、厚みを大きくする必要があり、パッケージ全体の厚みが大きくなってしまうという課題があった。   In addition, in order to obtain a circuit board that can withstand high temperature and high pressure, it is necessary to increase the thickness, resulting in an increase in the thickness of the entire package.

前記課題を解決するために、本発明の電子部品パッケージ構造は、表面に機能領域と電極を有する素子が形成された基板に、機能領域上に空間を設けた樹脂層と、金属層が積層された構造であり、前記金属層は、同材料が前記機能領域を覆う蓋を形成する部分と、外部電極を形成する部分に分離されて成るものである。   In order to solve the above problems, an electronic component package structure according to the present invention includes a substrate having a functional region and an electrode formed on a surface, a resin layer having a space on the functional region, and a metal layer. The metal layer is formed by separating the metal material into a part that forms a lid that covers the functional region and a part that forms an external electrode.

本発明の電子部品パッケージ構造は、空間を設けた樹脂層と、金属層が積層された構造であり、金属層により機能領域を覆う蓋が形成されたため、高い剛性を持ち、トランスファーモールド等の高温高圧にさらされる場合においても、空間部分の変形が少なく、高信頼性が得られるという効果を有し、さらに、十分薄い構造でも高温高圧に耐えうるため、パッケージ全体の厚みを薄くすることができるという効果を有す。   The electronic component package structure of the present invention is a structure in which a resin layer having a space and a metal layer are laminated, and a lid that covers the functional area is formed by the metal layer, so that it has high rigidity and a high temperature such as a transfer mold. Even when exposed to high pressure, there is little deformation of the space part, and there is an effect that high reliability can be obtained. Further, even a sufficiently thin structure can withstand high temperature and high pressure, so that the thickness of the entire package can be reduced. Has the effect.

さらに、外部電極と機能領域を覆う蓋が同材料で形成されているため、一工程で両者を形成することが可能で、工程簡略化の効果がある。   Furthermore, since the lid that covers the external electrode and the functional region is formed of the same material, both can be formed in one step, and the process can be simplified.

また、本発明の電子部品パッケージの製造方法は、表面に機能領域と電極を有する素子が多数個形成されたウエハーに、感光性樹脂層を用いて中空層を形成後、樹脂層全面に銅箔等の膜材を積層し、電極との接続用貫通孔を膜材に作成し、前記貫通孔に金属層をめっき堆積させると同時に、中空部上の膜材上に金属層を堆積させ、電極部と中空部蓋を同時形成する工程、めっき堆積された金属層を複数の部分に分割する工程、積層された各層を含めてダイシングして個片化する工程からなるもので、貫通孔電極部と中空部蓋が同時に形成でき、工程が簡略化されるという効果がある。   In addition, the method for manufacturing an electronic component package according to the present invention includes forming a hollow layer using a photosensitive resin layer on a wafer having a large number of elements having functional regions and electrodes on the surface, and then forming a copper foil on the entire surface of the resin layer. Etc., and a through hole for connection with the electrode is made in the film material, and a metal layer is deposited on the through hole, and at the same time, a metal layer is deposited on the film material on the hollow portion, Through-hole electrode part, comprising a step of simultaneously forming a cover and a hollow part cover, a step of dividing a plated metal layer into a plurality of parts, and a step of dicing and including each of the laminated layers. And the hollow part lid can be formed at the same time, and the process is simplified.

また、前記めっき堆積された金属層を複数の部分に分割する工程において、膜材上にパターン化された樹脂層を形成後、金属薄膜を表面全面に形成し、この金属薄膜をめっき電極としてその表面上に金属層をめっき形成する。さらに、めっき形成後表面を切削あるいは研削を行って金属層を最表層より所定の厚みを除去し、前記パターン化された樹脂層を露出させることにより、樹脂層によって複数に分割された金属層を得るという工法は、一般的に金属層を所定のパターンに分割する方法として用いられるフォトレジストエッチング法に比べ、微細なパターンが得られるという効果があり、また、厚みばらつきがウエハー内で非常に少ない、すなわち均一な厚みのパッケージが得られると言う効果を有する。   Further, in the step of dividing the plated metal layer into a plurality of parts, after forming a patterned resin layer on the film material, a metal thin film is formed on the entire surface, and this metal thin film is used as a plating electrode. A metal layer is plated on the surface. Further, after the plating is formed, the surface is cut or ground to remove a predetermined thickness from the outermost layer of the metal layer, and the patterned resin layer is exposed to form a metal layer divided into a plurality by the resin layer. Compared to the photoresist etching method generally used as a method for dividing a metal layer into a predetermined pattern, the method of obtaining has an effect that a fine pattern can be obtained, and the thickness variation is very small in the wafer. That is, there is an effect that a package having a uniform thickness can be obtained.

(実施の形態)
以下、本発明の実施の形態における電子部品パッケージについて図面を参照しながら説明する。
(Embodiment)
Hereinafter, an electronic component package according to an embodiment of the present invention will be described with reference to the drawings.

図1は実施の形態における、SAWフィルタパッケージの断面図である。   FIG. 1 is a cross-sectional view of a SAW filter package in the embodiment.

IDT部2と電極3が形成された単結晶基板1の表面上に、空間5を有する樹脂層4が形成され、さらに樹脂層4の表面に銅層6が積層されている。   A resin layer 4 having a space 5 is formed on the surface of the single crystal substrate 1 on which the IDT portion 2 and the electrode 3 are formed, and a copper layer 6 is laminated on the surface of the resin layer 4.

電極3から外部電極7への接続は、樹脂層4に設けられた接続孔8に銅が充填されて行われる。   Connection from the electrode 3 to the external electrode 7 is performed by filling the connection hole 8 provided in the resin layer 4 with copper.

外部電極7は、空間5の蓋を形成する6と同材の銅からなり、絶縁樹脂層9によって他の電極や蓋6部分と分離されている。   The external electrode 7 is made of copper which is the same material as 6 forming the lid of the space 5, and is separated from other electrodes and the lid 6 portion by the insulating resin layer 9.

電極および中空部蓋を形成する金属層に銅を用いたのは、めっき成膜が容易であり、有底孔への充填めっきと蓋部分のめっきが同時に行えることと、電気抵抗が低く電気的特性が良好なためである。しかし、同様の金属層が形成できれば、銅に限定するものではない。   Copper was used for the metal layer that forms the electrode and the hollow cover because the plating film was easy to form, and the filling of the bottomed hole and the plating of the cover part could be performed simultaneously, and the electrical resistance was low. This is because the characteristics are good. However, if a similar metal layer can be formed, it is not limited to copper.

次に、このようなパッケージ構造を実現するための製造方法を説明する。   Next, a manufacturing method for realizing such a package structure will be described.

図2は、工程を追って説明するためのSAWフィルタパッケージの断面図である。   FIG. 2 is a cross-sectional view of the SAW filter package for explaining the process.

図2(a)に示すように、IDT2と電極3が複数個形成された単結晶基板1の表面上に、感光性樹脂層4を均一な厚みに形成する。この樹脂層の厚みが空間の高さに相当するので、完成後のパッケージ高さおよび必要な耐圧力性を考慮して決定する。   As shown in FIG. 2A, a photosensitive resin layer 4 is formed with a uniform thickness on the surface of a single crystal substrate 1 on which a plurality of IDTs 2 and electrodes 3 are formed. Since the thickness of the resin layer corresponds to the height of the space, it is determined in consideration of the package height after completion and the required pressure resistance.

本図では、IDT部と電極のセットが2組形成された単結晶基板を図示する。   This figure shows a single crystal substrate in which two sets of IDT portions and electrodes are formed.

次に、図2(b)に示すように、樹脂層4の感光性を利用して、IDT部2上に空間5および電極3上に接続孔8を形成する。   Next, as shown in FIG. 2B, using the photosensitivity of the resin layer 4, the space 5 and the connection hole 8 are formed on the electrode 3 on the IDT portion 2.

次に、図2(c)に示すように、膜材10を樹脂層4上全面に接着する。   Next, as illustrated in FIG. 2C, the film material 10 is bonded to the entire surface of the resin layer 4.

本実施例では膜材は厚み5μmの銅箔を用いる。銅箔の接着面に薄く接着剤を塗布することで、容易に接着することができる。また、樹脂層4に未硬化のエポキシ樹脂を用いると、銅箔10を樹脂層4に加圧した状態で樹脂層4を硬化させることにより、他の接着剤を用いることなく銅箔を接着できる。   In this embodiment, a copper foil having a thickness of 5 μm is used as the film material. It can adhere | attach easily by apply | coating an adhesive thinly to the adhesion surface of copper foil. Moreover, when an uncured epoxy resin is used for the resin layer 4, the copper foil can be bonded without using another adhesive by curing the resin layer 4 in a state where the copper foil 10 is pressed against the resin layer 4. .

次に、図2(d)に示すように、銅箔10をフォトリソ法でエッチングし、接続孔8上の開口11と、他の電極と電気的に分離するためのパターン12を形成する。   Next, as shown in FIG. 2D, the copper foil 10 is etched by a photolithography method to form an opening 11 on the connection hole 8 and a pattern 12 for electrical isolation from other electrodes.

このとき、銅箔10は厚み5μmと十分薄いため、パターン12は非常に細かいものも可能である。   At this time, since the copper foil 10 is sufficiently thin with a thickness of 5 μm, the pattern 12 can be very fine.

次に、図3(a)に示すように、パターン化された樹脂層13を設ける。   Next, as shown in FIG. 3A, a patterned resin layer 13 is provided.

樹脂層13は、少なくとも接続用孔上の開口11、および空間5上の銅箔10は露出するように設ける。   The resin layer 13 is provided so that at least the opening 11 on the connection hole and the copper foil 10 on the space 5 are exposed.

樹脂層13の厚みは、空間5上に必要な銅厚みより大きいものとする。   The thickness of the resin layer 13 is greater than the copper thickness required on the space 5.

空間5上に必要な銅厚みは、完成後の電子部品パッケージに必要な耐圧力から決められる値とする。   The copper thickness required on the space 5 is a value determined from the pressure resistance required for the completed electronic component package.

次に、図3(b)に示すように、次工程のめっき用電極となる金属薄膜14を成膜する。本実施の形態では、スパッタ法により、チタン膜と銅膜を合計300nm成膜した。   Next, as shown in FIG. 3B, a metal thin film 14 to be a plating electrode in the next step is formed. In this embodiment, a total of 300 nm of a titanium film and a copper film is formed by sputtering.

金属薄膜14は、接続孔8の内部および電極3の表面にも成膜されることが必要である。   The metal thin film 14 needs to be formed inside the connection hole 8 and also on the surface of the electrode 3.

次に、図3(c)に示すように、前工程で成膜した金属薄膜14をめっき電極として、表面全体に銅層15をめっき形成する。このときの銅層厚みとしては、少なくとも接続用孔8内部に充填されるとともに、空間5上に最終必要な厚み以上の銅層が形成されることが必要である。   Next, as shown in FIG. 3C, a copper layer 15 is formed by plating on the entire surface using the metal thin film 14 formed in the previous step as a plating electrode. As the copper layer thickness at this time, it is necessary that at least the inside of the connection hole 8 is filled, and a copper layer having a final thickness or more is formed on the space 5.

次に、図3(d)に示すように、めっき形成された銅層15表面を切削し、樹脂層13上に堆積した銅を除去し、樹脂層13が露出するまで切削を行う。   Next, as shown in FIG. 3D, the surface of the plated copper layer 15 is cut, the copper deposited on the resin layer 13 is removed, and cutting is performed until the resin layer 13 is exposed.

この結果、表面全体に形成されていためっき銅層は、樹脂層13によって、複数の部分に分断される。この分断された部分は、複数の外部接続用電極16と空間5上の蓋17に相当するように、樹脂層13はパターン設計されている。   As a result, the plated copper layer formed on the entire surface is divided into a plurality of portions by the resin layer 13. The resin layer 13 is pattern-designed so that the divided portions correspond to the plurality of external connection electrodes 16 and the lid 17 on the space 5.

また、空間5上の蓋に相当する部分の銅層17は、外部接続用電極を兼ねるものとすることもできる。   Further, the copper layer 17 corresponding to the lid on the space 5 can also serve as an external connection electrode.

このように、めっき銅層15は、空間5を外圧から保護するための十分な厚みを持ちながら、微細なパターンに分断形成することが可能となる。   Thus, the plated copper layer 15 can be divided into fine patterns while having a sufficient thickness for protecting the space 5 from external pressure.

次に、図3(e)に示すように、ダイシングを行い、個片化することにより、パッケージが完成する。   Next, as shown in FIG. 3E, the package is completed by dicing and dividing into individual pieces.

なお、本実施の形態では、表面弾性波フィルタ(SAW)素子を用いたが、これに限らず、加速度センサ素子、角速度センサ素子等の、表面に機能的構造を有して他の物体が接することによって特性変化を来たすために、素子表面が中空状態に保たれたパッケージに適用することができる。   In this embodiment, a surface acoustic wave filter (SAW) element is used. However, the present invention is not limited to this, and other objects such as an acceleration sensor element and an angular velocity sensor element have a functional structure on the surface. Therefore, the device can be applied to a package in which the element surface is kept in a hollow state.

以上のように、本発明の電子部品パッケージ構造は、素子表面が中空状態に保たれたパッケージに適用することができ、小型かつ高信頼性が得られるものである。   As described above, the electronic component package structure of the present invention can be applied to a package in which the element surface is maintained in a hollow state, and is small and highly reliable.

また、本発明の電子部品パッケージの製造方法は、外圧に耐えることができる十分な厚みの金属層を形成し、かつ微細な部分に金属層を分断して電極を形成することが可能で、高信頼かつ小型の電子部品パッケージを少ない工程で提供するものである。   In addition, the manufacturing method of the electronic component package of the present invention can form a metal layer having a sufficient thickness that can withstand external pressure, and can divide the metal layer into fine portions to form electrodes. A reliable and small electronic component package is provided with a small number of processes.

本発明の実施の形態における電子部品パッケージの断面図Sectional drawing of the electronic component package in embodiment of this invention 同実施の形態における電子部品パッケージの製造方法を示す図The figure which shows the manufacturing method of the electronic component package in the embodiment 同実施の形態における電子部品パッケージの製造方法を示す図The figure which shows the manufacturing method of the electronic component package in the embodiment 従来のパッケージの断面図Cross section of conventional package 従来のパッケージの断面図Cross section of conventional package

符号の説明Explanation of symbols

1 単結晶基板
2 IDT部
3 電極
4 樹脂層
5 IDT上の空間
6 金属層(蓋部分)
7 金属層(外部電極部分)
8 接続孔
9 絶縁樹脂層
DESCRIPTION OF SYMBOLS 1 Single crystal substrate 2 IDT part 3 Electrode 4 Resin layer 5 Space on IDT 6 Metal layer (lid part)
7 Metal layer (external electrode part)
8 Connection hole 9 Insulating resin layer

Claims (4)

表面に機能領域と電極を有する素子が形成された基板に、前記機能領域上に空間を設けた樹脂層と、金属層が積層された構造であり、前記金属層は、前記機能領域を覆う蓋を形成する部分と、外部電極を形成する部分に同材料が分離されて成ることを特徴とする電子部品パッケージ構造。 It is a structure in which a resin layer having a space on the functional region and a metal layer are laminated on a substrate having an element having a functional region and an electrode on the surface, and the metal layer is a lid that covers the functional region An electronic component package structure, wherein the same material is separated into a portion for forming an external electrode and a portion for forming an external electrode. 表面に機能領域と電極を有する素子が多数個形成されたウエハーに、感光性樹脂層を形成する工程、感光性を利用して前記機能領域および電極上の前記樹脂層を除去する工程、前記樹脂層全面に膜材を積層する工程、前記電極上の膜材に貫通孔を作成する工程、前記電極上の貫通孔にめっき法にて金属層を堆積させると同時に、前記貫通孔以外の膜材上に金属層を堆積させる工程、前記堆積させた金属層を複数の部分に分割する工程、ウエハーを前記積層された各層を含めてダイシングして個片化する工程からなることを特徴とする電子部品パッケージの製造方法。 Forming a photosensitive resin layer on a wafer having a plurality of elements each having a functional region and an electrode on the surface; removing the resin layer on the functional region and the electrode using photosensitivity; and the resin. A step of laminating a film material on the entire surface of the layer, a step of forming a through hole in the film material on the electrode, a metal layer being deposited by plating on the through hole on the electrode, and a film material other than the through hole An electron comprising: a step of depositing a metal layer thereon; a step of dividing the deposited metal layer into a plurality of parts; and a step of dicing the wafer including the laminated layers into individual pieces. Manufacturing method of component package. 表面に機能領域と電極を有する素子が多数個形成されたウエハーに、感光性樹脂層を形成する工程、感光性を利用して前記機能領域および電極上の前記樹脂層を除去する工程、前記樹脂層全面に膜材を積層する工程、前記電極上の膜材に貫通孔を作成する工程、前記膜材上にパターン化された樹脂層を形成後、金属薄膜を表面全面に形成する工程、前記金属薄膜をめっき電極としてその表面上に金属層をめっき形成する工程、前記めっき形成後表面を切削あるいは研削を行って金属層を最表層より所定の厚みを除去し、前記パターン化された樹脂層を露出させ、前記めっき形成させた金属層を複数の部分に分割する工程、ウエハーを前記積層された各層を含めてダイシングして個片化する工程からなることを特徴とする電子部品パッケージの製造方法。 Forming a photosensitive resin layer on a wafer having a plurality of elements each having a functional region and an electrode on the surface; removing the resin layer on the functional region and the electrode using photosensitivity; and the resin. A step of laminating a film material on the entire surface of the layer, a step of forming a through hole in the film material on the electrode, a step of forming a metal thin film on the entire surface after forming a patterned resin layer on the film material, Forming a metal layer on the surface of the metal thin film as a plating electrode, cutting or grinding the surface after the plating to remove a predetermined thickness from the outermost layer, and forming the patterned resin layer An electronic component package comprising: a step of dividing the metal layer formed by plating into a plurality of parts; and a step of dicing the wafer including the laminated layers into individual pieces. Production method. 前記膜材が銅箔であり、前記めっき形成する金属層が銅であることを特徴とする請求項2および3記載の電子部品パッケージの製造方法。 4. The method of manufacturing an electronic component package according to claim 2, wherein the film material is a copper foil, and the metal layer to be plated is copper.
JP2006347133A 2006-12-25 2006-12-25 Electronic component package structure and its method for manufacturing Pending JP2008159844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347133A JP2008159844A (en) 2006-12-25 2006-12-25 Electronic component package structure and its method for manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347133A JP2008159844A (en) 2006-12-25 2006-12-25 Electronic component package structure and its method for manufacturing

Publications (1)

Publication Number Publication Date
JP2008159844A true JP2008159844A (en) 2008-07-10

Family

ID=39660428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347133A Pending JP2008159844A (en) 2006-12-25 2006-12-25 Electronic component package structure and its method for manufacturing

Country Status (1)

Country Link
JP (1) JP2008159844A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013123071A (en) * 2013-01-28 2013-06-20 Panasonic Corp Electronic component package and manufacturing method of the same
JP2014192241A (en) * 2013-03-26 2014-10-06 Asahi Kasei Electronics Co Ltd Magnetic sensor and production method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013123071A (en) * 2013-01-28 2013-06-20 Panasonic Corp Electronic component package and manufacturing method of the same
JP2014192241A (en) * 2013-03-26 2014-10-06 Asahi Kasei Electronics Co Ltd Magnetic sensor and production method of the same

Similar Documents

Publication Publication Date Title
JP5117083B2 (en) Elastic wave device and manufacturing method thereof
US10593861B2 (en) Electronic component having a reinforced hollowed structure
US20060290238A1 (en) Electronic part having high sealing performance and method of manufacturing the same
JP2008182292A (en) Surface acoustic wave device
JP2006310629A (en) Semiconductor device and its manufacturing method
US10312880B2 (en) Method for manufacturing electronic component module
JP2012182604A (en) Elastic wave filter component
JP4524474B2 (en) Elastic wave device and manufacturing method thereof
US20060286718A1 (en) Manufacturing method capable of simultaneously sealing a plurality of electronic parts
JP5907195B2 (en) Electronic component and method for manufacturing electronic component
JP2008028842A (en) Surface acoustic wave device and its manufacturing method
CN102739180A (en) A manufacturing method of a piezoelectric device and the piezoelectric device manufactured by this method
US20130134300A1 (en) Optical sensor device and method of manufacturing the same
JP2015156626A (en) Acoustic wave element, demultiplexer, and communication device
US6621163B2 (en) Electronic device having an electronic component with a multi-layer cover, and method
EP1881603A2 (en) Surface acoustic wave device
WO2001080299A1 (en) Semiconductor device and fabrication method therefor
JP2008159844A (en) Electronic component package structure and its method for manufacturing
US7651888B2 (en) Wafer lever fixture and method for packaging micro-electro-mechanical-system devices
JP5315642B2 (en) Electronic component package
JP5240913B2 (en) Method for manufacturing container for electronic component
JP5578246B2 (en) Electronic component package
WO2020129808A1 (en) Method for producing electronic component module, and electronic component module
JP4910953B2 (en) Electronic component package structure
US20120261816A1 (en) Device package substrate and method of manufacturing the same