JP2008154286A - ドハティ増幅器 - Google Patents
ドハティ増幅器 Download PDFInfo
- Publication number
- JP2008154286A JP2008154286A JP2008067294A JP2008067294A JP2008154286A JP 2008154286 A JP2008154286 A JP 2008154286A JP 2008067294 A JP2008067294 A JP 2008067294A JP 2008067294 A JP2008067294 A JP 2008067294A JP 2008154286 A JP2008154286 A JP 2008154286A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- amplifier
- voltage
- peak
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
【課題】変化する入力電力やピーク/平均電力比に対して最適なバイアスを印加するドハティ増幅器を提供する。
【解決手段】アクティブ・バイアス回路では、平均電力検出手段22が入力信号の平均電力を示す電圧値を検出し、包絡線検出手段26が入力信号の包絡線を検出し、しきい値演算手段24が平均電力電圧値に応じて包絡線のしきい値を演算し、電圧制限手段32が包絡線を一定値以下に制限し、これにより、入力信号の平均電力に応じたバイアス電圧を印加する。また、ピークホールド手段27が包絡線の最大電圧値を保持し、差演算手段28が包絡線最大電圧値と平均電力電圧値との差を演算し、電圧制御増幅器30が演算された電圧値を制御電圧として増幅率を変化させて包絡線を増幅し、これにより、入力信号のピーク/平均電力比に応じたバイアス電圧を印加する。
【選択図】 図1
【解決手段】アクティブ・バイアス回路では、平均電力検出手段22が入力信号の平均電力を示す電圧値を検出し、包絡線検出手段26が入力信号の包絡線を検出し、しきい値演算手段24が平均電力電圧値に応じて包絡線のしきい値を演算し、電圧制限手段32が包絡線を一定値以下に制限し、これにより、入力信号の平均電力に応じたバイアス電圧を印加する。また、ピークホールド手段27が包絡線の最大電圧値を保持し、差演算手段28が包絡線最大電圧値と平均電力電圧値との差を演算し、電圧制御増幅器30が演算された電圧値を制御電圧として増幅率を変化させて包絡線を増幅し、これにより、入力信号のピーク/平均電力比に応じたバイアス電圧を印加する。
【選択図】 図1
Description
本発明は、ドハティ増幅器に関し、特に、バイアスを良好に制御するドハティ増幅器に関する。
一般に、高いピーク/平均電力比を有する変調波信号を増幅する場合には、効率を高めるために増幅器のバック・オフを小さくすると、線形性が悪化して、大きな歪を生じる。反対に、線形性を良くするためにバック・オフを大きくすると、効率が悪くなる。例えば、同一のバック・オフにて効率を高める方法としてドハティ増幅器がある。
図9は従来のドハティ増幅回路の構成図である。従来のドハティ増幅回路は、入力信号を2つに分割する分配器113と、AB級もしくはB級にバイアスされたキャリア増幅器111と、C級にバイアスされたピーク増幅器112と、キャリア増幅器の出力信号とピーク増幅器の出力信号電力を合成する合成器114と、キャリア増幅器の出力に付加される特性インピーダンスRL、電気長θ+90°の伝送線路116と、ピーク増幅器の出力に付加される特性インピーダンスRL、電気長φの伝送線路118と、キャリア増幅器とピーク増幅器の入力にそれぞれ付加されて合成器114での合成位相を同相にするための伝送線路115および117を有する構成になっている。そしてRL/2の負荷インピーダンス103が接続されている。
ピーク増幅器112が動作していない低入力時では、ピーク増幅器112を見込む出力インピーダンスZdは一般に開放ではなく複素インピーダンスとなる。このため低入力時に合成器からピーク増幅器を見込む出力インピーダンスZd_pはZdを用いて次式にて表される。
図10は、式(2)におけるΓd、Γd_pの関係を示すスミスチャートである。反射係数Γd_pはRLを中心に時計回りに角度2φで変化する。電気長φを変化させることにより擬似的に開放に見せることができる。
一方、キャリア増幅器の負荷インピーダンスを低入力時にZL(Low)、高入力時にZL(High)とすると、伝送線路118から合成器を見込む負荷インピーダンスが低入力時にRL/2、高入力時にRLであることより、ZL(Low)は、ZL(High)を用いて次式で表される。
図11は、式(2)におけるθとΓの関係を示すスミスチャートである。反射係数ΓはZL(High)を中心に時計回りに角度2θで変化する。
ZL(High)を最大電力を出力させる負荷インピーダンスZL(Pmax)に設定し、電気長θを変化させ低入力時の負荷インピーダンスZL(Low)を効率最大負荷インピーダンスZL(ηmax)に近づけることで、ドハティ増幅器はバックオフの大きい状態での効率を高めることが可能となる。
ZL(High)を最大電力を出力させる負荷インピーダンスZL(Pmax)に設定し、電気長θを変化させ低入力時の負荷インピーダンスZL(Low)を効率最大負荷インピーダンスZL(ηmax)に近づけることで、ドハティ増幅器はバックオフの大きい状態での効率を高めることが可能となる。
ここで、入力された変調波信号の包絡線に応じて最適なゲートバイアスを印加するアダプティブ・バイアス回路を用いたドハティ電力増幅器の試作結果が報告されている(非特許文献1参照。)。
図3には、このアダプティブ・バイアス回路で実現されていると想像されるゲートバイアス電圧Vgの特性の一例を示してある。グラフの横軸(対数軸)は入力電力(瞬時値)を示しており、縦軸はゲートバイアス電圧を示している。
図3において、ゲートバイアス電圧Aはキャリア増幅器のゲートバイアス電圧を示しており、ゲートバイアス電圧Bはアダプティブ・バイアスをかけない時における最適なピーク増幅器のゲートバイアス電圧を示しており、入力電力Dはドハティ増幅器の平均出力電力を出力させる入力電力を示しており、入力電力Eは信号が有するピーク/平均電力比による最大入力電力を示している。また、斜線部Fの領域は、ピーク増幅器が動作しないゲートバイアス電圧と入力電力との関係を示している。
図3には、このアダプティブ・バイアス回路で実現されていると想像されるゲートバイアス電圧Vgの特性の一例を示してある。グラフの横軸(対数軸)は入力電力(瞬時値)を示しており、縦軸はゲートバイアス電圧を示している。
図3において、ゲートバイアス電圧Aはキャリア増幅器のゲートバイアス電圧を示しており、ゲートバイアス電圧Bはアダプティブ・バイアスをかけない時における最適なピーク増幅器のゲートバイアス電圧を示しており、入力電力Dはドハティ増幅器の平均出力電力を出力させる入力電力を示しており、入力電力Eは信号が有するピーク/平均電力比による最大入力電力を示している。また、斜線部Fの領域は、ピーク増幅器が動作しないゲートバイアス電圧と入力電力との関係を示している。
図3に示されるゲートバイアス電圧は、入力信号を包絡線検波し、それをオペアンプで線形演算することで発生しており、その瞬間の包絡線電力の関数である。ピーク増幅器の本来の目的からすると、ピーク増幅器がオンし始める入力電力Dを平均電力付近に合わせ、平均電力を超えるようなピークを増幅させる形態が考えられる。しかしながら、入力電力DとEの比は増幅器の構成に依存し、通常のドハティ増幅器では3dB程度からほとんど変えることができない。
一方、例えば多数の搬送波を含むマルチキャリア信号を用いた移動体通信では、その搬送波数により信号のピーク/平均電力比が変化する。また、これらの信号を増幅する送信用増幅器の出力電力も送信電力制御等により一定ではない。このため、広いダイナミックレンジにて高効率な線形増幅を行う場合には、変化するピーク/平均電力比や入力電力に対して最適なバイアスを印加する必要がある。
図12は、従来のドハティ増幅器においてピーク増幅器のゲート・バイアスが一定の場合と、前述のアダプティブ・バイアス回路を使用した場合の隣接チャンネル漏洩電力比(ACLR:Adjacent Channel Leakage Power Ratio)のグラフである。
前述のアダプティブ・バイアス回路を備えたドハティ増幅器をある平均入力電力以下で使用すると、ピーク増幅器のゲート・バイアスが常に最適ゲート・バイアスB以下に設定されることとなり、高いピーク/平均電力比の信号が入力されたときにピーク増幅器を十分に動作させることができない。したがって負荷変調が得られず、ピーク電力が入力されたときのキャリア増幅器から見た負荷インピーダンスはほぼZL(Low)(ZL(ηmax))のままとなり、平均出力電力Gを超えるピーク入力時にACLRの値が劣化するという問題があった。
また、低いピーク/平均電力比の信号の場合も同様にピーク増幅器を十分に動作させることができないため、ある平均出力電力以下においてACLRの値が劣化する。
前述のアダプティブ・バイアス回路を備えたドハティ増幅器をある平均入力電力以下で使用すると、ピーク増幅器のゲート・バイアスが常に最適ゲート・バイアスB以下に設定されることとなり、高いピーク/平均電力比の信号が入力されたときにピーク増幅器を十分に動作させることができない。したがって負荷変調が得られず、ピーク電力が入力されたときのキャリア増幅器から見た負荷インピーダンスはほぼZL(Low)(ZL(ηmax))のままとなり、平均出力電力Gを超えるピーク入力時にACLRの値が劣化するという問題があった。
また、低いピーク/平均電力比の信号の場合も同様にピーク増幅器を十分に動作させることができないため、ある平均出力電力以下においてACLRの値が劣化する。
このように、ドハティ増幅器では、変化する入力電力やピーク/平均電力比に対して最適なバイアスを印加するための改良が要求されていた。
本発明は、このような従来の事情に鑑み為されたもので、変化する入力電力やピーク/平均電力比に対して最適なバイアスを印加することができるドハティ増幅器を提供することを目的とする。
本発明は、このような従来の事情に鑑み為されたもので、変化する入力電力やピーク/平均電力比に対して最適なバイアスを印加することができるドハティ増幅器を提供することを目的とする。
上記目的を達成するため、本発明に係るドハティ増幅器では、入力された信号を分割する分配手段と、前記分配手段による分割信号の1つを増幅するAB級もしくはB級にバイアスされたキャリア増幅器と、前記分配手段による分割信号の他の1つを増幅するC級にバイアスされたピーク増幅器と、前記キャリア増幅器からの出力信号と前記ピーク増幅器からの出力信号を合成する合成器と、を有するドハティ増幅回路と、前記入力された信号の平均電力を示す電圧値を検出する平均電力検出手段と、前記入力された信号の包絡線を検出する包絡線検出手段と、前記平均電力検出手段により検出された電圧値に応じて前記包絡線検出手段により検出された包絡線のしきい値を演算するしきい値演算手段と、前記包絡線検出手段により検出された包絡線を一定値以下に制限する電圧制限手段と、を有して、前記入力された信号の平均電力に応じたバイアス電圧を印加するアクティブ・バイアス回路と、を備えた。
また、本発明に係るドハティ増幅器では、前記アクティブ・バイアス回路は、更に、前記包絡線検出手段により検出された包絡線の最大電圧値を保持するピークホールド手段と、前記ピークホールド手段により保持された包絡線の最大電圧値と前記平均電力検出手段により検出された電圧値との差を演算する差演算手段と、前記差演算手段により演算された電圧値を制御電圧として増幅率を変化させて前記包絡線検出手段により検出された包絡線を増幅する電圧制御増幅器と、を有して、前記入力された信号のピーク/平均電力比に応じたバイアス電圧を印加する。
また、本発明に係るドハティ増幅器では、前記包絡線の最大電圧値を保持するピーク・ホールド回路と、前記平均電力電圧と前記包絡線最大電圧との差を演算する演算回路と、前記演算回路により演算された電圧を制御電圧とし前記包絡線の増幅率を変化させる電圧制御増幅器を有するアクティブ・バイアス回路により前記変調波信号のピーク/平均電力比に応じたバイアスにて駆動する。
以上説明したように、本発明によると、増幅対象となる信号の入力電力やピーク/平均電力比が変化するような場合においても、変化する入力電力やピーク/平均電力比に対して最適なバイアスを印加することができる。
本発明に係る実施例を図面を参照して説明する。
図1には、本発明の一実施例に係る適応型のアクティブ・バイアス回路を有するドハティ増幅器の構成例を示してある。
本例のドハティ増幅器は、入力端子Z1と出力端子Z2との間に、方向性結合器1と、遅延線2と、ドハティ増幅回路(ドハティ増幅器の本体部分)3を備えている。ドハティ増幅回路3は、分配器11と、遅延用の伝送線路12と、キャリア増幅器(CA)13と、電気長θ+90°を有する伝送線路14と、遅延用の伝送線路15と、ピーク増幅器(PA)16と、電気長φを有する伝送線路17と、合成器18を備えている。
また、本例のドハティ増幅器は、分配器21と、平均電力検出部22と、サンプルホールド回路(S/H)23と、演算増幅器24と、ダイオード25と、包絡線検出器26と、ピークホールド回路(P/H)27と、演算増幅器28と、電圧制御端子30を有する電圧制御増幅器29と、演算増幅器31と、電圧制限器(Limit)32を備えている。
図1には、本発明の一実施例に係る適応型のアクティブ・バイアス回路を有するドハティ増幅器の構成例を示してある。
本例のドハティ増幅器は、入力端子Z1と出力端子Z2との間に、方向性結合器1と、遅延線2と、ドハティ増幅回路(ドハティ増幅器の本体部分)3を備えている。ドハティ増幅回路3は、分配器11と、遅延用の伝送線路12と、キャリア増幅器(CA)13と、電気長θ+90°を有する伝送線路14と、遅延用の伝送線路15と、ピーク増幅器(PA)16と、電気長φを有する伝送線路17と、合成器18を備えている。
また、本例のドハティ増幅器は、分配器21と、平均電力検出部22と、サンプルホールド回路(S/H)23と、演算増幅器24と、ダイオード25と、包絡線検出器26と、ピークホールド回路(P/H)27と、演算増幅器28と、電圧制御端子30を有する電圧制御増幅器29と、演算増幅器31と、電圧制限器(Limit)32を備えている。
本例のドハティ増幅器により行われる動作の一例を示す。なお、本例では、W−CDMA(Wideband-Code Division Multiple Access)方式などを採用した無線通信システムの基地局装置の送信部にドハティ増幅器が設けられている場合を示す。
送信対象となる信号(本例では、変調波信号)が入力端子Z1に入力される。入力端子Z1から入力された信号は、方向性結合器1を通り、遅延線2により遅延させられ、ドハティ増幅回路3に入力され、ドハティ増幅回路3により増幅された後に出力端子Z2から出力される。
ここで、方向性結合器1は、入力端子Z1から入力された信号を遅延線2へ出力する際に、その一部を取得して分配器21へ出力する。なお、方向性結合器1としては、信号の一部を取り出すことができれば、他の部品により代用することも可能である。
送信対象となる信号(本例では、変調波信号)が入力端子Z1に入力される。入力端子Z1から入力された信号は、方向性結合器1を通り、遅延線2により遅延させられ、ドハティ増幅回路3に入力され、ドハティ増幅回路3により増幅された後に出力端子Z2から出力される。
ここで、方向性結合器1は、入力端子Z1から入力された信号を遅延線2へ出力する際に、その一部を取得して分配器21へ出力する。なお、方向性結合器1としては、信号の一部を取り出すことができれば、他の部品により代用することも可能である。
ドハティ増幅回路3の構成は、従来と基本的に同じである。
つまり、分配器11は、遅延線2から入力された信号(本例では、変調波信号)を分割(本例では、2つに分割)して、一方の分割信号を伝送線路12を介してキャリア増幅器13へ出力し、他方の分割信号を伝送線路15を介してピーク増幅器16へ出力する。
キャリア増幅器13は、AB級もしくはB級にバイアスされており、入力された一方の分割信号を増幅して、伝送線路14を介して合成器18へ出力する。
ピーク増幅器16は、C級にバイアスされており、入力された他方の分割信号を増幅して、伝送線路17を介して合成器18へ出力する。
合成器18は、キャリア増幅器13からの出力信号とピーク増幅器16からの出力信号との電力を合成して、合成信号を出力端子Z2へ出力する。
つまり、分配器11は、遅延線2から入力された信号(本例では、変調波信号)を分割(本例では、2つに分割)して、一方の分割信号を伝送線路12を介してキャリア増幅器13へ出力し、他方の分割信号を伝送線路15を介してピーク増幅器16へ出力する。
キャリア増幅器13は、AB級もしくはB級にバイアスされており、入力された一方の分割信号を増幅して、伝送線路14を介して合成器18へ出力する。
ピーク増幅器16は、C級にバイアスされており、入力された他方の分割信号を増幅して、伝送線路17を介して合成器18へ出力する。
合成器18は、キャリア増幅器13からの出力信号とピーク増幅器16からの出力信号との電力を合成して、合成信号を出力端子Z2へ出力する。
また、キャリア増幅器13の出力に付加された伝送線路14は、入力電力が低くてピーク増幅器16が動作していないときにキャリア増幅器13の負荷インピーダンスを最適にするために設けられている。
また、ピーク増幅器16の出力に付加された伝送線路17は、入力電力が低くてピーク増幅器16が動作していないときに合成器18からピーク増幅器16を見込むインピーダンスを開放に近づけるために設けられている。
また、ピーク増幅器16の出力に付加された伝送線路17は、入力電力が低くてピーク増幅器16が動作していないときに合成器18からピーク増幅器16を見込むインピーダンスを開放に近づけるために設けられている。
分配器21は、方向性結合器1により一部取り出された信号を入力し、当該入力信号を2つに分割して、一方の分割信号を平均電力検出器22へ出力し、他方の分割信号を包絡線検出器26へ出力する。
平均電力検出器22は、入力された一方の分割信号をその平均電力(若しくは平均振幅)を示す電圧へ変換して、サンプルホールド回路23へ出力する。
サンプルホールド回路23は、例えば適当なサンプルタイミングに基づいて、平均電力検出器22から入力された電圧の値をサンプルして保持した後に、2つの演算増幅器24、28へ電圧VAVEとして出力する。なお、平均電力検出器22とサンプルホールド回路23のセットは、平均電力を取得できるものであれば、他の回路で代用することも可能である。
平均電力検出器22は、入力された一方の分割信号をその平均電力(若しくは平均振幅)を示す電圧へ変換して、サンプルホールド回路23へ出力する。
サンプルホールド回路23は、例えば適当なサンプルタイミングに基づいて、平均電力検出器22から入力された電圧の値をサンプルして保持した後に、2つの演算増幅器24、28へ電圧VAVEとして出力する。なお、平均電力検出器22とサンプルホールド回路23のセットは、平均電力を取得できるものであれば、他の回路で代用することも可能である。
包絡線検出器26は、入力された他方の分割信号をその包絡線電力(若しくは振幅)を示す電圧VENVへ変換して、ピークホールド回路27と電圧制御増幅器29へ出力する。
ピークホールド回路27は、包絡線検出器26から入力された電圧VENVのピーク(最大値)を検出して保持し、演算増幅器28へ電圧VPEKとして出力する。なお、ピークホールド回路27では、リセット信号が入力されることにより、保持された電圧の値がリセットされる。前述のサンプルホールド回路23のサンプルタイミングは、このリセット信号と同期している。
ピークホールド回路27は、包絡線検出器26から入力された電圧VENVのピーク(最大値)を検出して保持し、演算増幅器28へ電圧VPEKとして出力する。なお、ピークホールド回路27では、リセット信号が入力されることにより、保持された電圧の値がリセットされる。前述のサンプルホールド回路23のサンプルタイミングは、このリセット信号と同期している。
演算増幅器28は、サンプルホールド回路23からの電圧値とピークホールド回路27からの電圧値を差動増幅(又は、減衰)し、その結果を、信号のピーク/平均電力比を示す電圧値VPARとして、電圧制御増幅器29の電圧制御端子30とオフセット回路31のオフセット端子へ出力する。
電圧制御増幅器29は、演算増幅器28からの電圧値VPARにより制御される増幅率αで、包絡線検出器26により検出された包絡線信号VENVを増幅して、電圧制限器32へ出力する。
オフセット回路31は、電圧制御増幅器29からの電圧値VENVを増幅率β/α(定数)で増幅した上で、演算増幅器28からの電圧値VPARに応じたオフセット電圧γVPARを付加し、電圧βVENV+γVPARを抵抗を介して出力する。γは比例定数で、正又は負のどちらにもなりうる。
電圧制御増幅器29は、演算増幅器28からの電圧値VPARにより制御される増幅率αで、包絡線検出器26により検出された包絡線信号VENVを増幅して、電圧制限器32へ出力する。
オフセット回路31は、電圧制御増幅器29からの電圧値VENVを増幅率β/α(定数)で増幅した上で、演算増幅器28からの電圧値VPARに応じたオフセット電圧γVPARを付加し、電圧βVENV+γVPARを抵抗を介して出力する。γは比例定数で、正又は負のどちらにもなりうる。
演算増幅器24は、サンプルホールド回路23から入力された電圧値VAVEを増幅(又は、減衰)して、その結果をしきい値電圧VTHとしてダイオード25を介して出力する。
オフセット回路31からの出力とダイオード25からの出力とは接続点Q1で接続されており、これらの合成信号が電圧制限器32に入力される。ダイオード25の順方向電圧VFが十分小さいとして無視すれば、電圧βVENV+γVPARと電圧VTHのうち電圧の高いほうが電圧制限器32に入力されることになる。実質的に、しきい値電圧VTHが電圧の下限になる。
電圧制限器32は、過剰なバイアス電圧によるピーク増幅器の破壊を防ぐため、入力された電圧を所定の電圧以下になるように制限して、ドハティ増幅回路3のピーク増幅器16のゲートバイアス電圧Vgとして出力して印加する。
オフセット回路31からの出力とダイオード25からの出力とは接続点Q1で接続されており、これらの合成信号が電圧制限器32に入力される。ダイオード25の順方向電圧VFが十分小さいとして無視すれば、電圧βVENV+γVPARと電圧VTHのうち電圧の高いほうが電圧制限器32に入力されることになる。実質的に、しきい値電圧VTHが電圧の下限になる。
電圧制限器32は、過剰なバイアス電圧によるピーク増幅器の破壊を防ぐため、入力された電圧を所定の電圧以下になるように制限して、ドハティ増幅回路3のピーク増幅器16のゲートバイアス電圧Vgとして出力して印加する。
図4は平均電力検出器22の内部構成図、図5は包絡線検出器26の内部構成図である。図4と図5は、非常に簡単な構成例であり、検波出力を平均化するか否かが異なる。
図6は、オフセット回路31の内部構成図である。
ここで、図2には、本例のドハティ増幅器について、アクティブ・バイアス回路におけるゲートバイアス電圧Vgの特性の一例を示してある。グラフの横軸は入力電圧を示しており、縦軸はゲートバイアス電圧を示している。
図2において、ゲートバイアス電圧Aはキャリア増幅器13のゲートバイアス電圧を示しており、ゲートバイアス電圧Bはアクティブ・バイアスをかけない場合に最適となるピーク増幅器16のゲートバイアス電圧を示しており、入力電力Dは従来のドハティ増幅器の平均出力電力を出力させる入力電力を示しており、入力電力Eは信号が有するピーク/平均電力比により想定される最大入力電力を示している。
いま、電力Dおよび電力Eよりも低い電力D’および電力E’を有する信号が入力された場合、Vgは太い実線のようになる。つまり、入力電力が電力D’以下であっても、電力D’の時の斜線部Fの境界におけるVgが維持される。そして入力電力が電力D’を超えると徐にVgが立ち上がり、電力E’において電力E’に適切な電圧Vgに到達する。これによりピーク増幅器202の動作開始点を常に平均電力に合致させることができ、低出力電力時や高PAR(Power to Average power Ratio)時のACLRの劣化が改善される。なお、電力E’を超えることはほとんどないが、もし超えても電圧Vgはそれまでの規則を保ったまま上昇する。
図2において、ゲートバイアス電圧Aはキャリア増幅器13のゲートバイアス電圧を示しており、ゲートバイアス電圧Bはアクティブ・バイアスをかけない場合に最適となるピーク増幅器16のゲートバイアス電圧を示しており、入力電力Dは従来のドハティ増幅器の平均出力電力を出力させる入力電力を示しており、入力電力Eは信号が有するピーク/平均電力比により想定される最大入力電力を示している。
いま、電力Dおよび電力Eよりも低い電力D’および電力E’を有する信号が入力された場合、Vgは太い実線のようになる。つまり、入力電力が電力D’以下であっても、電力D’の時の斜線部Fの境界におけるVgが維持される。そして入力電力が電力D’を超えると徐にVgが立ち上がり、電力E’において電力E’に適切な電圧Vgに到達する。これによりピーク増幅器202の動作開始点を常に平均電力に合致させることができ、低出力電力時や高PAR(Power to Average power Ratio)時のACLRの劣化が改善される。なお、電力E’を超えることはほとんどないが、もし超えても電圧Vgはそれまでの規則を保ったまま上昇する。
図7は、アクティブ・バイアス回路におけるゲートバイアス電圧の特性の他の例を示す図であり、図2における電力D’及び電力E’が従来の電力D及び電力Eと夫々等しい場合を示している。この場合、入力電力が電力D以下の時に、平均出力電力に対応する電力Dに適したバイアスが与え続けられる。
図8は、本例のアクティブ・バイアス回路を使用した場合のACLRのグラフである。図2と同じ電力D’及び電力E’を有するような入力信号に対しても、ピーク増幅器のゲート・バイアスの不足が解消されたことで、低い平均電力に相当する出力電力G以下の領域においてALCRをコンベンショナル・ドハティと同等に保つことができる。
以上のように、本例のドハティ増幅器によれば、増幅する信号の平均電力、ピーク/平均電力比及び入力電力に対して、上記のような回路を最適に設定することにより、広いダイナミックレンジにおいて高効率に線形増幅を行うことが可能となる。
具体例として、ピーク増幅器16のバイアスをレベルに応じて増加させるアクティブ・デバイスにおいて、平均電力に応じてバイアスの最低値を設定し、ピーク/平均電力比に応じてバイアスの増加の傾きを制御する。
具体例として、ピーク増幅器16のバイアスをレベルに応じて増加させるアクティブ・デバイスにおいて、平均電力に応じてバイアスの最低値を設定し、ピーク/平均電力比に応じてバイアスの増加の傾きを制御する。
また、本例のドハティ増幅器では、前記包絡線の最大電圧値を保持するピークホールド回路27と、前記平均電力電圧値と前記包絡線最大電圧値との差を演算する演算回路(本例では、演算増幅器28)と、当該演算回路により演算された電圧を制御電圧として前記包絡線の増幅率を変化させる電圧制御増幅器29を有するアクティブ・バイアス回路により、前記変調波信号のピーク/平均電力比に応じたバイアスにて駆動することが行われる。
また、本例のドハティ増幅器では、前記制御電圧を平均電力検出器22及び包絡線検出器26に帰還して前記したバイアスをオフセットさせることが行われる。
また、本例のドハティ増幅器では、前記制御電圧を平均電力検出器22及び包絡線検出器26に帰還して前記したバイアスをオフセットさせることが行われる。
また、本例では、前記したバイアスにてピーク増幅器16を駆動する場合を示したが、α、γ等の定数のみ異なる同構成のアダプティブ・バイアス回路でキャリア増幅器13を駆動することも可能である。
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。
たとえば、ピーク/平均電力比の算出は、ピークホールド回路やサンプルホールド回路を用いるものに限らず、クレストファクタの影響の受け方が異なる2種類の検波回路(電力若しくは振幅検出回路)等を用い、その差分から算出するようにしても良い。検波回路はまた、対数検波をしてもよい。
たとえば、ピーク/平均電力比の算出は、ピークホールド回路やサンプルホールド回路を用いるものに限らず、クレストファクタの影響の受け方が異なる2種類の検波回路(電力若しくは振幅検出回路)等を用い、その差分から算出するようにしても良い。検波回路はまた、対数検波をしてもよい。
1・・方向性結合器、 2・・遅延線、 3・・ドハティ増幅回路、 11、21・・分配器、 12、14、15、17・・伝送線路、 13・・キャリア増幅器、 16・・ピーク増幅器、 18・・合成器、 22・・平均電力検出器、 23・・サンプルホールド回路、 24、28・・演算増幅器、 25・・ダイオード、 26・・包絡線検出器、 27・・ピークホールド回路、 29・・電圧制御増幅器、 30・・電圧制御端子、 32・・電圧制限器、 Z1・・入力端子、 Z2・・出力端子、 Q1・・接続点、 31・・オフセット回路
Claims (2)
- ドハティ増幅器において、
入力された信号を分割する分配手段と、前記分配手段による分割信号の1つを増幅するAB級もしくはB級にバイアスされたキャリア増幅器と、前記分配手段による分割信号の他の1つを増幅するC級にバイアスされたピーク増幅器と、前記キャリア増幅器からの出力信号と前記ピーク増幅器からの出力信号を合成する合成器と、を有するドハティ増幅回路と、
前記入力された信号の平均電力を示す電圧値を検出する平均電力検出手段と、前記入力された信号の包絡線を検出する包絡線検出手段と、前記平均電力検出手段により検出された電圧値に応じて前記包絡線検出手段により検出された包絡線のしきい値を演算するしきい値演算手段と、前記包絡線検出手段により検出された包絡線を一定値以下に制限する電圧制限手段と、を有して、前記入力された信号の平均電力に応じたバイアス電圧を印加するアクティブ・バイアス回路と、
を備えたことを特徴とするドハティ増幅器。 - 請求項1に記載のドハティ増幅器において、
前記アクティブ・バイアス回路は、更に、
前記包絡線検出手段により検出された包絡線の最大電圧値を保持するピークホールド手段と、前記ピークホールド手段により保持された包絡線の最大電圧値と前記平均電力検出手段により検出された電圧値との差を演算する差演算手段と、前記差演算手段により演算された電圧値を制御電圧として増幅率を変化させて前記包絡線検出手段により検出された包絡線を増幅する電圧制御増幅器と、を有して、前記入力された信号のピーク/平均電力比に応じたバイアス電圧を印加する、
ことを特徴とするドハティ増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067294A JP2008154286A (ja) | 2008-03-17 | 2008-03-17 | ドハティ増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067294A JP2008154286A (ja) | 2008-03-17 | 2008-03-17 | ドハティ増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006253776A Division JP4283294B2 (ja) | 2006-09-20 | 2006-09-20 | ドハティ増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008154286A true JP2008154286A (ja) | 2008-07-03 |
Family
ID=39655910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067294A Pending JP2008154286A (ja) | 2008-03-17 | 2008-03-17 | ドハティ増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008154286A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128173A (ja) * | 2011-12-16 | 2013-06-27 | Toshiba Corp | クリッピング回路、差動増幅回路および増幅回路 |
-
2008
- 2008-03-17 JP JP2008067294A patent/JP2008154286A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128173A (ja) * | 2011-12-16 | 2013-06-27 | Toshiba Corp | クリッピング回路、差動増幅回路および増幅回路 |
US8860509B2 (en) | 2011-12-16 | 2014-10-14 | Kabushiki Kaisha Toshiba | Clipping circuit, differential amplifying circuit, and amplifying circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4283294B2 (ja) | ドハティ増幅器 | |
US10298177B2 (en) | N-way doherty distributed power amplifier with power tracking | |
KR102025612B1 (ko) | 엔벨로프 추적 증폭기에 대한 엔벨로프 경로에서 형상 테이블과 조합하는 rf 경로에서의 사전-왜곡 | |
KR100450744B1 (ko) | 도허티 증폭기 | |
EP1949638B1 (en) | Transmission circuit and communication apparatus employing the same | |
JP5603785B2 (ja) | 増幅装置 | |
US7792505B2 (en) | Power amplifier efficiency using error estimate and data rate | |
KR101800726B1 (ko) | 전력 증폭기의 효율을 개선하기 위한 장치 및 방법 | |
WO2010125714A1 (ja) | 電力増幅器 | |
JP5049562B2 (ja) | 電力増幅器 | |
JP4409603B2 (ja) | ピーク抑圧機能を有する無線送信装置 | |
KR101125332B1 (ko) | 고 효율 증폭기 | |
JPWO2014141539A1 (ja) | 電力増幅器、故障検出方法 | |
WO2008050440A1 (fr) | Amplificateur de puissance | |
JP2008154286A (ja) | ドハティ増幅器 | |
KR101066639B1 (ko) | 바이어스 혼합 전력 증폭 장치 | |
JP5795218B2 (ja) | Et電力増幅装置 | |
JP2009253809A (ja) | 高周波増幅器 | |
Farabegoli et al. | Advanced transmitters with combined crest factor reduction and digital predistortion techniques | |
KR20140131656A (ko) | 클래스 e 전력증폭기의 효율 및 이득 향상을 위한 다중모드 동적 바이어싱 시스템 및 그 방법 | |
JPWO2018235261A1 (ja) | 高周波増幅器 |