JP2008145648A - Display device and method of driving the same - Google Patents
Display device and method of driving the same Download PDFInfo
- Publication number
- JP2008145648A JP2008145648A JP2006331562A JP2006331562A JP2008145648A JP 2008145648 A JP2008145648 A JP 2008145648A JP 2006331562 A JP2006331562 A JP 2006331562A JP 2006331562 A JP2006331562 A JP 2006331562A JP 2008145648 A JP2008145648 A JP 2008145648A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- drive
- driving
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000012937 correction Methods 0.000 claims description 198
- 238000005070 sampling Methods 0.000 claims description 96
- 239000003990 capacitor Substances 0.000 claims description 91
- 238000003860 storage Methods 0.000 claims description 51
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000000052 comparative effect Effects 0.000 description 61
- 230000006870 function Effects 0.000 description 39
- 230000008859 change Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 101150010989 VCATH gene Proteins 0.000 description 8
- 230000006872 improvement Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000005401 electroluminescence Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101100444020 Caenorhabditis elegans dsl-1 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、電気光学素子(表示素子や発光素子とも称される)を具備する画素回路(画素とも称される)が行列状に配列された画素アレイ部を有する表示装置とその駆動方法に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれるアクティブマトリクス型の表示装置とその駆動方法に関する。 The present invention relates to a display device having a pixel array portion in which pixel circuits (also referred to as pixels) having electro-optical elements (also referred to as display elements and light-emitting elements) are arranged in a matrix and a driving method thereof. More specifically, pixel circuits having electro-optic elements whose luminance changes depending on the magnitude of the drive signal as display elements are arranged in a matrix, each pixel circuit has an active element, and the active element is used for each pixel. The present invention relates to an active matrix display device in which display driving is performed and a driving method thereof.
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。 As a display element of a pixel, there is a display device using an electro-optical element whose luminance changes depending on an applied voltage or a flowing current. For example, a liquid crystal display element is a typical example of an electro-optical element whose luminance changes depending on an applied voltage, and an organic electroluminescence (Organic Electro Luminescence, Organic EL, Organic) (Light Emitting Diode, OLED; hereinafter referred to as “organic EL”) A typical example is an element. The organic EL display device using the latter organic EL element is a so-called self-luminous display device using an electro-optic element which is a self-luminous element as a pixel display element.
有機EL素子は有機薄膜に電界をかけると発光する現象を利用した電気光学素子である。有機EL素子は比較的低い印加電圧(たとえば10V以下)で駆動できるため低消費電力である。また有機EL素子は自ら光を発する自発光素子であるため、液晶表示装置では必要とされるバックライトなどの補助照明部材を必要とせず、軽量化および薄型化が容易である。さらに、有機EL素子の応答速度は非常に高速である(たとえば数μs程度)ので、動画表示時の残像が発生しない。これらの利点があることから、電気光学素子として有機EL素子を用いた平面自発光型の表示装置の開発が近年盛んになっている。 An organic EL element is an electro-optical element utilizing a phenomenon that light is emitted when an electric field is applied to an organic thin film. Since the organic EL element can be driven with a relatively low applied voltage (for example, 10 V or less), the power consumption is low. Further, since the organic EL element is a self-luminous element that emits light by itself, an auxiliary illumination member such as a backlight that is required in a liquid crystal display device is not required, and the weight and thickness can be easily reduced. Furthermore, since the response speed of the organic EL element is very high (for example, about several μs), no afterimage occurs when displaying a moving image. Because of these advantages, development of flat self-luminous display devices using organic EL elements as electro-optical elements has been actively performed in recent years.
ところで、液晶表示素子を用いた液晶表示装置や有機EL素子を用いた有機EL表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。 By the way, in a display device using an electro-optic element such as a liquid crystal display device using a liquid crystal display element and an organic EL display device using an organic EL element, a simple (passive) matrix method and an active device are used as the driving method. A matrix method can be adopted. However, a simple matrix display device has problems such as a simple structure and a difficulty in realizing a large and high-definition display device.
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。 Therefore, in recent years, a pixel signal supplied to a light emitting element in a pixel has been converted into an active element, for example, an insulated gate field effect transistor (generally a thin film transistor (TFT)) as a switching transistor. Active matrix systems that are used and controlled have been actively developed.
ここで、画素回路内の電気光学素子を発光させる際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端(制御入力端子)に設けられた保持容量(画素容量とも称する)に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。 Here, when the electro-optic element in the pixel circuit is caused to emit light, an input image signal supplied via the video signal line is switched by a switching transistor and a storage capacitor (control input terminal) provided at the gate end (control input terminal) of the drive transistor. The drive signal corresponding to the input image signal is supplied to the electro-optical element.
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子を用いる有機EL表示装置では、有機EL素子は電流駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子に供給する。 In a liquid crystal display device using a liquid crystal display element as an electro-optical element, the liquid crystal display element is a voltage-driven element, and thus the liquid crystal display element is driven with a voltage signal itself corresponding to an input image signal taken into the storage capacitor. On the other hand, in an organic EL display device using an organic EL element as an electro-optical element, the organic EL element is a current-driven element, and therefore, a drive signal (voltage signal) corresponding to an input image signal taken into the storage capacitor. ) Is converted into a current signal by the driving transistor, and the driving current is supplied to the organic EL element.
有機EL素子を代表例とする電流駆動型の電気光学素子では、駆動電流値が異なると発光輝度も異なる。よって、安定した輝度で発光させるためには、安定した駆動電流を電気光学素子に供給することが肝要となる。たとえば、有機EL素子に駆動電流を供給する駆動方式としては、定電流駆動方式と定電圧駆動方式とに大別できる(周知の技術であるので、ここでは公知文献の提示はしない)。 In a current-driven electro-optical element, typically an organic EL element, the light emission luminance varies depending on the drive current value. Therefore, in order to emit light with stable luminance, it is important to supply a stable drive current to the electro-optical element. For example, driving methods for supplying a driving current to the organic EL element can be broadly classified into a constant current driving method and a constant voltage driving method (this is a well-known technique, and publicly known literature is not presented here).
有機EL素子の電圧−電流特性は傾きの大きい特性を有するので、定電圧駆動を行なうと、僅かな電圧のばらつきや素子特性のばらつきが大きな電流のばらつきを生じ大きな輝度ばらつきをもたらす。よって、一般的には、駆動トランジスタを飽和領域で使用する定電流駆動が用いられる。もちろん、定電流駆動でも、電流変動があれば輝度ばらつきを招くが、小さな電流ばらつきであれば小さな輝度ばらつきしか生じない。 Since the voltage-current characteristic of the organic EL element has a large inclination, when constant voltage driving is performed, a slight voltage variation or a variation in element characteristics causes a large current variation, resulting in a large luminance variation. Therefore, generally, constant current driving using a driving transistor in a saturation region is used. Of course, even with constant current driving, if there is a current variation, luminance variations will be caused, but if the current variation is small, only small luminance variations will occur.
逆に言えば、定電流駆動方式であっても、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて保持容量に書き込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。 In other words, even in the constant current driving method, the driving signal written and held in the holding capacitor according to the input image signal may be constant because the light emission luminance of the electro-optic element is unchanged. It becomes important. For example, in order that the light emission luminance of the organic EL element remains unchanged, it is important that the drive current corresponding to the input image signal is constant.
ところが、プロセス変動により電気光学素子を駆動する能動素子(駆動トランジスタ)の閾値電圧や移動度がばらついてしまう。また、有機EL素子などの電気光学素子の特性が経時的に変動する。このような駆動用の能動素子の特性ばらつきや電気光学素子の特性変動があると、定電流駆動方式であっても、発光輝度に影響を与えてしまう。 However, the threshold voltage and mobility of an active element (driving transistor) that drives the electro-optical element vary due to process variations. In addition, characteristics of electro-optical elements such as organic EL elements vary with time. If there is such a variation in characteristics of the active element for driving or a characteristic variation of the electro-optical element, even the constant current driving method affects the light emission luminance.
このため、表示装置の画面全体に亘って発光輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組みが種々検討されている。 Therefore, in order to uniformly control the light emission luminance over the entire screen of the display device, a mechanism for correcting the luminance variation caused by the characteristic variation of the driving active element and the electro-optical element described above in each pixel circuit. Various studies have been made.
たとえば、特許文献1に記載の仕組みでは、有機EL素子用の画素回路として、駆動トランジスタの閾値電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための閾値補正機能や、駆動トランジスタの移動度にばらつきや経時変化があった場合でも駆動電流を一定にするための移動度補正機能や、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にするためのブートストラップ機能が提案されている。
For example, in the mechanism described in
しかしながら、特許文献1に記載の仕組みでは、補正用の電位を供給する配線と、補正用のスイッチングトランジスタと、それを駆動するスイッチング用のパルスが必要であり、駆動トランジスタおよびサンプリングトランジスタを含めると5つのトランジスタを使用する5TR駆動の構成を採っており、画素回路の構成が複雑である。画素回路の構成要素が多いことから、表示装置の高精細化の妨げとなる。その結果、5TR駆動の構成では、携帯機器(モバイル機器)などの小型の電子機器で用いられる表示装置への適用が困難になる。
However, the mechanism described in
このため、画素回路の簡素化を図りつつ、素子の特性ばらつきによる輝度変化を抑制する方式の開発要求がある。この際には、その簡素化に伴って、5TR駆動の構成では生じていない問題が新たに発生することがないようにすることも考慮されるべきである。 For this reason, there is a demand for development of a method for suppressing luminance change due to variation in element characteristics while simplifying the pixel circuit. At this time, it should be taken into consideration that a new problem that does not occur in the configuration of the 5TR drive does not occur with the simplification.
本発明は、上記事情に鑑みてなされたもので、画素回路の簡素化により表示装置の高精細化を可能にする表示装置およびその駆動方法を提供することを一般的な目的とする。 The present invention has been made in view of the above circumstances, and it is a general object of the present invention to provide a display device and a driving method thereof capable of increasing the definition of the display device by simplifying the pixel circuit.
特に好ましくは、画素回路の簡素化を図りつつ、画素回路を駆動する動作が画質に与える影響を緩和する(特に輝度ムラを抑制する)ことのできる仕組みを提供することを目的とする。 It is particularly desirable to provide a mechanism that can reduce the influence of the operation of driving the pixel circuit on the image quality (especially suppressing luminance unevenness) while simplifying the pixel circuit.
また、画素回路の簡素化に当たっては、素子の特性ばらつきによる輝度変化を抑制することの可能な仕組みを提供することを目的とする。 Another object of the present invention is to provide a mechanism capable of suppressing a change in luminance due to variations in element characteristics when the pixel circuit is simplified.
本発明に係る表示装置の一実施形態は、映像信号に基づいて画素回路内の電気光学素子を発光させる表示装置であって、先ず、画素アレイ部に行列状に配される画素回路内に、少なくとも、駆動電流を生成する駆動トランジスタ、駆動トランジスタの制御入力端(ゲート端が典型例)と出力端(ソース端が典型例)の間に接続された保持容量、駆動トランジスタの出力端に接続された電気光学素子、および保持容量に映像信号における信号電位に応じた情報を書き込むサンプリングトランジスタを備える。この画素回路においては、保持容量に保持された情報に基づく駆動電流を駆動トランジスタで生成して電気光学素子に流すことで電気光学素子を発光させる。 One embodiment of a display device according to the present invention is a display device that emits electro-optic elements in a pixel circuit based on a video signal. First, in a pixel circuit arranged in a matrix in a pixel array unit, At least a drive transistor for generating a drive current, a holding capacitor connected between a control input terminal (gate terminal is a typical example) and an output terminal (source terminal is a typical example) of the drive transistor, and a drive transistor connected to an output terminal of the drive transistor And a sampling transistor for writing information corresponding to the signal potential in the video signal to the storage capacitor. In this pixel circuit, the electro-optic element is caused to emit light by generating a drive current based on information held in the holding capacitor by the drive transistor and flowing it through the electro-optic element.
サンプリングトランジスタで保持容量に信号電位に応じた情報を書き込むので、サンプリングトランジスタは、その入力端(ソース端が典型例)に信号電位を取り込み、その出力端(ドレイン端が典型例)に接続された保持容量に信号電位に応じた情報を書き込む。もちろん、サンプリングトランジスタの出力端は、駆動トランジスタの制御入力端にも接続されている。 Since the sampling transistor writes information corresponding to the signal potential to the holding capacitor, the sampling transistor takes in the signal potential at its input terminal (source terminal is a typical example) and is connected to its output terminal (drain terminal is a typical example) Information corresponding to the signal potential is written in the storage capacitor. Of course, the output terminal of the sampling transistor is also connected to the control input terminal of the drive transistor.
なお、ここで示した画素回路の接続構成は、最も基本的な構成を示したもので、画素回路は、少なくとも前述の各構成要素を含むものであればよく、これらの構成要素以外(つまり他の構成要素)が含まれていてもよい。また、「接続」は、直接に接続されている場合に限らず、他の構成要素を介在して接続されている場合でもよい。 Note that the connection configuration of the pixel circuit shown here is the most basic configuration, and the pixel circuit only needs to include at least each of the above-described components. May be included. Further, the “connection” is not limited to being directly connected, but may be connected via other components.
たとえば、接続間には、必要に応じてさらに、スイッチング用のトランジスタや、ある機能を持った機能部などを介在させるなどの変更が加えられることがある。典型的には、表示期間(換言すれば非発光時間)を動的に制御するためにスイッチング用のトランジスタを、駆動トランジスタの出力端と電気光学素子との間に、もしくは駆動トランジスタの電源供給端(ドレイン端が典型例)と電源供給用の配線である電源線との間に配することがある。 For example, a change such as interposing a switching transistor or a functional unit having a certain function may be added between the connections as necessary. Typically, in order to dynamically control the display period (in other words, non-light emission time), a switching transistor is provided between the output terminal of the driving transistor and the electro-optical element, or the power supply terminal of the driving transistor. There is a case where it is arranged between a power supply line which is a wiring for power supply (a drain end is a typical example).
このような変形態様の画素回路であっても、本項(課題を解決するための手段)で説明する構成や作用を実現し得るものである限り、それらの変形態様も、本発明に係る表示装置の一実施形態を実現する画素回路である。 Even in a pixel circuit having such a modified mode, as long as the configuration and operation described in this section (means for solving the problem) can be realized, these modified modes are also displayed according to the present invention. 1 is a pixel circuit that implements an embodiment of an apparatus.
また、画素回路を駆動するための周辺部には、たとえば、サンプリングトランジスタを水平周期で順次制御することで画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および書込走査部での線順次走査に合わせて1行分の各画素回路に、駆動電流を電気光学素子に流すために使用される第1電位用の供給端からの第1電位と、第1電位とは異なる第2電位用の供給端からの第2電位とを切り替えて出力する出力回路を有する駆動走査部を具備する制御部を設ける。 Further, in the peripheral portion for driving the pixel circuit, for example, the pixel circuit is line-sequentially scanned by sequentially controlling the sampling transistors in the horizontal period, and the signal potential of the video signal is set to each holding capacitor for one row. Write scanning unit for writing the corresponding information, and the first potential for use in flowing a driving current to the electro-optic element to each pixel circuit for one row in accordance with the line sequential scanning in the writing scanning unit A control unit including a drive scanning unit having an output circuit that switches and outputs a first potential from a supply end and a second potential from a supply end for a second potential different from the first potential is provided.
さらに好ましくは、制御部には、書込走査部での線順次走査に合わせて各水平周期内で基準電位と信号電位で切り替わる映像信号がサンプリングトランジスタに供給されるように制御する水平駆動部を設ける。 More preferably, the control unit includes a horizontal driving unit that controls the video signal that is switched between the reference potential and the signal potential within each horizontal period in accordance with the line sequential scanning in the writing scanning unit to be supplied to the sampling transistor. Provide.
ここで、好ましくは、制御部は、駆動電流を電気光学素子に流すために使用される第1電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつ映像信号における基準電位がサンプリングトランジスタに供給されている時間帯でサンプリングトランジスタを導通させることで駆動トランジスタの閾値電圧に対応する電圧を保持容量に保持するための閾値補正動作を行なうように制御する。 Here, it is preferable that the control unit supplies a voltage corresponding to the first potential used to flow the drive current to the electro-optic element to the power supply end of the drive transistor, and sets the reference potential in the video signal to the sampling transistor. Control is performed so as to perform a threshold correction operation for holding a voltage corresponding to the threshold voltage of the driving transistor in the holding capacitor by turning on the sampling transistor in the supplied time zone.
この閾値補正動作は、必要に応じて、信号電位の保持容量への書込みに先行する複数の水平周期で繰り返し実行するとよい。ここで「必要に応じて」とは、1水平周期内の閾値補正期間では駆動トランジスタの閾値電圧に相当する電圧を十分に保持容量へ保持させることができない場合を意味する。閾値補正動作の複数回の実行により、確実に駆動トランジスタの閾値電圧に相当する電圧を保持容量に保持させるのである。 This threshold value correcting operation may be repeatedly executed at a plurality of horizontal periods preceding the writing of the signal potential to the storage capacitor as necessary. Here, “as necessary” means a case where a voltage corresponding to the threshold voltage of the driving transistor cannot be sufficiently held in the storage capacitor in the threshold correction period within one horizontal cycle. By executing the threshold correction operation a plurality of times, a voltage corresponding to the threshold voltage of the drive transistor is reliably held in the holding capacitor.
また、さらに好ましくは、制御部は、閾値補正動作に先立って、第2電位に対応する電圧が駆動トランジスタの電源供給端に供給されかつサンプリングトランジスタの入力端(ソース端が典型例)に基準電位が供給されている時間帯でサンプリングトランジスタを導通させて駆動トランジスタの制御入力端を基準電位に設定しかつ出力端を第2電位に設定する閾値補正用の準備動作(放電動作や初期化動作)を実行するように制御する。 More preferably, prior to the threshold value correcting operation, the control unit supplies a voltage corresponding to the second potential to the power supply end of the drive transistor and a reference potential at the input end (source end is a typical example) of the sampling transistor. The threshold transistor correction preparation operation (discharge operation or initialization operation) in which the sampling transistor is turned on in the time zone in which is supplied to set the control input terminal of the drive transistor to the reference potential and the output terminal to the second potential. Control to execute.
さらに好ましくは、制御部は、閾値補正動作の後、駆動トランジスタに第1電位に対応する電圧が供給され、サンプリングトランジスタに基準電位が供給されている時間帯でサンプリングトランジスタを導通させることで保持容量に信号電位の情報を書き込む際、駆動トランジスタの移動度に対する補正分を保持容量に書き込まれる信号に加えるように制御する。 More preferably, after the threshold correction operation, the control unit supplies the voltage corresponding to the first potential to the driving transistor and causes the sampling transistor to conduct in a time zone in which the reference potential is supplied to the sampling transistor, thereby holding the storage capacitor. When the signal potential information is written to the signal, the correction for the mobility of the driving transistor is controlled to be added to the signal written to the storage capacitor.
この際には、サンプリングトランジスタに基準電位が供給されている時間帯内の所定位置で、その時間帯より短い期間だけサンプリングトランジスタを導通させるとよい。 At this time, the sampling transistor may be turned on at a predetermined position within a time zone in which the reference potential is supplied to the sampling transistor for a period shorter than the time zone.
さらに好ましくは、制御部は、保持容量に信号電位が書き込まれた時点でサンプリングトランジスタを非導通状態にして駆動トランジスタの制御入力端への映像信号の供給を停止させ、駆動トランジスタの出力端の電位変動に制御入力端の電位が連動させるブートストラップ動作を可能にし、制御入力端と出力端の電圧を一定に維持可能にして電気光学素子の経時変動補正動作を実現するとよい。 More preferably, when the signal potential is written to the storage capacitor, the control unit makes the sampling transistor non-conductive to stop the supply of the video signal to the control input terminal of the drive transistor, and the potential of the output terminal of the drive transistor The bootstrap operation in which the potential of the control input terminal is interlocked with the fluctuation and the voltage at the control input terminal and the output terminal can be maintained constant, and the temporal variation correction operation of the electro-optic element is realized.
ここで、本発明に係る表示装置の一実施形態における特徴的な事項として、第1電位用の供給端と駆動トランジスタの電源供給端との間に、信号電位による出力回路での電圧降下の影響が駆動トランジスタの電源供給端では抑制されるようにする電源電位変動抑制部を設ける。電源電位変動抑制部は、自身の動作抵抗に駆動トランジスタの動作電流が流れることで生じる電圧降下を利用する形態のものを採用する。電源電位変動抑制部により、駆動トランジスタに流れる駆動電流に基づき電圧降下を発生させ、この電圧降下分で、駆動トランジスタの電源供給端の電位を調整するのである。 Here, as a characteristic matter in the embodiment of the display device according to the present invention, the influence of the voltage drop in the output circuit due to the signal potential between the supply terminal for the first potential and the power supply terminal of the driving transistor. Is provided at the power supply end of the driving transistor. The power supply potential fluctuation suppressing unit employs a configuration that uses a voltage drop caused by the operating current of the driving transistor flowing through its own operating resistance. The power supply potential fluctuation suppressing unit generates a voltage drop based on the drive current flowing through the drive transistor, and adjusts the potential of the power supply end of the drive transistor by this voltage drop.
たとえば、行ごとに、出力回路と、出力回路と1行分の画素回路を接続する電源供給線とを設ける。そして、電源電位変動抑制部としては、第1電位用の供給端と駆動トランジスタの電源供給端との間に電流電圧変換部を設ける。 For example, for each row, an output circuit and a power supply line for connecting the output circuit and the pixel circuit for one row are provided. As the power supply potential fluctuation suppressing unit, a current-voltage conversion unit is provided between the supply terminal for the first potential and the power supply terminal of the driving transistor.
この電流電圧変換部の動作抵抗と駆動トランジスタに流れる駆動電流との積で電圧降下を発生させることにより、駆動トランジスタの電源供給端の電圧が信号電位に対応する駆動電流に応じて変化する。これにより、信号電位による出力回路での第1電位の電圧降下分の影響を駆動トランジスタの電源供給端では抑制するようにする。 By generating a voltage drop by the product of the operating resistance of the current-voltage converter and the drive current flowing in the drive transistor, the voltage at the power supply end of the drive transistor changes according to the drive current corresponding to the signal potential. Thus, the influence of the voltage drop of the first potential in the output circuit due to the signal potential is suppressed at the power supply end of the drive transistor.
好ましくは、電源供給線と駆動トランジスタの電源供給端との間にカスコード接続で配置された補正トランジスタを設けて電流電圧変換部を構成する。 Preferably, the current-voltage conversion unit is configured by providing a correction transistor arranged in a cascode connection between the power supply line and the power supply end of the drive transistor.
この補正トランジスタのゲート端には、信号電位に関わらず一定の電圧が供給されるようにする。 A constant voltage is supplied to the gate terminal of the correction transistor regardless of the signal potential.
あるいは、電源電位変動抑制部として、電流電圧変換部の動作抵抗を制御するための制御信号を生成する制御信号生成部を設ける。たとえば、補正トランジスタのゲート端に制御信号を供給して、補正トランジスタの動作抵抗を適正な値に設定する。 Alternatively, a control signal generation unit that generates a control signal for controlling the operating resistance of the current-voltage conversion unit is provided as the power supply potential fluctuation suppression unit. For example, a control signal is supplied to the gate terminal of the correction transistor to set the operating resistance of the correction transistor to an appropriate value.
あるいは、電源電位変動抑制部として、信号電位に基づいて、電流電圧変換部の動作抵抗を制御するための制御信号を生成する制御信号生成部を設ける。たとえば、補正トランジスタのゲート端に制御信号を供給して、補正トランジスタの動作抵抗を信号電位に基づいて適正な値に設定する。この場合、制御信号生成部は、1行分の信号電位(たとえば平均値や中央値など)に基づいて電流電圧変換部の動作抵抗を制御するための制御信号を生成するのがよい。 Alternatively, a control signal generation unit that generates a control signal for controlling the operating resistance of the current-voltage conversion unit based on the signal potential is provided as the power supply potential fluctuation suppression unit. For example, a control signal is supplied to the gate terminal of the correction transistor, and the operating resistance of the correction transistor is set to an appropriate value based on the signal potential. In this case, the control signal generation unit may generate a control signal for controlling the operating resistance of the current-voltage conversion unit based on the signal potential (for example, average value, median value, etc.) for one row.
本発明の一実施形態によれば、第1電位用の供給端と駆動トランジスタの電源供給端との間に、信号電位による出力回路での電圧降下の影響が駆動トランジスタの電源供給端では抑制されるようにする電源電位変動抑制部を設けた。 According to the embodiment of the present invention, the influence of the voltage drop in the output circuit due to the signal potential between the first potential supply end and the power supply end of the drive transistor is suppressed at the power supply end of the drive transistor. A power supply potential fluctuation suppressing part is provided.
電源電位変動抑制部により、駆動トランジスタに流れる駆動電流に基づき電圧降下を発生させることにより、駆動トランジスタの電源供給端の電圧を信号電位に対応する駆動電流に基づき変化させる。これにより、信号電位による出力回路での第1電位の電圧降下分の影響が駆動トランジスタの電源供給端では抑制される。 By causing the power supply potential fluctuation suppressing unit to generate a voltage drop based on the drive current flowing in the drive transistor, the voltage at the power supply end of the drive transistor is changed based on the drive current corresponding to the signal potential. Thereby, the influence of the voltage drop of the first potential in the output circuit due to the signal potential is suppressed at the power supply end of the drive transistor.
駆動トランジスタの電源供給端の電圧は、第1電位用の供給端の第1電位よりも、電源電位変動抑制部による電圧降下分だけ低下した電位となる。さらに、駆動トランジスタに流れる駆動電流(事実上の有機EL素子の発光電流)が大きいときには電圧降下量が大きく、駆動電流が小さいときには電圧降下量が小さい。これにより、ウインドウパターンの有無に関わらず、発光輝度が調整され、輝度ムラの一例である横クロストークが防止でき良好な画質の画像を得ることができる。 The voltage at the power supply end of the drive transistor is a potential that is lower than the first potential at the supply end for the first potential by the voltage drop caused by the power supply potential fluctuation suppressing unit. Furthermore, the amount of voltage drop is large when the drive current flowing through the drive transistor (effective light emission current of the organic EL element) is large, and the amount of voltage drop is small when the drive current is small. As a result, regardless of the presence or absence of the window pattern, the light emission luminance is adjusted, and horizontal crosstalk, which is an example of luminance unevenness, can be prevented and an image with good image quality can be obtained.
また、有機EL素子などの電流駆動型の電気光学素子を画素回路に用いたアクティブマトリクス型の表示装置において、各画素回路が少なくとも駆動トランジスタの閾値補正機能を備えるようにすれば、閾値電圧のばらつきの影響を受けることがなく、良好な画質の表示装置を実現できる。望ましくは、駆動トランジスタの移動度補正機能や電気光学素子の経時変動補正機能(ブートストラップ動作)を備えるようにすれば、さらに高品位の画質を得ることができる。 Further, in an active matrix display device using a current-driven electro-optic element such as an organic EL element in a pixel circuit, if each pixel circuit has at least a threshold correction function of a drive transistor, the threshold voltage varies. Therefore, a display device with good image quality can be realized. Desirably, a higher quality image can be obtained by providing a mobility correction function of the drive transistor and a temporal variation correction function (bootstrap operation) of the electro-optic element.
閾値補正機能により駆動トランジスタの閾値変動を補正することで、あるいは移動度補正機能により駆動トランジスタの移動度変動を補正することで、これらの変動やばらつきの影響を受けることなく発光輝度を一定に保つことができるからである。また、発光時における保持容量のブートストラップ動作により電気光学素子の電流−電圧特性が経時変動しても駆動トランジスタの制御入力端と出力端の電位差がブートストラップした保持容量により一定に保たれるため、常に一定の発光輝度を保つことができるからである。 By correcting the threshold fluctuation of the driving transistor with the threshold correction function or correcting the mobility fluctuation of the driving transistor with the mobility correction function, the light emission luminance is kept constant without being affected by these fluctuations and variations. Because it can. Also, even if the current-voltage characteristics of the electro-optic element change with time due to the bootstrap operation of the storage capacitor during light emission, the potential difference between the control input terminal and the output terminal of the drive transistor is kept constant by the bootstrap storage capacitor. This is because a constant light emission luminance can always be maintained.
ここで、閾値補正機能およびそれに先立つ閾値補正準備機能(初期化機能)を実現するに当たって、駆動トランジスタの電源供給端を第1電位と第2電位との間で遷移させる、つまり電源電圧をスイッチングパルスとして使用することが有効に機能する。すなわち、閾値補正機能を組み込むため、各画素回路の駆動トランジスタに供給する電源電圧をスイッチングパルスとして使用すると、閾値補正用のスイッチングトランジスタやその制御入力端を制御する走査線が不要になる。 Here, in realizing the threshold correction function and the threshold correction preparation function (initialization function) preceding it, the power supply end of the drive transistor is transitioned between the first potential and the second potential, that is, the power supply voltage is switched to the switching pulse. Use effectively as a function. That is, if the power supply voltage supplied to the drive transistor of each pixel circuit is used as a switching pulse in order to incorporate the threshold correction function, a switching transistor for threshold correction and a scanning line for controlling the control input terminal thereof become unnecessary.
結果として、画素回路の構成素子数と配線本数が大幅に削減でき、画素アレイ部を縮小することができ、表示装置の高精細化を達成し易くなる。画素回路の簡素化を図りつつ、素子の特性変動による輝度変化の補正機能を実現できる。 As a result, the number of constituent elements and the number of wirings of the pixel circuit can be greatly reduced, the pixel array portion can be reduced, and high definition of the display device can be easily achieved. While simplifying the pixel circuit, it is possible to realize a function of correcting a luminance change due to a variation in element characteristics.
素子数や配線数が少ないため高精細化に適しており、高精細の表示が求められる小型の表示装置を容易に実現できる。 Since the number of elements and the number of wirings are small, it is suitable for high definition, and a small display device that requires high definition display can be easily realized.
以下、図面を参照して本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<表示装置の全体概要>
図1は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子(電気光学素子、発光素子)として有機EL素子を、能動素子としてポリシリコン薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に採って説明する。
<Overview of display device>
FIG. 1 is a block diagram showing an outline of a configuration of an active matrix display device which is an embodiment of a display device according to the present invention. In this embodiment, for example, an organic EL element is used as a display element (electro-optic element, light emitting element) of a pixel, a polysilicon thin film transistor (TFT) is used as an active element, and an organic film is formed on a semiconductor substrate on which a thin film transistor is formed. A case where the present invention is applied to an active matrix organic EL display (hereinafter referred to as “organic EL display device”) formed with EL elements will be described as an example.
なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する全ての実施形態が同様に適用できる。 In the following, an organic EL element will be specifically described as an example of a pixel display element. However, this is merely an example, and the target display element is not limited to an organic EL element. In general, all embodiments described later can be applied to all display elements that emit light by current drive.
図1に示すように、有機EL表示装置1は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路(画素とも称される)110が表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置された表示パネル部100と、この表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部200と、映像信号処理部300を備えている。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵されている。
As shown in FIG. 1, the organic
なお、製品形態としては、図示のように、表示パネル部100、駆動信号生成部200、および映像信号処理部300の全てを備えたモジュール(複合部品)形態の有機EL表示装置1として提供されることに限らず、たとえば、表示パネル部100のみで有機EL表示装置1として提供することも可能である。また、このような有機EL表示装置1は、半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
As shown in the figure, the product form is provided as an organic
表示パネル部100は、基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直駆動部103と、画素回路Pを水平方向に走査する水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の基板101上に形成された構成となっている。
The
垂直駆動部103(書込走査部104および駆動走査部105)と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。
The vertical driving unit 103 (the writing
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。
The
画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
For example, the
端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部300から映像信号Vsig が供給されるようになっている。
Various pulse signals are supplied to the
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWSなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。 As an example, necessary pulse signals such as shift start pulses SPDS, SPWS and vertical scanning clocks CKDS, CKWS, which are examples of vertical write start pulses, are supplied as pulse signals for vertical driving. In addition, necessary pulse signals such as a horizontal start pulse SPH and a horizontal scanning clock CKH, which are examples of horizontal write start pulses, are supplied as pulse signals for horizontal driving.
端子部108の各端子は、配線109を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
Each terminal of the
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
Although the
たとえば、画素アレイ部102には、走査線(ゲート線)104WSと映像信号線(データ線)106HSが形成されている。両者の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT;Thin Film Transistor)が形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
For example, in the
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源駆動パルスDSL で駆動されるn行分の電源供給線105DSL_1 〜105DSL_n が画素行ごとに配線される。
Specifically, for each pixel circuit P arranged in a matrix, the write scanning lines 104WS_1 to 104WS_n for n rows driven by the
書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
The writing
本実施形態の有機EL表示装置1においては、線順次駆動のみが可能になっており、垂直駆動部103の書込走査部104および駆動走査部105は線順次で(つまり行単位で)画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に、画素アレイ部102に書き込む。
In the organic
たとえば、水平駆動部106は、線順次駆動に対応するため、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部300から入力される画素信号を、垂直駆動部103によって選択された行の1ライン分の全ての画素回路Pに同時に書き込むべく、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
For example, the
垂直駆動部103の各部は、線順次駆動に対応するため、論理ゲートの組合せ(ラッチも含む)によって構成され、画素アレイ部102の各画素回路Pを行単位で選択する。なお、図1では、画素アレイ部102の一方側にのみ垂直駆動部103を配置する構成を示しているが、画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成を採ることも可能である。
Each unit of the
同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。
Similarly, FIG. 1 shows a configuration in which the
<画素回路>
図2は、本実施形態の画素回路Pに対する第1比較例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。図3は、図2に示した第1比較例の画素回路Pの動作を説明するタイミングチャートである。また、図4は、有機EL素子127や駆動トランジスタ121の特性ばらつきが駆動電流Idsに与える影響を説明する図であり、図4Aは、その改善手法の概念を説明する図である。
<Pixel circuit>
FIG. 2 is a diagram showing a first comparative example for the pixel circuit P of the present embodiment. Note that a
また、図5は、本実施形態の画素回路Pに対する第2比較例を示す図である。なお、表示パネル部100の基板101上において画素回路Pの周辺部に設けられた垂直駆動部103と水平駆動部106も合わせて示している。
FIG. 5 is a diagram illustrating a second comparative example for the pixel circuit P of the present embodiment. Note that a
詳細は後述するが、本実施形態の画素回路Pは、基本的には、図5に示す第2比較例と同様の仕組みを採り、この第2比較例の画素回路Pに対して電源電圧の供給形式に関する変形を加えている。後述する本実施形態の画素回路Pを駆動するに当たっての基本的な制御動作は、第2比較例と同様である。このため先ず、本実施形態の画素回路Pのベースとなる第2比較例の画素回路Pの構成や動作について詳しく説明する。 Although details will be described later, the pixel circuit P of the present embodiment basically adopts the same mechanism as that of the second comparative example shown in FIG. A variation on the supply format is added. A basic control operation for driving a pixel circuit P of the present embodiment to be described later is the same as that of the second comparative example. Therefore, first, the configuration and operation of the pixel circuit P of the second comparative example serving as the base of the pixel circuit P of the present embodiment will be described in detail.
第2比較例の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点に特徴を有する。また、有機EL素子の経時劣化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。加えて、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。 The pixel circuit P of the second comparative example is characterized in that a drive transistor is basically composed of an n-channel thin film field effect transistor. In addition, a circuit for suppressing fluctuations in the drive current Ids to the organic EL element due to deterioration over time of the organic EL element, that is, driving by correcting a change in current-voltage characteristics of the organic EL element which is an example of an electro-optical element The present invention is characterized in that a drive signal stabilizing circuit for maintaining the current Ids constant is provided. In addition, the organic EL element is characterized in that it has a function of making the drive current constant even when the current-voltage characteristics of the organic EL element change with time.
pチャネル型のトランジスタではなく、nチャネル型のトランジスタで駆動トランジスタを構成することができれば、トランジスタ作成において従来のアモルファスシリコン(a−Si)プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Pの開発が期待される。 If a driving transistor can be formed of an n-channel transistor instead of a p-channel transistor, a conventional amorphous silicon (a-Si) process can be used in transistor formation. Thereby, the cost of the transistor substrate can be reduced, and the development of the pixel circuit P having such a configuration is expected.
駆動トランジスタを始めとする各トランジスタとしてはMOSトランジスタを使用する。この場合、駆動トランジスタについては、ゲート端を制御入力端として取り扱い、ソース端およびドレイン端の何れか一方(ここではソース端とする)を出力端として取り扱い、他方を電源供給端(ここではドレイン端とする)として取り扱う。 MOS transistors are used as the transistors including the drive transistor. In this case, for the drive transistor, the gate end is handled as the control input end, and either the source end or the drain end (here, the source end) is handled as the output end, and the other is the power supply end (here, the drain end). ).
<比較例の画素回路:第1例>
先ず、第2比較例の画素回路Pの特徴を説明する上での比較例として、図2に示す第1比較例の画素回路Pについて説明する。第1比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第1比較例の有機EL表示装置1と称する。
<Pixel Circuit of Comparative Example: First Example>
First, as a comparative example for explaining the characteristics of the pixel circuit P of the second comparative example, the pixel circuit P of the first comparative example shown in FIG. 2 will be described. The organic
第1比較例の画素回路Pは、基本的にnチャネル型の薄膜電界効果トランジスタでドライブトランジスタが構成されている点で本実施形態と同じであるが、有機EL素子127の経時劣化による駆動電流Idsに与える影響を防ぐための駆動信号一定化回路が設けられていない。
The pixel circuit P of the first comparative example is the same as that of the present embodiment in that the drive transistor is basically composed of an n-channel thin film field effect transistor, but the drive current due to deterioration with time of the
具体的には、画素回路Pは、それぞれnチャネル型の駆動トランジスタ121およびサンプリングトランジスタ125と、電流が流れることで発光する電気光学素子の一例である有機EL素子127とを有する。一般に、有機EL素子127は整流性があるためダイオードの記号で表している。なお、有機EL素子127には、寄生容量Celが存在する。図では、この寄生容量Celを有機EL素子127と並列に示す。
Specifically, the pixel circuit P includes an n-
駆動トランジスタ121は、ドレイン端Dが第1電源電位を供給する電源供給線DSL に接続され、ソース端(出力端)Sが、有機EL素子127のアノード端Aに接続され、有機EL素子127のカソード端Kが基準電位を供給する全画素共通の接地配線Vcath(GND )に接続されている。
The
サンプリングトランジスタ125は、ソース端Sが映像信号線HSに接続され、ドレイン端(電源供給端)Dは駆動トランジスタ121のゲート端(制御入力端)Gに接続され、その接続点と第2電源電位を供給する基準線との間に保持容量120が設けられている。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。第2電源電位を供給する基準線は、本構成では、図示のように、有機EL素子127用の基準電位を供給する接地配線Vcathと同じにしているが、別の電位を与える配線としてもよい。
The
なお、図示を割愛するが、発光期間を制御する発光制御トランジスタを追加した3TR型とする場合、たとえば、駆動トランジスタ121のソース端をnチャネル型の発光制御トランジスタのドレイン端Dに接続し、発光制御トランジスタのソース端Sを有機EL素子127のアノード端に接続する。
Although not shown, in the case of a 3TR type in which a light emission control transistor for controlling the light emission period is added, for example, the source end of the
このような画素回路Pでは、発光制御トランジスタを設けるか否かに関わらず、有機EL素子127を駆動するときには、駆動トランジスタ121のドレイン端D側が第1電源電位に接続され、ソース端Sが有機EL素子127のアノード端A側に接続されることで、全体としてソースフォロワ回路を形成するようになっている。
In such a pixel circuit P, regardless of whether or not a light emission control transistor is provided, when driving the
図2に示す第1比較例の画素回路Pの動作を説明する図3のタイミングチャートは、信号線HSから供給される映像信号Vsig の電位(以下、映像信号線電位とも称する)の内の有効期間の電位(信号電位と称する)をサンプリングし、発光素子の一例である有機EL素子127を発光状態にする動作を表している。
The timing chart of FIG. 3 for explaining the operation of the pixel circuit P of the first comparative example shown in FIG. 2 is effective in the potential of the video signal Vsig supplied from the signal line HS (hereinafter also referred to as video signal line potential). This represents an operation of sampling a potential (referred to as a signal potential) in a period and setting an
映像信号線106HSが映像信号Vsig の有効期間である信号電位にある時間帯(t1〜t4)に、書込走査線WSの電位が高レベルに遷移することで(t2)、nチャネル型のサンプリングトランジスタ125はオン状態となり、信号線HSから供給される映像信号線電位を保持容量120に充電する。これにより駆動トランジスタ121のゲート端Gの電位(ゲート電位Vg)は上昇を開始し、ドレイン電流を流し始める。そのため、有機EL素子127のアノード電位は上昇し発光を開始する。
In the time zone (t1 to t4) in which the video signal line 106HS is at the signal potential that is the effective period of the video signal Vsig, the potential of the write scanning line WS transitions to a high level (t2), thereby performing n-channel sampling. The
この後、書込駆動パルスWSが低レベルに遷移すると(t3)、保持容量120にその時点の映像信号線電位、つまり、映像信号Vsig の電位の内の有効期間の電位(信号電位)が保持される。これによって、駆動トランジスタ121のゲート電位Vgが一定となり、発光輝度が次のフレーム(またはフィールド)まで一定に維持される。タイミングt2〜t3が、映像信号Vsig のサンプリング期間となり、タイミングt3以降が保持期間となる。
Thereafter, when the write drive pulse WS transitions to a low level (t3), the holding
ここで、第1比較例の画素回路Pでは、駆動トランジスタ121のソース端Sの電位(ソース電位Vs)は、駆動トランジスタ121と有機EL素子127との動作点で決まり、その電圧値は駆動トランジスタ121のゲート電位Vgによって異なる値を持ってしまう。
Here, in the pixel circuit P of the first comparative example, the potential of the source terminal S of the drive transistor 121 (source potential Vs) is determined by the operating point of the
ここで、一般的に、駆動トランジスタ121は飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCoxは、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。
Here, generally, the
<有機EL素子のI−V特性>
ここで、図4(1)に示す有機EL素子の電流−電圧(I−V)特性において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に有機EL素子のI−V特性は、グラフに示すように時間が経過すると劣化する。
<IV characteristics of organic EL element>
Here, in the current-voltage (IV) characteristics of the organic EL element shown in FIG. 4 (1), the curve indicated by the solid line indicates the characteristic in the initial state, and the curve indicated by the broken line indicates the characteristic after change with time. ing. Generally, the IV characteristic of an organic EL element deteriorates with time as shown in the graph.
第1比較例の画素回路Pでは、この経時劣化により動作点が変化してしまい、同じゲート電位Vgを印加しても駆動トランジスタ121のソース電位Vsは変化してしまう。これにより、駆動トランジスタ121のゲート・ソース間電圧Vgsは変化してしまう。特性式(1)から明らかなように、ゲート・ソース間電圧Vgsが変動すると、たとえゲート電位Vgが一定であっても駆動電流Idsが変動し、同時に有機EL素子127に流れる電流値も変化する。このように有機EL素子127のI−V特性が変化すると、図2に示したソースフォロワ構成を持つ第1比較例の画素回路Pでは、有機EL素子127の発光輝度が経時的に変化してしまう。
In the pixel circuit P of the first comparative example, the operating point changes due to deterioration with time, and the source potential Vs of the
駆動トランジスタ121としてnチャネル型を使用した単純な回路では、ソース端Sが有機EL素子127側に接続されてしまうため、有機EL素子127の経時変化とともに、ゲート・ソース間電圧Vgsが変化してしまい、有機EL素子127に流れる電流量が変化し、その結果、発光輝度は変化してしまうのである。
In a simple circuit using an n-channel type as the driving
発光素子の一例である有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動は、駆動トランジスタ121のゲート・ソース間電圧Vgsの変動となって現れ、ドレイン電流(駆動電流Ids)の変動を引き起こす。この原因による駆動電流の変動は画素回路Pごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
A variation in the anode potential of the
これに対して、詳細は後述するが、駆動トランジスタ121のソース端Sの電位Vsの変動にゲート端Gの電位Vgが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとすることで、有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまりソース電位変動)があっても、その変動を相殺するようにゲート電位Vgを変動させることで、画面輝度の均一性(ユニフォーミティ)を確保できる。ブートストラップ機能が、有機EL素子を代表とする電流駆動型の発光素子の経時劣化補正能力を向上させることができる。
On the other hand, as will be described in detail later, a circuit configuration and a driving timing for realizing a bootstrap function in which the potential Vg of the gate terminal G is interlocked with the fluctuation of the potential Vs of the source terminal S of the driving
もちろん、このブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流Ielが流れ始め、それによってアノード・カソード間電圧Velが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Velの変動に伴って駆動トランジスタ121のソース電位Vsが変動する際にも機能する。
Of course, in the bootstrap function, the light emission current Iel begins to flow through the
<駆動トランジスタのVgs−Ids特性>
また、駆動トランジスタ121の製造プロセスのばらつきにより、画素回路Pごとに閾値電圧や移動度などの特性変動がある。駆動トランジスタ121を飽和領域で駆動する場合においても、この特性変動により、駆動トランジスタ121に同一のゲート電位を与えても、画素回路Pごとにドレイン電流(駆動電流Ids)が変動し、発光輝度のばらつきになって現れる。
<Vgs-Ids characteristics of drive transistor>
In addition, due to variations in the manufacturing process of the
たとえば、図4(2)は、駆動トランジスタ121の閾値ばらつきに着目した電圧電流(Vgs−Ids)特性を示す図である。閾値電圧がVth1とVth2で異なる2個の駆動トランジスタ121について、それぞれ特性カーブを挙げてある。
For example, FIG. 4B is a diagram illustrating the voltage-current (Vgs-Ids) characteristics focusing on the threshold variation of the
前述のように、駆動トランジスタ121が飽和領域で動作しているときのドレイン電流Idsは、特性式(1)で表される。特性式(1)から明らかなように、閾値電圧Vthが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、閾値電圧Vthのばらつきに対して何ら対策を施さないと、図4(2)に示すように、閾値電圧がVth1のときVgsに対応する駆動電流がIds1となるのに対して、閾値電圧がVth2のときの同じゲート電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。
As described above, the drain current Ids when the driving
また、図4(3)は、駆動トランジスタ121の移動度ばらつきに着目した電圧電流(Vgs−Ids)特性を示す図である。移動度がμ1とμ2で異なる2個の駆動トランジスタ121について、それぞれ特性カーブを挙げてある。
FIG. 4 (3) is a diagram showing voltage-current (Vgs-Ids) characteristics focusing on the mobility variation of the
特性式(1)から明らかなように、移動度μが変動すると、ゲート・ソース間電圧Vgsが一定であってもドレイン電流Idsが変動する。つまり、移動度μのばらつきに対して何ら対策を施さないと、図4(3)に示すように、移動度がμ1のときVgsに対応する駆動電流がIds1となるのに対して、移動度がμ2のときの同じゲート電圧Vgsに対応する駆動電流Ids2はIds1と異なってしまう。 As apparent from the characteristic equation (1), when the mobility μ varies, the drain current Ids varies even when the gate-source voltage Vgs is constant. That is, if no countermeasure is taken against the variation in mobility μ, the drive current corresponding to Vgs becomes Ids1 when the mobility is μ1, as shown in FIG. When I is μ2, the drive current Ids2 corresponding to the same gate voltage Vgs is different from Ids1.
これに対して、閾値補正機能および移動度補正機能を実現する駆動タイミング(詳細は後述する)とすることで、図4Aの各図から理解されるように、それらの変動の影響を抑制でき、画面輝度の均一性(ユニフォーミティ)を確保できる。 On the other hand, by setting the drive timing (details will be described later) to realize the threshold value correction function and the mobility correction function, as understood from each diagram of FIG. Uniformity of screen brightness can be ensured.
<閾値補正および移動度補正の概念>
本実施形態の閾値補正動作および移動度補正動作では、詳細は後述するが、発光時のゲート・ソース間電圧Vgsが“Vin+Vth−ΔV”で表されるようにすることで、ドレイン・ソース間電流Idsが、閾値電圧Vthのばらつきや変動に依存しないようにするとともに、移動度μのばらつきや変動に依存しないようにする。結果として、閾値電圧Vthや移動度μが製造プロセスにより変動しても、駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
<Concept of threshold correction and mobility correction>
Although details will be described later in the threshold value correcting operation and the mobility correcting operation of the present embodiment, the drain-source current can be expressed by expressing the gate-source voltage Vgs at the time of light emission as “Vin + Vth−ΔV”. Ids is not dependent on variations or fluctuations in the threshold voltage Vth, and is not dependent on variations or fluctuations in the mobility μ. As a result, even if the threshold voltage Vth and the mobility μ vary depending on the manufacturing process, the drive current Ids does not vary, and the light emission luminance of the
たとえば、図4Aの各図においては、駆動トランジスタ121の電流電圧特性を、横軸に信号電位Vinをとり、縦軸に駆動電流Idsをとって、閾値電圧Vthが比較的低く移動度μが比較的大きい駆動トランジスタ121で構成された画素回路Pa(実線のカーブ)と、逆に閾値電圧Vthが比較的高く移動度μが比較的小さい駆動トランジスタ121で構成された画素回路Pb(点線のカーブ)について、それぞれ特性カーブを挙げてある。
For example, in each diagram of FIG. 4A, the current-voltage characteristics of the
図4A(1)は、閾値補正および移動度補正ともに実行しない場合である。このときには画素回路Paおよび画素回路Pbで閾値電圧Vthおよび移動度μの補正が全く実行されないため、閾値電圧Vthや移動度μの違いでVin−Ids特性に大きな違いが出てしまう。したがって、同じ信号電位Vinを与えても、駆動電流Idsすなわち発光輝度が異なってしまい、画面輝度の均一性(ユニフォーミティ)が得られない。 FIG. 4A (1) shows a case where neither threshold correction nor mobility correction is executed. At this time, since the threshold voltage Vth and the mobility μ are not corrected at all in the pixel circuit Pa and the pixel circuit Pb, the difference in the threshold voltage Vth and the mobility μ causes a large difference in Vin-Ids characteristics. Therefore, even if the same signal potential Vin is applied, the drive current Ids, that is, the light emission luminance differs, and the uniformity of the screen luminance cannot be obtained.
図4A(2)は、閾値補正を実行する一方、移動度補正を実行しない場合である。このとき画素回路Paと画素回路Pbで閾値電圧Vthの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがって信号電位Vinが高い領域(すなわち輝度が高い領域)で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には、同じ階調(同じ信号電位Vin)で、移動度μの大きい画素回路Paの輝度(駆動電流Ids)は高く、移動度μの小さい画素回路Pbの輝度は低くなる。 FIG. 4A (2) shows a case where threshold correction is performed while mobility correction is not performed. At this time, the difference in threshold voltage Vth between the pixel circuit Pa and the pixel circuit Pb is cancelled. However, the difference in mobility μ appears as it is. Therefore, a difference in mobility μ appears remarkably in a region where the signal potential Vin is high (that is, a region where the luminance is high), and the luminance is different even in the same gradation. Specifically, at the same gradation (same signal potential Vin), the luminance (driving current Ids) of the pixel circuit Pa having a high mobility μ is high, and the luminance of the pixel circuit Pb having a low mobility μ is low.
図4A(3)は閾値補正および移動度補正ともに実行する場合である。閾値電圧Vthおよび移動度μの相違は完全に補正され、その結果、画素回路Paと画素回路PbのVin−Ids特性は一致する。したがって、全ての階調(信号電位Vin)で輝度(Ids)が同一レベルとなり、画面輝度の均一性(ユニフォーミティ)が顕著に改善される。 FIG. 4A (3) shows a case where both threshold value correction and mobility correction are executed. The difference between the threshold voltage Vth and the mobility μ is completely corrected. As a result, the Vin-Ids characteristics of the pixel circuit Pa and the pixel circuit Pb match. Therefore, the luminance (Ids) becomes the same level in all the gradations (signal potential Vin), and the uniformity of the screen luminance (uniformity) is remarkably improved.
図4A(4)は、閾値補正および移動度補正ともに実行するものの、閾値電圧Vthの補正が不十分な場合である。たとえば、1回の閾値補正動作では駆動トランジスタ121の閾値電圧Vthに相当する電圧を十分に保持容量120へ保持させることができない場合がその一例である。このときには、閾値電圧Vthの差が除去されないため、画素回路Paと画素回路Pbでは低階調の領域で輝度(駆動電流Ids)に差が出てしまう。よって、閾値電圧Vthの補正が不十分な場合は低階調で輝度のムラが現れ画質を損なうことになる。
FIG. 4A (4) shows a case where threshold value correction and mobility correction are both performed, but the threshold voltage Vth is not sufficiently corrected. For example, a case where a voltage corresponding to the threshold voltage Vth of the
<比較例の画素回路:第2例>
図2に示す第1比較例の画素回路Pにおける有機EL素子127の経時劣化による駆動電流変動を防ぐ回路(ブートストラップ回路)を搭載し、また駆動トランジスタ121の特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ駆動方式を採用したのが図5に示す第2比較例の画素回路Pである。第2比較例の画素回路Pを画素アレイ部102に備える有機EL表示装置1を第2比較例の有機EL表示装置1と称する。
<Pixel Circuit of Comparative Example: Second Example>
In the pixel circuit P of the first comparative example shown in FIG. 2, a circuit (bootstrap circuit) for preventing a drive current fluctuation due to deterioration with time of the
第2比較例の画素回路Pは、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミングの設定により、有機EL素子127の経時劣化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ点に特徴を有する。
The pixel circuit P of the second comparative example adopts a 2TR drive configuration that uses one switching transistor (sampling transistor 125) for scanning in addition to the
また、2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能であることに加えて、映像信号Vsig の劣化なくサンプリングできるため、良好な画質を得ることができる。 In addition, since it has a 2TR drive configuration and the number of elements and wirings is small, high definition can be achieved, and in addition, sampling can be performed without deterioration of the video signal Vsig, so that good image quality can be obtained.
図2に示した第1比較例に対しての構成上の大きな違いは、保持容量120の接続態様を変形して、有機EL素子127の経時劣化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、各トランジスタ121,125の駆動タイミングを工夫することで対処する。
A major difference in configuration with respect to the first comparative example shown in FIG. 2 is that the connection mode of the
具体的には、第2比較例の画素回路Pは、保持容量120、nチャネル型の駆動トランジスタ121、およびアクティブH(ハイ)の書込駆動パルスWSが供給されるnチャネル型のサンプリングトランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127を有する。
Specifically, the pixel circuit P of the second comparative example includes a
駆動トランジスタ121のゲート端G(ノードND122)とソース端Sとの間に保持容量120が接続され、駆動トランジスタ121のソース端Sが直接に有機EL素子127のアノード端Aに接続されている。有機EL素子127のカソード端Kは基準電位としてのカソード電位Vcathとされる。このカソード電位Vcathは、図2に示した第1比較例と同様に基準電位を供給する全画素共通の接地配線Vcath(GND )に接続されている。
The
駆動トランジスタ121のドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。
The drain terminal D of the
具体的には、駆動走査部105は、駆動トランジスタ121のドレイン端Dに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと低電圧側の第2電位Vcc_Lとを切り替えて供給する電源電圧切替回路を具備している。第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsig の基準電位Voより十分低い電位とする。
Specifically, the
具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vcc_Lを設定する。なお、基準電位Voは、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
Specifically, the gate-source voltage Vgs of the driving transistor 121 (difference between the gate potential Vg and the source potential Vs) is larger than the threshold voltage Vth of the driving
サンプリングトランジスタ125は、ゲート端Gが書込走査部104からの書込走査線104WSに接続され、ソース端Sが映像信号線106HSに接続され、ドレイン端Dが駆動トランジスタ121のゲート端G(ノードND122)に接続されている。そのゲート端Gには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。サンプリングトランジスタ125は、ソース端Sとドレイン端Dとを逆転させた接続態様とすることもできる。
The
<第2比較例の画素回路の動作>
第2比較例(事実上、後述する本実施形態の画素回路Pも同様;以下駆動タイミングに関して同様)の画素回路Pにおいて、駆動タイミングとしては、先ず、サンプリングトランジスタ125は、書込走査線104WSから供給された書込駆動パルスWSに応じて導通し、映像信号線106HSから供給された映像信号Vsig をサンプリングして保持容量120に保持する。この点は、基本的には、図2に示した第1比較例の画素回路Pを駆動する場合と同じである。
<Operation of Pixel Circuit of Second Comparative Example>
In the pixel circuit P of the second comparative example (in fact, the same applies to the pixel circuit P of the present embodiment which will be described later; the same applies to the driving timing below), as the driving timing, first, the
なお、第2比較例の画素回路Pにおける駆動タイミングは、映像信号Vsig の信号電位Vinの情報を保持容量120に書き込む際に、順次走査の観点からは、1行分の映像信号を同時に各列の映像信号線106HSに伝達する線順次駆動を行なう。
Note that the drive timing in the pixel circuit P of the second comparative example is such that when the information of the signal potential Vin of the video signal Vsig is written into the holding
駆動トランジスタ121は、第1電位(高電位側)にある電源供給線105DSL から電流の供給を受け保持容量120に保持された信号電位(映像信号Vsig の有効期間の電位に対応する電位)に応じて駆動電流Idsを有機EL素子127に流す。
The driving
垂直駆動部103は、電源供給線105DSL が第1電位にありかつ映像信号線106HSが映像信号Vsig の非有効期間である基準電位Voにある時間帯でサンプリングトランジスタ125を導通させる制御信号として書込駆動パルスWSを出力して、駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持しておく。この動作が閾値補正機能を実現する。この閾値補正機能により、画素回路Pごとにばらつく駆動トランジスタ121の閾値電圧Vthの影響をキャンセルすることができる。
The
第2比較例の画素回路Pにおける駆動タイミングとしては、垂直駆動部103は、映像信号Vsig の内の信号電位Vinのサンプリングに先行する複数の水平期間で閾値補正動作を繰り返し実行して確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持する。
As the driving timing in the pixel circuit P of the second comparative example, the
このように、第2比較例の画素回路Pにおいて、閾値補正動作を複数回実行することで、十分に長い書込み時間を確保する。こうすることで、駆動トランジスタ121の閾値電圧Vthに相当する電圧を確実に保持容量120に予め保持することができる。
Thus, in the pixel circuit P of the second comparative example, a sufficiently long writing time is ensured by executing the threshold value correction operation a plurality of times. In this way, a voltage corresponding to the threshold voltage Vth of the
この保持された閾値電圧Vthに相当する電圧は駆動トランジスタ121の閾値電圧Vthのキャンセルに用いられる。したがって、画素回路Pごとに駆動トランジスタ121の閾値電圧Vthがばらついていても、画素回路Pごとに完全にキャンセルされるため、画像のユニフォーミティすなわち表示装置の画面全体に亘る発光輝度の均一性が高まる。特に信号電位が低階調のときに現れがちな輝度ムラを防ぐことができる。
The voltage corresponding to the held threshold voltage Vth is used to cancel the threshold voltage Vth of the
好ましくは、垂直駆動部103は、閾値補正動作に先立って、電源供給線105DSL が第2電位にありかつ映像信号線106HSが映像信号Vsig の非有効期間である基準電位Voにある時間帯で、書込駆動パルスWSをアクティブ(本例ではHレベル)にしてサンプリングトランジスタ125を導通させ、その後に書込駆動パルスWSをアクティブHにしたままで電源供給線105DSL を第1電位に設定する。
Preferably, prior to the threshold correction operation, the
こうすることで、駆動トランジスタ121のゲート端Gを基準電位Voにセットしかつソース端Sを第2電位にセットしてから閾値補正動作を開始する。このようなゲート電位およびソース電位のリセット動作(初期化動作)により、後続する閾値補正動作を確実に実行することが可能になる。
As a result, the threshold value correcting operation is started after the gate terminal G of the driving
また、第2比較例の画素回路Pにおいては、閾値補正機能に加えて、移動度補正機能を備えている。すなわち、垂直駆動部103は、映像信号線106HSが映像信号Vsig の有効期間である信号電位Vinにある時間帯にサンプリングトランジスタ125を導通状態にするため、書込走査線104WSに供給する書込駆動パルスWSを、上述の時間帯より短い期間だけアクティブ(本例ではHレベル)にする。この書込駆動パルスWSのアクティブ期間(サンプリング期間でもあり移動度補正期間でもある)を適切に設定することで、保持容量120に信号電位Vsig を保持する際、同時に駆動トランジスタ121の移動度μに対する補正を信号電位Vsig に加える。
The pixel circuit P of the second comparative example has a mobility correction function in addition to the threshold value correction function. That is, the
特に、第2比較例の画素回路Pにおける駆動タイミングでは、電源供給線105DSL が高電位側である第1電位にあり、かつ、映像信号Vsig が有効期間にある時間帯内で書込駆動パルスWSをアクティブにしている。つまり、その結果、移動度補正時間(サンプリング期間も)は、映像信号線106HSの電位が、映像信号Vsig の有効期間の電位(信号線電位)にある時間幅と書込駆動パルスWSのアクティブ期間の両者が重なった範囲で決まる。特に、本実施形態では、映像信号線106HSが信号電位にある時間幅の中に入るように書込駆動パルスWSのアクティブ期間幅を細めに決めているため、結果的に移動度補正時間は書込駆動パルスWSで決まる。 In particular, at the drive timing in the pixel circuit P of the second comparative example, the write drive pulse WS is within the time zone in which the power supply line 105DSL is at the first potential on the high potential side and the video signal Vsig is in the valid period. Is active. That is, as a result, the mobility correction time (also the sampling period) includes the time width in which the potential of the video signal line 106HS is at the potential (signal line potential) of the effective period of the video signal Vsig and the active period of the write drive pulse WS. It is determined in the range where both of these overlap. In particular, in this embodiment, since the active period width of the write drive pulse WS is determined so that the video signal line 106HS falls within the time width at the signal potential, the mobility correction time is consequently written. Is determined by the drive pulse WS.
正確には、移動度補正時間(サンプリング期間も)は、書込駆動パルスWS立ち上がってサンプリングトランジスタ125がオンしてから、同じく書込駆動パルスWSが立ち下がってサンプリングトランジスタ125がオフするまでの時間となる。
To be precise, the mobility correction time (also the sampling period) is the time from when the write drive pulse WS rises and the
ここで、画面の左右方向について考察した場合、詳細説明図は割愛するが、1行内の全ての画素回路Pに対して書込駆動パルスWSは書込走査部104から共通に供給されるので、書込駆動パルスWSの波形が配線容量や配線抵抗の影響で、書込走査部104から遠い画素回路P(遠側画素と称する)の方が書込走査部104から近い画素回路P(近側画素と称する)よりも、その波形鈍りが大きくなってしまう。これに対して、映像信号線電位については、遠側画素および近側画素ともに、信号源である水平駆動部106からの距離が同じであるので、波形に差がない。
Here, when considering the horizontal direction of the screen, a detailed explanatory diagram is omitted, but the write drive pulse WS is commonly supplied from the
よって、書込駆動パルスWSの波形が大きく鈍って劣化する遠側画素では、近側画素に比べてサンプリングトランジスタ125のオンタイミングが後方にずれるが、オフタイミングも後方にシフトする。したがって、両者の差で決まる移動度補正時間は、結局近側画素の移動度補正時間とあまり変わらないことになる。
Therefore, in the far-side pixel where the waveform of the write drive pulse WS is greatly dull and deteriorates, the on-timing of the
また、サンプリングトランジスタ125によって最終的に保持容量120にサンプリングされる信号電位(サンプリング電位)は、ちょうどサンプリングトランジスタ125がオフになったときの映像信号線電位で与えられる。近側画素および遠側画素ともにサンプリング電位は信号電位Vinとなり差は生じない。
Further, the signal potential (sampling potential) finally sampled in the
このように、第2比較例の画素回路Pにおける駆動タイミングでは、遠側画素と近側画素でサンプリングされる映像信号電位は殆ど差はない。さらに移動度補正時間についても、遠側画素と近側画素とでは殆ど差は無視できる程度である。これにより、本実施形態の有機EL表示装置1は、画面の左右で輝度差が現れることがなく、シェーディングは抑制され良好な画質の表示装置を実現できる。
Thus, at the drive timing in the pixel circuit P of the second comparative example, there is almost no difference in the video signal potential sampled between the far side pixel and the near side pixel. Further, the mobility correction time is almost negligible between the far side pixel and the near side pixel. Thereby, the organic
また、画面の上下方向について考察した場合、書込駆動パルスWSは、画面の上側の画素回路P(上側画素と称する)と画面の下側の画素回路P(下側画素と称する)とで同じ位置をとっているため、書込駆動パルスWSの波形(走査線電位波形)には差はない。一方、1列内の全ての画素回路Pに対して映像信号Vsig は水平駆動部106から映像信号線106HSを介して共通に供給されるので、配線容量や配線抵抗の影響で、水平駆動部106から遠い遠側画素の方が水平駆動部106から近い近側画素よりも、映像信号電圧の遅延量が大きくなってしまう。
When considering the vertical direction of the screen, the write drive pulse WS is the same for the pixel circuit P (referred to as the upper pixel) on the upper side of the screen and the pixel circuit P (referred to as the lower pixel) on the lower side of the screen. Since the position is taken, there is no difference in the waveform (scan line potential waveform) of the write drive pulse WS. On the other hand, since the video signal Vsig is commonly supplied from the
しかしながら、映像信号線106HSに現れる信号電位波形が遅延しても、映像信号線106HSが信号電位(映像信号Vsig の有効期間の電位)にある時間幅に書込駆動パルスWSが入っている限り、サンプリング電位や移動度補正時間に殆ど差は生じない。その結果、画面下側と上側で、サンプリングされる映像信号電位はほぼ等しくなるし、移動度補正時間もほぼ等しくなる。これにより、画面の上側と下側との間の輝度差は抑制され、良好な画質の表示装置を実現できる。 However, even if the signal potential waveform appearing on the video signal line 106HS is delayed, as long as the write drive pulse WS is included in a time width in which the video signal line 106HS is at the signal potential (potential of the effective period of the video signal Vsig), There is almost no difference in sampling potential and mobility correction time. As a result, the sampled video signal potentials are substantially equal on the lower and upper sides of the screen, and the mobility correction time is also substantially equal. Thereby, the luminance difference between the upper side and the lower side of the screen is suppressed, and a display device with good image quality can be realized.
また、第2比較例の画素回路Pにおいては、ブートストラップ機能も備えている。すなわち、書込走査部104は、保持容量120に映像信号Vsig の信号電位Vinが保持された段階で書込走査線104WSに対する書込駆動パルスWSの印加を解除し(すなわちインアクティブL(ロー)にして)、サンプリングトランジスタ125を非導通状態にして駆動トランジスタ121のゲート端Gを映像信号線106HSから電気的に切り離す。
The pixel circuit P of the second comparative example also has a bootstrap function. That is, the writing
駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動するようになり、ゲート・ソース間電圧Vgsを一定に維持することができる。
A
<タイミングチャート>
図6は、図5に示した第2比較例の画素回路Pに関する駆動タイミングの一例として、線順次方式で信号電位Vinの情報を保持容量120に書き込む際の動作を説明するタイミングチャートである。また、図6B〜図6Iは、図6に示したタイミングチャートの各期間における等価回路と動作状態を説明する図ある。
<Timing chart>
FIG. 6 is a timing chart for explaining the operation when the information of the signal potential Vin is written in the
図6においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSL の電位変化、および映像信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、1行分(図では1行目)について駆動トランジスタ121のゲート電位Vgおよびソース電位Vsの変化も表してある。
In FIG. 6, the change in the potential of the write scanning line 104WS, the change in the potential of the power supply line 105DSL, and the change in the potential of the video signal line 106HS are shown with a common time axis. In parallel with these potential changes, changes in the gate potential Vg and source potential Vs of the
基本的には、書込走査線104WSや電源供給線105DSL の1行ごとに、1水平走査期間だけ遅れて同じような駆動を行なう。図6における各タイミングや信号は、処理対象行を問わず、第1行目のタイミングや信号と同じタイミングや信号で示す。そして、説明中において区別が必要とされるときには、そのタイミングや信号に、処理対象行を“_ ”付きの参照子で示すことで区別する。 Basically, the same driving is performed for each row of the write scanning line 104WS and the power supply line 105DSL with a delay of one horizontal scanning period. Each timing and signal in FIG. 6 are indicated by the same timing and signal as the timing and signal of the first row regardless of the processing target row. When distinction is required in the description, the processing target row is indicated by a reference with “_” in the timing and signal.
また、第2比較例の画素回路Pにおける駆動タイミングでは、映像信号Vsig が非有効期間である基準電位Voにある期間を1水平期間の前半部とし、有効期間である信号電位Vinにある期間を1水平期間の後半部とする。 Further, at the drive timing in the pixel circuit P of the second comparative example, the period in which the video signal Vsig is at the reference potential Vo, which is the ineffective period, is the first half of one horizontal period, and the period in the signal potential Vin, which is the effective period. The second half of one horizontal period.
ここでは、閾値補正動作を1回のみ実行する事例で説明するが、このことは必須ではない。1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしてもよい。 Here, a case where the threshold correction operation is executed only once will be described, but this is not essential. The threshold correction operation may be repeated a plurality of times with one horizontal period as a processing cycle.
なお、閾値補正動作を複数回実行する場合に、1水平期間が閾値補正動作の処理サイクルとなるのは、行ごとに、サンプリングトランジスタ125が信号電位Vinの情報を保持容量120にサンプリングする前に、閾値補正動作に先立って、電源供給線105DSL の電位を第2電位Vcc_Lにセットし、また駆動トランジスタ121のゲートを基準電位Vinにセットし、さらにソース電位を第2電位Vcc_Lにセットする初期化動作を経てから、電源供給線105DSL の電位が第1電位Vcc_Hにある状態でかつ映像信号線106HSが基準電位Voにある時間帯でサンプリングトランジスタ125を導通させて駆動トランジスタ121の閾値電圧Vthに対応する電圧を保持容量120に保持させようとする閾値補正動作を行なうからである。
Note that, when the threshold correction operation is performed a plurality of times, the processing period of the threshold correction operation is one horizontal period before the
必然的に、閾値補正期間は、1水平期間よりも短くなってしまう。したがって、保持容量120の容量Csや第2電位Vcc_Lの大きさ関係やその他の要因で、この短い1回分の閾値補正動作期間では、閾値電圧Vthに対応する正確な電圧を保持容量120に保持仕切れないケースも起こり得る。閾値補正動作を複数回実行するのが好ましいのは、この対処のためである。すなわち、信号電位Vinの保持容量120へのサンプリング(信号書込み)に先行する複数の水平周期で、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるのである。
Inevitably, the threshold correction period is shorter than one horizontal period. Accordingly, due to the magnitude relationship between the capacity Cs and the second potential Vcc_L of the
ある行(ここでは第1行目とする)について、タイミングt11以前の前フィールドの発光期間Bでは、書込駆動パルスWSがインアクティブLでありサンプリングトランジスタ125が非導通状態である一方、電源駆動パルスDSL は高電位の電源電圧側である第1電位Vcc_Hにある。
For a certain row (here, the first row), in the light emission period B of the previous field before timing t11, the write drive pulse WS is inactive L and the
したがって、図6Bに示すように、映像信号線106HSの電位に関わらず、前フィールドの動作によって保持容量120に保持されている電圧状態(駆動トランジスタ121のゲート・ソース間電圧Vgs)に応じて有機EL素子127に駆動トランジスタ121から駆動電流Idsが供給され、全画素共通の接地配線Vcath(GND )に流れ込むことで、有機EL素子127が発光状態にある。
Therefore, as shown in FIG. 6B, regardless of the potential of the video signal line 106HS, the organic state depends on the voltage state (the gate-source voltage Vgs of the driving transistor 121) held in the holding
この後、線順次走査の新しいフィールドに入って、先ず、駆動走査部105は、書込駆動パルスWSがインアクティブLにある状態で、1行目の電源供給線105DSL_1 に与える電源駆動パルスDSL_1 を高低電位側の第1電位Vcc_Hから低電位側の第2電位Vcc_Lに切り替える(t11_1:図6Cを参照)。
Thereafter, a new field of line sequential scanning is entered. First, the
このタイミング(t11_1)は、図6に示す態様では、映像信号Vsig が有効期間の信号電位Vinにある期間内としている。たとえば、1行目については、タイミングt15V〜t13Vの範囲内である。ただし、このことは必須ではなく、映像信号Vsig が非効期間の基準電位Voにあるときにしてもよい。1行目については、タイミングt13V〜t15Vの範囲内とすればよい。 This timing (t11_1) is within a period in which the video signal Vsig is at the signal potential Vin in the effective period in the embodiment shown in FIG. For example, the first row is within the range of timings t15V to t13V. However, this is not essential, and may be performed when the video signal Vsig is at the ineffective period reference potential Vo. The first row may be within the range of timing t13V to t15V.
次に、書込走査部104は、電源供給線105DSL_1 が第2電位Vcc_Lにある状態のままで、書込駆動パルスWSをアクティブHに切り替える(t13W)。このタイミング(t13W)は、直前の水平期間における映像信号Vsig が非有効期間である基準電位Voから有効期間の信号電位Vinに切り替わり(t15V)、その後に、当該水平期間における映像信号Vsig の有効期間の信号電位Vinから非有効期間である基準電位Voに切り替わるタイミング(t13V)と同じかそれよりも少し遅れたタイミングにする。この後に書込駆動パルスWSをインアクティブLに切り替えるタイミング(t15W)は、映像信号Vsig が非有効期間である基準電位Voから有効期間の信号電位Vinに切り替わるタイミング(t15V)と同じかそれよりも少し前のタイミングにする。
Next, the
つまり、好ましくは、書込駆動パルスWSをアクティブHにする期間(t13W〜t15W)は、映像信号Vsig が非有効期間である基準電位Voにある時間帯(t13V〜t15V)内とする。これは、電源供給線105DSL が第1電位Vcc_Hにある状態のときで映像信号Vsig が信号電位Vinにあるときに書込駆動パルスWSをアクティブHにすると信号電位Vinの保持容量120へのサンプリング動作(信号電位の書込み動作)がなされてしまい、閾値補正動作としては不都合が生じるからである。
That is, preferably, the period (t13W to t15W) in which the write drive pulse WS is active H is within the time period (t13V to t15V) in which the video signal Vsig is at the reference potential Vo which is the ineffective period. This is because when the power supply line 105DSL is at the first potential Vcc_H and the video signal Vsig is at the signal potential Vin and the write drive pulse WS is set to active H, the signal potential Vin is sampled into the holding
タイミングt11_1〜t13W(放電期間Cと称する)では、電源供給線105DSL の電位は第2電位Vcc_Lまで放電され、さらに駆動トランジスタ121のソース電位Vsは第2電位Vcc_Lに近い電位まで遷移する。さらに、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果によって、駆動トランジスタ121のソース電位Vsの変動にゲート電位Vgが連動する。
At timings t11_1 to t13W (referred to as a discharge period C), the potential of the power supply line 105DSL is discharged to the second potential Vcc_L, and the source potential Vs of the driving
電源供給線105DSL の配線容量が大きい場合は比較的早いタイミングで電源供給線105DSL を高電位Vcc_Hから低電位Vcc_Lに切り替えるとよい。この放電期間C(t11_1〜t13W)を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。 When the wiring capacity of the power supply line 105DSL is large, the power supply line 105DSL may be switched from the high potential Vcc_H to the low potential Vcc_L at a relatively early timing. By ensuring a sufficient discharge period C (t11_1 to t13W), it is prevented from being affected by wiring capacitance and other pixel parasitic capacitances.
電源駆動パルスDSL を低電位側の第2電位Vcc_Lにしたままで、書込駆動パルスWSをアクティブHに切り替えると(t13W)、図6Dに示すように、サンプリングトランジスタ125が導通状態になる。
When the write drive pulse WS is switched to active H (t13W) while the power supply drive pulse DSL is kept at the second potential Vcc_L on the low potential side, the
このとき、映像信号線106HSは基準電位Voにある。したがって、駆動トランジスタ121のゲート電位Vgは導通したサンプリングトランジスタ125を通じて映像信号線106HSの基準電位Voとなる。これと同時に、駆動トランジスタ121がオンすることで、駆動トランジスタ121のソース電位Vsは即座に低電位側の第2電位Vcc_Lに固定される。
At this time, the video signal line 106HS is at the reference potential Vo. Therefore, the gate potential Vg of the
つまり、電源供給線105DSL の電位が高電位側の第1電位Vcc_Hから映像信号線106HSの基準電位Voより十分低い第2電位Vcc_Lにあることで、駆動トランジスタ121のソース電位Vsが映像信号線106HSの基準電位Voより十分低い第2電位Vcc_Lに初期化(リセット)される。このようにして、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsを初期化することで、閾値補正動作の準備が完了する。次に電源駆動パルスDSL を高電位側の第1電位Vcc_Hにするまでの期間(t13W〜t14_1)が、初期化期間Dとなる。なお、放電期間Cと初期化期間Dとを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間とも称する。
That is, when the potential of the power supply line 105DSL is from the first potential Vcc_H on the high potential side to the second potential Vcc_L that is sufficiently lower than the reference potential Vo of the video signal line 106HS, the source potential Vs of the
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hに切り替える(t14_1)。駆動走査部105は、それ以降は、次のフレーム(あるいはフィールド)の処理まで、電源供給線105DSL の電位を第1電位Vcc_Hに保持しておく。
Next, the power supply drive pulse DSL applied to the power supply line 105DSL is switched to the first potential Vcc_H while the write drive pulse WS remains active H (t14_1). Thereafter, the
これにより、ドレイン電流が保持容量120に流れ込み、駆動トランジスタ121の閾値電圧Vthを補正(キャンセル)する閾値補正期間Eに入る。この閾値補正期間Eは、書込駆動パルスWSがインアクティブLにされるタイミング(t15W)まで継続する。
As a result, the drain current flows into the
タイミング(t14_1)以降の閾値補正期間Eでは、図6Eに示すように、電源供給線105DSL の電位が低電位側の第2電位Vcc_Lから高電位側の第1電位Vcc_Hに遷移することで、駆動トランジスタ121のソース電位Vsが上昇を開始する。
In the threshold correction period E after the timing (t14_1), as shown in FIG. 6E, the potential of the power supply line 105DSL is changed from the second potential Vcc_L on the low potential side to the first potential Vcc_H on the high potential side, thereby driving. The source potential Vs of the
すなわち、駆動トランジスタ121のゲート端Gは映像信号Vsig の基準電位Voに保持されており、駆動トランジスタ121のソース端Sの電位Vsが上昇して駆動トランジスタ121がカットオフするまでドレイン電流が流れようとする。カットオフすると駆動トランジスタ121のソース電位Vsは“Vo−Vth”となる。
That is, the gate terminal G of the
なお、閾値補正期間Eでは、ドレイン電流が専ら保持容量120側(Cs<<Cel時)に流れ、有機EL素子127側には流れないようにするため、有機EL素子127がカットオフとなるように共通接地配線cathの電位Vcathを設定しておく。
In the threshold correction period E, the drain current flows exclusively to the
有機EL素子127の等価回路はダイオードと寄生容量Celの並列回路で表されるため、“Vel≦Vcath+VthEL”である限り、つまり、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の電流は保持容量120と寄生容量Celを充電するために使われる。
Since the equivalent circuit of the
この結果、駆動トランジスタ121を流れるドレイン電流の電流路が遮断されると、有機EL素子127のアノード端Aの電圧VelつまりノードND121の電位は、時間とともに上昇してゆく。そして、ノードND121の電位(ソース電位Vs)とノードND122の電圧(ゲート電位Vg)との電位差がちょうど閾値電圧Vthとなったところで駆動トランジスタ121はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。
As a result, when the current path of the drain current flowing through the
ここで、実際には、閾値電圧Vthに相当する電圧が、駆動トランジスタ121のゲート端Gとソース端Sとの間に接続された保持容量120に書き込まれることになる。しかしながら、閾値補正期間Eは、書込駆動パルスWSをアクティブHにしたタイミング(t13W)(詳しくはその後に電源駆動パルスDSL を第1電位Vcc_Hに戻した時点t14)からインアクティブLに戻すタイミング(t15W)までであり、この期間が十分に確保されていないときには、それ以前に終了してしまうこととなる。この問題を解消するには、閾値補正動作を複数回繰り返すのがよい。ここでは、そのタイミングについては図示を割愛する。
Here, actually, a voltage corresponding to the threshold voltage Vth is written in the
次に、駆動走査部105は、1水平期間の後半部で、書込駆動パルスWSをインアクティブLに切り替え(t15W)、さらに水平駆動部106は、映像信号線106HSの電位を基準電位Voから信号電位Vinに切り替える(t15V)。これにより、タイミングt15W〜t15Vにおいては、図6Fに示すように、映像信号線106HSが基準電位Voにある状態で、書込走査線104WSの電位(書込駆動パルスWS)はローレベルになる。
Next, the
この後、水平駆動部106により映像信号線106HSに映像信号Vsig の信号電位Vinを実際に供給して、書込駆動パルスWSをアクティブHにする期間を、保持容量120への信号電位Vinの書込み期間(サンプリング期間とも称する)とする。この信号電位Vinは駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。
After that, the signal potential Vin of the video signal Vsig is actually supplied to the video signal line 106HS by the
この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量120に保持されるゲート・ソース間電圧Vgsは、“Vsig +Vth”=“Vin+Vth”となる。また、同時に、このサンプリング期間で移動度補正を実行する。すなわち、第2比較例の画素回路Pにおける駆動タイミングにおいて、サンプリング期間は移動度補正期間を兼ねることとなる。
As a result, fluctuations in the threshold voltage Vth of the
具体的には、先ず、書込駆動パルスWSをインアクティブLに切り替えた後(t15W)、さらに水平駆動部106は、映像信号線106HSの電位を基準電位Voから信号電位Vinに切り替える(t15V)。こうすることで、図6Gに示すように、サンプリングトランジスタ125が非導通(オフ)状態とされた状態で、次のサンプリング動作および移動度補正動作の準備が完了する。次に書込駆動パルスWSをアクティブHにするタイミング(t16_1)まで期間を書込み&移動度補正準備期間Gと称する。
Specifically, first, after the write drive pulse WS is switched to inactive L (t15W), the
次に、電源供給線105DSL の電位を第1電位Vcc_Hにし、かつ、映像信号線106HSの電位を信号電位Vinに保持したままで、書込走査部104は、書込駆動パルスWSをアクティブHに切り替え(t16_1)、水平駆動部106が映像信号線106HSの電位を信号電位Vinから基準電位Voに切り替えるタイミング(t18_1)までの間での適当なタイミングで、つまり、映像信号線106HSが信号電位Vinにある時間帯での適当なとき、インアクティブLに切り替える(t17_1)。この書込駆動パルスWSがアクティブHにある期間(t16_1〜t17_1)を、サンプリング期間&移動度補正期間Hと称する。
Next, the
これにより、図6Hに示すように、駆動トランジスタ121のゲート電位Vgが信号電位Vinにある状態でサンプリングトランジスタ125が導通(オン)状態となる。したがって、サンプリング期間&移動度補正期間Hでは、駆動トランジスタ121のゲート端Gが映像信号Vsig の信号電位Vinに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。
As a result, as shown in FIG. 6H, the
ここで、有機EL素子127の閾値電圧をVthELとしたとき、“Vo−Vth<VthEL”と設定しておくことで、有機EL素子127は、逆バイアス状態におかれ、カットオフ状態(ハイインピーダンス状態)にあるため、発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ121に流れるドレイン電流(駆動電流Ids)は保持容量120の容量値Csと有機EL素子127の寄生容量(等価容量)Celの容量値Celの両者を結合した容量“C=Cs+Cel”に書き込まれていく。これにより、駆動トランジスタ121のドレイン電流は有機EL素子127の寄生容量Celに流れ込み充電を開始する。その結果、駆動トランジスタ121のソース電位Vsは上昇していく。
Here, when the threshold voltage of the
図6のタイミングチャートでは、この上昇分をΔVで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔVは、閾値補正によって保持容量120に保持されるゲート・ソース間電圧“Vgs=Vin+Vth”から差し引かれることになり、“Vgs=Vin−ΔV+Vth”となるので、負帰還をかけたことになる。このとき、駆動トランジスタ121のソース電位Vsは、ゲート電位Vg(=Vin)から保持容量に保持される電圧“Vgs=Vin−ΔV+Vth”を差し引いた値“−Vth+ΔV”となる。
In the timing chart of FIG. 6, this increase is represented by ΔV. This increase, that is, the negative feedback amount ΔV, which is a mobility correction parameter, is subtracted from the gate-source voltage “Vgs = Vin + Vth” held in the holding
このようにして、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリング期間&移動度補正期間H(t16〜t17)において、映像信号Vsig における信号電位Vinのサンプリングと移動度μを補正する負帰還量(移動度補正パラメータ)ΔVの調整が行なわれる。書込走査部104は、サンプリング期間&移動度補正期間Hの時間幅を調整可能であり、これにより保持容量120に対する駆動電流Idsの負帰還量を最適化することができる。
In this manner, at the drive timing in the pixel circuit P of the second comparative example, the sampling of the signal potential Vin and the mobility μ in the video signal Vsig are corrected in the sampling period & mobility correction period H (t16 to t17). The feedback amount (mobility correction parameter) ΔV is adjusted. The writing
ここで「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Vgsにかける負帰還量は、ドレイン電流Idsの取り出し時間すなわちサンプリング期間&移動度補正期間Hに依存しており、この期間を長くとる程、負帰還量が大きくなる。負帰還量ΔVはΔV=Ids・Cel/tである。 Here, “optimizing the negative feedback amount” means that the mobility correction can be appropriately performed at any level in the range from the black level to the white level of the video signal potential. The amount of negative feedback applied to the gate-source voltage Vgs depends on the drain current Ids extraction time, that is, the sampling period & mobility correction period H. The longer this period, the larger the negative feedback amount. The negative feedback amount ΔV is ΔV = Ids · Cel / t.
この式から明らかなように、駆動トランジスタ121のドレイン・ソース間電流である駆動電流Idsが大きい程、負帰還量ΔVは大きくなる。逆に、駆動トランジスタ121の駆動電流Idsが小さいとき、負帰還量ΔVは小さくなる。このように、負帰還量ΔVは駆動電流Idsに応じて決まる。
As is apparent from this equation, the negative feedback amount ΔV increases as the drive current Ids, which is the drain-source current of the
また、信号電位Vinが大きいほど駆動電流Idsは大きくなり、負帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正を実現できる。その際、サンプリング期間&移動度補正期間Hは必ずしも一定である必要はなく、逆に駆動電流Idsに応じて調整することが好ましい場合がある。たとえば、駆動電流Idsが大きい場合、移動度補正期間tは短めにし、逆に駆動電流Idsが小さくなると、サンプリング期間&移動度補正期間Hは長めに設定するのがよい。 Further, as the signal potential Vin increases, the drive current Ids increases and the absolute value of the negative feedback amount ΔV also increases. Therefore, mobility correction according to the light emission luminance level can be realized. At that time, the sampling period & mobility correction period H does not necessarily have to be constant, and conversely, it may be preferable to adjust according to the drive current Ids. For example, when the drive current Ids is large, the mobility correction period t should be short, and conversely, when the drive current Ids is small, the sampling period & mobility correction period H should be set long.
また、負帰還量ΔVは、Ids・Cel/tであり、画素回路Pごとに移動度μのばらつきに起因して駆動電流Idsがばらつく場合でも、それぞれに応じた負帰還量ΔVとなるので、画素回路Pごとの移動度μのばらつきを補正することができる。つまり、信号電位Vinを一定とした場合、駆動トランジスタ121の移動度μが大きいほど負帰還量ΔVの絶対値が大きくなる。換言すると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素回路Pごとの移動度μのばらつきを取り除くことができる。
Further, the negative feedback amount ΔV is Ids · Cel / t, and even if the drive current Ids varies due to variations in the mobility μ for each pixel circuit P, the negative feedback amount ΔV corresponds to each. Variations in mobility μ for each pixel circuit P can be corrected. That is, when the signal potential Vin is constant, the absolute value of the negative feedback amount ΔV increases as the mobility μ of the
このようにして、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリング期間&移動度補正期間Hにて、信号電位Vinのサンプリングと移動度μのばらつきを補正するための負帰還量ΔVの調整が同時に行なわれる。もちろん、負帰還量ΔVはサンプリング期間&移動度補正期間Hの時間幅を調整することで最適化可能である。 In this way, at the drive timing in the pixel circuit P of the second comparative example, the negative feedback amount ΔV for correcting the sampling of the signal potential Vin and the variation in the mobility μ in the sampling period & mobility correction period H. Adjustments are made simultaneously. Of course, the negative feedback amount ΔV can be optimized by adjusting the time width of the sampling period & mobility correction period H.
次に、書込走査部104は、映像信号線106HSの電位が信号電位Vinにある状態で、書込駆動パルスWSをインアクティブLに切り替える(t17_1)。これにより、図6Iに示すように、サンプリングトランジスタ125が非導通(オフ)状態となり発光期間Iに進む。水平駆動部106は、その後の適当な時点で映像信号線106HSへの映像信号Vsig の信号電位Vinの供給を停止して基準電位Voに戻す(t18_1)。この後、次のフレーム(もしくはフィールド)に移って、再び、閾値補正準備動作、閾値補正動作、移動度補正動作、および発光動作が繰り返される。
Next, the
この結果、駆動トランジスタ121のゲート端Gは映像信号線106HSから切り離される。駆動トランジスタ121のゲート端Gへの信号電位Vinの印加が解除されるので、駆動トランジスタ121のゲート電位Vgは上昇可能となる。
As a result, the gate terminal G of the
このとき、駆動トランジスタ121に流れる駆動電流Idsは有機EL素子127に流れ、有機EL素子127のアノード電位は駆動電流Idsに応じて上昇する。この上昇分をVelとする。やがて、ソース電位Vsの上昇に伴い、有機EL素子127の逆バイアス状態は解消されるので、駆動電流Idsの流入により有機EL素子127は実際に発光を開始する。このときの有機EL素子127のアノード電位の上昇(Vel)は、駆動トランジスタ121のソース電位Vsの上昇に他ならず、駆動トランジスタ121のソース電位Vsは、“−Vth+ΔV+Vel”となる。
At this time, the drive current Ids flowing through the
駆動電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性を表した式(1)のVgsに“Vin−ΔV+Vth”を代入することで、式(2)のように表しすことができる。式(2)において、k=(1/2)(W/L)Coxである。 The relationship between the drive current Ids and the gate voltage Vgs can be expressed as in Expression (2) by substituting “Vin−ΔV + Vth” into Vgs in Expression (1) representing the previous transistor characteristics. In formula (2), k = (1/2) (W / L) Cox.
この式(2)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは映像信号Vsig の信号電位Vinによって決まる。換言すると、有機EL素子127は信号電位Vinに応じた輝度で発光することになる。
From this equation (2), it can be seen that the term of the threshold voltage Vth is canceled and the drive current Ids supplied to the
その際、信号電位Vinは帰還量ΔVで補正されている。この補正量ΔVはちょうど式(2)の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Idsは実質的に信号電位Vinのみに依存することになる。駆動電流Idsは閾値電圧Vthに依存しないので、閾値電圧Vthが製造プロセスにより変動しても、ドレイン・ソース間の駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
At that time, the signal potential Vin is corrected by the feedback amount ΔV. This correction amount ΔV works so as to cancel the effect of the mobility μ located in the coefficient part of the equation (2). Therefore, the drive current Ids substantially depends only on the signal potential Vin. Since the drive current Ids does not depend on the threshold voltage Vth, even if the threshold voltage Vth varies depending on the manufacturing process, the drain-source drive current Ids does not vary, and the light emission luminance of the
また、駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量120による効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ121のゲート・ソース間電圧“Vgs=Vin−ΔV+Vth”を一定に維持したまま、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsが上昇する。駆動トランジスタ121のソース電位Vsが“−Vth+ΔV+Vel”となることで、ゲート電位Vgは“Vin+Vel”となる。
In addition, a
このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は、一定電流(駆動電流Ids)を有機EL素子127に流す。その結果、電圧降下が生じ、有機EL素子127のアノード端Aの電位Vel(=ノードND121の電位)は、有機EL素子127に飽和状態での駆動電流Idsという電流が流れ得る電圧まで上昇する。
At this time, since the gate-source voltage Vgs of the
ここで、有機EL素子127は、発光時間が長くなるとそのI−V特性が変化してしまう。そのため、時間の経過とともに、ノードND121の電位も変化する。しかしながら、このような有機EL素子127の経時劣化によりそのアノード電位が変動しても、保持容量120に保持されたゲート・ソース間電圧Vgsは常に“Vin−ΔV+Vth”で一定に維持される。
Here, the
駆動トランジスタ121が定電流源として動作することから、有機EL素子127のI−V特性が経時変化し、これに伴って駆動トランジスタ121のソース電位Vsが変化したとしても、保持容量120によって駆動トランジスタ121のゲート・ソース間電位Vgsが一定(≒Vin−ΔV+Vth)に保たれているため、有機EL素子127に流れる電流は変わらず、したがって有機EL素子127の発光輝度も一定に保たれる。
Since the
このような、有機EL素子127の特性変動に拘らず、駆動トランジスタ121のゲート・ソース間電圧を一定に維持し輝度を一定に維持する補正のための動作(保持容量120の効果による動作)をブートストラップ動作と呼ぶ。このブートストラップ動作により、有機EL素子127のI−V特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
Regardless of the characteristic variation of the
つまり、第2比較例の画素回路Pとそれを駆動する駆動タイミングでは、電気光学素子の一例である有機EL素子127の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路の一例であるブートストラップ回路が構成され、ブートストラップ動作が機能するようになっているのである。よって、有機EL素子127のI−V特性が劣化しても一定電流Idsが常に流れ続けるため、有機EL素子127は画素信号Vsig に応じた輝度で発光を続けることになり輝度が変化することはない。
That is, in the pixel circuit P of the second comparative example and the driving timing for driving the pixel circuit P, the driving signal for correcting the change in the current-voltage characteristic of the
また、第2比較例の画素回路Pとそれを駆動する駆動タイミングでは、駆動トランジスタ121の閾値電圧Vthを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である閾値補正回路が構成され閾値補正動作が機能するようになっている。駆動トランジスタ121の閾値電圧Vthを反映させたゲート・ソース間電位Vgsとして、当該閾値電圧Vthのばらつきの影響を受けない一定電流Idsを流すことができる。
Further, in the pixel circuit P of the second comparative example and the drive timing for driving the pixel circuit P, a threshold correction circuit which is an example of a drive signal stabilization circuit that corrects the threshold voltage Vth of the
特に、図示を割愛しているが、1回の閾値補正動作の処理サイクルを1水平期間とし、複数回に亘って閾値補正動作を繰り返すようにすれば、確実に閾値電圧Vthを保持容量120に保持させることができる。閾値電圧Vthの画素間差が確実に除去され、階調に拘らず閾値電圧Vthのばらつきに起因する輝度ムラを抑制できる。
In particular, although not shown in the figure, if the processing cycle of one threshold correction operation is one horizontal period and the threshold correction operation is repeated a plurality of times, the threshold voltage Vth is reliably supplied to the
これに対して、閾値補正動作を1回にするなど閾値電圧Vthの補正が不十分な場合は、つまり閾値電圧Vthが保持容量120に保持されていない場合には、異なる画素回路Pの間で、低階調の領域では輝度(駆動電流Ids)に差が出てしまう。よって閾値電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。
On the other hand, when the threshold voltage Vth is not sufficiently corrected, for example, when the threshold correction operation is performed once, that is, when the threshold voltage Vth is not held in the holding
加えて、第2比較例の画素回路Pにおける駆動タイミングでは、サンプリングトランジスタ125による信号電位Vinの保持容量120への書込み動作と連動して駆動トランジスタ121の移動度μを補正して駆動電流を一定に維持する駆動信号一定化回路の一例である移動度補正回路が構成され移動度補正動作が機能するようになっている。駆動トランジスタ121のキャリア移動度μを反映させたゲート・ソース間電位Vgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Idsを流すことができる。
In addition, at the driving timing in the pixel circuit P of the second comparative example, the driving current is made constant by correcting the mobility μ of the driving
つまり、第2比較例の画素回路Pは、駆動タイミングを工夫することで、閾値補正回路や移動度補正回路が自動的に構成され、駆動トランジスタ121の特性ばらつき(本例では閾値電圧Vthおよびキャリア移動度μのばらつき)による駆動電流Idsに与える影響を防ぐために、閾値電圧Vthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。 That is, in the pixel circuit P of the second comparative example, a threshold correction circuit and a mobility correction circuit are automatically configured by devising drive timing, and characteristic variations of the drive transistor 121 (threshold voltage Vth and carrier in this example). In order to prevent the influence on the drive current Ids due to the variation in mobility μ), it functions as a drive signal stabilization circuit that maintains the drive current constant by correcting the influence of the threshold voltage Vth and the carrier mobility μ. It is.
ブートストラップ動作だけでなく、閾値補正動作と移動度補正動作とを実行しているため、ブートストラップ動作で維持されるゲート・ソース間電圧Vgsは、閾値電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、有機EL素子127の発光輝度は駆動トランジスタ121の閾値電圧Vthや移動度μのばらつきの影響を受けることがないし、有機EL素子127の経時劣化の影響も受けない。入力される信号電位Vinに対応する安定した階調で表示でき、高画質の画像を得ることができる。
Since not only the bootstrap operation but also the threshold correction operation and the mobility correction operation are performed, the gate-source voltage Vgs maintained in the bootstrap operation is a voltage corresponding to the threshold voltage Vth and for mobility correction. Therefore, the light emission luminance of the
また、第2比較例の画素回路Pは、nチャネル型の駆動トランジスタ121を用いたソースフォロア回路によって構成することができるために、現状のアノード・カソード電極の有機EL素子をそのまま用いても、有機EL素子127の駆動が可能になる。
Further, since the pixel circuit P of the second comparative example can be configured by a source follower circuit using the n-channel
また、駆動トランジスタ121およびその周辺部のサンプリングトランジスタ125をも含めてnチャネル型のみのトランジスタを用いて画素回路Pを構成することができ、TFT作成においてもアモルファスシリコン(a−Si)プロセスを用いることができるようになるため、TFT基板の低コスト化が図れることになる。
In addition, the pixel circuit P can be configured using only n-channel transistors including the driving
<<電源駆動パルスDSL による制御方式>>
次に、駆動トランジスタ121のドレイン端Dを電源駆動パルスDSL で駆動する、つまり第1電位Vcc_Hと第2電位Vcc_Lとで切り替わる電源電圧で駆動する制御方式の側面から、本実施形態の有機EL表示装置1について説明する。
<< Control method using power supply drive pulse DSL >>
Next, the organic EL display of this embodiment is driven from the side of the control method in which the drain terminal D of the driving
<駆動走査部の出力回路>
図7は、ドライブスキャナとして機能する駆動走査部105の出力回路を説明する図である。図示のように、駆動走査部105は、閾値補正動作を実行しつつ表示を行なうべく、各行の電源供給線105DSL に第1電位Vcc_Hと第2電位Vcc_Lとを切り替えて駆動トランジスタ121のドレイン端Dに2種類の電源電圧を切り替えて供給するようになっている。このため、電源供給線105DSL と接続される部分には、十分な駆動能力を持つ出力回路400を備える。図では、1行分の出力回路400のみを示しているが、電源供給線105DSL ごとに出力回路400が設けられる。図示を割愛するが、駆動走査部105には、表示パネル部100の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第1電位Vcc_Hと第2電位Vcc_Lとが供給されるようになっている。
<Output circuit of drive scanning unit>
FIG. 7 is a diagram illustrating an output circuit of the
出力回路400は、一例として、pチャネル型のトランジスタ(p型トランジスタ)402と、nチャネル型のトランジスタ(n型トランジスタ)404とを、第1電位Vcc_H用の供給端400Hと第2電位Vcc_L用の供給端400Lとの間に直列に配置した構成となっている。p型トランジスタ402のソース端Sは第1電位Vcc_H用の供給端400Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端400Lに接続されている。p型トランジスタ402とn型トランジスタ404の各ドレイン端Dを共通に接続し、その接続点を電源供給線105DSL に接続している。全体としては、CMOSインバータを構成している。p型トランジスタ402とn型トランジスタ404の各ゲート端Gを共通に接続し、その接続点にアクティブLの電源走査パルスNDS を供給する。
As an example, the output circuit 400 includes a p-channel transistor (p-type transistor) 402 and an n-channel transistor (n-type transistor) 404 for supplying the first potential Vcc_H and the second potential Vcc_L. The
電源走査パルスNDS がアクティブLのときにはn型トランジスタ404がオフするとともにp型トランジスタ402がオンするので第1電位Vcc_Hが電源供給線105DSL に供給される一方、電源走査パルスNDS がインアクティブHのときにはp型トランジスタ402がオフするとともにn型トランジスタ404がオンするので第2電位Vcc_Lが電源供給線105DSL に供給される。この動作から分かるように出力回路400は電源電圧切替回路として機能している。なお、個別部品で構成可能な電源回路とは異なり、出力回路400は集積回路として構成することになり、出力回路400(p型トランジスタ402およびn型トランジスタ404)の出力インピーダンスは、素子構成上、どうしても十分に小さくできない事情がある。
When the power scan pulse NDS is active L, the n-
<発光時の駆動走査部出力回路と画素回路の動作>
図8は、有機EL素子127の発光期間における駆動走査部105の出力回路と画素回路Pの動作を説明する図である。
<Operation of drive scanning unit output circuit and pixel circuit during light emission>
FIG. 8 is a diagram for explaining the operation of the output circuit of the
有機EL素子127の発光期間においては、電源走査パルスNDS がアクティブLとなり、n型トランジスタ404がオフするとともにp型トランジスタ402がオンことで、第1電位Vcc_Hが電源供給線105DSL に供給される。これにより、その行の全ての画素回路Pの駆動トランジスタ121に流れる駆動電流Ids(=有機EL素子127の発光電流Iel)がp型トランジスタ402に流れる。
During the light emission period of the
画面の上下方向(列方向)について考察した場合、電源供給線105DSL の実際の電位V105DSLは、出力回路400を構成するp型トランジスタ402のオン抵抗Ron_Pにより、第1電位Vcc_Hではなく、第1電位Vcc_Hよりも下がった電位となってしまう。表示パターンに応じて行ごとに電流総和Ids_Sum,Iel_Sumが異なると、出力回路400の出力インピーダンス(前例ではp型トランジスタ402のオン抵抗Ron_P)の影響で電源供給線105DSL の電圧V105DSLが行ごとに異なり、輝度ムラの一例である横クロストークが起こってしまう。
When considering the vertical direction (column direction) of the screen, the actual potential V105DSL of the power supply line 105DSL is not the first potential Vcc_H but the first potential Von_P due to the on-resistance Ron_P of the p-
具体的には、式(3)に示すように、各行の駆動トランジスタ121(有機EL素子127)に流れる駆動電流Idsの総和Ids_Sum(=Ids_1+Ids_2+…+Ids_m)や発光電流Ielの総和Iel_Sum(=Iel_1+Iel_2+…+Iel_m)とp型トランジスタ402のオン抵抗Ron_Pの積の分を第1電位Vcc_Hから差し引いた値となってしまう。その影響で、駆動トランジスタ121の動作点が変動し、列方向において信号電位Vinが同じであっても駆動電流Idsが異なることで、列方向にシェーディングに似通った輝度ムラが生じてしまい、ウインドウパターン表示時には横クロストークとして視認されてしまう。この点について、図9,図10を参照して詳しく説明する。
Specifically, as shown in Equation (3), the sum Ids_Sum (= Ids_1 + Ids_2 +... + Ids_m) of the drive currents Ids flowing through the drive transistors 121 (organic EL elements 127) in each row and the sum Iel_Sum (= Iel_1 + Iel_2 +. + Iel_m) and the on-resistance Ron_P of the p-
<問題点1:黒ウインドウパターン表示時>
図9は、駆動トランジスタ121のドレイン端Dを電源駆動パルスDSL で駆動する、つまり第1電位Vcc_Hと第2電位Vcc_Lとで切り替わる電源電圧で駆動する制御方式とする場合に生じ得る輝度ムラ(特に横クロストーク)の問題点を具体的に説明する図(その1)である。
<Problem 1: When displaying a black window pattern>
FIG. 9 shows luminance unevenness that can occur when the drain terminal D of the
ここでは、黒ウインドウパターンBWを表示したときに、画面とラインごとの動作を説明している。具体的には、画面の上部と下部に全白が表示される行を配し、画面中央部の黒が表示される行では、1水平期間における中央部の黒の表示期間とその左右に配される白の表示期間とが1:1となる50%表示をしたときの場合を示している。 Here, the operation for each screen and line when the black window pattern BW is displayed is described. Specifically, lines with all white displayed at the top and bottom of the screen are arranged, and lines with black at the center of the screen are arranged on the black display period at the center in one horizontal period and on the left and right. The case where 50% display in which the white display period is 1: 1 is shown.
この場合、ラインごとにp型トランジスタ402に流れる電流値は、画面の上部と下部に全白が表示される行と画面中央部の黒が表示される行とで異なってしまい、電源回路とは異なり駆動走査部105の出力回路400の出力インピーダンスを十分に小さくできない結果、電源供給線105DSL の実際の電位V105DSLも、画面の上部と下部に全白が表示される行(以下100%表示の行と称する)と、画面中央部の白と黒が表示される行(以下50%表示の行と称する)で異なってしまう。
In this case, the value of the current flowing through the p-
具体的には、式(4−1)に示すように、100%表示の行の発光電流Ielの総和Iel_Sum100 と50%表示の行の発光電流Ielの総和Iel_Sum50とでは2倍の差が生じる。このため、式(4−2),式(4−3)に示すように、100%表示の行の電位V105DSL100 と50%表示の行の電位V105DSL50との間には、その電流差に応じた電圧降下量の差が生じ、結果的に、100%表示の行であるのか50%表示の行であるのかによって、電源供給線105DSL の実際の第1電位Vcc_H(ここではV105DSLとする)が異なることとなる。表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することになるのである。
Specifically, as shown in Expression (4-1), there is a double difference between the sum Iel_Sum100 of the light emission current Iel in the 100% display row and the sum Iel_Sum50 of the light emission current Iel in the 50% display row. Therefore, as shown in the equations (4-2) and (4-3), the current difference between the potential V105DSL100 of the 100% display row and the potential V105DSL50 of the 50% display row depends on the current difference. A difference in voltage drop occurs, and as a result, the actual first potential Vcc_H (here, V105DSL) of the power supply line 105DSL differs depending on whether the line is a 100% display line or a 50% display line. It will be. The actual voltage V121D at the drain terminal D of the
<問題点2:黒ウインドウパターン表示時>
図10は、図9に示したように、100%表示の行と50%表示の行とで(つまり表示パターンによって)電源供給線105DSL の電圧V105DSL100 と電圧V105DSL50とが異なることに起因する駆動トランジスタ121の駆動電流Idsや有機EL素子127の発光電流Ielに与える問題点(特に横クロストーク)を具体的に説明する図(その2)である。
<Problem 2: When displaying black window pattern>
FIG. 10 shows a driving transistor caused by the difference between the voltage V105DSL100 and the voltage V105DSL50 of the power supply line 105DSL between the 100% display row and the 50% display row (that is, depending on the display pattern), as shown in FIG. FIG. 6 is a diagram (part 2) for specifically explaining problems (particularly lateral crosstalk) given to the drive current Ids of 121 and the light emission current Iel of the
画素回路Pは、通常、n型の駆動トランジスタ121を飽和状態で動作させて有機EL素子127を定電流駆動するようにしているため、駆動トランジスタ121のドレイン端Dに供給される電源電圧が変動しても、駆動トランジスタ121が飽和領域で動作している限りは駆動電流Idsに影響はないはずである。
Since the pixel circuit P normally operates the n-
しかしながら、列方向において、実際の発光電流Iel_Sum100,Iel_Sum50 の相違によってp型トランジスタ402のドレイン・ソース間の電圧Vdsに相違が生じることで行ごとに駆動トランジスタ121のドレイン端Dの電圧V121Dが異なると、駆動トランジスタ121が飽和領域で動作していても、実際には、図10(A)に示すように、アーリー効果のために、100%表示の行と50%表示の行とで、僅かに駆動電流Ids_100 ,Ids_50に相違が生じる(Ids_100 <Ids_50)。
However, if the voltage Vds between the drain and the source of the p-
50%表示の行(黒ウインドウが表示されているライン)と100%表示の行(黒ウインドウが表示されていないライン)とでは、第1電位Vcc_HがV105DSL50,V105DSL100 で異なり、その結果、50%表示の行では、黒表示部すなわち黒が表示されているカラム(列)と白表示部すなわち黒が表示されていないカラム(列)とでは僅かに駆動電流Idsが変動する。50%表示の行における白表示部の駆動電流IdsW_100 と50%表示の行における白表示部の駆動電流IdsW_50との間に僅かの差が生じることになる。 The first potential Vcc_H differs between V105DSL50 and V105DSL100 in the 50% display line (line in which the black window is displayed) and the 100% display line (line in which the black window is not displayed). As a result, 50% In the display row, the drive current Ids slightly varies between the black display portion, that is, the column displaying black, and the white display portion, ie, the column not displaying black. There is a slight difference between the drive current IdsW_100 of the white display portion in the 50% display row and the drive current IdsW_50 of the white display portion in the 50% display row.
具体的には、図10(B)に示すように、100%表示の行の発光電流Ielの総和Iel_Sum100 は、概ね、50%表示の行に対して2倍となっているので、第1電位Vcc_Hに対する電圧降下が50%表示の行よりも大きく、その結果、各画素回路Pの駆動電流Ids_1,…,Ids_mや発光電流Iel_1,…,Iel_mは、理想の電流値に対して僅かに減少するし、その減少の度合いが50%表示の行よりも大きい。もちろん、その総和Ids_Sum100 ,Iel_Sum100 も僅かに減少するし、その減少の度合いが50%表示の行よりも大きい。 Specifically, as shown in FIG. 10B, the sum Iel_Sum100 of the light emission current Iel in the 100% display row is almost twice as large as that in the 50% display row. The voltage drop with respect to Vcc_H is larger than the 50% display row. As a result, the drive currents Ids_1,..., Ids_m and the light emission currents Iel_1,. However, the degree of the decrease is larger than that of the 50% display line. Of course, the totals Ids_Sum100 and Iel_Sum100 are also slightly decreased, and the degree of the decrease is larger than that of the 50% display row.
したがって、図10(C)に示すように、同じ大きさの信号電位Vinに基づく白表示部であっても、100%表示の行では、理想的な動作電流での発光輝度に対して僅かに暗くなるし、その輝度減少の度合いが50%表示の行よりも大きい。100%表示の行の白表示部の表示の方が、50%表示の行の黒表示部分の左右に表示される白表示部よりも輝度減少の度合いが大きくより暗くなるので、表示画像上では、横クロストークとして視認される。なお、図10(C)では、各白表示部における黒ドットの密度の相違で、輝度減少の相違を示している。 Therefore, as shown in FIG. 10C, even in the white display portion based on the signal potential Vin of the same magnitude, the light emission luminance at the ideal operating current is slightly in the 100% display row. It becomes darker and the degree of brightness reduction is larger than that of the 50% display line. Since the white display portion of the 100% display row has a greater brightness reduction and darker than the white display portion displayed on the left and right of the black display portion of the 50% display row, , Visually recognized as crosstalk. In FIG. 10C, the difference in luminance reduction is indicated by the difference in density of black dots in each white display portion.
<改善手法:第1実施形態>
図11は、図10で説明した問題点を解消する有機EL表示装置の第1実施形態を示す図である。本実施形態の有機EL表示装置1は、図5に示した第2比較例の画素回路Pと同様に有機EL素子127の経時劣化による駆動電流変動を防ぐ回路(ブートストラップ回路)を搭載し、また駆動トランジスタ121の特性変動(閾値電圧ばらつきや移動度ばらつき)による駆動電流変動を防ぐ駆動方式を採用する点に特徴を有する。そのため、駆動タイミングとしては、図6〜図6Iに示した第2比較例と同じものが適用される。
<Improvement Method: First Embodiment>
FIG. 11 is a diagram showing a first embodiment of an organic EL display device that solves the problems described in FIG. Similar to the pixel circuit P of the second comparative example shown in FIG. 5, the organic
加えて、画素回路Pの第1実施形態においては、表示パターンによって電源供給線105DSL の電圧V105DSLが列方向に変動する影響が、駆動トランジスタ121のドレイン端Dの電圧V125Dでは緩和されるようにすることで、横クロストークを抑制する仕組みを採る点に特徴を有する。
In addition, in the first embodiment of the pixel circuit P, the influence that the voltage V105DSL of the power supply line 105DSL fluctuates in the column direction depending on the display pattern is reduced by the voltage V125D of the drain terminal D of the driving
すなわち、図9や図10で説明した問題点である、表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することに起因する表示輝度変動を防ぐ仕組みを採る。詳しくは、本実施形態の画素回路Pは、駆動トランジスタ121のドレイン端Dへの第1電位Vcc_Hおよび第2電位Vcc_Lの供給形式に関して、画素回路Pごとに、駆動電流Ids(すなわち発光電流Iel)に応じた電圧降下を駆動トランジスタ121のドレイン端Dに与える点に特徴を有する。
That is, a mechanism for preventing display luminance fluctuation caused by the fact that the actual voltage V121D at the drain terminal D of the driving
ここで、第1実施形態の有機EL表示装置1では、画素回路Pごとに駆動電流Idsや発光電流Ielに応じた電圧降下を駆動トランジスタ121のドレイン端Dに与えるに当たって、半導体素子の一例であるトランジスタの動作抵抗を利用する点に特徴を有する。
Here, the organic
具体的には、第1実施形態の有機EL表示装置1は、駆動走査部105からの電源供給線105DSL と各画素回路Pの駆動トランジスタ121のドレイン端Dとの間にカスコード接続の形態で設けられたnチャネル型のトランジスタ(補正トランジスタ512)を具備する電圧降下生成部510と、所定の大きさ(一定の値)の制御信号Vcnt1を生成する制御信号生成部520とを備える。制御信号生成部520は、全ての画素回路Pに対して共通に設け、行配線でゲート端Gと接続すればよい。
Specifically, the organic
電圧降下生成部510と制御信号生成部520とによって、信号電位Vinよる出力回路400での電圧降下の影響が駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようにする電源電位変動抑制部107の第1例が構成される。
By the voltage drop generation unit 510 and the control
制御信号Vcnt1の大きさは、補正トランジスタ512の動作抵抗によって生じるドレイン・ソース間の電圧降下量Vdsによって、表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することに起因する表示輝度変動をより確実に抑制できるように、最適な値に調整可能(Adjustable)な可変型の構成とするのが好ましい。可変対応とするか否かに関わらず、第1実施形態においては、補正トランジスタ512のゲート端Gには信号電位Vinに関わらず一定の制御信号Vcnt1が供給されるようにする。
The magnitude of the control signal Vcnt1 is such that the actual voltage V121D at the drain end D of the
補正トランジスタ512は、ドレイン端Dが電源供給線105DSL に接続され、ソース端Sが駆動トランジスタ121のドレイン端Dに接続されている。そして、第1実施形態の特徴点として、補正トランジスタ512のゲート端Gには、制御信号Vcnt1が制御信号生成部520から供給されるようになっている。
The
このように、電源供給線105DSL と駆動トランジスタ121のドレイン端Dとの間に、補正トランジスタ512をカスコード接続することで、補正トランジスタ512は、電流電圧変換部として機能し、そのゲート端Gに供給される制御信号Vcnt1に応じた動作抵抗R512(=f(Vcnt0))と駆動電流Ids(=発光電流Iel)との積に応じた電圧降下Vds(=R512*Ids=R512*Iel)を駆動トランジスタ121のドレイン端Dに与える。
As described above, the
その結果、画素回路Pごとに、駆動電流Ids(=発光電流Iel)に応じた電圧降下Vdsが補正トランジスタ512のドレイン・ソース間に発生する。具体的には、駆動トランジスタ121のドレイン端Dの電圧V121Dは、電源供給線105DSL の電圧V105DSLよりも補正トランジスタ512による電圧降下Vds(=R512*Ids=R512*Iel)の分だけ低下し、“V121D=V105DSL−Vds”となる。駆動トランジスタ121のドレイン端Dの電圧V121Dは、電源供給線105DSL に供給されている電圧V105DSLより低下した電圧となるのである。
As a result, for each pixel circuit P, a voltage drop Vds corresponding to the drive current Ids (= light emission current Iel) occurs between the drain and source of the
もちろん、駆動電流Ids(=発光電流Iel)が大きい程、補正トランジスタ512による電圧降下Vdsが大きく駆動トランジスタ121のドレイン端Dの電圧V121Dの低下が大きくなる一方、駆動電流Ids(=発光電流Iel)が小さい程、補正トランジスタ512による電圧降下Vdsが小さく駆動トランジスタ121のドレイン端Dの電圧V121Dの低下は小さい。
Of course, the larger the drive current Ids (= light emission current Iel), the greater the voltage drop Vds due to the
このように、第1実施形態の有機EL表示装置1では、補正トランジスタ512を電流電圧変換部として機能させることで、画素回路Pごとに補正トランジスタ512による電圧降下量Vdsを駆動電流Ids(=発光電流Iel)に応じて自動的に調整するようにした。表示パターンに応じて駆動電流Ids(=発光電流Iel)が画素回路Pごとに異なるので、駆動トランジスタ121のドレイン端Dの電圧V121Dが画素回路Pごとに調整される。
As described above, in the organic
なお、回路構成をコンパクトにするべく、行内で、複数の画素回路Pに対して1つの補正トランジスタ512を共有するように配置する構成を採ることも考えられる。しかしながら、この場合、他の画素回路Pの電流Ids,Ielの影響を受けるので、十分な補正効果が得られない、適正な補正動作が行なわれない、これらの結果としてエッジ部での鮮鋭度が低下するなどの新たな問題点が生じるので得策ではない。
In order to make the circuit configuration compact, it is conceivable to adopt a configuration in which one
第1電位Vcc_H用の供給端400Hと駆動トランジスタ121のドレイン端Dとの間に補正トランジスタ512を配し、さらに、そのゲート端Gを制御信号生成部520で適正化された制御信号Vcnt1で制御することで、信号電位Vinによる出力回路400のp型トランジスタ402での電圧降下の影響が、駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようになる。その結果として、画素回路Pごとに発光輝度が自動的に調整されるので、たとえばウインドウパターン表示時に生じ得る横クロストークが改善されるようになる。以下この点について、その原理などを詳細に説明する。
The
<改善手法:第1実施形態の動作>
図12および図13は、図11に示した第1実施形態の有機EL表示装置1における電圧降下生成部510の動作と効果を説明する図である。
<Improvement method: operation of the first embodiment>
12 and 13 are diagrams for explaining the operation and effect of the voltage drop generation unit 510 in the organic
図10においても説明したが、実際の発光電流Iel_Sum100,Iel_Sum50 の相違によってp型トランジスタ402のドレイン・ソース間の電圧Vdsに相違が生じ、駆動トランジスタ121が飽和領域で動作していても、実際には、図12(A)に示すように、アーリー効果のために、100%表示の行と50%表示の行とで、僅かに駆動電流Ids_100 ,Ids_50に相違が生じる(Ids_100 <Ids_50)。
Although described with reference to FIG. 10, even if the
加えて、図11に示した第1実施形態の有機EL表示装置1においては、画素回路Pごとに補正トランジスタ512を電源供給線105DSL と駆動トランジスタ121のドレイン端Dとの間に具備しているので、図12(A)および図13に示すように、先ず、50%表示の行における駆動トランジスタ121のドレイン端Dでは、白表示画素では、その行の電源供給線105DSL の電圧V105DSL50よりも補正トランジスタ512による電圧降下Vds_50W(=R512*Ids_50W)の分だけさらに低下し“V121D_50W=V105DSL50−R512*Ids_50W”となるのに対して、黒表示画素ではIds_50B≒0と考えてよく“V121D_50B=V105DSL50”となる。
In addition, in the organic
表示パターンによって電源供給線105DSL の電圧V105DSLが変動する影響が駆動トランジスタ121のドレイン端Dの電圧V125Dでは緩和される方向に作用する。補正トランジスタ512を設けない場合には表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動するが、画素回路Pごとに補正トランジスタ512を設けることで駆動電流Ids(すなわち発光電流Iel)に応じた電圧降下がそのドレイン・ソース間に生じるので、表示パターンによる駆動トランジスタ121のドレイン端Dの電圧差が小さくなる。
The influence that the voltage V105DSL of the power supply line 105DSL fluctuates depending on the display pattern acts in such a direction that the voltage V125D at the drain terminal D of the driving
制御信号Vcnt1を最適な値に設定することで、ウインドウパターンに関わらず駆動トランジスタ121のドレイン端Dの電圧が一定に維持され、表示パターンに起因する表示輝度変動が抑制される。これにより、ウインドウパターンの有無に関わらず発光輝度が調整され、横クロストークが防止できる。
By setting the control signal Vcnt1 to an optimum value, the voltage at the drain terminal D of the
たとえば、図12(A)に示すように、50%表示の行における白表示画素の実際の駆動電流Ids_50Wは、V105DSL50における動作電流Ids_50 よりもさらに低下することになる(Ids_50W<Ids_50 )。これにより、図12(B),(C)に示すように、50%表示の行では、補正トランジスタ512を設けていない場合に比べて、白表示画素の輝度減少の度合いが少し強められることになる。
For example, as shown in FIG. 12A, the actual drive current Ids_50W of the white display pixels in the 50% display row is further reduced than the operating current Ids_50 in V105DSL50 (Ids_50W <Ids_50). As a result, as shown in FIGS. 12B and 12C, in the 50% display row, the degree of luminance reduction of the white display pixels is slightly increased as compared with the case where the
このことは、100%表示の行における白表示画素の輝度が、補正トランジスタ512を設けていない場合と同じであるとした場合、50%表示行の白表示画素の輝度減少の度合いが100%表示行での白表示画素の輝度減少の度合いに近づくことを意味する。この結果、50%表示の行における白表示画素の発光輝度をより低下させることで、100%表示の行における白表示画素の発光輝度との差を小さくすることができ、横クロストークが防止できることとなる。
If the brightness of the white display pixels in the 100% display row is the same as that in the case where the
ここで、100%表示の行においても、補正トランジスタ512が設けられているので、この点を考慮する必要がある。すなわち、100%表示の行では全てが白表示画素となる。この白表示画素における駆動トランジスタ121のドレイン端Dでは、図12(A)および図13に示すように、その行の電源供給線105DSL の電圧V105DSL100 よりも補正トランジスタ512による電圧降下Vds_100W (=R512*Ids_100W )の分だけさらに低下し“V121D_100W =V105DSL100 −R512*Ids_100W ”となる。その結果、図12(A)に示すように、100%表示の行における白表示画素の実際の駆動電流Ids_100W は、V105DSL100 における動作電流Ids_100よりもさらに低下することになる(Ids_100W <Ids_100)。
Here, since the
これにより、100%表示の行では、補正トランジスタ512を設けていない場合に比べて、白表示画素の輝度が低下することになる。この場合、50%表示の行における白表示画素の発光輝度をより低下させることによる横クロストーク防止の効果が相殺されてしまうことになる。
As a result, in the 100% display row, the luminance of the white display pixel is lower than that in the case where the
しかしながら、この100%表示の行における補正トランジスタ512のVds(=R512*Ids_100W )による輝度低下が、50%表示の行における補正トランジスタ512のVds(=R512*Ids_50W )による輝度低下よりも小さければ、横クロストーク防止の効果は得られる。
However, if the luminance reduction due to Vds (= R512 * Ids_100W) of the
なお、第1実施形態の有機EL表示装置1においては、電圧降下生成部510として、電流電圧変換部として機能する補正トランジスタ512を使用していたが、これは一例に過ぎず、所定の動作抵抗を持ち、その動作抵抗と駆動電流Ids(=発光電流Iel)との積に応じた電圧降下Vds(=R512*Ids=R512*Iel)を発生し得るものである限り、様々な素子(半導体素子に限らない)を使用することができる。一例としては、ダイオード素子を使用できる。このダイオード素子は、トランジスタのゲート端Gとドレイン端Dとを接続した構成のものとしてもよい。
In the organic
また、トランジスタやダイオード素子などの半導体素子に限らず、抵抗素子を使用してもよい。抵抗素子を使用する場合、表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することに起因する表示輝度変動をより確実に抑制できるように、その抵抗値を最適な値に設定する。ただし、プロセス的には、抵抗素子よりも半導体素子の方が作り込みが容易である。
Moreover, not only semiconductor elements, such as a transistor and a diode element, you may use a resistive element. When a resistance element is used, the resistance value is set so that the display luminance fluctuation caused by the actual voltage V121D at the drain terminal D of the driving
また、ダイオード素子を使用する場合、電圧−電流特性の傾きで規定される動作抵抗を利用することになる。表示パターンに応じて駆動トランジスタ121のドレイン端Dの実際の電圧V121Dが行単位で変動することに起因する表示輝度変動をより確実に抑制できるようにするには、プロセス的に、その傾きを最適な値に調整することになる。
In addition, when a diode element is used, an operating resistance defined by the slope of the voltage-current characteristic is used. In order to more surely suppress the display luminance fluctuation caused by the fluctuation of the actual voltage V121D at the drain end D of the driving
これに対して、第1実施形態の有機EL表示装置1のように、補正トランジスタ512を使用すれば、制御信号生成部520を設けて、そのゲート端Gに供給する制御信号Vcnt1を適正化することができる利点がある。必要に応じて、信号電位Vinに基づき動的に調整することも可能となる。後述する第2実施形態の有機EL表示装置1では、この動的な調整を適用したものである。
On the other hand, if the
<改善手法:第2実施形態>
図14は、図10で説明した問題点を解消する有機EL表示装置の第2実施形態を示す図である。第2実施形態の有機EL表示装置1では、画素回路Pごとに駆動電流Idsや発光電流Ielに応じた電圧降下を駆動トランジスタ121のドレイン端Dに与えるに当たって、半導体素子の一例であるトランジスタの動作抵抗を利用する点(第1実施形態の画素回路Pと同じ)に特徴を有するとともに、そのゲート端Gを映像信号Vsig (特に信号電位Vin)に応じて動的に制御する点に特徴を有する。
<Improvement Method: Second Embodiment>
FIG. 14 is a diagram showing a second embodiment of an organic EL display device that solves the problem described in FIG. In the organic
具体的には、第1実施形態の制御信号生成部520に代えて、制御信号Vcnt2を生成する制御信号生成部522を備える。制御信号生成部522には、映像信号Vsig が供給されるようになっている。制御信号生成部522は、全ての画素回路Pに対して共通に設け、行配線で行ごとに各補正トランジスタ512のゲート端Gと接続すればよい。
Specifically, a control
電圧降下生成部510と制御信号生成部522とによって、信号電位Vinよる出力回路400での電圧降下の影響が駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようにする電源電位変動抑制部107の第2例が構成される。
The voltage drop generation unit 510 and the control
制御信号生成部522は、入力された映像信号Vsig の信号電位Vinに基づき、行ごとに、あるいは画素回路Pごとに、さらに好ましくは行ごとにかつ画素回路Pごとに、表示パターンに関わらず駆動トランジスタ121のドレイン端Dの電圧V121Dが一定に維持される方向に制御信号Vcnt2を調整する点に特徴を有する。つまり、駆動トランジスタ121のドレイン端Dにおける表示パターンによる電圧変動が抑制されるように、さらに好ましくは表示パターンに関わらずドレイン端Dの電圧V121Dが一定となるように、信号電位Vinに基づいて動的に調整するのである。
The control
電源供給線105DSL と駆動トランジスタ121のドレイン端Dとの間に、補正トランジスタ512をカスコード接続することで、補正トランジスタ512は、電流電圧変換部として機能し、そのゲート端Gに供給される制御信号Vcnt2に応じた動作抵抗R512(=f(Vcnt1))と駆動電流Ids(=発光電流Iel)との積に応じた電圧降下Vds(=R512*Ids=R512*Iel)を駆動トランジスタ121のドレイン端Dに与えるという点では、第1実施形態の画素回路Pと共通するが、行ごとに表示パターンに応じた動作抵抗R512となるように制御信号Vcnt2を調整する点で異なる。
By correcting the
第1電位Vcc_H用の供給端400Hと駆動トランジスタ121のドレイン端Dとの間に補正トランジスタ512を配し、さらに、そのゲート端Gを制御信号生成部522で信号電位Vinに応じて適正化した制御信号Vcnt2で制御することで、信号電位Vinによる出力回路400のp型トランジスタ402での電圧降下の影響が、駆動トランジスタ121の電源供給端としてのドレイン端Dでは抑制されるようになる。
The
表示パターンに応じた電源供給線105DSL の電圧V105DSLの変動を相殺するように動作抵抗R512が信号電位Vinに応じて動的に調整され、その結果として、駆動トランジスタ121のドレイン端Dの電圧V121Dの変動が緩和される。信号電位Vinに対する制御信号Vcnt2の大きさ(ゲイン)を適正に設定することで、最適な状態では、駆動トランジスタ121のドレイン端Dの電圧V121Dが表示パターンに関わらず一定に維持されるようになる。
The operating resistance R512 is dynamically adjusted according to the signal potential Vin so as to cancel the fluctuation of the voltage V105DSL of the power supply line 105DSL according to the display pattern. As a result, the voltage V121D of the drain terminal D of the driving
<改善手法:第2実施形態の動作>
図15は、図14に示した第2実施形態の有機EL表示装置1における電圧降下生成部522の動作と効果を説明する図である。
<Improvement method: operation of the second embodiment>
FIG. 15 is a diagram for explaining the operation and effect of the voltage
行ごとに表示パターンに応じた動作抵抗R512となるように制御信号Vcnt2を調整するに当たっては、表示パターンに関わらず駆動トランジスタ121のドレイン端Dの電圧V121Dが一定となるように、1行分の信号電位の状態を表しす平均値や中央値などの指標値を使って補正トランジスタ512の動作抵抗R512を制御する制御信号Vcnt2を生成する。
In adjusting the control signal Vcnt2 so that the operating resistance R512 according to the display pattern is set for each row, the voltage V121D at the drain terminal D of the
以下では、1行分の信号電位Vinの平均値Vin_Aveに応じて制御信号Vcnt2を発生するようにするものとして説明する。たとえば、100%表示の行用の制御信号Vcnt2_100の方が50%表示の行用の制御信号Vcnt2_50 よりも低くすることで、100%表示の行における補正トランジスタ512の動作抵抗R512_100の方が50%表示の行における補正トランジスタ512の動作抵抗R512_50 よりも小さくなるようにする(R512_50 >R512_100)。
In the following description, it is assumed that the control signal Vcnt2 is generated according to the average value Vin_Ave of the signal potential Vin for one row. For example, when the control signal Vcnt2_100 for the 100% display row is set lower than the control signal Vcnt2_50 for the 50% display row, the operating resistance R512_100 of the
その結果、信号電位Vinが同じであっても、1行分の信号電位Vinの平均値Vin_Aveが大きい行ほどより小さな電圧降下Vdsが補正トランジスタ512のドレイン・ソース間に発生し、駆動トランジスタ121のドレイン端Dの電圧V121Dが、表示パターンによる変動が抑制されるように(好ましくは表示パターンに関わらず一定となるように)動的に調整される。
As a result, even if the signal potential Vin is the same, a smaller voltage drop Vds is generated between the drain and source of the
具体的には、50%表示の行と100%表示の行の各白表示部においては、50%表示の行の補正トランジスタ512による電圧降下Vds_50Wの方が大きく駆動トランジスタ121のドレイン端Dの電圧V121Dの低下が大きくなる一方、100%表示の行の補正トランジスタ512による電圧降下Vds_100W の方が小さく駆動トランジスタ121のドレイン端Dの電圧V121Dの低下は小さい。
Specifically, in each white display portion of the 50% display row and the 100% display row, the voltage drop Vds_50W due to the
100%表示の行と50%表示の行における実際の電源供給線105DSL の電圧V105DSL_100,V105DSL_50 の第1電位Vcc_Hに対する変動が駆動トランジスタ121のドレイン端Dに与える影響を相殺する方向に動作することになり、電圧V121D_50Wと電圧V121D_100W とが一致する方向に作用する。駆動トランジスタ121のドレイン端Dの電圧V121Dを一定に維持する方向に作用するので、1行分の信号電位Vinの平均値Vin_Aveに対する制御信号Vcnt2の大きさ(ゲイン)を最適化することで、表示パターンに関わらず電位V105DSLを一定に維持することが可能となる。
In the 100% display row and the 50% display row, the actual power supply line 105DSL operates in a direction that cancels out the influence of the fluctuations of the voltages V105DSL_100 and V105DSL_50 with respect to the first potential Vcc_H on the drain terminal D of the
表示パターンに関わらず電位V105DSLを一定に維持できれば、駆動電流Idsの差は生じないので、横クロストークが防止できることとなる。 If the potential V105DSL can be kept constant regardless of the display pattern, a difference in the drive current Ids does not occur, so that horizontal crosstalk can be prevented.
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various changes or improvements can be added to the above-described embodiment without departing from the gist of the invention, and embodiments to which such changes or improvements are added are also included in the technical scope of the present invention.
また、上記の実施形態は、クレーム(請求項)に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。 Further, the above-described embodiments do not limit the invention according to the claims (claims), and all combinations of features described in the embodiments are not necessarily essential to the solution means of the invention. Absent. The embodiments described above include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. Even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment, as long as an effect is obtained, a configuration from which these some constituent requirements are deleted can be extracted as an invention.
<駆動タイミングの変形例>
たとえば、電源供給線105DSL の電位が第2電位Vcc_Lから第1電位Vcc_Hに遷移するタイミングを映像信号Vsig の非有効期間である基準電位Voの期間としつつ、様々な変形が可能である。
<Modification of drive timing>
For example, various modifications can be made while setting the timing at which the potential of the power supply line 105DSL transitions from the second potential Vcc_L to the first potential Vcc_H as the period of the reference potential Vo, which is the ineffective period of the video signal Vsig.
たとえば、第1の変形例として、図示を割愛するが、図6に示した駆動タイミングに対して、サンプリング期間&移動度補正期間Hの設定方法を変形することができる。具体的には、先ず映像信号Vsig が基準電位Voから信号電位Vinに遷移するタイミングt15Vを図6に示した駆動タイミングよりも1水平期間の後半側にシフトさせて、有効期間である信号電位Vinの期間を狭くする。 For example, as a first modification, although not shown, the setting method of the sampling period & mobility correction period H can be modified with respect to the drive timing shown in FIG. Specifically, first, the timing t15V at which the video signal Vsig changes from the reference potential Vo to the signal potential Vin is shifted to the latter half of one horizontal period from the driving timing shown in FIG. Narrow the period.
また、閾値補正動作の完了時(閾値補正期間Eの完了時)には、先ず、書込駆動パルスWSをアクティブHにしたままで、水平駆動部106により映像信号線106HSに映像信号Vsig の信号電位Vinを供給して(t16)、書込駆動パルスWSをインアクティブLにするまで(t17)の間を、保持容量120への画素信号Vsig の書き込み期間とする。この信号電位Vinは駆動トランジスタ121の閾値電圧Vthに足し込む形で保持される。この結果、駆動トランジスタ121の閾値電圧Vthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正動作によって、保持容量120に保持されるゲート・ソース間電圧Vgsは“Vsig +Vth”となる。また、同時に、信号書込期間t16〜t17で移動度補正を実行する。すなわち、タイミングt16〜t17は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
When the threshold correction operation is completed (when the threshold correction period E is completed), the
なお、この移動度補正を実行する期間t16〜t17では、有機EL素子127は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間t16〜t17では、駆動トランジスタ121のゲート端Gが映像信号Vsig のレベルに固定された状態で、駆動トランジスタ121に駆動電流Idsが流れる。以下、図6に示した駆動タイミングと同様である。
In the period from t16 to t17 in which the mobility correction is performed, the
第1の変形例の駆動タイミングでも、駆動トランジスタ121のドレイン端Dに対する電源供給のスイッチング動作は図6に示した駆動タイミングと完全に同じであり、輝度ムラ(特に横クロストーク)に対する抑制効果は前述の本実施形態と同様に享受できる。
Even at the driving timing of the first modification, the switching operation of the power supply to the drain terminal D of the driving
各駆動部(104,105,106)は、水平駆動部106が映像信号線106HSに供給する映像信号Vsig と書込走査部104が供給する書込駆動パルスWSとの相対的な位相差を調整して、移動度補正期間を最適化することができる。
Each drive unit (104, 105, 106) adjusts the relative phase difference between the video signal Vsig supplied from the
ただし、書込み&移動度補正準備期間Gが存在せずに、タイミングt16V〜t17Wがサンプリング期間&移動度補正期間Hとなる。このため、書込走査線104WSや映像信号線106HSの配線抵抗や配線容量の距離依存の影響に起因する波形特性の相違がサンプリング期間&移動度補正期間Hに影響を与えてしまう可能性がある。画面の書込走査部104に近い側と遠い側(すなわち画面の左右)でサンプリング電位や移動度補正時間が異なることになるので、画面の左右で輝度差が生じ、シェーディングとして視認される難点が懸念される。
However, the writing & mobility correction preparation period G does not exist, and the timing t16V to t17W becomes the sampling period & mobility correction period H. For this reason, a difference in waveform characteristics due to the influence of the wiring resistance and wiring capacitance of the write scanning line 104WS and the video signal line 106HS may affect the sampling period & mobility correction period H. . Since the sampling potential and the mobility correction time are different between the side closer to the
また、第2の変形例として、電源供給線530DSL のオフタイミング(第2電位Vcc_L側への遷移タイミング)に変更を加えることもできる。具体的には、当該行のオフタイミングとオンタイミングの双方を同じ水平期間にすることができる。たとえば、書込駆動パルスWSをアクティブHにするタイミングt13W以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブLでありサンプリングトランジスタ125が非導通状態である一方、電源駆動パルスDSL は高電位側の第1電位Vcc_Hにあるので、映像信号線106HSの電位に関わらず、前フィールドの動作によって保持容量120に保持されている電圧状態(駆動トランジスタ121のゲート・ソース間電圧Vgs)に応じて有機EL素子127に駆動トランジスタ121から駆動電流Idsが供給され、有機EL素子127が発光状態にある。
Further, as a second modification, it is possible to change the off timing (transition timing to the second potential Vcc_L side) of the power supply line 530DSL. Specifically, both the off timing and the on timing of the row can be set to the same horizontal period. For example, in the light emission period of the previous field before the timing t13W when the write drive pulse WS is made active H, the write drive pulse WS is inactive L and the
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがインアクティブLからアクティブHに切り替わる(t13W)。このとき、映像信号線106HSにおける映像信号Vsig の電位を基準電位Voにしておくことで(t13V)、駆動トランジスタ121のゲート電位Vgが初期化される。駆動トランジスタ121のゲート端Gとソース端Sとの間には保持容量120が接続されており、その保持容量Csによる効果によって、駆動トランジスタ121のゲート電位(Vg)の変動にソース電位(Vs)が連動する。この期間をゲート初期化期間と称する。
Thereafter, a new field of line sequential scanning is entered, and first, the write drive pulse WS is switched from inactive L to active H (t13W). At this time, by setting the potential of the video signal Vsig in the video signal line 106HS to the reference potential Vo (t13V), the gate potential Vg of the
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を低電位側の第2電位Vcc_Lにする(t_off:オフタイミングt11に相当する)。これにより、駆動トランジスタ121への電源供給が停止し、駆動トランジスタ121のソース電位Vsが概ね第2電位Vcc_Lに初期化される。この期間をソース初期化期間と称する。ゲート初期化期間とソース初期化期間とを合わせて、駆動トランジスタ121のゲート電位Vgとソース電位Vsを初期化する閾値補正準備期間とも称する。
Next, with the write drive pulse WS kept active H, the power drive pulse DSL applied to the power supply line 105DSL is set to the second potential Vcc_L on the low potential side (t_off: corresponding to the off timing t11). As a result, power supply to the driving
このように、駆動トランジスタ121のゲート電位Vgおよびソース電位Vsを初期化することで、閾電圧補正動作の準備が完了する。この後、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hにするまで(t14)の期間t13V〜t14が初期化期間となる。
In this way, by preparing the gate potential Vg and the source potential Vs of the
次に、書込駆動パルスWSをアクティブHにしたままで、電源供給線105DSL に与える電源駆動パルスDSL を第1電位Vcc_Hにする(t14)。これにより、ドレイン電流が保持容量120に流れ込み、駆動トランジスタ121の閾電圧Vthを補正(キャンセル)する閾値補正期間に入る。以下、図6に示した駆動タイミングやそれに対する第1の変形例と同様である。
Next, the power supply drive pulse DSL applied to the power supply line 105DSL is set to the first potential Vcc_H while the write drive pulse WS remains active H (t14). As a result, the drain current flows into the
この第2の変形例の駆動タイミングでは、ともに映像信号Vsig の基準電位Voの期間に電源スイッチング動作をさせており、またこのときにはサンプリングトランジスタ125をオンさせて駆動トランジスタ121のゲート端Gを基準電位Voに固定してローインピーダンス化しており電源パルス(電源走査線105DS上の電源走査パルスDSやそれに基づく電源供給線530DSL 上の電源駆動パルスDSL )に起因するカップリングノイズに対する耐性が向上する。
At the drive timing of the second modification, both power supply switching operations are performed during the period of the reference potential Vo of the video signal Vsig. At this time, the
<画素回路の変形例>
また、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、図11や図14に示した画素回路Pがnチャネル型のトランジスタを用いて構成しているのに対し、pチャネル型のトランジスタを用いて画素回路Pを構成する。これに合わせて映像信号Vsig の基準電位Voに対する信号電位Vinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
<Modification of Pixel Circuit>
In addition, since “dual theory” holds in circuit theory, the pixel circuit P can be modified from this viewpoint. In this case, although illustration is omitted, first, the pixel circuit P shown in FIGS. 11 and 14 is configured using an n-channel transistor, whereas the pixel circuit P using a p-channel transistor is used. Configure. In accordance with this, a change according to the dual reason is made, such as reversing the polarity of the signal potential Vin with respect to the reference potential Vo of the video signal Vsig and the magnitude relation of the power supply voltage.
たとえば「双対の理」に従った変形態様の画素回路Pでは、pチャネル型の駆動トランジスタ(以下p型駆動トランジスタ121pと称する)のゲート端Gとソース端Sとの間に保持容量120を接続し、p型駆動トランジスタ121pのソース端Sを直接に有機EL素子127のカソード端Kに接続する。有機EL素子127のアノード端Aは基準電位としてのアノード電位Vanode する。このアノード電位Vanode は、基準電位を供給する全画素共通の基準電源(高電位側)に接続する。
For example, in the pixel circuit P having a modification according to the “dual theory”, the
p型駆動トランジスタ121pは、そのドレイン端Dに低電圧側の第1電位Vcc_Lが供給されたときに有機EL素子127を発光させる駆動電流Idsを流す。このため、p型駆動トランジスタ121pのドレイン端Dは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL にp型対応の電圧降下生成部510pを介して接続する。電圧降下生成部510pには、p型駆動トランジスタ121pに対してpチャネル型の補正トランジスタ(以下p型補正トランジスタ512p)をカスコード接続で配置する。p型補正トランジスタ512pは前述の補正トランジスタ512と同様の機能をなすもので、そのゲート端Gには、前述の制御信号生成部520や制御信号生成部522と同様の構成要素から制御信号を供給する。
The p-type drive transistor 121p passes a drive current Ids that causes the
電源供給線105DSL は、電源供給線105DSL そのものが、p型駆動トランジスタ121pに対しての電源供給能力を備える。駆動走査部105は、p型駆動トランジスタ121pのドレイン端D側に対して、電源電圧に相当する低電圧側の第1電位Vcc_Lと高電圧側の第2電位Vcc_Hとを切り替えて供給する。換言すれば、図11や図14に示した画素回路Pを駆動する駆動走査部105はアクティブHの電力供給能力を持つのに対して、双対の理を適用した変形例の画素回路Pを駆動する駆動走査部105はアクティブLの電力供給能力を持つ。第2電位Vcc_Hとしては、映像信号線106HSにおける映像信号Vsig の基準電位Voより十分高い電位とする。
The power supply line 105DSL itself has a power supply capability for the p-type drive transistor 121p. The
pチャネル型のサンプリングトランジスタ125は、ゲート端Gを書込走査部104からの書込走査線104WSに接続し、ソース端Sを映像信号線106HSに接続し、ドレイン端Dをp型駆動トランジスタ121pのゲート端Gに接続する。そのゲート端Gには、書込走査部104からアクティブLの書込駆動パルスWSを供給する。
The p-channel
このような双対の理を適用した変形例の有機EL表示装置においても、表示パターンによって電源供給線105DSL の電圧V105DSLが変動する影響がp型駆動トランジスタ121pのドレイン端Dの電圧V125Dでは緩和されるようにすることで、横クロストークを抑制する仕組みを適用できるし、もちろん、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することもできる。 Even in the organic EL display device of the modified example to which such duality is applied, the influence of the voltage V105DSL of the power supply line 105DSL fluctuating depending on the display pattern is mitigated by the voltage V125D of the drain terminal D of the p-type drive transistor 121p. By doing so, a mechanism for suppressing lateral crosstalk can be applied, and of course, a threshold correction operation, a mobility correction operation, and a bootstrap operation can also be executed.
なお、ここで説明した変形例は、図11や図14に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部104での線順次走査に合わせて各水平周期内で基準電位Voと信号電位Vinで切り替わる映像信号Vsig が映像信号線106HSに伝達されるように駆動を行なうもの全てに、前述の図11や図14にて説明したように、表示パターンによって電源供給線105DSL の電圧V105DSLが変動する影響がp型駆動トランジスタ121pのドレイン端Dの電圧V125Dでは緩和されるようにすることで横クロストークを抑制するという本実施形態の思想を適用することができる。
In addition, although the modification demonstrated here adds the change according to "the dual reason" with respect to the structure shown in FIG.11 and FIG.14, the method of a circuit change is limited to this is not. In performing the threshold correction operation, the video signal Vsig switched between the reference potential Vo and the signal potential Vin within each horizontal period in accordance with the line sequential scanning in the
1…有機EL表示装置、100…表示パネル部、101…基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DS…駆動走査線、105DSL …電源供給線、106…水平駆動部、106HS…映像信号線、107…電源電位変動抑制部、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、400…出力回路、402…p型トランジスタ、404…n型トランジスタ、510…電圧降下生成部、512…補正トランジスタ、520,522…制御信号生成部、Cel…有機EL素子の寄生容量、DSL …電源駆動パルス、P…画素回路、Vsig …映像信号、Vin…信号電位、Vo…基準電位、Vcc_H…第1電位、Vcc_L…第2電位、WS…書込駆動パルス
DESCRIPTION OF
Claims (15)
前記サンプリングトランジスタを水平周期で順次制御することで前記画素回路を線順次走査して、1行分の各保持容量に映像信号の信号電位に応じた情報を書き込む書込走査部、および前記書込走査部での前記線順次走査に合わせて1行分の各画素回路に、駆動電流を前記電気光学素子に流すために使用される第1電位用の供給端からの当該第1電位と、当該第1電位とは異なる第2電位用の供給端からの当該第2電位とを切り替えて出力する出力回路を有する駆動走査部を具備する制御部と、
前記第1電位用の供給端と前記駆動トランジスタの前記電源供給端との間に設けられ、自身の動作抵抗に前記駆動トランジスタの動作電流が流れることで生じる電圧降下を利用して、前記信号電位による前記出力回路での電圧降下の影響が前記駆動トランジスタの前記電源供給端では抑制されるようにする電源電位変動抑制部と
を備えることを特徴とする表示装置。 A driving transistor for generating a driving current, a holding capacitor connected between a control input terminal and an output terminal of the driving transistor, an electro-optic element connected to an output terminal of the driving transistor, and sampling for writing a signal to the holding capacitor A pixel circuit that includes a transistor and emits a driving current based on a signal held in the holding capacitor by the driving transistor and flows through the electro-optical element is arranged in a matrix. A pixel array section;
A write scanning section for sequentially scanning the pixel circuits by sequentially controlling the sampling transistors in a horizontal period and writing information corresponding to a signal potential of a video signal to each holding capacitor for one row; and the writing The first potential from the supply terminal for the first potential used to flow a driving current to the electro-optic element to each pixel circuit for one row in accordance with the line sequential scanning in the scanning unit, A control unit including a drive scanning unit having an output circuit that switches and outputs the second potential from the supply terminal for the second potential different from the first potential;
The signal potential is provided between a supply terminal for the first potential and the power supply terminal of the drive transistor, and uses the voltage drop caused by the operation current of the drive transistor flowing through its operation resistance. And a power supply potential fluctuation suppressing section that suppresses an influence of a voltage drop in the output circuit due to the power supply terminal of the drive transistor.
前記駆動電流を前記電気光学素子に流すために使用される第1電位用の供給端からの当該第1電位が前記画素回路に供給されかつ映像信号における基準電位が前記サンプリングトランジスタに供給されている時間帯で前記サンプリングトランジスタを導通させることで前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量に保持するための閾値補正動作を行なうのに先立ち、前記第1電位とは異なる第2電位用の供給端からの当該第2電位が前記画素回路に供給されかつ前記サンプリングトランジスタに前記基準電位が供給されている時間帯で前記サンプリングトランジスタを導通させて前記閾値補正動作用の準備動作を行なうように制御する制御部と、
前記第1電位用の供給端と前記駆動トランジスタの前記電源供給端との間に設けられ、自身の動作抵抗に前記駆動トランジスタの動作電流が流れることで生じる電圧降下を利用して、前記信号電位による前記出力回路での電圧降下の影響が前記駆動トランジスタの前記電源供給端では抑制されるようにする電源電位変動抑制部と
を備えることを特徴とする表示装置。 A driving transistor for generating a driving current, a holding capacitor connected between a control input terminal and an output terminal of the driving transistor, an electro-optic element connected to an output terminal of the driving transistor, and sampling for writing a signal to the holding capacitor A pixel circuit that includes a transistor and emits a driving current based on a signal held in the holding capacitor by the driving transistor and flows through the electro-optical element is arranged in a matrix. A pixel array section;
The first potential from the supply terminal for the first potential used to flow the driving current to the electro-optic element is supplied to the pixel circuit, and the reference potential in the video signal is supplied to the sampling transistor. Prior to performing a threshold correction operation for holding a voltage corresponding to the threshold voltage of the driving transistor in the holding capacitor by conducting the sampling transistor in a time zone, the second potential different from the first potential is used. The preparatory operation for the threshold value correcting operation is performed by turning on the sampling transistor in a time zone in which the second potential from the supply terminal is supplied to the pixel circuit and the reference potential is supplied to the sampling transistor. A control unit for controlling
The signal potential is provided between a supply terminal for the first potential and the power supply terminal of the drive transistor, and uses the voltage drop caused by the operation current of the drive transistor flowing through its operation resistance. And a power supply potential fluctuation suppressing section that suppresses an influence of a voltage drop in the output circuit due to the power supply terminal of the drive transistor.
前記電源電位変動抑制部は、前記画素回路ごとに、前記電源供給線と前記駆動トランジスタの電源供給端との間に配された、自身の動作抵抗と前記駆動トランジスタに流れる電流との積で表される電圧降下を発生する電流電圧変換部を有する
ことを特徴とする請求項1または2に記載の表示装置。 For each row, the output circuit, and a power supply line for connecting the output circuit and the pixel circuit for one row,
The power supply potential fluctuation suppressing unit is represented by the product of its own operating resistance and the current flowing through the drive transistor, which is arranged between the power supply line and the power supply end of the drive transistor for each pixel circuit. The display device according to claim 1, further comprising a current-voltage converter that generates a voltage drop.
ことを特徴とする請求項1または2に記載の表示装置。 The display device according to claim 1, wherein the current-voltage conversion unit includes a correction transistor arranged in a cascode connection between the power supply line and a power supply end of the drive transistor.
ことを特徴とする請求項4に記載の表示装置。 The display device according to claim 4, wherein a constant voltage is supplied to a gate terminal of the correction transistor regardless of a signal potential.
をさらに有することを特徴とする請求項4に記載の表示装置。 The display device according to claim 4, wherein the power supply potential fluctuation suppressing unit further includes a control signal generation unit that generates a control signal for controlling an operating resistance of the current-voltage conversion unit.
をさらに有することを特徴とする請求項4に記載の表示装置。 The power supply potential fluctuation suppressing unit is a control signal for controlling the operating resistance of the current-voltage converter so that voltage fluctuation due to a display pattern at the power supply end of the driving transistor is suppressed based on the signal potential. The display device according to claim 4, further comprising: a control signal generation unit that generates
ことを特徴とする請求項7に記載の表示装置。 The display device according to claim 7, wherein the control signal generation unit generates a control signal for controlling an operating resistance of the current-voltage conversion unit based on the signal potential for one row.
ことを特徴とする請求項1に記載の表示装置。 The control unit conducts the sampling transistor during a time period in which a voltage corresponding to the first potential is supplied to the power supply terminal of the driving transistor and a reference potential in the video signal is supplied to the sampling transistor. 2. The display device according to claim 1, wherein the display device is controlled to perform a threshold value correction operation for holding a voltage corresponding to a threshold voltage of the driving transistor in the storage capacitor.
ことを特徴とする請求項2または9に記載の表示装置。 10. The display according to claim 2, wherein the control unit performs control so that the threshold correction operation is repeatedly performed in a plurality of horizontal periods preceding the writing of the signal potential to the storage capacitor. apparatus.
ことを特徴とする請求項9に記載の表示装置。 Prior to the threshold correction operation, the control unit supplies a voltage corresponding to the second potential to the power supply terminal of the drive transistor and supplies a reference potential of the video signal to the sampling transistor. The display device according to claim 9, wherein the sampling transistor is turned on in a band and controlled to perform a preparatory operation for the threshold correction operation.
ことを特徴とする請求項2または9に記載の表示装置。 After the threshold correction operation, the control unit causes the sampling transistor to conduct in a time zone in which the first potential is supplied to the driving transistor and the reference potential is supplied to the sampling transistor, thereby holding the storage capacitor. 10. The display device according to claim 2, wherein when the signal potential is written to the signal, a correction for the mobility of the driving transistor is added to the signal written to the storage capacitor.
ことを特徴とする請求項12に記載の表示装置。 The display device according to claim 12, wherein the control unit causes the sampling transistor to conduct at a predetermined position within a time zone in which the reference potential is supplied to the sampling transistor for a period shorter than the time zone. .
ことを特徴とする請求項1または2に記載の表示装置。 The control unit makes the sampling transistor non-conductive at the time when the signal potential is written to the storage capacitor, stops supply of the video signal to the control input terminal of the drive transistor, and The display device according to claim 1, wherein an operation in which a potential of the control input terminal is interlocked with a potential fluctuation of the output terminal is enabled.
前記第1電位用の供給端と前記駆動トランジスタの前記電源供給端との間に電流電圧変換部を設け、当該電流電圧変換部の動作抵抗と前記駆動トランジスタに流れる電流との積で電圧降下を発生させることにより、前記信号電位による前記第1電位の電圧降下分の影響が前記駆動トランジスタの前記電源供給端では抑制されるようにする
ことを特徴とする表示装置の駆動方法。 A driving transistor for generating a driving current, a holding capacitor connected between a control input terminal and an output terminal of the driving transistor, an electro-optic element connected to an output terminal of the driving transistor, and sampling for writing a signal to the holding capacitor A pixel circuit that includes a transistor and emits a driving current based on a signal held in the holding capacitor by the driving transistor and flows through the electro-optical element is arranged in a matrix. A pixel array unit and a writing scanning unit that sequentially controls the sampling transistors in a horizontal cycle to scan the pixel circuit in a line-sequential manner and writes information corresponding to the signal potential of the video signal to each holding capacitor for one row In order to pass a driving current to the electro-optic element in each pixel circuit for one row in accordance with the line-sequential scanning in the writing scanning unit A first potential to be use, a driving method of the display device and a driving scanning section for outputting by switching between different second potential to the first potential,
A current-voltage converter is provided between the supply terminal for the first potential and the power supply terminal of the drive transistor, and a voltage drop is obtained by multiplying the operating resistance of the current-voltage converter by the current flowing through the drive transistor. By generating, the influence of the voltage drop of the first potential due to the signal potential is suppressed at the power supply end of the drive transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331562A JP2008145648A (en) | 2006-12-08 | 2006-12-08 | Display device and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331562A JP2008145648A (en) | 2006-12-08 | 2006-12-08 | Display device and method of driving the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008145648A true JP2008145648A (en) | 2008-06-26 |
Family
ID=39605910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331562A Pending JP2008145648A (en) | 2006-12-08 | 2006-12-08 | Display device and method of driving the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008145648A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011027819A (en) * | 2009-07-22 | 2011-02-10 | Hitachi Displays Ltd | Light emitting display device |
US8860638B2 (en) | 2009-07-31 | 2014-10-14 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device having the same |
KR20190071490A (en) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | Electroluminescence display and pixel circuit thereof |
CN115631725A (en) * | 2022-12-20 | 2023-01-20 | 惠科股份有限公司 | Display driving architecture, display driving method and display device |
-
2006
- 2006-12-08 JP JP2006331562A patent/JP2008145648A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011027819A (en) * | 2009-07-22 | 2011-02-10 | Hitachi Displays Ltd | Light emitting display device |
US9001008B2 (en) | 2009-07-22 | 2015-04-07 | Japan Display Inc. | Display device |
US8860638B2 (en) | 2009-07-31 | 2014-10-14 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device having the same |
KR20190071490A (en) * | 2017-12-14 | 2019-06-24 | 엘지디스플레이 주식회사 | Electroluminescence display and pixel circuit thereof |
KR102486082B1 (en) * | 2017-12-14 | 2023-01-09 | 엘지디스플레이 주식회사 | Electroluminescence display and pixel circuit thereof |
CN115631725A (en) * | 2022-12-20 | 2023-01-20 | 惠科股份有限公司 | Display driving architecture, display driving method and display device |
CN115631725B (en) * | 2022-12-20 | 2023-03-03 | 惠科股份有限公司 | Display driving architecture, display driving method and display device |
US11842672B1 (en) | 2022-12-20 | 2023-12-12 | HKC Corporation Limited | Display driving architecture, display driving method, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10796637B2 (en) | Display device | |
US7898509B2 (en) | Pixel circuit, display, and method for driving pixel circuit | |
US10839747B2 (en) | Display device | |
US8174466B2 (en) | Display device and driving method thereof | |
TWI424410B (en) | Display device and method of driving the same | |
JP5407138B2 (en) | Display device, manufacturing method thereof, and manufacturing apparatus | |
US8830149B2 (en) | Display device | |
JP4826597B2 (en) | Display device | |
JP2008233129A (en) | Pixel circuit, display device and driving method of pixel circuit | |
JP5157467B2 (en) | Self-luminous display device and driving method thereof | |
JP2009133914A (en) | Display apparatus | |
US20090135112A1 (en) | Display apparatus and fabrication method and fabrication apparatus for the same | |
JP2021067901A (en) | Pixel circuit and display device | |
JP2010008522A (en) | Display apparatus | |
JP2008145647A (en) | Display device and method of driving the same | |
JP4984863B2 (en) | Display device and driving method thereof | |
JP2009037100A (en) | Display device | |
JP2008185874A (en) | Pixel circuit, display device and driving method therefor | |
JP2008145648A (en) | Display device and method of driving the same | |
JP2008241948A (en) | Display device and its driving method | |
JP5789585B2 (en) | Display device and electronic device | |
JP5152560B2 (en) | Display device | |
JP2008197516A (en) | Display device and driving method thereof | |
JP2009187034A (en) | Pixel circuit, method of driving the same, and display device, and method of driving the same | |
JP2008197517A (en) | Pixel circuit, display device, and manufacturing method of display device |