JP2008135850A - Voltage-controlled saw oscillation circuit - Google Patents
Voltage-controlled saw oscillation circuit Download PDFInfo
- Publication number
- JP2008135850A JP2008135850A JP2006318812A JP2006318812A JP2008135850A JP 2008135850 A JP2008135850 A JP 2008135850A JP 2006318812 A JP2006318812 A JP 2006318812A JP 2006318812 A JP2006318812 A JP 2006318812A JP 2008135850 A JP2008135850 A JP 2008135850A
- Authority
- JP
- Japan
- Prior art keywords
- saw
- oscillation
- frequency control
- voltage
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 89
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 2
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、ＳＡＷ発振子を用いる電圧制御発振回路に関する。 The present invention relates to a voltage controlled oscillation circuit using a SAW oscillator.
ＳＡＷ（ＳｕｒｆａｃｅＡｃｏｕｓｔｉｃＷａｖｅ／表面弾性波）発振子を用いる代表
的な電圧制御発振回路として、図７のような構成が知られている。図７に示す電圧制御Ｓ
ＡＷ発振回路は、発振周波数制御端子１００、ＳＡＷ発振子１０１、反転増幅回路１０２
、帰還抵抗１０３、コンデンサ１０４、１０５、バリキャップ１０６、１０７、抵抗１０
８、１０９、出力端子１００からなる。反転増幅回路５２の入力端及び出力端にはＳＡＷ
発振子１０１と帰還抵抗１０２とがそれぞれ並列接続される。反転増幅回路の入力端はコ
ンデンサ１０４とバリキャップ１０６とを介して接地され、出力端はコンデンサ１０５と
バリキャップ１０７とを介して接地される。コンデンサ１０４とバリキャップ１０６との
中間点に抵抗１０８が接続され、コンデンサ１０５とバリキャップ１０７との中間点に抵
抗１０９が接続され、抵抗１０８及び抵抗１０９にはそれぞれ発振周波数制御端子１００
が接続される。
As a typical voltage controlled oscillation circuit using a SAW (Surface Acoustic Wave / surface acoustic wave) oscillator, a configuration as shown in FIG. 7 is known. Voltage control S shown in FIG.
The AW oscillation circuit includes an oscillation frequency control terminal 100, a SAW oscillator 101, and an inverting amplification circuit 102.
, Feedback resistor 103, capacitors 104 and 105, varicaps 106 and 107, resistor 10
8 and 109 and an output terminal 100. SAW is connected to the input terminal and output terminal of the inverting amplifier circuit 52.
The oscillator 101 and the feedback resistor 102 are connected in parallel. The input terminal of the inverting amplifier circuit is grounded via the capacitor 104 and the varicap 106, and the output terminal is grounded via the capacitor 105 and the varicap 107. A resistor 108 is connected to an intermediate point between the capacitor 104 and the varicap 106, a resistor 109 is connected to an intermediate point between the capacitor 105 and the varicap 107, and the resistor 108 and the resistor 109 are respectively connected to the oscillation frequency control terminal 100.
Is connected.
バリキャップ１０６、１０７にはそれぞれ抵抗１０８、抵抗１０９を介して発振周波数
制御端子１００から発振周波数制御信号が入力され、発振周波数制御信号の電圧値が上昇
すると容量値は減少し、発振周波数は高くなる。その他にも、ＳＡＷ発振子を利用した電
圧制御発振回路は、例えば特許文献１のような構成が知られている。
An oscillation frequency control signal is input from the oscillation frequency control terminal 100 to the varicaps 106 and 107 via the resistors 108 and 109, respectively, and when the voltage value of the oscillation frequency control signal increases, the capacitance value decreases and the oscillation frequency increases. Become. In addition, a voltage control oscillation circuit using a SAW oscillator has a configuration as disclosed in Patent Document 1, for example.
また、特許文献２には、可変容量素子にバリキャップではなくＭＯＳトランジスタを用
いる電圧制御発振回路が示されている。特許文献２における可変容量素子は、ＭＯＳトラ
ンジスタのソース及びドレインを短絡し、ゲートに発振周波数の制御電圧が印加されるこ
とで、ソース−ドレインとゲートとの間に生じる容量を調整する。
電圧制御ＳＡＷ発振回路の可変容量素子にＭＯＳトランジスタを用いると、ＣＭＯＳプ
ロセスで同一ＩＣに集積できるため、バリキャップを用いる場合よりも安価に製造するこ
とができる。しかし、図８に示すように、従来のＭＯＳトランジスタを用いた可変容量素
子の容量変化は急峻であるため、ゲート電圧が一定値を超えると発振周波数も急激に変化
し、発振周波数の制御が困難であるという問題があった。
If a MOS transistor is used as the variable capacitance element of the voltage-controlled SAW oscillation circuit, it can be integrated into the same IC by a CMOS process, so that it can be manufactured at a lower cost than when a varicap is used. However, as shown in FIG. 8, since the capacitance change of the variable capacitance element using the conventional MOS transistor is steep, the oscillation frequency also changes abruptly when the gate voltage exceeds a certain value, making it difficult to control the oscillation frequency. There was a problem of being.
本発明の目的は以上の問題に鑑み、安価に製造することができ、かつ発振周波数の制御
が容易にできる電圧制御ＳＡＷ発振回路を提供することにある。
In view of the above problems, an object of the present invention is to provide a voltage controlled SAW oscillation circuit that can be manufactured at low cost and can easily control the oscillation frequency.
上記の問題を解決するために、本発明に係る電圧制御ＳＡＷ発振回路は、ＳＡＷ発振子
と、
前記ＳＡＷ発振子と並列に接続される反転増幅器と、
ゲートが前記ＳＡＷ発振子の一端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力されるＭＯＳトランジスタからなる第１の可変容量と、
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に前記発振周波数制御信号が入力されるＭＯＳトランジスタからなる第２の可変容量と、
を有し、
前記発振周波数制御信号に基づいて発振周波数を調整することを特徴とする。
In order to solve the above problems, a voltage controlled SAW oscillation circuit according to the present invention includes a SAW oscillator,
An inverting amplifier connected in parallel with the SAW oscillator;
A first variable capacitor comprising a MOS transistor having a gate connected to one end of the SAW oscillator, a source and a drain grounded, and an oscillation frequency control signal input to a substrate region;
A second variable capacitor comprising a MOS transistor having a gate connected to the other end of the SAW resonator, a source and a drain grounded, and the oscillation frequency control signal input to a substrate region;
Have
The oscillation frequency is adjusted based on the oscillation frequency control signal.
前記第１の可変容量又は前記第２の可変容量のそれぞれは、
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力される複数のＭＯＳトランジスタからなり、
前記複数のＭＯＳトランジスタは異なるフラットバンド電圧を持つようにしてもよい。
Each of the first variable capacitor or the second variable capacitor is:
The gate is connected to the other end of the SAW oscillator, the source and drain are grounded, and the substrate region is composed of a plurality of MOS transistors that receive an oscillation frequency control signal.
The plurality of MOS transistors may have different flat band voltages.
前記電圧制御ＳＡＷ発振回路は、更に逓倍回路を有することで、より高い周波数を出力
することができ、
前記逓倍回路は、
前記電圧制御ＳＡＷ発振回路の出力信号を逓倍する差動増幅器と、
ゲートが前記差動増幅器の出力端に接続され、ソース及びドレインが接地され、基板領域
に逓倍波同調周波数制御信号が入力されるＭＯＳトランジスタからなる第３の可変容量と
、を備え、
前記逓倍波同調周波数制御端子に入力される逓倍波同調周波数制御信号に基づいて逓倍波
同調周波数を調整することを特徴とする。
The voltage-controlled SAW oscillation circuit can output a higher frequency by further including a multiplication circuit,
The multiplier circuit is
A differential amplifier for multiplying the output signal of the voltage controlled SAW oscillation circuit;
A third variable capacitor comprising a MOS transistor having a gate connected to the output terminal of the differential amplifier, a source and a drain connected to ground, and a substrate region receiving a multiplied wave tuning frequency control signal;
The doubled wave tuning frequency is adjusted based on a doubled wave tuning frequency control signal input to the doubled wave tuning frequency control terminal.
前記第３の可変容量は、
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力される複数のＭＯＳトランジスタからなり、
前記複数のＭＯＳトランジスタは異なるフラットバンド電圧を持つようにしてもよい。
The third variable capacitor is
The gate is connected to the other end of the SAW oscillator, the source and drain are grounded, and the substrate region is composed of a plurality of MOS transistors that receive an oscillation frequency control signal.
The plurality of MOS transistors may have different flat band voltages.
本発明によれば、可変容量素子を安価に製造でき、かつ発振周波数の制御が容易な電圧
制御ＳＡＷ発振回路が実現できる。
According to the present invention, it is possible to realize a voltage-controlled SAW oscillation circuit in which a variable capacitance element can be manufactured at low cost and the oscillation frequency can be easily controlled.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本発明の第１の実施例に係る電圧制御ＳＡＷ発振回路の回路図である。本発明
の第１の実施例に係る電圧制御ＳＡＷ発振回路は、ＳＡＷ発振子１と、反転増幅回路２と
、バイアス回路３と、第１の可変容量４ａ（以下、可変容量４ａ）、第２の可変容量４ｂ
と（以下、可変容量４ｂ）、発振周波数制御端子５と、発振出力端子６ａ、６ｂと、を備
える。反転増幅器２はＰＭＯＳトランジスタ２１、２２、及びＮＭＯＳトランジスタ２３
〜２５（以下、トランジスタ２１〜２５）からなり、バイアス回路３は定電流源３１とＮ
ＭＯＳトランジスタ３２（以下、トランジスタ３２）とからなり、可変容量４ａ、４ｂは
それぞれＰＭＯＳトランジスタ４１ａ、４１ｂ（以下、トランジスタ４１ａ、４１ｂ）か
らなる。トランジスタ２１、２３のそれぞれのドレインとトランジスタ２２、２４のそれ
ぞれのゲートはＳＡＷ発振子１の一端に接続されるとともに発振出力端子６ａに接続され
、トランジスタ２２、２４のそれぞれのドレインとトランジスタ２１、２３のそれぞれの
ゲートはＳＡＷ発振子１１の他端に接続されるとともに発振出力端子６ｂに接続される。
トランジスタ２１、２２のソースは電源に接続され、トランジスタ２３、２４のソースは
ドランジスタ２５のドレインに接続される。トランジスタ２５のソースは接地され、ゲー
トはトランジスタ３２のゲートと互いに接続される。トランジスタ３２のドレインは、自
身のゲートに接続されると共に定電流源３１を介して電源に接続され、ソースは接地され
る。トランジスタ４１ａ、４１ｂはソース及びドレインが接地され、基板領域に発振周波
数制御端子が接続される。トランジスタ４１ａのゲートはＳＡＷ発振子１の一端に接続さ
れ、トランジスタ４１ｂのゲートはＳＡＷ発振子１の他端に接続される。
FIG. 1 is a circuit diagram of a voltage controlled SAW oscillation circuit according to a first embodiment of the present invention. The voltage-controlled SAW oscillation circuit according to the first embodiment of the present invention includes a SAW oscillator 1, an inverting amplification circuit 2, a bias circuit 3, a first variable capacitor 4a (hereinafter referred to as a variable capacitor 4a), a second Variable capacity 4b
(Hereinafter, referred to as a variable capacitor 4b), an oscillation frequency control terminal 5, and oscillation output terminals 6a and 6b. The inverting amplifier 2 includes PMOS transistors 21 and 22 and an NMOS transistor 23.
To 25 (hereinafter referred to as transistors 21 to 25), and the bias circuit 3 includes a constant current source 31 and N
The variable capacitors 4a and 4b are composed of PMOS transistors 41a and 41b (hereinafter transistors 41a and 41b), respectively. The drains of the transistors 21 and 23 and the gates of the transistors 22 and 24 are connected to one end of the SAW oscillator 1 and the oscillation output terminal 6a. The drains of the transistors 22 and 24 and the transistors 21 and 23 are connected to the oscillation output terminal 6a. Are connected to the other end of the SAW oscillator 11 and to the oscillation output terminal 6b.
The sources of the transistors 21 and 22 are connected to the power supply, and the sources of the transistors 23 and 24 are connected to the drain of the transistor 25. The source of the transistor 25 is grounded, and the gate is connected to the gate of the transistor 32. The drain of the transistor 32 is connected to its own gate and to a power source via the constant current source 31, and the source is grounded. The transistors 41a and 41b have their sources and drains grounded, and an oscillation frequency control terminal connected to the substrate region. The gate of the transistor 41 a is connected to one end of the SAW oscillator 1, and the gate of the transistor 41 b is connected to the other end of the SAW oscillator 1.
反転増幅回路２は、バイアス回路３からバイアスを受けるとともにＳＡＷ発振子１に反
転増幅信号を伝達し、ＳＡＷ発振子１からの帰還を受けることで発振を起こす。可変容量
４ａ、４ｂは電圧制御ＳＡＷ発振回路１の発振周波数を調整する。トランジスタ４１ａ及
び４１ｂの基板領域に発振周波数制御端子から発振周波数制御信号が入力されることで、
ゲート下の空乏層領域が広がって容量が減少する。図２に、本実施例に係る可変容量のＣ
−Ｖ特性を示す。縦軸が容量値、横軸が発振周波数制御信号の電圧値であり、電圧値が上
昇するにつれて容量値は緩やかに減少する。また、ソース及びドレインを接地しているこ
とから、フラットバンド電圧を超えてもゲート下の空乏層領域が広がり続け、容量値は減
少し続ける。
The inverting amplification circuit 2 receives a bias from the bias circuit 3 and transmits an inverting amplification signal to the SAW oscillator 1 and oscillates by receiving feedback from the SAW oscillator 1. The variable capacitors 4 a and 4 b adjust the oscillation frequency of the voltage controlled SAW oscillation circuit 1. When an oscillation frequency control signal is input from the oscillation frequency control terminal to the substrate regions of the transistors 41a and 41b,
The depletion layer region under the gate spreads and the capacitance decreases. FIG. 2 shows a variable capacitor C according to this embodiment.
-V characteristics are shown. The vertical axis represents the capacitance value, and the horizontal axis represents the voltage value of the oscillation frequency control signal. The capacitance value gradually decreases as the voltage value increases. Further, since the source and drain are grounded, the depletion layer region under the gate continues to expand even when the flat band voltage is exceeded, and the capacitance value continues to decrease.
このように、本実施例に係る電圧制御ＳＡＷ発振回路は、可変容量４ａ、４ｂの容量値
が緩やかに変動することで、発振周波数を容易に調整することができる。また、可変容量
４ａ、４ｂはＭＯＳトランジスタで構成されているため、ＣＭＯＳプロセスで製造するこ
とができ、コストの削減を図ることが可能である。
As described above, the voltage-controlled SAW oscillation circuit according to the present embodiment can easily adjust the oscillation frequency because the capacitance values of the variable capacitors 4a and 4b fluctuate gently. Further, since the variable capacitors 4a and 4b are composed of MOS transistors, they can be manufactured by a CMOS process, and cost can be reduced.
尚、本発明はこの形態に限定されるものではなく、例えばバイアス回路３を用いずに、
反転増幅器２をＣＭＯＳインバータにしてもよい。
The present invention is not limited to this form. For example, without using the bias circuit 3,
The inverting amplifier 2 may be a CMOS inverter.
本発明の第２の実施例に係る電圧制御ＳＡＷ発振回路を図３に示す。本実施例に係る電
圧制御ＳＡＷ発振回路は、第１の実施例の電圧制御ＳＡＷ発振回路を構成する可変容量４
ａにＰＭＯＳトランジスタ４２ａ（以下、トランジスタ４２ａ）が加えられ、可変容量４
ｂにＰＭＯＳトランジスタ４２ｂ（以下、トランジスタ４２ｂ）が加えられる。トランジ
スタ４２ａ、４２ｂは基板領域に発振周波数制御端子が接続され、ソース及びドレインが
接地される。トランジスタ４２ａ、４２ｂはそれぞれトランジスタ４１ａ、４１ｂと並列
に接続され、トランジスタ４２ａのゲートはＳＡＷ発振子１の一端に接続され、トランジ
スタ４２ｂのゲートはＳＡＷ発振子１の他端に接続される。可変容量４ａを構成するトラ
ンジスタ４１ａ、４２ａは互いにフラットバンド電圧が異なり、可変容量４ｂを構成する
トランジスタ４１ｂ、４２ｂも互いに異なるフラットバンド電圧を持つ。その他の構成は
第１の実施例と同様である。
FIG. 3 shows a voltage controlled SAW oscillation circuit according to the second embodiment of the present invention. The voltage controlled SAW oscillation circuit according to the present embodiment is a variable capacitor 4 constituting the voltage controlled SAW oscillation circuit of the first embodiment.
A PMOS transistor 42a (hereinafter referred to as transistor 42a) is added to a, and the variable capacitance 4
A PMOS transistor 42b (hereinafter referred to as transistor 42b) is added to b. The transistors 42a and 42b have the oscillation frequency control terminal connected to the substrate region, and the source and drain are grounded. The transistors 42a and 42b are connected in parallel with the transistors 41a and 41b, respectively. The gate of the transistor 42a is connected to one end of the SAW oscillator 1, and the gate of the transistor 42b is connected to the other end of the SAW oscillator 1. The transistors 41a and 42a constituting the variable capacitor 4a have different flat band voltages, and the transistors 41b and 42b constituting the variable capacitor 4b also have different flat band voltages. Other configurations are the same as those of the first embodiment.
図４に本実施例における可変容量のＣ−Ｖ特性を示す。縦軸が容量値、横軸が発振周波
数制御信号の電圧値である。ＭＯＳトランジスタのＣ−Ｖ曲線は、そのトランジスタが持
つフラットバンド電圧に応じて左右にシフトすることから、閾値の異なる二つのＰＭＯＳ
トランジスタのＣ−Ｖ特性は図４の（１）のようになる。二つのＰＭＯＳトランジスタの
合成容量値は、個々の容量値を足し合わせることで図４の（２）のようになる。
フラットバンド電圧の異なる二つのＰＭＯＳトランジスタを並列に接続することによって
、可変容量及び発振周波数の可変域が広くなり、線形性も向上する。線形性は、二つのＰ
ＭＯＳトランジスタの閾値が近くなるほどに向上する。
FIG. 4 shows the CV characteristics of the variable capacitor in this embodiment. The vertical axis represents the capacitance value, and the horizontal axis represents the voltage value of the oscillation frequency control signal. Since the CV curve of a MOS transistor shifts to the left and right according to the flat band voltage of the transistor, two PMOS transistors with different thresholds are used.
The CV characteristic of the transistor is as shown in (1) of FIG. The combined capacitance value of the two PMOS transistors is as shown in (2) of FIG. 4 by adding the individual capacitance values.
By connecting two PMOS transistors having different flat band voltages in parallel, the variable capacitance and the variable range of the oscillation frequency are widened, and the linearity is improved. Linearity is two P
The closer the MOS transistor threshold is, the better.
尚、本実施例ではフラットバンド電圧の異なる二つのＰＭＯＳトランジスタを並列に接
続したが、代わりにそれぞれフラットバンド電圧の異なるＰＭＯＳトランジスタを３つ以
上並列に接続してもよい。並列に接続されるトランジスタの数が増えるほど可変域は広く
なり、線形性が向上する。
In this embodiment, two PMOS transistors having different flat band voltages are connected in parallel. Alternatively, three or more PMOS transistors having different flat band voltages may be connected in parallel. As the number of transistors connected in parallel increases, the variable range becomes wider and the linearity improves.
本発明の第３の実施例に係る電圧制御ＳＡＷ発振回路を図５に示す。本実施例に係る電
圧制御ＳＡＷ発振回路は、第１の実施例の電圧制御ＳＡＷ発振回路に加え、差動増幅器７
、絶縁されたインダクタ８、第３の可変容量９ａ、９ｂ（以下、可変容量９ａ、９ｂ）、
逓倍波同調周波数制御端子１０、及び逓倍出力端子１１ａ、１１ｂからなる逓倍回路を備
え、更にバイアス回路３にＰＭＯＳトランジスタ３３（以下、トランジスタ３３）、定電
流源３４が追加される。作動増幅器７はＰＭＯＳトランジスタ７１、７２（以下、トラン
ジスタ７１、７２）、ＮＭＯＳトランジスタ７３〜７５（以下、トランジスタ７３〜７５
）からなり、絶縁されたインダクタ８はインダクタ８１、キャパシタ８２、及びキャパシ
タ８３からなり、可変容量９ａ、９ｂはそれぞれＰＭＯＳトランジスタ９１ａ、９１ｂ（
以下、トランジスタ９１ａ、９１ｂ）からなる。トランジスタ７１、７２のゲートは互い
に接続され、ソースは電源に接続される。トランジスタ７３のゲートは発振出力端子６ａ
に接続され、ドレインはトランジスタ７１のドレインに接続されるとともに逓倍出力端子
１１ａに接続される。トランジスタ７４のゲートは発振出力端子６ｂに接続され、ドレイ
ンはトラジスタ７２のドレインに接続されるとともに逓倍出力端子１１ｂに接続される。
トランジスタ７５のゲートはトランジスタ３２のゲートに接続され、ドレインはトランジ
スタ７３のソース及びトランジスタ７４のソースに接続され、ソースは接地される。イン
ダクタ８１は、キャパシタ８２の他端とキャパシタ８３の一端との間に接続される。キャ
パシタ８２の一端はトランジスタ７３のドレインに接続され、キャパシタ８３の他端はト
ランジスタ７４のドレインに接続される。トランジスタ９１ａ、９１ｂはソースとドレイ
ンが接地され、基板領域は逓倍波同調周波数制御端子に接続される。トランジスタ９１ａ
のゲートはトランジスタ７３のドレインに接続され、トランジスタ９１ｂのゲートはトラ
ンジスタ７４のドレインに接続される。トランジスタ３３のソースは電源に接続され、ゲ
ートは自身のドレインと、互いに接続されたトランジスタ２１、２２のゲートとに接続さ
れる。定電流源３４の入力端はトランジスタ３３のドレインに接続され、出力端は接地さ
れる。その他の構成は第１の実施例と同様である。
FIG. 5 shows a voltage controlled SAW oscillation circuit according to the third embodiment of the present invention. The voltage control SAW oscillation circuit according to the present embodiment includes a differential amplifier 7 in addition to the voltage control SAW oscillation circuit of the first embodiment.
, Insulated inductor 8, third variable capacitors 9a and 9b (hereinafter referred to as variable capacitors 9a and 9b),
A multiplying circuit comprising a multiplying wave tuning frequency control terminal 10 and multiplying output terminals 11 a and 11 b is provided. Further, a PMOS transistor 33 (hereinafter referred to as transistor 33) and a constant current source 34 are added to the bias circuit 3. The operational amplifier 7 includes PMOS transistors 71 and 72 (hereinafter referred to as transistors 71 and 72), NMOS transistors 73 to 75 (hereinafter referred to as transistors 73 to 75).
The insulated inductor 8 comprises an inductor 81, a capacitor 82, and a capacitor 83, and the variable capacitors 9a and 9b are PMOS transistors 91a and 91b (
Hereinafter, the transistors 91a and 91b) are formed. The gates of the transistors 71 and 72 are connected to each other, and the sources are connected to the power source. The gate of the transistor 73 is the oscillation output terminal 6a.
The drain is connected to the drain of the transistor 71 and to the multiplied output terminal 11a. The gate of the transistor 74 is connected to the oscillation output terminal 6b, and the drain is connected to the drain of the transistor 72 and to the multiplied output terminal 11b.
The gate of the transistor 75 is connected to the gate of the transistor 32, the drain is connected to the source of the transistor 73 and the source of the transistor 74, and the source is grounded. Inductor 81 is connected between the other end of capacitor 82 and one end of capacitor 83. One end of the capacitor 82 is connected to the drain of the transistor 73, and the other end of the capacitor 83 is connected to the drain of the transistor 74. The sources and drains of the transistors 91a and 91b are grounded, and the substrate region is connected to a multiplied wave tuning frequency control terminal. Transistor 91a
Is connected to the drain of the transistor 73, and the gate of the transistor 91 b is connected to the drain of the transistor 74. The source of the transistor 33 is connected to the power supply, and the gate is connected to its own drain and the gates of the transistors 21 and 22 connected to each other. The input terminal of the constant current source 34 is connected to the drain of the transistor 33, and the output terminal is grounded. Other configurations are the same as those of the first embodiment.
差動増幅器７は、バイアス回路３からバイアスを受け、発振出力端子６ａ及び発振出力
端子６ｂからの発振出力信号を増幅する。この増幅信号は絶縁されたインダクタ８と可変
容量９ａ、９ｂからなる共振回路によってろ波され、逓倍波が逓倍出力端子１１ａ及び１
１ｂから逓倍波を出力する。可変容量９ａ、９ｂをそれぞれ構成するトランジスタ９１ａ
、９１ｂの基板領域に印加される逓倍波同調周波数制御信号と容量値との関係は、第１の
実施例で示した図２の通りである。ただし、この場合は横軸が逓倍波同調周波数制御信号
の電圧値となる。印加電圧に従って容量値が緩やかに変動することで、逓倍波同調周波数
を容易に調整することができる。また、逓倍回路を追加しても、全ての可変容量はＭＯＳ
トランジスタで構成されているため、ＣＭＯＳプロセスでの製造が可能であり、コストの
削減を図ることができる。
The differential amplifier 7 receives a bias from the bias circuit 3 and amplifies the oscillation output signals from the oscillation output terminal 6a and the oscillation output terminal 6b. This amplified signal is filtered by a resonance circuit composed of an insulated inductor 8 and variable capacitors 9a and 9b, and the multiplied wave is multiplied by the multiplied output terminals 11a and 1a.
A multiplied wave is output from 1b. Transistors 91a constituting the variable capacitors 9a and 9b, respectively
FIG. 2 shows the relationship between the multiplied wave tuning frequency control signal applied to the substrate region 91b and the capacitance value as shown in FIG. However, in this case, the horizontal axis represents the voltage value of the multiplied wave tuning frequency control signal. By gradually changing the capacitance value according to the applied voltage, the multiplied wave tuning frequency can be easily adjusted. Even if a multiplier circuit is added, all variable capacitors are MOS
Since it is composed of transistors, it can be manufactured by a CMOS process, and cost can be reduced.
本発明の第４の実施例に係る電圧制御ＳＡＷ発振回路を図６に示す。本実施例に係る電
圧制御ＳＡＷ発振回路は、第３の実施例の可変容量４ａ、４ｂを構成するトランジスタ４
１ａ、４１ｂにそれぞれトランジスタ４２ａ、４２ｂが加えられ、可変容量９ａ、９ｂを
構成するトランジスタ９１ａ、９１ｂにそれぞれＰＭＯＳトランジスタ９２ａ、９２ｂ（
以下、トランジスタ９２ａ、９２ｂ）が加えられる。トランジスタ９２ａ、９２ｂは基板
領域が逓倍波同調周波数制御端子に接続され、ソースとドレインが接地される。トランジ
スタ９２ａ、９２ｂはそれぞれトランジスタ９１ａ、９１ｂと並列に接続され、トランジ
スタ９２ａのゲートはトランジスタ７３のドレインに接続され、トランジスタ９２ｂのゲ
ートはトランジスタ７４のドレインに接続される。可変容量９ａ、９ｂを構成するトラン
ジスタ９１ａ、９２ａは互いにフラットバンド電圧が異なり、可変容量９ｂを構成するト
ランジスタ９１ｂ、９２ｂも互いに異なるフラットバンド電圧を持つ。トランジスタ４２
ａ、４２ｂの接続状態及びフラットバンド電圧については第２の実施例と同様であり、そ
の他の構成は第３の実施例と同様である。
FIG. 6 shows a voltage controlled SAW oscillation circuit according to the fourth embodiment of the present invention. The voltage-controlled SAW oscillation circuit according to the present embodiment is a transistor 4 constituting the variable capacitors 4a and 4b of the third embodiment.
Transistors 42a and 42b are added to 1a and 41b, respectively, and transistors 91a and 91b constituting the variable capacitors 9a and 9b are respectively connected to PMOS transistors 92a and 92b (
In the following, transistors 92a, 92b) are added. Transistors 92a and 92b have their substrate regions connected to the multiplied wave tuning frequency control terminal, and their sources and drains grounded. The transistors 92a and 92b are connected in parallel with the transistors 91a and 91b, respectively, the gate of the transistor 92a is connected to the drain of the transistor 73, and the gate of the transistor 92b is connected to the drain of the transistor 74. The transistors 91a and 92a constituting the variable capacitors 9a and 9b have different flat band voltages, and the transistors 91b and 92b constituting the variable capacitor 9b also have different flat band voltages. Transistor 42
The connection state of a and 42b and the flat band voltage are the same as in the second embodiment, and the other configurations are the same as in the third embodiment.
トランジスタ４２ａ、４２ｂがそれぞれ追加された可変容量４ａ、４ｂ、及び、トラン
ジスタ９２ａ、９２ｂがそれぞれ追加された可変容量９ａ、９ｂのＣ−Ｖ特性は、第２の
実施例で示した図４の通りである。ただし、可変容量９ａ、９ｂの場合は横軸が逓倍波同
調周波数制御信号の電圧値をとる。フラットバンド電圧の異なる二つのＰＭＯＳトランジ
スタを並列に接続することによって、可変容量、発振周波数、及び逓倍波同調周波数の可
変域が広くなり、線形性も向上する。線形性は、二つのＰＭＯＳトランジスタの閾値が近
くなるほどに向上する。
The CV characteristics of the variable capacitors 4a and 4b to which the transistors 42a and 42b are respectively added and the variable capacitors 9a and 9b to which the transistors 92a and 92b are respectively added are as shown in FIG. 4 shown in the second embodiment. It is. However, in the case of the variable capacitors 9a and 9b, the horizontal axis takes the voltage value of the multiplied wave tuning frequency control signal. By connecting two PMOS transistors having different flat band voltages in parallel, the variable range of the variable capacitance, the oscillation frequency, and the multiplied wave tuning frequency is widened, and the linearity is also improved. Linearity improves as the thresholds of the two PMOS transistors are closer.
尚、本実施例ではフラットバンド電圧の異なる二つのＰＭＯＳトランジスタを並列に接
続したが、代わりにそれぞれフラットバンド電圧の異なるＰＭＯＳトランジスタを３つ以
上並列に接続してもよい。並列に接続されるトランジスタの数が増えるほど可変域は広く
なり、線形性が向上する。
In this embodiment, two PMOS transistors having different flat band voltages are connected in parallel. Alternatively, three or more PMOS transistors having different flat band voltages may be connected in parallel. As the number of transistors connected in parallel increases, the variable range becomes wider and the linearity improves.
１ ＳＡＷ発振子
２ 反転増幅器
３ バイアス回路
４ａ、４ｂ
９ａ、９ｂ 可変容量
５ 発振周波数制御端子
６ａ、６ｂ 発振出力端子
７ 差動増幅器
８ 絶縁されたインダクタ
１０ 逓倍波同調周波数制御端子
１１ａ、１１ｂ 逓倍出力端子
DESCRIPTION OF SYMBOLS 1 SAW oscillator 2 Inverting amplifier 3 Bias circuit 4a, 4b
9a, 9b Variable capacitor 5 Oscillation frequency control terminals 6a, 6b Oscillation output terminal 7 Differential amplifier 8 Insulated inductor 10 Multiplication wave tuning frequency control terminals 11a, 11b Multiplication output terminal
Claims (4)
前記ＳＡＷ発振子と並列に接続される反転増幅器と、
ゲートが前記ＳＡＷ発振子の一端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力されるＭＯＳトランジスタからなる第１の可変容量と、
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に前記発振周波数制御信号が入力されるＭＯＳトランジスタからなる第２の可変容量と、
を有し、
前記発振周波数制御信号に基づいて発振周波数を調整することを特徴とする電圧制御ＳＡ
Ｗ発振回路。 A SAW oscillator;
An inverting amplifier connected in parallel with the SAW oscillator;
A first variable capacitor comprising a MOS transistor having a gate connected to one end of the SAW oscillator, a source and a drain grounded, and an oscillation frequency control signal input to a substrate region;
A second variable capacitor comprising a MOS transistor having a gate connected to the other end of the SAW resonator, a source and a drain grounded, and the oscillation frequency control signal input to a substrate region;
Have
A voltage control SA that adjusts an oscillation frequency based on the oscillation frequency control signal
W oscillation circuit.
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力される複数のＭＯＳトランジスタが並列接続されてなり、
前記複数のＭＯＳトランジスタは異なるフラットバンド電圧を持つことを特徴とする請求
項１に記載の電圧制御ＳＡＷ発振回路。 Each of the first variable capacitor and the second variable capacitor is:
A gate is connected to the other end of the SAW oscillator, a source and a drain are grounded, and a plurality of MOS transistors to which an oscillation frequency control signal is input are connected in parallel to the substrate region,
2. The voltage controlled SAW oscillation circuit according to claim 1, wherein the plurality of MOS transistors have different flat band voltages.
前記逓倍回路は、
前記電圧制御ＳＡＷ発振回路の出力信号を逓倍する差動増幅器と、
ゲートが前記差動増幅器の出力端に接続され、ソース及びドレインが接地され、基板領域
に逓倍波同調周波数制御信号が入力されるＭＯＳトランジスタからなる第３の可変容量と
、を備え、
前記逓倍波同調周波数制御信号に基づいて逓倍波同調周波数を調整することを特徴とする
請求項１又は請求項２に記載の電圧制御ＳＡＷ発振回路。 The voltage controlled SAW oscillation circuit further includes a multiplication circuit,
The multiplier circuit is
A differential amplifier for multiplying the output signal of the voltage controlled SAW oscillation circuit;
A third variable capacitor composed of a MOS transistor having a gate connected to an output terminal of the differential amplifier, a source and a drain grounded, and a multiplied-wave tuning frequency control signal input to the substrate region;
The voltage controlled SAW oscillation circuit according to claim 1 or 2, wherein a frequency tuning frequency is adjusted based on the frequency tuning frequency control signal.
ゲートが前記ＳＡＷ発振子の他端に接続され、ソース及びドレインが接地され、基板領域
に発振周波数制御信号が入力される複数のＭＯＳトランジスタが並列接続されてなり、
前記複数のＭＯＳトランジスタは異なるフラットバンド電圧を持つ
ことを特徴とする請求項３に記載の電圧制御ＳＡＷ発振回路。 The third variable capacitor is
A gate is connected to the other end of the SAW oscillator, a source and a drain are grounded, and a plurality of MOS transistors to which an oscillation frequency control signal is input are connected in parallel to the substrate region,
4. The voltage controlled SAW oscillation circuit according to claim 3, wherein the plurality of MOS transistors have different flat band voltages.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006318812A JP5147221B2 (en) | 2006-11-27 | 2006-11-27 | Voltage controlled SAW oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006318812A JP5147221B2 (en) | 2006-11-27 | 2006-11-27 | Voltage controlled SAW oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008135850A true JP2008135850A (en) | 2008-06-12 |
| JP5147221B2 JP5147221B2 (en) | 2013-02-20 |
Family
ID=39560402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006318812A Active JP5147221B2 (en) | 2006-11-27 | 2006-11-27 | Voltage controlled SAW oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5147221B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015104074A (en) * | 2013-11-27 | 2015-06-04 | セイコーエプソン株式会社 | Oscillation circuit, oscillator, electronic apparatus and mobile object |
| WO2021261501A1 (en) * | 2020-06-25 | 2021-12-30 | インターチップ株式会社 | Voltage-controlled piezoelectric oscillator |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156853A (en) * | 1985-12-28 | 1987-07-11 | Toshiba Corp | Mos-type variable capacity circuit |
| JPH09102712A (en) * | 1995-10-06 | 1997-04-15 | Sony Corp | Oscillator circuit and oscillation method |
| JPH09163719A (en) * | 1995-11-30 | 1997-06-20 | Fujitsu Ltd | Stepdown circuit |
| JP2000058877A (en) * | 1998-08-11 | 2000-02-25 | Toyota Central Res & Dev Lab Inc | Variable capacitance semiconductor element |
| JP2000236218A (en) * | 1999-02-17 | 2000-08-29 | Murata Mfg Co Ltd | Oscillator and voltage-controlled oscillator |
| WO2004079828A1 (en) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | Mos variable capacitive device |
| JP2004336191A (en) * | 2003-05-01 | 2004-11-25 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2005236600A (en) * | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | High frequency 2 multiplication circuit |
| JP2006074096A (en) * | 2004-08-31 | 2006-03-16 | Seiko Epson Corp | Saw oscillator and electronic equipment |
| JP2006086679A (en) * | 2004-09-15 | 2006-03-30 | Epson Toyocom Corp | Voltage controlled piezoelectric oscillator |
| JP2006287681A (en) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | Frequency variable oscillator |
-
2006
- 2006-11-27 JP JP2006318812A patent/JP5147221B2/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156853A (en) * | 1985-12-28 | 1987-07-11 | Toshiba Corp | Mos-type variable capacity circuit |
| JPH09102712A (en) * | 1995-10-06 | 1997-04-15 | Sony Corp | Oscillator circuit and oscillation method |
| JPH09163719A (en) * | 1995-11-30 | 1997-06-20 | Fujitsu Ltd | Stepdown circuit |
| JP2000058877A (en) * | 1998-08-11 | 2000-02-25 | Toyota Central Res & Dev Lab Inc | Variable capacitance semiconductor element |
| JP2000236218A (en) * | 1999-02-17 | 2000-08-29 | Murata Mfg Co Ltd | Oscillator and voltage-controlled oscillator |
| WO2004079828A1 (en) * | 2003-03-03 | 2004-09-16 | Fujitsu Limited | Mos variable capacitive device |
| JP2004336191A (en) * | 2003-05-01 | 2004-11-25 | Fujitsu Ltd | Semiconductor integrated circuit |
| JP2005236600A (en) * | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | High frequency 2 multiplication circuit |
| JP2006074096A (en) * | 2004-08-31 | 2006-03-16 | Seiko Epson Corp | Saw oscillator and electronic equipment |
| JP2006086679A (en) * | 2004-09-15 | 2006-03-30 | Epson Toyocom Corp | Voltage controlled piezoelectric oscillator |
| JP2006287681A (en) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | Frequency variable oscillator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015104074A (en) * | 2013-11-27 | 2015-06-04 | セイコーエプソン株式会社 | Oscillation circuit, oscillator, electronic apparatus and mobile object |
| WO2021261501A1 (en) * | 2020-06-25 | 2021-12-30 | インターチップ株式会社 | Voltage-controlled piezoelectric oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5147221B2 (en) | 2013-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556094B2 (en) | Oscillator circuit and integrated circuit for oscillation | |
| US20160164462A1 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
| US7456697B2 (en) | Variable degeneration impedance supply circuit using switch and electronic circuits using the same | |
| JP2006311205A (en) | Filter circuit for radio and noise reduction method | |
| US7268636B2 (en) | Voltage controlled oscillator | |
| US20090072919A1 (en) | Voltage-controlled oscillator with wide oscillation frequency range and linear characteristics | |
| US20060176121A1 (en) | Piezoelectric oscillator having symmetric inverter pair | |
| US20080164954A1 (en) | Voltage controlled oscillator for controlling phase noise and method using the same | |
| JP5147221B2 (en) | Voltage controlled SAW oscillation circuit | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| JP4674299B2 (en) | Inverting amplifier and crystal oscillator having the same | |
| EP3182583B1 (en) | Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise | |
| JP2005269310A (en) | Voltage controlled oscillator | |
| US20060208817A1 (en) | Piezoelectric oscillator | |
| US8120436B2 (en) | System and method for implementing an oscillator | |
| US10566954B2 (en) | Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit | |
| JP5776794B2 (en) | Amplifier circuit | |
| JP4524179B2 (en) | Pierce type oscillation circuit | |
| JP2012114679A (en) | Voltage-controlled oscillator | |
| JP2008004977A (en) | Oscillating circuit | |
| JP2010056829A (en) | Oscillation circuit | |
| JP2007096396A (en) | Oscillation circuit | |
| KR101069918B1 (en) | Differential valtage controlled oscillator and driving method thereof | |
| JP2008211768A (en) | Oscillator | |
| JP2010161437A (en) | Temperature compensated piezoelectric oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5147221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |