JP2008131764A - スイッチング電源の制御回路、それを用いたスイッチングレギュレータ、およびそれらを用いた電子機器、ならびに電流検出回路 - Google Patents

Abstract

【課題】高精度な電流検出を実現する。
【解決手段】スイッチング電源２００の制御回路１００において、ドライバ回路１０は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくように、そのデューティ比が制御されるパルス変調信号Ｓｐにもとづき、スイッチングトランジスタＭ１の制御端子に供給すべき駆動信号Ｓｄを生成する。しきい値電圧源２２は、所定のしきい値電圧Ｖｔｈ１を生成する。しきい値電圧源２２は、スイッチングトランジスタＭ１と同型であって、第１端子に固定電圧ＧＮＤが印加される基準トランジスタＭ２と、基準トランジスタＭ２に所定の定電流Ｉｃ１を供給する定電流源２６と、を含む。基準トランジスタＭ２と定電流源２６の接続点の電圧が、しきい値電圧Ｖｔｈ１としてコンパレータ２４に印加される。
【選択図】図１

Description

本発明は、スイッチング電源に関し、特に電流検出技術に関する。

近年の携帯電話、ＰＤＡ（Personal Digital Assistance）、デジタルスチルカメラや、オーディオプレイヤ等の小型情報端末には、例えば液晶のバックライトに用いられる発光ダイオード（Light Emitting Diode、以下ＬＥＤという）などのように、電池の出力電圧よりも高い電圧を必要とするデバイスが存在する。電池電圧よりも高い電圧が必要とされる場合、昇圧型スイッチングレギュレータなどのスイッチング電源を用いて電池電圧を昇圧し、ＬＥＤなどの負荷回路を駆動するために必要な電圧を得ている。また、マイコンなどの電池電圧より低い電圧で動作するデバイスに対し、適切な駆動電圧を供給するために降圧型スイッチングレギュレータが利用される場合もある。

昇圧型スイッチングレギュレータは、一端が接地されたスイッチングトランジスタを備える。このスイッチングトランジスタの他端にはインダクタが接続され、スイッチングトランジスタが間欠的にオン、オフすることにより、インダクタにエネルギが蓄えられ、整流ダイオードを介して出力キャパシタを充電することにより、昇圧された電圧が生成される。特許文献１には関連する技術が記載される。
特開２００４−７０８２７号公報

ここで、インダクタに過電流が流れると、インダクタが飽和して昇圧動作に支障をきたすおそれがある。また、スイッチングトランジスタに過電流が流れると、素子の信頼性に影響を及ぼすおそれもある。そこで、スイッチングトランジスタやインダクタに流れる電流をモニタし、所定の電流を超えた場合には、スイッチングトランジスタをオフするなどの、保護処理を実行する必要がある。昇圧型スイッチングレギュレータに限らず、降圧型スイッチングレギュレータやその他のスイッチング電源においても、過電流保護回路が設けられる。したがって、電流を高精度に検出するための技術が要求される。また、スイッチングトランジスタに流れる電流をモニタして、このスイッチングトランジスタのオンオフを切り替えるスイッチング電源においても、スイッチングトランジスタに流れる電流を高精度に検出する技術が要求される。

本発明はかかる課題に鑑みてなされたものであり、その目的のひとつは、高精度な電流検出が可能なスイッチング電源の制御回路の提供にある。

本発明のある態様によれば、スイッチング電源の制御回路が提供される。この制御回路は、第１端子に所定の固定電圧が印加され、第１端子の他端である第２端子に生ずるスイッチング電圧を、本制御回路に外付けされる出力回路に対して供給するスイッチングトランジスタと、出力回路の出力電圧が所定の目標電圧に近づくように、そのデューティ比が制御されるパルス変調信号にもとづき、スイッチングトランジスタの制御端子に供給すべき駆動信号を生成するドライバ回路と、所定のしきい値電圧を生成する電圧源と、スイッチングトランジスタの両端の電圧をしきい値電圧と比較し、スイッチングトランジスタの両端の電圧がしきい値電圧を上回ると、所定レベルの比較信号を出力するコンパレータと、比較信号が所定レベルとなると、スイッチングトランジスタを強制的にオフする保護回路と、を備える。電圧源は、スイッチングトランジスタと同型であって、第１端子に固定電圧が印加される基準トランジスタと、基準トランジスタの第１端子の他端である第２端子に接続され、基準トランジスタに所定の定電流を供給する定電流源と、を含み、基準トランジスタと定電流源の接続点の電圧を、しきい値電圧として出力する。

スイッチングトランジスタの両端には、スイッチングトランジスタに流れる電流（以下、スイッチング電流ともいう）と、スイッチングトランジスタのオン抵抗の積が電圧降下として発生する。また、基準トランジスタの両端には、基準トランジスタのオン抵抗と定電流の積が電圧降下として発生し、しきい値電圧として利用される。コンパレータによって、スイッチングトランジスタと基準トランジスタの電圧降下を比較することにより、スイッチング電流と、定電流（しきい値電流）が電圧に変換されて間接的に比較され、過電流状態が検出される。この態様によれば、スイッチングトランジスタと基準トランジスタは同型のトランジスタであるため、それぞれのオン抵抗は、温度や固定電圧が変動した場合に、互いに追従して変動する。その結果、スイッチング電流を、安定したしきい値電流と比較することができ、過電流検出の精度を高めることができる。

スイッチングトランジスタと基準トランジスタは、ペアリングして形成されてもよい。２つのトランジスタをペアリングして形成することにより、それぞれのオン抵抗の相関性を高めることができ、過電流検出の精度をさらに高めることができる。

基準トランジスタの制御端子には所定のバイアス電圧が印加され、所定のバイアス電圧は、スイッチングトランジスタがオンすべき期間に、スイッチングトランジスタの制御端子に供給すべき電圧と等しい。
この場合、基準トランジスタとスイッチングトランジスタのバイアス状態がマッチするため、さらにオン抵抗の相関性を高めることができる。

ある態様において、スイッチング電源は、昇圧型スイッチングレギュレータであってもよい。出力回路は、一端に入力電圧が印加されるインダクタを含んでもよい。スイッチングトランジスタの第１端子に、固定電圧として接地電圧が印加され、スイッチングトランジスタの第２端子は、インダクタの他端と接続されてもよい。

スイッチングトランジスタと基準トランジスタは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。

ある態様において、スイッチング電源は、降圧型スイッチングレギュレータであってもよい。出力回路は、一端が降圧型スイッチングレギュレータの出力端子に接続されたインダクタを含んでもよい。スイッチングトランジスタの第１端子に、固定電圧として降圧型スイッチングレギュレータの入力電圧が印加され、スイッチングトランジスタの第２端子は、インダクタの他端と接続されてもよい。

スイッチングトランジスタと基準トランジスタは、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。

制御回路は、１つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。制御回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、昇圧型スイッチングレギュレータである。この昇圧型スイッチングレギュレータは、出力回路と、上述の制御回路を備える。出力回路は、一端が接地される出力キャパシタと、一端に入力電圧が印加されるインダクタと、出力キャパシタの他端およびインダクタの他端の間に設けられた整流素子と、を含む。制御回路は、インダクタの他端に、スイッチング電圧を供給する。スイッチングレギュレータは、出力キャパシタの他端の電圧を出力電圧として出力する。

本発明のさらに別の態様は、降圧型スイッチングレギュレータである。この降圧型スイッチングレギュレータは、出力回路と、上述の制御回路を備える。出力回路は、一端が接地された出力キャパシタと、出力キャパシタの他端にその一端が接続されたインダクタと、を含む。制御回路は、インダクタの他端に、スイッチング電圧を供給する。スイッチングは、出力キャパシタの他端の電圧を出力電圧として出力する。

本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を昇圧または降圧する上述のいずれかの態様のスイッチングレギュレータと、を備える。
この態様によると、負荷が短絡した場合などにおいて、スイッチングレギュレータの過電流状態を抑制できるため、機器の安定性を高めることができる。

本発明のさらに別の態様によれば、監視対象となる監視電流が、所定のしきい値電流を超えたことを検出する電流検出回路が提供される。この電流検出回路は、監視電流の経路上に設けられ、第１端子に所定の固定電圧が供給された第１トランジスタと、第１トランジスタと同型であって、第１端子に固定電圧が供給された第２トランジスタと、第２トランジスタの第１端子の他端である第２端子に接続され、第２トランジスタに所定の定電流を供給する定電流源と、第２トランジスタの第２端子の電圧と、第１トランジスタの第２端子の電圧を比較するコンパレータと、を備える。

第１、第２トランジスタは、ペアリングして形成されてもよい。また、第１、第２トランジスタの制御端子には、同一のバイアス電圧が供給されてもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るスイッチング電源の制御回路によれば、高精度な電流検出が実現できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
また、本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図１は、第１の実施の形態に係るスイッチング電源２００の構成を示す回路図である。スイッチング電源２００は、昇圧型のスイッチングレギュレータであり、制御回路１００、スイッチングレギュレータ出力回路（以下、単に出力回路という）１１０を含む。制御回路１００は、ひとつの半導体基板に集積化されたＬＳＩチップであり、スイッチング素子として機能するスイッチングトランジスタＭ１はこの制御回路１００に内蔵される。スイッチング電源２００は、入力端子２０２に印加された入力電圧Ｖｉｎを昇圧し、所定の目標電圧に安定化して、出力端子２０４から出力電圧Ｖｏｕｔを出力する。

出力回路１１０は、出力キャパシタＣ１、インダクタＬ１、整流素子であるダイオードＤ１を含む。出力キャパシタＣ１は、一端が接地され、他端が出力端子２０４と接続される。インダクタＬ１の一端は、入力端子２０２に接続され、入力電圧Ｖｉｎが印加される。ダイオードＤ１は、インダクタＬ１の他端と出力端子２０４との間に設けられ、アノードがインダクタＬ１の他端に、カソードが出力端子２０４に接続される。インダクタＬ１の他端は、制御回路１００のスイッチング端子１０４と接続される。なお、同期整流方式の場合、ダイオードＤ１はトランジスタであってもよい。

このスイッチング電源２００は、制御回路１００によってインダクタＬ１に流れる電流を制御し、出力キャパシタＣ１に電荷を充電することにより入力電圧Ｖｉｎを昇圧し、出力キャパシタＣ１に現れる電圧を出力端子２０４に接続される負荷（不図示）に供給する。制御回路１００は、入力・出力端子として、帰還端子１０２、スイッチング端子１０４を備える。帰還端子１０２には、負荷に供給される出力電圧Ｖｏｕｔが帰還される。

制御回路１００は、スイッチングトランジスタＭ１、ドライバ回路１０、パルス変調部１２、電流検出回路２０、を備える。本実施の形態において、スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳトランジスタであって、第１端子であるソースには、所定の固定電圧として接地電圧ＧＮＤが印加される。また、スイッチングトランジスタＭ１の第１端子の他端の第２端子、すなわちドレインはスイッチング端子１０４と接続される。スイッチングトランジスタＭ１は、ドレインに現れるスイッチング電圧Ｖｓｗ１をスイッチング端子１０４を介して制御回路１００に外付けされる出力回路１１０に対して供給する。

パルス変調部１２は、出力回路１１０から出力されるスイッチング電源２００の出力電圧Ｖｏｕｔが所定の目標電圧Ｖｒｅｆに近づくように、そのデューティ比が制御されるパルス変調信号Ｓｐを生成する。パルス変調部１２によるパルス変調の方式は、パルス幅変調方式、パルス周波数変調方式など、任意の方式を適用することができる。パルス変調部１２としては公知の技術を利用すればよい。具体的な構成を例示すれば、たとえばパルス変調部１２は、エラーアンプと、三角波発生器、ＰＷＭコンパレータを含んで構成することができる。エラーアンプは、出力電圧Ｖｏｕｔに応じた電圧と、基準電圧Ｖｒｅｆの誤差を増幅し、誤差電圧を生成する。三角波発生器は、三角波状もしくはのこぎり波状の周期電圧を生成する。ＰＷＭコンパレータは、周期電圧と誤差電圧を比較し、大小関係に応じてハイレベルとローレベルが切り替わるパルス信号を生成してもよい。

ドライバ回路１０は、パルス変調部１２から出力されるパルス信号Ｓｐにもとづき、スイッチングトランジスタＭ１の制御端子であるゲートに供給すべき駆動信号Ｓｄを生成する。ドライバ回路１０はスイッチングトランジスタＭ１を駆動するために十分な駆動能力を有するインバータを含んでもよい。本実施の形態において、ドライバ回路１０には電源電圧Ｖｄｄが供給されており、ドライバ回路１０は、駆動信号Ｓｄの電圧レベルを、電源電圧Ｖｄｄと接地電圧ＧＮＤの間でスイングさせる。

駆動信号Ｓｄが電源電圧Ｖｄｄ、すなわちハイレベルとなると、スイッチングトランジスタＭ１がオンとなり、駆動信号Ｓｄが接地電圧ＧＮＤ、すなわちローレベルとなると、スイッチングトランジスタＭ１がオフする。スイッチングトランジスタＭ１がオンすると、入力端子２０２からインダクタＬ１、スイッチングトランジスタＭ１を介してスイッチング電流Ｉｓｗが流れ、インダクタＬ１にエネルギが蓄えられる。スイッチングトランジスタＭ１がオフすると、入力端子２０２からインダクタＬ１、ダイオードＤ１を介して出力キャパシタＣ１に電流が供給される。スイッチングトランジスタＭ１がオンオフを繰り返すことにより、出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに安定化される。

電流検出回路２０は、スイッチングトランジスタＭ１がオンの期間に流れるスイッチング電流Ｉｓｗをモニタし、所定のしきい値電流Ｉｔｈと比較する。保護回路３０は、電流検出回路２０がＩｓｗ＞Ｉｔｈとなる過電流状態を検出すると、スイッチングトランジスタＭ１を強制的にオフさせて回路保護を実行する。

電流検出回路２０は、しきい値電圧源２２、コンパレータ２４を含む。
しきい値電圧源２２は、所定のしきい値電圧Ｖｔｈ１を生成する。コンパレータ２４は、スイッチングトランジスタＭ１の両端の電圧、すなわち電圧降下に相当するスイッチング電圧Ｖｓｗ１を、しきい値電圧Ｖｔｈ１と比較する。コンパレータ２４は、スイッチングトランジスタＭ１の両端の電圧Ｖｓｗ１がしきい値電圧Ｖｔｈ１を上回ると、所定レベル（以下、ハイレベルとする）の比較信号Ｓｃｍｐを出力する。
保護回路３０は、比較信号Ｓｃｍｐがハイレベルとなると、スイッチングトランジスタＭ１を強制的にオフする。保護回路３０は、比較信号Ｓｃｍｐがハイレベルのとき、スイッチングトランジスタＭ１のゲート電圧、すなわち駆動信号Ｓｄのレベルをローレベルに固定する回路であればよく、ドライバ回路１０と一体に構成されてもよいし、パルス変調部１２と一体に構成されてもよい。

スイッチング電圧Ｖｓｗ１は、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１と、スイッチング電流Ｉｓｗを用いて、式（１）で与えられる。
Ｖｓｗ１＝Ｉｓｗ×Ｒｏｎ１ …（１）
電流検出回路２０は、Ｖｓｗ１＞Ｖｔｈ１のときを過電流状態と判定するから、
Ｉｓｗ×Ｒｏｎ１＞Ｖｔｈ１ …（２）
を満たすときが過電流状態と判定される。したがって、しきい値電流Ｉｔｈは、
Ｉｔｈ＝Ｖｔｈ１／Ｒｏｎ１ …（３）
で与えられる。

オン抵抗Ｒｏｎ１およびしきい値電圧Ｖｔｈ１がともに一定値であれば、しきい値電流Ｉｔｈは一定に保たれることになる。ところが現実的には、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１は、温度に依存して変動する。また、オン抵抗Ｒｏｎ１はゲート電圧によっても変動する。上述のように、スイッチングトランジスタＭ１のゲートに供給される駆動電圧Ｓｄは、電源電圧Ｖｄｄであり、この電源電圧Ｖｄｄは電池などから供給される場合が多い。したがって、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１は、電源電圧Ｖｄｄに依存して変動してしまう。さらに、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１は、プロセスばらつきにも影響を受けてしまう。したがって、しきい値電圧Ｖｔｈ１をバンドギャップリファレンス回路などを利用して生成した場合、Ｖｔｈ１とＲｏｎ１が無関係に変動することになるため、しきい値電流Ｉｔｈがばらついてしまう。

これに対して、本実施の形態に係る制御回路１００において、しきい値電圧源２２は、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１の変動に追従して変化するしきい値電圧Ｖｔｈ１を生成する。しきい値電圧源２２は、基準トランジスタＭ２、定電流源２６を含む。基準トランジスタＭ２は、スイッチングトランジスタＭ１と同型、すなわちＮチャンネルＭＯＳＦＥＴで構成される。基準トランジスタＭ２の第１端子であるソースは、スイッチングトランジスタＭ１のソースと同じ固定電圧、すなわち接地電圧ＧＮＤが印加される。基準トランジスタＭ２は、スイッチングトランジスタＭ１とペアリングして構成することが望ましい。基準トランジスタＭ２の制御端子、すなわちゲートには、所定のバイアス電圧を印加する。このバイアス電圧は、スイッチングトランジスタＭ１がオンすべき期間に、スイッチングトランジスタＭ１のゲートに供給すべき電圧、すなわち電源電圧Ｖｄｄと等しいことが望ましい。

定電流源２６は、基準トランジスタＭ２のソースの他端である第２端子、すなわちドレインに接続され、基準トランジスタＭ２に所定の定電流Ｉｃ１を供給する。しきい値電圧源２２は、基準トランジスタＭ２と定電流源２６の接続点の電圧を、しきい値電圧Ｖｔｈ１として出力する。すなわち、しきい値電圧Ｖｔｈ１は、基準トランジスタＭ２の両端の電圧、すなわち電圧降下である。したがって本実施の形態において、しきい値電圧Ｖｔｈ１は基準トランジスタＭ２のオン抵抗Ｒｏｎ２を用いて、
Ｖｔｈ１＝Ｒｏｎ２×Ｉｃ１ …（４）
で与えられる。

式（３）に、式（４）を代入すると、本実施の形態におけるしきい値電流Ｉｔｈとして、式（５）を得ることができる。
Ｉｔｈ＝Ｉｃ１×Ｒｏｎ２／Ｒｏｎ１ …（５）

ここで、スイッチングトランジスタＭ１と基準トランジスタＭ２のオン抵抗Ｒｏｎ１、Ｒｏｎ２について検討する。上述のように、スイッチングトランジスタＭ１と基準トランジスタＭ２は同型のトランジスタで構成されるため、オン抵抗の温度に対する依存性は揃っている。また、２つのトランジスタをペアリングして形成した場合、オン抵抗のマッチングはさらに改善される。さらに、スイッチングトランジスタＭ１と基準トランジスタＭ２のゲートには、等しいバイアス電圧、つまり電源電圧Ｖｄｄが印加されるため、バイアス状態もマッチする。

したがって、オン抵抗Ｒｏｎ１、Ｒｏｎ２は、温度変動、電源電圧変動、プロセスばらつきが生じても、互いに追従して変動することになる。すなわち、オン抵抗Ｒｏｎ１、Ｒｏｎ２それぞれの値は変動することになるが、その比は一定に保たれると考えてよく、式（５）における、Ｒｏｎ２／Ｒｏｎ１は一定値となる。

定電流Ｉｃ１を、バンドギャップ回路から得られる基準電圧を利用して温度、電源電圧に依存しない電流として生成すれば、式（５）のしきい値電流Ｉｔｈは一定値となる。定電流Ｉｃ１はプロセスばらつきによって変動するが、これはトリミングなどを利用して調節すればよい。

本実施の形態に係る制御回路１００によれば、Ｉｃ１、Ｒｏｎ２／Ｒｏｎ１は、いずれも一定値に保たれるため、スイッチング電流Ｉｓｗと比較されるしきい値電流Ｉｔｈを、温度や電源電圧、プロセスばらつきによらずに一定に保つことができ、高精度な過電流検出が実現できる。

（第２の実施の形態）
第１の実施の形態では、スイッチング電源２００が昇圧型スイッチングレギュレータの場合について説明した。第２の実施の形態は、電流検出技術を、降圧型スイッチングレギュレータに適用する場合について説明する。

図２は、第２の実施の形態に係るスイッチング電源２００ａの構成を示す回路図である。以降の説明において、図１の構成要素と同一または同等の構成要素については図示せず、また適宜説明を省略する。スイッチング電源２００ａは、同期整流方式の降圧型スイッチングレギュレータである。スイッチング電源２００ａは、制御回路１００ａと、出力回路１１０ａを備える。

出力回路１１０ａは、インダクタＬ２、出力キャパシタＣ２を含む。出力キャパシタＣ２は、一端が接地され、他端が出力端子２０４に接続される。インダクタＬ２は、一端が出力端子２０４に接続され、他端が制御回路１００ａのスイッチング端子１０４に接続される。制御回路１００ａは、スイッチング端子１０４に接続されたインダクタＬ２に対して、スイッチング電圧Ｖｓｗ２を供給する。

制御回路１００ａは、スイッチングトランジスタＭ３、同期整流トランジスタＭ４、ドライバ回路１０ａ、パルス変調部（不図示）、電流検出回路２０ａ、保護回路３０ａを備える。
スイッチングトランジスタＭ３は、ＰチャンネルＭＯＳＦＥＴであり、第１端子であるソースが、入力端子１０６と接続され、固定電圧として入力電圧Ｖｉｎが印加される。スイッチングトランジスタＭ３の第２端子であるドレインは、スイッチング端子１０４を介してインダクタＬ２と接続される。スイッチングトランジスタＭ３は、図１のスイッチングトランジスタＭ１に対応するスイッチであり、その両端に発生する電圧降下が、しきい値電圧Ｖｔｈ２と比較される。

同期整流トランジスタＭ４は、ＮチャンネルＭＯＳＦＥＴであり、ソースが接地され、ドレインがスイッチング端子１０４およびスイッチングトランジスタＭ３のドレインに接続される。なお、同期整流トランジスタＭ４はダイオードで置換されてもよい。
ドライバ回路１０ａは、パルス変調部から出力されるパルス信号Ｓｐにもとづき、スイッチングトランジスタＭ３および同期整流トランジスタＭ４のゲートに供給する駆動信号ＳｄＨ、ＳｄＬを生成する。駆動信号ＳｄＨ、ＳｄＬは、相補的にハイレベルとローレベルが切り替えられる。各駆動信号ＳｄＨ、ＳｄＬは、ハイレベルにおいて、電源電圧Ｖｄｄ、ローレベルにおいて接地電圧ＧＮＤとなる。スイッチングトランジスタＭ３は、駆動信号ＳｄＨがローレベルのときオンとなり、ハイレベルのときオフとなる。同期整流トランジスタＭ４は、駆動信号ＳｄＬがハイレベルのときオンとなり、ローレベルのときオフとなる。スイッチングトランジスタＭ３と同期整流トランジスタＭ４が交互にオン、オフすることにより、入力電圧Ｖｉｎが降圧され、安定化された出力電圧Ｖｏｕｔが生成される。

電流検出回路２０ａは、スイッチングトランジスタＭ３のドレインに現れるスイッチング電圧Ｖｓｗ２を、しきい値電圧Ｖｔｈ２と比較し、過電流状態を検出する。電流検出回路２０ａは、しきい値電圧源２２ａ、コンパレータ２４ａを含む。
しきい値電圧源２２ａは、所定のしきい値電圧Ｖｔｈ２を生成する。コンパレータ２４ａは、スイッチング電圧Ｖｓｗ２をしきい値電圧Ｖｔｈ２と比較する。コンパレータ２４ａは、スイッチング電圧Ｖｓｗ２がしきい値電圧Ｖｔｈ２を下回ると、所定レベル（ハイレベル）となる比較信号Ｓｃｍｐを出力する。

保護回路３０ａは、比較信号Ｓｃｍｐがハイレベルとなると、スイッチングトランジスタＭ３および同期整流トランジスタＭ４を強制的にオフする。保護回路３０ａは、比較信号Ｓｃｍｐがハイレベルのとき、スイッチングトランジスタＭ３のゲート電圧、すなわち駆動信号ＳｄＨのレベルをハイレベルに固定し、同期整流トランジスタＭ４のゲート電圧、すなわち駆動信号ＳｄＬのレベルをローレベルに固定する回路であればよく、ドライバ回路１０ａと一体に構成されてもよいし、図示しないパルス変調部と一体に構成されてもよい。

スイッチング電圧Ｖｓｗ２は、スイッチングトランジスタＭ３のオン抵抗Ｒｏｎ３と、スイッチングトランジスタＭ３に流れるスイッチング電流Ｉｓｗを用いて、
Ｖｓｗ２＝Ｖｉｎ−Ｉｓｗ×Ｒｏｎ３ …（６）
で表される。

しきい値電圧源２２ａは、基準トランジスタＭ５、定電流源２６ａを含む。基準トランジスタＭ５は、スイッチングトランジスタＭ３と同型のＰチャンネルＭＯＳＦＥＴで構成される。基準トランジスタＭ５の第１端子であるソースには、スイッチングトランジスタＭ３のソースと同じ固定電圧、すなわち入力電圧Ｖｉｎが印加される。基準トランジスタＭ５は、スイッチングトランジスタＭ３とペアリングして構成することが望ましい。
基準トランジスタＭ５のゲートには、所定のバイアス電圧が印加される。このバイアス電圧は、スイッチングトランジスタＭ３がオンすべき期間に、スイッチングトランジスタＭ３のゲートに供給すべき電圧、すなわち接地電圧ＧＮＤとすることが望ましい。

定電流源２６ａは、基準トランジスタＭ５の第１端子（ソース）の他端である第２端子（ドレイン）に接続され、基準トランジスタＭ５に所定の定電流Ｉｃ２を供給する。しきい値電圧源２２ａは、基準トランジスタＭ５と定電流源２６ａの接続点の電圧を、しきい値電圧Ｖｔｈ２として出力する。したがって本実施の形態において、しきい値電圧Ｖｔｈ２は基準トランジスタＭ５のオン抵抗Ｒｏｎ４を用いて、
Ｖｔｈ２＝Ｖｉｎ−Ｒｏｎ４×Ｉｃ２ …（７）
で与えられる。

電流検出回路２０ａは、Ｖｓｗ２＜Ｖｔｈ２のときを過電流状態と判定するから、過電流状態においては、
Ｖｉｎ−Ｉｓｗ×Ｒｏｎ３＜Ｖｉｎ−Ｒｏｎ４×Ｉｃ２ …（８）
が成り立つ。したがって、しきい値電流Ｉｔｈ２は、
Ｉｔｈ２＝Ｉｃ２×Ｒｏｎ４／Ｒｏｎ３ …（９）
で与えられる。

第１の実施の形態で説明したのと同様の理由によって、スイッチングトランジスタＭ３および基準トランジスタＭ５のオン抵抗Ｒｏｎ３、Ｒｏｎ４は、互いに連動して変動する。したがって、本実施の形態においても、しきい値電流Ｉｔｈ２も、電源電圧や温度の変動、プロセスばらつきによらずにほぼ一定値に保たれ、高精度な過電流検出が実現できる。

第２の実施の形態ではその変形例として、過電流の検出に同期整流トランジスタＭ４を利用してもよい。電流検出回路２０ａは、スイッチング電圧Ｖｓｗ２と比較すべきしきい値電圧Ｖｔｈ２を、図１のしきい値電圧源２２によって生成すればよい。

図３は、第１、第２の実施の形態に係るスイッチングレギュレータを搭載した電子機器の構成を示すブロック図である。電子機器３００は、たとえば携帯電話端末、ポータブルオーディオプレイヤ、ＰＤＡなどの小型情報端末であり、電池３１０、電源装置３２０、アナログ回路３３０、デジタル回路３４０、マイコン３５０、ＬＥＤ３６０を含む。
携帯電話端末を例とすれば、電池３１０は、たとえばリチウムイオン電池であり、電池電圧Ｖｂａｔとして３〜４Ｖ程度を出力する。アナログ回路３３０は、パワーアンプや、アンテナスイッチ、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）、ミキサやＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）などの高周波回路を含み、電源電圧Ｖｃｃ＝３．４Ｖ程度で安定動作する回路ブロックを含む。また、デジタル回路３４０は、各種ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを含み、電源電圧Ｖｄｄ＝３．４Ｖ程度で安定動作する回路ブロックを含む。マイコン３５０は、電子機器３００全体を統括的に制御するブロックであり、電源電圧１．５Ｖで動作する。ＬＥＤ３６０は、ＲＧＢ３色のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を含み、液晶のバックライトや、照明として用いられ、その駆動には、４Ｖ以上の駆動電圧が要求される。

電源装置３２０は、多チャンネルのスイッチング電源であり、各チャンネルごとに、電池電圧Ｖｂａｔを必要に応じて降圧、または昇圧するスイッチングレギュレータを備え、アナログ回路３３０、デジタル回路３４０、マイコン３５０、ＬＥＤ３６０に対して適切な電源電圧を供給する。第１、第２の実施の形態に係るスイッチング電源２００は、このような電源装置３２０に好適に用いることができ、電子機器３００の信頼性を高めることができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、昇圧型、あるいは降圧型のスイッチングレギュレータを例に、本発明に係る電流検出技術について説明したが、本発明の用途はこれに限定されるものではない。たとえば、図１のスイッチング電源２００において、インダクタＬ１の代わりにトランスを用いたＤＣ／ＤＣコンバータ、ＤＣ／ＡＣコンバータ、インバータ、あるいはキャパシタ充電回路、電池の充電回路など、その他のスイッチング電源にも、本発明は適用可能である。
たとえば、ストロボ発光用のキャパシタ充電回路や、電池の充電回路においては、スイッチングトランジスタに流れる電流をモニタして、この電流をしきい値と比較してスイッチングトランジスタのオンオフ状態を切り替える場合がある。このような用途においても、本発明の電流検出技術を好適に利用することができ、本発明の技術範囲に含まれる。

実施の形態では、スイッチングトランジスタとしてＭＯＳＦＥＴを用いる場合について説明したが、バイポーラトランジスタを利用してもよい。この場合、しきい値電圧源２２に使用する基準トランジスタも、同型のバイポーラトランジスタで構成すればよい。

実施の形態では、制御回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。どの部分をどの程度集積化するかは、コストや占有面積などによって決めればよい。

また、実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

さらに、第１、第２の実施の形態に係る電流検出技術は、別の観点から以下のように把握することができる。なお、括弧内には、第１の実施の形態との対応関係を例示している。
ある実施の形態に係る電流検出回路は、監視対象となる監視電流（Ｉｓｗ）が、所定のしきい値電流（Ｉｔｈ）を超えたことを検出する回路である。
この電流検出回路は、
監視電流Ｉｓｗの経路上に設けられ、第１端子（ソース）に所定の固定電圧（Ｖｄｄ）が供給された第１トランジスタ（Ｍ１）と、
第１トランジスタ（Ｍ１）と同型であって、第１端子（ソース）に固定電圧が供給された第２トランジスタ（Ｍ２）と、
第２トランジスタ（Ｍ２）の第１端子（ソース）の他端である第２端子（ドレイン）に接続され、第２トランジスタ（Ｍ２）に所定の定電流（Ｉｃ１）を供給する定電流源（２６）と、
第２トランジスタ（Ｍ２）の第２端子（ドレイン）の電圧（Ｖｔｈ１）と、第１トランジスタ（Ｍ１）の第２端子（ドレイン）の電圧（Ｖｓｗ１）を比較するコンパレータ（２４）と、を備える。

この観点からみると、本発明に係る電流検出技術の用途は、スイッチング電源に限定されるものではなく、オン、オフを繰り返すスイッチングトランジスタを利用したさまざまな回路に好適に利用することができる。こうした回路としては、Ｈブリッジ回路、ハーフブリッジ回路が例示され、モータドライバなどにも適用可能である。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

第１の実施の形態に係るスイッチング電源の構成を示す回路図である。 第２の実施の形態に係るスイッチング電源の構成を示す回路図である。 第１、第２の実施の形態に係るスイッチングレギュレータを搭載した電子機器の構成を示すブロック図である。

符号の説明

１００ 制御回路、 １０２ 帰還端子、 １０４ スイッチング端子、 １０６ 入力端子、 １１０ 出力回路、 ２００ スイッチング電源、 ２０２ 入力端子、 ２０４ 出力端子、 １０ ドライバ回路、 １２ パルス変調部、 ２０ 電流検出回路、 ２２ しきい値電圧源、 ２４ コンパレータ、 ２６ 定電流源、 ３０ 保護回路、 Ｍ１ スイッチングトランジスタ、 Ｍ２ 基準トランジスタ、 Ｍ３ スイッチングトランジスタ、 Ｍ４ 同期整流トランジスタ、 Ｍ５ 基準トランジスタ、 Ｃ１ 出力キャパシタ、 Ｃ２ 出力キャパシタ、 Ｌ１ インダクタ、 Ｌ２ インダクタ、 Ｄ１ ダイオード、 ３００ 電子機器、 ３１０ 電池、 ３２０ 電源装置、 ３３０ アナログ回路、 ３４０ デジタル回路、 ３５０ マイコン、 ３６０ ＬＥＤ。

Claims (14)

1. スイッチング電源の制御回路であって、
   第１端子に所定の固定電圧が印加され、前記第１端子の他端である第２端子に生ずるスイッチング電圧を、本制御回路に外付けされる出力回路に対して供給するスイッチングトランジスタと、
   前記出力回路の出力電圧が所定の目標電圧に近づくように、そのデューティ比が制御されるパルス変調信号にもとづき、前記スイッチングトランジスタの制御端子に供給すべき駆動信号を生成するドライバ回路と、
   所定のしきい値電圧を生成する電圧源と、
   前記スイッチングトランジスタの両端の電圧を前記しきい値電圧と比較し、前記スイッチングトランジスタの両端の電圧が前記しきい値電圧を上回ると、所定レベルの比較信号を出力するコンパレータと、
   前記比較信号が前記所定レベルとなると、前記スイッチングトランジスタを強制的にオフする保護回路と、
   を備え、
   前記電圧源は、
   前記スイッチングトランジスタと同型であって、第１端子に前記固定電圧が印加される基準トランジスタと、
   前記基準トランジスタの前記第１端子の他端である第２端子に接続され、前記基準トランジスタに所定の定電流を供給する定電流源と、
   を含み、前記基準トランジスタと前記定電流源の接続点の電圧を、前記しきい値電圧として出力することを特徴とする制御回路。
2. 前記スイッチングトランジスタと前記基準トランジスタは、ペアリングして形成されることを特徴とする請求項１に記載の制御回路。
3. 前記基準トランジスタの制御端子には所定のバイアス電圧が印加され、
   前記所定のバイアス電圧は、前記スイッチングトランジスタがオンすべき期間に、前記スイッチングトランジスタの制御端子に供給すべき電圧と等しいことを特徴とする請求項１または２に記載の制御回路。
4. 前記スイッチング電源は、昇圧型スイッチングレギュレータであって、
   前記出力回路は、一端に入力電圧が印加されるインダクタを含み、
   前記スイッチングトランジスタの前記第１端子に、前記固定電圧として接地電圧が印加され、前記スイッチングトランジスタの前記第２端子は、前記インダクタの他端と接続されることを特徴とする請求項１または２に記載の制御回路。
5. 前記スイッチングトランジスタと前記基準トランジスタは、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする請求項４に記載の制御回路。
6. 前記スイッチング電源は、降圧型スイッチングレギュレータであって、
   前記出力回路は、一端が前記降圧型スイッチングレギュレータの出力端子に接続されたインダクタを含み、
   前記スイッチングトランジスタの前記第１端子に、前記固定電圧として前記降圧型スイッチングレギュレータの入力電圧が印加され、前記スイッチングトランジスタの前記第２端子は、前記インダクタの他端と接続されることを特徴とする請求項１または２に記載の制御回路。
7. 前記スイッチングトランジスタと前記基準トランジスタは、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であることを特徴とする請求項６に記載の制御回路。
8. 前記制御回路は、１つの半導体基板上に一体集積化されることを特徴とする請求項１または２に記載の制御回路。
9. 一端が接地される出力キャパシタと、一端に入力電圧が印加されるインダクタと、前記出力キャパシタの他端および前記インダクタの他端の間に設けられた整流素子と、を含む出力回路と、
   前記インダクタの他端に、前記スイッチング電圧を供給する請求項４に記載の制御回路と、
   を備え、前記出力キャパシタの他端の電圧を前記出力電圧として出力することを特徴とする昇圧型スイッチングレギュレータ。
10. 一端が接地された出力キャパシタと、前記出力キャパシタの他端にその一端が接続されたインダクタと、を含む出力回路と、
    前記インダクタの他端に、前記スイッチング電圧を供給する請求項６に記載の制御回路と、
    を備え、前記出力キャパシタの他端の電圧を前記出力電圧として出力することを特徴とする降圧型スイッチングレギュレータ。
11. 電池と、
    前記電池の電圧を昇圧または降圧する請求項９または１０のいずれかに記載のスイッチングレギュレータと、
    を備えることを特徴とする電子機器。
12. 監視対象となる監視電流が、所定のしきい値電流を超えたことを検出する電流検出回路であって、
    前記監視電流の経路上に設けられ、第１端子に所定の固定電圧が供給された第１トランジスタと、
    前記第１トランジスタと同型であって、第１端子に前記固定電圧が供給された第２トランジスタと、
    前記第２トランジスタの前記第１端子の他端である第２端子に接続され、前記第２トランジスタに所定の定電流を供給する定電流源と、
    前記第２トランジスタの前記第２端子の電圧と、前記第１トランジスタの前記第２端子の電圧を比較するコンパレータと、
    を備えることを特徴とする電流検出回路。
13. 前記第１、第２トランジスタは、ペアリングして形成されることを特徴とする請求項１２に記載の電流検出回路。
14. 前記第１、第２トランジスタの制御端子には、同一のバイアス電圧が供給されることを特徴とする請求項１２または１３に記載の電流検出回路。

Images