JP2008131138A - 固体撮像素子及び固体撮像素子の製造方法 - Google Patents
固体撮像素子及び固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2008131138A JP2008131138A JP2006311313A JP2006311313A JP2008131138A JP 2008131138 A JP2008131138 A JP 2008131138A JP 2006311313 A JP2006311313 A JP 2006311313A JP 2006311313 A JP2006311313 A JP 2006311313A JP 2008131138 A JP2008131138 A JP 2008131138A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- transistor
- load transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】搭載する撮像装置の種類に応じて構成を容易に変更することが可能な固体撮像素子を提供する。
【解決手段】電荷を蓄積するフローティングディフュージョン部1と、フローティングディフュージョン部1に蓄積された電荷に応じた信号を出力する多段接続された3つのソースフォロア回路S0,S1,S2とを含む出力アンプを有する固体撮像素子であって、ソースフォロア回路S0,S1,S2のうちの最終段のソースフォロア回路S0の定電流源として機能する負荷トランジスタDN0を、固体撮像素子の動作時に常時オフとなって高抵抗として機能するエンハンスメント型のトランジスタNAとした。
【選択図】図1
【解決手段】電荷を蓄積するフローティングディフュージョン部1と、フローティングディフュージョン部1に蓄積された電荷に応じた信号を出力する多段接続された3つのソースフォロア回路S0,S1,S2とを含む出力アンプを有する固体撮像素子であって、ソースフォロア回路S0,S1,S2のうちの最終段のソースフォロア回路S0の定電流源として機能する負荷トランジスタDN0を、固体撮像素子の動作時に常時オフとなって高抵抗として機能するエンハンスメント型のトランジスタNAとした。
【選択図】図1
Description
本発明は、電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子に関する。
一般に、CCD(Charge Coupled Device)型の固体撮像素子は、半導体基板表面に形成された複数の光電変換素子と、複数の光電変換素子の各々の側部に配置され、各々で発生した電荷を垂直方向に転送する垂直電荷転送部と、垂直電荷転送部を転送された電荷を垂直方向と略直交する方向に転送する水平電荷転送部と、水平電荷転送部を転送されてきた電荷に応じた信号を出力する出力アンプとを備える。
図7は、従来の固体撮像素子の出力アンプの構成を示す回路図である。
図7に示す出力アンプは、水平電荷転送部を転送されてきた電荷を蓄積するフローティングディフュージョン(FD)部1と、FD部1の電位変化を検出して、それに応じた信号を出力する多段接続された3つのソースフォロア回路S0,S1,S2と、FD部1に蓄積された電荷をリセットドレインRDに排出するためのリセットトランジスタN3と、3つのソースフォロア回路S0,S1,S2のうちの最終段のソースフォロア回路S0の出力に接続された出力端子2とを備える。出力端子2には、この固体撮像素子を搭載する撮像装置に含まれる信号処理回路等の外部負荷3が接続される。図7では、外部負荷3の等価回路として容量C0のコンデンサ4を図示した。
図7に示す出力アンプは、水平電荷転送部を転送されてきた電荷を蓄積するフローティングディフュージョン(FD)部1と、FD部1の電位変化を検出して、それに応じた信号を出力する多段接続された3つのソースフォロア回路S0,S1,S2と、FD部1に蓄積された電荷をリセットドレインRDに排出するためのリセットトランジスタN3と、3つのソースフォロア回路S0,S1,S2のうちの最終段のソースフォロア回路S0の出力に接続された出力端子2とを備える。出力端子2には、この固体撮像素子を搭載する撮像装置に含まれる信号処理回路等の外部負荷3が接続される。図7では、外部負荷3の等価回路として容量C0のコンデンサ4を図示した。
第1段目のソースフォロア回路S2は、エンハンスメント型(以下、E型という)の駆動トランジスタN2とデプレッション型(以下、D型という)の負荷トランジスタDN2とから構成される。駆動トランジスタN2と負荷トランジスタDN2はそれぞれNMOSトランジスタである。駆動トランジスタN2は、そのゲートがFD部1に接続され、そのソースが負荷トランジスタDN2のドレインに接続され、そのドレインが電源ラインVDに接続される。負荷トランジスタDN2は、そのゲート及びソースが接地ラインに接続される。駆動トランジスタN2はソースフォロア型増幅器として機能し、負荷トランジスタDN2はソースフォロア型増幅器の定電流源として機能する。
第2段目のソースフォロア回路S1は、E型の駆動トランジスタN1とD型の負荷トランジスタDN1とから構成される。駆動トランジスタN1と負荷トランジスタDN1はそれぞれNMOSトランジスタである。駆動トランジスタN1は、そのゲートが駆動トランジスタN2のソース及び負荷トランジスタDN2のドレインに接続され、そのソースが負荷トランジスタDN1のドレインに接続され、そのドレインが電源ラインVDに接続される。負荷トランジスタDN1は、そのゲート及びソースが接地ラインに接続される。駆動トランジスタN1はソースフォロア型増幅器として機能し、負荷トランジスタDN1はソースフォロア型増幅器の定電流源として機能する。
第3段目のソースフォロア回路S0は、E型の駆動トランジスタN0とD型の負荷トランジスタDN0とから構成される。駆動トランジスタN0と負荷トランジスタDN0はそれぞれNMOSトランジスタである。駆動トランジスタN0は、そのゲートが駆動トランジスタN1のソース及び負荷トランジスタDN1のドレインに接続され、そのソースが負荷トランジスタDN0のドレインに接続され、そのドレインが電源ラインVDに接続される。負荷トランジスタDN0は、そのゲート及びソースが接地ラインに接続される。駆動トランジスタN0はソースフォロア型増幅器として機能し、負荷トランジスタDN0はソースフォロア型増幅器の定電流源として機能する。
このように構成された出力アンプでは、FD部1に蓄積された電荷に応じた出力信号OSが出力端子2から出力されて、出力端子2に接続された外部負荷3に出力される。
図7に示す構成において、駆動トランジスタN0〜N2のそれぞれの出力電流(負荷トランジスタDN0〜DN2の各々に流れる電流)は、最終段のソースフォロア回路S0の負荷トランジスタDN0に流れる電流Ioが全体で最も大きくなり、各ソースフォロアS0〜S2に流れる電流のうちの大きな割合を占める。
このため、電流Ioが負荷トランジスタDN0を介して接地ラインに流れ、接地ラインの電圧変動により、出力信号OSにノイズを生じることが懸念される。接地ラインの電圧変動は、固体撮像素子IC内部の接地ラインのインピーダンスに依存する。そこで、このノイズの発生を防ぐために、最大電流が流れる最終段のソースフォロア回路S0の負荷トランジスタDN0を削除し、その代わりに、図8に示すように、固体撮像素子の外部の外部負荷3’内にコンデンサ4に加えて負荷抵抗5(抵抗値R0)を設けるといったことも行われる。
ソースフォロア回路を用いた電荷検出回路については例えば特許文献1、2に開示されている。
図8のように、固体撮像素子外部に負荷抵抗5を設けた場合、固体撮像素子内部の負荷トランジスタDN0が不要となるため、接地ラインに流れる電流に起因するノイズや固体撮像素子内部の発熱を抑制することができる。しかし、負荷トランジスタDN0を削除してしまうと、出力端子2に外部負荷3を接続しない場合、例えば、固体撮像素子単体での電気的特性を測定する検査を行うような場合、出力端子2の負荷容量が小さくなってしまい、ESD(Electrostatic Discharge,静電気放電)に対する耐圧が弱くなってしまう。又、撮像装置として、外部負荷3に負荷抵抗5を有していないものには適応できなくなり、汎用性が狭められてしまう。
本発明は、上記事情に鑑みてなされたものであり、搭載する撮像装置の種類に応じて構成を容易に変更することが可能な固体撮像素子及び製造方法を提供することを目的とする。
本発明の固体撮像素子は、電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路の定電流源として機能する負荷トランジスタを、前記固体撮像素子の動作時に常時オフとなって高抵抗として機能するトランジスタとした。
本発明の固体撮像素子は、前記トランジスタが、ゲートとソースが接地電位に固定されたエンハンスメント型トランジスタである。
本発明の固体撮像素子は、前記トランジスタが、デプレッション型トランジスタであり、前記デプレッション型トランジスタのゲートに接続された端子であって、前記デプレッション型トランジスタをオフすることができる電圧を印加するための端子を備える。
本発明の固体撮像素子は、複数の光電変換素子と、前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するための端子と兼用されている。
本発明の固体撮像素子は、前記エンハンスメント型トランジスタのゲートと、前記エンハンスメント型トランジスタをオンすることができる電圧が供給される端子とを接続するために用いられた、途中で断線された配線を備える。
本発明の固体撮像素子は、前記デプレッション型トランジスタのゲートと、前記デプレッション型トランジスタのソースとを接続するために用いられた、途中で断線された配線を備える。
本発明の固体撮像素子は、電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路の定電流源として機能する負荷トランジスタのゲートと、前記負荷トランジスタをオフすることができる電圧が供給される端子とを接続するために用いられた、途中で断線された配線を備える。
本発明の固体撮像素子は、複数の光電変換素子と、前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、前記負荷トランジスタがデプレッション型であり、前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するためのものである。
本発明の固体撮像素子は、前記負荷トランジスタがエンハンスメント型であり、前記端子が前記負荷トランジスタのソース端子である。
本発明の固体撮像素子は、電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路は、電源ラインと接地ラインとの間に直列接続された駆動トランジスタと負荷トランジスタとを含み、前記負荷トランジスタのゲートの電位を、前記負荷トランジスタをオンにすることができる電位と、前記負荷トランジスタをオフにすることができる電位とに切り替えるための切り替え手段を備える。
本発明の固体撮像素子は、前記負荷トランジスタがデプレッション型であり、前記切り替え手段が、前記負荷トランジスタのゲートを、前記負荷トランジスタのソースに接続するか、前記負荷トランジスタをオフすることができる電圧が供給される端子に接続するかを選択的に切り替える。
本発明の固体撮像素子は、複数の光電変換素子と、前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するためのものである。
本発明の固体撮像素子は、前記負荷トランジスタがエンハンスメント型であり、前記切り替え手段は、前記負荷トランジスタのゲートを、前記負荷トランジスタのソースに接続するか、前記負荷トランジスタをオンすることができる電圧が供給される端子に接続するかを選択的に切り替える。
本発明の固体撮像素子の製造方法は、電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子の製造方法であって、前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路は、電源ラインと接地ラインとの間に直列接続された駆動トランジスタと負荷トランジスタとを含み、前記負荷トランジスタをオンすることができる電圧を印加するための第一の端子を形成するステップと、前記負荷トランジスタのゲートと前記第一の端子とを接続する第一の配線を形成するステップと、前記負荷トランジスタをオフすることができる電圧を印加するための第二の端子を形成するステップと、前記負荷トランジスタのゲートと前記第二の端子とを接続する第二の配線を形成するステップと、前記第一の配線又は前記第二の配線を切断するステップとを備える。
本発明によれば、搭載する撮像装置の種類に応じて構成を容易に変更することが可能な固体撮像素子及び製造方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。
(第一実施形態)
図1は、第一実施形態の出力アンプの構成を示す回路図である。図1において図7,8と同じ構成には同一符号を付してある。
図1に示す出力アンプは、図7において、負荷トランジスタDN0をE型のトランジスタNAに変更した構成となっている。トランジスタNAは、NMOSトランジスタであり、そのゲートとソースが共通化されて接地ラインに接続されているため、固体撮像素子の動作時に常時オフとなり、高抵抗として機能する。図1に示す出力アンプを含む固体撮像素子は、出力端子2に、図8に示した外部負荷3’を接続した状態で出荷される。
図1は、第一実施形態の出力アンプの構成を示す回路図である。図1において図7,8と同じ構成には同一符号を付してある。
図1に示す出力アンプは、図7において、負荷トランジスタDN0をE型のトランジスタNAに変更した構成となっている。トランジスタNAは、NMOSトランジスタであり、そのゲートとソースが共通化されて接地ラインに接続されているため、固体撮像素子の動作時に常時オフとなり、高抵抗として機能する。図1に示す出力アンプを含む固体撮像素子は、出力端子2に、図8に示した外部負荷3’を接続した状態で出荷される。
図1に示した構成によれば、トランジスタNAが常時オフとなっているため、駆動トランジスタN0の出力電流は、接地ラインにはほとんど流れず、出力端子2を介して外部負荷3’に流れる。このため、固体撮像素子内部で接地ラインに流れる電流は少なくなり、固体撮像素子内部での接地ラインの電圧変動により生じるノイズを減少させることができる。
又、図1に示した構成によれば、外部負荷3’が出力端子2と接続されていない場合でも、出力端子2には、常時オフしているトランジスタNAが接続されているため、出力端子2に接続される負荷が軽くなりすぎるといった事態を防ぐことができ、ESDに対する耐性が弱くなることが避けられ、図7に示した構成と同様の信頼性及び品質を維持することができる。
尚、図1に示した構成の出力アンプを、外部負荷3’ではなく外部負荷3しか有していない撮像装置に適用する場合には、固体撮像素子の製造工程において、トランジスタNAをデプレッション化するためのイオン注入工程を追加するだけで対応することができる。このため、図7に示した従来型の出力アンプと図1に示した出力アンプとを、イオン注入工程の有無の切り替えだけで簡単に製造することができ、汎用性が狭められることがなくなる。
以上の説明では、負荷トランジスタDN1と負荷トランジスタDN2がそれぞれD型としているが、これらをE型としても良い。この場合は、それぞれのゲートに、それぞれをオンすることができる程度の電圧を共通に印加できるようにすれば良い。
(第二実施形態)
図2は、第二実施形態の出力アンプの構成を示す回路図である。
図2に示す出力アンプは、図7において、負荷トランジスタDN0のゲートを、固体撮像素子内部に設けられる垂直電荷転送部の保護回路として機能するダイオード12に電圧を入力するための端子10に接続する構成としたものである。
図2は、第二実施形態の出力アンプの構成を示す回路図である。
図2に示す出力アンプは、図7において、負荷トランジスタDN0のゲートを、固体撮像素子内部に設けられる垂直電荷転送部の保護回路として機能するダイオード12に電圧を入力するための端子10に接続する構成としたものである。
CCD型の固体撮像素子の垂直電荷転送部を駆動する駆動電圧の振幅の低側は、−8V程度の負電圧となる。そのため、固体撮像素子内部には、垂直電荷転送部の入力に過剰な電圧が印加されないように、保護回路としてダイオード12を設けるのが一般的である。図2に示すように、ダイオード12は、そのカソードに端子11が接続され、そのアノードに端子10が接続される。端子11には、撮像装置内部の固体撮像素子駆動部から垂直電荷転送部の駆動電圧が印加され、端子10には、端子11に印加される−8Vの負電圧に等しい電圧が撮像装置の固体撮像素子駆動部から印加される。
負荷トランジスタDN0の閾値は、通常−1V程度に設定される。このため、図2に示したように、負荷トランジスタDN0のゲートに端子10を接続することで、負荷トランジスタDN0のゲートに−8V程度の負電圧を印加することができ、固体撮像素子の動作時には負荷トランジスタDN0を常時オフにすることができる。負荷トランジスタDN0が常時オフするため、駆動トランジスタN0の出力電流は、接地ラインにはほとんど流れず、出力端子2を介して外部負荷3’に流れる。このため、固体撮像素子内部で接地ラインに流れる電流は少なくなり、固体撮像素子内部での接地ラインの電圧変動により生じるノイズを減少させることができる。
又、図2に示した構成によれば、外部負荷3’が出力端子2と接続されていない場合でも、出力端子2には、固体撮像素子の動作時に常時オフしている負荷トランジスタDN0が接続されているため、出力端子2に接続される負荷が軽くなりすぎるといった事態を防ぐことができ、ESDに対する耐性が弱くなることが避けられ、図7に示した構成と同様の信頼性及び品質を維持することができる。
又、図2に示した構成によれば、駆動トランジスタN0に接続するトランジスタを負荷トランジスタDN0のまま変更していないため、出力信号OSの負荷特性を図7に示した構成の場合と同一にしたまま、ESDの耐性を保つことができる。
又、図2に示した構成によれば、外部から新たな電圧を供給することなく、固体撮像素子内部に既に存在する電圧により、負荷トランジスタDN0をオフすることができ、固体撮像素子に新たな端子を増やす必要がない。
尚、図2に示した構成の出力アンプを、外部負荷3’ではなく外部負荷3しか有していない撮像装置に適用する場合には、固体撮像素子の製造工程において、負荷トランジスタDN0のゲートを、端子10ではなくソースに接続する配線を形成するだけで対応することができる。このため、図7に示した従来型の出力アンプと図2に示した出力アンプとを、1本の配線のレイアウトを変えるだけで簡単に製造することができ、汎用性が狭められることがなくなる。
(第三実施形態)
図3は、第三実施形態の出力アンプの構成を示す回路図である。
図3に示す出力アンプは、図2において、負荷トランジスタDN0のゲートにスイッチ13を接続し、このスイッチ13により、負荷トランジスタDN0のゲートを負荷トランジスタDN0のソースに接続するか、端子10に接続するかを選択的に切り替えられるようにした構成となっている。スイッチ13は、一端が負荷トランジスタDN0のゲートに接続され、他端が端子10と負荷トランジスタDN0のソースとのいずれかに接続可能となっている。スイッチ13には図示しない外部端子が接続され、この外部端子を介してスイッチ13の他端の接続先の切り替えが可能となっている。
図3は、第三実施形態の出力アンプの構成を示す回路図である。
図3に示す出力アンプは、図2において、負荷トランジスタDN0のゲートにスイッチ13を接続し、このスイッチ13により、負荷トランジスタDN0のゲートを負荷トランジスタDN0のソースに接続するか、端子10に接続するかを選択的に切り替えられるようにした構成となっている。スイッチ13は、一端が負荷トランジスタDN0のゲートに接続され、他端が端子10と負荷トランジスタDN0のソースとのいずれかに接続可能となっている。スイッチ13には図示しない外部端子が接続され、この外部端子を介してスイッチ13の他端の接続先の切り替えが可能となっている。
図3に示した構成によれば、スイッチ13の他端の接続先の切り替えだけで、図7に示した従来型の出力アンプと、図2に示した出力アンプとのいずれかを実現することができる。つまり、スイッチ13の制御だけで、負荷抵抗5を有する撮像装置と負荷抵抗5を有していない撮像装置との両方に対応することができるため、汎用性が狭められることがなくなる。
(第四実施形態)
図4は、第四実施形態の出力アンプの構成を示す回路図である。
図4に示す出力アンプは、図1において、負荷トランジスタDN2をE型の負荷トランジスタEN2に変更し、負荷トランジスタDN1をE型の負荷トランジスタEN1に変更し、負荷トランジスタEN1と負荷トランジスタEN2のそれぞれのゲートに接続される端子15を追加したものである。更に、図1において、トランジスタNAのゲートにスイッチ14を接続し、このスイッチ14により、トランジスタNAのゲートをトランジスタNAのソースに接続するか、端子15に接続するかを選択的に切り替えられるようにした構成となっている。
図4は、第四実施形態の出力アンプの構成を示す回路図である。
図4に示す出力アンプは、図1において、負荷トランジスタDN2をE型の負荷トランジスタEN2に変更し、負荷トランジスタDN1をE型の負荷トランジスタEN1に変更し、負荷トランジスタEN1と負荷トランジスタEN2のそれぞれのゲートに接続される端子15を追加したものである。更に、図1において、トランジスタNAのゲートにスイッチ14を接続し、このスイッチ14により、トランジスタNAのゲートをトランジスタNAのソースに接続するか、端子15に接続するかを選択的に切り替えられるようにした構成となっている。
端子15には、負荷トランジスタEN1と負荷トランジスタEN2とトランジスタNAのそれぞれをオンすることができる程度の電圧が外部から印加される。スイッチ14は、一端がトランジスタNAのゲートに接続され、他端が端子15とトランジスタNAのソースとのいずれかに接続可能となっている。スイッチ14には図示しない外部端子が接続され、この外部端子を介してスイッチ14の他端の接続先の切り替えが可能となっている。
図4に示した構成によれば、スイッチ14の他端の接続先の切り替えるだけで、負荷トランジスタEN1と負荷トランジスタEN2とトランジスタNAをそれぞれ定電流源として機能させる従来型の出力アンプと、図1に示した構成と同等の出力アンプとのいずれかを実現することができる。つまり、スイッチ14の制御だけで、負荷抵抗5を有する撮像装置と負荷抵抗5を有していない撮像装置との両方に対応することができるため、汎用性が狭められることがなくなる。
又、図4に示した構成によれば、スイッチ14の他端を端子15とトランジスタNAのソースとのどちらに接続した場合でも、出力アンプに含まれるトランジスタの特性は変わらない。このため、スイッチ14の他端をトランジスタNAのソースに接続させた場合には、スイッチ14の他端を端子15に接続させた場合と同一の負荷特性を維持しながら、ESDの耐性を保たせることができる。
(第五実施形態)
第三実施形態や第四実施形態で説明した構成は、1つの固体撮像素子で、負荷抵抗5を有する撮像装置と負荷抵抗5を有していない撮像装置との両方に対応することができるため、撮像装置の種類毎に異なる構成の出力アンプを製造する必要がなく、製造コストを削減できるというメリットがある。一方で、第三実施形態や第四実施形態で説明した構成は、スイッチを制御するための端子を別途設ける必要があり、小型化を阻害してしまう可能性もある。そこで、本実施形態では、撮像装置の種類毎に異なる構成の出力アンプを製造する際の手間を最小限に抑えながら、小型化を実現することが可能な固体撮像素子の製造方法について説明する。
第三実施形態や第四実施形態で説明した構成は、1つの固体撮像素子で、負荷抵抗5を有する撮像装置と負荷抵抗5を有していない撮像装置との両方に対応することができるため、撮像装置の種類毎に異なる構成の出力アンプを製造する必要がなく、製造コストを削減できるというメリットがある。一方で、第三実施形態や第四実施形態で説明した構成は、スイッチを制御するための端子を別途設ける必要があり、小型化を阻害してしまう可能性もある。そこで、本実施形態では、撮像装置の種類毎に異なる構成の出力アンプを製造する際の手間を最小限に抑えながら、小型化を実現することが可能な固体撮像素子の製造方法について説明する。
まず、図2と図7に示した構成の出力アンプを製造する方法を説明する。
図5は、図2の負荷トランジスタDN0とその周辺部分を拡大した図である。
まず、図2に示した構成要素を公知のCMOSプロセスで形成する。そして、図5(a)に示すように、負荷トランジスタDN0のゲートと、負荷トランジスタDN0のソースとを接続する配線21を形成する。尚、図5において、負荷トランジスタDN0のゲートと端子10とを接続する配線には符号22を付してある。
図5は、図2の負荷トランジスタDN0とその周辺部分を拡大した図である。
まず、図2に示した構成要素を公知のCMOSプロセスで形成する。そして、図5(a)に示すように、負荷トランジスタDN0のゲートと、負荷トランジスタDN0のソースとを接続する配線21を形成する。尚、図5において、負荷トランジスタDN0のゲートと端子10とを接続する配線には符号22を付してある。
そして、外部負荷3を有する撮像装置用の固体撮像素子を製造したい場合には、図5(b)に示すように、配線22をレーザ等で切断する。これにより、図7に示した構成を実現することができる。又、外部負荷3’を有する撮像装置用の固体撮像素子を製造したい場合には、図5(c)に示すように、配線21をレーザ等で切断する。これにより、図2に示した構成を実現することができる。
図6は、図4のトランジスタNAとその周辺部分を拡大した図である。
まず、図4に示したスイッチ14を除く構成要素を公知のCMOSプロセスで形成する。そして、図6(a)に示すように、端子15とトランジスタNAのゲートとを接続する配線32を形成し、トランジスタNAのゲートとソースとを接続する配線31を形成する。
まず、図4に示したスイッチ14を除く構成要素を公知のCMOSプロセスで形成する。そして、図6(a)に示すように、端子15とトランジスタNAのゲートとを接続する配線32を形成し、トランジスタNAのゲートとソースとを接続する配線31を形成する。
そして、外部負荷3’を有する撮像装置用の固体撮像素子を製造したい場合には、図6(b)に示すように、配線32をレーザ等で切断する。これにより、図4においてスイッチ14の他端をトランジスタNAのソースに接続させたときの構成を実現することができる。又、外部負荷3を有する撮像装置用の固体撮像素子を製造したい場合には、図6(c)に示すように、配線31をレーザ等で切断する。これにより、図4においてスイッチ14の他端を端子15に接続させたときの構成を実現することができる。
このように本実施形態の製造方法によれば、全ての構成要素を形成したあと、切断する配線を選択するだけで、撮像装置の種類に対応した固体撮像素子を製造することができ、その製造が容易となる。又、新たな端子を設ける必要がないため、小型化も阻害されない。
第一実施形態〜第五実施形態では、出力アンプが、FD部1と最終段のソースフォロア回路S0との間に2つのソースフォロア回路を接続されている構成としたが、この間に設けるソースフォロア回路は0個や1個であっても良いし、3個以上であっても良い。
1 フローティングディフュージョン部
S0,S1,S2 ソースフォロア回路
N0,N1,N3 駆動トランジスタ
DN1,DN2 負荷トランジスタ
NA 高抵抗トランジスタ
S0,S1,S2 ソースフォロア回路
N0,N1,N3 駆動トランジスタ
DN1,DN2 負荷トランジスタ
NA 高抵抗トランジスタ
Claims (14)
- 電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、
前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路の定電流源として機能する負荷トランジスタを、前記固体撮像素子の動作時に常時オフとなって高抵抗として機能するトランジスタとした固体撮像素子。 - 請求項1記載の固体撮像素子であって、
前記トランジスタが、ゲートとソースが接地電位に固定されたエンハンスメント型トランジスタである固体撮像素子。 - 請求項1記載の固体撮像素子であって、
前記トランジスタが、デプレッション型トランジスタであり、
前記デプレッション型トランジスタのゲートに接続された端子であって、前記デプレッション型トランジスタをオフすることができる電圧を印加するための端子を備える固体撮像素子。 - 請求項3記載の固体撮像素子であって、
複数の光電変換素子と、
前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、
前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するための端子と兼用されている固体撮像素子。 - 請求項2記載の固体撮像素子であって、
前記エンハンスメント型トランジスタのゲートと、前記エンハンスメント型トランジスタをオンすることができる電圧が供給される端子とを接続するために用いられた、途中で断線された配線を備える固体撮像素子。 - 請求項3又は4記載の固体撮像素子であって、
前記デプレッション型トランジスタのゲートと、前記デプレッション型トランジスタのソースとを接続するために用いられた、途中で断線された配線を備える固体撮像素子。 - 電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、
前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路の定電流源として機能する負荷トランジスタのゲートと、前記負荷トランジスタをオフすることができる電圧が供給される端子とを接続するために用いられた、途中で断線された配線を備える固体撮像素子。 - 請求項7記載の固体撮像素子であって、
複数の光電変換素子と、
前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、
前記負荷トランジスタがデプレッション型であり、
前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するためのものである固体撮像素子。 - 請求項7記載の固体撮像素子であって、
前記負荷トランジスタがエンハンスメント型であり、
前記端子が前記負荷トランジスタのソース端子である固体撮像素子。 - 電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子であって、
前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路は、電源ラインと接地ラインとの間に直列接続された駆動トランジスタと負荷トランジスタとを含み、
前記負荷トランジスタのゲートの電位を、前記負荷トランジスタをオンにすることができる電位と、前記負荷トランジスタをオフにすることができる電位とに切り替えるための切り替え手段を備える固体撮像素子。 - 請求項10記載の固体撮像素子であって、
前記負荷トランジスタがデプレッション型であり、
前記切り替え手段が、前記負荷トランジスタのゲートを、前記負荷トランジスタのソースに接続するか、前記負荷トランジスタをオフすることができる電圧が供給される端子に接続するかを選択的に切り替える固体撮像素子。 - 請求項11記載の固体撮像素子であって、
複数の光電変換素子と、
前記複数の光電変換素子の各々の側部に配置され、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部を備え、
前記端子は、前記垂直電荷転送部に入力される駆動電圧が過剰となるのを防ぐための保護回路に電圧を入力するためのものである固体撮像素子。 - 請求項10記載の固体撮像素子であって、
前記負荷トランジスタがエンハンスメント型であり、
前記切り替え手段は、前記負荷トランジスタのゲートを、前記負荷トランジスタのソースに接続するか、前記負荷トランジスタをオンすることができる電圧が供給される端子に接続するかを選択的に切り替える固体撮像素子。 - 電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部に蓄積された電荷に応じた信号を出力する少なくとも1つのソースフォロア回路とを含む出力アンプを有する固体撮像素子の製造方法であって、
前記少なくとも1つのソースフォロア回路のうちの最終段のソースフォロア回路は、電源ラインと接地ラインとの間に直列接続された駆動トランジスタと負荷トランジスタとを含み、
前記負荷トランジスタをオンすることができる電圧を印加するための第一の端子を形成するステップと、
前記負荷トランジスタのゲートと前記第一の端子とを接続する第一の配線を形成するステップと、
前記負荷トランジスタをオフすることができる電圧を印加するための第二の端子を形成するステップと、
前記負荷トランジスタのゲートと前記第二の端子とを接続する第二の配線を形成するステップと、
前記第一の配線又は前記第二の配線を切断するステップとを備える固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311313A JP2008131138A (ja) | 2006-11-17 | 2006-11-17 | 固体撮像素子及び固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311313A JP2008131138A (ja) | 2006-11-17 | 2006-11-17 | 固体撮像素子及び固体撮像素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008131138A true JP2008131138A (ja) | 2008-06-05 |
Family
ID=39556593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006311313A Pending JP2008131138A (ja) | 2006-11-17 | 2006-11-17 | 固体撮像素子及び固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008131138A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010073520A1 (ja) * | 2008-12-26 | 2012-06-07 | パナソニック株式会社 | 固体撮像デバイスおよびその製造方法 |
-
2006
- 2006-11-17 JP JP2006311313A patent/JP2008131138A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010073520A1 (ja) * | 2008-12-26 | 2012-06-07 | パナソニック株式会社 | 固体撮像デバイスおよびその製造方法 |
JP5820979B2 (ja) * | 2008-12-26 | 2015-11-24 | パナソニックIpマネジメント株式会社 | 固体撮像デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11064140B2 (en) | Solid-state image pickup device having buffers connected to gates of transistors with first gate insulating film thicker than second gate insulating film | |
WO2013018293A1 (ja) | 固体撮像装置及びスイッチング回路 | |
WO2014087552A1 (ja) | 固体撮像装置 | |
JP2011097609A (ja) | 能動画素センサ | |
US20200366860A1 (en) | Imaging device | |
JP2011035787A (ja) | 固体撮像装置 | |
TWI531234B (zh) | 用於互補金氧半導體影像感測器之可變電壓列驅動器 | |
US20130027824A1 (en) | Semiconductor device | |
US20150244954A1 (en) | Driver and image sensing device including the same | |
JP2006340071A (ja) | 固体撮像素子用出力アンプ | |
JP2006042302A (ja) | 固体撮像素子およびカメラ | |
JP4127480B2 (ja) | 測光回路 | |
JP2008131138A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
US20090283663A1 (en) | Solid-state imaging device and driving method thereof | |
US7683671B2 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate | |
JP4615898B2 (ja) | 動作安定画素バイアス回路 | |
JP2007049448A (ja) | 固体撮像装置 | |
JP6332601B2 (ja) | 半導体集積回路装置 | |
JP2010021818A (ja) | 多機能ドライバ回路 | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
JP4792334B2 (ja) | Ccd型固体撮像素子及びその出力回路 | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
KR100724254B1 (ko) | 이미지 센서 | |
US11647313B2 (en) | Image sensor amplifiers with reduced inter-circulation currents | |
JP2003174596A (ja) | 固体撮像装置用出力回路 |