JP2008128785A - 並列信号処理装置 - Google Patents

Abstract

【課題】データ転送路に高い転送速度や多重化機構を要求せずに、プロセッサの使用効率を上げ、装置規模を抑えた並列信号処理装置を提供することである。
【解決手段】互いに依存関係にあり、且つ演算量に格差を有する同時に入力される複数の受信信号を複数のプロセッサを用いて演算処理する並列信号処理装置において、ビーム単位にまとめられた上記受信信号を上記受信信号に対する演算が上記プロセッサに及ぼす負荷に従って高演算負荷または低演算負荷とに区分けし、該区分けに従って上記ビーム単位の受信信号を上記プロセッサに割り付けるスケジューラと、上記ビーム単位の受信信号を上記割り付けられたプロセッサに転送するデータ転送手段と、を有し、上記スケジューラは、上記プロセッサ毎に、高演算負荷と区分けした上記ビーム単位の受信信号を１つだけ割り付け、且つ低演算負荷と区分けした上記ビーム単位の受信信号も複数割り付けることが許容されている。
【選択図】図１

Description

この発明は、レーダ装置の信号のような並列して入力する複数の信号を高速に処理する並列信号処理装置に関する。

Σ系とΔ系があり、パルスの送信と受信を複数回繰り返したものをビームと呼んで、これを１塊として処理するレーダ信号処理では、各系の処理を別々のプロセッサに割り当てて、処理を行っている。
また、高速な転送路等を設けて、Σ系やΔ系の受信信号を多重化することで、Σ系とΔ系をまとめて、同じプロセッサに割り付けるという方法もある（例えば、特許文献１参照）。

特開２００２−２０７０７８号公報

Σ系とΔ系のように、同時に複数受信する系があり、それぞれの受信信号に対して行う信号処理に負荷の偏りがある場合、１つのチャネルを１つのプロセッサに割り付ける方式では、プロセッサの使用効率が悪く、装置規模が大きくなるという問題がある。
また、Σ系とΔ系を多重化して１つのプロセッサに送る方法では、データ転送路として高い転送速度と多重化機構が要求されるという問題がある。

この発明の目的は、データ転送路に高い転送速度や多重化機構を要求せずに、プロセッサの使用効率を上げ、装置規模を抑えた並列信号処理装置を提供することである。

この発明に係わる並列信号処理装置は、互いに依存関係にあり、且つ演算量に格差を有する同時に入力される複数の受信信号を複数のプロセッサを用いて演算処理する並列信号処理装置において、ビーム単位にまとめられた上記受信信号を上記受信信号に対する演算が上記プロセッサに及ぼす負荷に従って高演算負荷または低演算負荷とに区分けし、該区分けに従って上記ビーム単位の受信信号を上記プロセッサに割り付けるスケジューラと、上記ビーム単位の受信信号を上記割り付けられたプロセッサに転送するデータ転送手段と、を有し、上記スケジューラは、上記プロセッサ毎に、高演算負荷と区分けした上記ビーム単位の受信信号を１つだけ割り付け、且つ低演算負荷と区分けした上記ビーム単位の受信信号も複数割り付けることが許容されている。

この発明に係わる並列信号処理装置の効果は、独立に処理できる塊としてのビーム単位の受信信号を受信信号の負荷に従って主たる受信信号と補助的な受信信号とに区別し、主たる受信信号に対する演算は既に他のビームの主たる受信信号に対する演算が割り付けられているプロセッサを除いて割り付けるので、受信信号に対する演算のプロセッサの負荷に関わらず、一度ビームを受け取ったら、その処理が終わるまで次のビームを受け取らない方式に比べ、より少ない数のプロセッサで信号処理を行うことができるため、並列信号処理装置の規模を抑えることができる。

実施の形態１．
図１は、この発明の実施の形態１に係わる並列信号処理装置の構成図である。図２は、この発明の実施の形態１に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
この発明の実施の形態１に係わる並列信号処理装置は、図１に示すように、３本の受信信号入力線２ａ〜２ｃを介して外部からそれぞれ受信信号が入力するとともにデータ転送路７ｇ〜７ｉを介して受信信号を出力する３個の入力インターフェース（Ｉ／Ｆ）３ａ〜３ｃ、外部から緒元情報入力線１を介して緒元情報が入力するとともに制御線５を介して入力インターフェース３ａ〜３ｃに制御信号を送るスケジューラ（Ｓｃｈｅｄｕｌｅｒ）４、入力インターフェース３ａ〜３ｃから入力される受信信号をデータ転送路７ａ〜７ｆを介してプロセッサ８に転送するとともにプロセッサ８が演算した演算結果をデータ転送路７ａ〜７ｆを介して受け取り出力インターフェース９に出力するネットワークスイッチ（ＨＵＢ）６、受信信号を演算して演算結果を出力する６個のプロセッサ８ａ〜８ｆ、ネットワークスイッチ６から入力された演算結果を信号処理結果出力線１０を介して外部に出力する出力インターフェース９を備える。

次に、実施の形態１に係わる並列信号処理装置に入力される受信信号について説明する。
図２に示すタイムチャートでは、チャネル毎の１回の受信信号１１を実線の四角で表し、受信信号１１を集めて独立に処理できる塊としたビーム１２を一点鎖線の四角で表している。
また、図２に示す受信信号１１は、次のような特性を持っているとする。
（１）受信３回で１つのビーム（独立に処理できる塊）１２を形成する。
（２）チャネル毎に３つの受信信号１１が３チャネル同時に入力される。
（３）同時に受信された３つの受信信号１１は、１つの主たる受信信号Σと２つの補助的な受信信号ΔαとΔβに分けられる。
（４）補助的な受信信号Δα、Δβに対する演算のプロセッサ８に対する負荷は、主たる受信信号Σに対する演算に比べて軽い。
（５）補助的な受信信号Δα、Δβに対する演算を開始するためには、主たる受信信号Σに対する演算の途中結果が必要になる。
（６）主たる受信信号Σに対する演算を終了するためには、補助的な受信信号Δα、Δβに対する演算の演算結果が必要となる。

実施の形態１に係わるスケジューラ４は、緒元情報を用いて演算をプロセッサ８に割り付けるとき、次のような判断基準に従ってスケジューリングする。
高演算負荷である主たる受信信号Σに対する演算は、他のビーム１２の主たる受信信号に対する演算が割り付けられていないプロセッサ８に割り付ける。一方、低演算負荷である補助的な受信信号に対する演算は、他のビーム１２に関する受信信号に対する演算が既に割り付けられていても関係なく割り付ける。

次に、実施の形態１に係わる並列信号処理装置の動作について説明する。
この並列信号処理装置には、１つのチャネルからの高演算負荷の主たる受信信号Σが３個、１つのチャネルからの低演算負荷の補助的な受信信号Δαが３個および１つのチャネルからの低演算負荷の補助的な受信信号Δβが３個から１つのビーム１２が構成される。そして、３つの主たる受信信号Σのデータ量は一定であり、３つの補助的な受信信号Δαのデータ量は一定であり、３つの補助的な受信信号Δβのデータ量は一定である。また、受信信号１１の入力間隔、ビーム１２を構成する受信信号１１の個数は一定である。
なお、以下の説明ではビーム１２に順序を付けて１番目、２番目、３番目のビーム１２と称す。

１番目のビーム１２ａに対する処理から説明する。
外部から緒元情報入力線１を介してスケジューラ４に、１番目のビーム１２ａの緒元情報が送られてくる。
スケジューラ４は、主たる受信信号Σを高演算負荷、補助的な受信信号Δα、Δβを低演算負荷と判断して、上述の判断基準に従ってプロセッサ８のスケジューリングを行い、演算を担当するプロセッサ８を決定する。１番目のビーム１２ａに関しては最初の割り付けになるので、主たる受信信号Σに対する演算をプロセッサ８ａ、補助的な受信信号Δαに対する演算をプロセッサ８ｂ、補助的な受信信号Δβに対する演算をプロセッサ８ｃに割り付ける。この割り付けの情報が、プロセッサ８に関する情報となる。
スケジューラ４は、決定したプロセッサ８に関する情報を制御線５経由で入力インターフェース３ａ〜３ｃに送る。

１番目のビーム１２ａに含まれる受信信号が受信信号入力線２ａ〜２ｃを介して入力インターフェース３ａ〜３ｃに送られてくる。
入力インターフェース３ａは、事前に受け取っているプロセッサ８に関する情報に従い、送られてきた主たる受信信号Σを、プロセッサ８ａに転送する。この時、転送される主たる受信信号Σは、データ転送路７ｇ、ＨＵＢ６、データ転送路７ａを経由して、プロセッサ８ａに到達する。
同様に、入力インターフェース３ｂは、１番目のビーム１２ａの補助的な受信信号Δαをプロセッサ８ｂに、入力インターフェース３ｃは、１番目のビーム１２ａの補助的な受信信号Δβをプロセッサ８ｃにそれぞれ転送する。

主たる受信信号Σを受け取ったプロセッサ８ａは、主たる受信信号Σに対する演算を開始する。一方、プロセッサ８ｂ、８ｃは、演算を開始せずに待機する。
プロセッサ８ａは、主たる受信信号Σに対する演算を途中まで進め、補助的な受信信号Δα、Δβに対する演算に必要な途中結果が得られたとき、補助的な受信信号Δα、Δβを受け取ったプロセッサ８ｂ、８ｃに演算に必要な主たる受信信号Σに対する演算の途中結果を送信する。
プロセッサ８ｂ、８ｃは、プロセッサ８ａから主たる受信信号Σに対する演算の途中結果を受け取り、補助的な受信信号Δα、Δβに対する演算を実施し、補助的な受信信号Δα、Δβに対する演算の結果をプロセッサ８ａに送信する。
プロセッサ８ａは、プロセッサ８ｂ、８ｃからの補助的な受信信号Δα、Δβに対する演算の結果を受け取り、主たる受信信号Σに対する残る演算を再開し、終了演算結果を出力インターフェース９に送信する。
出力インターフェース９は、受け取った終了演算結果を信号処理結果出力線１０経由で外部に出力する。

次に、２番目のビーム１２ｂについての動作について説明する。
スケジューラ４に緒元情報入力線１を介して２番目のビーム１２ｂに関する緒元情報が送られてくる。
スケジューラ４は、主たる受信信号Σを高演算負荷、補助的な受信信号Δα、Δβを低演算負荷と判断して、プロセッサ８のスケジューリングを行い、演算するプロセッサ８を決定する。２番目のビーム１２ｂに関しては、１番目のビーム１２ａの主たる受信信号Σに対する演算が既にプロセッサ８ａに割り付けられているので、他のプロセッサ８に主たる受信信号に対する演算を割り付ける。この例では、主たる受信信号Σに対する演算をプロセッサ８ｂ、補助的な受信信号Δαに対する演算をプロセッサ８ｃ、補助的な受信信号Δβに対する演算をプロセッサ８ｄに割り付ける。
スケジューラ４は、制御線５を介して決定したプロセッサ８に関する情報を入力インターフェース３ａ〜３ｃに送る。

２番目のビーム１２ｂに含まれる受信信号が受信信号入力線２ａ〜２ｃを介して入力インターフェース３ａ〜３ｃに送られてくる。
入力インターフェース３ａは、事前に受け取っているプロセッサ８に関する情報に従い、送られてきた主たる受信信号Σを、プロセッサ８ｂに転送する。この時、転送される主たる受信信号Σは、データ転送路７ｇ、ＨＵＢ６、データ転送路７ｂを経由して、プロセッサ８ｂに到達する。
同様に、入力インターフェース３ｂは、２番目のビーム１２ｂの補助的な受信信号Δαをプロセッサ８ｃに、入力インターフェース３ｃは、２番目のビーム１２ｂの補助的な受信信号Δβをプロセッサ８ｄにそれぞれ転送する。

主たる受信信号Σを受け取ったプロセッサ８ｂは、主たる受信信号Σに対する演算を開始する。一方、プロセッサ８ｃ、８ｄは、演算を開始せずに待機する。
プロセッサ８ｂは、プロセッサ８ａから１番目のビーム１２ａの主たる受信信号Σに対する演算の途中結果を受信する時点まで、２番目のビーム１２ｂの主たる受信信号Σに対する演算を進める。そして、プロセッサ８ｂは、１番目のビーム１２ａの主たる受信信号Σに対する演算の途中結果を受信し、これを契機にして、１番目のビーム１２ａの補助的な受信信号Δαに対する演算を開始する。

プロセッサ８ｂは、１番目のビーム１２ａの補助的な受信信号Δαに対する演算を終えると、その演算の結果をプロセッサ８ａに送信し、中断していた２番目のビーム１２ｂの主たる受信信号Σの演算を再開する。
プロセッサ８ｂは、再開した２番目のビーム１２ｂの主たる受信信号Σに対する演算を進め、２番目のビーム１２ｂの補助的な受信信号Δα、Δβの演算に必要な途中結果を得た時点で、２番目のビーム１２ｂの補助的な受信信号Δα、Δβを受け取ったプロセッサ８ｃ、８ｄに２番目のビーム１２ｂの補助的な受信信号Δα、Δβに対する演算に必要な２番目のビーム１２ｂの主たる受信信号Σに対する演算の途中結果を送信する。

プロセッサ８ｃ、８ｄは、プロセッサ８ｂから２番目のビーム１２ｂの主たる受信信号Σに対する演算の途中結果を受け取り、２番目のビーム１２ｂの補助的な受信信号Δα、Δβに対する演算を実施し、２番目のビーム１２ｂの補助的な受信信号Δα、Δβに対する演算の結果をプロセッサ８ｂに送信する。
プロセッサ８ｂは、プロセッサ８ｃ、８ｄからの２番目のビーム１２ｂの補助的な受信信号Δα、Δβに対する演算結果を受け取り、２番目のビーム１２ｂの主たる受信信号Σに対する演算を再開し、演算が終了したら終了演算結果を出力インターフェース９に送信する。
出力インターフェース９は、受け取った終了演算結果を信号処理結果出力線１０経由で外部に出力する。
３番目のビーム１２ｃ以降に対する動作は、１番目のビーム１２ａおよび２番目のビーム１２ｂに対する動作と同様な動作を繰り返す。

図２のタイムチャートでは、理解し易くするために単純なモデルとして、受信信号１１のデータ量、受信信号１１の入力間隔、ビーム１２を構成する受信信号１１の個数を一定にした例を示しているが、受信信号１１のデータ量、受信信号１１の入力間隔、ビーム１２を構成する受信信号１１の個数はそれぞれで異なっていても構わない。
また、複数のビームを仮想的に１つのビームと見なして処理しても構わない。

この並列信号処理装置は、独立に処理できる塊としてのビーム１２単位の受信信号を受信信号の負荷に従って主たる受信信号と補助的な受信信号とに区別し、主たる受信信号に対する演算は既に他のビーム１２の主たる受信信号Σに対する演算が割り付けられているプロセッサ８を除いて割り付けるので、受信信号に対する演算のプロセッサの負荷に関わらず、一度ビームを受け取ったら、その処理が終わるまで次のビームを受け取らない方式に比べ、より少ない数のプロセッサ８で信号処理を行うことができるため、並列信号処理装置の規模を抑えることができる。

実施の形態２．
この発明の実施の形態２に係わる並列信号処理装置は、実施の形態１に係わる並列信号処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施形態１に係わるスケジューラ４では、プロセッサ８を区別することなく、順番に受信したビーム１２に対する演算を割り付けている。
一方、実施の形態２に係わるスケジューラ４は、補助的な受信信号Δα、Δβに対する演算をプロセッサ８ａ、８ｂに固定して割り付け、主たる受信信号Σに対する演算を他のプロセッサ８ｃ〜８ｆに順次割り付けている。

図３は、この発明の実施の形態２に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
実施の形態２に係わるスケジューラ４は、１番目のビーム１２ａに関し、主たる受信信号Σに対する演算をプロセッサ８ｃ、補助的な受信信号Δαに対する演算をプロセッサ８ａ、補助的な受信信号Δβに対する演算をプロセッサ８ｂに割り付ける。
また、２番目のビーム１２ｂに関し、主たる受信信号Σに対する演算をプロセッサ８ｄ、補助的な受信信号Δαに対する演算をプロセッサ８ａ、補助的な受信信号Δβに対する演算をプロセッサ８ｂに割り付ける。
また、３番目のビーム１２ｃに関し、主たる受信信号Σに対する演算をプロセッサ８ｅ、補助的な受信信号Δαに対する演算をプロセッサ８ａ、補助的な受信信号Δβに対する演算をプロセッサ８ｂに割り付ける。

この実施の形態２に係わる並列信号処理装置は、補助的な受信信号Δα、Δβに対する演算をプロセッサ８ａ、８ｂに固定して割り付け、主たる受信信号Σに対する演算を他のプロセッサ８ｃ〜８ｆに順次割り付けているので、１つのプロセッサ８に補助的な受信信号Δα、Δβに対する演算と主たる受信信号Σに対する演算が割り当てられているときに発生する割り込み処理が発生せず、信号処理結果が得られるまでの時間を中断がない分短縮することができる。

実施の形態３．
この発明の実施の形態３に係わる並列信号処理装置は、実施の形態２に係わる並列信号処理装置とスケジューラ４が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態２に係わるスケジューラ４は、補助的な受信信号Δα、Δβに対する演算をそれぞれ１つのプロセッサ８に全て割り付けている。
一方、実施の形態３に係わるスケジューラ４は、補助的な受信信号Δα、Δβに対する演算を所定の数だけプロセッサ８に割り付ける。
この場合、１つのプロセッサ８に割り付けるのは、１つのビーム１２の主たる受信信号Σまたは所定の数だけのビーム１２の補助的な受信信号Δα、Δβに対する演算である。

図４は、この発明の実施の形態３に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
実施の形態３に係わるスケジューラ４は、１番目のビーム１２ａに関し、主たる受信信号Σに対する演算をプロセッサ８ａ、補助的な受信信号Δαに対する演算をプロセッサ８ｂ、補助的な受信信号Δβに対する演算をプロセッサ８ｃに割り付ける。
また、２番目のビーム１２ｂに関し、主たる受信信号Σに対する演算をプロセッサ８ｄ、補助的な受信信号Δαに対する演算をプロセッサ８ｂ、補助的な受信信号Δβに対する演算をプロセッサ８ｃに割り付ける。
また、３番目のビーム１２ｃに関し、主たる受信信号Σに対する演算をプロセッサ８ｅ、補助的な受信信号Δαに対する演算をプロセッサ８ｆ、補助的な受信信号Δβに対する演算をプロセッサ８ｇに割り付ける。

実施の形態２では、プロセッサ８のデータ転送路７が１系統しかない場合、別のビーム１２の補助的な受信信号Δα、Δβの受信と演算結果の送信が競合し、演算結果の送信が遅れる場合がある。
そこで、実施の形態３のように２つのビーム１２の補助的な受信信号Δαに対する演算を１つのプロセッサ８に割り付けているので、入力インターフェース３からの補助的な受信信号の受信、他のプロセッサ８からの主たる受信信号Σに対する演算の途中結果の受信または補助的な受信信号Δαに対する演算の演算結果の送信が競合しない。そのため、演算結果の送信に競合のための遅れが発生しないので、信号処理結果が得られるまでの時間を短縮することができる。

実施の形態４．
この発明の実施の形態４に係わる並列信号処理装置は、実施の形態１に係わる並列信号処理装置とプロセッサ８が異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態１に係わるプロセッサ８は、補助的な受信信号Δαに対する演算が割り当てられていると、同一のビーム１２の主たる受信信号Σに対する演算の途中結果を受信したとき、他のビーム１２の主たる受信信号Σに対する演算を実施していても、その演算を中断して補助的な受信信号Δαに対する演算を実施する。
一方、実施の形態４に係わるプロセッサ８は、ビーム１２に設定されている優先度に従って、割り当てられた演算を実行する。

図５は、この発明の実施の形態４に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
次に、実施の形態４に係わる並列信号処理装置の動作について説明する。
この並列信号処理装置では、１番目のビーム１２ａに優先度３、２番目のビーム１２ｂに優先度５、３番目のビーム１２ｃに優先度１、４番目のビーム１２ｄに優先度１が設定されており、優先度の数が大きい方が優先される。

また、実施の形態４に係わるスケジューラ４は、実施の形態１に係わるスケジューラ４と同様に、１番目のビーム１２ａに関し、主たる受信信号Σに対する演算をプロセッサ８ａ、補助的な受信信号Δαに対する演算をプロセッサ８ｂ、補助的な受信信号Δβに対する演算をプロセッサ８ｃに割り付ける。
また、２番目のビーム１２ｂに関し、主たる受信信号Σに対する演算をプロセッサ８ｂ、補助的な受信信号Δαに対する演算をプロセッサ８ｃ、補助的な受信信号Δβに対する演算をプロセッサ８ｄに割り付ける。
また、３番目のビーム１２ｃに関し、主たる受信信号Σに対する演算をプロセッサ８ｃ、補助的な受信信号Δαに対する演算をプロセッサ８ｄ、補助的な受信信号Δβに対する演算をプロセッサ８ｅに割り付ける。
また、４番目のビーム１２ｄに関し、主たる受信信号Σに対する演算をプロセッサ８ｄ、補助的な受信信号Δαに対する演算をプロセッサ８ｅ、補助的な受信信号Δβに対する演算をプロセッサ８ｆに割り付ける。

１番目のビーム１２ａの主たる受信信号Σを受け取ったプロセッサ８ａは、主たる受信信号Σに対する演算を開始する。一方、プロセッサ８ｂは、１番目のビーム１２ａの補助的な受信信号Δαに対する演算を開始せずに待機し、次に２番目のビーム１２ｂの主たる受信信号Σを受け取ると、２番目のビーム１２ｂの主たる受信信号Σに対する演算を開始する。また、プロセッサ８ｃは、２番目のビーム１２ｂの補助的な受信信号Δαを受け取っても演算を開始せずに待機し、次に３番目のビーム１２ｃの主たる受信信号Σを受け取ると、３番目のビーム１２ｃの主たる受信信号Σに対する演算を開始する。

プロセッサ８ａは、１番目のビーム１２ａの主たる受信信号Σに対する演算を途中まで進め、１番目のビーム１２ａの補助的な受信信号Δα、Δβに対する演算に必要な途中結果を得たとき、プロセッサ８ｂ、８ｃに１番目のビーム１２ａの補助的な受信信号Δα、Δβに対する演算に必要な１番目のビーム１２ａの主たる受信信号Σに対する演算の途中結果を送信する。

プロセッサ８ｂは、プロセッサ８ａから１番目のビーム１２ａの主たる受信信号Σに対する演算の途中結果を受け取るが、１番目のビーム１２ａより優先度の高い２番目のビーム１２ｂの主たる受信信号Σに対する演算を実施中であるので、そのままその演算を継続する。
そして、プロセッサ８ｂは、２番目のビーム１２ｂの主たる受信信号Σに対する演算を途中まで進め、２番目のビーム１２ｂの補助的な受信信号Δα、Δβに対する演算に必要な途中結果を得たとき、２番目のビーム１２ｂの補助的な受信信号Δα、Δβを受け取ったプロセッサ８ｃ、８ｄに演算に必要な主たる受信信号Σに対する演算の途中結果を送信する。

一方、プロセッサ８ｃは、プロセッサ８ａから１番目のビーム１２ａの主たる受信信号Σに対する演算の途中結果を受け取ると、１番目のビーム１２ａより優先度の低い３番目のビーム１２ｃの主たる受信信号Σに対する演算を実施中であるが、その演算を中断し１番目のビーム１２ａの補助的な受信信号Δβに対する演算を開始する。そして、プロセッサ８ｃは、１番目のビーム１２ａの補助的な受信信号Δβに対する演算が終了したら演算結果をプロセッサ８ａに送信し、その後中断した３番目のビーム１２ｃの主たる受信信号Σに対する演算を再開する。
また、プロセッサ８ｃは、３番目のビーム１２ｃの主たる受信信号Σに対する演算を再開後、プロセッサ８ｂから２番目のビーム１２ｂの主たる受信信号Σに対する演算の途中結果を受け取ると、２番目のビーム１２ｂより優先度の低い３番目のビーム１２ｃの主たる受信信号Σに対する演算を実施中であるが、その演算を中断し２番目のビーム１２ｂの補助的な受信信号Δαに対する演算を開始する。そして、プロセッサ８ｃは、２番目のビーム１２ｂの補助的な受信信号Δαに対する演算が終了したら演算結果をプロセッサ８ｂに送信し、その後中断した３番目のビーム１２ｃの主たる受信信号Σに対する演算を再開する。

プロセッサ８ｄは、プロセッサ８ｂから２番目のビーム１２ｂの主たる受信信号Σに対する演算の途中結果を受け取ると、２番目のビーム１２ｂより優先度の低い４番目のビーム１２ｄの主たる受信信号Σに対する演算を実施中であるが、その演算を中断し２番目のビーム１２ｂの補助的な受信信号Δβに対する演算を開始する。そして、プロセッサ８ｄは、２番目のビーム１２ｂの補助的な受信信号Δβに対する演算が終了したら演算結果をプロセッサ８ｂに送信し、その後中断した４番目のビーム１２ｄの主たる受信信号Σに対する演算を再開する。

プロセッサ８ｂは、プロセッサ８ｃから２番目のビーム１２ｂの補助的な受信信号Δαに対する演算の演算結果を、プロセッサ８ｄから２番目のビーム１２ｂの補助的な受信信号Δβに対する演算の演算結果を受け取ると、２番目のビーム１２ｂの主たる受信信号Σに対する演算を実施し、終了演算結果を得る。そして、この終了演算結果を出力インターフェース９に送信する。その後、プロセッサ８ｂは、１番目のビーム１２ａの補助的な受信信号Δαに対する演算を実施し、演算結果をプロセッサ８ａに送信する。

プロセッサ８ａは、プロセッサ８ｃから１番目のビーム１２ａの補助的な受信信号Δβに対する演算の途中結果を受け取ると、その途中結果で行える範囲の演算を実施するが、１番目のビーム１２ａの補助的な受信信号Δαに対する演算の途中結果を受け取っていないので、待機状態になる。
そして、プロセッサ８ａは、プロセッサ８ｂから１番目のビーム１２ａの補助的な受信信号Δαに対する演算の途中結果を受け取ると、１番目のビーム１２ａの主たる受信信号Σに対する演算を実施し、最終演算結果を出力インターフェース９に送信する。

この並列信号処理装置は、ビーム１２毎に優先度が設定されており、プロセッサ８は演算が重なるときその優先度に従って演算を実施するので、優先度が高く設定されたビーム１２に対する演算結果をより速く出力することができる。

実施の形態５．
図６は、この発明の実施の形態５に係わる並列信号処理装置の構成図である。図７は、この発明の実施の形態５に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
この発明の実施の形態５に係わる並列信号処理装置は、実施の形態１に係わる並列信号処理装置のデータ転送路７ａ〜７ｆがデータ転送路１４ａ〜１４ｆに代わっていることが異なり、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。

実施の形態１に係わるデータ転送路７ａ〜７ｆは、データの転送を双方向同時に行うことができず片方向づつ行う。一方、実施の形態５に係わるデータ転送路１４ａ〜１４ｆは、同時に双方向にデータ転送が行える。
例えば、図６に図示するプロセッサ８に接続されるデータ転送路１４ａ〜１４ｆは、それぞれ双方向にデータを転送することができ、プロセッサ８は、送信と受信を同時に行うことができる。これにより、データを受信しつつ、以前受信したデータを別のプロセッサ８に再転送することができる。

次に、実施の形態５に係わる並列信号処理装置の動作について図７を参照して説明する。
プロセッサ８ｃは、入力インターフェース３ｃからの１番目のビーム１２ａの補助的な受信信号Δβの受け取りを終えた後、１番目のビーム１２ａの補助的な受信信号Δβをプロセッサ８ａにデータ転送２１を実施する。
プロセッサ８ｂは、データ転送２１の終了後、１番目のビーム１２ａの補助的な受信信号Δαをプロセッサ８ａにデータ転送２２を実施する。

プロセッサ８ｄは、入力インターフェース３ｃからの２番目のビーム１２ｂの補助的な受信信号Δβの受け取りを終えた後、２番目のビーム１２ｂの補助的な受信信号Δβをプロセッサ８ｂにデータ転送２３を実施する。
プロセッサ８ｃは、データ転送２３の終了後、２番目のビーム１２ｂの補助的な受信信号Δαをプロセッサ８ｂにデータ転送２４を実施する。

プロセッサ８ｅは、入力インターフェース３ｃからの３番目のビーム１２ｃの補助的な受信信号Δβの受け取りを終えた後、３番目のビーム１２ｃの補助的な受信信号Δβをプロセッサ８ｃにデータ転送２５を実施する。
プロセッサ８ｄは、データ転送２５の終了後、３番目のビーム１２ｃの補助的な受信信号Δαをプロセッサ８ｃにデータ転送２６を実施する。

この並列信号処理装置は、プロセッサ８とＨＵＢ６間でデータが転送されるデータ転送路１４が同時に双方向にデータを転送することができるので、一旦ビーム１２の主たる受信信号Σ、補助的な受信信号Δα、Δβを別々のプロセッサ８に転送し、その後１つのプロセッサ８に集めることができる。

このようにして１つのビーム１２に関する主たる受信信号Σおよび補助的な受信信号Δα、Δβが集められ、１つのプロセッサ８で演算が実行されるので、主たる受信信号Σに対する演算の途中結果や補助的な受信信号Δα、Δβに対する演算の演算結果をプロセッサ８間でデータ転送を行う必要はなく、並列信号処理装置の規模を抑えることができる。

実施の形態６．
図８は、この発明の実施の形態６に係わる並列信号処理装置の構成図である。
この発明の実施の形態６に係わる並列信号処理装置は、実施の形態５に係わる並列信号処理装置と受信信号のチャネルの数が３つから４つになっている。１つのチャネルからの高演算負荷の主たる受信信号Σが３個、１つのチャネルからの低演算負荷の補助的な受信信号Δαが３個、１つのチャネルからの低演算負荷の補助的な受信信号Δβが３個および１つのチャネルからの低演算負荷の補助的な受信信号Δγが３個から１つのビーム１２が構成される。
また、実施の形態６に係わる並列信号処理装置は、実施の形態５に係わる並列信号処理装置とプロセッサ８がプロセッサ群１５を形成していることが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記して説明は省略する。
実施の形態５に係わる並列信号処理装置では、１つのビーム１２に関する受信信号１１全てを１つのプロセッサ８に集めた。
一方、実施の形態６に係わる並列信号処理装置では、２つのプロセッサ８で１つのプロセッサ群１５を形成し、そのプロセッサ群１５に属する２つのプロセッサ８にビーム１２毎の受信信号を集める。そして、１つのプロセッサ８では、２つの受信信号に対する演算を割り付けている。

図９は、この発明の実施の形態１に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。
プロセッサ８ｃは、入力インターフェース３ｃからの１番目のビーム１２ａの補助的な受信信号Δβの受け取りを終えた後、１番目のビーム１２ａの補助的な受信信号Δβをプロセッサ８ａにデータ転送する。
プロセッサ８ｄは、入力インターフェース３ｄからの１番目のビーム１２ａの補助的な受信信号Δγの受け取りを終えた後、１番目のビーム１２ａの補助的な受信信号Δγをプロセッサ８ｂにデータ転送する。
そして、プロセッサ８ａとプロセッサ８ｂにおいて、１番目のビーム１２ａに関する演算を実行する。

プロセッサ８ｅは、入力インターフェース３ｃからの２番目のビーム１２ｂの補助的な受信信号Δβの受け取りを終えた後、２番目のビーム１２ｂの補助的な受信信号Δβをプロセッサ８ｃにデータ転送する。
プロセッサ８ｆは、入力インターフェース３ｄからの２番目のビーム１２ｂの補助的な受信信号Δγの受け取りを終えた後、２番目のビーム１２ｂの補助的な受信信号Δγをプロセッサ８ｄにデータ転送する。
そして、プロセッサ８ｃとプロセッサ８ｄにおいて、２番目のビーム１２ｂに関する演算を実行する。

この並列信号処理装置は、プロセッサ８とＨＵＢ６間でデータが転送されるデータ転送路１４が同時に双方向にデータを転送できるので、一旦ビーム１２の主たる受信信号Σ、補助的な受信信号Δα、Δβ、Δγを別々のプロセッサ８に転送し、その後１つのプロセッサ群１５に集めることができる。

２つのプロセッサ８で１つのプロセッサ群１５を形成し、プロセッサ群１５の中では、２系分の受信信号を１つのプロセッサ８で演算するので、その中で演算負荷の調整ができ、同時に入力される受信信号の系が多い場合や、高負荷の系が混じっている場合にも対応することができる。

この発明の実施の形態１に係わる並列信号処理装置の構成図である。 この発明の実施の形態１に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。 この発明の実施の形態２に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。 この発明の実施の形態３に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。 この発明の実施の形態４に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。 この発明の実施の形態５に係わる並列信号処理装置の構成図である。 この発明の実施の形態５に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。 この発明の実施の形態６に係わる並列信号処理装置の構成図である。 この発明の実施の形態６に係わる並列信号処理装置における信号処理の流れを示すタイムチャートである。

符号の説明

１ 緒元情報入力線、２ 受信信号入力線、３ 入力インターフェース、４ スケジューラ、５ 制御線、６ ネットワークスイッチ（ＨＵＢ）、７ データ転送路、８ プロセッサ、９ 出力インターフェース、１０ 信号処理結果出力線、１１ 受信信号、１２ ビーム、１４ データ転送路、１５ プロセッサ群、２１、２２、２３、２４、２５、２６ データ転送。

Claims (7)

1. 互いに依存関係にあり、且つ演算量に格差を有する同時に入力される複数の受信信号を複数のプロセッサを用いて演算処理する並列信号処理装置において、
   ビーム単位にまとめられた上記受信信号を上記受信信号に対する演算が上記プロセッサに及ぼす負荷に従って高演算負荷または低演算負荷に区分けし、該区分けに従って上記ビーム単位の受信信号を上記プロセッサに割り付けるスケジューラと、
   上記ビーム単位の受信信号を上記割り付けられたプロセッサに転送するデータ転送手段と、
   を有し、
   上記スケジューラは、上記プロセッサ毎に、高演算負荷と区分けした上記ビーム単位の受信信号を１つだけ割り付け、且つ低演算負荷と区分けした上記ビーム単位の受信信号も複数割り付けることが許容されていることを特徴とする並列信号処理装置。
2. 上記スケジューラは、上記低演算負荷と区分けしたビーム単位の受信信号を専用に処理する上記プロセッサに割り付けることを特徴とする請求項１に記載の並列信号処理装置。
3. 上記スケジューラは、上記低演算負荷と区分けした所定数のビーム単位の受信信号を専用に処理する上記プロセッサに割り付けることを特徴とする請求項１に記載の並列信号処理装置。
4. 上記プロセッサは、演算が重なり合うとき、優先度が高い上記ビームに係わる演算を優先して行うことを特徴とする請求項１乃至３のいずれか一項に記載の並列信号処理装置。
5. 上記データ転送手段は、同時に双方向にデータを転送することを特徴とする請求項１乃至４のいずれか一項に記載の並列信号処理装置。
6. 上記プロセッサは、上記低演算負荷と区分けされたビーム単位の受信信号を受け取り終えた後、上記高演算負荷と区分けされたビーム単位の受信信号が割り付けられたプロセッサに、上記低演算負荷と区分けされたビーム単位の受信信号を転送することを特徴とする請求項５に記載の並列信号処理装置。
7. 複数の上記プロセッサからなり、１つとして取り扱われるプロセッサ群を有す、
   上記プロッセサ群は、上記低演算負荷と区分けされたビーム単位の受信信号を受け取り終えた後、上記高演算負荷と区分けされたビーム単位の受信信号が割り付けられたプロセッサ群に、上記低演算負荷と区分けされたビーム単位の受信信号を転送することを特徴とする請求項５に記載の並列信号処理装置。

Images