JP2008118050A - Multi-function thin film electric resistance-capacitor arrangement - Google Patents

Multi-function thin film electric resistance-capacitor arrangement Download PDF

Info

Publication number
JP2008118050A
JP2008118050A JP2006301950A JP2006301950A JP2008118050A JP 2008118050 A JP2008118050 A JP 2008118050A JP 2006301950 A JP2006301950 A JP 2006301950A JP 2006301950 A JP2006301950 A JP 2006301950A JP 2008118050 A JP2008118050 A JP 2008118050A
Authority
JP
Japan
Prior art keywords
thin film
silicon substrate
electrical resistance
manufacturing
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006301950A
Other languages
Japanese (ja)
Inventor
Josei Ryu
上誠 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TrueLight Corp
Original Assignee
TrueLight Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TrueLight Corp filed Critical TrueLight Corp
Priority to JP2006301950A priority Critical patent/JP2008118050A/en
Publication of JP2008118050A publication Critical patent/JP2008118050A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Landscapes

  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an arrangement of multi-function thin film electric resistance-capacitors by easily manufacturing by utilizing a patterning process of semiconductor manufacturing, constituting and adjusting the thickness of a dielectric layer or a larger thickness of a pattern to easily constitute and produce electric resistance, a capacitor containing a plurality of different electric resistance values and capacitance values, or the combination of them on a single chip, reducing material and production costs, including a lot of passive components at the same time in one substrate, reducing the number of times of Die bond, and saving a sealing work time. <P>SOLUTION: The arrangement multi-function thin film electric resistance-capacitors is used for an optical fiber communicating optical receiver module. By patterning by photo-lithography, a dielectric thin film and a metal layer pattern are formed on the surface of a Silicon Substrate. By the thin film thickness and the pattern, the electric resistance, the capacitor having a plurality of different resistance values or capacitance values, or the combination of them, and circuit connection wiring between them are formed on the single chip. To directly die-bond a Photodiode of the optical fiber communicating optical receiver module to the electric resistance-capacitor arrangement, the chip thickness is adjusted in a polishing process used for the semiconductor manufacturing to adjust a required optical height position. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、多機能薄膜電気抵抗-キャパシタ配列に関する。特に、単一チップ上に多数の異なる電気抵抗値及びキャパシタンス値の電気抵抗、キャパシタ及びその組合せを形成し、光学基板とする機能を備えた多機能薄膜電子デバイスの受動部品である多機能薄膜電気抵抗-キャパシタ配列に係る。   The present invention relates to a multifunction thin film electrical resistance-capacitor array. In particular, a multi-functional thin-film electrical device which is a passive component of a multi-functional thin-film electronic device having a function of forming an electrical resistance, a capacitor and a combination thereof having a number of different electrical resistance values and capacitance values on a single chip, and serving as an optical substrate. According to resistor-capacitor arrangement.

光ファイバー通信用光トランシーバーモジュール或いは半導体封止デバイスでは、チップ(IC)及び回路の必要により、電気抵抗或いはキャパシタ (SMD、SLC、MLCC)を加え電圧安定或いはフィルター等の機能を持たせる。
公知の光ファイバー通信用光レシーバーモジュール1実施例の封止デバイス構造及びキャパシタ部品側面図である図1、2に示すように、該光ファイバー通信用光レシーバーモジュール1の封止デバイス構造は、基板11、フォトダイオード(Photodiode)12、光学基板(Optical substrate)13、電気抵抗転換増幅器(TIA)14、さらに、回路構造の必要に応じて電気抵抗値及びキャパシタンス値を備える構成からなり、さらに電気抵抗15及び2個のSLC(Single Layer Capacitor)キャパシタ16、16'により電圧安定或いはフィルター機能を備えた回路を構成する。
上記各部品の回路接続には、ダイボンド(Die bond)を採用し、銀ペーストにより該フォトダイオード(Photodiode)12を該光学基板(Optical substrate)13上にダイボンディング(Die bonding)し、該光学基板(Optical substrate)13の厚さにより該フォトダイオード(Photodiode)12の光学位置を調整し、光レシーバーに適した所定の高さ位置とする。さらに、ワイヤボンディング(Wire bond)により回路間を接続して、該上記基板11の端面上に固定し、TO-can構造封止とする。また、前記構造中のSLC(Single Layer Capacitor)キャパシタ16、16'として、該誘電性層161表面に金属層162、163を形成する。
この型のキャパシタは、直接その上にダイボンディング(Die bonding)によりフォトダイオード(Photodiode)12を接続し、ワイヤーボンディング (Wire bonding)により回路を接続することができるが、誘電性層の厚さの差はまた直接そのキャパシタンス値に影響するため、光学位置調製のために厚さを調製する必要のある光学基板として直接利用することはできない。よって回路構造上に光学基板(Optical substrate)13を別途増設して光学平面を調整する必要があるが、これでは使用する材料コスト及び作業時間の浪費である。
In an optical transceiver module for optical fiber communication or a semiconductor encapsulated device, an electric resistance or a capacitor (SMD, SLC, MLCC) is added depending on the necessity of a chip (IC) and a circuit, and functions such as voltage stabilization or a filter are provided.
As shown in FIGS. 1 and 2 which are side views of a sealing device structure and capacitor parts of a known optical receiver module for optical fiber communication 1 embodiment, the sealing device structure of the optical receiver module 1 for optical fiber communication includes a substrate 11, A photodiode 12, an optical substrate 13, an electrical resistance conversion amplifier (TIA) 14, and a structure having an electrical resistance value and a capacitance value as required by the circuit structure, and an electrical resistance 15 and Two SLC (Single Layer Capacitor) capacitors 16, 16 'constitute a circuit having a voltage stabilization or filter function.
For the circuit connection of each of the above components, a die bond is used, and the photodiode 12 is die bonded onto the optical substrate 13 by silver paste, and the optical substrate is bonded. The optical position of the photodiode 12 is adjusted according to the thickness of the (Optical substrate) 13 to obtain a predetermined height position suitable for the optical receiver. Further, the circuits are connected by wire bonding and fixed on the end face of the substrate 11 to form a TO-can structure sealing. Further, metal layers 162 and 163 are formed on the surface of the dielectric layer 161 as SLC (Single Layer Capacitor) capacitors 16 and 16 ′ in the structure.
In this type of capacitor, a photodiode 12 can be directly connected to the capacitor 12 by die bonding and a circuit can be connected by wire bonding, but the thickness of the dielectric layer can be reduced. Since the difference also directly affects its capacitance value, it cannot be used directly as an optical substrate whose thickness needs to be adjusted for optical position adjustment. Therefore, it is necessary to separately add an optical substrate 13 on the circuit structure and adjust the optical plane, but this is a waste of material cost and work time.

さらに、公知の光ファイバー通信用光レシーバーモジュール1の別種の実施例の封止構造、キャパシタ部品側面及び回路図である図3、4、5に示すように、該光ファイバー通信用光レシーバーモジュール1の封止構造は、基板11、フォトダイオード(Photodiode)12、光学基板(Optical substrate)13、電気抵抗転換増幅器(TIA)14、さらに回路構造の必要に応じて電気抵抗値及びキャパシタンス値から構成し、独立した部品としてのSMD電気抵抗17及び2個のSMDキャパシタ18、18'により電圧安定或いはフィルター器機能を備えた回路を接続して構成する。
上記各部品の回路接続はダイボンディング(Die bonding)により、該フォトダイオード(Photodiode)12を該光学基板(Optical substrate)13上にダイボンド(Die bond)する。しかし、該SMD電気抵抗17及び該SMDキャパシタ18、18'は、その表面上にワイヤーボンディング(Wire bonding)することができず、しかもその2個の電極は同一平面上に設置するため、SMDを該サブ基板19にダイボンディング(Die bonding)して電極を接続する必要がある。図3、4に示すように、その中の任意のキャパシタ18或いは18'は、構造上該フォトダイオード(Photodiode)12と同一光学基板(Optical substrate)13上に固定して、回路構造及びワイヤーボンディングできるようにし、続いてワイヤボンディング(Wire bonding)により、上記各部品を接続して回路構造を形成する(図5参照)。
特開2000−243981号公報 特開2006−41234号公報
Further, as shown in FIGS. 3, 4, and 5, which are sealing structures, capacitor component side surfaces, and circuit diagrams of another embodiment of the known optical receiver module 1 for optical fiber communication, sealing of the optical receiver module 1 for optical fiber communication The stop structure is composed of a substrate 11, a photodiode 12, an optical substrate 13, an electrical resistance conversion amplifier (TIA) 14, and an electrical resistance value and a capacitance value as required by the circuit structure. The SMD electric resistor 17 and the two SMD capacitors 18 and 18 ′ as the parts are connected to each other to connect a circuit having a voltage stabilizing function or a filter function.
For circuit connection of the above components, the photodiode 12 is die-bonded on the optical substrate 13 by die bonding. However, the SMD electric resistance 17 and the SMD capacitors 18 and 18 'cannot be wire bonded on the surface, and the two electrodes are installed on the same plane. It is necessary to connect electrodes to the sub-substrate 19 by die bonding. As shown in FIGS. 3 and 4, an arbitrary capacitor 18 or 18 ′ in the structure is fixed on the same optical substrate 13 as the photodiode 12 in terms of structure, and the circuit structure and wire bonding. Next, the above components are connected by wire bonding to form a circuit structure (see FIG. 5).
JP 2000-243981 A JP 2006-41234 A

公知構造には以下の欠点があった。
すなわち上記の公知の光ファイバー通信の光レシーバーモジュールの封止デバイス構造及び回路構造では多数の電気抵抗、キャパシタ部品、光学基板(Optical substrate)により回路が必要な電圧安定回路或いはフィルターを構成し、つまりフォトダイオード(Photodiode)をダイボンド結合し、回路を接続する必要があり、数回のダイボンディング(Die bonding)及びワイヤボンディング(Wire bonding)及び封止作業を経由する必要があるために時間がかかり、コストも増加してしまう。そのため回路/光学構造、回路接続の配線構造に制限を加えることになり、特に上記のSMD電気抵抗及びSMDキャパシタはその標準規格があるため、光ファイバー通信用光レシーバーモジュール構造が複雑かつ小型化するに従い、部品の配置空間を制限することとなる。さらに該フォトダイオード(Photodiode)も光学構造からの要求に基づき、異なる厚さの光学基板(Optical substrate)を利用して適当な光学位置を調整する必要があるため、材料コストの増加を招いている。
本発明は上記構造の問題点を解決した多機能薄膜電気抵抗-キャパシタ配列を提供するものである。
The known structure has the following drawbacks.
That is, in the sealing device structure and circuit structure of the above-described optical fiber communication optical receiver module, a voltage stabilizing circuit or filter that requires a circuit is configured by a large number of electrical resistors, capacitor components, and an optical substrate. A diode (Photodiode) needs to be die-bonded and connected to a circuit, and it takes time and cost because it needs to go through several die bonding and wire bonding and sealing operations. Will also increase. For this reason, the circuit / optical structure and the wiring structure for circuit connection are limited. Especially, the above-mentioned SMD electrical resistance and SMD capacitor have standards, so that the optical receiver module structure for optical fiber communication becomes more complex and smaller. Therefore, the arrangement space for the parts is limited. Furthermore, the photodiode also has an increase in material cost because it is necessary to adjust an appropriate optical position using an optical substrate having a different thickness based on a request from the optical structure. .
The present invention provides a multi-functional thin film electric resistance-capacitor array that solves the above-mentioned problems of the structure.

上記課題を解決するため、本発明は下記の多機能薄膜電気抵抗-キャパシタ配列を提供する。
すなわち、シリコン基板(Silicon Substrate)表面に形成した誘電性薄膜上に、金属薄層を形成し、
フォトリソグラフィの手法を用いて、フォトマスク(Photo-mask)パターンにより定まる電気抵抗-キャパシタンス配列パターンを作成して、これらの薄膜厚さとパターンにより複数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗、キャパシタ部品、或いは電気抵抗、キャパシタ組合せ及びその相互間の回路接続構造を形成し、
また、その電気抵抗-キャパシタンス配列は半導体製造に用いられる研磨工程を利用してシリコン基板のチップ厚さを任意に調整することにより、必要な光学位置を調整し、光ファイバー通信の光レシーバーモジュール中に光学基板(Optical substrate)を増設することなくフォトダイオード(Photodiode)を直接ダイボンド(Die bond)し、
これにより、光ファイバー通信用光レシーバーモジュール及びその製品の回路と光学構造への応用に有利であって、
すなわち、
シリコン基板(Silicon Substrate)を準備し、
上記シリコン基板(Silicon Substrate)表面に誘電性薄膜を形成し、
リソグラフィによるパターニングを行なって上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値、及び回線接続構造の電気抵抗、キャパシタンス配列パターンを製作し、
研磨工程によって上記シリコン基板の厚さを研磨して、光学平面の厚さを必要とする厚さに調整し、或いは必要に応じて必要な厚さのチップを設け、
上記シリコン基板(Silicon Substrate)の異なる位置、或いは研磨後に金属層を形成して電極パッドを形成し、
単一チップに複数の異なる電気抵抗値或いはキャパシタンス値を備えた電気抵抗、キャパシタ部品、或いは電気抵抗とキャパシタの組合せ、及びその回路パターン接続を構成する多機能薄膜電気抵抗-キャパシタンス配列を完成する。
すなわち、基板、多機能薄膜電気抵抗-キャパシタンス配列、フォトダイオード(Photodiode)、電気抵抗転換増幅器(TIA)からなり、
該多機能薄膜電気抵抗-キャパシタンス配列は、その単一チップ(Chip)上に複数の所定の電気抵抗値、キャパシタンス値の電気抵抗、キャパシタ部品を備え、上記基板の片側表面にダイボンド(Die bond)し、
該フォトダイオード(Photodiode)は、上記多機能薄膜電気抵抗-キャパシタンス配列にダイボンド(Die bond)し、多機能薄膜電気抵抗-キャパシタンス配列の厚さを利用して光学位置を調整し、
該電気抵抗転換増幅器(TIA)は上記基板の片側表面にダイボンド(Die bond)し、
上記のフォトダイオード(Photodiode)、電気抵抗転換増幅器(TIA)、多機能薄膜電気抵抗-キャパシタンス配列の各電気抵抗、キャパシタ、及び基板の複数の端子はワイヤボンディング (Wire bonding)により回路構造を接続形成したことを特徴とする多機能薄膜電気抵抗-キャパシタ配列である。
In order to solve the above problems, the present invention provides the following multifunction thin film electric resistance-capacitor array.
That is, a metal thin layer is formed on a dielectric thin film formed on the surface of a silicon substrate (Silicon Substrate),
Using an photolithography technique, an electric resistance-capacitance array pattern determined by a photo-mask pattern is created, and a plurality of different electric resistance values or electric resistances of different capacitance values and capacitors depending on the thin film thickness and pattern. Form parts, or electrical resistance, capacitor combination and circuit connection structure between them,
In addition, the electrical resistance-capacitance array adjusts the required optical position by arbitrarily adjusting the chip thickness of the silicon substrate using a polishing process used in semiconductor manufacturing, and in an optical receiver module for optical fiber communication. Die bond the photodiode directly without adding an optical substrate.
This is advantageous for optical receiver module for optical fiber communication and its application to circuit and optical structure,
That is,
Prepare silicon substrate (Silicon Substrate)
A dielectric thin film is formed on the surface of the silicon substrate (Silicon Substrate),
A plurality of different electrical resistance values or capacitance values, and electrical resistance and capacitance array patterns of line connection structures are manufactured on the dielectric thin film by performing lithography patterning,
The thickness of the silicon substrate is polished by a polishing process, the thickness of the optical plane is adjusted to a required thickness, or a chip having a required thickness is provided as necessary,
A different position of the silicon substrate (Silicon Substrate), or forming a metal layer after polishing to form an electrode pad,
A multi-functional thin-film electrical resistance-capacitance array is constructed that constitutes electrical resistance with a plurality of different electrical resistance values or capacitance values on a single chip, capacitor components, or a combination of electrical resistance and capacitor, and its circuit pattern connection.
In other words, it consists of a substrate, multi-function thin film electrical resistance-capacitance array, photodiode (Photodiode), electrical resistance conversion amplifier (TIA),
The multifunction thin film electrical resistance-capacitance array includes a plurality of predetermined electrical resistance values, electrical resistances of capacitance values, capacitor components on a single chip, and a die bond on one surface of the substrate. And
The photodiode is die-bonded to the multifunction thin film electrical resistance-capacitance array, and the optical position is adjusted using the thickness of the multifunction thin film electrical resistance-capacitance array.
The electrical resistance conversion amplifier (TIA) is die-bonded to one surface of the substrate,
The above photodiodes, electrical resistance conversion amplifier (TIA), multi-function thin film electrical resistance-capacitance array of electrical resistances, capacitors, and multiple terminals of the substrate are connected to form a circuit structure by wire bonding. This is a multi-function thin film electric resistance-capacitor arrangement.

上記のように、本発明多機能薄膜電気抵抗-キャパシタンス配列及びその光ファイバー通信用光レシーバーモジュールへの応用は半導体製造のパターニング工程を利用して製作が容易で、誘電性層厚さ或いはその上のパターンを構造、調整し、単一チップ上に多数の異なる電気抵抗値、キャパシタンス値を備えた電気抵抗、キャパシタ或いはその両者の組合せを容易に構造及び生産することができる。また、材料及び生産コストを低く抑えることができ、1個の基板中に同時に多数の受動部品を含み、ダイボンド(Die bond)回数を減少させ、封止作業時間を節約することができる。さらに、回路の要求に応じてフォトマスク(Photo-mask)上の回路パターン構造を利用し、電気抵抗、キャパシタ間を回路接続し、ワイヤーボンド(Wire bond)の回数を減少させ、封止作業の時間を減少させることができる。加えて、半導体研磨に用いられる研磨工程によって上記シリコン基板の厚さを調製して必要とする光学平面の厚さを達成し、或いは所定厚さのチップを用い、或いは電気抵抗-キャパシタンス配列のパターンを製作後に研磨工程を行って必要な厚さに調整し、こうして任意に厚さを調整して光学的位置に必要な高さとし、また製作された電気抵抗-キャパシタンス配列の特性に影響を及ぼすことがない。しかもその上での基板ボンド、ワイヤーボンドが可能であって、光ファイバー通信の光レシーバーモジュール及びその製品の回路と光学構造への応用に有利である。   As described above, the multi-functional thin film electrical resistance-capacitance array of the present invention and its application to an optical receiver module for optical fiber communication can be easily manufactured using a patterning process of semiconductor manufacturing, and the dielectric layer thickness or above Patterns can be structured and adjusted to easily structure and produce many different electrical resistance values, electrical resistances with capacitance values, capacitors, or a combination of both on a single chip. In addition, the material and the production cost can be kept low, and a large number of passive components can be included in one substrate at the same time, so that the number of die bonds can be reduced and the sealing operation time can be saved. Furthermore, the circuit pattern structure on the photomask (Photo-mask) is used according to the requirements of the circuit, the circuit is connected between the electrical resistance and the capacitor, the number of wire bonds is reduced, and the sealing work Time can be reduced. In addition, the thickness of the silicon substrate is adjusted by a polishing process used for semiconductor polishing to achieve a required optical plane thickness, or a chip having a predetermined thickness is used, or a pattern of an electric resistance-capacitance array After manufacturing, the polishing process is adjusted to the required thickness, thus arbitrarily adjusting the thickness to the required height for the optical position, and affecting the characteristics of the manufactured electrical resistance-capacitance array There is no. In addition, substrate bonding and wire bonding can be performed thereon, which is advantageous for application to optical receiver modules for optical fiber communications and circuits and optical structures of the products.

先ず、本発明の多機能薄膜電気抵抗-キャパシタンス配列の実施例の製造工程及び側面指示図である図6、7に示すように、本発明の多機能薄膜電気抵抗-キャパシタンス配列2の製造方法は以下のステップからなる。
ステップ800ではシリコン基板(Silicon Substrate)21を準備する。
ステップ802では上記シリコン基板(Silicon Substrate)21表面に誘電性薄膜22を形成する。該誘電性薄膜22は酸化シリコン或いは窒化シリコンである。
ステップ803では半導体製造工程のリソグラフィ製造工程を利用し、フォトマスクを用いたパターニングにより、上記誘電性薄膜22上に複数の電気抵抗、キャパシタの組合せ、及びそれらを接続する回路パターンを構成する金属層221を形成する。
ステップ804では研磨工程によりシリコン基板を研磨して、必要とする光学平面の厚さ(高さ)とする。当然、必要に応じて必要な厚さの基板を選択して製作することもでき、或いは電気抵抗-キャパシタンス配列のパターンを製作後にさらに半導体研磨工程によって必要な厚さに研磨する。
ステップ806では上記シリコン基板(Silicon Substrate)21の異なる位置において、先ずシリコン基板(Silicon Substrate)21の厚さを調製するための研磨後、さらに研磨箇所に金属層(Gold pad)26を形成し、その電極パッドを形成する。当然その他具体的実施例中において直接銀ペースト被覆によるダイボンド方式を利用してその電極パッドを形成することもできる。
ステップ808では多機能薄膜電気抵抗-キャパシタンス配列2の製作を完了し、該部品の単一チップ上には多数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗部品、キャパシタ部品、或いは両者の組合せを形成する。
First, as shown in FIGS. 6 and 7 which are the manufacturing process and side view of the embodiment of the multifunction thin film electrical resistance-capacitance array of the present invention, the manufacturing method of the multifunction thin film electrical resistance-capacitance array 2 of the present invention is as follows. It consists of the following steps.
In step 800, a silicon substrate 21 is prepared.
In step 802, a dielectric thin film 22 is formed on the surface of the silicon substrate 21. The dielectric thin film 22 is silicon oxide or silicon nitride.
In step 803, a metal layer constituting a combination of a plurality of electrical resistances and capacitors and a circuit pattern for connecting them is formed on the dielectric thin film 22 by patterning using a photomask using a lithography manufacturing process of a semiconductor manufacturing process. 221 is formed.
In step 804, the silicon substrate is polished by a polishing process to obtain the required optical plane thickness (height). Of course, a substrate having a necessary thickness can be selected and manufactured according to need, or the pattern of the electric resistance-capacitance array is polished to a necessary thickness by a semiconductor polishing process after the manufacturing.
In step 806, at a different position of the silicon substrate (Silicon Substrate) 21, first, after polishing for adjusting the thickness of the silicon substrate (Silicon Substrate) 21, a metal layer (Gold pad) 26 is formed at the polishing location. The electrode pad is formed. Of course, in other specific embodiments, the electrode pads can be formed by using a die bonding method by direct silver paste coating.
In step 808, the fabrication of the multifunction thin film electrical resistance-capacitance array 2 is completed, and a number of different electrical resistance values or capacitance values, electrical resistance components, capacitor components, or a combination of both are formed on a single chip of the component. To do.

上記誘電性薄膜22上に形成する電気抵抗、キャパシタの電気抵抗値及びキャパシタンス値は、誘電性薄膜22の厚さとその上に形成されるパターンにより決定する。すなわち、フォトマスク(Photo-mask)パターンにより定まる電気抵抗-キャパシタンス配列パターンの配列金属層221の異なる面積、アレーパターン構造、薄膜厚さ、及びシリコン基板(Silicon Substrate)21及びその上に形成する誘電性薄膜22厚さによって調製し、多数の異なる電気抵抗値或いはキャパシタンス値の電気抵抗及びキャパシタ、及びその相互間の電気的接続の回路パターンを製作する。
同時に該製作された多機能薄膜電気抵抗-キャパシタンス配列2は、電気抵抗-キャパシタンス配列パターンの配列金属層221上において直接ダイボンディング(Die bonding)、及びワイヤボンディング(Wire bonding)を行うことができ、接続面は電極パッドと見なし、そのため光ファイバー通信用光レシーバーモジュール3及びその製品の回路と光学構造への応用に有利である。
The electric resistance formed on the dielectric thin film 22, the electric resistance value and the capacitance value of the capacitor are determined by the thickness of the dielectric thin film 22 and the pattern formed thereon. That is, different areas, array pattern structures, thin film thicknesses, and dielectrics formed on the silicon substrate 21 of the array metal layer 221 of the electrical resistance-capacitance array pattern determined by the photo-mask pattern. The circuit pattern of the electrical resistances and capacitors having different electrical resistance values or capacitance values, and electrical connections between them is manufactured according to the thickness of the conductive thin film 22.
At the same time, the fabricated multi-functional thin film electrical resistance-capacitance array 2 can perform direct die bonding (Die bonding) and wire bonding (Wire bonding) on the array metal layer 221 of the electrical resistance-capacitance array pattern, The connection surface is regarded as an electrode pad, which is advantageous for application to the optical receiver module 3 for optical fiber communication and its circuit and optical structures.

次に本発明の多機能薄膜電気抵抗-キャパシタンス配列の実施例を光ファイバー通信用光レシーバーモジュールの封止と回路構造に応用する指示図である図8、9に示すように、該光ファイバー通信用光レシーバーモジュール3は、基板31上に複数の端子311を備える。本発明の多機能薄膜電気抵抗-キャパシタンス配列2は、その単一チップ上に電気抵抗23、キャパシタ24、25を備え、該基板31表面にフォトダイオード(Photodiode)32、電気抵抗転換増幅器(TIA)33をダイボンドし、TO-can構造に対応して封止して形成する。
上記のフォトダイオード32は、ダイボンディング(Die bonding)により、銀ペーストを用いて多機能薄膜電気抵抗-キャパシタンス配列2のキャパシタ25上に直接ダイボンド(Die bond)する。すなわち、多機能薄膜電気抵抗-キャパシタンス配列2により公知の光学基板(Optical substrate)に代えフォトダイオード(Photodiode)32の光学基板とし、半導体に用いる研磨工程によって多機能薄膜電気抵抗-キャパシタンス配列2のチップ厚さを任意に調整することができる。こうしてフォトダイオード(Photodiode)32を必要とする光レシーバー高さ位置に調整し、ワイヤボンディング (Wire bonding)により、上記フォトダイオード(Photodiode)32、電気抵抗転換増幅器(TIA)33、多機能薄膜電気抵抗-キャパシタンス配列2の各電気抵抗23、キャパシタ24、25、及び基板31の複数の端子311を接続し、回路構造を形成する(図9参照)。
Next, as shown in FIGS. 8 and 9, which are examples of application of the embodiment of the multifunction thin film electrical resistance-capacitance array of the present invention to sealing and circuit structure of an optical receiver module for optical fiber communication, the optical fiber communication light is shown. The receiver module 3 includes a plurality of terminals 311 on the substrate 31. The multifunction thin film electric resistance-capacitance array 2 of the present invention comprises an electric resistance 23 and capacitors 24, 25 on a single chip, a photodiode 32 on the surface of the substrate 31, and an electric resistance conversion amplifier (TIA). 33 is die-bonded and sealed to correspond to the TO-can structure.
The photodiode 32 is die-bonded directly onto the capacitor 25 of the multi-function thin film electric resistance-capacitance array 2 using silver paste by die bonding. That is, a multi-function thin-film electrical resistance-capacitance array 2 chip is formed by a polishing process used for a semiconductor by using a multi-function thin-film electrical resistance-capacitance array 2 instead of a known optical substrate as a photodiode 32 optical substrate. The thickness can be adjusted arbitrarily. Thus, the photodiode (Photodiode) 32 is adjusted to the required height position of the optical receiver, and the above-mentioned photodiode (Photodiode) 32, electric resistance conversion amplifier (TIA) 33, multifunctional thin film electric resistance is obtained by wire bonding. -Connect each electrical resistor 23 of the capacitance array 2, capacitors 24, 25, and a plurality of terminals 311 of the substrate 31 to form a circuit structure (see FIG. 9).

本発明の多機能薄膜電気抵抗-キャパシタンス配列の他の実施例を光ファイバー通信の光レシーバーモジュールに応用する封止デバイス構造と回路構造指示図である図10、11に示す。本実施例と上記図8、9はおよそ同一であるが、その異なる点は以下の通りである。
すなわち、該多機能薄膜電気抵抗-キャパシタンス配列2において必要な回路構造に基づき異なるキャパシタンス値を備える多数のキャパシタ24、25、27の組合せを製作し、フォトダイオード(Photodiode)32はまた多機能薄膜電気抵抗-キャパシタンス配列2のキャパシタ25上にダイボンド(Die bond)する。多機能薄膜電気抵抗-キャパシタンス配列2は、フォトダイオード(Photodiode)32を必要な光レシーバー高さ位置に調整し、ワイヤボンディング (Wire bonding)により上記フォトダイオード(Photodiode)32、電気抵抗転換増幅器(TIA)33、多機能薄膜電気抵抗-キャパシタンス配列2の各キャパシタ24、25、27、及び基板31の複数の端子311を接続し、回路構造を形成する(図11参照)。
FIGS. 10 and 11 are diagrams showing a sealing device structure and a circuit structure indicating that another embodiment of the multifunction thin film electric resistance-capacitance array of the present invention is applied to an optical receiver module for optical fiber communication. This embodiment and FIGS. 8 and 9 are almost the same, but the differences are as follows.
That is, a combination of a large number of capacitors 24, 25, and 27 having different capacitance values based on the required circuit structure in the multi-function thin film electric resistance-capacitance array 2 is manufactured. Die bond on the capacitor 25 of the resistor-capacitance array 2. Multifunctional thin-film electrical resistance-capacitance array 2 adjusts the photodiode 32 to the required optical receiver height position, and wire bonding (Photodiode) 32, electrical resistance conversion amplifier (TIA) 33) Connect each capacitor 24, 25, 27 of the multifunction thin film electrical resistance-capacitance array 2 and a plurality of terminals 311 of the substrate 31 to form a circuit structure (see FIG. 11).

公知の光ファイバー通信の光レシーバーモジュール実施例の封止構造指示図である。It is a sealing structure instruction | indication of the optical receiver module Example of a well-known optical fiber communication. 公知の光ファイバー通信の光レシーバーモジュールに応用するキャパシタ部品実施例の構造側面図である。It is a structure side view of the capacitor component Example applied to the well-known optical receiver module of optical fiber communication. 公知の別種の光ファイバー通信の光レシーバーモジュール実施例の封止構造指示図である。It is a sealing structure instruction | indication figure of the optical receiver module Example of a known another kind of optical fiber communication. 公知の光ファイバー通信の光レシーバーモジュールに応用する別種のキャパシタ部品実施例の構造側面図である。It is a structure side view of another kind of capacitor component Example applied to the optical receiver module of a well-known optical fiber communication. 公知の別種の光ファイバー通信の光レシーバーモジュール実施例の回路構造図である。It is a circuit structure figure of the optical receiver module Example of another known optical fiber communication. 本発明実施例の製造方法フローチャートである。It is a manufacturing method flowchart of this invention Example. 本発明実施例の構造側面図である。It is a structure side view of this invention Example. 本発明実施例を光ファイバー通信の光レシーバーモジュールに応用する封止構造指示図である。It is a sealing structure instruction | indication which applies this invention Example to the optical receiver module of optical fiber communication. 本発明実施例を光ファイバー通信の光レシーバーモジュールに応用する回路構造図である。It is a circuit structure figure which applies an embodiment of the present invention to an optical receiver module of optical fiber communication. 本発明別種の実施例を光ファイバー通信の光レシーバーモジュールに応用する封止構造指示図である。It is a sealing structure instruction | indication which applies the Example of another kind of this invention to the optical receiver module of optical fiber communication. 本発明別種の実施例を光ファイバー通信の光レシーバーモジュールに応用する回路構造図である。FIG. 4 is a circuit structure diagram in which another embodiment of the present invention is applied to an optical receiver module for optical fiber communication.

符号の説明Explanation of symbols

1光ファイバー通信の光レシーバーモジュール
11 基板
12 フォトダイオード
13、19 光学基板
14 電気抵抗転換増幅器
15、17 電気抵抗
16、16'、18、18'キャパシタ
161 誘電性層
162、163 金属層
2 多機能薄膜電気抵抗-キャパシタンス配列
3 光ファイバー通信の光レシーバーモジュール
21 シリコン基板
221 配列金属層
22 誘電性薄膜
23 電気抵抗
24、25、27 キャパシタ
26 金属層
31基板
32 フォトダイオード
33 電気抵抗転換増幅器
800〜808 ステップ
1Optical receiver module for optical fiber communication
11 Board
12 photodiode
13, 19 Optical substrate
14 Electrical resistance conversion amplifier
15, 17 Electric resistance
16, 16 ', 18, 18' capacitors
161 Dielectric layer
162, 163 metal layers
2 Multifunctional thin film electrical resistance-capacitance array
3 Optical receiver module for optical fiber communication
21 Silicon substrate
221 array metal layer
22 Dielectric thin film
23 Electrical resistance
24, 25, 27 capacitors
26 Metal layer
31 substrates
32 photodiode
33 Electrical resistance conversion amplifier
800 ~ 808 steps

Claims (13)

光学基板(Optical substrate)、フォトダイオード(Photodiode)及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いるための多機能薄膜電気抵抗-キャパシタンス配列の製造方法であって、
a)シリコン基板(Silicon Substrate)を準備し、
b)上記シリコン基板(Silicon Substrate)表面に誘電性薄膜を形成し、
c)リソグラフィによるパターニングにより、上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値及び回路接続配線を構成する金属層パターンを形成し、
d)単一チップに複数の異なる抵抗値を備えた電気抵抗、異なるキャパシタンス値を備えたキャパシタンス配列、或いはその両者の組合せからなる多機能薄膜電気抵抗-キャパシタンス配列を完成すること、
を特徴とする多機能薄膜電気抵抗-キャパシタ配列の製造方法。
Multi-functional thin-film electrical resistance-capacitance array for use in circuit voltage stabilization or filter function control of optical receiver modules for optical fiber communications, including optical substrate, photodiode and electrical resistance conversion amplifier (TIA) A manufacturing method comprising:
a) Prepare a silicon substrate,
b) A dielectric thin film is formed on the surface of the silicon substrate (Silicon Substrate),
c) A plurality of different electrical resistance values or capacitance values and metal layer patterns constituting circuit connection wiring are formed on the dielectric thin film by patterning by lithography,
d) completing a multi-functional thin film electrical resistance-capacitance array consisting of electrical resistances with different resistance values on a single chip, capacitance arrays with different capacitance values, or a combination of both;
A method of manufacturing a multi-function thin film electrical resistance-capacitor array characterized by:
前記製造方法は、さらに、
上記電気抵抗-キャパシタンス配列パターンの配列金属層製作後、研磨工程により所定の厚さとした光学平面上に、光ファイバー通信用光レシーバーモジュールのフォトダイオード(Photodiode)を基板上に直接ダイボンド(Die bond)し、これにより必要な光学位置を調整することを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
After fabricating the metal layer of the above-mentioned electrical resistance-capacitance array pattern, the photodiode of the optical receiver module for optical fiber communication is die-bonded directly on the substrate on the optical plane having a predetermined thickness by the polishing process. The method of claim 1, wherein the necessary optical position is adjusted thereby.
前記製造方法は、さらに、
上記シリコン基板(Silicon Substrate)の異なる位置に金属層を形成して電極パッドとすることを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
2. The method of manufacturing a multi-function thin film electric resistance-capacitor array according to claim 1, wherein metal layers are formed at different positions on the silicon substrate to form electrode pads.
前記製造方法は、さらに、
上記シリコン基板(Silicon Substrate)の異なる位置に研磨工程により厚さを研磨調整後、研磨位置に金属層を形成して電極パッドとすることを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
2. The multifunctional thin film electric resistance according to claim 1, wherein the thickness of the silicon substrate (Silicon Substrate) is adjusted by polishing process, and a metal layer is formed at the polishing position to form an electrode pad. Manufacturing method of capacitor array.
前記製造方法は、さらに、
上記シリコン基板(Silicon Substrate)の異なる位置に銀ペーストによる電極パッドを形成することを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
2. The method of manufacturing a multifunction thin film electric resistance-capacitor array according to claim 1, wherein electrode pads are formed of silver paste at different positions on the silicon substrate.
前記製造方法は、さらに、
誘電性薄膜の厚さ及びその上に形成する金属層パターンにより、シリコン基板(Silicon Substrate)上に作成する複数の電気抵抗及びキャパシタの異なる抵抗値、キャパシタンス値を決定することを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
A plurality of electric resistances and different resistance values and capacitance values of capacitors formed on a silicon substrate (Silicon Substrate) are determined according to a thickness of a dielectric thin film and a metal layer pattern formed thereon. 2. A method for producing a multifunction thin film electrical resistance-capacitor array according to 1.
前記製造方法は、さらに、
フォトリソグラフィによるパターニングによって、単一基板チップ上に多数のキャパシタ、電気抵抗間の回路接続を形成することを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
2. The method of manufacturing a multi-function thin film electric resistance-capacitor array according to claim 1, wherein circuit connections between a plurality of capacitors and electric resistances are formed on a single substrate chip by patterning by photolithography.
光学基板(Optical substrate)、フォトダイオード(Photodiode)及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いるための多機能薄膜電気抵抗-キャパシタンス配列の製造方法であって、
a)シリコン基板(Silicon Substrate)を準備し、
b)上記シリコン基板(Silicon Substrate)表面に誘電性薄膜を形成し、
c)リソグラフィによるパターニングにより、上記誘電性薄膜上に複数の異なる電気抵抗値、或いはキャパシタンス値及び回路接続配線を構成する金属層パターンを形成し、
d)研磨工程により、上記シリコン基板の厚さを研磨調整して、光学平面として必要とする厚さとし、
e)単一チップに複数の異なる抵抗値を備えた電気抵抗、異なるキャパシタンス値を備えたキャパシタンス配列、或いはその両者の組合せからなる多機能薄膜電気抵抗-キャパシタンス配列を完成すること、
を特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
Multi-functional thin-film electrical resistance-capacitance array for use in circuit voltage stabilization or filter function control of optical receiver modules for optical fiber communications, including optical substrate, photodiode and electrical resistance conversion amplifier (TIA) A manufacturing method comprising:
a) Prepare a silicon substrate,
b) A dielectric thin film is formed on the surface of the silicon substrate (Silicon Substrate),
c) A plurality of different electrical resistance values or capacitance values and metal layer patterns constituting circuit connection wiring are formed on the dielectric thin film by patterning by lithography,
d) In the polishing process, the thickness of the silicon substrate is adjusted by polishing to a thickness required as an optical plane,
e) completing a multi-functional thin film electrical resistance-capacitance array consisting of electrical resistance with different resistance values on a single chip, capacitance array with different capacitance values, or a combination of both,
The method for producing a multi-function thin film electrical resistance-capacitor array according to claim 1.
前記製造方法は、さらに、
上記シリコン基板として、必要とする光学平面の厚さに応じた厚さの基板チップを選択することを特徴とする請求項1記載の多機能薄膜電気抵抗-キャパシタ配列の製造方法。
The manufacturing method further includes:
2. The method of manufacturing a multi-function thin film electric resistance-capacitor array according to claim 1, wherein a substrate chip having a thickness corresponding to a required thickness of an optical plane is selected as the silicon substrate.
シリコン基板(Silicon Substrate)、フォトダイオード(Photodiode)及び電気抵抗転換増幅器(TIA)を備える、光ファイバー通信用光レシーバーモジュールの回路電圧安定或いはフィルター機能制御に用いる多機能薄膜電気抵抗-キャパシタンス配列であって、
シリコン基板(Silicon Substrate)、誘電性薄膜及び金属層からなり、
該シリコン基板(Silicon Substrate)は、基板上にフォトダイオードをダイボンドして搭載した光学基板(Optical substrate)であって、
上記シリコン基板(Silicon Substrate)の片側表面上に該誘電性薄膜及び金属層を形成して、複数の異なる電気抵抗値及びキャパシタンス値の電気抵抗、キャパシタ、或いは両者の組合せを構成したこと、を特徴とする多機能薄膜電気抵抗-キャパシタ配列。
A multi-function thin-film electrical resistance-capacitance array used for circuit voltage stabilization or filter function control of an optical receiver module for optical fiber communication, which includes a silicon substrate, a photodiode, and an electrical resistance conversion amplifier (TIA). ,
Consists of silicon substrate, dielectric thin film and metal layer,
The silicon substrate (Silicon Substrate) is an optical substrate (Optical substrate) in which a photodiode is mounted on the substrate by die bonding,
The dielectric thin film and the metal layer are formed on one side surface of the silicon substrate (Silicon Substrate), and a plurality of different electrical resistance values and capacitance values, capacitors, or a combination of both are configured. Multi-functional thin film electrical resistance-capacitor array.
前記シリコン基板(Silicon Substrate)は、さらに異なる位置に金属層を形成して電極パッドとしたこと、を特徴とする請求項10記載の多機能薄膜電気抵抗-キャパシタ配列。   11. The multi-function thin film electric resistance-capacitor array according to claim 10, wherein the silicon substrate is formed as an electrode pad by forming a metal layer at different positions. 前記誘電性薄膜上の複数の異なる電気抵抗値、キャパシタンス値の電気抵抗、キャパシタは、薄膜上の複数の異なる面積、アレーパターンと薄膜厚さに応じて構成されたこと、を特徴とする請求項10記載の多機能薄膜電気抵抗-キャパシタ配列。   The plurality of different electric resistance values on the dielectric thin film, the electric resistance of the capacitance value, and the capacitor are configured according to a plurality of different areas on the thin film, an array pattern and a thin film thickness. 10. Multifunctional thin film electrical resistance-capacitor array according to 10. 前記誘電性薄膜上にはさらに回路パターンを形成し、その上の複数の異なる電気抵抗値、キャパシタンス値の電気抵抗、キャパシタを接続したこと、を特徴とする請求項10記載の多機能薄膜電気抵抗-キャパシタ配列。   11. The multi-function thin film electric resistance according to claim 10, wherein a circuit pattern is further formed on the dielectric thin film, and a plurality of different electric resistance values, electric resistances of capacitance values, and capacitors are connected thereon. -Capacitor array.
JP2006301950A 2006-11-07 2006-11-07 Multi-function thin film electric resistance-capacitor arrangement Pending JP2008118050A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006301950A JP2008118050A (en) 2006-11-07 2006-11-07 Multi-function thin film electric resistance-capacitor arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006301950A JP2008118050A (en) 2006-11-07 2006-11-07 Multi-function thin film electric resistance-capacitor arrangement

Publications (1)

Publication Number Publication Date
JP2008118050A true JP2008118050A (en) 2008-05-22

Family

ID=39503737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006301950A Pending JP2008118050A (en) 2006-11-07 2006-11-07 Multi-function thin film electric resistance-capacitor arrangement

Country Status (1)

Country Link
JP (1) JP2008118050A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139342A (en) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd Photoelectric conversion module
JPH1126784A (en) * 1997-07-03 1999-01-29 Nec Corp Optical semiconductor module and manufacture thereof
JP2002228892A (en) * 2001-01-31 2002-08-14 Kyocera Corp Substrate for mounting optical part and optical module
JP2005189378A (en) * 2003-12-25 2005-07-14 Hitachi Ltd Optical element mounted substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139342A (en) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd Photoelectric conversion module
JPH1126784A (en) * 1997-07-03 1999-01-29 Nec Corp Optical semiconductor module and manufacture thereof
JP2002228892A (en) * 2001-01-31 2002-08-14 Kyocera Corp Substrate for mounting optical part and optical module
JP2005189378A (en) * 2003-12-25 2005-07-14 Hitachi Ltd Optical element mounted substrate

Similar Documents

Publication Publication Date Title
KR100665217B1 (en) A semiconductor multi-chip package
US20130134300A1 (en) Optical sensor device and method of manufacturing the same
TW201637155A (en) Semiconductor device
US20030151139A1 (en) Semiconductor device
US20030222342A1 (en) Multi-chip package
CN102270589A (en) Method for producing semiconductor components, and corresponding semiconductor component
KR20190110901A (en) Printed Circuit Board with Bridge Substrate
KR100766214B1 (en) Multiple function thin-film resistor-capacitor array
JP2008118050A (en) Multi-function thin film electric resistance-capacitor arrangement
EP2681765B1 (en) Apparatus and method related to reduction of RF signal losses
US7625775B2 (en) Multiple function thin-film resistor-capacitor array
KR20080058987A (en) Semiconductor package and manufacturing method thereof
KR20040059741A (en) Packaging method of multi chip module for semiconductor
CN101162705B (en) Multifunctional filmistor-electric capacity array
JP2006296170A (en) Charge pump-type surface mount booster circuit
KR101776322B1 (en) Method of manufacturing chip package member
TWI446504B (en) Chip package structure and packaging method thereof
CN103915461B (en) Cmos image sensor method for packing
KR101089840B1 (en) Circuit board module and manufacturing method for the same
TWI447877B (en) Semiconductor device package
JP2008103538A (en) Semiconductor light receiving module
KR100426493B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same
TWI311370B (en)
KR100781578B1 (en) A optical device using stacked passive elements
KR100791932B1 (en) A optical device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111114