JP2008116366A - Surface shape sensor and its manufacturing method - Google Patents

Surface shape sensor and its manufacturing method Download PDF

Info

Publication number
JP2008116366A
JP2008116366A JP2006300834A JP2006300834A JP2008116366A JP 2008116366 A JP2008116366 A JP 2008116366A JP 2006300834 A JP2006300834 A JP 2006300834A JP 2006300834 A JP2006300834 A JP 2006300834A JP 2008116366 A JP2008116366 A JP 2008116366A
Authority
JP
Japan
Prior art keywords
film
insulating film
surface shape
shape sensor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006300834A
Other languages
Japanese (ja)
Other versions
JP4833031B2 (en
Inventor
Koichi Nagai
孝一 永井
Makoto Takahashi
誠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006300834A priority Critical patent/JP4833031B2/en
Publication of JP2008116366A publication Critical patent/JP2008116366A/en
Application granted granted Critical
Publication of JP4833031B2 publication Critical patent/JP4833031B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a fingerprint sensor and its manufacturing method hardly causing deterioration in a passivation film even after long-term use. <P>SOLUTION: The surface shape sensor includes: a silicon substrate 10; an interlayer insulating film 40 formed above the silicon substrate 10; a detection electrode film 44a and a ground electrode film 44b formed on the interlayer insulating film 40 at an interval each other; a protection insulating film 51 formed on each of the interlayer insulating film 40, the detection electrode film 44a, and the ground electrode film 44b and having an opening 51a for exposing the ground electrode film 44b; and the passivation film 55 formed on the protection insulating film 51 and including a window 55a overlapping with the detection electrode film 44a and the opening 51a. An opening edge of the window 55a is chamfered. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表面形状センサとその製造方法に関する。   The present invention relates to a surface shape sensor and a manufacturing method thereof.

近年、情報化社会の進展に伴い、銀行カードや電子マネーの不正使用を防止するセキュリティ技術として、個人の身体的特徴により本人確認を行う生体認証技術が実用化されている。生体認証技術には、手のひら静脈や声紋を利用するものもあるが、中でも、指紋を利用する指紋認証技術は、これまでに多くの研究がなされている。   In recent years, with the progress of the information society, biometric authentication technology for verifying identity based on individual physical characteristics has been put into practical use as security technology for preventing unauthorized use of bank cards and electronic money. Some biometric authentication techniques use palm veins and voiceprints, but fingerprint authentication techniques that use fingerprints have been extensively studied.

例えば、特許文献1では、指紋に光を当て、その反射光から光学的に指紋を照合している。   For example, in Patent Document 1, light is applied to a fingerprint, and the fingerprint is optically collated from the reflected light.

そして、特許文献2では、指紋の凹凸によって発生する圧力差を圧電薄膜により読み取り、照合を行っている。   And in patent document 2, the pressure difference which arises with the unevenness | corrugation of a fingerprint is read with a piezoelectric thin film, and collation is performed.

また、特許文献3では、皮膚との接触により生じる感圧シートの抵抗変化又は容量変化に基づいて照合を行っている。   Moreover, in patent document 3, collation is performed based on the resistance change or capacity | capacitance change of a pressure sensitive sheet which arises by contact with skin.

しかしながら、これらの技術のうち、光学的な手法を用いる特許文献1の技術は、小型化するのが難しいうえ、汎用的に用いることができず、用途が限定されるという問題がある。また、感圧シートを用いる特許文献3の技術は、感圧シートの材料が特殊であり、更に感圧シートの加工も難しいことから、実用化が困難である。   However, among these techniques, the technique of Patent Document 1 using an optical technique has a problem that it is difficult to reduce the size and cannot be used for general purposes, and uses are limited. Further, the technique of Patent Document 3 using a pressure-sensitive sheet is difficult to put into practical use because the material of the pressure-sensitive sheet is special and the processing of the pressure-sensitive sheet is also difficult.

これらの問題を解決する技術として、特許文献4には、半導体基板に形成される容量型の指紋センサ(表面形状センサ)を開示している。その指紋センサでは、半導体基板の上にアレイ状に形成された複数の検出電極膜と皮膚とが対向し、各々の検出電極膜と皮膚とがそれぞれキャパシタの電極として機能する。そのキャパシタにおける電極同士の間隔は指紋の凹凸によって変化する。従って、各検出電極膜を一つの画素として機能させ、各キャパシタの静電容量をセンシングして可視化することにより指紋のイメージが得られる。この方式の指紋センサは、光学的な方式と比較して特殊なインターフェースが不要であり、且つ小型化が可能である。   As a technique for solving these problems, Patent Document 4 discloses a capacitive fingerprint sensor (surface shape sensor) formed on a semiconductor substrate. In the fingerprint sensor, a plurality of detection electrode films formed in an array on a semiconductor substrate and the skin face each other, and each detection electrode film and the skin function as an electrode of a capacitor. The distance between the electrodes in the capacitor varies depending on the unevenness of the fingerprint. Therefore, a fingerprint image is obtained by causing each detection electrode film to function as one pixel and sensing and visualizing the capacitance of each capacitor. This type of fingerprint sensor does not require a special interface as compared with the optical type and can be miniaturized.

そのような容量型の指紋センサでは、指との接触により回路が破壊されないように、最上層に緩衝材として機能するパッシベーション膜を形成する必要がある。更に、水分によって素子が劣化するのを防止するため、外部の水分をブロックするための保護絶縁膜を指紋センサに形成することもある。   In such a capacitive fingerprint sensor, it is necessary to form a passivation film functioning as a buffer material on the uppermost layer so that the circuit is not destroyed by contact with the finger. Further, in order to prevent the element from being deteriorated by moisture, a protective insulating film for blocking external moisture may be formed on the fingerprint sensor.

例えば、特許文献4、5では、そのようなパッシベーション膜や保護絶縁膜として窒化シリコン膜を形成している。   For example, in Patent Documents 4 and 5, a silicon nitride film is formed as such a passivation film or a protective insulating film.

一方、特許文献6では、パッシベーション膜として酸化シリコン膜と窒化シリコン膜の積層膜を形成している。   On the other hand, in Patent Document 6, a laminated film of a silicon oxide film and a silicon nitride film is formed as a passivation film.

長期にわたる指紋センサの使用により、特許文献4〜6に開示されるパッシベーション膜や保護絶縁膜に膜剥がれが発生すると、水分等が下層に侵入し、素子の信頼性が低下する。また、手の油脂等が付着し易い構造にパッシベーション膜が形成されていると、油脂によって検出電極膜と皮膚の間の静電容量が変動し、指紋を正しく認識することができない。   When peeling of the passivation film or the protective insulating film disclosed in Patent Documents 4 to 6 occurs due to the use of the fingerprint sensor for a long period of time, moisture or the like enters the lower layer, and the reliability of the element is lowered. In addition, if the passivation film is formed in a structure in which oils and fats of the hand are easily attached, the capacitance between the detection electrode film and the skin varies due to the oils and fats, and the fingerprint cannot be recognized correctly.

このように、指が直接触れる指紋センサでは、パッシベーション膜や保護絶縁膜に対して、通常の半導体デバイスよりも優れた耐久性が求められる。
特開昭61−221883号公報 特開平5−61965号公報 特開平7−168930号公報 特開2003−269907号公報 特開2000−194825号公報 特表2002−520841号公報
Thus, in a fingerprint sensor that is touched directly by a finger, durability superior to that of a normal semiconductor device is required for the passivation film and the protective insulating film.
JP-A-61-218883 JP-A-5-61965 JP 7-168930 A JP 2003-269907 A JP 2000-194825 A Japanese translation of PCT publication No. 2002-520841

本発明の目的は、長期間の使用でもパッシベーション膜に劣化が発生し難い指紋センサとその製造方法を提供することにある。   An object of the present invention is to provide a fingerprint sensor in which a passivation film hardly deteriorates even after long-term use, and a method for manufacturing the same.

本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に互いに間隔をおいて形成された検出電極膜及び接地電極膜と、前記層間絶縁膜、前記検出電極膜、及び接地電極膜のそれぞれ上に形成され、該接地電極膜が露出する開口を備えた保護絶縁膜と、前記保護絶縁膜の上に形成され、前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜とを有し、前記窓の開口端が面取りされた表面形状センサが提供される。   According to an aspect of the present invention, a semiconductor substrate, an interlayer insulating film formed over the semiconductor substrate, and a detection electrode film and a ground electrode film formed on the interlayer insulating film at intervals from each other A protective insulating film formed on each of the interlayer insulating film, the detection electrode film, and the ground electrode film, and having an opening through which the ground electrode film is exposed; and the protective insulating film formed on the protective insulating film; There is provided a surface shape sensor having an electrode film and a passivation film having a window overlapping with the opening, wherein the opening end of the window is chamfered.

また、本発明の別の観点によれば、半導体基板の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、検出電極膜と接地電極膜とを互いに間隔をおいて形成する工程と、前記層間絶縁膜、前記検出電極膜、及び前記接地電極膜のそれぞれ上に保護絶縁膜を形成する工程と、前記接地電極膜が露出する開口を前記保護絶縁膜に形成する工程と、前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜を前記保護絶縁膜の上に形成する工程と、前記窓の開口端を面取りする工程とを有する表面形状センサの製造方法が提供される。   According to another aspect of the present invention, a step of forming an interlayer insulating film above the semiconductor substrate, and a detection electrode film and a ground electrode film are formed on the interlayer insulating film at a distance from each other. Forming a protective insulating film on each of the interlayer insulating film, the detection electrode film, and the ground electrode film; and forming an opening in the protective insulating film through which the ground electrode film is exposed; There is provided a method for manufacturing a surface shape sensor, comprising: forming a passivation film having a window overlapping the detection electrode film and the opening on the protective insulating film; and chamfering the opening end of the window. .

次に、本発明の作用について説明する。   Next, the operation of the present invention will be described.

本発明では、指等の被検体に蓄えられた静電気によって回路が破壊されるのを防止するため、検出電極膜から間隔をおいて接地電極膜を形成する。その接地電極膜は、保護絶縁膜の開口や、パッシベーション膜の窓から露出する。本発明によれば、この窓の開口端を面取りするので、被検体とパッシベーション膜との間の摩擦が小さくなり、被検体との摩擦によってパッシベーション膜に膜剥がれが発生するのを防止できる。   In the present invention, in order to prevent the circuit from being destroyed by static electricity stored in a subject such as a finger, the ground electrode film is formed at a distance from the detection electrode film. The ground electrode film is exposed from the opening of the protective insulating film and the window of the passivation film. According to the present invention, since the opening end of the window is chamfered, the friction between the subject and the passivation film is reduced, and it is possible to prevent the film from peeling off the passivation film due to the friction with the subject.

また、このような面取りを、保護絶縁膜の開口の開口端に対して施してもよい。このようにすることで、パッシベーション膜の窓から露出する保護絶縁膜と被検体との摩擦が小さくなり、保護絶縁膜の膜剥がれも防止できる。   Such chamfering may be performed on the opening end of the opening of the protective insulating film. By doing so, friction between the protective insulating film exposed from the window of the passivation film and the subject is reduced, and peeling of the protective insulating film can be prevented.

本発明によれば、パッシベーション膜の窓の開口端を面取りするので、パッシベーション膜の上を被検体が滑らかに動くようになり、被検体との摩擦によってパッシベーション膜が剥がれるのを防止でき、長期の使用に耐え得る信頼性の高い表面形状センサを提供することができる。   According to the present invention, since the opening end of the window of the passivation film is chamfered, the specimen can move smoothly on the passivation film, and the passivation film can be prevented from peeling off due to friction with the specimen. A highly reliable surface shape sensor that can withstand use can be provided.

以下に、本発明の実施の形態に係る容量型の表面形状センサについて、添付図面を参照しながら詳細に説明する。   Hereinafter, a capacitive surface shape sensor according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

(1)第1実施形態
図1〜図19は、本実施形態に係るスイープ型の表面形状センサ(指紋センサ)の製造途中の断面図である。以下では、指紋を認識するためのセンサ領域Iと、パッケージの際にボンディングワイヤが接合されるパッド領域IIとをこれらの図に併記する。
(1) 1st Embodiment FIGS. 1-19 is sectional drawing in the middle of manufacture of the sweep type surface shape sensor (fingerprint sensor) which concerns on this embodiment. In the following, a sensor region I for recognizing a fingerprint and a pad region II to which a bonding wire is bonded at the time of packaging are shown together in these drawings.

最初に、図1(a)に示す断面構造を得るまでの工程について説明する。   First, steps required until a sectional structure shown in FIG.

まず、n型又はp型のシリコン(半導体)基板10の表面を熱酸化することにより素子分離絶縁膜11を形成し、この素子分離絶縁膜11でトランジスタの活性領域を画定する。シリコン基板10の表面から素子分離絶縁膜11の上面までの高さは約200nmである。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。   First, an element isolation insulating film 11 is formed by thermally oxidizing the surface of an n-type or p-type silicon (semiconductor) substrate 10, and the element isolation insulating film 11 defines an active region of the transistor. The height from the surface of the silicon substrate 10 to the upper surface of the element isolation insulating film 11 is about 200 nm. Such an element isolation structure is called LOCOS (Local Oxidation of Silicon), but STI (Shallow Trench Isolation) may be adopted instead.

次いで、シリコン基板10の活性領域にp型不純物、例えばボロンを導入して第1、第2pウェル12、13を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜14となる熱酸化膜を約6〜7nmの厚さに形成する。   Next, after p-type impurities such as boron are introduced into the active region of the silicon substrate 10 to form the first and second p-wells 12 and 13, the surface of the active region is thermally oxidized to form the gate insulating film 14 and The resulting thermal oxide film is formed to a thickness of about 6 to 7 nm.

続いて、シリコン基板10の上側全面に、厚さ約50nmの非晶質シリコン膜と厚さ約150nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板10上にゲート電極15を形成すると共に、素子分離絶縁膜11上に配線16を形成する。   Subsequently, an amorphous silicon film having a thickness of about 50 nm and a tungsten silicide film having a thickness of about 150 nm are sequentially formed on the entire upper surface of the silicon substrate 10. Note that a polycrystalline silicon film may be formed instead of the amorphous silicon film. Thereafter, these films are patterned by photolithography to form the gate electrode 15 on the silicon substrate 10 and the wiring 16 on the element isolation insulating film 11.

更に、ゲート電極15をマスクにするイオン注入により、ゲート電極15の横のシリコン基板10にn型不純物としてリンを導入し、第1〜第3ソース/ドレインエクステンション17a〜17cを形成する。   Further, phosphorus is introduced as an n-type impurity into the silicon substrate 10 beside the gate electrode 15 by ion implantation using the gate electrode 15 as a mask, thereby forming first to third source / drain extensions 17a to 17c.

その後に、シリコン基板10の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極15と配線16の横に絶縁性スペーサ18として残す。その絶縁膜として、例えばCVD(Chemical Vapor Deposition)法により酸化シリコン膜を形成する。   Thereafter, an insulating film is formed on the entire upper surface of the silicon substrate 10, and the insulating film is etched back to be left as an insulating spacer 18 beside the gate electrode 15 and the wiring 16. As the insulating film, a silicon oxide film is formed by, for example, a CVD (Chemical Vapor Deposition) method.

続いて、この絶縁性スペーサ18とゲート電極15をマスクにしながら、シリコン基板10に砒素等のn型不純物を再びイオン注入することにより、ゲート電極15の側方のシリコン基板10に第1〜第3ソース/ドレイン領域19a〜19cを形成する。   Subsequently, n-type impurities such as arsenic are ion-implanted again into the silicon substrate 10 while using the insulating spacer 18 and the gate electrode 15 as a mask, so that the first to first silicon substrates 10 on the side of the gate electrode 15 are first to first. Three source / drain regions 19a to 19c are formed.

更に、シリコン基板10の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第1〜第3ソース/ドレイン領域19a〜19cにおけるシリコン基板10上にコバルトシリサイド層等の高融点シリサイド層20を形成し、各ソース/ドレイン領域19a〜19cを低抵抗化する。   Further, a refractory metal film such as a cobalt film is formed on the entire upper surface of the silicon substrate 10 by sputtering. Then, by heating the refractory metal film to react with silicon, a refractory silicide layer 20 such as a cobalt silicide layer is formed on the silicon substrate 10 in the first to third source / drain regions 19a to 19c, The resistance of each source / drain region 19a-19c is reduced.

なお、このような高融点金属シリサイド層は、素子分離絶縁膜11が形成されていない部分のシリコン基板10の表層にも形成される。   Such a refractory metal silicide layer is also formed on the surface layer of the silicon substrate 10 where the element isolation insulating film 11 is not formed.

その後に、素子分離絶縁膜11の上等で未反応となっている高融点金属層をウエットエッチングして除去する。   Thereafter, the refractory metal layer which has not reacted on the element isolation insulating film 11 or the like is removed by wet etching.

ここまでの工程により、シリコン基板10の活性領域には、ゲート絶縁膜14、ゲート電極15、及び第1〜第3ソース/ドレイン領域19a〜19c等によって構成される第1〜第3MOSトランジスタTR1〜TR3が形成されたことになる。 Through the steps so far, the active region of the silicon substrate 10 includes the gate insulating film 14, the gate electrode 15, the first to third source / drain regions 19a to 19c, and the first to third MOS transistors TR 1. ~ TR 3 is formed.

次に、図1(b)に示すように、シリコン基板10の上側全面に、プラズマCVD法により酸窒化シリコン(SiON)膜を厚さ約200nmに形成し、この酸窒化シリコン膜をカバー絶縁膜21とする。   Next, as shown in FIG. 1B, a silicon oxynitride (SiON) film having a thickness of about 200 nm is formed on the entire upper surface of the silicon substrate 10 by plasma CVD, and this silicon oxynitride film is formed as a cover insulating film. 21.

続いて、TEOS(tetra ethoxy silane)ガスを使用するプラズマCVD法により、第1絶縁膜22としてカバー絶縁膜21の上に酸化シリコン膜を厚さ約1000nmに形成する。その後、CMP法(化学機械研磨法:Chemical Mechanical Polishing)により第1絶縁膜22を200nm程度研磨することにより、第1絶縁膜22の上面を平坦化する。   Subsequently, a silicon oxide film having a thickness of about 1000 nm is formed on the cover insulating film 21 as the first insulating film 22 by a plasma CVD method using TEOS (tetra ethoxy silane) gas. Thereafter, the upper surface of the first insulating film 22 is planarized by polishing the first insulating film 22 by about 200 nm by a CMP method (Chemical Mechanical Polishing).

本実施形態では、このようにして形成されたカバー絶縁膜21と第1絶縁膜22により第1層間絶縁膜23が構成される。   In the present embodiment, the cover insulating film 21 and the first insulating film 22 thus formed constitute a first interlayer insulating film 23.

続いて、図2(a)に示すように、第1層間絶縁膜23の上にフォトレジストを塗布し、それを露光、現像することにより、窓24a〜24eを備えた第1レジストパターン24を形成する。   Subsequently, as shown in FIG. 2A, a first resist pattern 24 having windows 24a to 24e is formed by applying a photoresist on the first interlayer insulating film 23, exposing and developing the photoresist. Form.

そして、この第1レジストパターン24をマスクにして第1層間絶縁膜23をドライエッチングすることにより、図示のような第1〜第5コンタクトホール23a〜23eを形成する。   Then, the first interlayer insulating film 23 is dry-etched using the first resist pattern 24 as a mask, thereby forming first to fifth contact holes 23a to 23e as shown in the drawing.

その後、第1レジストパターン24を除去し、第1〜第3ソース/ドレイン領域19a〜19cの不純物に対する活性化アニールを行う。その活性化アニールは、例えば、窒素雰囲気中で処理時間を30秒とするRTA(Rapid Thermal Anneal)により行われる。   Thereafter, the first resist pattern 24 is removed, and activation annealing is performed on the impurities in the first to third source / drain regions 19a to 19c. The activation annealing is performed, for example, by RTA (Rapid Thermal Anneal) with a processing time of 30 seconds in a nitrogen atmosphere.

次に、図2(b)に示す断面構造を得るまでの工程について説明する。   Next, steps required until a sectional structure shown in FIG.

まず、第1〜第5コンタクトホール23a〜23eの内面と第1層間絶縁膜23の上面に、スパッタ法によりグルー膜として厚さ約20nmのチタン(Ti)膜と厚さ約50nmの窒化チタン(TiN)膜とをこの順に形成する。   First, a titanium (Ti) film having a thickness of about 20 nm and a titanium nitride having a thickness of about 50 nm (as a glue film) are formed on the inner surfaces of the first to fifth contact holes 23a to 23e and the upper surface of the first interlayer insulating film 23 by sputtering. TiN) film is formed in this order.

次いで、このグルー膜の上にCVD法によりタングステン膜を形成し、このタングステン膜で第1〜第5コンタクトホール23a〜23eを完全に埋め込む。そのタングステン膜は、例えば、第1層間絶縁膜23の上で700nmの厚さを有する。   Next, a tungsten film is formed on the glue film by a CVD method, and the first to fifth contact holes 23a to 23e are completely buried with the tungsten film. The tungsten film has a thickness of 700 nm on the first interlayer insulating film 23, for example.

そして、第1層間絶縁膜23の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第1〜第5コンタクトホール23a〜23eの中に第1〜第5導電性プラグ25a〜25eとして残す。   Then, the excessive glue film and tungsten film on the first interlayer insulating film 23 are polished by the CMP method, and these films are first to fifth conductive in the first to fifth contact holes 23a to 23e. Leave as plugs 25a-25e.

続いて、図3(a)に示すように、各第1〜第5導電性プラグ25a〜25eと第1層間絶縁膜23のそれぞれの上面に第1金属積層膜26を形成する。その金属積層膜は、スパッタ法により形成され、下から順に厚さ約500nmの銅含有アルミニウム膜、厚さ約5nmのチタン膜、及び厚さ約150nmの窒化チタン膜を形成してなる。   Subsequently, as shown in FIG. 3A, a first metal stacked film 26 is formed on the upper surfaces of the first to fifth conductive plugs 25 a to 25 e and the first interlayer insulating film 23. The metal laminated film is formed by sputtering, and is formed by forming a copper-containing aluminum film having a thickness of about 500 nm, a titanium film having a thickness of about 5 nm, and a titanium nitride film having a thickness of about 150 nm in order from the bottom.

この後に、第1金属積層膜26の上にフォトレジストを塗布し、それを露光、現像して第2レジストパターン27とする。   Thereafter, a photoresist is applied on the first metal laminated film 26, and is exposed and developed to form a second resist pattern 27.

次いで、図3(b)に示すように、第2レジストパターン27をマスクにして第1金属積層膜26をドライエッチングすることにより一層目金属配線26aを形成する。このエッチングを終了後、第2レジストパターン26は除去される。   Next, as shown in FIG. 3B, the first metal wiring layer 26a is formed by dry etching the first metal laminated film 26 using the second resist pattern 27 as a mask. After the etching is finished, the second resist pattern 26 is removed.

次に、図4に示す断面構造を得るまでの工程について説明する。   Next, steps required until a sectional structure shown in FIG.

まず、TEOSガスを使用するプラズマCVD法により、シリコン基板10の上側全面に酸化シリコン膜を厚さ約2200nm程度に形成し、この酸化シリコン膜を第2絶縁膜28とする。   First, a silicon oxide film is formed to a thickness of about 2200 nm on the entire upper surface of the silicon substrate 10 by plasma CVD using TEOS gas, and this silicon oxide film is used as the second insulating film 28.

特に図示はしないが、TEOSガスを用いて形成された第2絶縁膜28は、隣接する一層目金属配線26aの間に「す」が形成されやすい。その「す」が形成されたままだと、「す」の内部に水分や不純物が残留し、配線26aにストレスマイグレーションが発生し易くなる。   Although not particularly illustrated, in the second insulating film 28 formed using the TEOS gas, “su” is easily formed between the adjacent first-layer metal wirings 26a. If the “su” remains formed, moisture and impurities remain in the “su”, and stress migration is likely to occur in the wiring 26a.

そこで、この第2絶縁膜28を形成した後に、第2絶縁膜28の上面をCMP法により研磨し、第2絶縁膜28の表面に「す」を表出させる。このCMPの研磨量は、典型的には約1000nm程度である。   Therefore, after the second insulating film 28 is formed, the upper surface of the second insulating film 28 is polished by the CMP method to expose “su” on the surface of the second insulating film 28. The amount of CMP polishing is typically about 1000 nm.

その後、再びTEOSガスを使用するプラズマCVD法により、第2絶縁膜28の上面に第1キャップ絶縁膜29として酸化シリコン膜を100nmの厚さに形成し、このキャップ絶縁膜29で「す」を完全に埋める。   Thereafter, a silicon oxide film having a thickness of 100 nm is formed as a first cap insulating film 29 on the upper surface of the second insulating film 28 by the plasma CVD method using TEOS gas again. Fill completely.

第1キャップ絶縁膜29は、その下の第2絶縁膜28と共に第2層間絶縁膜30を構成する。   The first cap insulating film 29 and the second insulating film 28 below form a second interlayer insulating film 30.

続いて、図5に示すように、第2層間絶縁膜30の上に第3レジストパターン32を形成する。そして、第3レジストパターン32の窓32aを通じて第2層間絶縁膜30をドライエッチングすることにより、一層目金属配線26aに至る深さの第1ホール30aを形成する。   Subsequently, as shown in FIG. 5, a third resist pattern 32 is formed on the second interlayer insulating film 30. Then, the second interlayer insulating film 30 is dry-etched through the window 32a of the third resist pattern 32, thereby forming the first hole 30a having a depth reaching the first metal wiring 26a.

この後に、第3レジストパターン32は除去される。   Thereafter, the third resist pattern 32 is removed.

次に、図6に示す断面構造を得るまでの工程について説明する。   Next, steps required until a sectional structure shown in FIG.

まず、第1ホール32aの内面と第2層間絶縁膜30の上面に、スパッタ法によりグルー膜として厚さ約50nmの窒化チタン膜を形成する。   First, a titanium nitride film having a thickness of about 50 nm is formed as a glue film on the inner surface of the first hole 32a and the upper surface of the second interlayer insulating film 30 by sputtering.

次いで、このグルー膜の上にCVD法によりタングステン膜を厚さ約700nmに形成し、このタングステン膜で第1ホール30aを完全に埋め込む。   Next, a tungsten film having a thickness of about 700 nm is formed on the glue film by a CVD method, and the first hole 30a is completely filled with the tungsten film.

そして、第2層間絶縁膜30の上の余分なグルー膜とタングステン膜とをCMP法により研磨し、これらの膜を第1ホール30aの中に第6導電性プラグ34として残す。   Then, the excessive glue film and tungsten film on the second interlayer insulating film 30 are polished by the CMP method, and these films are left as the sixth conductive plug 34 in the first hole 30a.

続いて、図7に示すように、第2層間絶縁膜30と第6導電性プラグ34のそれぞれの上に、スパッタ法により銅含有アルミニウム膜と窒化チタン膜とをこの順に形成し、これらの膜を第2金属積層膜35とする。なお、この第2金属積層膜35の膜厚は限定されないが、銅含有アルミニウムの厚さは約500nmであり、窒化チタン膜の厚さは約120nmである。   Subsequently, as shown in FIG. 7, a copper-containing aluminum film and a titanium nitride film are formed in this order on each of the second interlayer insulating film 30 and the sixth conductive plug 34 by sputtering. Is a second metal laminated film 35. The thickness of the second metal laminated film 35 is not limited, but the thickness of the copper-containing aluminum is about 500 nm, and the thickness of the titanium nitride film is about 120 nm.

その後に、第2金属積層膜35の上に第4レジストパターン36を形成する。   Thereafter, a fourth resist pattern 36 is formed on the second metal laminated film 35.

次いで、図8に示すように、第4レジストパターン36をマスクとして第2金属積層膜35をドライエッチングし、エッチングされずに残存した第2金属積層膜35を二層目金属配線35a及びボンディングパッド35bとする。   Next, as shown in FIG. 8, the second metal multilayer film 35 is dry-etched using the fourth resist pattern 36 as a mask, and the second metal multilayer film 35 remaining without being etched is subjected to the second-layer metal wiring 35a and the bonding pad. 35b.

この後に、第4レジストパターン36は除去される。   Thereafter, the fourth resist pattern 36 is removed.

次に、図9に示す断面構造を得るまでの工程について説明する。   Next, steps required until a sectional structure shown in FIG.

まず、二層目金属配線35aと第2層間絶縁膜30のそれぞれの上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約400nmに形成し、この酸化シリコン膜をカバー絶縁膜37とする。   First, a silicon oxide film having a thickness of about 400 nm is formed on each of the second-layer metal wiring 35a and the second interlayer insulating film 30 by plasma CVD using TEOS gas, and this silicon oxide film is formed as a cover insulating film. 37.

このカバー絶縁膜37には、二層目金属配線35aを反映して表面に凹凸が形成される。そこで、次の工程では、この凹凸を埋め込むために、カバー絶縁膜37の上に第3絶縁膜38として酸化シリコン膜を形成する。   The cover insulating film 37 has irregularities on the surface reflecting the second-layer metal wiring 35a. Therefore, in the next step, a silicon oxide film is formed as the third insulating film 38 on the cover insulating film 37 in order to embed this unevenness.

本実施形態では、その第3絶縁膜38の形成方法として埋め込み性に優れたSOG(Spin On Glass)を採用し、カバー絶縁膜37の平坦面上での第3絶縁膜38の厚さを約500nmとする。   In the present embodiment, SOG (Spin On Glass) excellent in embeddability is adopted as a method of forming the third insulating film 38, and the thickness of the third insulating film 38 on the flat surface of the cover insulating film 37 is about Set to 500 nm.

その後、この第3絶縁膜38の上に、TEOSガスを使用するプラズマCVD法を用い、犠牲絶縁膜39として厚さ約1300nmの酸化シリコン膜を形成する。   Thereafter, a silicon oxide film having a thickness of about 1300 nm is formed as the sacrificial insulating film 39 on the third insulating film 38 by using a plasma CVD method using TEOS gas.

このように形成された絶縁膜37〜39により第3層間絶縁膜40が構成される。   A third interlayer insulating film 40 is configured by the insulating films 37 to 39 formed in this way.

上記のように埋め込み性の良いSOGにより第3絶縁膜38を形成しても、二層目金属配線35aを反映した僅かな凹凸が第3層間絶縁膜40の表面に残る。   Even if the third insulating film 38 is formed of SOG having good embedding properties as described above, slight irregularities reflecting the second-layer metal wiring 35 a remain on the surface of the third interlayer insulating film 40.

そこで、次に、図10に示すように、犠牲絶縁膜39の上面をCMP法により研磨して平坦化する。   Therefore, next, as shown in FIG. 10, the upper surface of the sacrificial insulating film 39 is polished and planarized by the CMP method.

次に、図11に示すように、第3層間絶縁膜40の上に第5レジストパターン43を形成する。   Next, as shown in FIG. 11, a fifth resist pattern 43 is formed on the third interlayer insulating film 40.

そして、この第5レジストパターン43の窓43a、43bを通じて第3層間絶縁膜40をドライエッチングすることにより、二層目金属配線35aの上に第2、第3ホール40a、40bを形成する。   Then, the third interlayer insulating film 40 is dry-etched through the windows 43a and 43b of the fifth resist pattern 43, thereby forming second and third holes 40a and 40b on the second-layer metal wiring 35a.

その後、第5レジストパターン43を除去して、N2雰囲気において第3層間絶縁膜40をアニールすることにより第3層間絶縁膜40に含まれる水分を各ホール40a、40bから外部に放出させる。このアニールは、例えば、基板温度を430℃として約30分間行われる。 Thereafter, the fifth resist pattern 43 is removed, and the third interlayer insulating film 40 is annealed in an N 2 atmosphere to release moisture contained in the third interlayer insulating film 40 from the holes 40a and 40b. This annealing is performed, for example, at a substrate temperature of 430 ° C. for about 30 minutes.

次に、図12に示すように、第3層間絶縁膜40の上面と第2、第3ホール40a、40bの内面に、導電膜44として窒化チタン膜をスパッタ法により厚さ約200nmに形成する。   Next, as shown in FIG. 12, a titanium nitride film is formed as a conductive film 44 to a thickness of about 200 nm on the upper surface of the third interlayer insulating film 40 and the inner surfaces of the second and third holes 40a and 40b by sputtering. .

導電膜44は、窒化チタン膜に限定されず、チタン膜や窒化チタンアルミニウム膜でもよい。後述するように、導電膜44は、指が近接する検出電極膜となるものであり、上記のようにチタンを含む材料で導電膜44を構成することで、検出電極膜の耐腐食性が高められる。   The conductive film 44 is not limited to a titanium nitride film, and may be a titanium film or a titanium aluminum nitride film. As will be described later, the conductive film 44 serves as a detection electrode film close to the finger, and the corrosion resistance of the detection electrode film is improved by forming the conductive film 44 with a material containing titanium as described above. It is done.

また、Au、Ag、Pt、Pd、Rh、Ir、Ru、及びOs等の貴金属で導電膜44を構成しても、耐腐食性の高い検出電極膜が得られる。   Further, even if the conductive film 44 is made of a noble metal such as Au, Ag, Pt, Pd, Rh, Ir, Ru, and Os, a detection electrode film having high corrosion resistance can be obtained.

ここで、導電膜44を形成する前に、第3層間絶縁膜40をアニールして膜中の水分をホール40a、40bから十分に逃がしておいたので、導電膜44の形成時にホール40a、40bから出る脱ガスが低減され、ホール40a、40b内において導電膜44が未形成になるのを防止できる。   Here, before the conductive film 44 is formed, the third interlayer insulating film 40 is annealed to sufficiently release the moisture in the film from the holes 40a and 40b. Therefore, when forming the conductive film 44, the holes 40a and 40b are formed. Degassing out of the hole 40 is reduced, and it is possible to prevent the conductive film 44 from being formed in the holes 40a and 40b.

次に、図13に示すように、導電膜44の上にフォトレジストを塗布し、それを露光、現像して第6レジストパターン46を形成する。   Next, as shown in FIG. 13, a photoresist is applied on the conductive film 44, and is exposed and developed to form a sixth resist pattern 46.

続いて、図14に示すように、第6レジストパターン46をマスクにして導電膜44をドライエッチングすることにより、第2、第3ホール40a、40bの内部とその周辺にのみ導電膜44を検出電極膜44a及び接地電極膜44bとして残す。   Subsequently, as shown in FIG. 14, the conductive film 44 is detected only in and around the second and third holes 40a and 40b by dry etching the conductive film 44 using the sixth resist pattern 46 as a mask. The electrode film 44a and the ground electrode film 44b are left.

各電極膜44a、44bは互いに間隔をおいて形成され、それぞれ第2、第3ホール40a、40bを介して二層目金属配線35aと電気的に接続される。また、接地電極膜44bは、接地電位のシリコン基板10と電気的に接続される。   The electrode films 44a and 44b are formed at a distance from each other, and are electrically connected to the second-layer metal wiring 35a through the second and third holes 40a and 40b, respectively. The ground electrode film 44b is electrically connected to the silicon substrate 10 at the ground potential.

この後に、第6レジストパターン46は除去される。   Thereafter, the sixth resist pattern 46 is removed.

次いで、図15に示すように、シリコン基板10の上側全面に第7レジストパターン48を形成する。   Next, as shown in FIG. 15, a seventh resist pattern 48 is formed on the entire upper surface of the silicon substrate 10.

そして、この第7レジストパターン48の窓48aを通じて第3層間絶縁膜40をエッチングすることにより、ボンディングパッド35bの上に電極引き出し窓40bを形成する。   Then, by etching the third interlayer insulating film 40 through the window 48a of the seventh resist pattern 48, an electrode lead window 40b is formed on the bonding pad 35b.

このエッチングを終了した後に、第7レジストパターン48は除去される。   After the etching is finished, the seventh resist pattern 48 is removed.

続いて、図16に示すように、第3層間絶縁膜40と電極膜44a、44bのそれぞれの上に酸化シリコン膜を厚さ約100nmに形成し、この酸化シリコン膜をカバー絶縁膜50とする。このカバー絶縁膜50は、例えば、TEOSガスを使用するプラズマCVD法により形成される。   Subsequently, as shown in FIG. 16, a silicon oxide film is formed to a thickness of about 100 nm on each of the third interlayer insulating film 40 and the electrode films 44 a and 44 b, and this silicon oxide film is used as the cover insulating film 50. . The cover insulating film 50 is formed by, for example, a plasma CVD method using TEOS gas.

ここで、実使用下において表面形状センサに外部の水分が侵入すると、回路が動作して発熱している状態の一層目金属配線26aや二層目金属配線35aに水が触れ、これらの配線にストレスマイグレーションが発生し、最悪の場合には配線が断線する等の不都合が発生する。   Here, when external moisture enters the surface shape sensor under actual use, water touches the first-layer metal wiring 26a and the second-layer metal wiring 35a in a state where the circuit operates and generates heat, and these wirings are touched. Stress migration occurs, and in the worst case, inconvenience such as disconnection of wiring occurs.

そこで、次の工程では、カバー絶縁膜50の上に水分をブロックする保護絶縁膜51としてプラズマCVD法により窒化シリコン膜を厚さ約1000nmに形成する。この窒化シリコン膜の成膜ガスとしては、アンモニアとシランとの混合ガスが使用される。また、成膜温度は400℃であり、周波数が13.56MHzでパワーが600Wの高周波電力と、周波数が400kHzでパワーが200Wの高周波電力が成膜雰囲気に印加される。   Therefore, in the next step, a silicon nitride film having a thickness of about 1000 nm is formed on the cover insulating film 50 as a protective insulating film 51 that blocks moisture by plasma CVD. As a film forming gas for the silicon nitride film, a mixed gas of ammonia and silane is used. The film forming temperature is 400 ° C., high frequency power having a frequency of 13.56 MHz and power of 600 W and high frequency power having a frequency of 400 kHz and power of 200 W are applied to the film forming atmosphere.

窒化シリコン膜は、水分のバリア性に富むため保護絶縁膜51として好適である。   A silicon nitride film is suitable as the protective insulating film 51 because it has a high moisture barrier property.

また、比較的ストレスが大きな窒化シリコン膜を保護絶縁膜51として形成しても、酸化シリコンよりなるカバー絶縁膜50がストレスを緩和するように機能するので、保護絶縁膜51に起因した膜剥がれは防止される。   Even if a relatively stressful silicon nitride film is formed as the protective insulating film 51, the cover insulating film 50 made of silicon oxide functions to relieve the stress, so that film peeling due to the protective insulating film 51 is not caused. Is prevented.

なお、水分に対するバリア性がそれほど要求されない場合は、酸化シリコン膜や酸窒化シリコン膜を保護絶縁膜51として形成してもよい。   Note that a silicon oxide film or a silicon oxynitride film may be formed as the protective insulating film 51 when barrier properties against moisture are not so required.

次に、図17に示すように、保護絶縁膜51の上にフォトレジストを塗布し、それを露光、現像して第8レジストパターン53を形成する。   Next, as shown in FIG. 17, a photoresist is applied on the protective insulating film 51, and it is exposed and developed to form an eighth resist pattern 53.

そして、この第8レジストパターン53の窓53a、53bを通じてカバー絶縁膜50と保護絶縁膜51とをドライエッチングする。   Then, the cover insulating film 50 and the protective insulating film 51 are dry-etched through the windows 53a and 53b of the eighth resist pattern 53.

これにより、接地電極膜44bの上の保護絶縁膜51に第1開口51aが形成され、この第1開口51aから接地電極44bが露出する。この第1開口51aはESD(Electro Static Discharge)ホールとも呼ばれる。   As a result, the first opening 51a is formed in the protective insulating film 51 on the ground electrode film 44b, and the ground electrode 44b is exposed from the first opening 51a. The first opening 51a is also called an ESD (Electro Static Discharge) hole.

また、パッド領域IIでは、ボンディングパッド35bが露出する第2開口51bが形成される。   In the pad region II, a second opening 51b is formed through which the bonding pad 35b is exposed.

そして、第8レジストパターン53を除去した後に、N2雰囲気中において基板温度を430℃とする条件の脱水処理を30分間行う。 Then, after removing the eighth resist pattern 53, a dehydration process is performed for 30 minutes under the condition that the substrate temperature is 430 ° C. in an N 2 atmosphere.

次に、図18に示す断面構造を得るまでの工程について説明する。   Next, steps required until a sectional structure shown in FIG.

まず、保護絶縁膜51の上に非感光性ポリイミドよりなる塗布膜を厚さ約1200nmに塗布した後、その塗布膜をベークする。   First, a coating film made of non-photosensitive polyimide is applied on the protective insulating film 51 to a thickness of about 1200 nm, and then the coating film is baked.

次いで、塗布膜の上にレジストパターン(不図示)を形成し、このレジストパターンをマスクにしながら、ポリイミド用のエッチング液で塗布膜をエッチングすることで、第1、第2窓55a、55bを備えた最上層のパッシベーション膜55を形成する。   Next, a resist pattern (not shown) is formed on the coating film, and the first and second windows 55a and 55b are provided by etching the coating film with an etching solution for polyimide while using the resist pattern as a mask. The uppermost passivation film 55 is formed.

これらの窓のうち、第1窓55aは、検出電極膜44aと第1開口51aに重なるように形成される。   Among these windows, the first window 55a is formed so as to overlap the detection electrode film 44a and the first opening 51a.

また、このパッシベーション膜55は、物理的な衝撃から回路を保護する緩衝材として機能するものである。   The passivation film 55 functions as a cushioning material that protects the circuit from physical impact.

更に、リンス液でレジストパターンを除去した後、基板温度350℃、N2流量18リットル/分の条件でパッシベーション膜55を40分間キュアして硬化する。 Further, after removing the resist pattern with a rinsing liquid, the passivation film 55 is cured and cured for 40 minutes under conditions of a substrate temperature of 350 ° C. and an N 2 flow rate of 18 liters / minute.

このようなキュアにより、パッシベーション膜55は収縮してその厚さは約1000nm程度となる。   By such curing, the passivation film 55 contracts and the thickness becomes about 1000 nm.

ここで、非感光性ポリイミドに代えて感光性ポリイミドでパッシベーション膜55を構成することも考えられる。しかし、感光性ポリイミドは、感光剤や架橋剤が含まれるため、非感光性ポリイミドよりも軟らかく、指が直接触れられるパッシベーション膜55として採用すると傷が付きやすいという問題がある。   Here, it is conceivable that the passivation film 55 is made of photosensitive polyimide instead of non-photosensitive polyimide. However, since photosensitive polyimide contains a photosensitive agent and a crosslinking agent, there is a problem that the photosensitive polyimide is softer than non-photosensitive polyimide and is easily damaged when used as a passivation film 55 that can be directly touched by a finger.

これに対し、本実施形態のように非感光性ポリイミドでパッシベーション膜55を構成すると、感光性ポリイミドを用いる場合よりもパッシベーション膜55の硬度を高くすることができるので、デバイスを保護するのに必要な硬度を保ちながら、パッシベーション膜55の厚さを極限まで薄くすることができる。   On the other hand, if the passivation film 55 is made of non-photosensitive polyimide as in the present embodiment, the hardness of the passivation film 55 can be made higher than that in the case of using photosensitive polyimide, so that it is necessary to protect the device. The thickness of the passivation film 55 can be made as thin as possible while maintaining a high hardness.

続いて、図19に示すように、パッシベーション膜55の第1窓55aの開口端を面取りする。その面取りを行うには次の三つの方法がある。   Subsequently, as shown in FIG. 19, the opening end of the first window 55 a of the passivation film 55 is chamfered. There are the following three methods for chamfering.

第1の方法
第1の方法では、アルゴンガス等の不活性ガスのみからなるプラズマ雰囲気に第1窓55aの開口端を曝し、スパッタエッチングにより面取りを行う。このスパッタエッチングはICP(Inductively Coupled Plasma)型エッチング装置を用いて行われ、その条件は次の通りである:
ソースパワーの周波数…13.56MHz
ソースパワーの電力…約2000W
バイアスパワーの周波数…400kHz
バイアスパワーの電力…約1000W
反応圧力:10mTorr
アルゴン流量…100sccm
エッチング時間…12〜36秒
このスパッタエッチングでは、プラズマ化したアルゴン原子の物理的な作用により、第1窓55aの開口端が面取りされる。
First Method In the first method, the opening end of the first window 55a is exposed to a plasma atmosphere consisting only of an inert gas such as argon gas, and chamfering is performed by sputter etching. This sputter etching is performed using an ICP (Inductively Coupled Plasma) type etching apparatus, and the conditions are as follows:
Source power frequency: 13.56 MHz
Source power: about 2000W
Bias power frequency: 400kHz
Bias power power: about 1000W
Reaction pressure: 10 mTorr
Argon flow rate ... 100sccm
Etching time: 12 to 36 seconds In this sputter etching, the opening end of the first window 55a is chamfered by the physical action of argon atomized into plasma.

第2の方法
第2の方法では、ハロゲンガスを含むプラズマエッチングの雰囲気に第1窓55aの開口端を曝し、反応性イオンエッチング(RIE: Reactive Ion Etching)による全面エッチバックで面取りを行う。このプラズマエッチングは平行平板型プラズマエッチング装置を用いて行われ、その条件は次の通りである:
RFパワーの周波数…13.56MHz
RFパワーの電力…約1000W
反応圧力…約500mTorr
エッチング時間…13〜16秒
ガス流量…CHF3:約100sccm、アルゴン:約500sccm、酸素:約10sccm
このようなプラズマエッチングによれば、フッ素等のハロゲン原子のイオンやラジカルにより、化学的なエッチングと物理的なエッチングが同時に進行し、第1窓55aの開口端が面取りされる。
Second Method In the second method, the opening end of the first window 55a is exposed to a plasma etching atmosphere containing a halogen gas, and the entire surface is etched back by reactive ion etching (RIE). This plasma etching is performed using a parallel plate type plasma etching apparatus, and the conditions are as follows:
RF power frequency: 13.56MHz
RF power: about 1000W
Reaction pressure: about 500 mTorr
Etching time: 13 to 16 seconds Gas flow rate: CHF 3 : about 100 sccm, argon: about 500 sccm, oxygen: about 10 sccm
According to such plasma etching, chemical etching and physical etching proceed simultaneously by ions or radicals of halogen atoms such as fluorine, and the opening end of the first window 55a is chamfered.

なお、エッチングガスについては、これらのガスに代えてCF4、アルゴン、及び酸素の混合ガスを使用してもよい。その場合、CF4の流量は約100sccmに設定され、アルゴンと酸素についてはそれぞれ約500sccm、約10sccmの流量に設定される。 As the etching gas, a mixed gas of CF 4 , argon, and oxygen may be used instead of these gases. In that case, the flow rate of CF 4 is set to about 100 sccm, and the flow rates of argon and oxygen are set to about 500 sccm and about 10 sccm, respectively.

第3の方法
第3の方法では、CMP法によりパッシベーション膜55を研磨することにより、第1窓55aの開口端の面取りを行う。
Third Method In the third method, the opening end of the first window 55a is chamfered by polishing the passivation film 55 by the CMP method.

図20は、第3の方法で使用されるCMP装置の要部拡大断面図である。   FIG. 20 is an enlarged cross-sectional view of the main part of the CMP apparatus used in the third method.

このCMP装置は、プラテン101上に研磨パッド102が固着され、プラテン101の上方に研磨ヘッド110を有する。   In this CMP apparatus, a polishing pad 102 is fixed on a platen 101, and a polishing head 110 is provided above the platen 101.

研磨ヘッド110は、リテーニングリング103とベース111とがベローズ106により連結された構造を有する。そして、リテーニングリング103内には、シリコン基板10を把持するためのチャック112を備える。   The polishing head 110 has a structure in which a retaining ring 103 and a base 111 are connected by a bellows 106. A retaining ring 103 is provided with a chuck 112 for gripping the silicon substrate 10.

チャック112は、ベローズ105と可撓性のインナーチューブ104によってリテーニングリング103と連結される
また、ベース101には第1〜第3配管107〜109が通されている。
The chuck 112 is connected to the retaining ring 103 by a bellows 105 and a flexible inner tube 104. First to third pipes 107 to 109 are passed through the base 101.

このうち、第1配管107内の圧力を高めることで、ベローズ106内の圧力も高まり、リテーニングリング103がプラテン101側に押し付けられる。   Among these, by increasing the pressure in the first pipe 107, the pressure in the bellows 106 also increases, and the retaining ring 103 is pressed against the platen 101 side.

また、第2配管108内の圧力を高めると、チャック112に設けられた可撓性のメンブレン114が外側に膨らみ、シリコン基板10が研磨パッド102に押し付けられる。   Further, when the pressure in the second pipe 108 is increased, the flexible membrane 114 provided on the chuck 112 expands outward, and the silicon substrate 10 is pressed against the polishing pad 102.

更に、第3配管109内の圧力を高めることで、インナーチューブ104が膨らみ、チャック112が研磨パッド102に押し付けられる。   Further, by increasing the pressure in the third pipe 109, the inner tube 104 expands and the chuck 112 is pressed against the polishing pad 102.

図21は、このCMP装置の上面図である。   FIG. 21 is a top view of the CMP apparatus.

図21に示されるように、プラテン101の上方にはスラリーの供給器115が設けられる。また、供給器115から間隔をおいて、研磨パッド102の表面状態を整えるためのコンディショナー116が設けられる。   As shown in FIG. 21, a slurry feeder 115 is provided above the platen 101. In addition, a conditioner 116 for adjusting the surface state of the polishing pad 102 is provided at a distance from the supply device 115.

コンディショナー116は、その先端のヘッド116aが回転する構造となっており、研磨ヘッド110による研磨と同時、又は研磨の前にヘッド116aが研磨パッド102に押し付けられる。このようなコンディショナー116の動作により、研磨量や研磨量の面内分布を改善することができる。   The conditioner 116 has a structure in which the head 116a at the tip thereof rotates, and the head 116a is pressed against the polishing pad 102 simultaneously with the polishing by the polishing head 110 or before the polishing. By such an operation of the conditioner 116, the polishing amount and the in-plane distribution of the polishing amount can be improved.

このようなCMP装置を用いて、本実施形態では以下のような条件でパッシベーション膜55を研磨する:
(研磨条件)
研磨パッド102の種類:硬質タイプパッド(硬さ60 Shore D以上)
インナーチューブ104内の圧力…6〜8psi
リテーニングリング103の圧力(第3配管108内の圧力)…6.5〜9.0psi
メンブレン114の圧力(第2配管108の内の圧力)…4.0〜6.0psi
プラテン101の回転数…105rpm±10%
研磨ヘッド110の回転数…70rpm±10%
スラリーの供給量…120〜200ml/分
(コンディショニング条件)
コンディショニングのタイミング…研磨前(Ex-situ)
ヘッド116aの圧力…5.0〜9.0lbf(重量ポンド)
ヘッド116aの回転数…95rpm±10%
プラテン101の回転数…105rpm±10%
なお、上記以外の研磨条件でパッシベーション膜55を研磨することも考えられるが、研磨後のパッシベーション膜55の膜厚が基板面内で大きく変動してしまうので、基板面内における膜厚分布変動を最小限に抑えるには、この研磨条件を採用するのが好ましい。
Using such a CMP apparatus, in this embodiment, the passivation film 55 is polished under the following conditions:
(Polishing conditions)
Type of polishing pad 102: Hard type pad (hardness 60 Shore D or more)
Pressure in inner tube 104 ... 6-8 psi
Retaining ring 103 pressure (pressure in third pipe 108) ... 6.5-9.0 psi
Pressure of the membrane 114 (pressure in the second pipe 108) ... 4.0-6.0 psi
Number of rotations of platen 101 ... 105rpm ± 10%
Number of revolutions of polishing head 110: 70 rpm ± 10%
Slurry supply amount: 120 to 200 ml / min (conditioning conditions)
Conditioning timing: Before polishing (Ex-situ)
Pressure of the head 116a ... 5.0 to 9.0 lbf (weight pound)
Number of rotations of the head 116a ... 95 rpm ± 10%
Number of rotations of platen 101 ... 105rpm ± 10%
Although it is conceivable to polish the passivation film 55 under polishing conditions other than those described above, the film thickness of the passivation film 55 after polishing varies greatly within the substrate surface, so that the film thickness distribution variation within the substrate surface varies. In order to minimize it, it is preferable to adopt this polishing condition.

更に、このようにCMP法により面取りを行う場合は、CMPの後にパッシベーション膜55に対して熱処理を施し、CMPの際にパッシベーション膜55が吸収した水分を除去するようにしてもよい。その熱処理は、例えば、大気中において基板温度を300℃とし、約10分間行われる。   Further, when chamfering is performed by the CMP method in this way, heat treatment may be performed on the passivation film 55 after CMP to remove moisture absorbed by the passivation film 55 during CMP. The heat treatment is performed, for example, in the atmosphere at a substrate temperature of 300 ° C. for about 10 minutes.

本実施形態では、上記した第1〜第3の方法のいずれかを用いて、パッシベーション膜55を元の厚さの10〜30%だけ削り、第1窓55aの開口端の面取りを行う。パッシベーション膜55の元の厚さが1000nmの場合、その削り量は100〜300nm程度となる。   In the present embodiment, the passivation film 55 is shaved by 10 to 30% of the original thickness by using any of the first to third methods described above, and the opening end of the first window 55a is chamfered. When the original thickness of the passivation film 55 is 1000 nm, the amount of shaving is about 100 to 300 nm.

なお、上記の第1〜第3の方法に代えて、プラズマアッシング装置を用いて第1窓55aの開口端の面取りを行うことも考えられる。プラズマアッシング装置は、通常、酸素と窒素との混合ガスにより、レジストパターン等の有機物を酸化して除去するのに使用される。   Instead of the first to third methods described above, it is also conceivable to chamfer the open end of the first window 55a using a plasma ashing device. The plasma ashing apparatus is usually used to oxidize and remove organic substances such as a resist pattern with a mixed gas of oxygen and nitrogen.

しかし、このようなプラズマアッシング装置を本実施形態で用いると、パッシベーション膜55の表面が過度に高温になる。その結果、パッシベーション膜55を構成するポリイミド結合が切れ易くなり、パッシベーション膜55の強度が落ち、パッシベーション膜55が緩衝材としての機能を果たさなくなってしまう。   However, when such a plasma ashing apparatus is used in this embodiment, the surface of the passivation film 55 becomes excessively high. As a result, the polyimide bond constituting the passivation film 55 is easily broken, the strength of the passivation film 55 is reduced, and the passivation film 55 does not function as a buffer material.

これに対し、上記した第1〜第3の方法では、ポリイミドの強度が落ちるのを防ぎつつ、第1窓55aの開口端を面取りすることができる。   On the other hand, in the first to third methods described above, the opening end of the first window 55a can be chamfered while preventing the strength of the polyimide from decreasing.

以上により、本実施形態に係る表面形状センサの基本構造が完成する。   Thus, the basic structure of the surface shape sensor according to the present embodiment is completed.

この表面形状センサでは、図22に示すように、指(被検体)Fでパッシベーション膜55をなぞる(スイープする)ことで、指Fと検出電極膜44aとの間にキャパシタCが形成される。そのキャパシタCの静電容量は、指Fの表面の凹凸(指紋)によって変化するので、この静電容量の違いを検出電極膜44aにおいて読み取ることで、指紋の画像が得られる。   In this surface shape sensor, a capacitor C is formed between the finger F and the detection electrode film 44a by tracing (sweeping) the passivation film 55 with the finger (subject) F as shown in FIG. Since the capacitance of the capacitor C changes due to the unevenness (fingerprint) on the surface of the finger F, a fingerprint image can be obtained by reading the difference in capacitance with the detection electrode film 44a.

更に、第1窓55aが第1開口51aと検出電極膜44aの両方に重なるように、その第1窓55aを大きく開口したので、指Fでパッシベーション膜55をスイープすることにより指Fが確実に接地電極膜44bに触れるようになる。そのため、指Fに帯電している静電気が接地電極44bからシリコン基板10に確実に逃がされるので、シリコン基板10に形成されている回路が静電気によって破壊されるのを防止できる。   Further, since the first window 55a is greatly opened so that the first window 55a overlaps both the first opening 51a and the detection electrode film 44a, the finger F can be surely swept by sweeping the passivation film 55 with the finger F. The ground electrode film 44b is touched. Therefore, the static electricity charged on the finger F is surely released from the ground electrode 44b to the silicon substrate 10, so that the circuit formed on the silicon substrate 10 can be prevented from being destroyed by the static electricity.

図23は、この表面形状センサのセンサ領域Iの平面図である。   FIG. 23 is a plan view of the sensor region I of this surface shape sensor.

図23に示されるように、検出電極膜44aはマトリクス状に複数形成され、接地電極膜44bを中心にした四つの検出電極膜44aが一組となって一つの画素として機能する。各電極膜44a、44bの平面サイズは特に限定されないが、本実施形態では、図示のようにL1を約50μmとし、L2を約6μmとする。   As shown in FIG. 23, a plurality of detection electrode films 44a are formed in a matrix, and four detection electrode films 44a centering on the ground electrode film 44b function as one pixel. Although the planar size of each electrode film 44a, 44b is not particularly limited, in this embodiment, L1 is about 50 μm and L2 is about 6 μm as shown in the figure.

以上説明した本実施形態によれば、図19に示した工程において、パッシベーション膜55に形成された第1窓55aの開口端の面取りを行うので、第1窓55aの角が滑らかとなり、指Fとパッシベーション膜55との摩擦が低下する。   According to the present embodiment described above, the chamfering of the opening end of the first window 55a formed in the passivation film 55 is performed in the step shown in FIG. And the friction with the passivation film 55 is reduced.

そのため、図22に示したように指Fでパッシベーション膜55をなぞっても、指Fから第1窓55aに大きな力が加わらないので、第1窓55aの近くのパッシベーション膜55に膜剥がれが発生するのを防止できる。これにより、長期にわたって表面形状センサを使用してもパッシベーション膜55に劣化が生じ難くなり、表面形状センサの信頼性を高めることができる。   Therefore, even if the passivation film 55 is traced with the finger F as shown in FIG. 22, a large force is not applied from the finger F to the first window 55a, so that the film is peeled off on the passivation film 55 near the first window 55a. Can be prevented. As a result, even if the surface shape sensor is used for a long period of time, the passivation film 55 is hardly deteriorated, and the reliability of the surface shape sensor can be improved.

更に、このように面取りをすることで、第1窓55aの内側に指の油脂等の異物Pが溜まり難くなる。そのため、指Fと検出電極膜44aとの間のキャパシタCの静電容量が異物Pによって変動するのが押さえられ、その静電容量に基づいて指紋の凹凸を正確に読み取ることができ、指紋の検知率が低下するといった問題を解決することができる。   Furthermore, by chamfering in this way, foreign matter P such as finger oil or the like is less likely to accumulate inside the first window 55a. Therefore, the capacitance of the capacitor C between the finger F and the detection electrode film 44a is suppressed from fluctuating due to the foreign matter P, and the unevenness of the fingerprint can be accurately read based on the capacitance. The problem that the detection rate is lowered can be solved.

更に、第1窓55aの面取りを行う際、保護絶縁膜51に形成された第1開口(ESDホール)51aの開口端も面取りされるため、第1開口51aにおける指の引っかかりを防止でき、保護絶縁膜51の膜剥がれを抑制することも可能となる。   Further, when the first window 55a is chamfered, the opening end of the first opening (ESD hole) 51a formed in the protective insulating film 51 is also chamfered, so that the finger can be prevented from being caught in the first opening 51a. It is also possible to suppress peeling of the insulating film 51.

比較例
図24は、比較例に係る表面形状センサの断面図である。
Comparative Example FIG. 24 is a cross-sectional view of a surface shape sensor according to a comparative example.

図24に示されるように、この比較例では、パッシベーション膜55に対する面取りを行っておらず、第1窓55aや第1開口51aの側面が面内方向に対して垂直に立った状態となっている。   As shown in FIG. 24, in this comparative example, the passivation film 55 is not chamfered, and the side surfaces of the first window 55a and the first opening 51a stand in a direction perpendicular to the in-plane direction. Yes.

この状態で指Fでパッシベーション膜55をなぞると、第1窓55aや第1開口51aに指Fが引っかかり、矢印Aや矢印Bで示す部分においてパッシベーション膜55や保護絶縁膜51に膜剥がれが発生し、表面形状センサの信頼性が低下する。   When the passivation film 55 is traced with the finger F in this state, the finger F is caught in the first window 55a and the first opening 51a, and the passivation film 55 and the protective insulating film 51 are peeled off at the portions indicated by the arrows A and B. In addition, the reliability of the surface shape sensor decreases.

更に、第1窓55aや第1開口51aの側面が垂直なので、指Fの油脂等の異物Pが第1窓55aや第1開口51aの内部に溜まり易く、異物Pによって表面形状センサの検知率が低下する恐れもある。   Furthermore, since the side surfaces of the first window 55a and the first opening 51a are vertical, the foreign matter P such as the oil and fat of the finger F is likely to accumulate inside the first window 55a and the first opening 51a. May fall.

これに対し、本実施形態では、既述のような面取りによって第1窓55aや第1開口51aの側面が面内方向に対して斜めとなるので、各膜51、55の膜剥がれを防止できると共に、異物Pが第1窓55aや第1開口51aの内部に溜まり難くなる。   On the other hand, in the present embodiment, the side surfaces of the first window 55a and the first opening 51a are inclined with respect to the in-plane direction due to the chamfering as described above, so that the films 51 and 55 can be prevented from peeling off. At the same time, the foreign matter P is less likely to accumulate inside the first window 55a and the first opening 51a.

(2)第2実施形態
図25及び図26は、本実施形態に係る表面形状センサの製造途中の断面図である。なお、これらの図において第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
(2) Second Embodiment FIGS. 25 and 26 are cross-sectional views in the middle of manufacturing a surface shape sensor according to the present embodiment. In these drawings, the elements described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.

この表面形状センサを製造するには、まず、第1実施形態で説明した図1〜図17の工程を行う。   In order to manufacture this surface shape sensor, first, the process of FIGS. 1-17 demonstrated in 1st Embodiment is performed.

そして、第8レジストパターン53(図17参照)を除去した後、図25に示すように、窒化シリコンよりなる保護絶縁膜51の第1開口51aの開口端を面取りする。   Then, after removing the eighth resist pattern 53 (see FIG. 17), the opening end of the first opening 51a of the protective insulating film 51 made of silicon nitride is chamfered as shown in FIG.

この面取りは、第1実施形態の図19の工程と同様に、(i)アルゴンガス等の不活性ガスのみからなるプラズマ雰囲気によるスパッタエッチング、(ii)ハロゲンガスを含むプラズマエッチングの雰囲気における反応性イオンエッチング、及び(iii)CMP法のいずれかの方法により、保護絶縁膜51の表面を削ることで行われる。   This chamfering is performed in the same manner as in the process of FIG. 19 of the first embodiment. (I) Sputter etching in a plasma atmosphere consisting only of an inert gas such as argon gas; This is performed by scraping the surface of the protective insulating film 51 by any one of ion etching and (iii) CMP.

このうち、第1の方法(i)と第2の方法(ii)の条件は、第1実施形態において図19を参照して説明したのと同じなので省略する。   Among these, the conditions of the first method (i) and the second method (ii) are the same as those described with reference to FIG.

一方、第3の方法(iii)におけるCMP法では、図20及び図21で説明したCMP装置を用い、以下の条件が採用される。   On the other hand, in the CMP method in the third method (iii), the following conditions are adopted using the CMP apparatus described in FIGS.

(研磨条件)
研磨パッド102の種類:積層タイプパッド(下層はウレタン層)
インナーチューブ104内の圧力…3.5〜5.5psi
リテーニングリング103の圧力(第3配管108内の圧力)…4.5〜6.5psi
メンブレン114の圧力(第2配管108の内の圧力)…2.0〜4.0psi
プラテン101の回転数…105rpm±10%
研磨ヘッド110の回転数…70rpm±10%
スラリーの供給量…250〜250ml/分
(コンディショニング条件)
コンディショニングのタイミング…研磨と同時(In-situ)
ヘッド116aの圧力…6.0〜9.0lbf(重量ポンド)
ヘッド116aの回転数…95rpm±10%
プラテン101の回転数…105rpm±10%
なお、これら第1〜第3の方法(i)〜(iii)のいずれにおいても、保護絶縁膜51の削り量は元の厚さの10〜20%とする。例えば、保護絶縁膜51の元の厚さが1000nmのとき、削り量は100〜200nmとなる。
(Polishing conditions)
Type of polishing pad 102: Laminated type pad (lower layer is urethane layer)
Pressure in inner tube 104: 3.5 to 5.5 psi
Retaining ring 103 pressure (pressure in third pipe 108) ... 4.5-6.5 psi
Pressure of the membrane 114 (pressure in the second pipe 108) ... 2.0 to 4.0 psi
Number of rotations of platen 101 ... 105rpm ± 10%
Number of revolutions of polishing head 110: 70 rpm ± 10%
Slurry supply rate: 250-250 ml / min (conditioning conditions)
Conditioning timing: Simultaneous with polishing (In-situ)
Pressure of head 116a ... 6.0 to 9.0 lbf (pound weight)
Number of rotations of the head 116a ... 95rpm ± 10%
Number of rotations of platen 101 ... 105rpm ± 10%
In any of the first to third methods (i) to (iii), the amount of the protective insulating film 51 is reduced to 10 to 20% of the original thickness. For example, when the original thickness of the protective insulating film 51 is 1000 nm, the shaving amount is 100 to 200 nm.

その後に、第1実施形態の図18と同じ工程を行って保護絶縁膜51の上に非感光性ポリイミドよりなるパッシベーション膜55を形成した後、図26に示すように、パッシベーション膜55の第1窓55aの開口端を面取りする。この面取りの方法は、第1実施形態において図19を参照して説明したのでここでは省略する。   Thereafter, the same process as that of FIG. 18 of the first embodiment is performed to form a passivation film 55 made of non-photosensitive polyimide on the protective insulating film 51. Then, as shown in FIG. The opening end of the window 55a is chamfered. Since this chamfering method has been described with reference to FIG. 19 in the first embodiment, it is omitted here.

以上により、本実施形態に係る表面形状センサの基本構造が完成した。   Thus, the basic structure of the surface shape sensor according to this embodiment is completed.

上記した本実施形態では、図25に示したように、パッシベーション膜55を形成する前に、保護絶縁膜51の第1開口51aの開口端を予め面取りした。これにより、パッシベーション膜55に対して面取りを行う工程(図26参照)において、第1開口51aの開口端が削られて第1実施形態よりも更に滑らかとなるので、第1開口51aにより一層指が引っかかり難くなり、保護絶縁膜51に膜剥がれが発生するのを確実に防止できるようになる。   In the present embodiment described above, as shown in FIG. 25, the opening end of the first opening 51 a of the protective insulating film 51 is chamfered in advance before forming the passivation film 55. As a result, in the step of chamfering the passivation film 55 (see FIG. 26), the opening end of the first opening 51a is shaved and becomes smoother than in the first embodiment. Becomes difficult to be caught, and the protective insulating film 51 can be reliably prevented from peeling off.

以上、本発明の実施の形態について詳細に説明したが、本発明は上記各実施形態に限定されない。例えば、上記ではスイープ型の表面形状センサについて説明したが、エリア型(面型)の表面形状センサにも本発明を適用し得る。   As mentioned above, although embodiment of this invention was described in detail, this invention is not limited to said each embodiment. For example, the sweep type surface shape sensor has been described above, but the present invention can also be applied to an area type (surface type) surface shape sensor.

以下に、本発明の特徴を付記する。   The features of the present invention are added below.

(付記1) 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて形成された検出電極膜及び接地電極膜と、
前記層間絶縁膜、前記検出電極膜、及び接地電極膜のそれぞれ上に形成され、該接地電極膜が露出する開口を備えた保護絶縁膜と、
前記保護絶縁膜の上に形成され、前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜とを有し、
前記窓の開口端が面取りされたことを特徴とする表面形状センサ。
(Appendix 1) a semiconductor substrate;
An interlayer insulating film formed above the semiconductor substrate;
A detection electrode film and a ground electrode film formed on the interlayer insulating film at a distance from each other;
A protective insulating film formed on each of the interlayer insulating film, the detection electrode film, and the ground electrode film, and having an opening through which the ground electrode film is exposed;
A passivation film that is formed on the protective insulating film and has a window that overlaps the detection electrode film and the opening;
A surface shape sensor, wherein an opening end of the window is chamfered.

(付記2) 前記開口の開口端が面取りされたことを特徴とする付記1に記載の表面形状センサ。   (Additional remark 2) The surface shape sensor of Additional remark 1 characterized by the chamfering of the opening end of the said opening.

(付記3) 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、検出電極膜と接地電極膜とを互いに間隔をおいて形成する工程と、
前記層間絶縁膜、前記検出電極膜、及び前記接地電極膜のそれぞれ上に保護絶縁膜を形成する工程と、
前記接地電極膜が露出する開口を前記保護絶縁膜に形成する工程と、
前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜を前記保護絶縁膜の上に形成する工程と、
前記窓の開口端を面取りする工程と、
を有することを特徴とする表面形状センサの製造方法。
(Appendix 3) A step of forming an interlayer insulating film above the semiconductor substrate;
Forming a detection electrode film and a ground electrode film on the interlayer insulating film at a distance from each other;
Forming a protective insulating film on each of the interlayer insulating film, the detection electrode film, and the ground electrode film;
Forming an opening in the protective insulating film through which the ground electrode film is exposed;
Forming a passivation film having a window overlapping the detection electrode film and the opening on the protective insulating film;
Chamfering the open end of the window;
A method of manufacturing a surface shape sensor, comprising:

(付記4) 前記窓の開口端を面取りする工程は、エッチング雰囲気中に該開口端を曝して行われることを特徴とする付記3に記載の表面形状センサの製造方法。   (Additional remark 4) The process of chamfering the opening end of the said window is performed by exposing this open end in etching atmosphere, The manufacturing method of the surface shape sensor of Additional remark 3 characterized by the above-mentioned.

(付記5) 前記エッチング雰囲気は、不活性ガスのみからなるスパッタエッチングの雰囲気、又はハロゲンガスを含むプラズマエッチングの雰囲気であることを特徴とする付記4に記載の表面形状センサの製造方法。   (Additional remark 5) The said etching atmosphere is the atmosphere of the sputter etching which consists only of inert gas, or the atmosphere of the plasma etching containing halogen gas, The manufacturing method of the surface shape sensor of Additional remark 4 characterized by the above-mentioned.

(付記6) 前記窓の開口端を面取りする工程は、化学機械研磨法により前記パッシベーション膜を研磨して行われることを特徴とする付記3に記載の表面形状センサの製造方法。   (Additional remark 6) The process of chamfering the opening edge of the said window is performed by grind | polishing the said passivation film by a chemical mechanical polishing method, The manufacturing method of the surface shape sensor of Additional remark 3 characterized by the above-mentioned.

(付記7) 前記化学機械研磨法は、硬さが60 Shore D以上の硬質タイプパッドを用いて、インナーチューブ内の圧力を6〜8psi、リテーニングリングの圧力を6.5〜9.0psi、メンブレンの圧力を4.0〜6.0psi、プラテンの回転数を105rpm±10%、研磨ヘッドの回転数を70rpm±10%、及びスラリーの供給量を120〜200ml/分として行われることを特徴とする付記6に記載の表面形状センサの製造方法。   (Appendix 7) The chemical mechanical polishing method uses a hard type pad having a hardness of 60 Shore D or more, a pressure in the inner tube of 6 to 8 psi, a pressure of the retaining ring of 6.5 to 9.0 psi, The membrane pressure is 4.0 to 6.0 psi, the platen rotation speed is 105 rpm ± 10%, the polishing head rotation speed is 70 rpm ± 10%, and the slurry supply rate is 120 to 200 ml / min. The manufacturing method of the surface shape sensor of Claim 6.

(付記8) 前記研磨の前に、前記化学機械研磨法で使用される研磨パッドの表面状態を整えるためのコンディショニングを行うことを特徴とする付記6に記載の表面形状センサの製造方法。   (Additional remark 8) Conditioning for adjusting the surface state of the polishing pad used by the said chemical mechanical polishing method is performed before the said grinding | polishing, The manufacturing method of the surface shape sensor of Additional remark 6 characterized by the above-mentioned.

(付記9) 前記コンディショニングは、コンディショニング用のヘッドの圧力を5.0〜9.0lbf、該ヘッドの回転数を95rpm±10%、及びプラテンの回転数を105rpm±10%として行われることを特徴とする付記8に記載の表面形状センサ。   (Supplementary Note 9) The conditioning is performed at a conditioning head pressure of 5.0 to 9.0 lbf, a rotational speed of the head of 95 rpm ± 10%, and a rotational speed of the platen of 105 rpm ± 10%. The surface shape sensor according to appendix 8.

(付記10) 前記パッシベーション膜を研磨した後に、該パッシベーション膜に対して熱処理を施し、該パッシベーション膜を脱水する工程を更に有することを特徴とする付記6に記載の表面形状センサの製造方法。   (Supplementary note 10) The method for manufacturing a surface shape sensor according to supplementary note 6, further comprising a step of performing a heat treatment on the passivation film and dehydrating the passivation film after polishing the passivation film.

(付記11) 前記パッシベーション膜を形成する前に、前記開口の開口端を面取りする工程を更に有することを特徴とする付記3に記載の表面形状センサの製造方法。   (Additional remark 11) Before forming the said passivation film, it further has the process of chamfering the opening end of the said opening, The manufacturing method of the surface shape sensor of Additional remark 3 characterized by the above-mentioned.

(付記12) 前記開口の開口端を面取りする工程は、エッチング雰囲気中に該開口の開口端を曝して行われることを特徴とする付記11に記載の表面形状センサの製造方法。   (Additional remark 12) The process of chamfering the opening end of the said opening is performed by exposing the opening end of this opening in etching atmosphere, The manufacturing method of the surface shape sensor of Additional remark 11 characterized by the above-mentioned.

(付記13) 前記開口の開口端を面取りする工程は、化学機械研磨法により前記保護絶縁膜を研磨して行われることを特徴とする付記11に記載の表面形状センサの製造方法。   (Supplementary note 13) The method for manufacturing a surface shape sensor according to supplementary note 11, wherein the step of chamfering the opening end of the opening is performed by polishing the protective insulating film by a chemical mechanical polishing method.

(付記14) 前記化学機械研磨法は、積層タイプパッドを用い、インナーチューブ内の圧力を3.5〜5.5psi、リテーニングリングの圧力を4.5〜6.5psi、メンブレンの圧力を2.0〜4.0psi、プラテンの回転数を105rpm±10%、研磨ヘッドの回転数を70rpm±10%、及びスラリーの供給量を250〜250ml/分として行われることを特徴とする付記13に記載の表面形状センサ。   (Supplementary Note 14) The chemical mechanical polishing method uses a laminated type pad, the pressure in the inner tube is 3.5 to 5.5 psi, the pressure of the retaining ring is 4.5 to 6.5 psi, and the pressure of the membrane is 2 Appendix 13 is characterized in that it is carried out at 0.0 to 4.0 psi, the platen rotation speed is 105 rpm ± 10%, the polishing head rotation speed is 70 rpm ± 10%, and the slurry supply rate is 250 to 250 ml / min. The surface shape sensor described.

(付記15) 前記研磨と同時に、前記化学機械研磨法で使用される研磨パッドの表面状態を整えるためのコンディショニングを行うことを特徴とする付記13に記載の表面形状センサの製造方法。   (Additional remark 15) Conditioning for adjusting the surface state of the polishing pad used with the said chemical mechanical polishing method is performed simultaneously with the said grinding | polishing, The manufacturing method of the surface shape sensor of Additional remark 13 characterized by the above-mentioned.

(付記16) 前記コンディショニングは、コンディショニング用のヘッドの圧力を6.0〜9.0lbf、ヘッドの回転数の95rpm±10%、及びプラテンの回転数を105rpm±10%として行われることを特徴とする付記15に記載の表面形状センサの製造方法。   (Supplementary Note 16) The conditioning is performed at a conditioning head pressure of 6.0 to 9.0 lbf, a head rotation speed of 95 rpm ± 10%, and a platen rotation speed of 105 rpm ± 10%. The manufacturing method of the surface shape sensor of Supplementary Note 15.

図1(a)、(b)は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その1)である。FIGS. 1A and 1B are cross-sectional views (part 1) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図2(a)、(b)は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その2)である。2A and 2B are cross-sectional views (part 2) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図3(a)、(b)は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その3)である。FIGS. 3A and 3B are cross-sectional views (part 3) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図4は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その4)である。FIG. 4 is a sectional view (No. 4) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図5は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その5)である。FIG. 5: is sectional drawing (the 5) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図6は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その6)である。FIG. 6 is a sectional view (No. 6) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図7は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その7)である。FIG. 7 is a sectional view (No. 7) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図8は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その8)である。FIG. 8 is a sectional view (No. 8) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図9は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その9)である。FIG. 9 is a sectional view (No. 9) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図10は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その10)である。FIG. 10: is sectional drawing (the 10) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図11は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その11)である。FIG. 11: is sectional drawing (the 11) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図12は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その12)である。FIG. 12 is a sectional view (No. 12) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図13は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その13)である。FIG. 13: is sectional drawing (the 13) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図14は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その14)である。FIG. 14 is a cross-sectional view (No. 14) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図15は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その15)である。FIG. 15: is sectional drawing (the 15) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図16は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その16)である。FIG. 16: is sectional drawing (the 16) in the middle of manufacture of the surface shape sensor which concerns on 1st Embodiment of this invention. 図17は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その17)である。FIG. 17 is a sectional view (No. 17) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図18は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その18)である。FIG. 18 is a sectional view (No. 18) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図19は、本発明の第1実施形態に係る表面形状センサの製造途中の断面図(その19)である。FIG. 19 is a sectional view (No. 19) in the middle of manufacturing the surface shape sensor according to the first embodiment of the present invention. 図20は、本発明の第1実施形態で使用されるCMP装置の要部拡大断面図である。FIG. 20 is an enlarged cross-sectional view of a main part of the CMP apparatus used in the first embodiment of the present invention. 図21は、本発明の第1実施形態で使用されるCMP装置の上面図である。FIG. 21 is a top view of the CMP apparatus used in the first embodiment of the present invention. 図22は、本発明の第1実施形態に係る表面形状センサの動作について説明するための断面図であるFIG. 22 is a cross-sectional view for explaining the operation of the surface shape sensor according to the first embodiment of the present invention. 図23は、本発明の第1実施形態に係る表面形状センサの平面図である。FIG. 23 is a plan view of the surface shape sensor according to the first embodiment of the present invention. 図24は、比較例に係る表面形状センサの断面図である。FIG. 24 is a cross-sectional view of a surface shape sensor according to a comparative example. 図25は、本発明の第2実施形態に係る表面形状センサの製造途中の断面図(その1)である。FIG. 25: is sectional drawing (the 1) in the middle of manufacture of the surface shape sensor which concerns on 2nd Embodiment of this invention. 図26は、本発明の第2実施形態に係る表面形状センサの製造途中の断面図(その2)である。FIG. 26: is sectional drawing (the 2) in the middle of manufacture of the surface shape sensor which concerns on 2nd Embodiment of this invention.

符号の説明Explanation of symbols

10…シリコン基板、11…素子分離絶縁膜、12…第1pウェル、13…第2pウェル、14…ゲート絶縁膜、15…ゲート電極、16…配線、17a〜17c…第1〜第3ソース/ドレインエクステンション、18…絶縁性スペーサ、19a〜19c…第1〜第3ソース/ドレイン領域、20…高融点シリサイド層、21…カバー絶縁膜、22…第1絶縁膜、23…第1層間絶縁膜、23a〜23e…第1〜第5コンタクトホール、24…第1レジストパターン、24a〜24e…窓、25a〜25e…第1〜第5導電性プラグ、26…第1金属積層膜、26a…一層目金属配線、27…第2レジストパターン、28…第2絶縁膜、29…第1キャップ絶縁膜、30…第2層間絶縁膜、30a…第1ホール、32…第3レジストパターン、34…第6導電性プラグ、35…第2金属積層膜、36…第4レジストパターン、37…カバー絶縁膜、38…第3絶縁膜、39…犠牲絶縁膜、40…第3層間絶縁膜、43…第5レジストパターン、43a、43b…窓、44…導電膜、44a…検出電極膜、44b…接地電極膜、46…第6レジストパターン、48…第7レジストパターン、48a…窓、50…カバー絶縁膜、51…保護絶縁膜、53…第8レジストパターン、53a、53b…窓、55…パッシベーション膜、55a、55b…第1、第2窓。 DESCRIPTION OF SYMBOLS 10 ... Silicon substrate, 11 ... Element isolation insulating film, 12 ... 1st p well, 13 ... 2nd p well, 14 ... Gate insulating film, 15 ... Gate electrode, 16 ... Wiring, 17a-17c ... 1st-3rd source / Drain extension, 18 ... insulating spacers, 19 a to 19 c ... first to third source / drain regions, 20 ... high melting point silicide layer, 21 ... cover insulating film, 22 ... first insulating film, 23 ... first interlayer insulating film , 23a to 23e ... first to fifth contact holes, 24 ... first resist pattern, 24a to 24e ... windows, 25a to 25e ... first to fifth conductive plugs, 26 ... first metal laminated film, 26a ... one layer Metal wiring, 27 ... second resist pattern, 28 ... second insulating film, 29 ... first cap insulating film, 30 ... second interlayer insulating film, 30a ... first hole, 32 ... third resist pattern, 4 ... 6th conductive plug, 35 ... 2nd metal laminated film, 36 ... 4th resist pattern, 37 ... Cover insulating film, 38 ... 3rd insulating film, 39 ... Sacrificial insulating film, 40 ... 3rd interlayer insulating film, 43 ... 5th resist pattern, 43a, 43b ... Window, 44 ... Conductive film, 44a ... Detection electrode film, 44b ... Ground electrode film, 46 ... 6th resist pattern, 48 ... 7th resist pattern, 48a ... Window, 50 ... Cover insulating film, 51... Protective insulating film, 53... Eighth resist pattern, 53 a, 53 b .. window, 55 .. passivation film, 55 a, 55 b.

Claims (5)

半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に互いに間隔をおいて形成された検出電極膜及び接地電極膜と、
前記層間絶縁膜、前記検出電極膜、及び接地電極膜のそれぞれ上に形成され、該接地電極膜が露出する開口を備えた保護絶縁膜と、
前記保護絶縁膜の上に形成され、前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜とを有し、
前記窓の開口端が面取りされたことを特徴とする表面形状センサ。
A semiconductor substrate;
An interlayer insulating film formed above the semiconductor substrate;
A detection electrode film and a ground electrode film formed on the interlayer insulating film at a distance from each other;
A protective insulating film formed on each of the interlayer insulating film, the detection electrode film, and the ground electrode film, and having an opening through which the ground electrode film is exposed;
A passivation film that is formed on the protective insulating film and has a window that overlaps the detection electrode film and the opening;
A surface shape sensor, wherein an opening end of the window is chamfered.
前記開口の開口端が面取りされたことを特徴とする請求項1に記載の表面形状センサ。   The surface shape sensor according to claim 1, wherein an opening end of the opening is chamfered. 半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、検出電極膜と接地電極膜とを互いに間隔をおいて形成する工程と、
前記層間絶縁膜、前記検出電極膜、及び前記接地電極膜のそれぞれ上に保護絶縁膜を形成する工程と、
前記接地電極膜が露出する開口を前記保護絶縁膜に形成する工程と、
前記検出電極膜と前記開口に重なる窓を備えたパッシベーション膜を前記保護絶縁膜の上に形成する工程と、
前記窓の開口端を面取りする工程と、
を有することを特徴とする表面形状センサの製造方法。
Forming an interlayer insulating film above the semiconductor substrate;
Forming a detection electrode film and a ground electrode film on the interlayer insulating film at a distance from each other;
Forming a protective insulating film on each of the interlayer insulating film, the detection electrode film, and the ground electrode film;
Forming an opening in the protective insulating film through which the ground electrode film is exposed;
Forming a passivation film having a window overlapping the detection electrode film and the opening on the protective insulating film;
Chamfering the open end of the window;
A method of manufacturing a surface shape sensor, comprising:
前記窓の開口端を面取りする工程は、化学機械研磨法により前記パッシベーション膜を研磨して行われることを特徴とする請求項3に記載の表面形状センサの製造方法。   4. The method of manufacturing a surface shape sensor according to claim 3, wherein the step of chamfering the opening end of the window is performed by polishing the passivation film by a chemical mechanical polishing method. 前記パッシベーション膜を形成する前に、前記開口の開口端を面取りする工程を更に有することを特徴とする請求項3に記載の表面形状センサの製造方法。   The method of manufacturing a surface shape sensor according to claim 3, further comprising a step of chamfering the opening end of the opening before forming the passivation film.
JP2006300834A 2006-11-06 2006-11-06 Surface shape sensor and manufacturing method thereof Expired - Fee Related JP4833031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006300834A JP4833031B2 (en) 2006-11-06 2006-11-06 Surface shape sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006300834A JP4833031B2 (en) 2006-11-06 2006-11-06 Surface shape sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008116366A true JP2008116366A (en) 2008-05-22
JP4833031B2 JP4833031B2 (en) 2011-12-07

Family

ID=39502408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006300834A Expired - Fee Related JP4833031B2 (en) 2006-11-06 2006-11-06 Surface shape sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4833031B2 (en)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221883A (en) * 1985-03-25 1986-10-02 Fujitsu Ltd Method and device for personal collation
JPH0561965A (en) * 1991-08-30 1993-03-12 Matsushita Electric Ind Co Ltd Fingerprint sensor
JPH07168930A (en) * 1993-01-08 1995-07-04 Toshiba Corp Surface shape sensor, and individual verification device and started-type system using the same
JP2000196026A (en) * 1998-12-30 2000-07-14 Stmicroelectronics Inc Electrostatic discharge protection for sensor
JP2000194825A (en) * 1998-12-25 2000-07-14 Sony Corp Fingerprint sensor device
JP2001156190A (en) * 1999-11-29 2001-06-08 Nippon Telegr & Teleph Corp <Ntt> Mounting structure of semiconductor substrate and cover for mounting used for the structure
JP2001208509A (en) * 2000-01-24 2001-08-03 Sony Corp Semiconductor device for confirming surface shape and method for manufacturing the same
JP2002520841A (en) * 1998-07-09 2002-07-09 インフィネオン テクノロジース アクチエンゲゼルシャフト Semiconductor element with passivation
JP2003058872A (en) * 2001-08-21 2003-02-28 Sony Corp Fingerprint detecting device, production method therefor and film forming device
JP2003148907A (en) * 2001-11-14 2003-05-21 Sharp Corp Surface shape detector
JP2003232604A (en) * 2002-02-08 2003-08-22 Nippon Telegr & Teleph Corp <Ntt> Sensor for surface shape recognition and method of manufacturing the same
JP2003269907A (en) * 2002-03-15 2003-09-25 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing sensor for recognizing surface shape
JP2003269906A (en) * 2002-03-20 2003-09-25 Fujitsu Ltd Capacity detection type sensor, and manufacturing method therefor
JP2004006689A (en) * 2002-03-09 2004-01-08 Fujitsu Ltd Device having fingerprint sensor die and external circuit and method of wire bonding die to external circuit
JP2006194667A (en) * 2005-01-12 2006-07-27 Seiko Epson Corp Capacitance detecting device
JP2006261549A (en) * 2005-03-18 2006-09-28 Fujitsu Ltd Semiconductor device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221883A (en) * 1985-03-25 1986-10-02 Fujitsu Ltd Method and device for personal collation
JPH0561965A (en) * 1991-08-30 1993-03-12 Matsushita Electric Ind Co Ltd Fingerprint sensor
JPH07168930A (en) * 1993-01-08 1995-07-04 Toshiba Corp Surface shape sensor, and individual verification device and started-type system using the same
JP2002520841A (en) * 1998-07-09 2002-07-09 インフィネオン テクノロジース アクチエンゲゼルシャフト Semiconductor element with passivation
JP2000194825A (en) * 1998-12-25 2000-07-14 Sony Corp Fingerprint sensor device
JP2000196026A (en) * 1998-12-30 2000-07-14 Stmicroelectronics Inc Electrostatic discharge protection for sensor
JP2001156190A (en) * 1999-11-29 2001-06-08 Nippon Telegr & Teleph Corp <Ntt> Mounting structure of semiconductor substrate and cover for mounting used for the structure
JP2001208509A (en) * 2000-01-24 2001-08-03 Sony Corp Semiconductor device for confirming surface shape and method for manufacturing the same
JP2003058872A (en) * 2001-08-21 2003-02-28 Sony Corp Fingerprint detecting device, production method therefor and film forming device
JP2003148907A (en) * 2001-11-14 2003-05-21 Sharp Corp Surface shape detector
JP2003232604A (en) * 2002-02-08 2003-08-22 Nippon Telegr & Teleph Corp <Ntt> Sensor for surface shape recognition and method of manufacturing the same
JP2004006689A (en) * 2002-03-09 2004-01-08 Fujitsu Ltd Device having fingerprint sensor die and external circuit and method of wire bonding die to external circuit
JP2003269907A (en) * 2002-03-15 2003-09-25 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing sensor for recognizing surface shape
JP2003269906A (en) * 2002-03-20 2003-09-25 Fujitsu Ltd Capacity detection type sensor, and manufacturing method therefor
JP2006194667A (en) * 2005-01-12 2006-07-27 Seiko Epson Corp Capacitance detecting device
JP2006261549A (en) * 2005-03-18 2006-09-28 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JP4833031B2 (en) 2011-12-07

Similar Documents

Publication Publication Date Title
JP4764508B2 (en) Surface shape sensor and manufacturing method thereof
JP5045028B2 (en) Surface shape sensor and manufacturing method thereof
JP5401817B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100727448B1 (en) Semiconductor device and manufacturing method of the same
KR101109028B1 (en) Semiconductor device and process for producing the same
JP2001208509A (en) Semiconductor device for confirming surface shape and method for manufacturing the same
CN101252086B (en) Semiconductor device and method for manufacturing the same
WO2007074529A1 (en) Semiconductor device
JP4712641B2 (en) Semiconductor wafer and test method thereof
JP5069109B2 (en) Semiconductor device and manufacturing method thereof
JP4833031B2 (en) Surface shape sensor and manufacturing method thereof
JPH11284067A (en) Semiconductor device and manufacture thereof
US20060166494A1 (en) Method of manufacturing a semiconductor device that includes a contact plug
JP2008300656A (en) Surface shape sensor and its manufacturing method
KR100937661B1 (en) Semiconductor devcie and method for fabricating the same
JP5488728B2 (en) Pad, semiconductor device, semiconductor device manufacturing method and test method
JP2008084936A (en) Semiconductor device and method for manufacturing the same
JP2001284204A (en) Semiconductor device and its manufacturing method
JP2005223019A (en) Light receiving element, manufacturing method therefor, and solid state imaging device
CN101471306A (en) Method of manufacturing flash memory device
US6017662A (en) Method of reducing laser mark peeling
US6472271B1 (en) Planarization method of memory unit of flash memory
JP2009239090A (en) Method of manufacturing pad and semiconductor device
JP4319147B2 (en) Manufacturing method of semiconductor device
JP3964758B2 (en) Capacitor element and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Ref document number: 4833031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees