JP2008116281A - Ic tester calibrating method - Google Patents

Ic tester calibrating method Download PDF

Info

Publication number
JP2008116281A
JP2008116281A JP2006298791A JP2006298791A JP2008116281A JP 2008116281 A JP2008116281 A JP 2008116281A JP 2006298791 A JP2006298791 A JP 2006298791A JP 2006298791 A JP2006298791 A JP 2006298791A JP 2008116281 A JP2008116281 A JP 2008116281A
Authority
JP
Japan
Prior art keywords
tester
accuracy
calibration
standard
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006298791A
Other languages
Japanese (ja)
Other versions
JP4826951B2 (en
Inventor
Tomotaka Sawamoto
倫孝 澤本
Yukio Asami
幸生 浅見
Tomoaki Eto
友明 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006298791A priority Critical patent/JP4826951B2/en
Publication of JP2008116281A publication Critical patent/JP2008116281A/en
Application granted granted Critical
Publication of JP4826951B2 publication Critical patent/JP4826951B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an IC tester calibrating method which assures a traceability of a tester system while shortening a calibration period. <P>SOLUTION: An accuracy diagnosing step S30 is carried out, wherein an IC tester having a plurality of pins is diagnosed whether the IC tester has its specification accuracy, based on whether each pin outputs an output value belonging to a specification band ranging from a specification lower-limit value to a specification upper-limit value. Then, in a high accuracy diagnosing step (step S40) which is carried out if a prescribed condition is satisfied during an operation of the IC tester, a diagnosis is carried out whether the IC tester has its specification accuracy for respective pins, based on whether each pin of the IC tester outputs an output value which belongs to a decision band being narrower than the specification band and ranging from a lower-limit decision value to a upper-limit decision value. In a step S42, a calibration is automatically applied to only pins diagnosed not to meet the specification accuracy in the high accuracy diagnosing step S40. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ICテスタのトレーサビリティを確保するICテスタ校正方法に関するものである。   The present invention relates to an IC tester calibration method that ensures traceability of an IC tester.

電子計測器の一種であるIC(Integrated Circuit)テスタは、確度の仕様でその精度を規定しているが、確度を保証する仕組みがなければ、その指示は信用できないため、トレーサビリティの概念が国家標準として設定されている。トレーサビリティとは、JIS(Japanese Industrial Standard)によれば、「標準機または計測器が、より高位の測定標準によって次々と校正され、国家標準・国際標準につながる経路が確立されていること(JIS Z 8103)」を言う。ICテスタなどの電子計測器のトレーサビリティは、一般に、国家標準(特定標準器)−校正機関−メーカの標準器−実用の測定器という連鎖になる。   IC (Integrated Circuit) tester, which is a kind of electronic measuring instrument, regulates its accuracy with accuracy specifications. However, since there is no mechanism to guarantee accuracy, the instructions cannot be trusted, so the concept of traceability is a national standard. Is set as According to JIS (Japanese Industrial Standard), traceability is: “Standard machines or measuring instruments are calibrated one after another by higher-level measurement standards, and a path leading to national and international standards is established (JIS Z 8103) ". The traceability of an electronic measuring instrument such as an IC tester is generally a chain of national standard (specific standard) -calibration organization-manufacturer standard-practical measuring instrument.

あらゆる外乱に対して強く、一旦校正すれば、何らメンテナンスすることなく連続して使用可能なICテスタが究極には望ましいが、外乱の影響による精度の低下を完全に排除することは困難である。したがって、計測器メーカでは自社で使用する現場測定器を自社の標準器で定期的に校正し、その標準器は定期的に国家で認められた校正機関に持ち込んで校正するという手順を踏む。   An IC tester that is strong against all disturbances and can be used continuously without any maintenance once it is calibrated is ultimately desirable, but it is difficult to completely eliminate the deterioration in accuracy due to the influence of disturbances. Therefore, the measuring instrument manufacturer regularly calibrates on-site measuring instruments used in-house with its own standard equipment, and periodically takes the standard equipment to a calibration organization recognized by the national government for calibration.

ただし、ICテスタの稼動を中止して行う必要のある定期的な校正を使用者に強制することは、使用者にストレスを与えるため、従来から、例えば特許文献1および2(特開平10−227837号公報および特開2004−163194号公報)に記載のように、ICテスタシステム自体が自動的に校正を行う自動校正機能を備えている。これによれば、使用者は、自ら定期校正をする必要がなく、校正が行われていることを意識しなくてすみ、ストレスを感じることが少ない。   However, forcing the user to perform periodic calibration that needs to be performed after the operation of the IC tester is stopped causes stress on the user, so that, for example, Patent Documents 1 and 2 (Japanese Patent Laid-Open No. 10-227837) have been conventionally used. As described in Japanese Patent Laid-Open No. 2004-163194, the IC tester system itself has an automatic calibration function for automatically performing calibration. According to this, the user does not need to perform periodic calibration by himself / herself, does not need to be aware that the calibration is performed, and is less likely to feel stress.

従来、自動校正は、例えば、下記(1)〜(3)に記すいずれかの条件が成立した場合に実行され、これによって、ICテスタのトレーサビリティが確保されている。
(1)システム起動後一定時間(例えば30分)が経過したこと
(2)前回校正からの一定時間(推奨24時間)が経過したこと
(3)前回校正から所定の温度変化(推奨±3℃)があったこと
特開平10−227837号公報 特開2004−163194号公報
Conventionally, automatic calibration is executed, for example, when any of the following conditions (1) to (3) is satisfied, thereby ensuring the traceability of the IC tester.
(1) A certain period of time (for example, 30 minutes) has elapsed since system startup (2) A certain period of time (recommended 24 hours) has elapsed since the last calibration (3) A predetermined temperature change (recommended ± 3 ° C) since the last calibration )
Japanese Patent Laid-Open No. 10-227837 JP 2004-163194 A

しかし、自動校正であっても、校正中はシステムを稼動させることができないことに変わりはない。図6は、従来の自動校正を行った場合の、1日のシステムの実動時間における、稼働時間と自動校正時間との比を示す図である。図6に示すように、稼働時間:自動校正時間=47:1であり、自動校正に費やされる相当に長い時間にわたって、システムを稼動させることができない。   However, even with automatic calibration, the system cannot be operated during calibration. FIG. 6 is a diagram showing the ratio of the operation time and the automatic calibration time in the actual system operation time of one day when the conventional automatic calibration is performed. As shown in FIG. 6, the operation time: automatic calibration time = 47: 1, and the system cannot be operated for a considerably long time spent for the automatic calibration.

また、テスタピンの例えば出力電流・電圧値のみを校正項目としている場合であっても、信号周波数その他の校正項目の増加、ピン数自体の増加によって、将来、自動校正には、より長い時間がかかることが予想される。   Even if only the output current / voltage value of the tester pin is used as a calibration item, automatic calibration will take longer in the future due to an increase in signal frequency and other calibration items and an increase in the number of pins itself. It is expected that.

さらに、電源に近い場所で稼動するICテスタは他のICテスタより電磁波の影響を受けやすいとか、プラント内やシステム内の空気の対流によって特定の場所で稼動するICテスタは温度変化の影響を受けやすいといった外乱を将来受けることもある。かかる外乱に応じて、従来の単なる計時的な条件での自動校正実行に加えて、外乱の影響を排除するための自動校正を実行する追加条件が課される可能性もある。これにより、自動校正はより頻繁に行われることとなり、1日のうち自動校正に費やされる時間はより増大する可能性が大きい。   In addition, IC testers operating near power sources are more susceptible to electromagnetic waves than other IC testers, and IC testers operating in specific locations due to air convection in the plant or system are affected by temperature changes. In the future, it may be easily disturbed. In response to such disturbance, there is a possibility that an additional condition for executing automatic calibration for eliminating the influence of the disturbance may be imposed in addition to the conventional automatic calibration execution under simple timing conditions. As a result, automatic calibration is performed more frequently, and the time spent for automatic calibration in one day is likely to increase.

本発明はこのような課題に鑑み、自動校正の時間を短縮しつつ、あるいは大幅に増大させることなく、ICテスタシステムのトレーサビリティを確保することを目的とする。   SUMMARY OF THE INVENTION In view of the above problems, the present invention has an object to ensure the traceability of an IC tester system while reducing or not significantly increasing the time for automatic calibration.

本発明によるICテスタ校正方法は、上述の課題を解決するために、複数のピンを有するICテスタの個々のピンが、規格下限値から規格上限値までの範囲を有する規格幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する精度診断工程と、ICテスタの稼動中に所定の条件が成立した場合に実行する高精度診断工程であって、ICテスタの個々のピンが、下限判定値から上限判定値までの、規格幅より狭い範囲を有する判定幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する高精度診断工程と、高精度診断工程にて規格精度を有しないと診断したピンについてのみ校正を行う校正工程とを含むことを特徴とする。   In order to solve the above-described problem, an IC tester calibration method according to the present invention provides an output value belonging to a standard width in which each pin of an IC tester having a plurality of pins has a range from a standard lower limit value to a standard upper limit value. An accuracy diagnosis process for diagnosing whether the IC tester has the standard accuracy depending on whether it is output or not, and a high-accuracy diagnosis process executed when a predetermined condition is satisfied during operation of the IC tester The IC tester has the standard accuracy depending on whether or not each pin of the IC tester outputs an output value belonging to a judgment range having a range narrower than the standard range from the lower limit judgment value to the upper limit judgment value. A high-accuracy diagnosis step for diagnosing whether or not each pin and a calibration step for calibrating only the pin diagnosed as having no standard accuracy in the high-accuracy diagnosis step.

上述の校正工程では、高精度診断工程で得られた最新および過去の1回以上の出力値に基づき、次回の高精度診断工程での出力値が判定幅に属さなくなることが予想されるピンについても校正を行ってよい。   In the above-mentioned calibration process, based on the latest and past one or more output values obtained in the high-accuracy diagnosis process, the output value in the next high-accuracy diagnosis process is expected to not belong to the judgment range May also be calibrated.

上述の所定の条件は、次のいずれかとしてよい。すなわち、ICテスタ起動から一定時間が経過したこと、前回の校正工程から一定時間が経過したこと、あるいは、前回の校正工程から所定の温度変化があったこと、のいずれかとしてよい。   The predetermined condition described above may be any of the following. That is, either a certain time has elapsed since the start of the IC tester, a certain time has elapsed since the previous calibration process, or a predetermined temperature change has occurred since the previous calibration process.

本発明によれば、テスタモジュールの有するピンのうち、校正対象となるピンを限定することにより、校正の時間を短縮し、あるいは大幅に増大させることなく、ICテスタシステムのトレーサビリティを確保できる。   According to the present invention, by limiting the pins to be calibrated among the pins of the tester module, the traceability of the IC tester system can be ensured without reducing or greatly increasing the calibration time.

次に添付図面を参照して本発明によるICテスタの実施例を詳細に説明する。図中、本発明に直接関係のない要素は図示を省略する。また、同様の要素は同一の参照符号によって表示する。   Embodiments of an IC tester according to the present invention will now be described in detail with reference to the accompanying drawings. In the figure, elements not directly related to the present invention are not shown. Similar elements are denoted by the same reference numerals.

図1は本発明によるICテスタ校正方法を適用するテスタシステムの一例を示すブロック図である。テスタシステム10は、複数のICテスタモジュール12A、12B、12Cと、これらを制御するテスタコントローラ14とを含み、これらはすべてバス16を介して接続されている。各ICテスタモジュール12A、12B、12Cは複数のピンを有し、その数は、例えば768ピンとしてよい。なおICテスタモジュールは図示の簡略化のため図1には3つしか示していないものの、これ以上の数、存在してもよいことは言うまでもない。   FIG. 1 is a block diagram showing an example of a tester system to which an IC tester calibration method according to the present invention is applied. The tester system 10 includes a plurality of IC tester modules 12A, 12B, and 12C and a tester controller 14 that controls them, all of which are connected via a bus 16. Each IC tester module 12A, 12B, 12C has a plurality of pins, and the number thereof may be 768 pins, for example. Although only three IC tester modules are shown in FIG. 1 for simplification of illustration, it goes without saying that there may be more than this.

ICテスタモジュール12A、12B、12Cは、それぞれ、計時機能を有する制御部20A、20B、20Cと、メモリ22A、22B、22Cと、温度センサ24A、24B、24Cとを含み、これらによって、ICテスタモジュールの精度診断、高精度診断および自動校正の各工程を行う。なお、これらの工程はテスタコントローラ14によって行ってもよい。これらの工程の詳細については、後続の図2とともに説明する。   Each of the IC tester modules 12A, 12B, and 12C includes control units 20A, 20B, and 20C having timekeeping functions, memories 22A, 22B, and 22C, and temperature sensors 24A, 24B, and 24C. Each process of accuracy diagnosis, high-accuracy diagnosis and automatic calibration is performed. These steps may be performed by the tester controller 14. Details of these steps will be described later with reference to FIG.

図2は図1に示す制御部20A、20B、20Cで行われる、本発明によるICテスタ校正方法の実施形態を示すフローチャートである。各ICテスタモジュール12A、12B、12Cの校正方法は同様であるため、以下、ICテスタモジュール12Aについて、制御部20A、メモリ22A、温度センサ24Aの行うICテスタ校正方法について説明する。   FIG. 2 is a flowchart showing an embodiment of the IC tester calibration method according to the present invention performed by the control units 20A, 20B, and 20C shown in FIG. Since the calibration methods of the IC tester modules 12A, 12B, and 12C are the same, the IC tester calibration method performed by the control unit 20A, the memory 22A, and the temperature sensor 24A for the IC tester module 12A will be described below.

テスタシステム10が起動されると、制御部20Aは、まず、ICテスタモジュール12Aの初期校正(ステップS30)を行い、トレーサビリティ確保のため、校正の内容を含む校正データをメモリ22Aに格納する。   When the tester system 10 is activated, the control unit 20A first performs an initial calibration (step S30) of the IC tester module 12A, and stores calibration data including calibration contents in the memory 22A to ensure traceability.

図3(a)は、次に制御部20Aが行う精度診断(図2のステップS32)で使用する規格幅WSを示す図である。精度診断ステップS32では、制御部20Aは、ICテスタモジュール12Aの有する個々のピンが、図3(a)に示す規格下限値SLから規格上限値SUまでの範囲を有する規格幅WSに属する出力値を出力するか否かによって、ICテスタモジュール12Aがその規格精度を有するか否かをピン毎に診断する。規格幅WSは、その中央に、最も理想的な規格値Sを含む。この診断の結果である出力値(診断データ)も、制御部20Aは、トレーサビリティ確保のため、メモリ22Aに格納する。   FIG. 3A is a diagram showing the standard width WS used in the accuracy diagnosis (step S32 in FIG. 2) performed next by the control unit 20A. In the accuracy diagnosis step S32, the control unit 20A determines that each pin of the IC tester module 12A has an output value belonging to the standard width WS having a range from the standard lower limit value SL to the standard upper limit value SU shown in FIG. Whether or not the IC tester module 12A has the standard accuracy is diagnosed on a pin-by-pin basis. The standard width WS includes the most ideal standard value S at the center thereof. The output value (diagnosis data) as a result of this diagnosis is also stored in the memory 22A by the control unit 20A to ensure traceability.

上述の精度診断ステップS32の後、ICテスタモジュール12Aは稼動を開始する(ステップS34)。ここで、ユーザの手動操作による初期校正を行うか否かの判断(ステップS36)をするが、これは何らかの事情が生じた場合に、ユーザが自己の判断にて行ってよいものである。   After the above-described accuracy diagnosis step S32, the IC tester module 12A starts operation (step S34). Here, it is determined whether or not the initial calibration is performed by the user's manual operation (step S36), but this may be performed by the user's own judgment when some circumstances arise.

ICテスタモジュール12Aの稼動(ステップ34)は、所定の条件が成立するまで続けられる(ステップS38)。ここで所定の条件とは、次のいずれかとしてよい。すなわち、テスタシステム10の起動から一定時間(例えば30分)が経過したこと、前回の自動校正(後述するステップS42)から一定時間(推奨24時間)が経過したこと、あるいは温度セン24Aが前回の自動校正から所定の温度変化(推奨±3℃)があったことを検知したこと、のいずれかとしてよい。   The operation of the IC tester module 12A (step 34) is continued until a predetermined condition is satisfied (step S38). Here, the predetermined condition may be any of the following. That is, a certain time (for example, 30 minutes) has elapsed since the start of the tester system 10, a certain time (recommended 24 hours) has elapsed since the previous automatic calibration (step S42 described later), or the temperature sensor 24A has It is possible to detect that a predetermined temperature change (recommended ± 3 ° C.) has been detected from automatic calibration.

(ICテスタ校正方法の第1の実施形態)
ステップS38にて所定の条件が成立した場合、制御部20Aは、高精度診断ステップS40を行う。図3(b)は、図2の高精度診断ステップS40での診断方法の一例を示す図である。本ステップS40では、ICテスタモジュール12Aの個々のピンが、下限判定値DLから上限判定値DUまでの、規格幅WSより狭い範囲を有する判定幅WDに属する出力値を出力するか否かによって、ICテスタモジュール12Aがその規格精度を有するか否かをピン毎に診断する。判定幅WDも、規格幅WSと同様に、その中央に、最も理想的な規格値Sを含む。
(First embodiment of IC tester calibration method)
When the predetermined condition is satisfied in step S38, the control unit 20A performs the high accuracy diagnosis step S40. FIG. 3B is a diagram illustrating an example of a diagnostic method in the high accuracy diagnostic step S40 of FIG. In this step S40, depending on whether or not each pin of the IC tester module 12A outputs an output value belonging to the determination width WD having a range narrower than the standard width WS from the lower limit determination value DL to the upper limit determination value DU, Whether or not the IC tester module 12A has the standard accuracy is diagnosed for each pin. Similarly to the standard width WS, the determination width WD includes the most ideal standard value S at the center.

制御部20Aは、上述の高精度診断ステップS40で規格精度を有しない(診断フェイル)と診断したピンについてのみ、自動的に校正を行う(ステップS42)。この自動校正は、校正すべき項目(出力電流値や出力電圧値など)が複数ある場合には、診断フェイルとなった項目についてのみ、行えばよい。   The controller 20A automatically calibrates only the pins diagnosed as having no standard accuracy (diagnostic fail) in the high-accuracy diagnostic step S40 described above (step S42). When there are a plurality of items (output current value, output voltage value, etc.) to be calibrated, this automatic calibration may be performed only for the items that have been diagnosed as fail.

このように、本発明によれば、高精度診断ステップS40にて、校正すべきピン/項目が選別され、全ピン/全項目について自動的に校正する必要がなくなる。これは、高精度診断ステップS40で用いられる、図3(b)の判定幅WDが、通常の精度診断で用いられる図3(a)の規格幅WSより狭い、より厳しい判定基準であるため、かかる判定幅WDを用いた高精度診断をパスしたピン/項目については、敢えて自動校正を行わなくとも、規格精度を有していると判定してよいからである。   Thus, according to the present invention, the pin / item to be calibrated is selected in the high-accuracy diagnostic step S40, and it is not necessary to automatically calibrate all the pins / all the items. This is a stricter determination criterion in which the determination width WD of FIG. 3B used in the high accuracy diagnosis step S40 is narrower than the standard width WS of FIG. 3A used in normal accuracy diagnosis. This is because a pin / item that has passed the high-accuracy diagnosis using the determination width WD may be determined to have standard accuracy without performing automatic calibration.

図5は、本実施形態との比較例である校正方法を示すフローチャートである。以下、図5について、図2との相違点のみ説明する。図5には、図2における高精度診断ステップS40がなく、一定条件が成立すると、全ピン/全項目について、自動校正を行っている(ステップS44)。したがって、本発明の上述の実施形態は、比較例である図5に示す校正方法に比較して、自動校正が行われるピン数/項目数が削減され、自動校正に費やされる時間が短縮される利点が得られる。   FIG. 5 is a flowchart showing a calibration method which is a comparative example with the present embodiment. Hereinafter, only differences from FIG. 2 will be described with reference to FIG. FIG. 5 does not include the high-accuracy diagnosis step S40 in FIG. 2, and if a certain condition is satisfied, automatic calibration is performed for all pins / all items (step S44). Therefore, in the above-described embodiment of the present invention, the number of pins / number of items for which automatic calibration is performed is reduced and the time spent for automatic calibration is reduced as compared with the calibration method shown in FIG. 5 as a comparative example. Benefits are gained.

一方、本発明の実施形態である図2では、比較例である図5にない高精度診断ステップS40を行っている。しかし、自動校正にかかる時間と、精度診断にかかる時間とを比較すると、自動校正:精度診断=30:1であり、精度診断に要する時間の方が圧倒的に短い。これは、校正では、ノイズ影響を低減させるために、測定回数を増やし平均化を行っているため、診断時間に比べ、非常に時間が掛かる仕組みとなっているからである。したがって、図2にて行われる高精度診断ステップS40に費やされる時間と、限られたピン/項目について行われる自動校正ステップS42に費やされる時間とを加算しても、図5で行われる全ピン/全項目についての自動校正ステップS44に費やされる時間より格段に短くて済む。   On the other hand, in FIG. 2 which is an embodiment of the present invention, a high-accuracy diagnostic step S40 not shown in FIG. 5 which is a comparative example is performed. However, when comparing the time required for automatic calibration and the time required for accuracy diagnosis, automatic calibration: accuracy diagnosis = 30: 1, and the time required for accuracy diagnosis is overwhelmingly shorter. This is because in calibration, the number of measurements is increased and averaged in order to reduce the influence of noise, so that it takes a much longer time than the diagnosis time. Therefore, even if the time spent in the high accuracy diagnostic step S40 performed in FIG. 2 and the time spent in the automatic calibration step S42 performed for the limited pins / items are added, all the pins performed in FIG. / It is much shorter than the time spent in the automatic calibration step S44 for all items.

(ICテスタ校正方法の第2の実施形態)
図2のステップS38にて所定の条件が成立した場合に制御部20Aが行う高精度診断ステップS40は、次のような方法で行ってもよい。図4は、図2の高精度診断ステップS40での診断方法の他の例を示す図である。この診断にて使用する判定幅WDは、図3(b)に示したものと同様でよい。制御部20Aは、自動校正ステップS42において、まず、図3(b)にて説明したのと同様に、出力値が判定幅WDから逸脱し、診断フェイルとなった項目/ピンを自動校正する。
(Second Embodiment of IC Tester Calibration Method)
The high accuracy diagnostic step S40 performed by the control unit 20A when a predetermined condition is satisfied in step S38 of FIG. 2 may be performed by the following method. FIG. 4 is a diagram showing another example of the diagnostic method in the high-accuracy diagnostic step S40 of FIG. The determination width WD used in this diagnosis may be the same as that shown in FIG. In the automatic calibration step S42, the control unit 20A first automatically calibrates items / pins whose output value has deviated from the determination width WD and became a diagnostic failure, as described with reference to FIG.

制御部20Aは自動校正ステップS42において、さらに、高精度診断ステップS40で得られた図4(a)(b)に示す最新および過去の1回以上の出力値に基づき、次回の高精度診断ステップS40での出力値を予測し、それが図4(c)に示すように、判定幅WDに属さなくなることが予想されると、かかる出力値が予想されるピン/項目についても、自動的に校正を行う。本実施形態では、図4に示すように、図4(a)の過去の出力値、図4(b)の最新の出力値をメモリ22Aに保存しておき、時間経過によるドリフト成分(図4における値V2と値V1との差)を予測して、次回の高精度診断ステップS40にて、図4(c)に示すような判定幅WDを逸脱する出力値V3が出力されることを予測し、かかる診断フェイルが予想されるピンに対して、診断フェイルが発生する前に、自動校正を行い、トレーサビリティを確保する。   In the automatic calibration step S42, the control unit 20A further performs the next high-accuracy diagnostic step based on the latest and past one or more output values shown in FIGS. 4A and 4B obtained in the high-accuracy diagnostic step S40. When the output value in S40 is predicted and it is predicted that it will not belong to the determination width WD as shown in FIG. 4C, the pin / item for which the output value is expected is automatically Perform calibration. In this embodiment, as shown in FIG. 4, the past output value of FIG. 4 (a) and the latest output value of FIG. 4 (b) are stored in the memory 22A, and drift components (FIG. The difference between the value V2 and the value V1) is predicted, and it is predicted that the output value V3 deviating from the determination width WD as shown in FIG. Then, the pins for which such a diagnostic failure is expected are automatically calibrated before the diagnostic failure occurs to ensure traceability.

ここで、予測の方法としては、過去に得られたドリフト成分が次回も線形に生じるという予測に基づいて次回の出力値を予測してもよいし、過去のドリフト成分が、図4に示すように、非線形の、例えば指数関数的に生じるという予測に基づいて、次回の出力値を予測してもよい。   Here, as a prediction method, the next output value may be predicted based on the prediction that the drift component obtained in the past will be generated linearly next time, and the past drift component is as shown in FIG. In addition, the next output value may be predicted based on a non-linear prediction that occurs, for example, exponentially.

本実施形態によれば、判定幅WDからの逸脱が予想されるピン/項目について、早期に自動校正を行うことができる利点が得られる。一方、本実施形態によれば、単に判定幅WDを逸脱する出力値が得られたピン/項目について自動校正を行う場合と比較して、自動校正が行われるピンの数は増えることとなるが、依然として、比較例である図5に比較しても、自動校正が行われるピン/項目は削減され、自動校正に費やされる時間は格段に短くて済む。   According to the present embodiment, there is an advantage that automatic calibration can be performed early on pins / items that are expected to deviate from the determination width WD. On the other hand, according to the present embodiment, the number of pins for which automatic calibration is performed is increased as compared with the case where automatic calibration is performed for pins / items for which output values that simply deviate from the determination width WD are obtained. Even when compared with the comparative example of FIG. 5, the number of pins / items for which automatic calibration is performed is reduced, and the time spent for automatic calibration can be significantly reduced.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はこれらの実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to these embodiment. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

本発明は、ICテスタのトレーサビリティを確保するICテスタ校正方法に適用可能である。   The present invention is applicable to an IC tester calibration method that ensures traceability of an IC tester.

本発明によるICテスタ校正方法を適用するテスタシステムの一例を示すブロック図である。It is a block diagram which shows an example of the tester system to which the IC tester calibration method by this invention is applied. 図1に示す制御部で行われる、本発明によるICテスタ校正方法の実施形態を示すフローチャートである。It is a flowchart which shows embodiment of the IC tester calibration method by this invention performed by the control part shown in FIG. (a)は、図2の精度診断で使用する規格幅を示す図であり、(b)は、図2の高精度診断ステップでの診断方法の一例を示す図である。(A) is a figure which shows the standard width | variety used by the precision diagnosis of FIG. 2, (b) is a figure which shows an example of the diagnostic method in the high precision diagnostic step of FIG. 図2の高精度診断ステップでの診断方法の他の例を示す図である。It is a figure which shows the other example of the diagnostic method in the high precision diagnostic step of FIG. 本発明の実施形態との比較例である校正方法を示すフローチャートである。It is a flowchart which shows the calibration method which is a comparative example with embodiment of this invention. 従来の自動校正を行った場合の、1日のシステムの実動時間における、稼働時間と自動校正時間との比を示す図である。It is a figure which shows the ratio of the working time and automatic calibration time in the actual operation time of the system of one day at the time of performing the conventional automatic calibration.

符号の説明Explanation of symbols

10 テスタシステム
12A、12B、12C ICテスタモジュール
14 テスタコントローラ
16 バス
20A、20B、20C 制御部
22A、22B、22C メモリ
10 Tester System 12A, 12B, 12C IC Tester Module 14 Tester Controller 16 Bus 20A, 20B, 20C Control Unit 22A, 22B, 22C Memory

Claims (5)

複数のピンを有するICテスタの個々のピンが、規格下限値から規格上限値までの範囲を有する規格幅に属する出力値を出力するか否かによって、ICテスタがその規格精度を有するか否かをピン毎に診断する精度診断工程と、
前記ICテスタの稼動中に所定の条件が成立した場合に実行する高精度診断工程であって、前記ICテスタの個々のピンが、下限判定値から上限判定値までの、前記規格幅より狭い範囲を有する判定幅に属する出力値を出力するか否かによって、前記ICテスタがその規格精度を有するか否かをピン毎に診断する高精度診断工程と、
該高精度診断工程にて規格精度を有しないと診断したピンについてのみ校正を行う校正工程とを含むことを特徴とする、ICテスタ校正方法。
Whether or not the IC tester has the standard accuracy depending on whether or not each pin of the IC tester having a plurality of pins outputs an output value belonging to the standard width having a range from the standard lower limit value to the standard upper limit value. Accuracy diagnosis process for diagnosing pin by pin,
A high-accuracy diagnostic process executed when a predetermined condition is satisfied during operation of the IC tester, wherein each pin of the IC tester is a range narrower than the standard width from a lower limit judgment value to an upper limit judgment value A high-accuracy diagnostic step for diagnosing whether the IC tester has the standard accuracy for each pin depending on whether to output an output value belonging to a determination range having
An IC tester calibration method comprising: a calibration step of performing calibration only for pins diagnosed as having no standard accuracy in the high accuracy diagnostic step.
前記校正工程では、前記高精度診断工程で得られた最新および過去の1回以上の出力値に基づき、次回の高精度診断工程での出力値が前記判定幅に属さなくなることが予想されるピンについても校正を行うことを特徴とする、請求項1に記載のICテスタ校正方法。   In the calibration process, based on the latest and past one or more output values obtained in the high-accuracy diagnosis process, it is expected that the output value in the next high-accuracy diagnosis process will not belong to the determination range. The IC tester calibration method according to claim 1, wherein calibration is also performed. 前記所定の条件は、前記ICテスタ起動から一定時間が経過したことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。   The IC tester calibration method according to claim 1, wherein the predetermined condition is that a predetermined time has elapsed since the IC tester was started. 前記所定の条件は、前回の校正工程から一定時間が経過したことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。   The IC tester calibration method according to claim 1, wherein the predetermined condition is that a predetermined time has elapsed since a previous calibration process. 前記所定の条件は、前回の校正工程から所定の温度変化があったことであることを特徴とする、請求項1または2に記載のICテスタ校正方法。   3. The IC tester calibration method according to claim 1, wherein the predetermined condition is that a predetermined temperature change has occurred since the previous calibration step.
JP2006298791A 2006-11-02 2006-11-02 IC tester calibration method Active JP4826951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006298791A JP4826951B2 (en) 2006-11-02 2006-11-02 IC tester calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298791A JP4826951B2 (en) 2006-11-02 2006-11-02 IC tester calibration method

Publications (2)

Publication Number Publication Date
JP2008116281A true JP2008116281A (en) 2008-05-22
JP4826951B2 JP4826951B2 (en) 2011-11-30

Family

ID=39502334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298791A Active JP4826951B2 (en) 2006-11-02 2006-11-02 IC tester calibration method

Country Status (1)

Country Link
JP (1) JP4826951B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010185863A (en) * 2009-02-11 2010-08-26 King Yuan Electronics Co Ltd Semiconductor test system of pogo tower electric channel self-inspection type
CN115856750A (en) * 2023-02-23 2023-03-28 南京宏泰半导体科技股份有限公司 Device and method for quickly calibrating SOC (System on chip) test system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170603A (en) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Calibration method of ic tester
JP2002090419A (en) * 2000-09-20 2002-03-27 Advantest Corp Semiconductor testing device
JP2006017695A (en) * 2004-05-31 2006-01-19 Yokogawa Electric Corp Calibration method, and zirconia type oxygen concentration analyzer using the same
JP2006253556A (en) * 2005-03-14 2006-09-21 Jeol Ltd Method for calibrating charged particle beam drawing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170603A (en) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Calibration method of ic tester
JP2002090419A (en) * 2000-09-20 2002-03-27 Advantest Corp Semiconductor testing device
JP2006017695A (en) * 2004-05-31 2006-01-19 Yokogawa Electric Corp Calibration method, and zirconia type oxygen concentration analyzer using the same
JP2006253556A (en) * 2005-03-14 2006-09-21 Jeol Ltd Method for calibrating charged particle beam drawing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010185863A (en) * 2009-02-11 2010-08-26 King Yuan Electronics Co Ltd Semiconductor test system of pogo tower electric channel self-inspection type
CN115856750A (en) * 2023-02-23 2023-03-28 南京宏泰半导体科技股份有限公司 Device and method for quickly calibrating SOC (System on chip) test system
CN115856750B (en) * 2023-02-23 2024-01-30 南京宏泰半导体科技股份有限公司 Quick calibration device and method for SOC test system

Also Published As

Publication number Publication date
JP4826951B2 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
US20130002274A1 (en) Aging degradation diagnosis circuit and aging degradation diagnosis method for semiconductor integrated circuit
JP2010101741A (en) Temperature measuring circuit, encoder system and temperature measuring method
US20160349316A1 (en) Method for characterizing the operation of a digital electronic circuit and digital electronic circuit
US6324482B1 (en) Sensor provided with adjusting function
JP5292925B2 (en) Semiconductor integrated circuit, control method therefor, and information processing apparatus
JP4826951B2 (en) IC tester calibration method
JP2010092306A (en) Data processing apparatus
EP3726233B1 (en) Chip health monitor
US20050110513A1 (en) Semiconductor test module and method of testing semiconductor device
JP2008136004A (en) Frequency correction system of oscillator, method thereof, frequency correction data generation system and method thereof
JPWO2008152695A1 (en) Electronic device, test method for electronic device
US20150081041A1 (en) Output apparatus and diagnosis method therefor
JP2008275448A (en) Semiconductor test equipment
US7260490B2 (en) Method for measuring a delay time of a digital circuit and corresponding device and digital circuit
JP5794940B2 (en) Integrated circuit device
JP5120614B2 (en) Semiconductor test equipment
CN114746821A (en) Diagnostic device, diagnostic method, and program
US20130222074A1 (en) Oscillation frequency regulating circuit, semiconductor device, electronic device and oscillation frequency regulation method
EP4293366A1 (en) Signal processing circuit, controller, environment forming device, and signal processing method
JP5497610B2 (en) Electronic device and clock frequency correction method for internal clock
JPH1078464A (en) Method and apparatus for predicting fault of electronic equipment
JP2011191261A (en) Semiconductor integrated circuit and control method of the same
JPH07270490A (en) Semiconductor test device
CN117930941A (en) Clock frequency automatic calibration circuit
JP2008164409A (en) Semiconductor testing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170922

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250