JP2008107794A - Electrooptic device and inspection method - Google Patents

Electrooptic device and inspection method Download PDF

Info

Publication number
JP2008107794A
JP2008107794A JP2007216765A JP2007216765A JP2008107794A JP 2008107794 A JP2008107794 A JP 2008107794A JP 2007216765 A JP2007216765 A JP 2007216765A JP 2007216765 A JP2007216765 A JP 2007216765A JP 2008107794 A JP2008107794 A JP 2008107794A
Authority
JP
Japan
Prior art keywords
electrode
pattern
comb
resolution
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007216765A
Other languages
Japanese (ja)
Inventor
Yuriko Kojima
由里子 兒島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007216765A priority Critical patent/JP2008107794A/en
Publication of JP2008107794A publication Critical patent/JP2008107794A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrooptic device and an inspection method for detecting secular change in resolution and the like of devices used for manufacture of the electrooptic device such as an exposure device used by a photolithographic method. <P>SOLUTION: The electrooptic device is provided with a plurality of pairs of electrodes (51a to 51f) in each of which first and second electrodes are disposed in parallel and in which intervals between the first and the second electrodes are different for each pair of the electrodes, a common terminal 53, a plurality of discrete terminals 55a to 55f, first wiring 52a to 52f for connecting one electrodes of the plurality of pairs of electrodes to the common terminal and second wiring 54a to 54f for connecting the other electrodes of the plurality of pairs of electrodes to the plurality of discrete terminals. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、フォトリソグラフィー法で使用される露光装置等、電気光学装置の製造に使
用される装置の解像度等の計時変化をモニタリングするための検査用パターンを備えた電
気光学装置及び検査方法に関する。
The present invention relates to an electro-optical device and an inspection method provided with an inspection pattern for monitoring a change in time such as resolution of an apparatus used for manufacturing an electro-optical device such as an exposure device used in a photolithography method.

液晶表示装置等の電気光学装置の基板は、一般にフォトリソグラフィー法により製造さ
れている。このフォトリソグラフィー法は、基板上に形成された半導体膜、金属膜ないし
絶縁膜の表面にフォトレジストを塗布し、所定のパターンが形成されたフォトマスクと露
光装置を用いてフォトレジストを露光し、その後に現像することによって所定のパターン
のフォトレジストを形成し、更にフォトレジストで被覆されていない部分の半導体膜、金
属膜ないし絶縁膜をエッチングすることにより所定のパターンの半導体膜、金属膜ないし
絶縁膜を形成する方法である。
A substrate of an electro-optical device such as a liquid crystal display device is generally manufactured by a photolithography method. In this photolithography method, a photoresist is applied to the surface of a semiconductor film, a metal film or an insulating film formed on a substrate, and the photoresist is exposed using a photomask and an exposure apparatus in which a predetermined pattern is formed. Thereafter, development is performed to form a photoresist with a predetermined pattern, and further, a portion of the semiconductor film, metal film or insulating film not covered with the photoresist is etched to thereby etch a semiconductor film, metal film or insulating film with a predetermined pattern. This is a method of forming a film.

このフォトリソグラフィー法は電気光学装置用基板の様々な製造工程で使用されている
が、このフォトリソグラフィー法で使用される露光装置の解像度の劣化は、製造された電
気光学装置用基板のばらつき、故障等につながるため、製造工程管理が必要である。しか
しながら、現在までの露光装置の解像度の劣化の管理は、製造された製品の検査を行うこ
とによって統計的に露光装置の解像度の劣化の傾向をつかむか、あるいは露光装置のメン
テナンスの際に性能を確認することにより行われているのみであり、製造工程時に露光装
置の解像度の劣化の傾向や異常が発生する前兆を自動的に検知することは実質的に行われ
ていなかった。
This photolithography method is used in various manufacturing processes of the electro-optical device substrate. However, the deterioration of the resolution of the exposure apparatus used in this photolithography method is caused by the variation or failure of the manufactured electro-optical device substrate. Manufacturing process management is necessary. However, the management of the deterioration of the resolution of the exposure apparatus up to the present is statistically grasping the tendency of the deterioration of the resolution of the exposure apparatus by inspecting the manufactured product, or performing the performance in the maintenance of the exposure apparatus. It is only performed by checking, and it has not been practically performed to automatically detect a sign of deterioration in resolution of the exposure apparatus or a sign of occurrence of an abnormality during the manufacturing process.

例えば、下記特許文献1には、半導体集積回路装置の製造方法及びフォトマスクの製造
方法の発明に関し、フォトマスクのパターン形成領域内に、そのパターン形成領域内のパ
ターンの配置位置を測定するための位置測定用パターンを複数分散させて配置し、このフ
ォトマスクを用いて半導体ウエハの主面上に所定のパターンを転写した後にこのパターン
の配置位置を測定することによって集積回路パターンの重ね合わせ精度を向上させるよう
になしたものが開示されているが、露光装置の解像度の変動等を検知することを示唆する
記載はない。
For example, the following Patent Document 1 relates to an invention of a method for manufacturing a semiconductor integrated circuit device and a method for manufacturing a photomask, for measuring an arrangement position of a pattern in the pattern formation region in the pattern formation region of the photomask. A plurality of position measurement patterns are arranged in a dispersed manner, and a predetermined pattern is transferred onto the main surface of the semiconductor wafer by using this photomask, and then the arrangement position of the pattern is measured to increase the overlay accuracy of the integrated circuit pattern. Although what has been improved is disclosed, there is no description that suggests detecting a change in the resolution of the exposure apparatus.

また、下記特許文献2には、薄膜トランジスタの評価方法ないし作製方法の発明に関し
、SEM(走査型電子顕微鏡)等による観察を行うことなくTFTと同時に作製されたT
EG(評価用単体素子群)の電気的特性を測定することによって半導体素子製造用のマス
クのアライメントズレを評価するものが開示されているが、露光装置の解像度の変動等を
検知することを示唆する記載はない。
特開2001−201844号公報(特許請求の範囲、段落[0045]〜[0048]、図4、図5) 特開2004−214638号公報(特許請求の範囲、段落[0013]〜[0021]、図1)
Patent Document 2 below relates to an invention of a thin film transistor evaluation method or a manufacturing method, and a T manufactured simultaneously with a TFT without observing with a SEM (scanning electron microscope) or the like.
An apparatus for evaluating alignment deviation of a mask for manufacturing a semiconductor element by measuring electrical characteristics of an EG (single element group for evaluation) has been disclosed, but suggests that a change in resolution of an exposure apparatus is detected. There is no description to do.
JP 2001-201844 A (claims, paragraphs [0045] to [0048], FIGS. 4 and 5) JP 2004-214638 A (Claims, paragraphs [0013] to [0021], FIG. 1)

上述のように、従来は液晶表示装置の製造工程時に露光装置の解像度の劣化の傾向や異
常が発生する前兆を自動的に捉えることが行われていなかったため、露光装置の異常に気
付いたときには多量の規格外の液晶表示装置の製造が行われてしまい、液晶表示装置の製
造工程に大きな混乱を引き起こすというような問題点が生じていた。このような点は、露
光装置を使用してパターンを形成する場合のみならず、インクジェット方法若しくはプリ
ント方法によってパターンを形成する場合においても同様である。
As described above, in the past, the trend of exposure apparatus resolution degradation and signs of abnormality occurring were not automatically captured during the manufacturing process of the liquid crystal display device. However, there has been a problem that a liquid crystal display device that is not in conformity with the standard is manufactured, resulting in great confusion in the manufacturing process of the liquid crystal display device. This is the same not only when a pattern is formed using an exposure apparatus but also when a pattern is formed by an inkjet method or a printing method.

本発明はこのような従来技術の問題点を解決すべくなされたものであって、その第1の
目的は、露光装置等、電気光学装置の製造に使用される装置の解像度等の計時変化を監視
して異常が発生する前兆を捉えることができる露光装置等の解像度を検査する検査用パタ
ーンを備えた電気光学装置を提供することにある。
The present invention has been made to solve such problems of the prior art, and a first object of the present invention is to measure changes in the time and the like of the resolution of an apparatus used for manufacturing an electro-optical apparatus such as an exposure apparatus. An object of the present invention is to provide an electro-optical device having an inspection pattern for inspecting the resolution of an exposure apparatus or the like that can monitor and detect a sign that an abnormality has occurred.

また、本発明の第2の目的は、前記検査用パターンを備えた基板を用いて自動的に露光
装置等、電気光学装置の製造に使用される装置の解像度等の計時変化を検知することがで
きる検査方法を提供することにある。
A second object of the present invention is to automatically detect a change in time such as the resolution of an apparatus used for manufacturing an electro-optical device, such as an exposure device, using a substrate having the inspection pattern. It is to provide an inspection method that can be used.

上記第1の目的を達成するため、本発明の電気光学装置は、第1電極と第2電極が平行
配置された電極対であって、前記第1電極と前記第2電極の間隔が前記電極対毎に異なっ
ている複数組の電極対パターンと、
共通端子パターンと、
複数個の個別端子パターンと、
前記複数組の電極対のうちの一方側の電極と前記共通端子との間を接続するための第1
配線パターンと、
前記複数組の電極対のうちのそれぞれの他方側の電極と前記複数個の個別端子との間を
接続するための第2配線パターンとを備えたことを特徴とする。
In order to achieve the first object, an electro-optical device according to the present invention is an electrode pair in which a first electrode and a second electrode are arranged in parallel, and an interval between the first electrode and the second electrode is the electrode. A plurality of pairs of electrode pairs different for each pair; and
A common terminal pattern;
A plurality of individual terminal patterns;
A first for connecting between one electrode of the plurality of electrode pairs and the common terminal
A wiring pattern;
A second wiring pattern for connecting between the other electrode of each of the plurality of electrode pairs and the plurality of individual terminals is provided.

また、本発明は、上記電気光学装置において、前記電極対は、前記第1電極と前記第2
電極の夫々の形状がくし歯形状であり、くし歯部分が互いに離間して対向配置されたくし
歯状電極対であることを特徴とする。
In the electro-optical device according to the aspect of the invention, the electrode pair may include the first electrode and the second electrode.
Each of the electrodes has a comb-tooth shape, and is a comb-like electrode pair in which the comb-tooth portions are spaced apart from each other.

また、本発明は、上記電気光学装置において、前記それぞれの電極対は、導電性パター
ン上に設けられた絶縁膜を介して前記導電性パターンと交差するように形成されているこ
とを特徴とする。
In the electro-optical device according to the aspect of the invention, each of the electrode pairs may be formed to intersect the conductive pattern via an insulating film provided on the conductive pattern. .

また、本発明は、上記電気光学装置において、前記それぞれの電極対は、導電性パター
ン上に設けられた絶縁膜及び半導体層を介して前記導電性パターン及び半導体層と交差す
るように形成されていることを特徴とする。
In the electro-optical device according to the aspect of the invention, each of the electrode pairs may be formed so as to intersect the conductive pattern and the semiconductor layer through an insulating film and a semiconductor layer provided on the conductive pattern. It is characterized by being.

また、本発明は、上記電気光学装置において、前記電極対は、前記第1、第2電極が互
いに蛇行するように配設されていることを特徴とする。
According to the present invention, in the electro-optical device, the electrode pair is disposed such that the first and second electrodes meander.

また、本発明は、上記電気光学装置において、前記導電性パターンと同時に形成される
第1パターンと、前記第1パターン上に積層される絶縁膜と、前記半導体層と同時に形成
されると共に前記第1パターンとを重なるように前記絶縁膜上に形成される第2パターン
と、前記電極対と同時に形成されると共に前記第2パターン上を複数回横断するように配
置された金属パターンと、前記金属パターンの両端に配置された端子を有することを特徴
とする。
In the electro-optical device, the first pattern formed simultaneously with the conductive pattern, the insulating film stacked on the first pattern, and the semiconductor layer may be formed simultaneously with the first pattern. A second pattern formed on the insulating film so as to overlap one pattern, a metal pattern formed simultaneously with the electrode pair and arranged to traverse the second pattern a plurality of times, and the metal It has the terminal arrange | positioned at the both ends of a pattern, It is characterized by the above-mentioned.

また、本発明は、上記電気光学装置において、導電性の第3電極と、前記第3電極上に
積層される絶縁膜と、前記第3電極と少なくとも1部分が重なるように前記絶縁膜上に形
成された導電性の第4電極と、第3電極の一端に配置された端子と、第4電極の一端に配
置された端子とを有し、前記第3電極と前記第4電極の一方の電極は前記電極対と同時に
形成されることを特徴とする。
According to the present invention, in the electro-optical device, the conductive third electrode, the insulating film stacked on the third electrode, and the third electrode are formed on the insulating film so that at least one portion overlaps the third electrode. A conductive fourth electrode formed; a terminal disposed at one end of the third electrode; and a terminal disposed at one end of the fourth electrode, wherein one of the third electrode and the fourth electrode The electrode is formed simultaneously with the electrode pair.

更に、上記第2の目的を達成するため、本発明の検査方法は、前記いずれかの本発明の
電気光学装置を用い、共通電極と複数個の個別端子との間の短絡の有無を検知することに
よりパターン解像度を検知することを特徴とする。
Furthermore, in order to achieve the second object, the inspection method of the present invention uses any one of the electro-optical devices of the present invention to detect the presence or absence of a short circuit between the common electrode and the plurality of individual terminals. Thus, the pattern resolution is detected.

本発明は、上記の構成を備えることにより以下に述べるような優れた効果を奏する。す
なわち、本発明の電気光学装置によれば、各種の配線パターン(以下、検査用パターンと
いう)を形成することにより、例えば露光装置等、電気光学装置の製造に使用される装置
の解像度等の計時変化を検知することが可能となるため、フォトリソグラフィー法によっ
て例えば液晶表示装置等を製造する際に適宜露光装置の解像度の劣化の傾向等を知ること
ができるようになる。また、例えば液晶表示装置のアレイ基板に上述の検査用パターンを
形成する場合、このアレイ基板上には液晶駆動用の種々の配線が施されているので、これ
らの配線形成時に検査用パターンを同時形成することが可能となるので、製造工程数の増
加を抑えることができる。
The present invention provides the following excellent effects by having the above configuration. That is, according to the electro-optical device of the present invention, various wiring patterns (hereinafter, referred to as inspection patterns) are formed, thereby measuring the resolution of the device used for manufacturing the electro-optical device such as an exposure device. Since it is possible to detect the change, it becomes possible to know the tendency of the deterioration of the resolution of the exposure apparatus as appropriate when, for example, a liquid crystal display device or the like is manufactured by the photolithography method. For example, when the above-described inspection pattern is formed on the array substrate of the liquid crystal display device, since various wirings for driving the liquid crystal are provided on the array substrate, the inspection pattern is simultaneously formed when these wirings are formed. Since it can be formed, an increase in the number of manufacturing steps can be suppressed.

また、本発明の電気光学装置によれば、第1電極と第2電極が平行配置された電極対で
あって、前記第1電極と前記第2電極の間隔が前記電極対毎に異なっている複数組の電極
対パターンと、共通端子パターンと、複数個の個別端子パターンと、前記複数組の電極対
のうちの一方側の電極と前記共通端子との間を接続するための第1配線パターンと、前記
複数組の電極対のうちのそれぞれの他方側の電極と前記複数個の個別端子との間を接続す
るための第2配線パターンとを備える検査用パターンが設けられているため、共通端子と
複数個の個別端子との間の短絡の有無を検知することにより、自動的に露光装置等により
作製されたパターンの解像度を評価することができるとともに、経時的に露光装置等によ
り作製されたパターンの解像度の変動をモニタリングすることができるようになる。
According to the electro-optical device of the invention, the first electrode and the second electrode are electrode pairs arranged in parallel, and the distance between the first electrode and the second electrode is different for each electrode pair. A plurality of electrode pair patterns, a common terminal pattern, a plurality of individual terminal patterns, and a first wiring pattern for connecting between one electrode of the plurality of sets of electrode pairs and the common terminal And a second wiring pattern for connecting between the other electrode of each of the plurality of electrode pairs and the plurality of individual terminals, a common pattern is provided. By detecting the presence or absence of a short circuit between a terminal and a plurality of individual terminals, it is possible to automatically evaluate the resolution of a pattern produced by an exposure apparatus, etc. Pattern resolution It becomes possible to monitor the change.

すなわち、複数組のくし歯状電極対はそれぞれくし歯状電極対のくし歯部分の間隔がく
し歯電極対毎に異なっているため、この間隔を露光装置等のメンテナンスが必要とされる
解像度近傍で複数段階に定めておくと、露光装置等の解像度の劣化が進行するに従って最
も間隔の狭いくし歯状電極対から順番に短絡が生じる。したがって、全てのくし歯状電極
対に短絡が生じていなければパターン解像度に劣化が生じていないことが分かり、また、
短絡が生じているくし歯状電極対から露光装置の解像度の劣化の度合いがわかるため、更
には短絡が生じているくし歯状電極対の変動を経時的に追跡することによって露光装置等
のメンテナンスが必要な時期が予測できる。そのため、従来例のような露光装置等の突然
の劣化に起因する規格外の製品を多量に製造してしまうというような一連の製造工程に大
きな混乱を引き起こすことがなくなる。
In other words, since the comb-tooth electrode pairs of the plurality of pairs have different comb tooth intervals for each comb-tooth electrode pair, this interval is close to the resolution at which maintenance of the exposure apparatus or the like is required. If it is determined in a plurality of stages, a short circuit occurs in order from the comb-like electrode pair having the narrowest interval as the resolution of the exposure apparatus or the like progresses. Therefore, it can be seen that there is no deterioration in the pattern resolution unless all the comb-like electrode pairs are short-circuited,
Since the degree of deterioration of the resolution of the exposure apparatus can be understood from the pair of comb-like electrodes that are short-circuited, maintenance of the exposure apparatus and the like is further performed by tracking the variation of the pair of comb-like electrodes that are short-circuited over time. Can predict when is needed. For this reason, a series of manufacturing processes such as manufacturing a large amount of non-standard products due to sudden deterioration of an exposure apparatus or the like as in the conventional example are not caused.

また、本発明の電気光学装置によれば、露光装置等を用いて各種回路が形成される基板
、例えば液晶表示装置に用いられる基板は導電性部材や半導体部材等が絶縁膜を介して多
層構造に形成されているし、しかも、平坦な面上に形成される層をパターニングするとき
と段差がある面上に形成される層をパターニングするときでは解像の精度が異なるので、
より製品の構造に近い条件での露光装置等の解像度の評価を行うことができるようになる
In addition, according to the electro-optical device of the present invention, a substrate on which various circuits are formed using an exposure device or the like, for example, a substrate used in a liquid crystal display device has a multi-layer structure in which a conductive member, a semiconductor member, etc. are interposed via an insulating film Furthermore, the resolution accuracy differs between patterning a layer formed on a flat surface and patterning a layer formed on a stepped surface.
It becomes possible to evaluate the resolution of an exposure apparatus or the like under conditions closer to the product structure.

また、本発明の電気光学装置によれば、露光装置等を用いて各種回路が形成される、例
えば液晶表示装置に用いられる基板は薄膜トランジスタ(TFT)が設けられている物が
多いが、このTFTは一般にゲート電極上に絶縁膜を介して半導体層が形成された構成を
備えているため、製品、すなわちこのようなTFTが設けられた液晶表示装置等の構造に
近い条件での露光装置等の解像度の評価を行うことができるようになる。
Further, according to the electro-optical device of the present invention, various circuits are formed using an exposure device or the like. For example, a substrate used in a liquid crystal display device is often provided with a thin film transistor (TFT). In general, it has a configuration in which a semiconductor layer is formed on a gate electrode through an insulating film, so that an exposure apparatus or the like under conditions close to the structure of a product, that is, a liquid crystal display device or the like having such a TFT is provided. The resolution can be evaluated.

また、本発明の電気光学装置によれば、第1、第2電極を蛇行するように配設すること
で、この第1、第2電極が複数の方向に延在する。これにより、基板上にこの検査用パタ
ーンを露光装置等でパターニングする際、この露光装置の露光方向に対する依存性を確認
することが可能となる。すなわち、露光方向の依存性に左右されることなく露光装置等の
解像度の評価を行うことができるようになる。
According to the electro-optical device of the present invention, the first and second electrodes extend in a plurality of directions by arranging the first and second electrodes so as to meander. This makes it possible to confirm the dependence of the exposure apparatus on the exposure direction when patterning the inspection pattern on the substrate with an exposure apparatus or the like. That is, the resolution of the exposure apparatus can be evaluated without being influenced by the dependency of the exposure direction.

また、本発明の電気光学装置によれば、金属パターンの導通状態を確認することで、そ
の基板上に形成される各種配線等が断線を起こしている可能性があるかどうかの確認がで
きる。つまり金属パターンは第1パターン及び第2パターンを横切るように配置されてお
り、意図的に段差部分を横切るように形成することによって、基板上に形成される配線等
のなかでも断線を起こしやすい状態で形成されている。従って、もし、この金属パターン
が断線していたら、その基板上の他の配線も断線している可能性が高いことになり、効率
よく検査ができる。
In addition, according to the electro-optical device of the present invention, it is possible to confirm whether or not various wirings formed on the substrate may be broken by confirming the conductive state of the metal pattern. In other words, the metal pattern is arranged so as to cross the first pattern and the second pattern, and by intentionally forming it so as to cross the stepped portion, it is likely to cause disconnection even in the wiring formed on the substrate. It is formed with. Therefore, if this metal pattern is disconnected, there is a high possibility that other wiring on the substrate is also disconnected, and inspection can be performed efficiently.

また、本発明の電気光学装置によれば、第3電極と第4電極が絶縁膜を介して少なくと
も部分的に重なるように配置されているため、絶縁破壊不良を検知することができる。露
光機の照射条件により各種配線などの形成膜とレジスト材との密着性が異なってくる。こ
の形成膜とレジスト材との密着性が高くなりすぎると、エッチング液が浸透せず、形成膜
の側面が逆テーパー形状になってしまう。2つの導電層が絶縁膜を介して積層されるとき
、下の導電層が逆テーパー形状になると、その導電層上の絶縁膜がきれいに成膜できず、
上の導電層との間で絶縁破壊不良を起こしやすくなる。本発明では、こうした絶縁破壊不
良が起きやすい構造の検査電極を形成し、この電極間の導通状態を確認することで絶縁破
壊不良が生じやすいかどうかの確認ができ、もし、第3電極と第4電極との間で短絡が起
きていた場合、そのパネル上の構成物にも同様の絶縁破壊不良が生じている可能性が高い
ことが把握できる。
In addition, according to the electro-optical device of the present invention, since the third electrode and the fourth electrode are arranged so as to overlap at least partially via the insulating film, it is possible to detect a breakdown failure. The adhesion between the formation film of various wirings and the resist material varies depending on the irradiation conditions of the exposure machine. If the adhesion between the formed film and the resist material becomes too high, the etching solution does not penetrate and the side surface of the formed film becomes an inversely tapered shape. When two conductive layers are stacked via an insulating film, if the lower conductive layer has a reverse taper shape, the insulating film on the conductive layer cannot be formed neatly,
It becomes easy to cause a dielectric breakdown defect with the upper conductive layer. In the present invention, it is possible to confirm whether or not a dielectric breakdown failure is likely to occur by forming a test electrode having a structure in which such a breakdown failure is likely to occur, and confirming a conduction state between the electrodes. When a short circuit has occurred between the four electrodes, it can be understood that there is a high possibility that the same breakdown failure has occurred in the components on the panel.

また、本発明の検査方法によれば、単に検知プローブを共通電極と複数の個別端子に当
接させるのみで簡単かつ自動的に露光装置の解像度を評価することができるようになる。
Further, according to the inspection method of the present invention, the resolution of the exposure apparatus can be easily and automatically evaluated simply by bringing the detection probe into contact with the common electrode and the plurality of individual terminals.

以下、本発明の電気光学装置及び検査方法を実施するための最良の形態を液晶表示装置
の場合を例にとって図面を参照しながら詳細に説明するが、以下に述べる各実施形態は本
発明をここに記載したものに限定することを意図するものではなく、本発明は特許請求の
範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得る
ものである。
Hereinafter, the best mode for carrying out the electro-optical device and the inspection method of the present invention will be described in detail with reference to the drawings, taking the case of a liquid crystal display device as an example. The present invention is not intended to be limited to what has been described above, and the present invention can be equally applied to various changes made without departing from the technical idea described in the claims.

なお、図1は本発明に係る液晶表示装置の概略平面図であり、図2は図1のII−II線に
沿った模式断面図であり、図3は図1の液晶表示装置のカラーフィルタ基板を透視して表
した1画素分の概略平面図であり、図4は図3のIV−IV線断面図である。更に、図5及び
図6は図1の液晶表示装置の1画素分の製造工程を順に追って説明する断面図である。な
お、図5及び図6はいずれも図3のIV−IV線において切断した断面の状態を示すものであ
る。
1 is a schematic plan view of a liquid crystal display device according to the present invention, FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a color filter of the liquid crystal display device in FIG. FIG. 4 is a schematic plan view of one pixel shown through the substrate, and FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. 5 and 6 are cross-sectional views illustrating the manufacturing process for one pixel of the liquid crystal display device of FIG. 1 in order. 5 and 6 both show a cross-sectional state taken along line IV-IV in FIG.

この液晶表示装置10はアレイ基板AR及びカラーフィルタ基板CFを備えている。ア
レイ基板ARのガラス等の透明基板からなる第1基板11は、表示領域12に走査線及び
信号線がマトリクス状に形成されており、走査線と信号線で囲まれる部分に画素電極が形
成され、走査線と信号線の交差部近傍に画素電極と接続されたスイッチング素子としての
薄膜トランジスタが形成されている。これら各配線や薄膜トランジスタ、画素電極の具体
的な構成は以下において別途詳細に説明するが、図2ではこれらを模式的に第1構造物1
3として示してある。
The liquid crystal display device 10 includes an array substrate AR and a color filter substrate CF. In the first substrate 11 made of a transparent substrate such as glass of the array substrate AR, scanning lines and signal lines are formed in a matrix in the display region 12, and pixel electrodes are formed in portions surrounded by the scanning lines and the signal lines. A thin film transistor as a switching element connected to the pixel electrode is formed in the vicinity of the intersection of the scanning line and the signal line. Specific configurations of these wirings, thin film transistors, and pixel electrodes will be described later in detail, but these are schematically shown in FIG.
It is shown as 3.

なお、第1基板11の短辺部には液晶表示装置10を駆動するためのドライバIC14
が配置されている。なお、中型ないし大型の液晶表示装置の場合、ドライバIC14は別
途フレキシブル配線基板等に搭載されて第1基板11に電気的に接続される場合もある。
また、第1基板11の隅には複数(図1では4個)のトランスファ電極15が設けられて
いる。このトランスファ電極15は走査線等を形成する工程と同一工程で形成され、走査
線と同じ素材で構成されている。このトランスファ電極15はコモン線16を介して互い
に直接接続ないしはドライバIC14内で互いに接続されて同電位となるようになってい
る。また、走査線はゲート配線17に接続され、信号線はソース配線18に接続されて、
これらのゲート配線17及びソース配線18によって走査線及び信号線はドライバIC1
4と電気的に接続されている。
A driver IC 14 for driving the liquid crystal display device 10 is provided on the short side portion of the first substrate 11.
Is arranged. In the case of a medium-sized or large-sized liquid crystal display device, the driver IC 14 may be separately mounted on a flexible wiring board or the like and electrically connected to the first substrate 11.
A plurality (four in FIG. 1) of transfer electrodes 15 are provided at the corners of the first substrate 11. The transfer electrode 15 is formed in the same process as that for forming the scanning line and the like, and is made of the same material as the scanning line. The transfer electrodes 15 are directly connected to each other via a common line 16 or connected to each other in the driver IC 14 so as to have the same potential. Further, the scanning line is connected to the gate wiring 17, the signal line is connected to the source wiring 18,
By these gate wiring 17 and source wiring 18, the scanning line and the signal line are driver IC1.
4 is electrically connected.

なお、図1ではゲート配線17を第1基板11の長辺側及びソース配線18を第1基板
11の短辺側に配置した例を示したが、この配置を逆にする場合もある。また、ドライバ
IC14は、短辺部のみに配置されるのではなく、長辺部に配置される場合もある。
Although FIG. 1 shows an example in which the gate wiring 17 is arranged on the long side of the first substrate 11 and the source wiring 18 is arranged on the short side of the first substrate 11, this arrangement may be reversed. In addition, the driver IC 14 may be disposed on the long side instead of being disposed only on the short side.

また、カラーフィルタ基板CFは、ガラス等の透明基板からなる第2基板20上にカラ
ーフィルタ層と、ブラックマトリクスが形成されている。カラーフィルタ層は第1基板1
1の画素電極と対向するように配置されるとともに各画素に応じたフィルタ層が設けられ
、ブラックマトリクスは少なくとも第1基板11の走査線や信号線に対応する位置に配置
されている。これらカラーフィルタ層等の具体的な構成は省略するが、図2ではこれらを
模式的に第2構造物21として示してある。また、第2基板20には更に酸化インジウム
、酸化スズ等で構成された透明電極からなる対向電極22が少なくとも表示領域12の全
域に亘って形成されている。
In the color filter substrate CF, a color filter layer and a black matrix are formed on the second substrate 20 made of a transparent substrate such as glass. The color filter layer is the first substrate 1
A filter layer corresponding to each pixel is provided so as to face one pixel electrode, and the black matrix is disposed at a position corresponding to at least a scanning line or a signal line of the first substrate 11. Although specific configurations of these color filter layers and the like are omitted, these are schematically shown as the second structure 21 in FIG. Further, a counter electrode 22 made of a transparent electrode made of indium oxide, tin oxide or the like is further formed on the second substrate 20 over at least the entire display region 12.

シール材23は、第1基板11の表示領域12の周囲を液晶注入口(図示せず)を除い
て塗布されており、また、トランスファ電極15上には図示しないコンタクト材が塗布さ
れて対向電極22と電気的に接続されている。このシール材23は例えばエポキシ樹脂等
の熱硬化性樹脂に絶縁性粒体のフィラを混入したものであり、コンタクト材はシール材と
同様の樹脂に粒状の導電体を混入したものである。そして、両基板間には液晶24が封入
されている。
The sealing material 23 is applied around the display area 12 of the first substrate 11 except for a liquid crystal injection port (not shown), and a contact material (not shown) is applied on the transfer electrode 15 to counter the electrode. 22 is electrically connected. The sealing material 23 is obtained by mixing fillers of insulating particles in a thermosetting resin such as an epoxy resin, and the contact material is obtained by mixing granular conductors in the same resin as the sealing material. A liquid crystal 24 is sealed between the substrates.

そして、この液晶表示装置10においては、アレイ基板ARの第1基板11上の表示領
域12外の各種配線が設けられていない部分(図1では左下側の破線丸印で囲んだ部分)
に、本発明の露光装置の解像度検査用パターンが形成されている。なお、この露光装置の
解像度検査用パターンについては以下において別途詳細に説明する。
In the liquid crystal display device 10, a portion of the array substrate AR where various wirings outside the display region 12 on the first substrate 11 are not provided (a portion surrounded by a broken-line circle on the lower left side in FIG. 1).
Further, a resolution inspection pattern of the exposure apparatus of the present invention is formed. The resolution inspection pattern of this exposure apparatus will be described in detail later.

ここで、液晶表示装置10のアレイ基板ARの1画素分の具体的構成を図3及び図4を
用いて説明する。この液晶表示装置10のアレイ基板ARの表示領域12(図1参照)に
は、マトリクス状に形成された複数本の走査線31及び信号線32と、これらの複数本の
走査線31間に設けられた走査線31と平行な複数本の補助容量線33及び補助容量電極
33aと、ソース電極S、ゲート電極G、ドレイン電極D、及び半導体層34とからなる
薄膜トランジスタTFTと、走査線31と信号線32とで囲まれた領域を覆う画素電極3
5と、が設けられている。なお、TFTの半導体層34としては通常ポリシリコン(p−
Si)又はアモルファスシリコン(a−Si)等が用いられている。
Here, a specific configuration of one pixel of the array substrate AR of the liquid crystal display device 10 will be described with reference to FIGS. In the display area 12 (see FIG. 1) of the array substrate AR of the liquid crystal display device 10, a plurality of scanning lines 31 and signal lines 32 formed in a matrix are provided between the plurality of scanning lines 31. A plurality of auxiliary capacitance lines 33 and auxiliary capacitance electrodes 33a parallel to the scanning line 31, a thin film transistor TFT comprising a source electrode S, a gate electrode G, a drain electrode D, and a semiconductor layer 34; a scanning line 31 and a signal; Pixel electrode 3 covering the area surrounded by the line 32
5 are provided. The semiconductor layer 34 of the TFT is usually polysilicon (p−
Si) or amorphous silicon (a-Si) or the like is used.

ここで、上述の液晶表示装置10のアレイ基板ARの構成をアレイ基板ARの製造工程
を順を追って示した図5及び図6を参照しながら説明する。先ず、図5Aに示すように、
透明基板11上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金から
なる導電物質層36を成膜する。そして、図5Bに示すように、周知のフォトリソグラフ
ィー法を用いてパターニングすることによりその一部をエッチングにより除去し、横方向
に伸びる複数本の走査線31と、これら複数本の走査線31の間の補助容量線33と、走
査線31から伸びるゲート電極Gと、補助容量線33の一部を幅広とすることにより補助
容量電極33aとを形成するとともに、液晶表示装置10の表示領域12の周囲に少なく
ともゲート配線17(図1参照)を形成する。なお、図5Bには、ゲート電極Gと補助容
量電極33aのみが示されている。
Here, the configuration of the array substrate AR of the liquid crystal display device 10 described above will be described with reference to FIGS. 5 and 6 showing the manufacturing process of the array substrate AR in order. First, as shown in FIG. 5A,
A conductive material layer 36 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. Then, as shown in FIG. 5B, by patterning using a well-known photolithography method, a part of the pattern is removed by etching, and a plurality of scanning lines 31 extending in the horizontal direction and the plurality of scanning lines 31 are formed. The auxiliary capacitance line 33 between them, the gate electrode G extending from the scanning line 31, and the auxiliary capacitance line 33 are formed by widening a part of the auxiliary capacitance line 33, and the display region 12 of the liquid crystal display device 10 is formed. At least a gate wiring 17 (see FIG. 1) is formed around the periphery. In FIG. 5B, only the gate electrode G and the auxiliary capacitance electrode 33a are shown.

次に、前記工程によって走査線31と補助容量線33が形成された透明基板11上を覆
うように所定厚さの第1層目の絶縁膜37を成膜する。この第1層目の絶縁膜37として
は窒化硅素などからなる透明な無機絶縁物が用いられる。次いで、図5Dに示すように、
フォトリソグラフィー法によりこの第1層目の絶縁膜37の補助容量電極33a上に位置
する部分のみエッチングにより除去する。
Next, an insulating film 37 of a first layer having a predetermined thickness is formed so as to cover the transparent substrate 11 on which the scanning lines 31 and the auxiliary capacitance lines 33 are formed by the above process. As the first insulating film 37, a transparent inorganic insulator made of silicon nitride or the like is used. Then, as shown in FIG.
Only a portion of the first insulating film 37 located on the auxiliary capacitance electrode 33a is removed by etching by photolithography.

また、上記工程が完了した後、図5Eに示すように、透明基板11上を覆うように第1
層目の絶縁膜37より薄肉な第2層目の絶縁膜38を成膜する。この第2層目の絶縁膜3
8は第1層目の絶縁膜37及び前述のエッチングにより第1層目の絶縁膜37が除去された
補助容量電極33a上に成膜されるので、走査線31及びゲート電極Gは第1層目の絶縁
膜37と第2層目の絶縁膜38の両方によって被覆され、この2層膜でゲート絶縁膜を構
成する。そして補助容量電極33aは第2層目の絶縁膜38によってのみ被覆されている
ために補助容量が極めて大きくなる。なお、この第2層目の絶縁膜38の材料としては窒
化硅素ないし酸化硅素から形成される。
In addition, after the above process is completed, as shown in FIG.
A second insulating film 38 having a thickness thinner than that of the insulating film 37 is formed. This second insulating film 3
8 is formed on the first-layer insulating film 37 and the auxiliary capacitance electrode 33a from which the first-layer insulating film 37 has been removed by the above-described etching. Therefore, the scanning line 31 and the gate electrode G are formed on the first layer. The gate insulating film is composed of both the insulating film 37 of the eye and the insulating film 38 of the second layer, and the two-layer film. Since the auxiliary capacitance electrode 33a is covered only by the second-layer insulating film 38, the auxiliary capacitance becomes extremely large. The material of the second-layer insulating film 38 is made of silicon nitride or silicon oxide.

次に、図5Fに示すように、この第2層目の絶縁膜38上にシリコン層、例えばa−S
iを成膜する。そして、図5Gに示すように、フォトリソグラフィー法によりゲート電極
Gを覆う部分を残してa−Si層をエッチングにより除去し、TFTの一部となる半導体
層34を形成する。そして同様の手法により、図6Aに示すように、透明基板11上に導
電物質を成膜し、フォトリソグラフィー法により走査線31に直交する方向に延びる複数
本の信号線32、この信号線32から延設され半導体層34に接続されるソース電極S、
及び、補助容量電極33a上を覆うとともに一端が半導体層34に接続されるドレイン電
極Dをパターニングする。これにより、透明基板11の走査線31と信号線32との交差
部近傍にはスイッチング素子となるTFTが形成される。なお、このとき表示領域12の
周囲にソース配線17(図1参照)も同時に形成する。
Next, as shown in FIG. 5F, a silicon layer, for example, aS, is formed on the second insulating film 38.
i is deposited. Then, as shown in FIG. 5G, the a-Si layer is removed by etching, leaving a portion covering the gate electrode G by photolithography, thereby forming a semiconductor layer 34 that becomes a part of the TFT. 6A, a conductive material is deposited on the transparent substrate 11, and a plurality of signal lines 32 extending in a direction perpendicular to the scanning lines 31 are formed by photolithography from the signal lines 32. A source electrode S extending and connected to the semiconductor layer 34;
Then, the drain electrode D that covers the auxiliary capacitance electrode 33a and whose one end is connected to the semiconductor layer 34 is patterned. As a result, a TFT serving as a switching element is formed near the intersection of the scanning line 31 and the signal line 32 of the transparent substrate 11. At this time, the source wiring 17 (see FIG. 1) is also formed around the display region 12 at the same time.

更にまた、図6Bに示すように、これらの各種配線を覆うように透明基板11上に表面
の安定化のための無機絶縁材料からなる保護絶縁膜39を成膜し、続いて、図6Cに示す
ように、アレイ基板ARの表面を平坦化するための有機絶縁材料からなる層間膜40を成
膜する。そして、フォトリソグラフィー法により、この層間膜40の補助容量電極33a
上に位置する部分に後述する画素電極35とドレイン電極Dとを電気的に接続するための
コンタクトホール41を形成する穴を設けるとともに、図6Dに示すように、層間膜40
に形成された穴から露出している無機絶縁材料からなる保護絶縁膜39を取り除く。次い
で、表面全体にITO(Indium Tin Oxide)からなる透明導電性膜を形成した後に、図6
Eに示すように、フォトリソグラフィー法により走査線31及び信号線32によって囲ま
れた1画素領域ごとにITOからなる画素電極35を形成する。以上の工程によりアレイ
基板ARが製造される。
Further, as shown in FIG. 6B, a protective insulating film 39 made of an inorganic insulating material for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings, and subsequently, FIG. As shown, an interlayer film 40 made of an organic insulating material for planarizing the surface of the array substrate AR is formed. Then, the auxiliary capacitance electrode 33a of the interlayer film 40 is formed by photolithography.
A hole for forming a contact hole 41 for electrically connecting a pixel electrode 35 and a drain electrode D, which will be described later, is provided in an upper portion, and an interlayer film 40 is formed as shown in FIG. 6D.
The protective insulating film 39 made of an inorganic insulating material exposed from the hole formed in is removed. Next, after forming a transparent conductive film made of ITO (Indium Tin Oxide) on the entire surface, FIG.
As shown in E, a pixel electrode 35 made of ITO is formed for each pixel region surrounded by the scanning line 31 and the signal line 32 by photolithography. The array substrate AR is manufactured through the above steps.

このように、アレイ基板ARの製造工程においては多くのフォトリソグラフィー法が適
用されているため、露光装置の解像度の劣化が生じると規格外のアレイ基板ARないしは
液晶表示装置10が製造されてしまうことになるため、露光装置の解像度の評価を行う必
要が生じる。そこで、本発明では、上記のアレイ基板ARの製造時に同時に露光装置の解
像度検査用パターン(図1参照)を形成している。そこで、以下においては、液晶表示装
置のアレイ基板AR上に形成した露光装置の解像度検査用パターンについて実施例により
説明することとする。
As described above, since many photolithographic methods are applied in the manufacturing process of the array substrate AR, the non-standard array substrate AR or the liquid crystal display device 10 is manufactured when the resolution of the exposure apparatus deteriorates. Therefore, it is necessary to evaluate the resolution of the exposure apparatus. Therefore, in the present invention, the resolution inspection pattern (see FIG. 1) of the exposure apparatus is formed simultaneously with the manufacture of the array substrate AR. Therefore, in the following, an example of the resolution inspection pattern of the exposure apparatus formed on the array substrate AR of the liquid crystal display device will be described.

実施例1に係る露光装置の解像度検査用パターン50Aの平面図を図7に示す。この露
光装置の解像度検査用パターン50Aは、平坦な面の上に形成されたものであり、図5A
の工程において透明基板11の表面全体に導電物質層36を形成した後、図5Bの工程に
おいてフォトリソグラフィー法によってゲート電極G、補助容量線33、補助容量電極3
3a及びゲート配線17(図1参照)と同時に形成される。
FIG. 7 shows a plan view of a resolution inspection pattern 50A of the exposure apparatus according to the first embodiment. The pattern 50A for resolution inspection of this exposure apparatus is formed on a flat surface.
After the conductive material layer 36 is formed on the entire surface of the transparent substrate 11 in the step, the gate electrode G, the auxiliary capacitance line 33, and the auxiliary capacitance electrode 3 are formed by photolithography in the step shown in FIG. 5B.
3a and the gate wiring 17 (see FIG. 1).

この露光装置の解像度検査用パターン50Aは、それぞれ5本のくし歯部分を備える一
対のくし歯状電極がそれぞれのくし歯部分が互いに一定間隔だけ離間して配置された6組
のくし歯状電極対51a〜51fを備えている。ここでは、それぞれのくし歯状電極対5
1a〜51fのくし歯部分の間隔は、それぞれ順に1μm〜6μmまで1μmずつ異なら
せている。そして、それぞれのくし歯状電極対51a〜51fの一方側のくし歯状電極は
それぞれ第1配線52a〜52fによって共通端子53に電気的に接続されており、また
、それぞれのくし歯状電極対51a〜51fの他方側のくし歯状電極はそれぞれ第2配線
54a〜54fによってそれぞれ独立した個別端子55a〜55fに電気的に接続されて
いる。
The pattern 50A for resolution inspection of this exposure apparatus has six sets of comb-shaped electrodes in which a pair of comb-shaped electrodes each having five comb-tooth portions are arranged with a distance from each other. The pairs 51a to 51f are provided. Here, each comb-like electrode pair 5
The intervals of the comb tooth portions 1a to 51f are different by 1 μm from 1 μm to 6 μm in order. The comb-like electrodes on one side of each of the comb-like electrode pairs 51a to 51f are electrically connected to the common terminal 53 by the first wirings 52a to 52f, respectively, and each of the comb-like electrode pairs The comb-like electrodes on the other side of 51a to 51f are electrically connected to independent individual terminals 55a to 55f by second wirings 54a to 54f, respectively.

この露光装置の解像度検査用パターン50A製造用のマスクは、ポジ型のフォトレジス
トを使用する場合は図7に示したのと同様のパターンであってそれぞれのくし歯状電極対
52a〜52f、第1配線52a〜52f、共通端子53、第2配線54a〜54f及び
個別端子55a〜55fの部分が遮光されるパターンを備えているものを使用し、逆にネ
ガ型レジストを使用する場合はポジ型のフォトレジスト用のマスクとは逆の部分が遮光さ
れるパターンを備えているものを使用すればよい。
The mask for manufacturing the resolution inspection pattern 50A of this exposure apparatus has the same pattern as that shown in FIG. 7 when a positive photoresist is used, and each of the comb-like electrode pairs 52a to 52f, When one wiring 52a to 52f, common terminal 53, second wiring 54a to 54f and individual terminals 55a to 55f are provided with a light-shielding pattern, on the contrary, a negative resist is used. What is necessary is just to use what is provided with the pattern in which the part contrary to the mask for photoresist of this is light-shielded.

この実施例1の露光装置の解像度検査用パターン50Aは、それぞれのくし歯状電極対
51a〜51fのくし歯部分の間隔はそれぞれ順に1μm〜6μmまで1μmずつ異なっ
ているものとしたため、共通端子53とそれぞれの個別端子55a〜55fのいずれかと
の間の短絡の有無を検知することにより露光装置の解像度をモニタリングすることが可能
となる。
In the resolution inspection pattern 50A of the exposure apparatus according to the first embodiment, the interval between the comb portions of each of the comb-like electrode pairs 51a to 51f is different by 1 μm from 1 μm to 6 μm, respectively. It is possible to monitor the resolution of the exposure apparatus by detecting the presence or absence of a short circuit between each of the individual terminals 55a to 55f.

すなわち、共通端子53とそれぞれの個別端子55a〜55fとの間の全てに短絡が認
められなければ、露光装置の解像度は1μm以下であって高精度であることが確認できる
。しかしながら、例えば共通端子53と個別端子55cとの間で短絡が認められた場合、
くし歯状電極対51cのくし歯部分の間隔は3μmであるので、通常は共通端子53と個
別端子55a(くし歯部分の間隔及び、くし歯部分の幅:1μm)との間及び共通端子5
3と個別端子55b(くし歯部分の間隔及び、くし歯部分の幅:2μm)との間にも短絡
が認められ、露光装置の解像度は3μmを越えているために精度が落ちていることが確認
できる。なお、液晶表示装置の製造工程では、静電破壊の有無を検知するため等、各種短
絡検知手段が設けられているから、このような短絡検知用パターンを本発明の露光装置の
解像度検知用に適用することは容易に行うことができる。
That is, if no short circuit is observed between the common terminal 53 and each of the individual terminals 55a to 55f, it can be confirmed that the resolution of the exposure apparatus is 1 μm or less and highly accurate. However, for example, when a short circuit is recognized between the common terminal 53 and the individual terminal 55c,
Since the distance between the comb-tooth portions of the comb-like electrode pair 51c is 3 μm, the space between the common terminals 53 and the individual terminals 55a (the distance between the comb-tooth portions and the width of the comb-tooth portions: 1 μm) and the common terminal 5
3 and the individual terminals 55b (interval between the comb teeth and the width of the comb teeth: 2 [mu] m) are also observed, and the resolution of the exposure apparatus exceeds 3 [mu] m so that the accuracy is lowered. I can confirm. In the manufacturing process of the liquid crystal display device, since various short-circuit detection means are provided for detecting the presence or absence of electrostatic breakdown, such a short-circuit detection pattern is used for resolution detection of the exposure apparatus of the present invention. Applying can be done easily.

したがって、露光装置の解像度が6μm以上となった場合には露光装置のメンテナンス
を行うものと定められている場合、共通端子53とそれぞれの個別端子55a〜55fと
の間の短絡状態を経時的に追跡していけば、どの程度時間が経過したらメンテナンスが必
要となるかが予測できるので、露光装置の解像度劣化に起因する規格外の液晶表示装置を
多量に製造してしまうというような液晶表示装置の製造工程に大きな混乱を引き起こすこ
とがなくなる。
Accordingly, when it is determined that the exposure apparatus is to be maintained when the resolution of the exposure apparatus is 6 μm or more, the short-circuit state between the common terminal 53 and the individual terminals 55a to 55f is changed over time. If you keep track, you can predict how much time will be required for maintenance, so a liquid crystal display device that produces a large amount of non-standard liquid crystal display devices due to resolution degradation of the exposure device No major disruption to the manufacturing process.

なお、実施例1の解像度検査用パターン50Aでは、6個のくし歯状電極対51a〜5
1fを使用し、それぞれのくし歯状電極対51a〜51fのくし歯部分の間隔及び、くし
歯部分の幅が1μm〜6μmまで1μmずつ異ならせたものとしたが、このくし歯状電極
対の数及びくし歯部分の間隔は必要とされる露光装置の精度に応じて当業者が適宜に定め
ることができる。
In the resolution inspection pattern 50A according to the first embodiment, the six comb-like electrode pairs 51a to 51a-5 are used.
1f was used, and the interval between the comb-tooth portions of each of the comb-like electrode pairs 51a to 51f and the width of the comb-tooth portion were varied by 1 μm from 1 μm to 6 μm. A person skilled in the art can appropriately determine the number and the interval between the comb teeth according to the accuracy of the exposure apparatus required.

くし歯状電極対の数は、1つだと露光装置の解像度が所定の精度を超えて劣化したこと
は分かるがいつ所定の精度を超えて劣化するかは予測できないため、少なくとも2つは必
要である。くし歯状電極対の数は、多ければより正確に露光装置の解像度が所定の精度を
超えるかを予測することができるが、各液晶表示装置に直接配設する為、あまり多くても
露光装置の解像度検査用パターンを設けるために広い面積が必要となるので、2個程度が
好ましい。
If the number of comb-like electrode pairs is one, it can be seen that the resolution of the exposure apparatus has deteriorated beyond a predetermined accuracy, but it is not possible to predict when it will deteriorate beyond the predetermined accuracy, so at least two are necessary. It is. If the number of the comb-like electrode pairs is large, it can be predicted more accurately whether the resolution of the exposure apparatus exceeds the predetermined accuracy. In order to provide the resolution inspection pattern, a large area is required, so about two are preferable.

また、くし歯状電極対のくし歯部分の間隔は、製造すべき液晶表示装置の種類によって
適宜変更されるものである。例えば、プリント配線基板用の配線形成用としては、くし歯
部分の最大間隔は10〜50μm程度とすることもでき、液晶表示装置のゲート配線ない
しソース配線用パターンでは、液晶表示装置のサイズによっても変化するが、くし歯部分
の最大間隔として1〜10μm程度の範囲で選択される。更に、半導体集積回路製造用途
では、くし歯部分の最大間隔としてより小さい数値を採用すればよい。
Further, the distance between the comb-tooth portions of the comb-like electrode pair is appropriately changed depending on the type of the liquid crystal display device to be manufactured. For example, for wiring formation for a printed wiring board, the maximum interval between the comb teeth can be about 10 to 50 μm, and the pattern for gate wiring or source wiring of a liquid crystal display device depends on the size of the liquid crystal display device. Although it changes, it is selected in the range of about 1 to 10 μm as the maximum interval between the comb teeth. Furthermore, in semiconductor integrated circuit manufacturing applications, a smaller numerical value may be adopted as the maximum interval between the comb portions.

実施例1の露光装置の解像度検査用パターン50Aは平坦な面の上に成膜される導電層
で形成されたものであるが、実際の液晶表示装置は複数の導電層や絶縁層を積層した多層
構造となっており、多層構造の上層は下層によって生じる段差上に積層されるケースがあ
り、平坦な面に形成された層と段差上に形成された層では露光装置を用いてパターニング
した仕上がりに差が生じる。平坦な面に形成された層の方が設計値に沿った形状になり、
段差などがある面の上に形成された層は設計値から外れた形状になりやすい。そこで、実
施例2の露光装置の解像度検査用パターン50Bは、多層構造の上層に導電層で形成した
。この実施例2の露光装置の解像度検査用パターン50Bの構成を図8及び図9を用いて
説明するが、図7に示した実施例1の露光装置の解像度検査用パターン50Aと同一の構
成部分については同一の参照符号を付与してその詳細な説明を省略する。なお、図8は実
施例2の露光装置の解像度検査用パターン50Bの平面図であり、図9は図8のIX−IX線
に沿った断面図である。
The resolution inspection pattern 50A of the exposure apparatus of Example 1 is formed of a conductive layer formed on a flat surface, but an actual liquid crystal display device has a plurality of conductive layers and insulating layers laminated. It has a multilayer structure, and the upper layer of the multilayer structure may be stacked on the step formed by the lower layer. The layer formed on the flat surface and the layer formed on the step are finished using an exposure device. There will be a difference. The layer formed on the flat surface is shaped according to the design value,
A layer formed on a surface with a step or the like tends to have a shape deviating from a design value. Therefore, the resolution inspection pattern 50B of the exposure apparatus of Example 2 was formed of a conductive layer on the upper layer of the multilayer structure. The configuration of the resolution inspection pattern 50B of the exposure apparatus according to the second embodiment will be described with reference to FIGS. 8 and 9. The same components as the resolution inspection pattern 50A of the exposure apparatus according to the first embodiment shown in FIG. Are given the same reference numerals and their detailed description is omitted. FIG. 8 is a plan view of a resolution inspection pattern 50B of the exposure apparatus of Embodiment 2, and FIG. 9 is a cross-sectional view taken along the line IX-IX in FIG.

実施例2の露光装置の解像度検査用パターン50Bが実施例1の露光装置の解像度検査
用パターン50Aと構成が相違している点は、2本の平行に延びるストライプ状の導電性
パターン56の表面に絶縁膜58を介してアモルファスシリコン層57が設けられており
、このアモルファスシリコン層57及び絶縁膜58の表面にそれぞれのくし歯状電極対5
1a〜51fのくし歯部分が形成されている点にある。例えば、表示領域のTFTでは、
ゲート電極、ゲート絶縁膜、半導体層、ソース・ドレイン電極と積層され、ソース・ドレ
イン電極などは複雑な段差のある面上に形成されている。解像度検査用パターン50Bは
多層構造の下層の構成をTFT等と同等の層構成にした面上に形成されるので、パターニ
ングの仕上がりが設計値から外れやすい条件での検査をすることができ、実際の表示領域
内の構造物の状態に沿った状況を把握することができる。
The configuration of the resolution inspection pattern 50B of the exposure apparatus of Embodiment 2 is different from the resolution inspection pattern 50A of the exposure apparatus of Embodiment 1 in that the surface of the two stripe-shaped conductive patterns 56 extending in parallel is the same. An amorphous silicon layer 57 is provided on the surface of the amorphous silicon layer 57 and the insulating film 58 through the insulating film 58.
The point is that the comb teeth 1a to 51f are formed. For example, in the TFT of the display area,
A gate electrode, a gate insulating film, a semiconductor layer, and a source / drain electrode are stacked, and the source / drain electrode and the like are formed on a surface having a complicated step. Since the resolution inspection pattern 50B is formed on a surface in which the layer structure of the lower layer of the multilayer structure is the same layer structure as the TFT or the like, the inspection can be performed under the condition that the patterning finish is likely to deviate from the design value. It is possible to grasp the situation along the state of the structure in the display area.

このストライプ状の導電性パターン56は、図5Aの工程において透明基板11の表面
全体に導電物質層36を形成した後、図5Bの工程においてフォトリソグラフィー法によ
ってゲート電極G、補助容量線33、補助容量電極33a及びゲート配線17と同時に形
成される。そして、この導電性パターン56の表面は、図5C〜図5Eの工程においてゲ
ート絶縁膜(37、38)に対応する絶縁膜58で被覆される。なお、図5C〜図5Eの
工程においてはゲート絶縁膜を複層構造とした例が示されているが、図9においては単層
で示した。
5A, after the conductive material layer 36 is formed on the entire surface of the transparent substrate 11 in the step of FIG. 5A, the gate electrode G, the auxiliary capacitance line 33, and the auxiliary capacitance line 56 are formed by photolithography in the step of FIG. 5B. The capacitor electrode 33a and the gate wiring 17 are formed at the same time. The surface of the conductive pattern 56 is covered with an insulating film 58 corresponding to the gate insulating films (37, 38) in the steps of FIGS. 5C to 5E. 5C to 5E show an example in which the gate insulating film has a multilayer structure, but FIG. 9 shows a single layer.

次いで、絶縁膜58の表面にストライプ状のアモルファスシリコン層57を形成する。
このアモルファスシリコン層57は、図5Fの工程において絶縁膜58の表面全体に亘っ
てアモルファスシリコン層を形成した後に、図5Gの工程においてフォトリソグラフィー
法によってTFTの半導体層34の形成と同時に形成される。なお、ここではストライプ
状のアモルファスシリコン層57の幅を導電性パターン56よりも幅を狭くした例を示し
たが、これに限らず導電性パターン56と同じ幅としても、更には導電性パターン56よ
りも幅広としても良い。
Next, a striped amorphous silicon layer 57 is formed on the surface of the insulating film 58.
The amorphous silicon layer 57 is formed simultaneously with the formation of the TFT semiconductor layer 34 by photolithography in the step of FIG. 5G after the amorphous silicon layer is formed over the entire surface of the insulating film 58 in the step of FIG. 5F. . Here, an example in which the width of the stripe-shaped amorphous silicon layer 57 is made narrower than the conductive pattern 56 is shown, but the present invention is not limited to this, and the conductive pattern 56 may be the same width as the conductive pattern 56. It may be wider than.

次いで、アモルファスシリコン層57及び絶縁膜58の表面にくし歯状電極対51a〜
51fのくし歯部分が位置するように、くし歯状電極対51a〜51fを形成するととも
に、第1配線52a〜52f、共通端子53、第2配線54a〜54f及び個別端子55
a〜55fも同時に形成することにより、実施例2の露光装置の解像度検査用パターン5
0Bが得られる。なお、実施例2におけるくし歯状電極対51a〜51f、第1配線52
a〜52f、共通端子53、第2配線54a〜54f及び個別端子55a〜55fの形成
は、図6Aの工程においてTFTのソース電極S及びドレイン電極D、信号線32、及び
、ソース配線18(図1参照)の形成と同時に形成される。
Next, comb-shaped electrode pairs 51 a to 51 a are formed on the surfaces of the amorphous silicon layer 57 and the insulating film 58.
The comb-like electrode pairs 51a to 51f are formed so that the comb tooth portion of 51f is located, and the first wirings 52a to 52f, the common terminal 53, the second wirings 54a to 54f, and the individual terminals 55 are formed.
By simultaneously forming a to 55f, the resolution inspection pattern 5 of the exposure apparatus of the second embodiment is used.
0B is obtained. Note that the comb-like electrode pairs 51 a to 51 f and the first wiring 52 in Example 2 are used.
The formation of the a to 52f, the common terminal 53, the second wirings 54a to 54f, and the individual terminals 55a to 55f is the same as the source electrode S and drain electrode D of the TFT, the signal line 32, and the source wiring 18 (see FIG. 6A). 1)).

このようにして形成された実施例2の露光装置の解像度検査用パターン50Bのモニタ
リング方法は、図7に示した実施例1の露光装置の解像度検査用パターン50Aの場合と
同様であるので、その具体的方法の説明は省略する。同じく、実施例2の露光装置の解像
度検査用パターン50B製造用のマスクは、導電性パターン56及びアモルファスシリコ
ン層57の形成用のマスクが別途必要となるが、その他の部分の形成用マスクは実施例1
の露光装置の解像度検査用パターン50A製造用のマスクと同じパターンのものが使用さ
れるので、このマスクの具体的説明も省略する。
The method for monitoring the resolution inspection pattern 50B of the exposure apparatus of the second embodiment formed in this way is the same as the case of the resolution inspection pattern 50A of the exposure apparatus of the first embodiment shown in FIG. A description of the specific method is omitted. Similarly, the mask for manufacturing the resolution inspection pattern 50B of the exposure apparatus of the second embodiment requires a mask for forming the conductive pattern 56 and the amorphous silicon layer 57 separately, but the mask for forming other portions is implemented. Example 1
Since the mask having the same pattern as the mask for manufacturing the resolution inspection pattern 50A of the exposure apparatus is used, a detailed description of this mask is also omitted.

なお、実施例2の露光装置の解像度検査用パターン50Bにおいては、アモルファスシ
リコン層57はTFT形成部を模するために設けられたものであるため、特にTFT形成
部における露光装置の解像度をモニタリングする必要がなければ、設ける必要はない。そ
の場合は、くし歯状電極対51a〜51fを導電性パターン56上に設けられた絶縁膜5
8の表面に直接くし歯状電極対51a〜51fのくし歯部分が位置するように形成すれば
よい。この場合は、液晶表示装置10の走査線31ないし補助容量線33と信号線32と
の交差部分を模することになる。
Note that, in the resolution inspection pattern 50B of the exposure apparatus according to the second embodiment, the amorphous silicon layer 57 is provided to simulate the TFT formation portion, and therefore the resolution of the exposure apparatus in the TFT formation portion is monitored in particular. If not necessary, it is not necessary to provide it. In that case, the comb-like electrode pairs 51 a to 51 f are provided with the insulating film 5 provided on the conductive pattern 56.
What is necessary is just to form so that the comb-tooth part of the comb-tooth shaped electrode pair 51a-51f may be located in the surface of 8 directly. In this case, the intersection of the scanning line 31 or the auxiliary capacitance line 33 and the signal line 32 of the liquid crystal display device 10 is imitated.

また、実施例2の露光装置の解像度検査用パターン50Bにおいてはそれぞれのくし歯
状電極対51a〜51fのくし歯部分の下部には2本の平行に延びるストライプ状の導電
性パターン56が位置するようにした例を示したが、ストライプ状の導電性パターン56
は、2本を超えてもよく、あるいは1本だけであってもよい。
Further, in the resolution inspection pattern 50B of the exposure apparatus of the second embodiment, two striped conductive patterns 56 extending in parallel are positioned below the comb portions of the comb-like electrode pairs 51a to 51f. In the example shown, the stripe-shaped conductive pattern 56 is shown.
May exceed two or may be only one.

実施例1の露光装置の解像度検査用パターン50Aは平坦な面上に形成されたものであ
り、実施例2の露光装置の解像度検査用パターン50Bは多層構造の上層に形成されたも
のであるが、両者を同時に形成することも可能である。実施例3では、両者を備えた露光
装置の解像度検査用パターン60を作製した。この実施例3の露光装置の解像度検査用パ
ターン60を図10〜図13を用いて説明する。なお、図10は実施例3の露光装置の解
像度検査用パターン60の平面図であり、図11は図10のX部分の拡大図であり、図1
2は図10のY部分の拡大図であり、また、図13は実施例3で使用するマスクのパター
ンを示す図である。
The resolution inspection pattern 50A of the exposure apparatus of Example 1 is formed on a flat surface, and the resolution inspection pattern 50B of the exposure apparatus of Example 2 is formed on the upper layer of a multilayer structure. It is also possible to form both at the same time. In Example 3, a resolution inspection pattern 60 of an exposure apparatus provided with both was produced. A resolution inspection pattern 60 of the exposure apparatus according to the third embodiment will be described with reference to FIGS. 10 is a plan view of the resolution inspection pattern 60 of the exposure apparatus according to the third embodiment. FIG. 11 is an enlarged view of a portion X in FIG.
2 is an enlarged view of a Y portion in FIG. 10, and FIG. 13 is a diagram showing a mask pattern used in the third embodiment.

実施例3の露光装置の解像度検査用パターン60は、それぞれ5本のくし歯部分を備え
る一対のくし歯状電極がそれぞれのくし歯部分が互いに一定間隔だけ離間して配置された
5組の単膜用のくし歯状電極対61a〜61eと、同じく5組の多層膜用のくし歯状電極
対61f〜61jを備えている。なお、平坦な面上に形成された電極対を単膜用と表現し
、段差のある面上に形成された電極対を多層膜用と表現する。ここでは、実施例1及び実
施例2の場合と同様に、5組の単膜用のくし歯状電極対61a〜61eのくし歯部分の間
隔は1〜5μmの範囲でくし歯電極対毎に異なっており、また、5組の多層膜用のくし歯
状電極対61f〜61jのくし歯部分の間隔もくし歯電極対毎に全て異なっているが、5
組の単膜用のくし歯状電極対61a〜61eのくし歯部分の間隔はそれぞれ対応する5組
の多層膜用のくし歯状電極対61f〜61jのくし歯部分の間隔と同一となされている。
The resolution inspection pattern 60 of the exposure apparatus according to the third embodiment includes a pair of comb-shaped electrodes each having five comb-tooth portions, each of which has a pair of comb-tooth portions spaced apart from each other by a predetermined interval. There are provided comb-like electrode pairs 61a to 61e for the film and five pairs of comb-like electrode pairs 61f to 61j for the multilayer film. An electrode pair formed on a flat surface is expressed as a single film, and an electrode pair formed on a stepped surface is expressed as a multilayer film. Here, as in the case of Example 1 and Example 2, the distance between the comb portions of the five pairs of comb-like electrode pairs 61a to 61e for the single film is in the range of 1 to 5 μm for each comb electrode pair. The intervals between the comb-tooth portions of the five pairs of comb-like electrode pairs 61f to 61j for the multilayer film are all different for each comb-electrode pair.
The distance between the comb-tooth portions of the pair of comb-like electrode pairs 61a to 61e for the single film is the same as the distance between the comb-tooth portions of the corresponding five pairs of comb-like electrode pairs 61f to 61j for the multilayer film. Yes.

そして、5対の単膜用のくし歯状電極対61a〜61eのうち、それぞれの一方側は全
て第1配線62a〜62eを経て共通端子63aに接続され、他方側はそれぞれ第2配線
64a〜64eを経て個別に個別端子65a〜65eに接続されている。また、5対の多
層膜用のくし歯状電極対61f〜61jのうち、それぞれの一方側は全て第1配線62f
〜62jを経て共通端子63bに接続され、他方側はそれぞれ第2配線64f〜64jを
経て個別に個別端子65f〜65jに接続されている。
Of the five pairs of comb-like electrode pairs 61a to 61e for a single film, one side of each is connected to the common terminal 63a via the first wirings 62a to 62e, and the other side is connected to the second wirings 64a to 64e. 64e is individually connected to the individual terminals 65a to 65e. In addition, among the five pairs of comb-like electrode pairs 61f to 61j for the multilayer film, each one side is all the first wiring 62f.
Are connected to the common terminal 63b via -62j, and the other side is individually connected to the individual terminals 65f-65j via the second wirings 64f-64j, respectively.

なお、ここではそれぞれのくし歯状電極対61a〜61jにおいては、くし歯部分を長
く延ばされており、多層膜用のくし歯状電極対61f〜61jのくし歯部分の下部には絶
縁膜(図示せず)を介して複数のストライプ状の導体膜66が形成されている。このよう
にくし歯部分を長く延ばすことにより、短絡の検知部分が長くなるため、部分的に露光装
置の解像度が低下したことをも正確に検知することができるようになる。
Here, in each of the comb-like electrode pairs 61a to 61j, the comb-tooth portions are extended long, and an insulating film is formed below the comb-tooth portions of the multi-layer comb-like electrode pairs 61f to 61j. A plurality of striped conductor films 66 are formed through (not shown). By extending the comb teeth portion in this way, the short-circuit detection portion becomes longer, so that it is possible to accurately detect that the resolution of the exposure apparatus has partially decreased.

このようにして形成された実施例3の露光装置の解像度検査用パターン60のモニタリ
ング方法は、図7に示した実施例1の露光装置の解像度検査用パターン50Aの場合と同
様であるので、その具体的方法の説明は省略する。同じく、実施例2の露光装置の解像度
検査用パターン60製造用のマスクは、導体膜66の形成用のマスクが別途必要となるが
、その他の部分の形成用マスクのパターンは図13に示したとおりのものとなり、ポジ型
のフォトレジストを使用する場合はそれぞれのくし歯状電極対61a〜61j、第1配線
62a〜62j、共通端子63、第2配線64a〜64j及び個別端子65a〜65jの
部分が遮光されるパターンを備えているものを使用し、逆にネガ型レジストを使用する場
合はポジ型のフォトレジスト用のマスクとは逆の遮光されるパターンを備えているものを
使用すればよい。
The monitoring method of the resolution inspection pattern 60 of the exposure apparatus of the third embodiment formed in this way is the same as the case of the resolution inspection pattern 50A of the exposure apparatus of the first embodiment shown in FIG. A description of the specific method is omitted. Similarly, the mask for manufacturing the resolution inspection pattern 60 of the exposure apparatus of Example 2 requires a mask for forming the conductor film 66 separately, but the pattern of the mask for forming other portions is shown in FIG. When positive type photoresist is used, each of the comb-like electrode pairs 61a to 61j, the first wirings 62a to 62j, the common terminal 63, the second wirings 64a to 64j, and the individual terminals 65a to 65j Use a part with a light-shielding pattern, and conversely when using a negative resist, use a part with a light-shielding pattern opposite to a positive photoresist mask. Good.

このように、実施例3の露光装置の解像度検査用パターン60によれば、単膜の場合の
解像度と多層膜の場合の解像度とを同時に検知することができるようになる。
Thus, according to the resolution inspection pattern 60 of the exposure apparatus of the third embodiment, the resolution in the case of a single film and the resolution in the case of a multilayer film can be detected simultaneously.

実施例1の解像度検査用パターン50Aにおいては、一対のくし歯状電極対51a〜5
1fの5本のくし歯部分が対向するくし歯状電極に対して直線状に延在しているものにつ
いて説明したが、このくし歯部分は直線状に延在していなくても良い。そこで、以下には
本願の実施例4に係る解像度検査用パターン70について図14を参照して説明する。図
14は実施例4の露光装置の解像度検知手段70の平面図である。なお、本実施例4の解
像度検査用パターン70においては、一対のくし歯状電極対71a〜71fのくし歯部分
の形状以外は実施例1の解像度検査用パターン50Aと同様である。
In the resolution inspection pattern 50A of the first embodiment, a pair of comb-like electrode pairs 51a to 51a.
Although the description has been given of the case where the five comb-tooth portions 1f extend linearly with respect to the opposing comb-like electrodes, the comb-tooth portions do not have to extend linearly. Therefore, a resolution inspection pattern 70 according to Example 4 of the present application will be described below with reference to FIG. FIG. 14 is a plan view of the resolution detection means 70 of the exposure apparatus according to the fourth embodiment. The resolution inspection pattern 70 of the fourth embodiment is the same as the resolution inspection pattern 50A of the first embodiment except for the shape of the comb-tooth portions of the pair of comb-like electrode pairs 71a to 71f.

実施例4の解像度検査用パターン70は、実施例1の解像度検査用パターン50Aと同
様、平坦な面上に形成されたものであり、図5Aの工程において透明基板11の表面全体
に導電物質層36を形成した後、図5Bの工程においてフォトリソグラフィー法によって
ゲート電極G、補助容量線33、補助容量電極33a及びゲート配線17(図1参照)と
同時に形成される。
Similar to the resolution inspection pattern 50A of the first embodiment, the resolution inspection pattern 70 of the fourth embodiment is formed on a flat surface, and a conductive material layer is formed on the entire surface of the transparent substrate 11 in the process of FIG. 5A. After forming 36, the gate electrode G, the auxiliary capacitance line 33, the auxiliary capacitance electrode 33a, and the gate wiring 17 (see FIG. 1) are simultaneously formed by the photolithography method in the step of FIG. 5B.

この解像度検査用パターン70は、それぞれ5本のくし歯部分を備える一対のくし歯状
電極が所定距離離間して形成されたくし歯状電極対71a〜71fを備えている。このく
し歯状電極対71a〜71fを構成するそれぞれのくし歯状電極のくし歯部分同士は、そ
の間隔が順に1μm〜6μmまで1μmずつ異ならせて配設されている。また、同様にく
し歯部分自体もその幅が順に1μm〜6μmまで1μmずつ異ならせて配設されている。
加えて、このそれぞれのくし歯状電極のくし歯部分は、蛇行するように中間部の複数箇所
で屈曲した形状に配設されている。
The resolution inspection pattern 70 includes comb-like electrode pairs 71a to 71f in which a pair of comb-like electrodes each having five comb-tooth portions are formed with a predetermined distance therebetween. The comb-tooth portions of the comb-like electrodes constituting the comb-like electrode pairs 71a to 71f are arranged so that the intervals thereof are sequentially different by 1 μm from 1 μm to 6 μm. Similarly, the comb teeth themselves are arranged in such a manner that their widths are different by 1 μm from 1 μm to 6 μm in order.
In addition, the comb-tooth portions of the respective comb-like electrodes are arranged in a shape bent at a plurality of positions in the middle so as to meander.

くし歯状電極対71a〜71fにおいて、それぞれの一方側のくし歯状電極は第1配線
72a〜72fによって共通端子73に電気的に接続されており、また、それぞれの他方
側のくし歯状電極は第2配線74a〜74fによってそれぞれ独立した個別端子75a〜
75fに電気的に接続されている。
In the comb-like electrode pairs 71a to 71f, each comb-like electrode on one side is electrically connected to the common terminal 73 by the first wirings 72a to 72f, and each comb-like electrode on the other side. Are independent individual terminals 75a to 75f by second wirings 74a to 74f, respectively.
75f is electrically connected.

上述の構成を備える解像度検査用パターン70のモニタリング方法は、上記実施例1の
解像度検査用パターン50Aと同様であるが、くし歯状電極対71a〜71fのくし歯部
分を蛇行するように形成したことにより、上記実施例1の効果に加えて、露光装置による
パターニング時にその露光方向に対する依存性をなくすことができる。すなわち、ある特
定の露光方向によっては解像度が劣化しているという場合にも高い精度でこの劣化を検知
することが可能となる。
The monitoring method of the resolution inspection pattern 70 having the above-described configuration is the same as the resolution inspection pattern 50A of the first embodiment, but is formed so as to meander the comb-tooth portions of the comb-like electrode pairs 71a to 71f. Thus, in addition to the effect of the first embodiment, the dependency on the exposure direction can be eliminated during patterning by the exposure apparatus. That is, even when the resolution is deteriorated depending on a specific exposure direction, this deterioration can be detected with high accuracy.

この解像度検査用パターン70製造用のマスクは、ポジ型のフォトレジストを使用する
場合は図14に示したのと同様のパターンであってそれぞれのくし歯状電極対71a〜7
1f、第1配線72a〜72f、共通端子73、第2配線74a〜74f及び個別端子7
5a〜75fの部分が遮光されるパターンを備えているものを使用し、逆にネガ型レジス
トを使用する場合はポジ型のフォトレジスト用のマスクとは逆の部分が遮光されるパター
ンを備えているものを使用すればよい。また、本実施例4では解像度検査用パターン70
を単膜用で形成したものについて説明したが、実施例2で説明したように多層膜用で形成
することもできるし、同様に、実施例3で説明したように単膜用のものと多層膜用のもの
の両方を形成することも可能である。
The mask for manufacturing the resolution inspection pattern 70 is the same pattern as shown in FIG. 14 when a positive photoresist is used, and each of the comb-like electrode pairs 71a to 71a-7.
1f, first wirings 72a to 72f, common terminal 73, second wirings 74a to 74f, and individual terminal 7
5a-75f part having a light shielding pattern is used. Conversely, when a negative resist is used, a part opposite to the positive photoresist mask is provided with a light shielding pattern. Use what you have. In the fourth embodiment, a resolution inspection pattern 70 is used.
However, it can also be formed for a multilayer film as described in Example 2, and similarly, as described in Example 3, it can be formed for a single film and a multilayer. It is also possible to form both for membranes.

露光装置を用いたパターニングにおける問題として、成形した配線等の断線がある。こ
の断線という問題は露光装置の解像度の劣化に伴って増加するものではないが、露光やエ
ッチングを行なう条件によって突発的に発生するものである。そこで露光に関する検査と
いう観点からは、この断線についての検査も行なえる方がよく、この実施例では、解像度
検査用パターンと同様の技術を使って断線検査用パターンを提供している。断線は、多層
構造の上層のように段差の多い面上に形成される層に対して発生しやすい。従って、断線
を確認する検査パターン80は、実施例2の解像度検査用パターンと同様に多層構造をな
す上層の導電層により形成される。図15は実施例5に係る検査パターンを示すものであ
り、図15Aは平面図、図15Bは図15AのXVB部分の拡大図、図15Cは図15BのX
VC−XVC線断面図である。
As a problem in patterning using an exposure apparatus, there is disconnection of a molded wiring or the like. The problem of disconnection does not increase as the resolution of the exposure apparatus deteriorates, but it suddenly occurs depending on the conditions for exposure and etching. Therefore, from the viewpoint of inspection relating to exposure, it is better to be able to inspect this disconnection. In this embodiment, a disconnection inspection pattern is provided using the same technique as the resolution inspection pattern. The disconnection is likely to occur for a layer formed on a surface with many steps, such as an upper layer of a multilayer structure. Therefore, the inspection pattern 80 for confirming the disconnection is formed of an upper conductive layer having a multilayer structure, like the resolution inspection pattern of the second embodiment. FIG. 15 shows an inspection pattern according to the fifth embodiment, FIG. 15A is a plan view, FIG. 15B is an enlarged view of a portion XVB in FIG. 15A, and FIG. 15C is an X in FIG.
It is VC-XVC sectional view taken on the line.

本実施例5に係る検査パターン80は、図15に示すように、所定距離離間して配設さ
れた第1端子81及び第2端子82と、これら第1、第2端子81、82間に配設される
金属パターンの電極83と、から構成されている。このうち、電極83は第1、第2端子
81、82を電気的に接続するものであり、ほぼ矩形波状にパターニングされた導電膜か
らなる。
As shown in FIG. 15, the test pattern 80 according to the fifth embodiment includes a first terminal 81 and a second terminal 82 that are spaced apart from each other by a predetermined distance, and the first and second terminals 81 and 82. And an electrode 83 of a metal pattern to be disposed. Among these, the electrode 83 is for electrically connecting the first and second terminals 81 and 82 and is made of a conductive film patterned in a substantially rectangular wave shape.

第1、第2端子81、82間には、電極83の延在方向に向かって延びる第1パターン
である導電膜パターン84と、第2パターンであるアモルファスシリコン層85と、が設
けられている。また、この導電膜パターン84は図5C〜図5Eの工程においてゲート絶
縁膜(37、38)に対応する絶縁膜86により被覆されており、アモルファスシリコン
層85は絶縁膜86を介して導電膜パターン84上に配設されている。なお、上述の導電
膜パターン84は、図5Aの工程において透明基板11の表面全体に形成される導電物質
層36をフォトリソグラフィー法によってパターニングして形成されたものであり、ゲー
ト電極G、補助容量線33、補助容量電極33a及びゲート配線17と同時に形成された
ものである。また、アモルファスシリコン層85は図5F及び図5Gの工程において形成
されるTFTの半導体層34と同時に形成されたものである。
Between the first and second terminals 81 and 82, a conductive film pattern 84 as a first pattern extending in the extending direction of the electrode 83 and an amorphous silicon layer 85 as a second pattern are provided. . The conductive film pattern 84 is covered with an insulating film 86 corresponding to the gate insulating films (37, 38) in the steps of FIGS. 5C to 5E, and the amorphous silicon layer 85 is connected to the conductive film pattern via the insulating film 86. 84. The conductive film pattern 84 described above is formed by patterning the conductive material layer 36 formed on the entire surface of the transparent substrate 11 by the photolithography method in the step of FIG. 5A. It is formed at the same time as the line 33, the auxiliary capacitance electrode 33 a and the gate wiring 17. The amorphous silicon layer 85 is formed simultaneously with the TFT semiconductor layer 34 formed in the steps of FIGS. 5F and 5G.

検査パターン80は導電膜パターン84、アモルファスシリコン層85及び絶縁膜86
が形成された状態で、検査パターン80形成用のマスクを用いたフォトリソグラフィー法
によって形成されるものである。この際用いられるマスクは、ポジ型のフォトレジストを
使用する場合は第1、第2端子81、82及び電極83部分が遮光されるパターンを備え
ているものを使用し、逆にネガ型のフォトレジストを使用する場合はポジ型のものとは逆
に遮光されるパターンを備えているものを使用する。このようなマスクを用いて検査パタ
ーン80を形成する際には、先ず検査パターン80を形成する部分に導体膜(図示省略)
を形成し、この導体膜を上述のマスクを用いてパターニングして形成する。検査パターン
80をこのように形成することで、電極83は導電膜パターン84、絶縁膜86及びアモ
ルファスシリコン層85からなる多層膜部分を横断するように略矩形波状に配設されてい
る。
The inspection pattern 80 includes a conductive film pattern 84, an amorphous silicon layer 85, and an insulating film 86.
Is formed by a photolithography method using a mask for forming the inspection pattern 80. When using a positive type photoresist, the mask used at this time is a mask having a pattern in which the first and second terminals 81 and 82 and the electrode 83 are shielded from light. In the case of using a resist, a resist having a light shielding pattern is used in contrast to a positive type. When the inspection pattern 80 is formed using such a mask, a conductor film (not shown) is first formed on a portion where the inspection pattern 80 is formed.
The conductor film is formed by patterning using the above-described mask. By forming the inspection pattern 80 in this way, the electrode 83 is arranged in a substantially rectangular wave shape so as to cross the multilayer film portion composed of the conductive film pattern 84, the insulating film 86 and the amorphous silicon layer 85.

上述の構成を備える検査パターン80により露光装置のモニタリングを行う際には、第
1、第2端子81、82間の導通状態を確認すればよい。この確認の結果、導通状態であ
れば電極83は良好に形成されており、非導通状態であれば電極83は段差部分87等で
膜切れが生じていることが分かる。この検査パターン80による検査は、表示領域内の構
造物の断線を直接的に検査するものではない。しかし、各構造物を成形する条件をどの基
板でも同一に設定したとしても、実際の製造工程では基板表面の状態や装置内の状況によ
って微妙にその条件が異なるため、基板毎に断線の発生率が異なる。従って、この検査パ
ターン80で断線を検知した場合、表示領域内の配線等にも断線が生じている可能性があ
るため、更に詳しい検査を行い、効率よく問題箇所を把握することができる。なお、この
実施例では第1、第2端子81、82をそれぞれ個々に設けたものを示したが、一方の端
子を解像度検査用パターンの共通端子と兼用する構成でもよい。
When monitoring the exposure apparatus using the inspection pattern 80 having the above-described configuration, the conduction state between the first and second terminals 81 and 82 may be confirmed. As a result of this confirmation, it can be seen that the electrode 83 is well formed when in the conductive state, and that the electrode 83 has a film breakage at the stepped portion 87 or the like when in the non-conductive state. The inspection by the inspection pattern 80 does not directly inspect the disconnection of the structure in the display area. However, even if the conditions for molding each structure are set to be the same for all substrates, the actual production process has subtle differences depending on the state of the substrate surface and the conditions in the equipment. Is different. Therefore, when disconnection is detected by this inspection pattern 80, there is a possibility that disconnection has occurred in the wiring or the like in the display area. Therefore, a more detailed inspection can be performed and the problem location can be grasped efficiently. In this embodiment, the first and second terminals 81 and 82 are individually provided. However, one terminal may also be used as a common terminal for the resolution inspection pattern.

以下には、本発明の他の変形例として、基板上に形成される絶縁膜の耐圧試験を行うこ
とが可能な検査パターン90を実施例6として説明する。例えば、導電膜、絶縁膜、導電
膜の3層構造のとき、絶縁膜には2つの導電膜を確実に絶縁する役割が求められるが、各
層を成膜するときの条件や各層の形状などにより、この絶縁膜による十分な絶縁機能が発
揮できず、2つの導電膜がショートしてしまうことがある。この現象は露光装置の解像度
の劣化により増加するものではないが、こうした現象の検査機能がある方が望ましい。こ
の実施例では、解像度検知用パターンを作成するときと同じ技術を使ってこの検査パター
ンを作成している。図16は実施例6の検査パターンを示す図であり、図16Aは平面図
、図16BはXVIB部分の拡大図、図16CはXVIC−XVIC線断面図である。
Hereinafter, as another modified example of the present invention, a test pattern 90 capable of performing a pressure resistance test of an insulating film formed on a substrate will be described as a sixth embodiment. For example, in the case of a three-layer structure of a conductive film, an insulating film, and a conductive film, the insulating film is required to reliably insulate two conductive films, but depending on the conditions when forming each layer, the shape of each layer, etc. The sufficient insulating function of the insulating film cannot be exhibited, and the two conductive films may be short-circuited. Although this phenomenon does not increase due to the deterioration of the resolution of the exposure apparatus, it is desirable to have an inspection function for such a phenomenon. In this embodiment, the inspection pattern is created by using the same technique as that for creating the resolution detection pattern. 16A and 16B are diagrams showing an inspection pattern of Example 6, FIG. 16A is a plan view, FIG. 16B is an enlarged view of the XVIB portion, and FIG. 16C is a cross-sectional view taken along the line XVIC-XVIC.

例えば、走査線などを形成するとき、走査線を構成する導電物質層上にレジストを塗布
し、露光装置で露光した後、エッチングにより所定の形状のパターンを成形するが、露光
装置の照射時間と状態により導電物質層とレジスト間の密着性が異なる。このとき、密着
性が高すぎると導電物質層とレジストの間にエッチング液が浸透しにくくなり、成形され
た層の側面が逆テーパー状になりやすい。こうした逆テーパーを有する走査線を覆うよう
に絶縁膜を成膜しても、パターンの角部で絶縁膜が薄膜になってしまう。走査線と交差す
るように信号線を形成するとき、その交差部分で絶縁膜が薄膜になっていると、絶縁膜の
耐圧性が弱く、この絶縁膜に絶縁破壊が起こり、走査線と信号線がショートすることがあ
る。このような絶縁破壊が起こりやすい構成を検査パターンでも再現し、この検査パター
ンで短絡が起こっているかどうかを見ることによって、表示領域内の構造物についても同
様に絶縁破壊が起こっている可能性が高いかどうかを判断することができる。
For example, when forming a scanning line or the like, a resist is applied onto the conductive material layer constituting the scanning line, and after exposure with an exposure apparatus, a pattern with a predetermined shape is formed by etching. The adhesion between the conductive material layer and the resist differs depending on the state. At this time, if the adhesiveness is too high, the etching solution does not easily permeate between the conductive material layer and the resist, and the side surface of the formed layer tends to be reversely tapered. Even if an insulating film is formed so as to cover the scanning line having such a reverse taper, the insulating film becomes a thin film at the corners of the pattern. When the signal line is formed so as to intersect the scanning line, if the insulating film is thin at the intersection, the insulation film has a low withstand voltage, and dielectric breakdown occurs in the insulating film, and the scanning line and the signal line May be short-circuited. Such a structure that is likely to cause dielectric breakdown is also reproduced in the test pattern, and by checking whether or not a short circuit has occurred in this test pattern, there is a possibility that the dielectric breakdown is also occurring in the structure in the display area as well. It can be judged whether it is high.

実施例6の検査パターン90は、図16に示すように、所定距離離間して配設された第
1端子91及び第2端子92と、これら第1、第2端子91、92間に配設される一対の
くし歯状電極対93と、一対のくし歯状電極対93を構成する2つのくし歯状電極96、
97を第1、第2端子91、92にそれぞれ電気的に接続する第1、第2配線94、95
と、から構成されている。なお、本実施例6の検査パターン90は実施例1〜4に示した
ものと異なり、1つのくし歯状電極対93のみ備えている。
As shown in FIG. 16, the inspection pattern 90 of the sixth embodiment is arranged between a first terminal 91 and a second terminal 92 that are spaced apart from each other by a predetermined distance, and between the first and second terminals 91 and 92. A pair of comb-like electrodes 93, and two comb-like electrodes 96 constituting the pair of comb-like electrodes 93,
First and second wirings 94 and 95 for electrically connecting 97 to the first and second terminals 91 and 92, respectively.
And is composed of. Note that the inspection pattern 90 of the sixth embodiment is different from those shown in the first to fourth embodiments, and includes only one comb-like electrode pair 93.

本実施例6の検査パターン90は、そのくし歯状電極対93のくし歯状電極96、97
のくし歯部分96a、97aが絶縁膜98を介して一部重なるように配置されている。詳
しくは、第3電極であるくし歯状電極96、第1端子91及び第1配線94は、図5Aの
工程において透明基板11の表面全体に形成される導電物質層36をフォトリソグラフィ
ー法によってパターニングして形成されたものであり、ゲート電極G、補助容量線33、
補助容量電極33a及びゲート配線17と同時に形成されたものである。そして、このよ
うに形成された一方のくし歯状電極96、第1端子91及び第1配線94のうち、一方の
くし歯状電極96は絶縁膜98によりその表面が被覆される。
The inspection pattern 90 of the sixth embodiment has comb-like electrodes 96, 97 of the comb-like electrode pair 93.
The comb teeth portions 96 a and 97 a are arranged so as to partially overlap with each other through the insulating film 98. In detail, the comb-like electrode 96, the first terminal 91, and the first wiring 94, which are the third electrodes, are formed by patterning the conductive material layer 36 formed on the entire surface of the transparent substrate 11 by the photolithography method in the process of FIG. 5A. Gate electrode G, auxiliary capacitance line 33,
It is formed at the same time as the auxiliary capacitance electrode 33 a and the gate wiring 17. Of the one comb-like electrode 96, the first terminal 91, and the first wiring 94 formed in this way, the surface of one comb-like electrode 96 is covered with an insulating film 98.

第4電極であるくし歯状電極97、第2端子92及び第2配線95は、絶縁膜98が形
成された後にパターニングされる。なお、このパターニングの際には、他方のくし歯状電
極97のくし歯部分97aが既にパターニングされた一方のくし歯状電極96に一部重な
るようにする。また、このパターニングは、図6Aの工程においてTFTのソース電極S
、ドレイン電極D、信号線32及びソース配線18(図1参照)の形成と同時に形成され
る。
The comb-like electrode 97, the second terminal 92, and the second wiring 95 as the fourth electrode are patterned after the insulating film 98 is formed. In this patterning, the comb-tooth portion 97a of the other comb-tooth electrode 97 is partially overlapped with the already-patterned one comb-tooth electrode 96. This patterning is performed in the TFT source electrode S in the process of FIG. 6A.
The drain electrode D, the signal line 32, and the source wiring 18 (see FIG. 1) are formed at the same time.

一方のくし歯状電極96、第1端子91及び第1配線94は、図17Aに示すようなマ
スクのパターンによりパターニングされる。また、他方のくし歯状電極97、第2端子9
2及び第2配線95は、図17Bに示すマスクを用いてパターニングされる。なお、図1
7A及び図17Bに示すマスクのパターンをポジ型のフォトレジストを用いて形成する場
合には、一方のくし歯状電極96、第1端子91及び第1配線94、及び、他方のくし歯
状電極97、第2端子92及び第2配線95部分が遮光されるパターンのものを使用し、
ネガ型のフォトレジストを用いて形成する場合には、ポジ型のフォトレジスト用のマスク
とは逆の遮光がなされるパターンのものを使用する。
One comb-like electrode 96, the first terminal 91, and the first wiring 94 are patterned by a mask pattern as shown in FIG. 17A. The other comb-like electrode 97 and the second terminal 9
The second and second wirings 95 are patterned using the mask shown in FIG. 17B. Note that FIG.
When the mask pattern shown in FIG. 7A and FIG. 17B is formed using a positive photoresist, one comb-like electrode 96, the first terminal 91 and the first wiring 94, and the other comb-like electrode. 97, the second terminal 92 and the second wiring 95 portion is used in a light shielding pattern,
In the case of forming using a negative photoresist, a pattern having a light shielding opposite to that of a positive photoresist mask is used.

このようにして形成された検査パターン90を用いて耐圧試験を行う際には、一方の端
子、例えば第1端子91に電圧を印加し、この電圧を徐々に上昇させて第2端子92から
の出力を検知する。すなわち、第1端子91に印加された電圧が検査パターン90の耐電
圧を超えて絶縁膜98を絶縁破壊させ、第2端子92に電圧が出力されたときの第1端子
91に印加された電圧を測定することにより、アレイ基板AR上に形成される各種配線の
耐電圧を知ることができるようになる。
When performing a withstand voltage test using the inspection pattern 90 formed in this way, a voltage is applied to one terminal, for example, the first terminal 91, and this voltage is gradually increased to increase the voltage from the second terminal 92. Detect output. That is, the voltage applied to the first terminal 91 when the voltage applied to the first terminal 91 exceeds the withstand voltage of the test pattern 90 and causes the insulation film 98 to break down and the voltage is output to the second terminal 92. By measuring this, it becomes possible to know the withstand voltage of various wirings formed on the array substrate AR.

なお、上記実施例ではフォトリソグラフィー法に用いる露光装置の解像度検査用パター
ン及び解像度検知方法について述べたが、露光装置のみならずインクジェット方法若しく
はプリント方法によってパターンを作製する際の解像度検査用パターン及び解像度検知方
法としても実施可能である。
In the above embodiment, the pattern for resolution inspection and the resolution detection method of the exposure apparatus used in the photolithography method have been described. However, the pattern and resolution for resolution inspection when the pattern is produced not only by the exposure apparatus but also by the inkjet method or the printing method. It can also be implemented as a detection method.

また、上記実施例1〜4における解像度検査用パターン50A、50B、60、70で
は、複数のくし歯状電極対1a〜51f、61a〜61j、71a〜71fのくし歯部分
同士の間隔及びくし歯部分自体を1〜6μmに可変して設けたものについて説明したが、
くし歯部分同士の間隔のみを1〜6μmに可変して設けてもよい。
Further, in the resolution inspection patterns 50A, 50B, 60, and 70 in the first to fourth embodiments, the intervals between the comb-tooth portions and the comb teeth of the plurality of comb-like electrode pairs 1a to 51f, 61a to 61j, and 71a to 71f. Although the part itself was variably provided to 1 to 6 μm,
Only the interval between the comb portions may be varied to 1 to 6 μm.

なお、本発明の実施例1〜6における検査用パターンは、夫々独立したパネル基板対上
に配置しても、シート基板上に必要数配置してもよい。
It should be noted that the inspection patterns in the first to sixth embodiments of the present invention may be arranged on independent panel substrate pairs or in a necessary number on the sheet substrate.

本発明に係る液晶表示装置の概略平面図である。1 is a schematic plan view of a liquid crystal display device according to the present invention. 図1のII−II線に沿った模式断面図である。It is a schematic cross section along the II-II line of FIG. 図1の液晶表示装置のカラーフィルタ基板を透視して表した1画素分の概略平面図である。FIG. 2 is a schematic plan view of one pixel that is seen through a color filter substrate of the liquid crystal display device of FIG. 1. 図3のIV−IV線断面図である。It is the IV-IV sectional view taken on the line of FIG. 図1の液晶表示装置の1画素分の製造工程を順を追って説明する断面図である。FIG. 2 is a cross-sectional view for sequentially explaining a manufacturing process for one pixel of the liquid crystal display device of FIG. 図5に引き続く図1の液晶表示装置の1画素分の製造工程を順を追って説明する断面図である。FIG. 6 is a cross-sectional view illustrating the manufacturing process for one pixel of the liquid crystal display device of FIG. 1 subsequent to FIG. 5 in order. 実施例1に係る露光装置の解像度検査用パターンの平面図である。6 is a plan view of a resolution inspection pattern of the exposure apparatus according to Embodiment 1. FIG. 実施例2に係る露光装置の解像度検査用パターンの平面図である。6 is a plan view of a resolution inspection pattern of an exposure apparatus according to Embodiment 2. FIG. 図8のIX−IX線に沿った断面図である。It is sectional drawing along the IX-IX line of FIG. 実施例3に係る露光装置の解像度検査用パターンの平面図である。7 is a plan view of a resolution inspection pattern of an exposure apparatus according to Embodiment 3. FIG. 図10のX部分の拡大図である。It is an enlarged view of the X part of FIG. 図10のY部分の拡大図である。It is an enlarged view of the Y part of FIG. 実施例3で使用するマスクのパターンを示す図である。FIG. 6 is a diagram showing a mask pattern used in Example 3; 実施例4の露光装置の解像度検知手段70の平面図である。It is a top view of the resolution detection means 70 of the exposure apparatus of Example 4. 実施例5に係る検査パターンを示すものであり、図15Aは平面図、図15Bは図15AのXVB部分の拡大図、図15Cは図15BのXVC−XVB線断面図である。FIG. 15A is a plan view, FIG. 15B is an enlarged view of a portion XVB in FIG. 15A, and FIG. 15C is a cross-sectional view taken along the line XVC-XVB in FIG. 15B. 実施例6の検査パターンを示す図であり、図16Aは平面図、図16BはXVIB部分の拡大図、図16CはXVIC−XVIC線断面図である。It is a figure which shows the test | inspection pattern of Example 6, FIG. 16A is a top view, FIG. 16B is an enlarged view of the XVIB part, FIG. 16C is XVIC-XVIC sectional view taken on the line. 実施例6で使用するマスクのパターンを示す図である。FIG. 10 is a diagram showing a mask pattern used in Example 6;

符号の説明Explanation of symbols

10:液晶表示装置 12:表示領域 17:ゲート配線 18:ソース配線 31:走
査線 32:信号線 33:補助容量線 33a:補助容量電極 35:画素電極 37
、38:絶縁膜 39:保護絶縁膜 40:層間膜 50A、50B、60、70:(露
光装置の)解像度検査用パターン 51a〜51f、61a〜61j、71a〜71f:
くし歯状電極対 52a〜52f、62a〜62f、72a〜72f:第1配線 53、
63a、63b、73:共通端子 54a〜54f、64a〜64j、74a〜74f:
第2配線 55a〜55f、65a〜65j、75a〜75f:個別端子 56、66:
導電性パターン 57:アモルファスシリコン層 AR:アレイ基板 CF:カラーフィ
ルタ基板
10: liquid crystal display device 12: display area 17: gate wiring 18: source wiring 31: scanning line 32: signal line 33: auxiliary capacitance line 33a: auxiliary capacitance electrode 35: pixel electrode 37
38: Insulating film 39: Protective insulating film 40: Interlayer film 50A, 50B, 60, 70: Patterns for resolution inspection (of the exposure apparatus) 51a to 51f, 61a to 61j, 71a to 71f:
Comb-like electrode pairs 52a to 52f, 62a to 62f, 72a to 72f: first wiring 53,
63a, 63b, 73: Common terminals 54a to 54f, 64a to 64j, 74a to 74f:
Second wiring 55a to 55f, 65a to 65j, 75a to 75f: individual terminals 56 and 66:
Conductive pattern 57: Amorphous silicon layer AR: Array substrate CF: Color filter substrate

Claims (8)

第1電極と第2電極が平行配置された電極対であって、前記第1電極と前記第2電極の
間隔が前記電極対毎に異なっている複数組の電極対パターンと、
共通端子パターンと、
複数個の個別端子パターンと、
前記複数組の電極対のうちの一方側の電極と前記共通端子との間を接続するための第1
配線パターンと、
前記複数組の電極対のうちのそれぞれの他方側の電極と前記複数個の個別端子との間を
接続するための第2配線パターンとを備えたことを特徴とする電気光学装置。
A plurality of electrode pair patterns in which the first electrode and the second electrode are arranged in parallel, and the distance between the first electrode and the second electrode is different for each electrode pair;
A common terminal pattern;
A plurality of individual terminal patterns;
A first for connecting between one electrode of the plurality of electrode pairs and the common terminal
A wiring pattern;
An electro-optical device comprising: a second wiring pattern for connecting between the other electrode of each of the plurality of electrode pairs and the plurality of individual terminals.
前記電極対は、前記第1電極と前記第2電極の夫々の形状がくし歯形状であり、くし歯
部分が互いに離間して対向配置されたくし歯状電極対であることを特徴とする請求項1に
記載の電気光学装置。
2. The electrode pair is a comb-like electrode pair in which each of the first electrode and the second electrode has a comb-like shape, and comb-tooth portions are spaced from each other and opposed to each other. The electro-optical device according to 1.
前記それぞれの電極対は、導電性パターン上に設けられた絶縁膜を介して前記導電性パ
ターンと交差するように形成されていることを特徴とする請求項1に記載の電気光学装置
The electro-optical device according to claim 1, wherein each of the electrode pairs is formed so as to intersect the conductive pattern via an insulating film provided on the conductive pattern.
前記それぞれの電極対は、導電性パターン上に設けられた絶縁膜及び半導体層を介して
前記導電性パターン及び半導体層と交差するように形成されていることを特徴とする請求
項1に記載の電気光学装置。
The said each electrode pair is formed so that it may cross | intersect the said conductive pattern and a semiconductor layer via the insulating film and semiconductor layer which were provided on the conductive pattern. Electro-optic device.
前記電極対は、前記第1、第2電極が互いに蛇行するように配設されていることを特徴
とする請求項1に記載の電気光学装置。
2. The electro-optical device according to claim 1, wherein the electrode pair is disposed so that the first and second electrodes meander.
前記導電性パターンと同時に形成される第1パターンと、前記第1パターン上に積層さ
れる絶縁膜と、前記半導体層と同時に形成されると共に前記第1パターンと重なるように
前記絶縁膜上に形成される第2パターンと、前記電極対と同時に形成されると共に前記第
2パターン上を複数回横断するように配置された金属パターンと、前記金属パターンの両
端に配置された端子を有することを特徴とする請求項4に記載の電気光学装置。
A first pattern formed simultaneously with the conductive pattern, an insulating film stacked on the first pattern, and formed simultaneously with the semiconductor layer and formed on the insulating film so as to overlap the first pattern A second pattern formed at the same time, a metal pattern formed simultaneously with the electrode pair and arranged to traverse the second pattern a plurality of times, and terminals disposed at both ends of the metal pattern. The electro-optical device according to claim 4.
導電性の第3電極と、前記第3電極上に積層される絶縁膜と、前記第3電極と少なくと
も1部分が重なるように前記絶縁膜上に形成された導電性の第4電極と、第3電極の一端
に配置された端子と、第4電極の一端に配置された端子とを有し、前記第3電極と前記第
4電極の一方の電極は前記電極対と同時に形成されることを特徴とする請求項1に記載の
電気光学装置。
A conductive third electrode; an insulating film stacked on the third electrode; a conductive fourth electrode formed on the insulating film so as to overlap at least one portion with the third electrode; A terminal disposed at one end of the three electrodes and a terminal disposed at one end of the fourth electrode, wherein one of the third electrode and the fourth electrode is formed simultaneously with the electrode pair. The electro-optical device according to claim 1.
請求項1〜7のいずれかに記載の電気光学装置を用い、共通端子と複数個の個別端子と
の間の短絡の有無を検知することによって解像度を検知することを特徴とする検査方法。
An inspection method using the electro-optical device according to claim 1 to detect resolution by detecting the presence or absence of a short circuit between a common terminal and a plurality of individual terminals.
JP2007216765A 2006-09-29 2007-08-23 Electrooptic device and inspection method Withdrawn JP2008107794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007216765A JP2008107794A (en) 2006-09-29 2007-08-23 Electrooptic device and inspection method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006267515 2006-09-29
JP2007216765A JP2008107794A (en) 2006-09-29 2007-08-23 Electrooptic device and inspection method

Publications (1)

Publication Number Publication Date
JP2008107794A true JP2008107794A (en) 2008-05-08

Family

ID=39441142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007216765A Withdrawn JP2008107794A (en) 2006-09-29 2007-08-23 Electrooptic device and inspection method

Country Status (1)

Country Link
JP (1) JP2008107794A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302520A (en) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method of the same
CN101833910B (en) * 2009-03-11 2012-11-28 上海天马微电子有限公司 Display device and method for testing array substrate of display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302520A (en) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method of the same
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9397255B2 (en) 2008-05-16 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10580797B2 (en) 2008-05-16 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11133332B2 (en) 2008-05-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11646322B2 (en) 2008-05-16 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer
CN101833910B (en) * 2009-03-11 2012-11-28 上海天马微电子有限公司 Display device and method for testing array substrate of display device

Similar Documents

Publication Publication Date Title
KR101600306B1 (en) Array Substrate for Display Device and Manufacturing Method thereof
EP2878990B1 (en) Display panel for display device
KR100285126B1 (en) Liquid crystal display and method for manufacturing thereof
KR101250122B1 (en) Active matrix substrate and display device having the same
US9252161B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
KR20110054156A (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US10838277B2 (en) Image display device with frame region transistor control line including stacked line layers
US20170139296A1 (en) Display device and method for manufacturing same
KR100490040B1 (en) Liquid crystal display device with two or more shorting bars and method for manufacturing same
JP2008107794A (en) Electrooptic device and inspection method
US20100066968A1 (en) Liquid crystal display panel and method for testing the same
JPH1115016A (en) Liquid crystal display device
JP2010175585A (en) Method for manufacturing electrooptical device, and electrooptical device
JPH1115017A (en) Liquid crystal display device and production therefor
KR100650400B1 (en) array panel of liquid crystal display device and manufacturing method thereof
JPH11119257A (en) Tft substrate and its production
KR100558716B1 (en) Liquid crystal display panel and fabricating method thereof
KR20080008569A (en) Liquid crystal display and method of menufacturing and trimming the same
US20060054889A1 (en) Thin film transistor array panel
KR100558715B1 (en) Liquid crystal display panel and fabricating method thereof
KR100672642B1 (en) Pad array of Liquid Crystal Display Device and method for Forming of the same
KR101346941B1 (en) flat panel display device and manufacturing method thereof
KR100646779B1 (en) Methods for manufacturing thin film transistor array panels
KR101232145B1 (en) substrate for examine liquid crystal display device
KR20070011661A (en) Thin film transistor substrate and method of fabricating the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101102