JP2008107304A - Method and circuit for monitoring abnormality of exciting circuit of yaw rate sensor - Google Patents

Method and circuit for monitoring abnormality of exciting circuit of yaw rate sensor Download PDF

Info

Publication number
JP2008107304A
JP2008107304A JP2006292923A JP2006292923A JP2008107304A JP 2008107304 A JP2008107304 A JP 2008107304A JP 2006292923 A JP2006292923 A JP 2006292923A JP 2006292923 A JP2006292923 A JP 2006292923A JP 2008107304 A JP2008107304 A JP 2008107304A
Authority
JP
Japan
Prior art keywords
circuit
flag
abnormality
level signal
drive level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006292923A
Other languages
Japanese (ja)
Other versions
JP5003101B2 (en
Inventor
Atsuko Yokoyama
敦子 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006292923A priority Critical patent/JP5003101B2/en
Publication of JP2008107304A publication Critical patent/JP2008107304A/en
Application granted granted Critical
Publication of JP5003101B2 publication Critical patent/JP5003101B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and circuit for monitoring abnormality that allows abnormality determination of a failure mode, when a drive level signal input into a drive circuit of a yaw rate sensor element exceeds threshold in a normal range, and also allows abnormality determination of failure mode, when the signal is fixed to a value separated from an ideal reference value in the normal range, in monitoring the abnormality of the exciting circuit of a yaw rate sensor. <P>SOLUTION: In the abnormality monitoring method of the exciting circuit 10 of the yaw rate sensor, the circuit for monitoring the abnormality detects a behavior, where the drive level signal S, that is output from an integrator 13 to the drive circuit 14 for driving the sensor element 15 of the exciting circuit 10, becomes higher than the threshold TH1, after power is turned on; and when this behavior is not detected, a flag for abnormality determination of the exciting circuit 10 is to be output. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ヨーレートセンサの励振回路の異常を監視するための方法、及び、その監視をするための回路構成に関するものである。   The present invention relates to a method for monitoring an abnormality of an excitation circuit of a yaw rate sensor, and a circuit configuration for monitoring the method.

従来、自動車等に搭載されるヨーレートセンサは、励振回路にてヨーレートのセンサ素子を振動させ、その速度と加わったヨーレートによって生じるコリオリ力の大きさをもってヨーレートを検出することとしている。   2. Description of the Related Art Conventionally, a yaw rate sensor mounted on an automobile or the like vibrates a sensor element of a yaw rate with an excitation circuit, and detects the yaw rate based on the speed and the magnitude of the Coriolis force generated by the added yaw rate.

そして、一般的に、前記センサ素子の振動の速度を一定に安定させるために、励振回路の駆動回路にて振動の周波数、及び、振幅が一定となるように制御している。より具体的には、図8に示す励振回路40を用いて説明すると、検出される振幅41と、振幅の目標値42の差を積分器43を用いてフィードバックし、駆動回路44に入力する駆動レベル信号S(例えば、電圧値)を制御して、センサ素子45の周波数、及び、振幅を一定とするようにしている。   In general, in order to stabilize and stabilize the vibration speed of the sensor element, the drive circuit of the excitation circuit is controlled so that the vibration frequency and amplitude are constant. More specifically, using the excitation circuit 40 shown in FIG. 8, the difference between the detected amplitude 41 and the target value 42 of the amplitude is fed back using the integrator 43 and input to the drive circuit 44. The level signal S (for example, voltage value) is controlled so that the frequency and amplitude of the sensor element 45 are constant.

また、特許文献1では、第一・第二の閾値を設け、車両が停車しているときは、第一の閾値をもとにヨーレートの異常判定を行い、車両が発進したことを検出したときは、前記第一の閾値よりも低い第二の閾値をもとに異常判定を行うものとしている。   Further, in Patent Document 1, when the first and second threshold values are set and the vehicle is stopped, the abnormality of the yaw rate is determined based on the first threshold value, and it is detected that the vehicle has started. The abnormality determination is performed based on a second threshold value lower than the first threshold value.

また、特許文献2では、第一・第二・第三の閾値を設け、検出ヨーレートの変化率の大きさが第一の閾値以上となった時点より所定の時間以内に検出ヨーレートの大きさが第二の閾値以上であり、且つ、推定ヨーレートの大きさが第三の閾値未満となった場合にヨーレートセンサの異常判定を行うものとしている。   In Patent Document 2, the first, second, and third thresholds are provided, and the magnitude of the detected yaw rate is within a predetermined time from the point in time when the magnitude of the change rate of the detected yaw rate becomes equal to or greater than the first threshold. If the estimated yaw rate is equal to or greater than the second threshold and the magnitude of the estimated yaw rate is less than the third threshold, abnormality determination of the yaw rate sensor is performed.

以上のように、従来では、閾値の超過をもとに異常判定を行うものであり、図8に示す励振回路40の場合では、前記駆動レベル信号S(電圧値)が或る閾値を超過したことを異常判定回路にて確認することにより、異常判定を行う実施形態が考えられる。即ち、図9に示すように、駆動レベル信号Sについて、理想とされる基準値S0、及び、高低二つの閾値TH1・TH2を設定し、その二つの閾値TH1・TH2の間の範囲を正常範囲Raとし、各閾値TH1・TH2を超えた範囲を異常範囲Rb・Rcと設定する。この設定において、励振回路40が正常であるときは、基準値S0により駆動回路44が駆動されることが理想とされ、この理想に近づけるように、前記積分器43を機能させるものである。そして、駆動レベル信号Sを異常判定回路にてモニターし、例えば、検出値S2については、時間T2にて閾値TH1を超過したときに異常判定をするものである。また、検出値S3については、時間T3にて閾値TH2を超過したときに異常判定をするものである。このような閾値TH1・TH2の超過は、ゴミがセンサ素子と基板の間に挟まる等の障害により、センサ素子の振幅の目標値が得られないといった故障モードが考えられる。   As described above, conventionally, abnormality determination is performed based on an excess of a threshold value. In the case of the excitation circuit 40 shown in FIG. 8, the drive level signal S (voltage value) exceeds a certain threshold value. An embodiment in which an abnormality is determined by confirming this with an abnormality determination circuit is conceivable. That is, as shown in FIG. 9, for the drive level signal S, an ideal reference value S0 and two threshold values TH1 and TH2 are set, and a range between the two threshold values TH1 and TH2 is a normal range. Ra is set, and the range exceeding the respective thresholds TH1 and TH2 is set as the abnormal range Rb and Rc. In this setting, when the excitation circuit 40 is normal, the drive circuit 44 is ideally driven by the reference value S0, and the integrator 43 is caused to function so as to approach this ideal. The drive level signal S is monitored by an abnormality determination circuit. For example, the detection value S2 is determined to be abnormal when the threshold value TH1 is exceeded at time T2. The detection value S3 is determined to be abnormal when the threshold value TH2 is exceeded at time T3. Such excess of the thresholds TH1 and TH2 may be a failure mode in which the target value of the amplitude of the sensor element cannot be obtained due to a failure such as dust being caught between the sensor element and the substrate.

しかし、検出値S1のように、或る時間T1において、理想の基準値S0から離れた一定電圧値D1にて固着してしまう故障モードが発生することが考えられる。この故障モードは、例えば、励振回路内において、駆動レベル信号Sに関連する回路が、前記正常範囲Ra内の一定電圧値D1がかかるある回路に対して、物理的に短絡してしまった場合に発生することが考えられる。そして、この場合、異常判定回路では、この一定電圧値D1が常に検出されることになるが、この一定電圧値D1は、正常範囲Ra内であるため、異常判定されないままとなってしまう。   However, it is conceivable that a failure mode such as the detection value S1 that is fixed at a certain voltage value D1 that is separated from the ideal reference value S0 occurs at a certain time T1. This failure mode is, for example, when a circuit related to the drive level signal S is physically short-circuited with respect to a certain circuit having a constant voltage value D1 within the normal range Ra in the excitation circuit. It is thought that it occurs. In this case, the abnormality determination circuit always detects the constant voltage value D1, but since the constant voltage value D1 is within the normal range Ra, the abnormality is not determined.

そして、一定電圧値D1にて固着が発生してしまうと、駆動回路44には理想の基準値S0から常に離れた駆動レベル信号S(一定電圧値D1)が入力されることになり、励振回路40内でのフィードバック制御ができないことになる。
特開2000−292435号公報 特開平11−237404号公報
When the fixing occurs at the constant voltage value D1, the drive level signal S (constant voltage value D1) that is always away from the ideal reference value S0 is input to the drive circuit 44, and the excitation circuit The feedback control within 40 is not possible.
JP 2000-292435 A JP-A-11-237404

本発明は、以上のように、ヨーレートセンサの励振回路の異常監視において、ヨーレートのセンサ素子の駆動回路に入力される駆動レベル信号が、正常範囲の閾値を超過した際の故障モードの異常判定を可能とするとともに、正常範囲内における理想の基準値から離れた値に固着した際の故障モードの異常判定をも可能とする異常監視方法、及び、異常監視回路を提案するものである。   As described above, according to the present invention, in the abnormality monitoring of the excitation circuit of the yaw rate sensor, the abnormality determination of the failure mode is performed when the drive level signal input to the drive circuit of the yaw rate sensor element exceeds the normal range threshold. The present invention proposes an abnormality monitoring method and an abnormality monitoring circuit that enable the abnormality determination of the failure mode when it is fixed to a value away from an ideal reference value within the normal range.

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。   The problems to be solved by the present invention are as described above. Next, means for solving the problems will be described.

即ち、請求項1においては、ヨーレートセンサの励振回路の異常監視方法であって、励振回路のセンサ素子を駆動する駆動回路に対し積分器から出力される駆動レベル信号が、電源投入後、一度、或る閾値よりも高くなる挙動を検出することとし、前記挙動が検出されない場合には、励振回路の異常判定のためのフラグを出力することとするものである。   That is, in claim 1, there is provided an abnormality monitoring method for the excitation circuit of the yaw rate sensor, wherein the drive level signal output from the integrator to the drive circuit for driving the sensor element of the excitation circuit is once after the power is turned on. A behavior higher than a certain threshold value is detected, and if the behavior is not detected, a flag for determining an abnormality in the excitation circuit is output.

また、請求項2においては、前記駆動レベル信号について、高低二つの閾値を設け、該駆動レベル信号が前記両閾値間の範囲を超過したときに、励振回路の異常判定のためのフラグを出力することとするものである。   According to a second aspect of the present invention, two threshold values are provided for the drive level signal, and a flag for determining an abnormality in the excitation circuit is output when the drive level signal exceeds a range between the two threshold values. It is something to do.

また、請求項3においては、前記励振回路の電源投入後の前記駆動レベル信号の挙動の検出において利用する閾値と、前記両閾値のうちの高い方の閾値は、同一の値に設定されるものである。   According to a third aspect of the present invention, the threshold used for detecting the behavior of the drive level signal after the excitation circuit is powered on and the higher threshold of the two thresholds are set to the same value. It is.

また、請求項4においては、駆動回路に対し積分器から駆動レベル信号を入力し、センサ素子を励振させる構成とするヨーレートセンサの励振回路の異常監視回路であって、前記駆動レベル信号について、前記励振回路の電源投入後、一度、前記駆動レベル信号が或る閾値よりも高くなる挙動を検出し、前記挙動が検出されない場合には、励振回路の異常判定のためのフラグを出力する固着監視回路を具備することとするものである。   According to a fourth aspect of the present invention, there is provided an abnormality monitoring circuit for an excitation circuit of a yaw rate sensor configured to input a drive level signal from an integrator to the drive circuit to excite the sensor element, and for the drive level signal, Once the excitation circuit is powered on, a sticking monitoring circuit that detects a behavior in which the drive level signal becomes higher than a certain threshold value once and outputs a flag for determining an abnormality of the excitation circuit when the behavior is not detected It is supposed to comprise.

また、請求項5においては、前記異常監視回路は、前記駆動レベル信号が、予め設定される高低二つの閾値間の範囲を超過したときに、励振回路の異常判定のためのフラグを出力する比較回路を具備することとするものである。   Further, in claim 5, the abnormality monitoring circuit outputs a flag for determining abnormality of the excitation circuit when the drive level signal exceeds a range between two preset high and low thresholds. A circuit is provided.

また、請求項6においては、前記固着監視回路での駆動レベル信号の挙動検出にて利用する閾値と、前記比較回路の高い方の閾値は、同一の値に設定され、前記固着監視回路では、前記比較回路からの入力に基づいて、前記駆動レベル信号の挙動検出を行うこととするものである。   According to a sixth aspect of the present invention, the threshold used for detecting the behavior of the drive level signal in the adhesion monitoring circuit and the higher threshold of the comparison circuit are set to the same value. In the adhesion monitoring circuit, Based on the input from the comparison circuit, the behavior of the drive level signal is detected.

本発明の効果として、以下に示すような効果を奏する。   As effects of the present invention, the following effects can be obtained.

請求項1においては、駆動レベル信号が理想の基準値から離れた一定電圧値に固着する故障モードが発生した場合の異常判定が可能となる。   According to the first aspect of the present invention, it is possible to make an abnormality determination when a failure mode occurs in which the drive level signal is fixed to a constant voltage value away from the ideal reference value.

請求項2においては、駆動レベル信号が高低二つの閾値を超過した異常範囲に入った場合の故障モードが発生した場合の異常判定が可能となる。   According to the second aspect of the present invention, it is possible to determine an abnormality when a failure mode occurs when the drive level signal enters an abnormal range that exceeds two threshold values.

請求項3においては、共通の閾値を用いることにより、異常監視ロジックを簡略化できる。   In claim 3, the abnormality monitoring logic can be simplified by using a common threshold value.

請求項4においては、駆動レベル信号が理想の基準値から離れた一定電圧値に固着する故障モードが発生した場合の異常判定が可能となる。   According to the fourth aspect of the present invention, it is possible to determine an abnormality when a failure mode occurs in which the drive level signal is fixed to a constant voltage value that is away from an ideal reference value.

請求項5においては、駆動レベル信号が高低二つの閾値を超過した異常範囲に入った場合の故障モードが発生した場合の異常判定が可能となる。   According to the fifth aspect of the present invention, it is possible to determine an abnormality when a failure mode occurs when the drive level signal enters an abnormal range that exceeds two threshold values.

請求項6においては、共通の閾値を用いることにより、異常監視のための回路構成を簡略化できる。つまり、共通の比較回路(比較器)を用いることで、素子の数を少なくできる。   According to the sixth aspect of the present invention, a circuit configuration for abnormality monitoring can be simplified by using a common threshold value. That is, the number of elements can be reduced by using a common comparison circuit (comparator).

次に、発明の実施の形態を説明する。
本発明の実施の形態は、図1及び図2に示すごとく、ヨーレートセンサの励振回路10の異常監視方法であって、前記励振回路10のセンサ素子15を駆動する駆動回路14に対し積分器13から出力される駆動レベル信号Sが、電源投入後、一度、或る閾値TH1よりも高くなる挙動を検出することとし、前記挙動が検出されない場合には、励振回路10の異常判定のためのフラグを出力することとするものである。
Next, embodiments of the invention will be described.
The embodiment of the present invention is a method for monitoring an abnormality of the excitation circuit 10 of the yaw rate sensor, as shown in FIGS. 1 and 2, and includes an integrator 13 for the drive circuit 14 that drives the sensor element 15 of the excitation circuit 10. The drive level signal S output from the power supply is detected to detect a behavior once higher than a certain threshold value TH1 after the power is turned on. If the behavior is not detected, a flag for determining abnormality of the excitation circuit 10 is detected. Is to be output.

また、図1及び図2に示すごとく、前記駆動レベル信号Sについて、高低二つの閾値TH1・TH2を設け、該駆動レベル信号Sが前記両閾値間の範囲を超過したときに、励振回路10の異常判定のためのフラグを出力することとするものである。   Further, as shown in FIGS. 1 and 2, the drive level signal S is provided with two threshold values TH1 and TH2, and when the drive level signal S exceeds the range between the two threshold values, the excitation circuit 10 A flag for abnormality determination is output.

また、図2に示すごとく、前記励振回路10の電源投入後の前記駆動レベル信号Sの挙動の検出において利用する閾値TH1と、前記両閾値TH1・TH2のうちの高い方の閾値TH1は、同一の値に設定されるものである。   Further, as shown in FIG. 2, the threshold value TH1 used for detecting the behavior of the drive level signal S after the excitation circuit 10 is turned on is the same as the higher threshold value TH1 of the threshold values TH1 and TH2. Is set to the value of.

また、図1及び図2に示すごとく、駆動回路14に対し積分器13から駆動レベル信号Sを入力し、センサ素子15を励振させる構成とするヨーレートセンサの励振回路10の異常監視回路20であって、前記駆動レベル信号Sについて、前記励振回路10の電源投入後、一度、前記駆動レベル信号Sが或る閾値TH1よりも高くなる挙動を検出し、前記挙動が検出されない場合には、励振回路10の異常判定のためのフラグを出力する固着監視回路30を具備することとするものである。   Further, as shown in FIGS. 1 and 2, the abnormality monitoring circuit 20 of the excitation circuit 10 of the yaw rate sensor is configured such that the drive level signal S is input from the integrator 13 to the drive circuit 14 to excite the sensor element 15. Then, for the drive level signal S, after the excitation circuit 10 is powered on, once the behavior that the drive level signal S is higher than a certain threshold TH1 is detected, and the behavior is not detected, the excitation circuit The sticking monitoring circuit 30 that outputs a flag for 10 abnormality determinations is provided.

また、図1及び図2に示すごとく、前記異常監視回路20は、高低二つの閾値TH1・TH2のいずれかを超過したときに、励振回路10の異常判定のためのフラグを出力する比較回路(比較器21・22)を具備することとするものである。   Further, as shown in FIGS. 1 and 2, the abnormality monitoring circuit 20 outputs a flag for determining abnormality of the excitation circuit 10 when either one of the two high and low thresholds TH1 and TH2 is exceeded. Comparators 21 and 22) are provided.

また、図1及び図2に示すごとく、前記固着監視回路30での駆動レベル信号Sの挙動検出にて利用する閾値TH1と、前記比較回路の高い方の閾値TH1は、同一の値に設定され、前記固着監視回路30では、前記比較回路(比較器21)からの入力に基づいて、前記駆動レベル信号Sの挙動検出を行うこととするものである。   As shown in FIGS. 1 and 2, the threshold value TH1 used for detecting the behavior of the drive level signal S in the adhesion monitoring circuit 30 and the higher threshold value TH1 of the comparison circuit are set to the same value. The fixation monitoring circuit 30 detects the behavior of the drive level signal S based on the input from the comparison circuit (comparator 21).

図1に示すごとく、本実施例の励振回路10は、検出される振幅11と、振幅の目標値12の差を積分器13を用いてフィードバックし、駆動回路14に入力する駆動レベル信号S(例えば、電圧値)を制御して、センサ素子15の振幅を一定とするようにしている。   As shown in FIG. 1, the excitation circuit 10 of this embodiment feeds back the difference between the detected amplitude 11 and the target amplitude value 12 using an integrator 13 and inputs it to the drive circuit 14. For example, the amplitude of the sensor element 15 is made constant by controlling the voltage value).

また、図1に示すごとく、前記励振回路10の駆動レベル信号Sは、異常監視回路20に入力され、この異常監視回路20にて、励振回路10の正常判定/異常判定のフラグを生成する。   As shown in FIG. 1, the drive level signal S of the excitation circuit 10 is input to the abnormality monitoring circuit 20, and the abnormality monitoring circuit 20 generates a normal determination / abnormality determination flag of the excitation circuit 10.

ここで、本実施例における正常判定/異常判定とは、図2に示すごとく、駆動レベル信号S5b・S5cが、それぞれ時間T9・T10において閾値TH1・TH2間に設定される正常範囲Raを超過して異常範囲Rb・Rcに入った場合に異常判定をさせることとするものに加え、駆動レベル信号S6が閾値TH1・TH2を超過しない正常範囲Raにある場合であっても、駆動レベル信号Sが理想の基準値S0から離れた一定電圧値D2に固着する故障モードが発生した場合には、異常判定をさせるものである。   Here, the normal determination / abnormality determination in this embodiment means that, as shown in FIG. 2, the drive level signals S5b and S5c exceed the normal range Ra set between the thresholds TH1 and TH2 at times T9 and T10, respectively. In addition to the determination of abnormality when entering the abnormal ranges Rb and Rc, even if the drive level signal S6 is in the normal range Ra that does not exceed the thresholds TH1 and TH2, the drive level signal S is When a failure mode that adheres to a constant voltage value D2 away from the ideal reference value S0 occurs, an abnormality is determined.

そして、このように、前記基準値S0から離れた一定電圧値D2に固着するという故障モードは、例えば、励振回路内において、駆動レベル信号S(S6)に関連する回路が、前記正常範囲Ra内の一定電圧値D2がかかるある回路に対して、物理的に短絡してしまった場合に発生することが考えられる。この場合、駆動レベル信号S(S6)は正常範囲Raにあるため、閾値TH1・TH2の超過のみ基準とするのでは、異常判定をさせることができないことになる。   In this way, the failure mode of fixing to a constant voltage value D2 away from the reference value S0 is, for example, in the excitation circuit, when the circuit related to the drive level signal S (S6) is within the normal range Ra. It can be considered that this occurs when a short circuit is physically short-circuited with respect to a certain circuit having a constant voltage value D2. In this case, since the drive level signal S (S6) is in the normal range Ra, it is impossible to make an abnormality determination by using only the excess of the thresholds TH1 and TH2 as a reference.

そこで、図2に示すごとく、本実施例では、このような、駆動レベル信号S(S6)が正常範囲Raにある場合の故障モードの異常判定を可能とするため、励振回路10の電源投入の際における駆動レベル信号Sの挙動に着目し、その挙動を異常判定の判断基準とするものである。   Therefore, as shown in FIG. 2, in this embodiment, in order to make it possible to determine abnormality in the failure mode when the drive level signal S (S6) is in the normal range Ra, the excitation circuit 10 is turned on. Focusing on the behavior of the drive level signal S at the time, the behavior is used as a judgment criterion for abnormality determination.

即ち、図1に示す励振回路10が正常な場合(前記固着が発生していない場合)では、電源投入の直後では、センサ素子15の振幅がゼロであることから、検出される振幅11と、振幅の目標値12との差は大きくなる。そして、積分器13では、この大きな差に基づいて駆動レベル信号Sの出力を閾値TH1よりも高くし、駆動回路14の出力を高くしてセンサ素子15の振幅を目標値に早く近づけようとする制御が行われる。このように、電源投入直後では、積分器13の出力が高くなるものであり、ここでの駆動レベル信号Sの値は、積分器13で生成される電圧値のうち、最高レベルの電圧値Dmaxに対応することになり、閾値TH1を超える挙動が確認されることになるものである。   That is, when the excitation circuit 10 shown in FIG. 1 is normal (when the sticking has not occurred), the amplitude of the sensor element 15 is zero immediately after the power is turned on. The difference from the target value 12 of the amplitude becomes large. Based on this large difference, the integrator 13 makes the output of the drive level signal S higher than the threshold value TH1 and increases the output of the drive circuit 14 so as to make the amplitude of the sensor element 15 quickly approach the target value. Control is performed. Thus, immediately after the power is turned on, the output of the integrator 13 becomes high, and the value of the drive level signal S here is the highest voltage value Dmax among the voltage values generated by the integrator 13. Therefore, the behavior exceeding the threshold value TH1 is confirmed.

そして、図2に示すごとく、励振回路10が正常である場合における、電源投入直後の駆動レベル信号S5の挙動は、電源投入時から時間T7の期間に現れるため、この挙動を検出することにより、励振回路10が正常であることを確認することができる。尚、この時間T7は、励振回路10の構成や、後述の異常監視回路20の構成に依存することになる。   As shown in FIG. 2, when the excitation circuit 10 is normal, the behavior of the drive level signal S5 immediately after power-on appears in the period of time T7 from the time of power-on. Therefore, by detecting this behavior, It can be confirmed that the excitation circuit 10 is normal. This time T7 depends on the configuration of the excitation circuit 10 and the configuration of an abnormality monitoring circuit 20 described later.

これとは逆に、図2に示すごとく、励振回路10内において、物理的なショートが発生し、駆動レベル信号S6のように、理想の基準値S0からずれた一定電圧値D2に固着してしまった故障モードの場合では、電源投入時から立ち上がって一定電圧値D2にて固着してしまうことになる。   On the contrary, as shown in FIG. 2, a physical short circuit occurs in the excitation circuit 10, and it is fixed to a constant voltage value D2 that deviates from the ideal reference value S0 as in the drive level signal S6. In the case of the fault mode, the power supply starts up and is fixed at a constant voltage value D2.

以上のことから、図2に示すごとく、本実施例では、駆動レベル信号Sが、電源投入後に一度、正常範囲Raよりも高い側の異常範囲Rbに入ったことに基づいて、励振回路10の正常判定をさせることとするものである。また、前記高い側の異常範囲Rbから正常範囲Raに戻った後は、前記正常範囲Ra内にあるときに、正常判定をさせることとするものである。   From the above, as shown in FIG. 2, in this embodiment, the drive level signal S once enters the abnormal range Rb higher than the normal range Ra after the power is turned on. It is assumed that normality is determined. Further, after returning from the higher abnormal range Rb to the normal range Ra, the normal determination is made when the normal range Ra is present.

以上に述べた電源投入時における正常判定を可能にすべく、図1に示すごとくの異常監視回路20の構成とするものである。この異常監視回路20は、前記駆動レベル信号Sの電圧値と前記正常範囲Raの高い側の閾値TH1を比較する比較器21や、前記駆動レベル信号Sの電圧値と前記正常範囲Raの低い側の閾値TH2を比較する比較器22等、を具備し、図2に示すごとく、駆動レベル信号Sが閾値TH1・TH2の間となる正常範囲Raにある場合では、正常判定のためのフラグを出力し、前記閾値TH1・TH2を超過した異常範囲Rb・Rcにある場合には、異常判定のためのフラグを出力するようにしている。   In order to enable normality determination at power-on as described above, the abnormality monitoring circuit 20 is configured as shown in FIG. The abnormality monitoring circuit 20 includes a comparator 21 that compares the voltage value of the drive level signal S and the threshold value TH1 on the higher side of the normal range Ra, and the voltage value of the drive level signal S and the lower side of the normal range Ra. A comparator 22 for comparing the threshold TH2 of the output signal, and as shown in FIG. 2, when the drive level signal S is in the normal range Ra between the thresholds TH1 and TH2, a flag for normality determination is output. In the abnormal range Rb / Rc exceeding the threshold values TH1 and TH2, a flag for determining the abnormality is output.

また、図1に示すごとく、異常監視回路20には、前記比較器21・22の出力のフラグが入力されるORゲート23が設けられている。さらに、異常監視回路20には、ORゲート23の出力のフラグと、固着監視回路30の出力のフラグが入力されるORゲート24が設けられている。   As shown in FIG. 1, the abnormality monitoring circuit 20 is provided with an OR gate 23 to which an output flag of the comparators 21 and 22 is inputted. Further, the abnormality monitoring circuit 20 is provided with an OR gate 24 to which an output flag of the OR gate 23 and an output flag of the adhesion monitoring circuit 30 are input.

また、図1に示すごとく、前記比較器21の出力Aは、固着監視回路30に入力される。この固着監視回路30は、ラッチ回路を形成するフリップフロップ31等を具備し、図2に示すごとく、電源投入時から時間T7の期間における駆動レベル信号Sの挙動を捉え、駆動レベル信号S5のように、一度、高い側の閾値TH1を超過して異常範囲Rbに入った場合には、異常監視回路20から正常判定のためのフラグを出力させるためのフラグを出力し、前記期間において異常範囲Rbに入らなかった場合には、異常監視回路20から異常判定のためのフラグを出力させるためのフラグを出力するようにしている。   Further, as shown in FIG. 1, the output A of the comparator 21 is input to the adhesion monitoring circuit 30. The sticking monitoring circuit 30 includes a flip-flop 31 and the like that form a latch circuit, and as shown in FIG. 2, captures the behavior of the drive level signal S during the period of time T7 from when the power is turned on, like the drive level signal S5. In addition, once the threshold value TH1 on the higher side is exceeded and the abnormal range Rb is entered, a flag for outputting a flag for normality determination is output from the abnormality monitoring circuit 20, and the abnormal range Rb is output during the period. If not, a flag for outputting a flag for abnormality determination is output from the abnormality monitoring circuit 20.

また、図1に示すごとく、前記フリップフロップ31においては、クロックCKが入力され、また、入力Dについての出力Qと、出力Qの反転出力QXが出力されるようになっている。また、異常監視回路20の電源投入の際には、その都度、リセットRが入力されてリセットが行われるようになっている。   As shown in FIG. 1, the flip-flop 31 receives a clock CK, and outputs an output Q for the input D and an inverted output QX of the output Q. In addition, every time the abnormality monitoring circuit 20 is turned on, a reset R is input and reset is performed.

また、図1に示すごとく、前記固着監視回路30には、ORゲート33が設けられており、このORゲート33には、前記比較器21の出力のフラグAと、前記出力QのフラグCが入力され、その出力のフラグEが、入力Dとしてフリップフロップ31に入力されるようになっている。   As shown in FIG. 1, the sticking monitoring circuit 30 is provided with an OR gate 33. The OR gate 33 has an output flag A of the comparator 21 and a flag C of the output Q. An input flag E is input to the flip-flop 31 as an input D.

また、図1に示すごとく、固着監視回路30には、前記比較器21の出力のフラグAのノイズを除去するためのローパスフィルタ32が設けられている。   As shown in FIG. 1, the adhesion monitoring circuit 30 is provided with a low-pass filter 32 for removing the noise of the flag A output from the comparator 21.

以上のように構成した異常監視回路20の動作について説明する。図3に示すタイムチャートは、異常監視回路20、固着監視回路30の各点にて出力されるフラグ(Hi/Lo)について示すものであり、時間の経過に沿って説明すると、まず、図2に示す駆動レベル信号S5の挙動が示される場合では、電源投入時から時間T4の期間では、駆動レベル信号S5は異常範囲Rcにあるため、図3に示すごとく、比較器22からのフラグBはHiとなる。また、前記フリップフロップ31においては、電源投入時にリセットがされて出力QのフラグCはLoであり、比較器21のフラグAはLoであるから、ORゲート33の出力のフラグE(入力D)はLoになる。また、反転出力QXのフラグFは、入力D(フラグE)の反対のHiとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグAがLo、フラグBがHiであることからHiとなる。そして、ORゲート24からは、フラグF(Hi)とフラグG(Hi)とで、HiのフラグHが出力される。このように、電源投入時から時間T4の間では、異常判定のためのフラグHはHiとして出力される。   The operation of the abnormality monitoring circuit 20 configured as described above will be described. The time chart shown in FIG. 3 shows the flags (Hi / Lo) output at each point of the abnormality monitoring circuit 20 and the adhesion monitoring circuit 30, and will be described along with the passage of time. First, FIG. When the behavior of the drive level signal S5 shown in FIG. 3 is shown, the drive level signal S5 is in the abnormal range Rc during the period of time T4 from when the power is turned on, so that the flag B from the comparator 22 is set as shown in FIG. Hi. Since the flip-flop 31 is reset when the power is turned on and the flag C of the output Q is Lo and the flag A of the comparator 21 is Lo, the output flag E (input D) of the OR gate 33 Becomes Lo. The flag F of the inverted output QX is input to the OR gate 24 as Hi opposite to the input D (flag E). The flag G output from the OR gate 23 is Hi because the flag A is Lo and the flag B is Hi. The OR gate 24 outputs a high flag H with the flag F (Hi) and the flag G (Hi). As described above, the flag H for abnormality determination is output as Hi during the time T4 from when the power is turned on.

次に、図1乃至図3において、時間T4から時間T5の間について説明すると、この間は、駆動レベル信号S5は正常範囲Ra内にあるため、比較器21・22の出力のフラグA・Bは、ともにLoとなる。また、ORゲート33においては、フラグAのLoと、記憶された出力QのフラグCのLoにより、フラグEはLoとなる。このため、反転出力QXのフラグFは、入力D(フラグE)の反対のHiとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグA・BがLoであるから、Loとなる。そして、ORゲート24からは、フラグF(Hi)とフラグG(Lo)とで、HiのフラグHが出力される。このように、時間T4から時間T5の間では、異常判定のためのフラグHはHiとして出力される。   Next, in FIG. 1 to FIG. 3, the period from time T4 to time T5 will be described. During this period, the drive level signal S5 is in the normal range Ra, so the flags A and B of the outputs of the comparators 21 and 22 are Both become Lo. In the OR gate 33, the flag E becomes Lo due to Lo of the flag A and Lo of the flag C of the stored output Q. Therefore, the flag F of the inverted output QX is input to the OR gate 24 as Hi opposite to the input D (flag E). The flag G output from the OR gate 23 is Lo because the flags A and B are Lo. The OR gate 24 outputs a high flag H with the flag F (Hi) and the flag G (Lo). Thus, the flag H for abnormality determination is output as Hi between the time T4 and the time T5.

次に、図1乃至図3において、時間T5から時間T6の間について説明すると、この間は、駆動レベル信号S5は閾値TH1を超過して異常範囲Rb内にあるため、比較器21の出力のフラグAはHi、比較器22の出力のフラグBは、Loとなる。また、ORゲート33においては、フラグAのHiと、記憶された出力QのフラグCのLoが入力され、出力のフラグEはHiとなる。このため、反転出力QXのフラグFは、入力D(フラグE)の反対のLoとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグAがHi、フラグBがLoであるから、Hiとなる。そして、ORゲート24からは、フラグF(Lo)とフラグG(Hi)とで、HiのフラグHが出力される。このように、時間T5から時間T6の間では、異常判定のためのフラグHはHiとして出力される。   Next, in FIG. 1 to FIG. 3, the period from time T5 to time T6 will be described. During this period, the drive level signal S5 exceeds the threshold value TH1 and is in the abnormal range Rb. A is Hi, and the output flag B of the comparator 22 is Lo. In the OR gate 33, Hi of the flag A and Lo of the stored flag C of the output Q are input, and the output flag E becomes Hi. Therefore, the flag F of the inverted output QX is input to the OR gate 24 as Lo opposite to the input D (flag E). The flag G output from the OR gate 23 is Hi because the flag A is Hi and the flag B is Lo. The OR gate 24 outputs a high flag H with a flag F (Lo) and a flag G (Hi). Thus, the flag H for abnormality determination is output as Hi between the time T5 and the time T6.

次に、図1乃至図3において、時間T6から時間T7の期間について説明すると、駆動レベル信号S5は正常範囲Ra内にあるため、比較器21・22の出力のフラグA・Bは、ともにLoとなる。また、ORゲート33においては、フラグAのLoと、記憶された出力QのフラグCのHiにより、フラグEはHiとなる。このため、反転出力QXのフラグFは、入力D(フラグE)の反対のLoとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグA・BがLoであるから、Loとなる。そして、ORゲート24からは、フラグF(Lo)とフラグG(Lo)とで、LoのフラグHが出力される。このように、時間T6から時間T7の期間では、異常判定のためのフラグHはLoとして出力される。   Next, the period from time T6 to time T7 will be described with reference to FIGS. 1 to 3. Since the drive level signal S5 is within the normal range Ra, the flags A and B of the outputs of the comparators 21 and 22 are both Lo. It becomes. In the OR gate 33, the flag E becomes Hi due to the Lo of the flag A and the Hi of the flag C of the stored output Q. Therefore, the flag F of the inverted output QX is input to the OR gate 24 as Lo opposite to the input D (flag E). The flag G output from the OR gate 23 is Lo because the flags A and B are Lo. The OR gate 24 outputs a Lo flag H with a flag F (Lo) and a flag G (Lo). Thus, in the period from time T6 to time T7, the flag H for abnormality determination is output as Lo.

以上のように、図2に示すごとく、励振回路10が正常で、駆動レベル信号S5が、電源投入後から或る時間T7の期間において、一度、正常範囲Raよりも高い側の異常範囲Rbに入った時には、図3に示すごとく、ORゲート24からの出力のフラグHは、一度Hiになった後にLoとなることになる。そして、このフラグHのHi、Loの挙動を、図1に示すように、異常判定回路50にて判定することにより、異常判定を行うことができることとなる。尚、前記時間T7の値は、励振回路10、異常監視回路20、固着監視回路30の設計に応じて適宜設計されるものである。   As described above, as shown in FIG. 2, the excitation circuit 10 is normal, and the drive level signal S5 once enters the abnormal range Rb higher than the normal range Ra in a certain time T7 after the power is turned on. When entering, as shown in FIG. 3, the flag H of the output from the OR gate 24 becomes Hi after it becomes Hi once. Then, abnormality determination can be performed by determining the behavior of Hi and Lo of the flag H by the abnormality determination circuit 50 as shown in FIG. Note that the value of the time T7 is appropriately designed according to the design of the excitation circuit 10, the abnormality monitoring circuit 20, and the adhesion monitoring circuit 30.

また、図1に示すごとく、前記フリップフロップ31は、電源投入の際にはリセットされることになるため、前記フラグHの電源投入後の挙動は、電源投入の度に現れることになることから、異常判定回路50においては、電源投入の度に異常判定を実施することができることとなる。   Further, as shown in FIG. 1, the flip-flop 31 is reset when the power is turned on, so the behavior of the flag H after the power is turned on appears every time the power is turned on. In the abnormality determination circuit 50, abnormality determination can be performed every time the power is turned on.

一方、図2の駆動レベル信号S6のように、電圧が理想の基準値S0からずれた一定電圧値D2に固着してしまった場合についての各フラグのタイムチャートは、図4に示すごとくとなる。まず、電源投入時から時間T4の期間では、駆動レベル信号S5は異常範囲Rcにあるため、比較器22からのフラグBはHiとなる。また、前記フリップフロップ31においては、電源投入時にリセットがされて出力QのフラグCはLoであり、比較器21のフラグAはLoであるから、ORゲート33の出力のフラグE(入力D)はLoになる。また、反転出力QXのフラグFは、入力D(フラグE)の反対のHiとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグAがLo、フラグBがHiであることからHiとなる。そして、ORゲート24からは、フラグF(Hi)とフラグG(Hi)とで、HiのフラグHが出力される。このように、電源投入時から時間T4の間では、異常判定のためのフラグHはHiとして出力される。   On the other hand, the time chart of each flag when the voltage is fixed at a constant voltage value D2 deviating from the ideal reference value S0 as in the drive level signal S6 in FIG. 2 is as shown in FIG. . First, in the period of time T4 from when the power is turned on, since the drive level signal S5 is in the abnormal range Rc, the flag B from the comparator 22 becomes Hi. Since the flip-flop 31 is reset when the power is turned on and the flag C of the output Q is Lo and the flag A of the comparator 21 is Lo, the output flag E (input D) of the OR gate 33 Becomes Lo. The flag F of the inverted output QX is input to the OR gate 24 as Hi opposite to the input D (flag E). The flag G output from the OR gate 23 is Hi because the flag A is Lo and the flag B is Hi. The OR gate 24 outputs a high flag H with the flag F (Hi) and the flag G (Hi). As described above, the flag H for abnormality determination is output as Hi during the time T4 from when the power is turned on.

次に、図1、図2、図4において、時間T4以降について説明すると、駆動レベル信号S56正常範囲Ra内にあるため、比較器21・22の出力のフラグA・Bは、ともにLoとなる。また、ORゲート33においては、フラグAのLoと、記憶された出力QのフラグCのLoにより、フラグEはLoとなる。このため、反転出力QXのフラグFは、入力D(フラグE)の反対のHiとしてORゲート24に入力される。また、ORゲート23の出力のフラグGは、フラグA・BがLoであるから、Loとなる。そして、ORゲート24からは、フラグF(Hi)とフラグG(Lo)とで、HiのフラグHが出力される。このように、時間T4以降では、異常判定のためのフラグHはHiとして出力され続ける。   Next, in FIG. 1, FIG. 2 and FIG. 4, the time T4 and after will be described. Since the drive level signal S56 is within the normal range Ra, the flags A and B of the outputs of the comparators 21 and 22 are both Lo. . In the OR gate 33, the flag E becomes Lo due to Lo of the flag A and Lo of the flag C of the stored output Q. Therefore, the flag F of the inverted output QX is input to the OR gate 24 as Hi opposite to the input D (flag E). The flag G output from the OR gate 23 is Lo because the flags A and B are Lo. The OR gate 24 outputs a high flag H with the flag F (Hi) and the flag G (Lo). Thus, after time T4, the flag H for abnormality determination continues to be output as Hi.

このように、図4に示すごとく、電圧が理想の基準値S0からずれた一定電圧値D2に固着してしまった場合では、図1に示すフラグHは、常にHiとなるため、異常判定回路50において、このフラグHのHiの状態を認識することにより、異常判定を行うことができる。   Thus, as shown in FIG. 4, when the voltage is fixed at a constant voltage value D2 deviating from the ideal reference value S0, the flag H shown in FIG. At 50, an abnormality determination can be made by recognizing the Hi state of the flag H.

さらに、前記異常監視回路20から出力されるフラグHについては、図1及び図2に示すごとく、時間T5から時間T6において駆動レベル信号S5が異常範囲Rbに入る正常挙動の場合に前記フラグHがHiとなる他、例えば、駆動レベル信号S5bに示すように時間T9において再び異常範囲Rbに入ったとき、または、駆動レベル信号S5cに示すように時間T10において再び異常範囲Rcに入ったときにおいても同様にHiとなる。このため、前記異常判定回路50においては、時間T5から時間T6におけるフラグHのHiについては、異常判定をしないこととし、電源投入時から或る規定の時間T8が経過後にフラグHがHiになったときにのみ、異常判定をすることとする構成とする。この構成により、図1に示す異常監視回路20、固着監視回路30の構成により、電源投入時から時間T7においては、固着による故障モードの異常判定を実施することができ、時間T7を経過した後は、駆動レベル信号Sが閾値TH1・TH2を超過した際の異常判定を実施することがきる。つまりは、二つの故障モードの異常判定の両方を実現できることになる。   Further, as shown in FIGS. 1 and 2, the flag H output from the abnormality monitoring circuit 20 is set when the drive level signal S5 is in a normal behavior that enters the abnormal range Rb from time T5 to time T6. In addition to becoming Hi, for example, when the abnormal range Rb is entered again at time T9 as indicated by the drive level signal S5b, or when the abnormal range Rc is entered again at time T10 as indicated by the drive level signal S5c. Similarly, it becomes Hi. For this reason, the abnormality determination circuit 50 does not perform abnormality determination on the Hi of the flag H from the time T5 to the time T6, and the flag H becomes Hi after a predetermined time T8 has elapsed since the power was turned on. The configuration is such that the abnormality determination is performed only when With this configuration, with the configuration of the abnormality monitoring circuit 20 and the sticking monitoring circuit 30 shown in FIG. 1, it is possible to determine the failure mode failure due to sticking at time T7 from the time the power is turned on, and after the time T7 has elapsed. Can perform abnormality determination when the drive level signal S exceeds the threshold values TH1 and TH2. That is, both abnormality determinations of the two failure modes can be realized.

この点に関連し、図2に示す駆動レベル信号S5bの挙動に対応する各フラグのタイムチャートは、図5に示すごとくとなる。まず、図2に示すごとく、時間T8から時間T9の間では、駆動レベル信号S5bは、正常範囲Ra内にあるため、図5に示すごとく、比較器21・22の出力のフラグA・BはともにLoとなり、ORゲート23の出力のフラグGはLoとなる。また、ORゲート33において、フラグCは、記憶されたHi(出力Q)であり、前記フラグAはLoであるから、出力のフラグEはHiとなり、反転出力のフラグFはLoとなる。そして、ORゲート24からは、フラグG(Lo)とフラグF(Lo)とで、LoのフラグHが出力される。このフラグH(Lo)をもって、図1に示す異常判定回路50においては、正常判定がなされることとする。   In relation to this point, the time chart of each flag corresponding to the behavior of the drive level signal S5b shown in FIG. 2 is as shown in FIG. First, as shown in FIG. 2, since the drive level signal S5b is within the normal range Ra between time T8 and time T9, the flags A and B of the outputs of the comparators 21 and 22 are shown in FIG. Both become Lo, and the output flag G of the OR gate 23 becomes Lo. In the OR gate 33, since the flag C is the stored Hi (output Q) and the flag A is Lo, the output flag E is Hi and the inverted output flag F is Lo. The OR gate 24 outputs a Lo flag H with a flag G (Lo) and a flag F (Lo). With this flag H (Lo), the abnormality determination circuit 50 shown in FIG. 1 makes a normal determination.

そして、図2に示すごとく、時間T9になると、駆動レベル信号S5bは、異常範囲Rbに入るため、図5に示すごとく、比較器21の出力のフラグAはHiとなる一方、比較器22の出力のフラグBはLoとなり、ORゲート23の出力のフラグGはHiとなる。また、ORゲート33において、フラグCは、記憶されたHi(出力Q)であり、前記フラグAはHiであるから、出力のフラグEはHiとなり、反転出力のフラグFはLoとなる。そして、ORゲート24からは、フラグG(Hi)とフラグF(Lo)とで、HiのフラグHが出力される。このフラグ(Hi)をもって、図1に示す異常判定回路50においては、異常判定がなされることとする。   As shown in FIG. 2, at time T9, the drive level signal S5b enters the abnormal range Rb. Therefore, as shown in FIG. 5, the output flag A of the comparator 21 becomes Hi, while the comparator 22 The output flag B becomes Lo, and the output flag G of the OR gate 23 becomes Hi. In the OR gate 33, since the flag C is the stored Hi (output Q) and the flag A is Hi, the output flag E is Hi and the inverted output flag F is Lo. The OR gate 24 outputs a high flag H with the flag G (Hi) and the flag F (Lo). With this flag (Hi), the abnormality determination circuit 50 shown in FIG. 1 makes an abnormality determination.

また、同様に、図2に示す駆動レベル信号S5cの挙動に対応する各フラグのタイムチャートは、図6に示すごとくとなる。まず、図2に示すごとく、時間T8から時間T10の間では、駆動レベル信号S5cは、正常範囲Ra内にあるため、図6に示すごとく、比較器21・22の出力のフラグA・BはともにLoとなり、ORゲート23の出力のフラグGはLoとなる。また、ORゲート33において、フラグCは、記憶されたHi(出力Q)であり、前記フラグAはLoであるから、出力のフラグEはHiとなり、反転出力のフラグFはLoとなる。そして、ORゲート24からは、フラグG(Lo)とフラグF(Lo)とで、LoのフラグHが出力される。このフラグH(Lo)をもって、図1に示す異常判定回路50においては、正常判定がなされることとする。   Similarly, the time chart of each flag corresponding to the behavior of the drive level signal S5c shown in FIG. 2 is as shown in FIG. First, as shown in FIG. 2, since the drive level signal S5c is within the normal range Ra between time T8 and time T10, the flags A and B of the outputs of the comparators 21 and 22 are shown in FIG. Both become Lo, and the output flag G of the OR gate 23 becomes Lo. In the OR gate 33, since the flag C is the stored Hi (output Q) and the flag A is Lo, the output flag E is Hi and the inverted output flag F is Lo. The OR gate 24 outputs a Lo flag H with a flag G (Lo) and a flag F (Lo). With this flag H (Lo), the abnormality determination circuit 50 shown in FIG. 1 makes a normal determination.

そして、図2に示すごとく、時間T10になると、駆動レベル信号S5cは、異常範囲Rcに入るため、図6に示すごとく、比較器21の出力のフラグAはLoとなる一方、比較器22の出力のフラグBはHiとなり、ORゲート23の出力のフラグGはHiとなる。また、ORゲート33において、フラグCは、記憶されたHi(出力Q)であり、前記フラグAはLoであるから、出力のフラグEはHiとなり、反転出力のフラグFはLoとなる。そして、ORゲート24からは、フラグG(Hi)とフラグF(Lo)とで、HiのフラグHが出力される。このフラグ(Hi)をもって、図1に示す異常判定回路50においては、異常判定がなされることとする。   As shown in FIG. 2, at time T10, the drive level signal S5c enters the abnormal range Rc, so that the output flag A of the comparator 21 becomes Lo as shown in FIG. The output flag B becomes Hi, and the output flag G of the OR gate 23 becomes Hi. In the OR gate 33, since the flag C is the stored Hi (output Q) and the flag A is Lo, the output flag E is Hi and the inverted output flag F is Lo. The OR gate 24 outputs a high flag H with the flag G (Hi) and the flag F (Lo). With this flag (Hi), the abnormality determination circuit 50 shown in FIG. 1 makes an abnormality determination.

他方、図2に示す駆動レベル信号S5aの挙動に対応する各フラグのタイムチャートは、図8に示すごとくとなる。即ち、図2に示すごとく、時間T8以降では、駆動レベル信号S5aは、正常範囲Ra内にあるため、図8に示すごとく、比較器21・22の出力のフラグA・BはともにLoとなり、ORゲート23の出力のフラグGはLoとなる。また、ORゲート33において、フラグCは、記憶されたHi(出力Q)であり、前記フラグAはLoであるから、出力のフラグEはHiとなり、反転出力のフラグFはLoとなる。そして、ORゲート24からは、フラグG(Lo)とフラグF(Lo)とで、LoのフラグHが出力される。このフラグH(Lo)をもって、図1に示す異常判定回路50においては、正常判定がなされることとする。   On the other hand, the time chart of each flag corresponding to the behavior of the drive level signal S5a shown in FIG. 2 is as shown in FIG. That is, as shown in FIG. 2, after time T8, the drive level signal S5a is within the normal range Ra, so that the flags A and B of the outputs of the comparators 21 and 22 are both Lo as shown in FIG. The output flag G of the OR gate 23 is Lo. In the OR gate 33, since the flag C is the stored Hi (output Q) and the flag A is Lo, the output flag E is Hi and the inverted output flag F is Lo. The OR gate 24 outputs a Lo flag H with a flag G (Lo) and a flag F (Lo). With this flag H (Lo), the abnormality determination circuit 50 shown in FIG. 1 makes a normal determination.

以上のように、本実施例によれば、図2に示すごとく、電源投入時から或る一定の時間T8が経過した後において、駆動レベル信号S5b・S5cのような異常な挙動が生じた場合において、異常判定を実施することができる。   As described above, according to the present embodiment, as shown in FIG. 2, when an abnormal behavior such as the drive level signals S5b and S5c occurs after a certain time T8 has elapsed since the power was turned on. In, abnormality determination can be performed.

実施例1の励振回路、異常監視回路、固着監視回路について示す図。FIG. 3 is a diagram illustrating an excitation circuit, an abnormality monitoring circuit, and an adhesion monitoring circuit according to the first embodiment. 駆動レベル信号の挙動について説明する図。The figure explaining the behavior of a drive level signal. 正常時における回路の各フラグについて示すタイムチャート。The time chart shown about each flag of the circuit at the time of normal. 駆動レベル信号が固着した異常時における回路の各フラグについて示すタイムチャート。The time chart shown about each flag of a circuit at the time of abnormality which the drive level signal stuck. 或る時間経過後において駆動レベル信号が高い側の異常範囲に入った異常時における回路の各フラグについて示すタイムチャート。The time chart shown about each flag of a circuit at the time of abnormality which the drive level signal entered into the abnormal range of the high side after a certain time progress. 或る時間経過後において駆動レベル信号が低い側の異常範囲に入った異常時における回路の各フラグについて示すタイムチャート。The time chart shown about each flag of a circuit at the time of abnormality which the drive level signal entered into the abnormal range of the low side after progress for a certain time. 或る時間経過後において正常時における回路の各フラグについて示すタイムチャート。The time chart shown about each flag of the circuit at the normal time after a certain time progress. 従来の励振回路の構成について示す図。The figure shown about the structure of the conventional excitation circuit. 閾値による異常判定の概念について示す図。The figure shown about the concept of the abnormality determination by a threshold value.

符号の説明Explanation of symbols

10 励振回路
11 振幅
12 目標値
13 積分器
14 駆動回路
15 センサ素子
20 異常監視回路
21 比較器
22 比較器
23 ORゲート
24 ORゲート
30 固着監視回路
31 フリップフロップ
32 ローパスフィルタ
33 ORゲート
50 異常判定回路
DESCRIPTION OF SYMBOLS 10 Excitation circuit 11 Amplitude 12 Target value 13 Integrator 14 Drive circuit 15 Sensor element 20 Abnormality monitoring circuit 21 Comparator 22 Comparator 23 OR gate 24 OR gate 30 Sticking monitoring circuit 31 Flip-flop 32 Low pass filter 33 OR gate 50 Abnormality determination circuit

Claims (6)

励振回路のセンサ素子を駆動する駆動回路に対し積分器から出力される駆動レベル信号が、電源投入後、一度、或る閾値よりも高くなる挙動を検出することとし、前記挙動が検出されない場合には、励振回路の異常判定のためのフラグを出力する、ヨーレートセンサの励振回路の異常監視方法。   When the drive level signal output from the integrator to the drive circuit that drives the sensor element of the excitation circuit detects a behavior once higher than a certain threshold after power-on, and the behavior is not detected Is a method for monitoring the abnormality of the excitation circuit of the yaw rate sensor, which outputs a flag for determining abnormality of the excitation circuit. 前記駆動レベル信号について高低二つの閾値を設け、該駆動レベル信号が前記両閾値間の範囲を超過したときに、励振回路の異常判定のためのフラグを出力する、ことを特徴とする、請求項1に記載のヨーレートセンサの励振回路の異常監視方法。   The drive level signal is provided with two threshold values, and when the drive level signal exceeds a range between the two threshold values, a flag for determining an abnormality in the excitation circuit is output. The abnormality monitoring method for the excitation circuit of the yaw rate sensor according to 1. 前記励振回路の電源投入後の前記駆動レベル信号の挙動の検出において利用する閾値と、前記両閾値のうちの高い方の閾値は、同一の値に設定される、ことを特徴とする、請求項2に記載のヨーレートセンサの励振回路の異常監視方法。   The threshold value used in detection of the behavior of the drive level signal after the excitation circuit is powered on and the higher threshold value of the two threshold values are set to the same value. 3. An abnormality monitoring method for an excitation circuit of a yaw rate sensor according to 2. 駆動回路に対し積分器から駆動レベル信号を入力し、センサ素子を励振させる構成とするヨーレートセンサの励振回路の異常監視回路であって、前記駆動レベル信号について、前記励振回路の電源投入後、一度、前記駆動レベル信号が或る閾値よりも高くなる挙動を検出し、前記挙動が検出されない場合には、励振回路の異常判定のためのフラグを出力する固着監視回路を具備する、ヨーレートセンサの励振回路の異常監視回路。   An abnormality monitoring circuit for an excitation circuit of a yaw rate sensor configured to input a drive level signal from an integrator to the drive circuit to excite the sensor element, and for the drive level signal, once the excitation circuit is powered on Excitation of a yaw rate sensor comprising a sticking monitoring circuit that detects a behavior in which the drive level signal is higher than a certain threshold value and outputs a flag for determining an abnormality in the excitation circuit when the behavior is not detected. Circuit abnormality monitoring circuit. 前記異常監視回路は、前記駆動レベル信号が、予め設定される高低二つの閾値間の範囲を超過したときに、励振回路の異常判定のためのフラグを出力する比較回路を具備する、ことを特徴とする、請求項4に記載のヨーレートセンサの励振回路の異常監視回路。   The abnormality monitoring circuit includes a comparison circuit that outputs a flag for determining an abnormality of the excitation circuit when the drive level signal exceeds a range between two preset high and low thresholds. An abnormality monitoring circuit for an excitation circuit of a yaw rate sensor according to claim 4. 前記固着監視回路での駆動レベル信号の挙動検出にて利用する閾値と、前記比較回路の高い方の閾値は、同一の値に設定され、前記固着監視回路では、前記比較回路からの入力に基づいて、前記駆動レベル信号の挙動検出を行う、ことを特徴とする、請求項5に記載のヨーレートセンサの励振回路の異常監視回路。
The threshold used for detecting the behavior of the drive level signal in the adhesion monitoring circuit and the higher threshold of the comparison circuit are set to the same value, and the adhesion monitoring circuit is based on the input from the comparison circuit. 6. The abnormality monitoring circuit for an excitation circuit of a yaw rate sensor according to claim 5, wherein the behavior of the drive level signal is detected.
JP2006292923A 2006-10-27 2006-10-27 Abnormality monitoring method and abnormality monitoring circuit for excitation circuit of yaw rate sensor Expired - Fee Related JP5003101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292923A JP5003101B2 (en) 2006-10-27 2006-10-27 Abnormality monitoring method and abnormality monitoring circuit for excitation circuit of yaw rate sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292923A JP5003101B2 (en) 2006-10-27 2006-10-27 Abnormality monitoring method and abnormality monitoring circuit for excitation circuit of yaw rate sensor

Publications (2)

Publication Number Publication Date
JP2008107304A true JP2008107304A (en) 2008-05-08
JP5003101B2 JP5003101B2 (en) 2012-08-15

Family

ID=39440758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292923A Expired - Fee Related JP5003101B2 (en) 2006-10-27 2006-10-27 Abnormality monitoring method and abnormality monitoring circuit for excitation circuit of yaw rate sensor

Country Status (1)

Country Link
JP (1) JP5003101B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010133806A (en) * 2008-12-03 2010-06-17 Hitachi Automotive Systems Ltd Physical quantity sensor and control device of physical quantity sensor
EP2455712A1 (en) * 2009-10-01 2012-05-23 Panasonic Corporation Inertial sensor
CN107884595A (en) * 2016-12-29 2018-04-06 比亚迪股份有限公司 Vehicle, speed acquisition device and its self-checking unit and self checking method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237404A (en) * 1998-02-20 1999-08-31 Toyota Motor Corp Fault decision device for yaw rate sensor
JP2000088578A (en) * 1998-09-10 2000-03-31 Matsushita Electric Ind Co Ltd Angular speed sensor
JP2000292435A (en) * 1999-04-07 2000-10-20 Nissan Motor Co Ltd Device for detecting failure in yaw rate sensor
JP2005201652A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Angular velocity sensor
JP2006112949A (en) * 2004-10-15 2006-04-27 Denso Corp Sensor circuit in oscillation-type angular velocity sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11237404A (en) * 1998-02-20 1999-08-31 Toyota Motor Corp Fault decision device for yaw rate sensor
JP2000088578A (en) * 1998-09-10 2000-03-31 Matsushita Electric Ind Co Ltd Angular speed sensor
JP2000292435A (en) * 1999-04-07 2000-10-20 Nissan Motor Co Ltd Device for detecting failure in yaw rate sensor
JP2005201652A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Angular velocity sensor
JP2006112949A (en) * 2004-10-15 2006-04-27 Denso Corp Sensor circuit in oscillation-type angular velocity sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010133806A (en) * 2008-12-03 2010-06-17 Hitachi Automotive Systems Ltd Physical quantity sensor and control device of physical quantity sensor
EP2455712A1 (en) * 2009-10-01 2012-05-23 Panasonic Corporation Inertial sensor
EP2455712A4 (en) * 2009-10-01 2015-01-14 Panasonic Corp Inertial sensor
CN107884595A (en) * 2016-12-29 2018-04-06 比亚迪股份有限公司 Vehicle, speed acquisition device and its self-checking unit and self checking method

Also Published As

Publication number Publication date
JP5003101B2 (en) 2012-08-15

Similar Documents

Publication Publication Date Title
US9778711B2 (en) Control device and reset system utilizing the same
JP5003101B2 (en) Abnormality monitoring method and abnormality monitoring circuit for excitation circuit of yaw rate sensor
JP2008295128A (en) Microcomputer for motor control, and its control method
JP2007232460A (en) State detecting device for acceleration sensor
WO2010004684A1 (en) Semiconductor integrated circuit
US7323841B2 (en) Method and apparatus for detecting multiple overcurrent thresholds using a single comparator device
JP5358195B2 (en) Motor drive circuit
JP2005094938A (en) Inverter
JP4543869B2 (en) Sensor circuit in vibration type angular velocity sensor
JP2007263889A (en) Rotation angle detector
US9584052B2 (en) Driving system, apparatus and method for spindle motor
JP2006074908A (en) Control circuit for power semiconductor device and control integrated circuit
JP2010133330A (en) Fan monitoring controller
JP4303716B2 (en) Load drive circuit and abnormality detection method thereof
JP2001304871A (en) Abnormality diagnosing device for angular velocity sensor
JP5266799B2 (en) Variable speed control device for motor
JP2006269930A (en) Pulse control circuit
JP2007306351A (en) Power-on reset circuit
JP2006105900A (en) Sensor circuit
JP2008111786A (en) Sensor circuit equipped with abnormality detection circuit for performing self-diagnosis
KR101422919B1 (en) Motor driving apparatus, and operating method thereof
JP5509132B2 (en) Electromagnetic flow meter
WO2015053012A1 (en) Detection apparatus
JP4555277B2 (en) Duty solenoid device
JP5315830B2 (en) Motor rotation abnormality detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees