JP2008092611A - Inverter device - Google Patents

Inverter device Download PDF

Info

Publication number
JP2008092611A
JP2008092611A JP2006266836A JP2006266836A JP2008092611A JP 2008092611 A JP2008092611 A JP 2008092611A JP 2006266836 A JP2006266836 A JP 2006266836A JP 2006266836 A JP2006266836 A JP 2006266836A JP 2008092611 A JP2008092611 A JP 2008092611A
Authority
JP
Japan
Prior art keywords
phase
command value
reactor
voltage
boost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006266836A
Other languages
Japanese (ja)
Inventor
Sadao Shinohara
貞夫 篠原
Yuma Fujii
勇馬 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2006266836A priority Critical patent/JP2008092611A/en
Publication of JP2008092611A publication Critical patent/JP2008092611A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inverter device which reduces losses of reactors and switching elements, and suppresses the deterioration of the efficiency of a motor. <P>SOLUTION: In the inverter device 1 having an inverter circuit which is connected to a load composed of a plurality of phases, the inverter device comprises, at each phase, a boosting circuit 6U constituted of: the first reactor connected to the positive electrode end side of a DC power supply 2; the second reactor connected to the negative electrode side of the DC power supply; a first capacitor connected between the input end of the first reactor and the output end of the second reactor; and a second capacitor connected between the output end of the first reactor and the input end of the second reactor. At the output end side of each boosting circuit, the switching element at the positive side and the switching element at the negative side are connected in series, a series circuit formed by connecting each switching element and a diode in parallel is connected to the output end side, and the load is connected to the connecting point of the switching elements of the series circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、直流電源を昇圧する昇圧回路を有するインバータ装置に関する。   The present invention relates to an inverter device having a booster circuit that boosts a DC power supply.

ハイブリッド自動車、燃料電池車両や電動車両などでは、電動機(以下、モータ)により、駆動力が生成され、車軸に伝達される。車両の走行状態に応じた最適な駆動力を得るために、直流電源の電源電圧を昇圧回路により、所望の電圧に昇圧し、該昇圧電圧に基づき、モータの駆動力を得ている。   In hybrid vehicles, fuel cell vehicles, electric vehicles, and the like, a driving force is generated by an electric motor (hereinafter referred to as a motor) and transmitted to an axle. In order to obtain an optimum driving force according to the running state of the vehicle, the power supply voltage of the DC power supply is boosted to a desired voltage by a booster circuit, and the driving force of the motor is obtained based on the boosted voltage.

高出力及び高効率を実現する昇圧回路として、特許文献1に記載されたインピーダンス(Z)ソース昇圧回路が提案されている。Zソース昇圧回路は、直流電源2の正極端側に接続された第1リアクタと、直流電源の負極端側に接続された第2リアクタと、第1リアクタの入力端と第2リアクタの出力端との間に接続された第1コンデンサと、第1リアクタの出力端と第2リアクタの入力端との間に接続された第2コンデンサとを備えて構成される。そして、インバータ回路が昇圧回路の出力側に接続される。   As a booster circuit that realizes high output and high efficiency, an impedance (Z) source booster circuit described in Patent Document 1 has been proposed. The Z source booster circuit includes a first reactor connected to the positive electrode end side of the DC power source 2, a second reactor connected to the negative electrode end side of the DC power source, an input end of the first reactor, and an output end of the second reactor. And a second capacitor connected between the output terminal of the first reactor and the input terminal of the second reactor. An inverter circuit is connected to the output side of the booster circuit.

インバータ回路は、U,V,W相について、IGBT素子(Insulated Gate Bipolar mode Transistor)(スイッチング素子)とフリーホイルダイオードとを逆並列接続したIGBTモジュールが三相インバータ回路の各アームを構成する。上アーム(ハイ側)を構成するIGBTモジュールと下アーム(ロー側)を構成するIGBTモジュールは直列接続されて三相インバータ回路を構成する。従来、昇圧回路はインバータ回路のU,V,W相に共通に設けられていた。インバータ回路は、キャリア周期毎に、U相,V相,W相について、各相電流が目標電流に一致するように、パルス幅変調(PWM)方式により制御される。   In the inverter circuit, for the U, V, and W phases, an IGBT module in which an IGBT element (Insulated Gate Bipolar mode Transistor) (switching element) and a free wheel diode are connected in reverse parallel constitutes each arm of the three-phase inverter circuit. The IGBT module constituting the upper arm (high side) and the IGBT module constituting the lower arm (low side) are connected in series to constitute a three-phase inverter circuit. Conventionally, the booster circuit is provided in common for the U, V, and W phases of the inverter circuit. The inverter circuit is controlled by a pulse width modulation (PWM) system so that each phase current matches the target current for the U phase, the V phase, and the W phase for each carrier cycle.

Zソース昇圧回路は、U,W,Wのいずれかの相の上下のアームが短絡するショート期間において、第1及び第2リアクタの充電による磁気エネルギーの蓄積、並びに第1及び第2コンデンサの放電を行った後、U,V,W相の全ての上又は下アームが短絡するゼロベクトル期間や、PWM制御による通電期間において、第1及び第2リアクタの放電並びに第1及び第2コンデンサの充電を行うことにより昇圧する。このとき、ショート期間、ゼロベクトル期間及び通電期間において、第1及び第2リアクタに電流が流れる。昇圧電圧を大きくする場合は、ショート期間を長くする。従来、昇圧回路の目標昇圧電圧Voは、U,V,W相に共通、例えば、Vo={(Vd2+(Vq2)}1/2に設定されていた。但し、Vdはd軸目標電圧、Vqはq軸目標電圧である。
米国特許出願公開第2003/0231518号公報
The Z source booster circuit accumulates magnetic energy by charging the first and second reactors and discharges the first and second capacitors during a short period in which the upper and lower arms of any of U, W, and W are short-circuited. In the zero vector period in which all the upper and lower arms of the U, V, and W phases are short-circuited, and in the energization period by PWM control, the first and second reactors are discharged and the first and second capacitors are charged. To increase the pressure. At this time, current flows through the first and second reactors in the short period, the zero vector period, and the energization period. When increasing the boost voltage, the short period is lengthened. Conventionally, the target boost voltage Vo * of the booster circuit has been set to be common to the U, V, and W phases, for example, Vo * = {(Vd * ) 2 + (Vq * ) 2 )} 1/2 . However, Vd * is a d-axis target voltage, and Vq * is a q-axis target voltage.
US Patent Application Publication No. 2003/0231518

しかしながら、従来の昇圧回路には、U,V,W相に共通の昇圧指令値Voに基づき昇圧されていたことから次のような問題があった。
(1)昇圧指令値Voを大きくするには、ショート期間を長くする必要があるが、ショート期間には第1及び第2リアクタに充電電流が流れるとともに、ショート期間が長いと、第1及び第2リアクタの充電電流が大きくなり、第1及び第2リアクタの抵抗による損失が大きくなるという問題点がある。また、通電期間及びゼロベクトル期間には、第1及び第2リアクタに放電電流が流れるが、昇圧電圧Voが大きいと、第1及び第2リアクタの放電電流が大きくなり、第1及び第2リアクタの抵抗による損失が大きくなるという問題点がある。従来、昇圧指令電圧VoがU,V,Wに共通の高電圧であったことから、第1及び第2リアクタの抵抗による損失が大きくなるという問題点がある。特に、損失は電流の2乗に比例することから、電流が大きくなるとそれだけ損失が大きくなる。損失により第1及び第2リアクタが発熱するという問題点がある。
(2)インバータ回路のスイッチング素子は、パルス幅変調方式によりON/OFF制御される。スイッチング素子がON/OFFされると、スイッチング素子の端子電圧と電流が共に非飽和領域を通過して、中間的な値をとるので、その間における素子のスイッチング損失が発生する。このスイッチング損失は、昇圧電圧Voが大きくなると、より大きくなるが、上述したように、昇圧指令値Voが大きなものとなることから、昇圧電圧Voが大きくなり、スイッチング損失が大きくなるという問題がある。通常、ショート期間は、U,V,W相のPWM制御パターンが変更となるタイミングで変更となる相の上下のアームを短絡させることにより設けられるが、ショートすると、昇圧電圧Voが大きいと、より大きなショート電流が流れて、スイッチング損失は大きなものとなる。
(3)インバータ回路には、負荷としてモータが接続されるが、式(1)で示される以下のリップル電流Iripがモータの相電流に含まれる。
However, the conventional booster circuit has the following problems because it is boosted based on the boost command value Vo * common to the U, V, and W phases.
(1) To increase the boost command value Vo * , it is necessary to lengthen the short period. In the short period, the charging current flows through the first and second reactors. There is a problem that the charging current of the second reactor is increased, and the loss due to the resistance of the first and second reactors is increased. In addition, during the energization period and the zero vector period, a discharge current flows through the first and second reactors. However, when the boosted voltage Vo is large, the discharge currents of the first and second reactors increase, and the first and second reactors There is a problem that the loss due to the resistance increases. Conventionally, since the boost command voltage Vo * is a high voltage common to U, V, and W, there is a problem that loss due to resistance of the first and second reactors becomes large. In particular, since the loss is proportional to the square of the current, the loss increases as the current increases. There is a problem that the first and second reactors generate heat due to loss.
(2) The switching element of the inverter circuit is ON / OFF controlled by a pulse width modulation method. When the switching element is turned ON / OFF, both the terminal voltage and current of the switching element pass through the non-saturation region and take an intermediate value, and thus switching loss of the element occurs between them. This switching loss increases as the boosted voltage Vo increases. However, as described above, since the boost command value Vo * increases, there is a problem that the boosted voltage Vo increases and the switching loss increases. is there. Normally, the short period is provided by short-circuiting the upper and lower arms of the phase to be changed at the timing when the U, V, and W phase PWM control patterns are changed. A large short circuit current flows and the switching loss becomes large.
(3) Although a motor is connected to the inverter circuit as a load, the following ripple current Irip shown by the equation (1) is included in the phase current of the motor.

Irip=(Vo−Vemf)/L ・・・ (1)
但し、Voは昇圧電圧、Vemfはモータの回転数に比例してモータコイルに発生する逆起電圧、Lはモータコイルのインダクタンスである。従来、昇圧電圧VoはU,V,W相に共通の高電圧であることから、昇圧電圧Voが高くなり、それだけリップル電流Iripが大きくなる。リップル電流Iripが大きくなると、モータの鉄心に渦電流が流れ、モータ鉄損が増大し、モータの効率が低下するという問題がある。
Irip = (Vo−Vemf) / L (1)
However, Vo is a boosted voltage, Vemf is a counter electromotive voltage generated in the motor coil in proportion to the rotation speed of the motor, and L is an inductance of the motor coil. Conventionally, since the boosted voltage Vo is a high voltage common to the U, V, and W phases, the boosted voltage Vo increases, and the ripple current Irip increases accordingly. When the ripple current Irip increases, there is a problem that eddy current flows in the iron core of the motor, the motor iron loss increases, and the efficiency of the motor decreases.

本発明は、上記問題点に鑑みてなされたものであり、リアクタ及びスイッチング素子の損失を低減し、並びにモータの効率の低下を抑制するインバータ装置を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an inverter device that reduces the loss of the reactor and the switching element and suppresses the decrease in the efficiency of the motor.

請求項1記載の発明によると、複数の相からなる負荷に接続されるインバータ回路を有するインバータ装置であって、直流電源の正極端側に接続された第1リアクタと、前記直流電源の負極端側に接続された第2リアクタと、前記第1リアクタの入力端と前記第2リアクタの出力端との間に接続された第1コンデンサと、前記1リアクタの出力端と前記第2リアクタの入力端との間に接続された第2コンデンサとを備えて構成される昇圧回路を各相別に備え、各昇圧回路の出力端側には、正極側のスイッチング素子と負極側のスイッチング素子を直列に接続し、それぞれの前記スイッチング素子と並列にダイオードを接続した直列回路が接続され、該直列回路のそれぞれの前記スイッチング素子同士の接続点に前記負荷が接続されていることを特徴とするインバータ装置が提供される。   According to invention of Claim 1, it is an inverter apparatus which has an inverter circuit connected to the load which consists of several phases, Comprising: The 1st reactor connected to the positive electrode end side of DC power supply, The negative electrode terminal of the said DC power supply A second reactor connected to the side, a first capacitor connected between an input end of the first reactor and an output end of the second reactor, an output end of the first reactor and an input of the second reactor A booster circuit configured to include a second capacitor connected to each end of the booster circuit. The booster circuit is provided for each phase, and a positive-side switching element and a negative-side switching element are connected in series on the output end side of each booster circuit. A series circuit in which a diode is connected in parallel with each of the switching elements is connected, and the load is connected to a connection point between the switching elements of the series circuit. Inverter apparatus is provided, wherein.

請求項2記載の発明によると、請求項1記載の発明において、前記負荷はステータ及びロータを有する3相モータであり、前記負荷に流れる各相の相電流について、前記ロータの前記ステータに対する回転角度が所定範囲における、該相の相電流が所定値以下の場合、該相の昇圧回路による昇圧電圧がそれ以外の相電流の場合に比べて小さくなるよう制御することを特徴とするインバータ装置が提供される。   According to a second aspect of the present invention, in the first aspect of the present invention, the load is a three-phase motor having a stator and a rotor, and a rotation angle of the rotor relative to the stator with respect to a phase current of each phase flowing through the load. Provided is an inverter device characterized in that when the phase current of the phase in a predetermined range is less than or equal to a predetermined value, the boosted voltage by the phase booster circuit is controlled to be smaller than in the case of other phase currents Is done.

請求項3記載の発明によると、請求項1記載の発明において、前記負荷の指令トルクに基づき各相の相電圧指令値を算出する相電圧指令値算出手段と、各相の前記昇圧回路についての昇圧指令値を該相の前記相電圧指令値に基づき算出する昇圧指令値算出手段を具備したことを特徴とするインバータ装置が提供される。   According to a third aspect of the present invention, in the first aspect of the invention, the phase voltage command value calculating means for calculating the phase voltage command value of each phase based on the command torque of the load, and the step-up circuit for each phase There is provided an inverter device comprising boost command value calculation means for calculating a boost command value based on the phase voltage command value of the phase.

請求項4記載の発明によると、請求項3記載の発明において、前記昇圧指令値算出手段は、前記相電圧指令値と前記直流電源の電圧とに基づき、該相電圧指令値に対応する昇圧回路による昇圧の必要の有無を判断し、昇圧の必要がないときは、該相の正極側及び負極側の前記スイッチング素子を短絡させないことを特徴とするインバータ装置が提供される。   According to a fourth aspect of the present invention, in the third aspect of the present invention, the boost command value calculation means is a boost circuit corresponding to the phase voltage command value based on the phase voltage command value and the voltage of the DC power supply. The inverter device is characterized in that it is determined whether or not boosting is necessary, and when the boosting is not necessary, the switching elements on the positive side and the negative side of the phase are not short-circuited.

請求項5記載の発明によると、請求項4記載の発明において、前記昇圧指令値算出手段は、昇圧の必要があると判断される場合は、該昇圧の必要な昇圧回路の相電圧指令値の絶対値が大きくなるにつれて、該相の昇圧指令値を大きくするインバータ装置が提供される。   According to a fifth aspect of the present invention, in the fourth aspect of the present invention, when it is determined that the boost command value calculation means needs to be boosted, the step-up command phase voltage command value of the boost circuit that needs to be boosted is determined. An inverter device is provided that increases the step-up command value for the phase as the absolute value increases.

請求項6記載の発明によると、請求項5記載の発明において、前記昇圧指令値算出手段は、昇圧の必要があると判断される場合は、該昇圧の必要な昇圧回路の昇圧指令値の絶対値が該相の相電圧指令値の絶対値に等しくなるようにしたインバータ装置が提供される。   According to a sixth aspect of the present invention, in the fifth aspect of the present invention, when the boost command value calculating means determines that the boost is necessary, the absolute value of the boost command value of the boost circuit requiring the boost is determined. An inverter device is provided in which the value is equal to the absolute value of the phase voltage command value of the phase.

請求項1記載の発明によると、相毎に昇圧回路を備えたので、相毎に最適な昇圧電圧とできるので、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失を低減、並びに負荷の効率の向上化を図ることが可能となる。   According to the first aspect of the present invention, since the booster circuit is provided for each phase, the optimum boosted voltage can be obtained for each phase, so that the switching loss of the switching element is reduced, and the loss flowing through the first and second reactors is reduced. In addition, the load efficiency can be improved.

請求項2記載の発明によると、負荷がステータ及びロータを有する3相モータであるとき、ロータのステータに対する回転角度により示される各相の相電流の位相が所定範囲の低電流の相電流では、指令トルクに対する寄与が小さいので、該相の昇圧回路による昇圧電圧がそれ以外の相電流の場合に比べて小さくなるように制御するので、昇圧電圧を小さくでき、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失の低減、並びに負荷の効率の向上化を図ることができる。   According to the invention of claim 2, when the load is a three-phase motor having a stator and a rotor, the phase current of each phase indicated by the rotation angle of the rotor with respect to the stator is a low-current phase current in a predetermined range. Since the contribution to the command torque is small, the boosted voltage by the booster circuit of the phase is controlled to be smaller than that of the other phase currents, so that the boosted voltage can be reduced and the switching loss of the switching element is reduced. Loss flowing through the first and second reactors can be reduced and load efficiency can be improved.

請求項3記載の発明によると、各相の昇圧回路についての昇圧指令値を相電圧指令値に基づき算出するので、最適な昇圧指令値にでき、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失を低減、並びに負荷の効率の向上化が可能となる。   According to the third aspect of the present invention, the boost command value for each phase booster circuit is calculated based on the phase voltage command value, so that the optimum boost command value can be obtained, and the switching loss of the switching element is reduced. It is possible to reduce the loss flowing through the two reactors and improve the load efficiency.

請求項4記載の発明によると、昇圧の必要がないときは、該相の正極側及び負極側のスイッチング素子を短絡させずショート期間を無くすことができるので、更に、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失の低減、並びに負荷の効率の向上化を図ることができる。   According to the fourth aspect of the present invention, when there is no need for boosting, the switching element on the positive electrode side and the negative electrode side of the phase can be prevented from being short-circuited, so that the short period can be eliminated. The loss flowing through the first and second reactors can be reduced, and the load efficiency can be improved.

請求項5記載の発明によると、昇圧の必要があると判断される場合は、昇圧の必要な昇圧回路の相電圧指令値の絶対値が大きくなるにつれて、相の昇圧指令値を大きくするので、最適な昇圧指令値となり、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失の低減、並びに負荷の効率の向上化を図ることができる。   According to the fifth aspect of the present invention, when it is determined that boosting is necessary, the phase boost command value is increased as the absolute value of the phase voltage command value of the booster circuit that requires boosting increases. It becomes an optimal boost command value, and it is possible to reduce the switching loss of the switching element, reduce the loss flowing through the first and second reactors, and improve the load efficiency.

請求項6記載の発明によると、昇圧指令値を必要最小なものとすることができ、スイッチング素子のスイッチングロスの低減、第1及び第2リアクタに流れる損失の低減、並びに負荷の効率の向上化を最適に図ることができる。   According to the sixth aspect of the present invention, the boost command value can be minimized, the switching loss of the switching element is reduced, the loss flowing through the first and second reactors is reduced, and the load efficiency is improved. Can be optimized.

図1は本発明の実施形態による示すインバータ装置1の構成図である。図1に示すように、インバータ装置1は、直流電源2、平滑コンデンサ4、ダイオードDU,DV,DW、トランジスタ(IGBT素子)QiU,QiV,QiW、昇圧回路6U,6V,6W及びブリッジ回路7U,7V,7Wから成る昇圧・ブリッジ回路8U,8V,8W、モータ9、バッテリ電圧センサ10、相電流センサ12U,12V,12W、位置検出センサ14及びECU16を具備する。   FIG. 1 is a configuration diagram of an inverter device 1 shown according to an embodiment of the present invention. As shown in FIG. 1, the inverter device 1 includes a DC power source 2, a smoothing capacitor 4, diodes DU, DV, DW, transistors (IGBT elements) QiU, QiV, QiW, booster circuits 6U, 6V, 6W, and a bridge circuit 7U, A booster / bridge circuit 8U, 8V, 8W comprising 7V, 7W, a motor 9, a battery voltage sensor 10, phase current sensors 12U, 12V, 12W, a position detection sensor 14 and an ECU 16 are provided.

直流電源2は、モータ9に昇圧回路6U,6V,6Wやブリッジ回路7U,7V,7Wを介して電力供給するための蓄電装置であり、リチウムイオン電池やニッケル水素電池などであり、複数の単電池がモジュール化された複数のバッテリブロックが直列接続されている。直流電源2はキャパシタでも良い。   The DC power supply 2 is a power storage device for supplying electric power to the motor 9 through the booster circuits 6U, 6V, 6W and the bridge circuits 7U, 7V, 7W, and is a lithium ion battery, a nickel metal hydride battery, or the like. A plurality of battery blocks in which batteries are modularized are connected in series. The DC power supply 2 may be a capacitor.

ダイオードDU,DV,DWはアノードが直流電源2(直流電源)に接続され、カソードが昇圧回路6U,6V,6Wの第1リアクタL1U,L1V,L1Wに接続されている。IGBT素子QiU,QiV,QiWは、ダイオードDU,DV,DWに並列に接続され、スイッチング素子をなす。   The diodes DU, DV, DW have anodes connected to the DC power supply 2 (DC power supply) and cathodes connected to the first reactors L1U, L1V, L1W of the booster circuits 6U, 6V, 6W. IGBT elements QiU, QiV, and QiW are connected in parallel to diodes DU, DV, and DW, and form switching elements.

ダイオードDU,DV,DWは、通電期間やゼロベクトル期間ではON,ショート期間ではOFFするためのものである。直流電源2と昇圧回路6U,6V,6Wとの間の通電のオン及びオフをECU16から入力されるゲート信号に応じて切り換えるスイッチング素子をなすトランジスタQiU,QiV,QiWが設けられている。   The diodes DU, DV, DW are for turning on in the energization period and zero vector period, and turning off in the short period. Transistors QiU, QiV, and QiW are provided as switching elements that switch on and off between the DC power supply 2 and the booster circuits 6U, 6V, and 6W according to a gate signal input from the ECU 16.

そして、このIGBT素子QiU,QiV,QiWのコレクタは第1リアクタL1U,L1V,L1Wにそれぞれ接続され、エミッタは直流電源2の正極端に接続されている。IGBT素子QiU,QiV,QiWはECU16によりモータ9の負荷電流が低い領域において適宜オンされたり、図示しない外部原動機によりモータ9が駆動されて発電された発電電力を直流電源2に充電するときにオンされたり、モータ9の回生制動により発生された回生電力を直流電源2に充電するときにオンされる。   The collectors of the IGBT elements QiU, QiV, QiW are connected to the first reactors L1U, L1V, L1W, respectively, and the emitters are connected to the positive terminal of the DC power supply 2. The IGBT elements QiU, QiV, and QiW are appropriately turned on by the ECU 16 when the load current of the motor 9 is low, or turned on when the DC power source 2 is charged with the generated power generated by driving the motor 9 by an external motor (not shown). Or turned on when the DC power source 2 is charged with regenerative power generated by regenerative braking of the motor 9.

平滑コンデンサ4は、直流電源2の正極端と負極端に並列に接続されて、IGBT素子UH,UL,VH,VL,WH,WLのスイッチングによるノイズを除去する。   The smoothing capacitor 4 is connected in parallel to the positive electrode end and the negative electrode end of the DC power supply 2 and removes noise due to switching of the IGBT elements UH, UL, VH, VL, WH, WL.

昇圧回路6U,6V,6Wは、相毎に設けられ、ダイオードDU,DV,DWのカソード(直流電源2の正極端側)にそれぞれ接続された第1リアクタL1U,L1V,L1Wと、直流電源2の負極端側にそれぞれ接続された第2リアクタL2U,L2V,L2Wと、第1リアクタL1U,L1V,L1Wの入力端と第2リアクタL2U,L2V,L2Wの出力端との間にそれぞれ接続された第1コンデンサC1U,C1V,C1Wと、第1リアクタL1U,L1V,L1Wの出力端と第2リアクタL2U,L2V,L2Wの入力端との間にそれぞれ接続された第2コンデンサC2U,C2V,C2Wとを備えて構成されたZソース昇圧回路である。   The step-up circuits 6U, 6V, 6W are provided for each phase, and are connected to the cathodes of the diodes DU, DV, DW (the positive end side of the DC power supply 2), respectively, and the DC power supply 2 The second reactors L2U, L2V, and L2W respectively connected to the negative electrode end sides of the first reactors L2U, L1V, and L1W, and the second reactors L2U, L2V, and L2W, respectively. First capacitors C1U, C1V, C1W, and second capacitors C2U, C2V, C2W connected between the output terminals of the first reactors L1U, L1V, L1W and the input terminals of the second reactors L2U, L2V, L2W, respectively The Z source booster circuit is configured to include:

昇圧回路6Uは、ECU16の制御によりブリッジ回路7UのIGBT素子UH,ULが短絡するショート期間において、第1リアクタL1→UH→UL→第1コンデンサC1U→第1リアクタL1U、並びに第2リアクタL2U→第2コンデンサC2U→UH→UL→第2リアクタL2Uと電流が流れて、第1及び第2リアクタL1U,L2Uの充電による磁気エネルギーの蓄積並びに第1及び第2コンデンサC1U,C2Uが放電され、ショート期間の時間長で決まる昇圧電圧Vouに昇圧する。昇圧回路6V,6Wのショート期間における昇圧動作は上述の昇圧回路6Uと同様である。このように、昇圧回路6U,6V,6Wは、それぞれ独立して、所望の昇圧電圧Vou,Vov,Vowに昇圧する。   In a short period in which the IGBT elements UH and UL of the bridge circuit 7U are short-circuited by the control of the ECU 16, the booster circuit 6U includes the first reactor L1 → UH → UL → first capacitor C1U → first reactor L1U and second reactor L2U → A current flows through the second capacitor C2U → UH → UL → second reactor L2U, the magnetic energy is accumulated by charging the first and second reactors L1U and L2U, and the first and second capacitors C1U and C2U are discharged. The voltage is boosted to the boosted voltage Vou determined by the time length of the period. The boosting operation in the short period of the boosting circuits 6V and 6W is the same as that of the above-described boosting circuit 6U. As described above, the booster circuits 6U, 6V, and 6W independently boost the desired boosted voltages Vou, Vov, and Vow, respectively.

昇圧回路6Uでは、通電期間やゼロベクトル期間において、直流電源2→ダイオードDU→第1リアクタL1U→第2コンデンサC2U→直流電源2、及び直流電源2→ダイオードDU→第1コンデンサC1U→第2リアクタL2U→直流電源2と、第1及び第2リアクタL1U,L2Uの放電並びに第1及び第2コンデンサC1U,C2Uの放電電流が流れる。昇圧回路6V,6Wの通電期間やゼロベクトル期間における第1及び第2リアクタL1V,L1W,L2V,L2Wの放電並びに第1及び第2コンデンサC1V,C1W,C2V,C2Wの放電動作は、上述の昇圧回路6V,6Wの動作と同様である。   In the step-up circuit 6U, the DC power source 2 → the diode DU → the first reactor L1U → the second capacitor C2U → the DC power source 2 and the DC power source 2 → the diode DU → the first capacitor C1U → the second reactor during the energization period and the zero vector period. L2U → DC power source 2, first and second reactors L1U and L2U are discharged, and first and second capacitors C1U and C2U are discharged. The discharge of the first and second reactors L1V, L1W, L2V, L2W and the discharge operation of the first and second capacitors C1V, C1W, C2V, C2W during the energization period and zero vector period of the booster circuits 6V, 6W The operation is the same as that of the circuits 6V and 6W.

ブリッジ回路7U,7V,7Wは、Zソース昇圧回路6U,6V,6Wの各相の正極側の出力端がU,V,W相の各相の正極電源ライン、負極側の出力端がU,V,W相の各相負極電源ラインに接続された各相のブリッジ回路であり、ブリッジ回路7U,7V,7Wにより、三相インバータ回路を構成する。   The bridge circuits 7U, 7V, and 7W have positive output terminals on the positive side of each phase of the Z source booster circuits 6U, 6V, and 6W, positive power supply lines on each phase of the U, V, and W phases, and output terminals on the negative side on the U, It is a bridge circuit of each phase connected to each phase negative power supply line of V, W phase, and a bridge circuit 7U, 7V, 7W constitutes a three-phase inverter circuit.

ブリッジ回路7U,7V,7Wは、IGBT素子(スイッチング素子)とフリーホイルダイオードとを逆並列接続したIGBTモジュールが三相インバータ回路の各アームを構成する。U相,V相,W相の上アームと下アームを構成するIGBTモジュールは直列接続されてブリッジ回路を構成する。   In the bridge circuits 7U, 7V, and 7W, an IGBT module in which an IGBT element (switching element) and a free wheel diode are connected in reverse parallel constitutes each arm of the three-phase inverter circuit. The IGBT modules constituting the upper and lower arms of the U phase, V phase, and W phase are connected in series to form a bridge circuit.

IGBT素子UH及びフライホイールダイオードDUHは、U相の上アーム(ハイ側)を構成する。また、IGBT素子VH及びフライホイールダイオードDVHは、V相の上アームを構成し、IGBT素子WH及びフライホイールダイオードDWHは、W相の上アームを構成する。   IGBT element UH and flywheel diode DUH constitute the upper arm (high side) of the U phase. Further, IGBT element VH and flywheel diode DVH constitute an upper arm of V phase, and IGBT element WH and flywheel diode DWH constitute an upper arm of W phase.

IGBT素子UL及びフライホイールダイオードDULは、U相の下アーム(ロー側)を構成する。また、IGBT素子VL及びフライホイールダイオードDVLは、V相の下アームを構成し、IGBT素子WL及びフライホイールダイオードDWLは、W相の下アームを構成する。   IGBT element UL and flywheel diode DUL constitute the lower arm (low side) of the U phase. The IGBT element VL and the flywheel diode DVL constitute a lower arm of the V phase, and the IGBT element WL and the flywheel diode DWL constitute a lower arm of the W phase.

IGBT素子UH,VH,WHのコレクタが第1リアクタL1U,L1V,L1WのZソース昇圧回路6U,6V,6Wの出力端側にそれぞれ接続されている。IGBT素子UL,VL,WLのエミッタが第2リアクタL2U,L2V,L2WのZソース昇圧回路6U,6V,6Wの出力端側にそれぞれ接続されている。各IGBT素子UH,VH,WH,UL,VL,WLのコレクタ−エミッタ間は、エミッタからコレクタの方向が順方向となるようにフライホイールダイオードDUH,DVH,DWH,DUL,DVL,DWLがそれぞれ接続されている。   The collectors of the IGBT elements UH, VH, and WH are connected to the output end sides of the Z source boost circuits 6U, 6V, and 6W of the first reactors L1U, L1V, and L1W, respectively. The emitters of the IGBT elements UL, VL, WL are connected to the output end sides of the Z source boost circuits 6U, 6V, 6W of the second reactors L2U, L2V, L2W, respectively. Flywheel diodes DUH, DVH, DWH, DUL, DVL, DWL are connected between the collectors of the IGBT elements UH, VH, WH, UL, VL, WL so that the direction from the emitter to the collector is the forward direction. Has been.

IGBT素子UH,UL,VH,VL,WH,WLをパルス幅変調によりON/OFFするパルス信号(ゲート信号)がECU16よりIGBT素子UH,UL,VH,VL,WH,WLのゲートに入力される。各IGBT素子UH,VH,WHのエミッタ及び各IGBT素子UL,VL,WLのコレクタは、モータ9のU,V,W相の各コイル端子に接続されている。   A pulse signal (gate signal) for turning ON / OFF the IGBT elements UH, UL, VH, VL, WH, WL by pulse width modulation is input from the ECU 16 to the gates of the IGBT elements UH, UL, VH, VL, WH, WL. . The emitters of the IGBT elements UH, VH, and WH and the collectors of the IGBT elements UL, VL, and WL are connected to the U, V, and W phase coil terminals of the motor 9, respectively.

パルス幅変調によるPWM制御パターンをU,V,W相の順に(***)で表す。*は、1/0であり、UH,VH,WHがON状態のとき、1であり、UH,VH,WHがOFF状態のとき、0である。また、UH,VH,WHがON状態のとき、UL,VL,WLはOFF状態である。   A PWM control pattern by pulse width modulation is represented by (***) in the order of U, V, and W phases. * Is 1/0, is 1 when UH, VH, and WH are in the ON state, and is 0 when UH, VH, and WH are in the OFF state. When UH, VH, and WH are in the ON state, UL, VL, and WL are in the OFF state.

ゼロベクトル以外の期間において、PWM制御パターンが、例えば、(100)のとき、UHがON状態、VH,WHがOFF状態、ULがOFF状態、VL,WLがON状態であり、DUL,DVH,DWHはOFF状態となる。このとき、モータ9に流れる電流は、直流電源2→DU→第1リアクタL1U→UH→モータ9のU相コイル→モータ9のV,W相コイル→VL,WL→第2リアクタL2V,L2W→直流電源2と流れる。U相電流iuは、U相とV相の相間電圧Vuv=Vou+VovとU相とW相の相間電圧Vuw=Vou+Vowの和に相当する電流となる。即ち、U相電流iuは、U相とV相の相間電圧及びU相とW相の相間電圧の和に相当する電流となる。   In a period other than the zero vector, for example, when the PWM control pattern is (100), UH is ON, VH and WH are OFF, UL is OFF, VL and WL are ON, and DUL, DVH, DWH is turned off. At this time, the current flowing in the motor 9 is: DC power source 2 → DU → first reactor L1U → UH → U phase coil of the motor 9 → V and W phase coils of the motor 9 → VL, WL → second reactors L2V and L2W → It flows with DC power supply 2. The U-phase current iu is a current corresponding to the sum of the U-phase and V-phase interphase voltage Vuv = Vou + Vov and the U-phase and W-phase interphase voltage Vuw = Vou + Vow. That is, the U-phase current iu is a current corresponding to the sum of the U-phase and V-phase voltages and the U-phase and W-phase voltages.

また、PWM制御パターンが、例えば、(110)のとき、UH,VHがON状態、WHがOFF状態、UL,VLがOFF状態、WLがON状態であり、DUL,DVL,DWHはOFF状態となる。このとき、モータ9に流れる電流は、直流電源2→ダイオードDU,DV→第1リアクタL1U,L1V→UH,VH→モータ9のU,V相コイル→モータ9のW相コイル→WL→第2リアクタL2W→直流電源2と流れる。また、U相,V相の昇圧電圧Vou,VovをVou>Vovとする。Vou>Vovであることから、DVHがONする。第1リアクタL1UからUH及びDVHを通して、U相とV相の相間電圧(Vou−Vov)に相当する電流iuvが第1リアクタL1V側に流れる。即ち、U相電流iuは、U相とW相の相間電圧とU相とV相の相間電圧の和に相当する電流となる。ゼロベクトル以外の他のPWM制御パターンの場合も、モータ9に流れる電流は、上述したと同様である。   For example, when the PWM control pattern is (110), UH and VH are in the ON state, WH is in the OFF state, UL and VL are in the OFF state, WL is in the ON state, and DUL, DVL, and DWH are in the OFF state. Become. At this time, the current flowing through the motor 9 is: DC power source 2 → diodes DU, DV → first reactors L1U, L1V → UH, VH → U and V phase coils of the motor 9 → W phase coils of the motor 9 → WL → second Reactor L2W → DC power supply 2 flows. Further, the U-phase and V-phase boosted voltages Vou and Vov are set to Vou> Vov. Since Vou> Vov, DVH is turned ON. A current iuv corresponding to the interphase voltage (Vou−Vov) between the U phase and the V phase flows from the first reactor L1U to the first reactor L1V through UH and DVH. That is, the U-phase current iu is a current corresponding to the sum of the U-phase and W-phase voltages and the U-phase and V-phase voltages. In the case of other PWM control patterns other than the zero vector, the current flowing through the motor 9 is the same as described above.

(111)ゼロベクトルでは、UH,VH,WHがON状態、UL,VL,WLがOFF状態であり、DUL,DVL,DWLはOFF状態となる。U相,V相,W相の昇圧電圧Vou,Vov,VowをVou>Vov,Vowとする。Vou>Vov,Vowであることから、DVH,DWHがONする。第1リアクタL1UからUH及びDVHを通して、U相とV相の相間電圧(Vou−Vov)に相当する電流iuvが第1リアクタL1V側に流れる。また、第1リアクタL1UからUH及びDWHを通して、U相とW相の相間電圧(Vou−Vow)に相当する相電流iuwが第1リアクタL1W側に流れる。従って、U相電流iuは、(iuv+ivw)となる。即ち、U相電流iuは、U相とV相の相間電圧とU相とW相の相間電圧の和に相当する電流となる。   In the (111) zero vector, UH, VH, and WH are on, UL, VL, and WL are off, and DUL, DVL, and DWL are off. The U-phase, V-phase, and W-phase boosted voltages Vou, Vov, and Vow are set to Vou> Vov and Vow. Since Vou> Vov and Vow, DVH and DWH are turned ON. A current iuv corresponding to the interphase voltage (Vou−Vov) between the U phase and the V phase flows from the first reactor L1U to the first reactor L1V through UH and DVH. Further, a phase current iuw corresponding to the interphase voltage (Vou-Vow) between the U phase and the W phase flows from the first reactor L1U to the first reactor L1W side through UH and DWH. Therefore, the U-phase current iu is (iuv + ivw). That is, the U-phase current iu is a current corresponding to the sum of the U-phase and V-phase interphase voltages and the U-phase and W-phase interphase voltages.

(000)ゼロベクトルでは、UH,VH,WHがOFF状態、UL,VL,WLがON状態であり、DUH,DVH,DWHがOFF状態となる。U相,V相,W相の昇圧電圧Vou,Vov,VowをVou>Vov,Vowとする。−Vou<−Vov,−Vowであることから、DVL,DWLがONする。第2リアクタL2VからDVL及びULを通して、U相とV相の相間電圧(−Vov+Vou)に相当する電流−ivuが第2リアクタL2U側に流れる。また、第2リアクタL2WからDWL及びULを通して、U相とW相の相間電圧(−Vow+Vou)に相当する相電流−iwuが第2リアクタL2U側に流れる。従って、U相電流iuは、(−ivu−iwv)となる。即ち、U相電流iuは、U相とV相及びU相とW相の相間電圧に相当する電流となる。   In the (000) zero vector, UH, VH, and WH are in an OFF state, UL, VL, and WL are in an ON state, and DUH, DVH, and DWH are in an OFF state. The U-phase, V-phase, and W-phase boosted voltages Vou, Vov, and Vow are set to Vou> Vov and Vow. Since −Vou <−Vov and −Vow, DVL and DWL are turned ON. A current -ivu corresponding to the phase voltage (-Vov + Vou) between the U-phase and the V-phase flows from the second reactor L2V to the second reactor L2U through DVL and UL. In addition, a phase current -iwu corresponding to the phase voltage (-Vow + Vou) between the U phase and the W phase flows from the second reactor L2W to the second reactor L2U side through DWL and UL. Therefore, the U-phase current iu is (−ivu−iwv). That is, the U-phase current iu is a current corresponding to the voltage between the U-phase and the V-phase and between the U-phase and the W-phase.

V相電流ivについても同様にV相とU相の相間電圧とV相とW相の相間電圧の和に相当する電流となる。また、W相電流iwについても同様にW相とU相の相間電圧とW相とV相の相間電圧の和に相当する電流となる。   Similarly, the V phase current iv is a current corresponding to the sum of the interphase voltage of the V phase and the U phase and the interphase voltage of the V phase and the W phase. Similarly, the W-phase current iw is a current corresponding to the sum of the W-phase and U-phase voltages and the W-phase and V-phase voltages.

従って、パルス幅変調方式では、キャリア周期における平均相電圧は、相電圧指令値Vu,Vv,Vwに等しくなることから、相電圧Vu,Vv,Vwの相間電圧に相当する相電流iu,iv,ivが流れ、モータ9に指令トルクを供給することができる。 Therefore, in the pulse width modulation method, the average phase voltage in the carrier period is equal to the phase voltage command values Vu * , Vv * , Vw *, and therefore corresponds to the interphase voltage of the phase voltages Vu * , Vv * , Vw *. Phase currents iu, iv, iv flow, and command torque can be supplied to the motor 9.

モータ9は、3相電力機器、例えば、ハイブリッド車両や燃料電池車両や電動車両などの車両に駆動源として搭載されるDCブラシレスモータ等である。バッテリ電圧センサ10は直流電源2の電源電圧Vbattを検出する。相電流センサ12U,12V,12Wは、モータ9に流れるU,V,W相の相電流iu,iv,iwを検出するセンサである。位置検出センサ14は、モータ9のステータとロータとの相対回転角θmを検出するセンサである。センサ10,12U,12V,12W,14の出力信号は、ECU16に入力され、アナログ/デジタル変換器によりアナログ信号からデジタル信号に変換されて、ECU16で処理される。   The motor 9 is a three-phase power device, for example, a DC brushless motor mounted as a drive source on a vehicle such as a hybrid vehicle, a fuel cell vehicle, or an electric vehicle. The battery voltage sensor 10 detects the power supply voltage Vbatt of the DC power supply 2. The phase current sensors 12U, 12V, and 12W are sensors that detect the phase currents iu, iv, and iw of the U, V, and W phases flowing through the motor 9. The position detection sensor 14 is a sensor that detects a relative rotation angle θm between the stator and the rotor of the motor 9. The output signals of the sensors 10, 12U, 12V, 12W, 14 are input to the ECU 16, converted from analog signals to digital signals by the analog / digital converter, and processed by the ECU 16.

電子制御ユニットであるECU16は、モータ9の駆動及び回生作動を制御するモータ制御手段として機能するものであり、図2に示すように、目標Vd,Vq算出手段52、相電圧指令値Vu,Vv,Vw算出手段54、昇圧指令値Vou,Vov,Vow算出手段56、ショート時間算出手段58、パルス幅決定手段60及びゲート信号出力手段62をプログラムの実行などにより実現する機能を有する。 The ECU 16, which is an electronic control unit, functions as motor control means for controlling the drive and regenerative operation of the motor 9, and as shown in FIG. 2, the target Vd * , Vq * calculation means 52, the phase voltage command value Vu. * , Vv * , Vw * calculation means 54, boost command values Vou * , Vov * , Vow * calculation means 56, short time calculation means 58, pulse width determination means 60 and gate signal output means 62 are realized by executing a program or the like. It has the function to do.

目標Vd,Vq算出手段52は、回転直交座標をなすdq座標上で電流のフィードバック制御を行うものであり、運転者のアクセル操作に係るアクセル開度を検出する図示しないアクセル開度センサ及び運転者のブレーキ操作に係る図示しないブレーキスイッチのオン/オフ等の各センサによる検出信号等から算出された車両の運転状態に応じたモータ9に対するトルク指令値から、目標d軸電流id及び目標q軸電流iqを演算する。目標d軸電流id、目標q軸電流iq、回転角度θm、並びにU相電流iu、V相電流iv及びW相電流iwの検出値をdq座標上に変換して得たd軸電流id及びq軸電流iqから、d軸電流id及びq軸電流iqと目標d軸電流id及び目標q軸電流iqとの各偏差、並びにモータ9の回転数と回転数指令値との偏差がゼロとなるように、目標d軸電圧Vd及び目標q軸電圧Vqを演算する。 The target Vd * , Vq * calculating means 52 performs feedback control of current on the dq coordinates forming the rotation orthogonal coordinates, and includes an accelerator opening sensor (not shown) that detects the accelerator opening related to the accelerator operation of the driver, A target d-axis current id * and a target are calculated from a torque command value for the motor 9 corresponding to a driving state of the vehicle calculated from detection signals by sensors such as on / off of a brake switch (not shown) related to a driver's brake operation. The q-axis current iq * is calculated. The d-axis current id obtained by converting the target d-axis current id * , the target q-axis current iq * , the rotation angle θm, and the detected values of the U-phase current iu, the V-phase current iv and the W-phase current iw onto the dq coordinate. And the q-axis current iq, the deviations between the d-axis current id and the q-axis current iq and the target d-axis current id * and the target q-axis current iq *, and the deviation between the rotational speed of the motor 9 and the rotational speed command value are as follows. The target d-axis voltage Vd * and the target q-axis voltage Vq * are calculated so as to be zero.

相電圧指令値Vu,Vv,Vw算出手段54は、例えば、目標d軸電圧Vd及び目標q軸電圧Vqを座標変換し、モータ9に加えるべきU,V,W相の相電圧指令値Vu,Vv,Vwを演算する。 The phase voltage command values Vu * , Vv * , Vw * calculation means 54, for example, perform coordinate conversion of the target d-axis voltage Vd * and the target q-axis voltage Vq *, and phase U, V, W phases to be applied to the motor 9. The voltage command values Vu * , Vv * , Vw * are calculated.

昇圧指令値Vou,Vov,Vow算出手段56は、バッテリ電圧センサ10から出力された電圧Vbatt及び相電圧指令値Vu,Vv,Vwに基づいて昇圧回路6U,6V,6Wの昇圧指令値Vou,Vov,Vowを算出する手段であり、例えば、次のようにして算出する。
(ア)昇圧回路6Uを昇圧する必要があるか否かを判断する。即ち、バッテリ電圧センサ10により検出された電圧Vbattと相電圧指令値Vuを比較して、相電圧指令値Vuが直流電源2の電源電圧の範囲内である場合、昇圧回路6Uによる昇圧の必要がないものと判断し、それ以外のとき、昇圧回路6Uによる昇圧の必要があると判断する。昇圧回路6V,6Wの場合も昇圧回路6Uと同様である。
(イ)昇圧回路6Uによる昇圧の必要がある場合は、相電圧指令値Vuが大きくなると、昇圧指令値Vouが大きくなるように昇圧指令値Vouを演算する。例えば、昇圧指令値Vou=相電圧指令値Vuとする。昇圧回路6V,6Wについても昇圧回路6Uと同様である。このように、昇圧指令値Vou,Vov,VowがU,V,W相について別々に演算される。尚、昇圧指令値Vou,Vov,Vowは、相電圧指令値Vu,Vv,Vwよりも大きな値でも良い。
The step-up command values Vou * , Vov * , Vow * calculation means 56 are provided for the boost circuits 6U, 6V, 6W based on the voltage Vbatt and the phase voltage command values Vu * , Vv * , Vw * output from the battery voltage sensor 10. This is means for calculating the boost command values Vou * , Vov * , Vow * and is calculated as follows, for example.
(A) It is determined whether or not the booster circuit 6U needs to be boosted. That is, when the voltage Vbatt detected by the battery voltage sensor 10 and the phase voltage command value Vu * are compared, and the phase voltage command value Vu * is within the range of the power supply voltage of the DC power supply 2, the boosting circuit 6U performs boosting. It is determined that it is not necessary. Otherwise, it is determined that boosting by the booster circuit 6U is necessary. The booster circuits 6V and 6W are the same as the booster circuit 6U.
(B) if there is a need for boosting by the boosting circuit 6U, the phase when the voltage command value Vu * is increased, the boost command value Vou * is calculates the boost command value Vou * to be larger. For example, boost command value Vou * = phase voltage command value Vu * . The booster circuits 6V and 6W are the same as the booster circuit 6U. As described above, the boost command values Vou * , Vov * , and Vow * are separately calculated for the U, V, and W phases. Note that the boost command values Vou * , Vov * , Vow * may be larger than the phase voltage command values Vu * , Vv * , Vw * .

ショート時間算出手段58は、昇圧回路6Uによる昇圧の必要がない場合は、U相について、ショート期間=0とし、昇圧の必要がある場合は、昇圧指令値Vou及び直流電源2の電圧から、昇圧回路6Uの昇圧電圧Vouが昇圧指令値Vouに一致するように、ショート時間Tsを演算する。V相,W相についてもU相と同様にショート時間Tsの演算をする。 The short time calculation means 58 sets the short period = 0 for the U phase when boosting by the boosting circuit 6U is not necessary, and from the boost command value Vou * and the voltage of the DC power supply 2 when boosting is necessary. The short time Ts is calculated so that the boost voltage Vou of the booster circuit 6U matches the boost command value Vou * . For the V phase and the W phase, the short time Ts is calculated as in the U phase.

パルス幅決定手段60は、相電圧指令値Vuと、キャリア周期Tcを周期とし、昇圧指令値Vou(昇圧の必要がない場合は、昇圧指令値は直流電源2の電圧Vbatt)に対応する振幅を有する三角波キャリア信号とに基づくパルス幅変調方式により、U相IGBT素子UH,ULのゲートに印加するためのPWM制御信号を求める。V,W相についても、同様に、VH,VL,WH,WLのゲートに印加するためのPWM制御信号を求める。
例えば、昇圧指令値Vou=相電圧指令値Vuの場合、キャリア周期全体において、UHがON状態となる。尚、パルス幅変調方式は、三角波キャリア変調方式以外の例えば空間ベクトル変調方式でも良い。
The pulse width determining means 60 uses the phase voltage command value Vu * and the carrier cycle Tc as a cycle, and corresponds to the boost command value Vou * (the boost command value is the voltage Vbatt of the DC power supply 2 when boosting is not required). A PWM control signal to be applied to the gates of the U-phase IGBT elements UH and UL is obtained by a pulse width modulation method based on a triangular wave carrier signal having an amplitude. Similarly, for the V and W phases, PWM control signals to be applied to the gates of VH, VL, WH, and WL are obtained.
For example, when the boost command value Vou * = phase voltage command value Vu * , UH is in the ON state throughout the carrier cycle. The pulse width modulation method may be, for example, a space vector modulation method other than the triangular wave carrier modulation method.

ゲート信号出力手段62は、キャリア周期Tcに同期して、ショート時間算出手段58により算出されたU,V,W相のショート時間Tsだけショート期間が継続、例えば、UH,VH,WHがONするタイミングで短絡させるようにゲート信号を出力する。ショート期間終了後、パルス幅決定手段60が決定したパルス幅だけUH,VH,WHがONするようにゲート信号を出力してから、UH,VH,WHをOFFするようゲート信号を出力する。尚、パルス幅+ショート期間>キャリア周期であれば、パルス幅=キャリア周期−ショート期間とする。   The gate signal output means 62 is synchronized with the carrier cycle Tc and the short period continues for the short time Ts of the U, V, and W phases calculated by the short time calculation means 58. For example, UH, VH, and WH are turned on. A gate signal is output so as to short-circuit at the timing. After the short period, the gate signal is output so that UH, VH, and WH are turned on for the pulse width determined by the pulse width determining means 60, and then the gate signal is output so that UH, VH, and WH are turned off. If pulse width + short period> carrier period, pulse width = carrier period-short period.

以下、図3〜図6を参照して、本実施形態によるインバータの制御方法を説明する。U,V,W相についての制御は実質的には同一であるので、図3及び図5では、U相について記載してある。ステップS2で指令トルク及び指令回転数が入力される。ステップS4で位置検出センサ14より回転角度θm、相電流センサ12U,12V,12WよりU相電流iu,V相電流iv,W相電流iw、及び図示しない回転数センサよりモータ9の回転数が検出される。ステップS6で以下の処理を行う。   Hereinafter, the control method for the inverter according to the present embodiment will be described with reference to FIGS. Since the control for the U, V, and W phases is substantially the same, FIGS. 3 and 5 show the U phase. In step S2, the command torque and the command rotation speed are input. In step S4, the rotation angle θm is detected from the position detection sensor 14, the U-phase current iu, the V-phase current iv and the W-phase current iw are detected from the phase current sensors 12U, 12V and 12W, and the rotation speed of the motor 9 is detected from a rotation speed sensor (not shown). Is done. In step S6, the following processing is performed.

トルク指令値から、目標d軸電流id及び目標q軸電流iqを演算する。目標d軸電流id、目標q軸電流iq、回転角度θm、並びにU相電流iu、V相電流iv及びW相電流iwの検出値をdq座標上に変換して得たd軸電流id及びq軸電流iqから、d軸電流id及びq軸電流iqと目標d軸電流id及び目標q軸電流iqとの各偏差、、並びにモータ9の回転数と回転数指令値との偏差がゼロとなるように、目標d軸電圧Vd及び目標q軸電圧Vqを演算する。そして、目標d軸電圧Vd及び目標q軸電圧Vqを座標変換し、モータ9に加えるべきU,V,W相の相電圧指令値Vu,Vv,Vwを演算する。以下のステップS8〜S16の処理は、U,V,W相について別々に実行されるが、ここでは、U相について説明する。 A target d-axis current id * and a target q-axis current iq * are calculated from the torque command value. The d-axis current id obtained by converting the target d-axis current id * , the target q-axis current iq * , the rotation angle θm, and the detected values of the U-phase current iu, the V-phase current iv and the W-phase current iw onto the dq coordinate. And the q-axis current iq, the deviations between the d-axis current id and the q-axis current iq and the target d-axis current id * and the target q-axis current iq *, and the deviation between the rotational speed of the motor 9 and the rotational speed command value The target d-axis voltage Vd * and the target q-axis voltage Vq * are calculated so that becomes zero. Then, the target d-axis voltage Vd * and the target q-axis voltage Vq * are coordinate-converted, and U, V, and W phase voltage command values Vu * , Vv * , and Vw * to be applied to the motor 9 are calculated. The following steps S8 to S16 are executed separately for the U, V, and W phases. Here, the U phase will be described.

図4に示すように、相電圧指令値Vuは時間について正弦波となる。バッテリ電圧センサ10のセンサ出力値が直流電源2の電圧の範囲を−Vbatt〜Vbattとし、バッテリ電圧センサ10によりバッテリ電圧Vbattが検出されるものとする。尚、ステップS8で相電圧指令値Vuの絶対値とバッテリ電圧センサ10により検出されるバッテリ電圧Vbattを比較して、│Vu│がVbattよりも大きいか否かを判定する。 As shown in FIG. 4, the phase voltage command value Vu * becomes a sine wave with respect to time. It is assumed that the sensor output value of the battery voltage sensor 10 has a voltage range of the DC power supply 2 in the range of −Vbatt to Vbatt, and the battery voltage sensor 10 detects the battery voltage Vbatt. In step S8, the absolute value of the phase voltage command value Vu * is compared with the battery voltage Vbatt detected by the battery voltage sensor 10, and it is determined whether or not | Vu * | is larger than Vbatt.

肯定判定ならば、昇圧回路7Uによる昇圧の必要があると判断して、ステップS12に進む。否定判定ならば、昇圧回路7Uによる昇圧の必要がないものと判断して、ステップS14に進む。例えば、時刻t1〜t2及び時刻t3〜t4では、昇圧回路6Uによる昇圧の必要がありと判断され、時刻t2〜t3では、昇圧回路6Uによる昇圧の必要なしと判定される。   If the determination is affirmative, it is determined that boosting by the booster circuit 7U is necessary, and the process proceeds to step S12. If a negative determination is made, it is determined that boosting by the booster circuit 7U is not necessary, and the process proceeds to step S14. For example, at time t1 to t2 and time t3 to t4, it is determined that boosting by the booster circuit 6U is necessary, and at time t2 to t3, it is determined that boosting by the booster circuit 6U is not necessary.

ステップS10で相電圧指令値Vuから昇圧指令値Vouを演算する。例えば、昇圧指令値Vou=相電圧指令値Vuの絶対値とする。ステップS12で昇圧指令値Vouとバッテリ電圧Vbattから昇圧のためのショート時間Tsを演算する。このとき、図4に示すように、昇圧指令値Vouの絶対値が大きくなると、ショート期間Tsの時間長は長くなる。ステップS14で相電圧指令値Vuと、キャリア周期Tcを周期とし、昇圧指令値Vou(昇圧の必要なしの場合は、Vou=Vbatt)に対応する振幅を有する三角波キャリア信号とに基づくパルス幅変調方式により、UHのゲートに印加するゲート信号のハイレベルのパルス幅を求める。尚、パルス幅変調方式は、三角波キャリア変調方式以外の例えば空間ベクトル変調方式でも良い。 In step S10, the boost command value Vou * is calculated from the phase voltage command value Vu * . For example, the boost command value Vou * = the absolute value of the phase voltage command value Vu * . In step S12, a short time Ts for boosting is calculated from the boost command value Vou * and the battery voltage Vbatt. At this time, as shown in FIG. 4, when the absolute value of the boost command value Vou * increases, the time length of the short period Ts increases. In step S14, the pulse is based on the phase voltage command value Vu * and the triangular wave carrier signal having an amplitude corresponding to the boost command value Vou * (or Vou * = Vbatt if no boost is required) with the carrier cycle Tc as the cycle. The high-level pulse width of the gate signal applied to the UH gate is obtained by the width modulation method. The pulse width modulation method may be, for example, a space vector modulation method other than the triangular wave carrier modulation method.

例えば、図5に示すように、昇圧指令値Vou、例えば、直流電源2のバッテリ電圧Vbattに等しい振幅を有する三角波キャリア信号CSと相電圧指令値Vuと比較して、UHのゲートに印加するゲート信号のハイレベルのパルス幅W1を算出する。このとき、キャリア周期におけるUHの平均エミッタ電圧(U相コイル端子の電圧)は相電圧指令値Vuに等しくなるとともに、UHがON状態のときU相のコイル端子電圧は昇圧指令値Vouに等しくなる。 For example, as shown in FIG. 5, the boost command value Vou *, for example, as compared with the triangular wave carrier signal CS and the phase voltage command values Vu * having amplitude equal to the battery voltage Vbatt of the DC power source 2, applied to the gate of the UH A high level pulse width W1 of the gate signal to be calculated is calculated. At this time, the average emitter voltage of UH (the voltage of the U-phase coil terminal) in the carrier period is equal to the phase voltage command value Vu * , and when the UH is in the ON state, the U-phase coil terminal voltage is set to the boost command value Vou * . Will be equal.

一方、従来は、昇圧指令値VoはU,V,W相で共通の高圧であり、昇圧指令値Voに等しい値の振幅を有する三角波キャリア信号CS’と相電圧指令値Vuと比較されて、UHのゲートに印加するゲート信号のハイレベルのパルス幅W2が算出される。このとき、UHがON状態のときU相のコイル端子電圧は昇圧指令値Voに等しくなり、昇圧指令値Vouよりも高くなる。図5中のViUHは本実施形態によるUHのゲート信号のレベルを示し、V’iUHは従来技術によるUHのゲート信号のレベルを示す。 Meanwhile, conventionally, the step-up command value Vo * is U, V, is a common pressure in W phase, and the triangular wave carrier signal CS 'having an amplitude value equal to the boost command value Vo * phase voltage command value Vu * comparison Then, the high-level pulse width W2 of the gate signal applied to the UH gate is calculated. At this time, when UH is in the ON state, the U-phase coil terminal voltage is equal to the boost command value Vo * and is higher than the boost command value Vou * . In FIG. 5, ViUH indicates the level of the UH gate signal according to the present embodiment, and V′iUH indicates the level of the UH gate signal according to the prior art.

ステップS16でUHがOFF状態からON状態となるタイミングで、ショート時間TsだけUH,ULを共にON状態、例えば、UHがOFF状態からON状態となるタイミングからショート時間Tsが経過してから、ULをOFFするようにゲート信号を出力することにより時間Tsのショート期間を設け、ULがOFFされてから、ステップS14で算出したパルス幅だけUHのON状態を継続する。例えば、図5では、昇圧指令値Vou=Vbattであり、昇圧回路6Uによる昇圧の必要がないことから、ショート期間は設けられない。一方、従来は昇圧指令値Voに昇圧するためにショート期間Ts’が設けられる。 In step S16, UH and UL are both ON for the short time Ts at the timing when the UH is turned from the OFF state to the ON state, for example, after the short time Ts has elapsed from the timing when the UH is turned from the OFF state to the ON state. By outputting a gate signal so as to turn OFF, a short period of time Ts is provided, and after the UL is turned OFF, the ON state of UH is continued by the pulse width calculated in step S14. For example, in FIG. 5, the boost command value Vou * = Vbatt and there is no need for boosting by the boosting circuit 6U, so no short period is provided. On the other hand, a short period Ts ′ is conventionally provided for boosting to the boost command value Vo * .

この結果、昇圧回路6Uの昇圧電圧Vouは昇圧指令値Vouに等しくなる。また、キャリア周期Tcにおけるモータ9のU相コイルの平均電圧は、相電圧指令値Vuに等しくなる。V,W相についても、U相と同様の処理が実行されて、キャリア周期Tcにおけるモータ9のU,W相コイルの平均電圧は相電圧指令値Vv,Vw等しくなる。そのため、モータ9の相電流iu,iv,iwは相電圧指令値Vu,Vv,Vwの相間電圧に基づく電流値となり、モータ9に指令トルクを供給することができる。 As a result, the boost voltage Vou of the boost circuit 6U becomes equal to the boost command value Vou * . Further, the average voltage of the U-phase coil of the motor 9 in the carrier cycle Tc is equal to the phase voltage command value Vu * . For the V and W phases, processing similar to that for the U phase is executed, and the average voltages of the U and W phase coils of the motor 9 in the carrier cycle Tc become equal to the phase voltage command values Vv * and Vw * . Therefore, the phase currents iu, iv, iw of the motor 9 become current values based on the interphase voltages of the phase voltage command values Vu * , Vv * , Vw * , and the command torque can be supplied to the motor 9.

図6に示すように、相電圧指令値Vuが直流電源2のバッテリ電圧Vbatt以下になって相電流iuが小さくなるB領域における昇圧電圧VouはVbattに等しくなる。また、相電圧指令値Vuが直流電源2のバッテリ電圧Vbattよりも高くなって相電流iuが大きくなるA領域における昇圧電圧Vouは相電圧指令値Vuとなる。また、相電流iv,iwと昇圧電圧Vov,Vowの関係も上記相電流iuと昇圧電圧Vouとの関係と同様である。 As shown in FIG. 6, the boosted voltage Vou in the region B where the phase voltage command value Vu * becomes equal to or lower than the battery voltage Vbatt of the DC power supply 2 and the phase current iu decreases becomes equal to Vbatt. Further, the boosted voltage Vou in A region raised by the phase current iu is greater than the phase voltage command value Vu * of the DC power supply 2 battery voltage Vbatt is between the phase voltage command values Vu *. The relationship between the phase currents iv and iw and the boosted voltages Vov and Vow is the same as the relationship between the phase current iu and the boosted voltage Vou.

第1実施形態では、以下の効果がある。
(1)各昇圧回路6U,6V,6Wの昇圧電圧Vou,Vov,Vowを相電圧指令値Vu,Vv,Vwに応じた電圧としたので、通電期間における、第1リアクタL1U,L1V,L1W及び第2リアクタL2U,L2V,L2Wに流れる電流が従来よりも少なくなり、第1及び第2リアクタの抵抗による損失を抑制することができる。更に、各昇圧回路6U,6V,6Wについて、昇圧が必要ない場合は、昇圧をしないようにし、また、各昇圧回路6U,6V,6Wの昇圧電圧Vou,Vov,Vowを相電圧指令値Vu,Vv,Vwに応じた電圧としたことから、ショート期間が無くなり、また、従来よりもショート期間が短くなることから、ショート時間に流れる電流が少なくなり、第1及び第2リアクタの抵抗による損失を抑制することができる。
(2)各昇圧回路6U,6V,6Wの昇圧電圧Vou,Vov,Vowを相電圧指令値Vu,Vv,Vwに応じた電圧としたので、スイッチング損失を抑制することができる。
(3)各昇圧回路6U,6V,6Wの昇圧電圧Vou,Vov,Vowを相電圧指令値Vu,Vv,Vwに応じた図7中のa1で示す電圧としたので、式(1)のVoが従来のb1で示す電圧よりも小さくなり、a2中のリップル電流Irip1が従来のリップル電流Irip2よりも少なくすることができる。そのため、モータ鉄損を抑制することができ、モータの効率が低下することを抑制できる。
The first embodiment has the following effects.
(1) Since the boosted voltages Vou, Vov, Vow of the booster circuits 6U, 6V, 6W are set to voltages according to the phase voltage command values Vu * , Vv * , Vw * , the first reactors L1U, L1V in the energization period , L1W and the second reactors L2U, L2V, L2W, the current flowing in the conventional reactor is smaller than that of the conventional one, and the loss due to the resistance of the first and second reactors can be suppressed. Further, when boosting is not required for each booster circuit 6U, 6V, 6W, boosting is not performed, and boosted voltages Vou, Vov, Vow of each booster circuit 6U, 6V, 6W are set to phase voltage command value Vu *. , Vv * , and Vw * , the short-circuit period is eliminated, and the short-circuit period is shorter than in the prior art. Therefore, the current flowing during the short-circuit period is reduced, and the resistances of the first and second reactors are reduced. The loss due to can be suppressed.
(2) Since the boosted voltages Vou, Vov, Vow of the booster circuits 6U, 6V, 6W are voltages corresponding to the phase voltage command values Vu * , Vv * , Vw * , switching loss can be suppressed.
(3) Since the boosted voltages Vou, Vov, Vow of the booster circuits 6U, 6V, 6W are the voltages indicated by a1 in FIG. 7 corresponding to the phase voltage command values Vu * , Vv * , Vw * , the formula (1 ) Is smaller than the conventional voltage b1, and the ripple current Irip1 in a2 can be made smaller than the conventional ripple current Irip2. Therefore, motor iron loss can be suppressed, and reduction in motor efficiency can be suppressed.

図8は図1と同様のインバータ装置1の構成に適用される第2実施形態によるECU100の機能ブロック図であり、図2中の構成要素と実質的に同一の構成要素には同一の符号を附している。本実施形態では、昇圧指令値Vou,Vov,Vowの算出方法が異なる。昇圧指令値Vou,Vov,Vow算出手段102は、相電圧指令値Vu,Vv,Vwと直流電源2のバッテリ電圧Vbattと比較して、図9に示すように、昇圧回路6U,6V,6Wによる昇圧の必要のないB領域では、昇圧電圧Vou,Vov,Vowを直流電源2のバッテリ電圧に等しくし、昇圧回路6U,6V,6Wによる昇圧が必要なA領域では、昇圧指令値Vou,Vov,Vowを一定の昇圧指令電圧Vo、例えば、Vo={(Vd2+(Vq21/2とする。第2実施形態のB領域における効果は第1実施形態と同様である。 FIG. 8 is a functional block diagram of the ECU 100 according to the second embodiment applied to the configuration of the inverter device 1 similar to FIG. 1, and the same reference numerals are given to substantially the same components as those in FIG. It is attached. In the present embodiment, the calculation methods of the boost command values Vou * , Vov * , and Vow * are different. The boost command values Vou * , Vov * , Vow * calculation means 102 compares the phase voltage command values Vu * , Vv * , Vw * with the battery voltage Vbatt of the DC power supply 2 as shown in FIG. In the B region where boosting by 6U, 6V, 6W is not necessary, the boosted voltages Vou, Vov, Vow are made equal to the battery voltage of the DC power supply 2, and in the A region where boosting by the boosting circuits 6U, 6V, 6W is necessary. The command values Vou * , Vov * , Vow * are set to a constant boost command voltage Vo * , for example, Vo * = {(Vd * ) 2 + (Vq * ) 2 } 1/2 . The effect in the B region of the second embodiment is the same as that of the first embodiment.

本実施形態では、相電圧指令値Vu,Vv,Vwと直流電源2のバッテリ電圧Vbattに基づいて、昇圧回路6U,6V,6Wの昇圧指令値Vou,Vov,Vowを算出するようにしたが、相電流センサ12U,12V,12Wより検出される相電流iu,iv,iwから、昇圧指令値Vou,Vov,Vowを算出することも可能である。 In the present embodiment, the boost command values Vou * , Vov * , Vow * of the boost circuits 6U, 6V, 6W are calculated based on the phase voltage command values Vu * , Vv * , Vw * and the battery voltage Vbatt of the DC power supply 2. However, the boost command values Vou * , Vov * , Vow * can be calculated from the phase currents iu, iv, iw detected by the phase current sensors 12U, 12V, 12W.

例えば、位置検出センサ14より検出された回転角度θmが示す相電流iu,iv,iwの位相が、各相についての該位相における相電流が指令トルクの実現のために寄与が小さい所定の範囲、例えば、相電流iu,iv,iwがゼロ付近において、相電流iu,iv,iwの絶対値が一定値以下であれば、昇圧指令値Vou,Vov,Vowを一定値、例えば、直流電源2のバッテリ電圧Vbattとし、それ以外の昇圧指令値Vou,Vov,Vowを、例えば、Vo={(Vd2+(Vq21/2とする。 For example, the phase of the phase currents iu, iv, iw indicated by the rotation angle θm detected by the position detection sensor 14 has a predetermined range in which the phase current for each phase has a small contribution for realizing the command torque, For example, when the phase currents iu, iv, iw are near zero and the absolute values of the phase currents iu, iv, iw are below a certain value, the boost command values Vou * , Vov * , Vow * are set to a certain value, The battery voltage Vbatt of the power supply 2 is set, and the other boost command values Vou * , Vov * , Vow * are set to, for example, V0 * = {(Vd * ) 2 + (Vq * ) 2 } 1/2 .

昇圧指令値Vou,Vov,Vowは、図9のように、2段階でも良いし、3段階以上でも良い。この算出された昇圧指令値Vou,Vov,Vowは、例えば、算出時の次のキャリア周期で使用し、パルス幅変調をする。 The boost command values Vou * , Vov * , and Vow * may be in two stages as shown in FIG. 9, or in three or more stages. The calculated boost command values Vou * , Vov * , Vow * are used, for example, in the next carrier cycle at the time of calculation, and are subjected to pulse width modulation.

本発明の実施形態によるインバータ装置を示す図である。It is a figure which shows the inverter apparatus by embodiment of this invention. 図1中のECUのモータ制御に係る第1実施形態のブロック図である。It is a block diagram of 1st Embodiment which concerns on the motor control of ECU in FIG. 本発明の第1実施形態によるモータ制御方法を示すフローチャートである。It is a flowchart which shows the motor control method by 1st Embodiment of this invention. 本発明の第1実施形態によるモータ制御方法を示すタイムチャートである。It is a time chart which shows the motor control method by 1st Embodiment of this invention. 本発明の第1実施形態によるモータ制御方法を示すタイムチャートである。It is a time chart which shows the motor control method by 1st Embodiment of this invention. 本発明の第1実施形態による昇圧指令値を示す波形図である。It is a wave form diagram which shows the pressure | voltage rise command value by 1st Embodiment of this invention. 本発明の効果を説明するための図である。It is a figure for demonstrating the effect of this invention. 本発明の第2実施形態によるモータ制御に係るブロック図である。It is a block diagram concerning motor control by a 2nd embodiment of the present invention. 本発明の第2実施形態による昇圧指令値を示す波形図である。It is a wave form diagram which shows the pressure | voltage rise command value by 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1 インバータ装置
2 直流電源
6U,6V,6W 昇圧回路
7U,7V,7W ブリッジ回路
9 モータ
10 バッテリ電圧センサ
12U,12V,12W 相電流センサ
14 位置検出センサ
16 ECU
56 昇圧指令値Vou,Vov,Vow算出手段
58 ショート期間算出手段
60 パルス幅決定手段
DESCRIPTION OF SYMBOLS 1 Inverter apparatus 2 DC power supply 6U, 6V, 6W Boost circuit 7U, 7V, 7W Bridge circuit 9 Motor 10 Battery voltage sensor 12U, 12V, 12W Phase current sensor 14 Position detection sensor 16 ECU
56 Boost command values Vou * , Vov * , Vow * calculation means 58 Short period calculation means 60 Pulse width determination means

Claims (6)

複数の相からなる負荷に接続されるインバータ回路を有するインバータ装置であって、
直流電源の正極端側に接続された第1リアクタと、前記直流電源の負極端側に接続された第2リアクタと、前記第1リアクタの入力端と前記第2リアクタの出力端との間に接続された第1コンデンサと、前記1リアクタの出力端と前記第2リアクタの入力端との間に接続された第2コンデンサとを備えて構成される昇圧回路を各相別に備え、
各昇圧回路の出力端側には、正極側のスイッチング素子と負極側のスイッチング素子を直列に接続し、それぞれの前記スイッチング素子と並列にダイオードを接続した直列回路が接続され、該直列回路のそれぞれの前記スイッチング素子同士の接続点に前記負荷が接続されていることを特徴とするインバータ装置。
An inverter device having an inverter circuit connected to a load composed of a plurality of phases,
A first reactor connected to the positive electrode end side of the DC power source, a second reactor connected to the negative electrode end side of the DC power source, and an input end of the first reactor and an output end of the second reactor A booster circuit configured to include a first capacitor connected and a second capacitor connected between the output terminal of the first reactor and the input terminal of the second reactor is provided for each phase.
On the output terminal side of each booster circuit, a positive-side switching element and a negative-side switching element are connected in series, and a series circuit in which a diode is connected in parallel with each of the switching elements is connected. The inverter is characterized in that the load is connected to a connection point between the switching elements.
前記負荷はステータ及びロータを有する3相モータであり、前記負荷に流れる各相の相電流について、前記ロータの前記ステータに対する回転角度が所定範囲における、該相の相電流が所定値以下の場合、該相の昇圧回路による昇圧電圧がそれ以外の相電流の場合に比べて小さくなるよう制御することを特徴とする請求項1記載のインバータ装置。   When the load is a three-phase motor having a stator and a rotor, and the phase current of each phase flowing through the load is within a predetermined range of the rotation angle of the rotor with respect to the stator, the phase current of the phase is a predetermined value or less. 2. The inverter device according to claim 1, wherein the boosted voltage by the phase booster circuit is controlled to be smaller than that of other phase currents. 前記負荷の指令トルクに基づき各相の相電圧指令値を算出する相電圧指令値算出手段と、各相の前記昇圧回路についての昇圧指令値を該相の前記相電圧指令値に基づき算出する昇圧指令値算出手段を具備したことを特徴とする請求項1記載のインバータ装置。   Phase voltage command value calculation means for calculating a phase voltage command value of each phase based on the command torque of the load, and a booster that calculates a boost command value for the boost circuit of each phase based on the phase voltage command value of the phase The inverter device according to claim 1, further comprising command value calculation means. 前記昇圧指令値算出手段は、前記相電圧指令値と前記直流電源の電圧とに基づき、該相電圧指令値に対応する昇圧回路による昇圧の必要の有無を判断し、昇圧の必要がないときは、該相の正極側及び負極側の前記スイッチング素子を短絡させないことを特徴とする請求項3記載のインバータ装置。   The boost command value calculating means determines whether or not boosting is required by a boosting circuit corresponding to the phase voltage command value based on the phase voltage command value and the voltage of the DC power supply. 4. The inverter device according to claim 3, wherein the switching elements on the positive electrode side and the negative electrode side of the phase are not short-circuited. 前記昇圧指令値算出手段は、昇圧の必要があると判断される場合は、該昇圧の必要な昇圧回路の相電圧指令値の絶対値が大きくなるにつれて、該相の昇圧指令値の絶対値を大きくする請求項4記載のインバータ装置。   When it is determined that boosting is necessary, the boost command value calculating means calculates the absolute value of the boost command value of the phase as the absolute value of the phase voltage command value of the boosting circuit that requires boosting increases. The inverter device according to claim 4, wherein the inverter device is enlarged. 前記昇圧指令値算出手段は、昇圧の必要があると判断される場合は、該昇圧の必要な昇圧回路の昇圧指令値の絶対値が該相の相電圧指令値の絶対値に等しくなるようにした請求項5記載のインバータ装置。   When it is determined that boosting is required, the boost command value calculation means is configured so that the absolute value of the boost command value of the booster circuit that requires boosting is equal to the absolute value of the phase voltage command value of the phase. The inverter device according to claim 5.
JP2006266836A 2006-09-29 2006-09-29 Inverter device Withdrawn JP2008092611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006266836A JP2008092611A (en) 2006-09-29 2006-09-29 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006266836A JP2008092611A (en) 2006-09-29 2006-09-29 Inverter device

Publications (1)

Publication Number Publication Date
JP2008092611A true JP2008092611A (en) 2008-04-17

Family

ID=39376187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266836A Withdrawn JP2008092611A (en) 2006-09-29 2006-09-29 Inverter device

Country Status (1)

Country Link
JP (1) JP2008092611A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395556B1 (en) * 2012-11-20 2014-05-16 전자부품연구원 3-phase z-source inverter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395556B1 (en) * 2012-11-20 2014-05-16 전자부품연구원 3-phase z-source inverter

Similar Documents

Publication Publication Date Title
JP4353304B2 (en) Motor drive control device
JP4635703B2 (en) Control device for motor drive system
US8054031B2 (en) Converter device, rotating electrical machine control device, and drive device
US8264181B2 (en) Controller for motor drive control system
US9806653B2 (en) Control apparatus for motor control system
JP5633650B2 (en) Vehicle and vehicle control method
JP2009291019A (en) Controller for inverter for ac motor
JP2003116280A (en) Drive device and motive power output equipment
JP2006311770A (en) Controller of motor drive system
US9595890B2 (en) Switching control apparatus of load drive system
JP4846494B2 (en) INVERTER DEVICE AND INVERTER DEVICE CONTROL METHOD
JP2011223701A (en) Voltage estimation device and voltage estimation method of converter
JP4905204B2 (en) Load drive device
JP4842060B2 (en) Inverter device and control method thereof
JP2011067010A (en) Motor drive of vehicle
JP4919229B2 (en) Inverter device
JP5958400B2 (en) Motor drive control device
JP2011101554A (en) Controller converter
JP5052245B2 (en) Electric system controller for hybrid vehicles
JP4895121B2 (en) Inverter device
JP7415579B2 (en) Vehicle drive control system
JP2008092611A (en) Inverter device
JP5290048B2 (en) Vehicle motor control system
JP2010220306A (en) Motor control equipment
JP6627633B2 (en) Control device for power converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091201