JP2008091942A - Nitride semiconductor light emitting diode - Google Patents
Nitride semiconductor light emitting diode Download PDFInfo
- Publication number
- JP2008091942A JP2008091942A JP2007302832A JP2007302832A JP2008091942A JP 2008091942 A JP2008091942 A JP 2008091942A JP 2007302832 A JP2007302832 A JP 2007302832A JP 2007302832 A JP2007302832 A JP 2007302832A JP 2008091942 A JP2008091942 A JP 2008091942A
- Authority
- JP
- Japan
- Prior art keywords
- type
- nitride semiconductor
- ohmic electrode
- type ohmic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、発光素子構造の主要部を窒化物半導体で構成した窒化物半導体発光ダイオード(以下、GaN系LEDともいう。)に関し、特に、動作電圧の低減されたGaN系LEDに関する。 The present invention relates to a nitride semiconductor light-emitting diode (hereinafter also referred to as a GaN-based LED) in which a main part of a light-emitting element structure is composed of a nitride semiconductor, and particularly relates to a GaN-based LED with a reduced operating voltage.
窒化物半導体は、化学式AlaInbGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される3族窒化物からなる化合物半導体であって、例えば、GaN、InGaN、AlGaN、AlInGaN、AlN、InNなど、任意の組成のものが例示される。また、上記化学式において、3族元素の一部をホウ素(B)、タリウム(Tl)などで置換したもの、また、N(窒素)の一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)などで置換したものも、窒化物半導体に含まれる。
A nitride semiconductor is a compound semiconductor made of a group III nitride determined by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). For example, those having an arbitrary composition such as GaN, InGaN, AlGaN, AlInGaN, AlN, and InN are exemplified. In the above chemical formula, a part of the
近年、n型窒化物半導体層(以下、「n型層」ともいう。)とp型窒化物半導体層(以下、「p型層」ともいう。)とを接合してなる、pn接合型の発光素子構造を備えたGaN系LEDが実現され、青色LEDや緑色LEDなど、活性層で発生する光をそのまま利用する着色光源の他、蛍光体の発光を利用した白色光源(白色LED)用の励起光源として実用化されるに至っている。具体的な用途としては、LEDディスプレイや、液晶表示装置のバックライト、LED照明など、種々存在する。 In recent years, an n-type nitride semiconductor layer (hereinafter also referred to as “n-type layer”) and a p-type nitride semiconductor layer (hereinafter also referred to as “p-type layer”) are bonded to each other. A GaN-based LED with a light-emitting element structure has been realized, and it is used for a white light source (white LED) using phosphor emission in addition to a colored light source such as a blue LED or a green LED that directly uses light generated in an active layer. It has come into practical use as an excitation light source. Specific applications include LED displays, liquid crystal display backlights, LED lighting, and the like.
いずれの用途においても、GaN系LEDに対しては、更なる高出力化と、動作電圧の低減が望まれている。LEDに高出力化が望まれることは当然であるが、動作電圧の低減が望まれる理由は、主に、低消費電力化と、発熱量の低減のためである。
例えば、携帯電話などの携帯機器では、組み込まれる液晶表示装置のバックライトの低消費電力化が重要となる。また、大型の液晶表示装置のバックライト用途や、LED照明用途では、低消費電力化も勿論、重要であるが、加えて、大きな出力を得るために、多数のLEDを高密度に実装して用いたり、個々の素子を大電流で駆動することから、発熱量の低減が重要となる。発熱が大きいと、動作時の素子温度が高くなることから、発光効率の低下、発光波長の変動(白色LEDの場合には、蛍光体の励起効率の変化を通して発光効率の低下にもつながる)、素子の信頼性・寿命の低下、といった問題が生じる。
なお、GaN系LEDの動作電圧は、一般に、順方向に一定の電流(一般に20mA)を流すのに要する電圧(順方向電圧。Vfともいう。)により評価される。
In any application, further increase in output and reduction in operating voltage are desired for GaN-based LEDs. Although it is natural that higher output is desired for the LED, the reason why reduction of the operating voltage is desired is mainly for lower power consumption and reduced heat generation.
For example, in portable devices such as mobile phones, it is important to reduce the power consumption of the backlight of the liquid crystal display device to be incorporated. In addition, it is important to reduce power consumption in backlight applications for large liquid crystal display devices and LED lighting applications. In addition, in order to obtain large output, a large number of LEDs are mounted at high density. Since it is used or each element is driven with a large current, it is important to reduce the amount of heat generated. If the heat generation is large, the element temperature during operation becomes high, so that the light emission efficiency decreases, the light emission wavelength fluctuates (in the case of a white LED, the light emission efficiency decreases through a change in the excitation efficiency of the phosphor), Problems such as a reduction in device reliability and lifetime occur.
Note that the operating voltage of a GaN-based LED is generally evaluated by a voltage (forward voltage, also referred to as Vf) required to flow a constant current (generally 20 mA) in the forward direction.
GaN系LEDの高出力化を容易に達成できる方法として、結晶成長面がエッチング等の方法により凹凸状に加工されてなる基板(以下、「加工基板」ともいう。)を用いて、素子を構成する窒化物半導体層の成長を行う方法がある(特許文献1、特許文献2)。
加工基板を用いると、窒化物半導体結晶の横方向成長が起こるので、それによって得られる、転位密度の低い高品質な窒化物半導体層で、発光素子構造を形成することができ、内部量子効率の高いLEDが得られる。
また、窒化物半導体とは異なる屈折率を持つ材料からなる加工基板を使用し、結晶成長面の凹凸を埋め込んで、発光素子構造を含む窒化物半導体層を成長させると、基板と窒化物半導体層との界面で光の散乱が生じるようになるために、外部量子効率の高いLEDが得られる(特許文献3)。
As a method for easily achieving high output of the GaN-based LED, an element is configured using a substrate (hereinafter, also referred to as “processed substrate”) in which the crystal growth surface is processed into an uneven shape by a method such as etching. There is a method for growing a nitride semiconductor layer (
When a processed substrate is used, lateral growth of a nitride semiconductor crystal occurs, so that a light-emitting element structure can be formed with a high-quality nitride semiconductor layer having a low dislocation density obtained thereby. A high LED is obtained.
Further, when a processed substrate made of a material having a refractive index different from that of a nitride semiconductor is used, and a nitride semiconductor layer including a light-emitting element structure is grown by embedding unevenness of a crystal growth surface, the substrate and the nitride semiconductor layer As a result of light scattering occurring at the interface with LED, an LED having high external quantum efficiency can be obtained (Patent Document 3).
以下、本明細書では、従来および本発明のLEDの素子構造を簡単かつ明確に説明することを目的として、便宜上、基板が下側にあり、その上に窒化物半導体層が積み重ねられるものとして、素子の構造に上下方向の概念を導入する。また、その上下方向(=窒化物
半導体層の積層方向や層厚方向)と直交する方向を、横方向とも呼ぶことにする。これら説明のために用いる方向の規定は、LEDをリードフレームや実装基板などに実装する際の姿勢を何ら限定するものではない。
Hereinafter, in the present specification, for the purpose of simply and clearly explaining the element structure of the conventional and the LED of the present invention, for convenience, the substrate is on the lower side, and the nitride semiconductor layer is stacked thereon, The concept of the vertical direction is introduced into the element structure. A direction perpendicular to the vertical direction (= the nitride semiconductor layer stacking direction or the layer thickness direction) is also referred to as a horizontal direction. The definition of the direction used for the explanation does not limit the posture when the LED is mounted on a lead frame or a mounting substrate.
図11は、加工基板を用いた従来のGaN系LEDの構造を示す摸式図である。
図11において、11は、結晶成長面が凹凸状に加工されたサファイア単結晶基板(サファイア加工基板)であり、12はn型層であって、121は、SiドープGaNからなる層厚3μm(基板11の凸部上の厚さ)のn型コンタクト層であり、122は、アンドープAlGaNからなる層厚100nmのn型クラッド層であり、123は、層厚3nmのアンドープInxGa1−xN(0<x≦1)井戸層と層厚10nmのSiドープInyGa1−yN(0≦y<x)障壁層とを各10層交互に積層してなるMQW構造の活性層であり、13はp型層であって、131はMgドープAlGaNからなる層厚30nmのp型クラッド層であり、132はMgドープGaNからなる層厚150nmのp型コンタクト層であり、P11はn型層2に電流を注入するためのn型オーミック電極であり、P12はp型層3に電流を注入するためのp型オーミック電極であり、P13はボンディング・パッドである。p型オーミック電極P12は、例えば、Ni(ニッケル)とAu(金)の積層体からなり、p型層13の上面全体に広がるように、層状に形成されている。
FIG. 11 is a schematic diagram showing the structure of a conventional GaN-based LED using a processed substrate.
In FIG. 11, 11 is a sapphire single crystal substrate (sapphire processed substrate) whose crystal growth surface is processed into an uneven shape, 12 is an n-type layer, 121 is a layer thickness of 3 μm made of Si-doped GaN ( N-type contact layer (thickness on the convex portion of the substrate 11), 122 is an n-type cladding layer made of undoped AlGaN and having a thickness of 100 nm, and 123 is an undoped In x Ga 1-x having a thickness of 3 nm. An active layer having an MQW structure in which N (0 <x ≦ 1) well layers and 10-nm-thick Si-doped In y Ga 1-y N (0 ≦ y <x) barrier layers are alternately stacked. 13 is a p-type layer, 131 is a p-type cladding layer made of Mg-doped AlGaN with a thickness of 30 nm, 132 is a p-type contact layer made of Mg-doped GaN with a thickness of 150 nm, and P11 is An n-type ohmic electrode for injecting current into the n-
図11において、サファイア加工基板11の上面には、紙面に垂直な方向(図11(a)の切断線Y1−Y1に平行な方向)に伸びるストライプ状の凹部(溝)が形成されている。該凹部は、深さ(凹部と凸部との高低差)が1μm、幅wが約3μmであり、幅方向の形成周期pは6μmである。
n型コンタクト層121は、サファイア加工基板11の上面の凹部を埋め込んで、平坦に成長している。よって、このn型コンタクト層121は、該面の凹凸に対応して、相対的に層厚が大きい部分(即ち、基板の凹部に入り込んだ分だけ厚い部分)である厚部(層厚T1)と、層厚が小さい部分(即ち、基板の凸部上に位置するために薄くなっている部分)である薄部(層厚t1)とが、交互に並んだ構造となっている。
n型コンタクト層121の上には、n型クラッド層122を介して、活性層123、p型層13、p型オーミック電極P12がこの順に積層されてなる発光部が、図11(a)に示すように、正方形からひとつの角部が切り取られた形状に形成されており、その切り取られた角部の位置に、n型オーミック電極P11が形成されている。n型オーミック電極P11からn型コンタクト層121に注入される電流は、n型コンタクト層121の内部を横方向に拡散して、発光部に供給される。
The n-type contact layer 121 fills the concave portion on the upper surface of the sapphire processed substrate 11 and grows flat. Therefore, the n-type contact layer 121 has a thick part (layer thickness T1) corresponding to the unevenness of the surface, which is a part having a relatively large layer thickness (that is, a part thicker by entering the concave part of the substrate). In addition, thin portions (layer thickness t1), which are portions having a small layer thickness (that is, portions that are thin because they are positioned on the convex portions of the substrate), are arranged alternately.
On the n-type contact layer 121, a light emitting section in which an active layer 123, a p-
本発明者等は、図11に示す従来のGaN系LEDにおいて、n型コンタクト層121に、切断線Y1−Y1に平行な方向に延びる厚部と薄部とが存在することによって、素子のn型層側における横方向の電流拡散性が、切断線Y1−Y1に平行な方向で最良となり、切断線X1−X1に平行な方向で最も悪くなることに着目した。
このような異方性は、n型コンタクト層121において、薄部よりも横方向の電流拡散性が良好である厚部が、切断線Y1−Y1の方向には連続しているが、切断線X1−X1の方向には連続していないことによって生じる。
なお、n型クラッド層122は、n型不純物が意図的にドープされていない、低導電率の層であるために、横方向の電流拡散には実質的に寄与しない。また、活性層3は、層厚が小さいために、横方向の電流拡散に実質的に寄与しない。
In the conventional GaN-based LED shown in FIG. 11, the inventors of the present invention have n-type contact layer 121 having a thick portion and a thin portion extending in a direction parallel to the cutting line Y1-Y1, so that n It was noted that the current diffusivity in the lateral direction on the mold layer side is the best in the direction parallel to the cutting line Y1-Y1, and the worst in the direction parallel to the cutting line X1-X1.
Such anisotropy is that, in the n-type contact layer 121, the thick portion having better current diffusivity in the lateral direction than the thin portion is continuous in the direction of the cutting line Y1-Y1, but the cutting line It is caused by not being continuous in the direction of X1-X1.
Note that the n-type cladding layer 122 is a layer having a low electrical conductivity that is not intentionally doped with an n-type impurity, and therefore does not substantially contribute to current diffusion in the lateral direction. Further, since the
上記のように、本発明者等は、加工基板を有してなるGaN系LEDには、素子のn型層側における横方向の電流拡散性に異方性があることに着目したが、さらに、そのような異方性が、LEDのVfになんらかの影響を与えているはずであると考え、その影響を考慮してVfの低減を図ることを検討した。このような加工基板の凹凸に起因する、n型層側での横方向の電流拡散性に関する異方性と、LEDのVfとの関係については、これまで考慮されたことがなかった。 As described above, the present inventors have focused on the fact that the GaN-based LED having a processed substrate has anisotropy in the lateral current diffusivity on the n-type layer side of the element. Therefore, it was considered that such anisotropy should have some influence on the Vf of the LED, and the reduction of Vf was examined in consideration of the influence. The relationship between the anisotropy regarding the current diffusivity in the lateral direction on the n-type layer side and the Vf of the LED caused by the unevenness of the processed substrate has not been considered so far.
本発明の課題は、加工基板を有してなるGaN系LEDの素子構造において、加工基板の凹凸に起因して生じる、素子のn型層側での横方向の電流拡散性に関する異方性と、LEDのVfとの関係を明らかにし、該異方性に対して、n型オーミック電極および発光部の形状や配置を最適化することによって、従来よりもVfの低いGaN系LEDを提供することにある。 An object of the present invention is to provide anisotropy related to current diffusivity in the lateral direction on the n-type layer side of an element, which is caused by unevenness of the processed substrate in the element structure of a GaN-based LED having a processed substrate. To provide a GaN-based LED having a lower Vf than in the past by clarifying the relationship with the Vf of the LED and optimizing the shape and arrangement of the n-type ohmic electrode and the light emitting part against the anisotropy It is in.
本発明は、次の特徴を有するものである。
(1)絶縁体からなる凹凸状の結晶成長面を有する基板の上に、n型不純物がドープされたn型窒化物半導体層が形成され、該n型窒化物半導体層の上には、窒化物半導体からなる活性層とp型窒化物半導体層とp型オーミック電極とがこの順に積層された発光部と、n型オーミック電極とが、それぞれ異なる領域に形成されている窒化物半導体発光ダイオードであって、
前記基板の上方から見て、4つの辺の全てが前記発光部の外周に接するように前記発光部に外接する矩形を選ぶことができ、この矩形の対向する辺の組をそれぞれ(第1辺、第3辺)、(第2辺、第4辺)としたとき、
n型オーミック電極は、
第1辺を含む直線と、第3辺を含む直線とに挟まれた領域に、当該n型オーミック電極と第4辺との距離が、当該n型オーミック電極と第1辺との距離および第3辺との距離のいずれよりも大きくなるように、かつ、当該n型オーミック電極と第4辺との距離が、該距離が最大となるように前記矩形を選択したときの該距離の80%以上となるように、
形成されており、
前記n型窒化物半導体層は、前記結晶成長面の凹部に入り込んだ部分を有するとともに、その上面が平坦となっており、それによって、該n型窒化物半導体層には、該結晶成長面の凹部に対応した厚部と、凸部に対応した薄部とが存在し、
前記結晶成長面においては、その凹部が、前記第4辺に直交する方向に伸長しており、それによって、前記n型窒化物半導体層の厚部が該方向に伸長しており、それによって、該n型窒化物半導体層における横方向の電流拡散性が、前記第4辺に直交する方向において、他の方向よりも良好となっていることを特徴とする、窒化物半導体発光ダイオード。
(2)絶縁体からなる凹凸状の結晶成長面を有する基板の上に、n型不純物がドープされたn型窒化物半導体層が形成され、該n型窒化物半導体層の上には、窒化物半導体からなる活性層とp型窒化物半導体層とp型オーミック電極とがこの順に積層された発光部と、n型オーミック電極とが、それぞれ異なる領域に形成されている窒化物半導体発光ダイオードであって、
前記基板の上方から見て、4つの辺の全てが前記発光部の外周に接するように前記発光部に外接する矩形を選ぶことができ、この矩形の対向する辺の組をそれぞれ(第1辺、第3辺)、(第2辺、第4辺)としたとき、
n型オーミック電極は、
第1辺を含む直線と、第3辺を含む直線とに挟まれた領域に、当該n型オーミック電極と第4辺との距離が、当該n型オーミック電極と第1辺との距離および第3辺との距離のいずれよりも大きくなるように、かつ、第1辺および第3辺の伸長方向についての当該n型オーミック電極の最大幅が、同じ方向についての前記発光部の全幅の50%以上となるように、
形成されており、
前記n型窒化物半導体層は、前記結晶成長面の凹部に入り込んだ部分を有するとともに、その上面が平坦となっており、それによって、該n型窒化物半導体層には、該結晶成長面の凹部に対応した厚部と、凸部に対応した薄部とが存在し、
前記結晶成長面においては、その凹部が、前記第4辺に直交する方向に伸長しており、それによって、前記n型窒化物半導体層の厚部が該方向に伸長しており、それによって、該n型窒化物半導体層における横方向の電流拡散性が、前記第4辺に直交する方向において、他の方向よりも良好となっていることを特徴とする、窒化物半導体発光ダイオード。
(3)前記基板の上方から見て、前記発光部の外周が、前記第1辺の全部または一部と、前記第2辺の全部または一部と、前記第3辺の全部または一部と、前記第4辺の全部または一部と、を含んでいる、上記(1)または(2)記載の窒化物半導体発光ダイオード。
また、本発明の他の態様は、次の特徴を有する。
絶縁体からなる凹凸状の結晶成長面を有する基板の上に、n型不純物がドープされたn型窒化物半導体層が形成され、該n型窒化物半導体層の上には、窒化物半導体からなる活性層とp型窒化物半導体層とp型オーミック電極とがこの順に積層された発光部と、n型オーミック電極とが、それぞれ異なる領域に形成されている窒化物半導体発光ダイオードであって、
前記基板の上方から見て、前記発光部に外接する方形の、対向する辺の組をそれぞれ(第1辺、第3辺)、(第2辺、第4辺)としたとき、n型オーミック電極は、第1辺を含む直線と、第3辺を含む直線とに挟まれた領域に、当該n型オーミック電極と第4辺との距離が、当該n型オーミック電極と第1辺との距離および第3辺との距離のいずれよりも大きくなるように形成されており、
前記n型窒化物半導体層は、前記結晶成長面の凹部に入り込んだ部分を有するとともに、その上面が平坦となっており、それによって、該n型窒化物半導体層には、該結晶成長面の凹部に対応した厚部と、凸部に対応した薄部とが存在し、
前記結晶成長面においては、その凹部が、前記第4辺に直交する方向に伸長しており、それによって、前記n型窒化物半導体層の厚部が該方向に伸長しており、それによって、該n型窒化物半導体層における横方向の電流拡散性が、該方向において、他の方向よりも良好となっていることを特徴とする、窒化物半導体発光ダイオード。
上記本発明の他の態様における好ましい態様は、次の特徴を有する。
前記n型オーミック電極と前記第1辺との距離の、前記n型オーミック電極と前記第3辺との距離に対する比率が、0.8〜1.2である。
前記n型オーミック電極と前記第4辺との距離が、該距離が最大となるように前記方形を選択したときの該距離の、80%以上である。
前記発光部が、前記基板の上方から見て、正方形からひとつの角部が切り取られた形状に形成されているとともに、n型オーミック電極が、該切り取られた角部の位置に形成されており、前記凹部の伸長方向が、前記正方形の、切り取られた角部に含まれる頂点と、その対角位置の頂点とを結ぶ対角線の方向である。
前記凹部の伸長方向と直交する方向についての、前記n型オーミック電極の最大幅が、同じ方向についての前記発光部の全幅の50%以上である。
前記凹部の形状がストライプ状である。
前記基板が、一主面にストライプ状の凹部が加工されたサファイア単結晶基板と、
該主面の凸部上面および凹部底面のそれぞれに立体的に成長された、アンドープの窒化物半導体結晶とからなる。
前記p型オーミック電極が、反射性電極であるか、または、膜厚0.1μm以上の金属膜に窓部が形成されてなる透光性電極である。
前記p型オーミック電極が、金属または酸化物半導体からなる透明電極であり、該p型オーミック電極の上には、さらにボンディング・パッドが形成されており、前記基板の上方から見て、該ボンディング・パッドと前記n型オーミック電極とが最も近接した部分を結ぶ直線と、前記凹部の伸長方向とが平行である。
The present invention has the following features.
(1) An n-type nitride semiconductor layer doped with an n-type impurity is formed on a substrate having an uneven crystal growth surface made of an insulator, and nitrided on the n-type nitride semiconductor layer. A nitride semiconductor light emitting diode in which an active layer made of a semiconductor, a p-type nitride semiconductor layer, and a p-type ohmic electrode are stacked in this order, and an n-type ohmic electrode are formed in different regions. There,
A rectangle circumscribing the light-emitting portion can be selected so that all four sides are in contact with the outer periphery of the light-emitting portion when viewed from above the substrate, and a set of opposite sides of the rectangle (first side) is selected. , Third side), (second side, fourth side),
The n-type ohmic electrode is
In a region sandwiched between a straight line including the first side and a straight line including the third side, the distance between the n-type ohmic electrode and the fourth side is the distance between the n-type ohmic electrode and the first side and the first side. 80% of the distance when the rectangle is selected so that the distance between the n-type ohmic electrode and the fourth side becomes the maximum so that the distance is greater than any of the distances to the three sides. As above,
Formed,
The n-type nitride semiconductor layer has a portion that enters the recess of the crystal growth surface, and the upper surface thereof is flat, whereby the n-type nitride semiconductor layer includes the crystal growth surface. There is a thick part corresponding to the concave part and a thin part corresponding to the convex part,
In the crystal growth surface, the recess extends in a direction perpendicular to the fourth side, whereby the thick portion of the n-type nitride semiconductor layer extends in the direction, thereby A nitride semiconductor light-emitting diode characterized in that lateral current diffusivity in the n-type nitride semiconductor layer is better in the direction perpendicular to the fourth side than in other directions.
(2) An n-type nitride semiconductor layer doped with an n-type impurity is formed on a substrate having an uneven crystal growth surface made of an insulator, and nitrided on the n-type nitride semiconductor layer. A nitride semiconductor light emitting diode in which an active layer made of a semiconductor, a p-type nitride semiconductor layer, and a p-type ohmic electrode are stacked in this order, and an n-type ohmic electrode are formed in different regions. There,
A rectangle circumscribing the light-emitting portion can be selected so that all four sides are in contact with the outer periphery of the light-emitting portion when viewed from above the substrate, and a set of opposite sides of the rectangle (first side) is selected. , Third side), (second side, fourth side),
The n-type ohmic electrode is
In a region sandwiched between a straight line including the first side and a straight line including the third side, the distance between the n-type ohmic electrode and the fourth side is the distance between the n-type ohmic electrode and the first side and the first side. The maximum width of the n-type ohmic electrode in the extending direction of the first side and the third side is 50% of the total width of the light emitting unit in the same direction so as to be larger than any of the distances to the three sides. As above,
Formed,
The n-type nitride semiconductor layer has a portion that enters the recess of the crystal growth surface, and the upper surface thereof is flat, whereby the n-type nitride semiconductor layer includes the crystal growth surface. There is a thick part corresponding to the concave part and a thin part corresponding to the convex part,
In the crystal growth surface, the recess extends in a direction perpendicular to the fourth side, whereby the thick portion of the n-type nitride semiconductor layer extends in the direction, thereby A nitride semiconductor light-emitting diode characterized in that lateral current diffusivity in the n-type nitride semiconductor layer is better in the direction perpendicular to the fourth side than in other directions.
(3) When viewed from above the substrate, the outer periphery of the light-emitting portion includes all or part of the first side, all or part of the second side, and all or part of the third side. The nitride semiconductor light-emitting diode according to (1) or (2) above, including all or part of the fourth side.
Moreover, the other aspect of this invention has the following characteristics.
An n-type nitride semiconductor layer doped with an n-type impurity is formed on a substrate having an uneven crystal growth surface made of an insulator, and the nitride semiconductor is formed on the n-type nitride semiconductor layer. A light-emitting portion in which an active layer, a p-type nitride semiconductor layer, and a p-type ohmic electrode are stacked in this order and an n-type ohmic electrode are formed in different regions, respectively,
When a pair of opposing sides of a square circumscribing the light emitting portion as viewed from above the substrate is defined as (first side, third side) and (second side, fourth side), respectively, n-type ohmic The electrode has a region sandwiched between a straight line including the first side and a straight line including the third side, and the distance between the n-type ohmic electrode and the fourth side is the distance between the n-type ohmic electrode and the first side. It is formed to be greater than both the distance and the distance to the third side,
The n-type nitride semiconductor layer has a portion that enters the recess of the crystal growth surface, and the upper surface thereof is flat, whereby the n-type nitride semiconductor layer includes the crystal growth surface. There is a thick part corresponding to the concave part and a thin part corresponding to the convex part,
In the crystal growth surface, the recess extends in a direction perpendicular to the fourth side, whereby the thick portion of the n-type nitride semiconductor layer extends in the direction, thereby A nitride semiconductor light emitting diode characterized in that lateral current diffusivity in the n-type nitride semiconductor layer is better in this direction than in other directions.
The preferable aspect in the said other aspect of this invention has the following characteristics.
The ratio of the distance between the n-type ohmic electrode and the first side to the distance between the n-type ohmic electrode and the third side is 0.8 to 1.2.
The distance between the n-type ohmic electrode and the fourth side is 80% or more of the distance when the square is selected so that the distance is maximized.
The light emitting portion is formed in a shape in which one corner portion is cut out from a square when viewed from above the substrate, and an n-type ohmic electrode is formed at the position of the cut out corner portion. The extending direction of the recess is the direction of a diagonal line connecting the apex included in the cut corner of the square and the apex of the diagonal position.
The maximum width of the n-type ohmic electrode in the direction orthogonal to the extending direction of the recess is 50% or more of the total width of the light emitting unit in the same direction.
The concave portion has a stripe shape.
The substrate is a sapphire single crystal substrate in which a stripe-shaped recess is processed on one main surface;
It consists of undoped nitride semiconductor crystals that are three-dimensionally grown on the upper surface of the convex portion and the bottom surface of the concave portion of the main surface.
The p-type ohmic electrode is a reflective electrode or a translucent electrode in which a window is formed in a metal film having a thickness of 0.1 μm or more.
The p-type ohmic electrode is a transparent electrode made of a metal or an oxide semiconductor, and a bonding pad is further formed on the p-type ohmic electrode. A straight line connecting a portion where the pad and the n-type ohmic electrode are closest to each other is parallel to the extending direction of the recess.
本発明の実施に係るGaN系LEDは、Vfの低減により、消費電力が小さく、また、動作時の発熱量が低減されたものとなるために、液晶表示装置のバックライトや、LED照明をはじめとする各種の用途に、好適に用いることができる。 Since the GaN-based LED according to the embodiment of the present invention consumes less power and reduces the amount of heat generated during operation due to the reduction in Vf, the backlight of a liquid crystal display device, LED lighting, etc. It can use suitably for various uses.
図1は、本発明の一実施形態に係るGaN系LEDの構造を示す図である。図1(a)は当該LEDを上から見たときの図(上面図)であり、図1(b)は図1(a)の切断線S−Sにおける断面図を示している。また、図2は、図1(a)の切断線R−Rにおける断面図である。基板の上方から見たチップの形状は正方形であり、A、B、C、Dは、その4つの頂点である。
図1において、1はサファイア加工基板であり、2はn型層であって、21はSiドープGaNからなる層厚3μm(基板1の凸部上の厚さ)のn型コンタクト層であり、22はアンドープAlGaNからなる層厚100nmのn型クラッド層であり、23は層厚3nmのアンドープInxGa1−xN(0<x≦1)井戸層と層厚10nmのSiドープInyGa1−yN(0≦y<x)障壁層とを各6層交互に積層してなるMQW構造の活性層であり、3はp型層であって、31は層厚30nmのMgドープAlGaNからなるp型クラッド層であり、32はMgドープGaNからなる層厚150nmのp型コンタクト層であり、P1はn型層2に電流を注入するためのn型オーミック電極であり、P2はp型層3に電流を注入するためのp型オーミック電極であり、P3はボンディング・パッドである。p型オーミック電極P2は、p型層3の上面全体に広がるように、層状に形成されている。n型オーミック電極P1にはTi(チタン)とAl(アルミニウム)の積層体、p型オーミック電極P2にはNi(ニッケル)とAu(金)の積層体、ボンディング・パッドP3にはTiとAuの積層体を用いることができる。
FIG. 1 is a diagram showing the structure of a GaN-based LED according to an embodiment of the present invention. Fig.1 (a) is the figure (top view) when the said LED is seen from the top, and FIG.1 (b) has shown sectional drawing in the cutting | disconnection line SS of Fig.1 (a). FIG. 2 is a cross-sectional view taken along a cutting line RR in FIG. The shape of the chip viewed from above the substrate is a square, and A, B, C, and D are the four vertices thereof.
In FIG. 1, 1 is a sapphire processed substrate, 2 is an n-type layer, 21 is an n-type contact layer made of Si-doped GaN and having a layer thickness of 3 μm (thickness on the convex portion of the substrate 1),
図1に示す例では、サファイア加工基板1の結晶成長面は、一方向に伸びるストライプ状の凹部が複数形成された、凹凸面となっている。以下、このように、結晶成長面に設けられた凹部が、主としてひとつの方向に伸びているとき、その方向を「凹部伸長方向」と呼ぶことにする。図1(a)において部分的に切り欠いて該結晶成長面の凹凸パターンを見せているとおり、その凹部伸長方向は、図11に示す従来の素子とは異なっている。該結晶成長面の仕様は、凹部の深さが1μm、凹部の幅wが約3μmであり、幅方向の凹凸の周期pは6μmである。
In the example shown in FIG. 1, the crystal growth surface of the sapphire processed
n型コンタクト層21は、サファイア加工基板1の凹部に入り込むように、かつ、その上面が平坦面となるように、形成されている。そのために、n型コンタクト層21には、基板1の凹部に対応した厚部(層厚Tの部分)と、基板1の凸部に対応した薄部(層厚tの部分)とが存在する(同図の例では、凹部の深さが1μmであるため、T=4μm、t=3μmとなっている。)。基板1の凹凸がストライプ状であることから、この厚部と薄部もストライプ状であり、n型コンタクト層21における横方向の電流拡散性は、厚部の
伸びる方向、すなわち、基板1における凹部伸長方向において最良であり、他の方向では、それよりも悪くなっている。
The n-
n型コンタクト層21の上には、n型クラッド層22を介して、活性層23、p型層3、p型オーミック電極P2がこの順に積層されてなる発光部が、図1(a)に示すように、正方形からひとつの角部が切り取られた形状に形成されている。また、その切り取られた角部の位置に、n型オーミック電極P1が形成されている。n型オーミック電極P1からn型コンタクト層21に注入された電流は、n型コンタクト層21の内部を横方向に拡散して、発光部に供給される。このような横方向の電流拡散性を十分なものとするために、n型コンタクト層21のキャリア濃度は、通常、1×1018cm−3以上とされる。
On the n-
図1に示すGaN系LEDは、次の方法により製造することができる。
サファイア加工基板1は、通常のサファイア単結晶基板(窒化物半導体結晶の成長に使用されるもの)の主面に、一般的なフォトリソグラフィ技術とドライエッチング技術を用いて、ストライプ状の凹部を加工することにより得ることができる。
n型コンタクト層21からp型コンタクト層32までの窒化物半導体層は、MOVPE(有機金属化合物気相成長)法、HVPE(ハイドライド気相成長)法、MBE(分子ビームエピタキシー)法など、窒化物半導体結晶の成長に使用し得る、公知の気相成長法により形成することができる。なお、図示は省略しているが、サファイア加工基板1とn型コンタクト層21との間には、バッファ層を介在させることが好ましい。
また、この例では、活性層23をSiドープによりn型導電性としているが、活性層の導電型は任意であり、不純物のドーピングの仕方も、公知技術を参照して種々設計することができる。
p型コンタクト層32の成長が完了した後は、p型層3にp型不純物として添加したMg(マグネシウム)を活性化させるため、アニーリング処理や電子線照射処理などの処理を行うことが望ましい。
The GaN-based LED shown in FIG. 1 can be manufactured by the following method.
The sapphire processed
Nitride semiconductor layers from the n-
Further, in this example, the
After the growth of the p-
n型オーミック電極P1を形成するためには、ドライエッチングによって、p型層3、活性層23およびn型クラッド層22の一部を除去し、n型オーミック電極P1の形成面とするn型コンタクト層21の表面を露出させる。図1の例では、この工程で、ウェハ上の各素子の発光部が分離されるように、各素子の発光部間の領域にもドライエッチングを施している。
Ti/Alからなるn型オーミック電極P1、Ni/Auからなるp型オーミック電極P2、Ti/Auからなるボンディング・パッドP3の形成は、蒸着、スパッタ、CVDなどの、公知の金属薄膜形成法を用いて、行うことができる。
ウェハ上に形成された素子をチップに分離する方法としては、スクライビング、ダイシング、レーザ溶断など、公知のチップ分離方法が使用できる。
In order to form the n-type ohmic electrode P1, a part of the p-
The n-type ohmic electrode P1 made of Ti / Al, the p-type ohmic electrode P2 made of Ni / Au, and the bonding pad P3 made of Ti / Au are formed by a known metal thin film forming method such as vapor deposition, sputtering, or CVD. And can be done.
As a method for separating the element formed on the wafer into chips, known chip separation methods such as scribing, dicing, laser fusing, etc. can be used.
前述のように、図1に示すGaN系LEDでは、発光部が、基板の上方から見て、正方形からひとつの角部が切り取られた形状とされ、n型オーミック電極P1は、その切り取られた角部の位置に形成されている。
図3は、説明のために、図1から発光部とn型オーミック電極P1を抜き出して描いた上面図である。図3において、ハッチングを施した部分は、発光部を表しており、破線は、発光部に外接する方形EFGHの辺を表しており、一点鎖線L1は辺EFを含む直線を表しており、一点鎖線L2は辺GHを含む直線を表している。太い矢印は、基板1の結晶成長面における、凹部伸長方向である。
図3から分かるように、n型オーミック電極P1は、辺EFを含む直線L1と、辺GHを含む直線L2とに挟まれた領域に形成されている。そして、該n型オーミック電極P1と、方形EFGHの各辺との距離を、d1(辺EFとの距離)、d2(辺FGとの距離)、d3(辺GHとの距離)、d4(辺HEとの距離)とすると、d1,d2,d3<d4
である(なお、d2=0である。)。
従って、n型オーミック電極P1から見て、発光部は、辺HEに平行な方向よりも、辺HEに直交する方向に、より遠くまで広がっている。以下、この発光部に外接する方形の4つの辺のうち、n型オーミック電極との距離が最大である辺に直交する方向を、「特徴方向」と呼ぶことにする。
As described above, in the GaN-based LED shown in FIG. 1, the light emitting portion has a shape in which one corner portion is cut out from a square when viewed from above the substrate, and the n-type ohmic electrode P <b> 1 is cut out. It is formed at the position of the corner.
FIG. 3 is a top view illustrating the light emitting portion and the n-type ohmic electrode P1 extracted from FIG. 1 for the sake of explanation. In FIG. 3, the hatched part represents the light emitting part, the broken line represents the side of the square EFGH circumscribing the light emitting part, and the alternate long and short dash line L1 represents a straight line including the side EF. A chain line L2 represents a straight line including the side GH. The thick arrow is the direction of recess extension in the crystal growth surface of the
As can be seen from FIG. 3, the n-type ohmic electrode P1 is formed in a region sandwiched between a straight line L1 including the side EF and a straight line L2 including the side GH. The distances between the n-type ohmic electrode P1 and each side of the square EFGH are d1 (distance to the side EF), d2 (distance to the side FG), d3 (distance to the side GH), d4 (side (Distance to HE)), d1, d2, d3 <d4
(Note that d2 = 0).
Accordingly, when viewed from the n-type ohmic electrode P1, the light emitting portion extends farther in the direction perpendicular to the side HE than in the direction parallel to the side HE. Hereinafter, a direction orthogonal to the side having the maximum distance from the n-type ohmic electrode among the four sides of the rectangle circumscribing the light emitting portion is referred to as a “characteristic direction”.
図1に示すGaN系LEDの特徴は、上記定義した特徴方向と、前述の、サファイア加工基板1における凹部伸長方向とが、一致していることであり、これが、図11に示す従来のGaN系LEDとの最大の相違点である。この特徴によって、図1に示すGaN系LEDは、図11に示す従来のGaN系LEDよりも、Vfが低減される。
本発明者等は、その作用機構について、定性的には、次のようなものであると考えている。
The feature of the GaN-based LED shown in FIG. 1 is that the characteristic direction defined above is coincident with the above-described recess extending direction in the sapphire processed
The present inventors consider that the action mechanism is qualitatively as follows.
p型窒化物半導体は、その導電性がn型窒化物半導体と比べてかなり低く、またそのために、GaN系LEDでは、p型層が薄く設計される(通常、数百nm以下)。その結果、p型オーミック電極からp型層に注入された電流は、横方向には殆ど拡散することなく、p型層を、その厚さ方向に横切って流れることになる。
このことから、p型オーミック電極を仮想的に細かい領域に区分したとき、各領域からp型層に注入される電流は、当該領域の直下の方向に向かって拡散し、pn接合部に達することになる。それゆえに、p型オーミック電極の実効的な面積、即ち、p型層への電流注入に有効利用されるp型オーミック電極の面積は、発光部の下のn型層における電流拡散範囲に影響されることになる。
なぜなら、上記細分化されたp型オーミック電極の領域のひとつから、p型層に電流(正孔電流)が注入され、それがp型層を横切って流れるためは、該領域の直下のn型層の領域とn型オーミック電極との間でも、電流(電子電流)が流れなくてはならないからである。換言すれば、n型層側において、n型オーミック電極から注入された電流が拡散しない領域の上方では、p型オーミック電極からp型層への電流注入は生じないということである。
そこで、n型オーミック電極から見て、発光部がより遠くまで広がっている方向である特徴方向において、n型層における横方向の電流拡散性が最良となるようにすると、つまり、特徴方向と、基板の結晶成長面における凹部伸長方向とを一致させると、発光部の下のn型層における電流拡散範囲がより広くなるので、p型オーミック電極の実効的な面積がより広くなる。その結果、p型オーミック電極とp型層との接触抵抗が低くなって、LEDのVfが低減されることになる。
特に、窒化物半導体はワイドギャップ半導体であることから、p型としたときのキャリア濃度を高くすることが難しく、そのために、p型オーミック電極とp型層との固有接触抵抗が高くなる傾向がある。このような事情から、p型オーミック電極の実効的な面積を大きくすることにより接触抵抗を低減する本発明の方法は、GaN系LEDのVf低減に極めて有効といえる。
The conductivity of the p-type nitride semiconductor is considerably lower than that of the n-type nitride semiconductor. Therefore, in the GaN-based LED, the p-type layer is designed to be thin (usually several hundred nm or less). As a result, a current injected from the p-type ohmic electrode into the p-type layer hardly flows in the lateral direction and flows through the p-type layer in the thickness direction.
From this, when the p-type ohmic electrode is virtually divided into fine regions, the current injected from each region into the p-type layer diffuses in the direction immediately below the region and reaches the pn junction. become. Therefore, the effective area of the p-type ohmic electrode, that is, the area of the p-type ohmic electrode that is effectively used for current injection into the p-type layer is affected by the current diffusion range in the n-type layer under the light emitting portion. Will be.
This is because a current (hole current) is injected from one of the subdivided p-type ohmic electrodes into the p-type layer and flows across the p-type layer. This is because a current (electron current) must flow between the layer region and the n-type ohmic electrode. In other words, no current injection from the p-type ohmic electrode to the p-type layer occurs above the region where the current injected from the n-type ohmic electrode does not diffuse on the n-type layer side.
Accordingly, when the lateral current diffusivity in the n-type layer is optimized in the characteristic direction, which is the direction in which the light emitting portion extends farther as viewed from the n-type ohmic electrode, that is, the characteristic direction, When the concave growth direction on the crystal growth surface of the substrate is matched, the current diffusion range in the n-type layer under the light-emitting portion becomes wider, so that the effective area of the p-type ohmic electrode becomes wider. As a result, the contact resistance between the p-type ohmic electrode and the p-type layer is lowered, and the Vf of the LED is reduced.
In particular, since a nitride semiconductor is a wide gap semiconductor, it is difficult to increase the carrier concentration when it is p-type, and therefore, the specific contact resistance between the p-type ohmic electrode and the p-type layer tends to increase. is there. Under these circumstances, it can be said that the method of the present invention that reduces the contact resistance by increasing the effective area of the p-type ohmic electrode is extremely effective in reducing Vf of GaN-based LEDs.
このような本発明の効果は、素子のn型層側に含まれる、n型不純物がドープされたn型層(例えば、n型コンタクト層)において、厚部の最大厚さTに対する、該最大厚さTと薄部の最小厚さtとの差(T−t)の比率〔(T−t)/T〕が大きい程、顕著となる。具体的には、この比率が5分の1以上、とりわけ、4分の1以上のときである。
また、基板の結晶成長面においては、凹部伸長方向と直交する方向(ストライプの幅方向)の、凹部の形成周期pが小さい程、本発明の効果が顕著となる。具体的には、この周期が20μm以下、とりわけ10μm以下のときである。
上記の各場合に本発明の効果が顕著となる理由は、素子のn型層側における横方向の電流拡散性に、より大きな異方性が生じるからである。
Such an effect of the present invention is that the maximum with respect to the maximum thickness T of the thick portion in an n-type layer doped with an n-type impurity (for example, an n-type contact layer) included on the n-type layer side of the device. The larger the ratio [(T−t) / T] of the difference (T−t) between the thickness T and the minimum thickness t of the thin portion, the more prominent. Specifically, this ratio is 1/5 or more, particularly when it is 1/4 or more.
In addition, in the crystal growth surface of the substrate, the effect of the present invention becomes more remarkable as the recess formation period p in the direction orthogonal to the recess extension direction (stripe width direction) is smaller. Specifically, this period is 20 μm or less, particularly 10 μm or less.
The reason why the effect of the present invention becomes remarkable in each of the above cases is that a larger anisotropy occurs in the lateral current diffusibility on the n-type layer side of the element.
また、上述のVf低減効果は、p型オーミック電極の導電性が高い程、顕著となる。逆に、p型オーミック電極の導電性が低いと、その実効的な面積が、p型オーミック電極自体の電流拡散能力によって制限される傾向が生じる。
p型オーミック電極の導電性が高い場合とは、具体的には、例えばp型オーミック電極を、後述する反射性電極とした場合である。また、p型オーミック電極を膜厚0.1μm以上の金属膜で形成すると、反射性電極とした場合だけでなく、p型オーミック電極に窓部を形成して透光性電極とした場合にも、その導電性が十分に高くなるので、本発明の効果が顕著に現れる。
Moreover, the above-mentioned Vf reduction effect becomes more remarkable as the conductivity of the p-type ohmic electrode is higher. Conversely, when the conductivity of the p-type ohmic electrode is low, the effective area tends to be limited by the current diffusion capability of the p-type ohmic electrode itself.
The case where the conductivity of the p-type ohmic electrode is high is specifically a case where, for example, the p-type ohmic electrode is a reflective electrode described later. In addition, when the p-type ohmic electrode is formed of a metal film having a thickness of 0.1 μm or more, not only when the electrode is a reflective electrode but also when the window is formed on the p-type ohmic electrode and the light-transmitting electrode is formed. Since the conductivity is sufficiently high, the effects of the present invention are remarkably exhibited.
ところで、図3では、正方形からひとつの角部が切り取られた形状の発光部に外接する方形EFGHを選ぶにあたり、該正方形の、切り取られた角部に含まれる頂点と、その対角位置の頂点とを結ぶ対角線と、辺EFとが平行となるように、方形EFGHを選んでいるが、方形EFGHの選び方は任意であり、図4に示すように、該対角線と辺EFとが非平行となるように、方形EFGHを選んでもよい(図4に示す場合も、特徴方向は辺HEに直交する方向となる。)。
しかし、図4と図3とを比べると、図3の方が、d4(n型オーミック電極P1と辺HEとの距離)が大きい(図3の場合は、d4が最大となるように方形EFGHを選んでいる。)。つまり、n型オーミック電極P1から見て、発光部が特徴方向に、より遠くまで広がっている。そのため、上述した本発明の効果は、図3の場合の方が、図4の場合よりも顕著となる。そこで、図3のように、d4が最大となるように方形EFGHを選んだときのd4を、d4maxとすると、本発明のGaN系LEDでは、d4がd4maxの80%以上、とりわけ、90%以上となるように、発光部に外接する方形EFGHを選び、それによって定まる特徴方向と、基板における凹部伸張方向とを合わせることが好ましい。
また、図3では、d1(n型オーミック電極P1と辺EFとの距離)とd3(n型オーミック電極P1と辺GHとの距離)が同じであるのに対し、図4では、これらの距離が異なる。すなわち、図3では、n型オーミック電極P1から見たときに、特徴方向と直交する方向(辺HEに平行な方向。n型層における電流拡散性が悪い方向である。)について、発光部が対称的に広がっているのに対し、図4ではこの広がり方が偏っている。この偏りが大きくなり過ぎると、発光部の広がりが小さい側では、p型オーミック電極の実効的な面積の拡大に基づく本発明の効果が、得られなくなる可能性がある。
そこで、本発明においては、d1とd3の比d1/d3が0.8〜1.2となるように、とりわけ、0.9〜1.1となるように、方形EFGHを選択し、それによって定まる特徴方向と、基板における凹部伸長方向とを合わせることが好ましい。このように、d1とd3の比を1に近づけると、発光部の下のn型層における電流拡散の均一性も良好となるので、発光部における発光の均一性が高くなるという効果も得られる。
By the way, in FIG. 3, when selecting the square EFGH circumscribing the light emitting part having a shape in which one corner is cut out from the square, the vertex included in the cut out corner of the square and the vertex of the diagonal position The square EFGH is selected so that the diagonal connecting the line EF and the side EF is parallel to each other. However, the method of selecting the square EFGH is arbitrary, and the diagonal and the side EF are not parallel as shown in FIG. In this case, a square EFGH may be selected (also in the case shown in FIG. 4, the feature direction is a direction orthogonal to the side HE).
However, when FIG. 4 is compared with FIG. 3, d4 (distance between the n-type ohmic electrode P1 and the side HE) is larger in FIG. 3 (in the case of FIG. 3, the rectangular EFGH so that d4 is maximized). Is selected.). That is, as viewed from the n-type ohmic electrode P1, the light emitting portion extends farther in the characteristic direction. Therefore, the effect of the present invention described above is more remarkable in the case of FIG. 3 than in the case of FIG. Therefore, as shown in FIG. 3, when d4 when d4 is selected so that d4 is maximized is d4max, in the GaN-based LED of the present invention, d4 is 80% or more of d4max, particularly 90% or more. It is preferable to select a rectangular EFGH circumscribing the light emitting portion so that the characteristic direction determined by the EFGH is aligned with the recess extending direction in the substrate.
In FIG. 3, d1 (distance between the n-type ohmic electrode P1 and the side EF) and d3 (distance between the n-type ohmic electrode P1 and the side GH) are the same, whereas in FIG. 4, these distances. Is different. That is, in FIG. 3, when viewed from the n-type ohmic electrode P1, the light-emitting portion is in the direction orthogonal to the characteristic direction (the direction parallel to the side HE. The current diffusion in the n-type layer is poor). In contrast to spreading symmetrically, in FIG. 4, this spreading is biased. If this bias becomes too large, the effect of the present invention based on the effective area expansion of the p-type ohmic electrode may not be obtained on the side where the light emitting portion is small.
Therefore, in the present invention, the rectangular EFGH is selected so that the ratio d1 / d3 of d1 and d3 is 0.8 to 1.2, particularly 0.9 to 1.1, and thereby It is preferable to match the characteristic direction to be determined with the direction in which the recess extends in the substrate. Thus, when the ratio of d1 and d3 is close to 1, the uniformity of current diffusion in the n-type layer under the light emitting portion is also improved, so that the effect of increasing the uniformity of light emission in the light emitting portion is also obtained. .
図5は、図1の例における発光部とn型オーミック電極P1の形状を変形させた、変形態様を示す図であり、発光部とn型オーミック電極P1のみを抜き出して描いたものである。同図において、黒く塗り潰した部分はn型オーミック電極P1を表し、ハッチングを施した部分は発光部を表す。サファイア加工基板における凹部伸長方向は、太い矢印で示す方向であり、特徴方向と一致している。チップの外形線は図示していないが、チップの外形は、発光部の形状とは無関係に、任意に定めることができる。
基板の上方から見たn型オーミック電極P1の形状は、図5(a)に示す正方形、図5(b)に示す直角三角形など、各種の形状とすることができる。また、図5(c)に示すように、ボンディングに必要な面積を確保したボンディング部P1aから、電流拡散を促進するための伸長部P1bが突き出した形状とすることもできる。これらの例のいずれにおいても、n型オーミック電極P1の上面形状における直線部や角部を、丸みを帯びた形状に変形させることができる。
FIG. 5 is a diagram showing a deformation mode in which the shapes of the light emitting portion and the n-type ohmic electrode P1 in the example of FIG. 1 are deformed, and only the light emitting portion and the n-type ohmic electrode P1 are extracted and drawn. In the drawing, the blacked out portion represents the n-type ohmic electrode P1, and the hatched portion represents the light emitting portion. The recess extending direction in the sapphire processed substrate is a direction indicated by a thick arrow and coincides with the characteristic direction. Although the outline of the chip is not shown, the outline of the chip can be arbitrarily determined regardless of the shape of the light emitting portion.
The shape of the n-type ohmic electrode P1 viewed from above the substrate can be various shapes such as a square shown in FIG. 5A and a right triangle shown in FIG. Further, as shown in FIG. 5C, a shape in which an extending portion P1b for promoting current diffusion protrudes from a bonding portion P1a that secures an area necessary for bonding. In any of these examples, the straight line portion and the corner portion in the upper surface shape of the n-type ohmic electrode P1 can be deformed into a rounded shape.
図5(b)、(c)に示す例では、凹部伸長方向に直交する方向についての、n型オーミック電極の最大幅(W2、W3)が、図5(a)のn型オーミック電極の最大幅W1と比べて大きいために、Vf低減効果が特に大きい。その理由は、凹部伸長方向に直交する方向は、n型層における横方向の電流拡散性が最も悪い方向であることから、この方向の電流拡散を、n型オーミック電極P1の最大幅を広げることによって補助することにより、n型層における横方向の電流拡散範囲を効果的に広げることができるからである。
この効果は、凹部伸長方向と直交する方向についての、発光部の全幅(=辺HEの長さ)に対する、n型オーミック電極の最大幅の比率が高い程、顕著となる。従って、n型オーミック電極は、該比率が50%以上となるように形成することが好ましく、更に、該比率は70%以上とすることがより好ましく、90%以上とすることが特に好ましい。
なお、n型オーミック電極を、辺EFを含む直線と、辺GHを含む直線とに挟まれた領域からはみ出るように形成すると、該比率が100%を超えることになるが、そのような場合は、n型オーミック電極の大きさが過大であり、チップ面積の利用効率が低下することになる。
In the example shown in FIGS. 5B and 5C, the maximum width (W2, W3) of the n-type ohmic electrode in the direction orthogonal to the recess extending direction is the maximum of the n-type ohmic electrode in FIG. Since it is significantly larger than W1, the Vf reduction effect is particularly great. The reason for this is that the direction perpendicular to the recess extension direction is the direction in which the lateral current diffusibility in the n-type layer is the worst, so that the current diffusion in this direction is expanded to the maximum width of the n-type ohmic electrode P1. This is because the current diffusion range in the lateral direction in the n-type layer can be effectively expanded by assisting with the above.
This effect becomes more prominent as the ratio of the maximum width of the n-type ohmic electrode to the full width of the light emitting portion (= the length of the side HE) in the direction orthogonal to the recess extension direction is higher. Therefore, the n-type ohmic electrode is preferably formed so that the ratio is 50% or more, more preferably 70% or more, and particularly preferably 90% or more.
If the n-type ohmic electrode is formed so as to protrude from a region sandwiched between a straight line including the side EF and a straight line including the side GH, the ratio exceeds 100%. In such a case, Further, the size of the n-type ohmic electrode is excessive, and the utilization efficiency of the chip area is lowered.
ここまで、発光層の形状を、正方形からひとつの角部を切り取った形状とし、n型オーミック電極を該角部の位置に設ける実施形態を例に、本発明を説明したが、発光層やn型オーミック電極の形状や配置は、これに限定されない。
図6(a)は、発光部(ハッチングを施した部分)が、正方形から、その一辺に面する部分が切り取られた形状とされ、該切り取られた部分の位置に、n型オーミックP1が円形に形成された例である。また、6(b)は、発光部(ハッチングを施した部分)が楕円形とされ、その外側に、n型オーミック電極P1が方形に形成された例である。
図6(a)(b)において、破線は、発光部に外接する方形EFGHの辺を表している。また、図6(b)において、一点鎖線L1は辺EFを含む直線を表しており、一点鎖線L2は辺GHを含む直線を表している。太い矢印は、基板の結晶成長面における凹部伸長方向である。
図6(a)(b)のいずれの例においても、n型オーミック電極P1は、辺EFを含む直線と、辺GHを含む直線とに挟まれた領域に形成されており、また、該n型オーミック電極P1と、方形EFGHの各辺との距離については、辺HEとの距離が、他の3辺のいずれとの距離よりも大きい。従って、特徴方向は辺HEに直交する方向であり、基板の凹部伸長方向をこの方向に合わせることによって、該凹部伸長方向をこれと直交する方向としたときよりも、LEDのVfを低くすることができる。
これらの態様においても、発光部に外接する方形を選ぶ際には、n型オーミック電極と、特徴方向に平行な2辺のそれぞれとの距離が、できるだけ同じとなるように(その比率が、好ましくは0.8〜1.2、より好ましくは0.9〜1.1となるように)、また、n型オーミック電極と、n型オーミック電極から最も離れた辺との距離が、できるだけ大きくなるように(好ましくは、最大の場合の80%以上となるように)、該方形を選び、それによって定まる特徴方向と、基板における凹部伸張方向とを一致させることが好ましい。また、凹部伸長方向と直交する方向についての、発光部の全幅に対する、n型オーミック電極の最大幅の比率が高くなるように、n型オーミック電極を形成することが好ましい。該比率は、50%以上とすることが好ましく、更に、70%以上とすることがより好ましく、90%以上とすることが特に好ましい。
So far, the present invention has been described by taking an embodiment in which the shape of the light emitting layer is a shape obtained by cutting one corner from a square and an n-type ohmic electrode is provided at the position of the corner. The shape and arrangement of the type ohmic electrode are not limited to this.
In FIG. 6A, the light emitting portion (hatched portion) has a shape in which a portion facing one side is cut out from a square, and the n-type ohmic P1 is circular at the position of the cut out portion. It is an example formed. Moreover, 6 (b) is an example in which the light emitting portion (hatched portion) has an elliptical shape, and the n-type ohmic electrode P1 is formed on the outer side thereof in a rectangular shape.
6A and 6B, a broken line represents a side of the square EFGH circumscribing the light emitting portion. In FIG. 6B, the alternate long and short dash line L1 represents a straight line including the side EF, and the alternate long and short dash line L2 represents a straight line including the side GH. The thick arrow is the direction of recess extension in the crystal growth surface of the substrate.
6 (a) and 6 (b), the n-type ohmic electrode P1 is formed in a region sandwiched between a straight line including the side EF and a straight line including the side GH. Regarding the distance between the type ohmic electrode P1 and each side of the square EFGH, the distance to the side HE is larger than the distance to any of the other three sides. Therefore, the characteristic direction is a direction perpendicular to the side HE, and by matching the recess extending direction of the substrate to this direction, the Vf of the LED can be made lower than when the recess extending direction is orthogonal to this direction. Can do.
Also in these embodiments, when selecting a rectangle circumscribing the light emitting portion, the distance between the n-type ohmic electrode and each of the two sides parallel to the characteristic direction is as equal as possible (the ratio is preferably Is 0.8 to 1.2, more preferably 0.9 to 1.1), and the distance between the n-type ohmic electrode and the side farthest from the n-type ohmic electrode is as large as possible. As described above (preferably, 80% or more of the maximum case), it is preferable to select the rectangle and make the characteristic direction determined thereby coincide with the recess extension direction in the substrate. In addition, it is preferable to form the n-type ohmic electrode so that the ratio of the maximum width of the n-type ohmic electrode to the entire width of the light-emitting portion in the direction orthogonal to the recess extending direction is increased. The ratio is preferably 50% or more, more preferably 70% or more, and particularly preferably 90% or more.
図7は、発光部またはn型オーミック電極を複数設けた場合の、配置例を示す図である。図7において、塗り潰した部分はn型電極を表し、ハッチングを施した部分は発光部を表しており、破線は、発光部に外接する方形EFGHの辺を表しており、太い矢印は、基板における凹部伸長方向を表している。
図7(a)では、ひとつの発光部に対して、2つのn型オーミック電極P11、P12が設けられている。このような場合には、n型オーミック電極P11、P12のそれぞれと、発光部との関係で定まる特徴方向が一致するように、かつ、その特徴方向と、基板に
おける凹部伸長方向とが一致するようにすればよい。この図の例では、発光部が、方形から対角位置にある2つの角部が切り取られた形状とされているが、この方形が、該発光部に外接する方形EFGHとして選ばれている。そして、n型オーミック電極P11が、該方形の頂点Fに対応する角部に、他のn型オーミック電極P12が、該方形の頂点Hに対応する角部に設けられている。2つのn型オーミック電極P11、P12は、いずれも、辺EFと辺GHとに挟まれた領域に形成されている。n型オーミック電極P11と方形EFGHとの関係からは、特徴方向は辺HEに直交する方向となり、n型オーミック電極P12と方形EFGHとの関係からは、特徴方向は辺FGに直交する方向となる。つまり、これらの特徴方向は一致している。そして、基板における凹部伸長方向は、太い矢印で示す通り、この特徴方向と一致している。
図7(a)の例では、また、基板における凹部伸長方向と直交する方向について、2つのn型オーミック電極P11、P12の最大幅の、発光部の全幅に対する比率がいずれも100%未満であるが、このような場合には、この図の例のように、2つのn型オーミック電極を、凹部伸長方向と直交する方向に、ずらして形成することが好ましい。該方向は、前述のように、n型層における横方向の電流拡散性が悪い方向であるが、このようにn型オーミック電極をずらして形成することにより、該方向の電流拡散が補助されるからである。
FIG. 7 is a diagram illustrating an arrangement example in the case where a plurality of light emitting units or n-type ohmic electrodes are provided. In FIG. 7, the shaded portion represents the n-type electrode, the hatched portion represents the light emitting portion, the broken line represents the side of the square EFGH circumscribing the light emitting portion, and the thick arrow represents the substrate. It represents the direction of recess extension.
In FIG. 7A, two n-type ohmic electrodes P11 and P12 are provided for one light emitting portion. In such a case, each of the n-type ohmic electrodes P11 and P12 and the feature direction determined by the relationship with the light emitting portion are matched, and the feature direction is matched with the recess extending direction in the substrate. You can do it. In the example of this figure, the light emitting part has a shape in which two corners at diagonal positions are cut off from the square, but this square is selected as a square EFGH circumscribing the light emitting part. The n-type ohmic electrode P11 is provided at the corner corresponding to the square apex F, and the other n-type ohmic electrode P12 is provided at the corner corresponding to the square apex H. The two n-type ohmic electrodes P11 and P12 are both formed in a region sandwiched between the side EF and the side GH. From the relationship between the n-type ohmic electrode P11 and the square EFGH, the feature direction is a direction perpendicular to the side HE, and from the relationship between the n-type ohmic electrode P12 and the square EFGH, the feature direction is a direction perpendicular to the side FG. . That is, these feature directions coincide. The recess extending direction in the substrate coincides with this characteristic direction as indicated by a thick arrow.
In the example of FIG. 7A, the ratio of the maximum width of the two n-type ohmic electrodes P11 and P12 to the entire width of the light emitting portion is less than 100% in the direction orthogonal to the recess extending direction in the substrate. However, in such a case, it is preferable to form the two n-type ohmic electrodes so as to be shifted in the direction orthogonal to the recess extending direction, as in the example of FIG. As described above, this direction is a direction in which the current diffusion in the lateral direction in the n-type layer is poor, but the current diffusion in this direction is assisted by forming the n-type ohmic electrodes so as to be shifted in this way. Because.
一方、図7(b)では、ひとつのn型オーミック電極P1に対して、2つの発光部が設けられている。この場合は、n型オーミック電極P1と各発光部との関係が、それぞれ、本発明が規定する関係を満たすようになっていればよい。 On the other hand, in FIG. 7B, two light emitting portions are provided for one n-type ohmic electrode P1. In this case, it is only necessary that the relationship between the n-type ohmic electrode P1 and each light emitting portion satisfy the relationship defined by the present invention.
以上、本発明の実施形態を、図面を用いて具体的に説明したが、本発明はこれらの具体例に限定されない。
サファイア加工基板の結晶成長面の凹凸形状は、当該結晶成長面上にn型層を成長させた結果として、該n型層に、一定方向に伸びる厚部が形成され、それに起因して、該n型層における横方向の電流拡散性が、当該方向おいて、他の方向よりも良好となるようなものであればよく、上記具体例におけるストライプ状に限定されない。
例えば、図8(a)は、上面形状六角形のドット状凸部が設けられた、凹凸状の結晶成長面を上方から見た図で、ハッチングを施した部分が凹部を表している。この結晶成長面においては、凹部がx方向にもy方向にも連続しているが、凸部が、x方向には密に、y方向には疎に、並んでいることによって、x方向に連続する凹部の方が、幅が広くなっている。すなわち、この凹部は、主としてx方向に伸びている。この凹部を埋め込んで成長されるn型層は、x方向に伸びる幅の広い厚部が、幅の狭い厚部を介してy方向につながった形状となり、その結果、該n型層における横方向の電流拡散性は、x方向の方がy方向よりも良好となる。
また、図8(b)に示すように、結晶成長面に、x方向に伸びるストライプ状の凹部(ハッチングを施した部分)が断続的に形成されている場合も、該凹部を埋め込んで成長されたn型層では、厚部がx方向に伸びた形状となることによって、横方向の電流拡散性がx方向において、y方向よりも良好となる。
As mentioned above, although embodiment of this invention was described concretely using drawing, this invention is not limited to these specific examples.
The concavo-convex shape of the crystal growth surface of the sapphire processed substrate is that, as a result of growing the n-type layer on the crystal growth surface, a thick part extending in a certain direction is formed in the n-type layer, The current diffusion in the lateral direction in the n-type layer is not limited to the stripe shape in the specific example as long as it is better in the direction than in other directions.
For example, FIG. 8A is a view of the concavo-convex crystal growth surface provided with a hexagonal dot-shaped convex portion having a top surface shape, and the hatched portion represents a concave portion. On this crystal growth surface, the concave portions are continuous in the x direction and the y direction, but the convex portions are arranged in the x direction by being densely arranged in the x direction and sparse in the y direction. The width of the continuous recess is wider. That is, this recess extends mainly in the x direction. The n-type layer grown by filling the recesses has a shape in which a wide thick portion extending in the x direction is connected in the y direction via a narrow thick portion. As a result, the lateral direction in the n-type layer The current diffusivity of is better in the x direction than in the y direction.
Further, as shown in FIG. 8B, even when stripe-like recesses (hatched portions) extending in the x direction are intermittently formed on the crystal growth surface, the crystal is grown by filling the recesses. Further, in the n-type layer, the thick portion has a shape extending in the x direction, so that the current diffusibility in the lateral direction is better in the x direction than in the y direction.
基板は、凹凸状の結晶成長面が絶縁体からなるものであればよく、典型的には、サファイア加工基板のような、絶縁体単結晶基板の主面が凹凸状に加工された加工基板が挙げられる。このような加工基板は、GaN(アンドープ)単結晶基板、AlN単結晶基板、スピネル単結晶基板、NGO単結晶基板、LGO単結晶基板、BN単結晶基板など、窒化物半導体の結晶成長に使用可能な種々の絶縁体単結晶基板から、作製することができる。また、絶縁体または半導体からなる単結晶基板上に、アンドープの窒化物半導体単結晶層が成長され、該単結晶層部分に凹凸が加工された基板も、加工基板として使用可能である。これらの加工基板の結晶成長面の一部(例えば、上面が平坦な凸部を有する加工基板における、該凸部上面)には、SiO2などの絶縁体からなる、選択成長用のマスクが形成さ
れていてもよい。
The substrate may be any substrate as long as the concavo-convex crystal growth surface is made of an insulator. Typically, a processed substrate in which the main surface of an insulator single crystal substrate is processed into a concavo-convex shape, such as a sapphire processed substrate. Can be mentioned. Such processed substrates can be used for crystal growth of nitride semiconductor such as GaN (undoped) single crystal substrate, AlN single crystal substrate, spinel single crystal substrate, NGO single crystal substrate, LGO single crystal substrate, BN single crystal substrate, etc. It can be produced from various insulating single crystal substrates. In addition, a substrate in which an undoped nitride semiconductor single crystal layer is grown on a single crystal substrate made of an insulator or a semiconductor and irregularities are processed in the single crystal layer portion can also be used as a processed substrate. A mask for selective growth made of an insulator such as SiO2 is formed on a part of the crystal growth surface of these processed substrates (for example, the upper surface of the convex portion in a processed substrate having a convex portion with a flat upper surface). It may be.
基板は、また、結晶成長面に、立体的に成長されたアンドープの窒化物半導体結晶の表面が露出しているものであってもよい。以下、そのような基板を「ファセット成長基板」と呼ぶことにする。ファセット成長基板の例として、次のものが挙げられる。
(ア)主面にストライプ状の凹凸が形成された加工基板の、該主面上に、アンドープの窒化物半導体結晶が立体的に成長したもの。
(イ)平坦な主面を有する基板の、該主面上に、ストライプ状の選択成長用マスクが形成され、該マスクに覆われていない基板表面から、アンドープの窒化物半導体結晶が立体的に成長したもの。
図9(a)、(b)は、上記(ア)のファセット成長基板の一例を示す断面図であり、加工基板の表面に加工されたストライプ状凹凸が延びる方向と直交する断面を見たところである。
図9(a)の例では、アンドープの窒化物半導体結晶1bが、加工基板1aの表面の全体を覆って凹凸状に成長している。
図9(b)の例では、アンドープの窒化物半導体結晶1bが、加工基板1aの表面のうち、凹部の底面と凸部の上面とから、選択的に成長しており、凹部と凸部の間の段差面には、加工基板1aの表面が露出している。
図10(a)、(b)は、上記(イ)のファセット成長基板の一例を示す断面図であり、ストライプ状の選択成長用マスクMの延伸方向と直交する断面を見たところである。
図10(a)の例では、アンドープの窒化物半導体結晶1bが、基板1aの上面のうち、選択成長用マスクMで覆われていない部分から選択的に成長し、該マスクMを覆う前に、その成長が止められている。この場合には、該マスクMをエッチング除去することもできる。
図10(b)の例では、図10(a)の状態から、アンドープの窒化物半導体結晶1bが更に成長され、該マスクMを覆っている。
The substrate may be one in which the surface of an undoped nitride semiconductor crystal that is three-dimensionally grown is exposed on the crystal growth surface. Hereinafter, such a substrate is referred to as a “faceted growth substrate”. Examples of facet growth substrates include:
(A) An undoped nitride semiconductor crystal is three-dimensionally grown on a main surface of a processed substrate having a main surface with stripe-like irregularities.
(A) A stripe-shaped selective growth mask is formed on a main surface of a substrate having a flat main surface, and undoped nitride semiconductor crystals are three-dimensionally formed from the substrate surface not covered with the mask. What has grown.
FIGS. 9A and 9B are cross-sectional views showing an example of the facet growth substrate of the above (a), and a cross section perpendicular to the direction in which the stripe-shaped unevenness processed on the surface of the processed substrate extends is seen. is there.
In the example of FIG. 9A, the undoped nitride semiconductor crystal 1b grows in an uneven shape covering the entire surface of the processed substrate 1a.
In the example of FIG. 9B, the undoped nitride semiconductor crystal 1b is selectively grown from the bottom surface of the concave portion and the top surface of the convex portion of the surface of the processed substrate 1a. The surface of the processed substrate 1a is exposed at the stepped surface therebetween.
FIGS. 10A and 10B are cross-sectional views showing an example of the facet growth substrate of the above (A), and a cross section perpendicular to the extending direction of the stripe-shaped selective growth mask M is seen.
In the example of FIG. 10A, before the undoped nitride semiconductor crystal 1b is selectively grown from a portion of the upper surface of the substrate 1a that is not covered with the selective growth mask M, and before the mask M is covered. That growth has been stopped. In this case, the mask M can be removed by etching.
In the example of FIG. 10B, an undoped nitride semiconductor crystal 1b is further grown from the state of FIG. 10A and covers the mask M.
なお、上記の基板の説明において、アンドープの窒化物半導体を、半導体ではなく、絶縁体として取り扱っているが、これは、n型不純物をドープしたn型層における横方向の電流拡散に影響しない程度の導電性しか有さない、アンドープの窒化物半導体結晶(意図せず混入または拡散した不純物を含有するものを含む。)は、本発明においては、実質的に絶縁体と見なせるからである。 In the above description of the substrate, the undoped nitride semiconductor is treated as an insulator rather than a semiconductor, but this does not affect the lateral current diffusion in the n-type layer doped with the n-type impurity. This is because undoped nitride semiconductor crystals (including those containing impurities which are not intentionally mixed or diffused) having only the above conductivity are substantially regarded as insulators in the present invention.
n型オーミック電極は、Ti/Alに限定されず、n型窒化物半導体と低接触抵抗の接合を形成する公知の電極を、適宜用いることができる。例えば、n型コンタクト層と接する部分が、Ti、Al、W、WTi合金、ITOなどの材料からなる電極を、好適に用い得る。
n型オーミック電極は、層厚を200nm程度以上に形成すれば、ボンディング・パッドを兼用させることができるが、必要に応じて、n型オーミック電極の上に、別途、n側のボンディング・パッドを形成してもよい。
The n-type ohmic electrode is not limited to Ti / Al, and a known electrode that forms a low contact resistance junction with the n-type nitride semiconductor can be used as appropriate. For example, an electrode made of a material such as Ti, Al, W, a WTi alloy, ITO, or the like that is in contact with the n-type contact layer can be suitably used.
The n-type ohmic electrode can be used as a bonding pad if the layer thickness is about 200 nm or more, but if necessary, an n-side bonding pad is separately provided on the n-type ohmic electrode. It may be formed.
p型オーミック電極は、Ni/Auに限定されず、p型窒化物半導体と低接触抵抗の接合を形成する公知の電極を、適宜用いることができる。例えば、Rh/Au、Pd/Au、Ir/Ptなどの金属電極、ITO(酸化インジウム錫)、酸化亜鉛などの酸化物半導体電極が、例示される。
p型オーミック電極を透光性電極とすると、活性層で発生する光を、該p型オーミック電極を通して取り出すことができる。透光性電極は、金属製の電極膜を極めて薄く形成(例えば、膜厚20nm以下)することにより、該電極膜を透明としたり、あるいは、層状の電極膜に、光を通すための窓部を設けることにより、得ることができる。酸化物半導体電極も透明であるため、透光性電極となる。
活性層で発生する光を、基板の下面側から取り出す場合には、p型オーミック電極を反射性電極とすることが好ましい。反射性電極は、金属製の電極を、光を反射し得る膜厚(例えば、50nm以上)に形成すればよく、特に、Rh(ロジウム)、Pd(パラジウム)、Pt(白金)、Ir(イリジウム)などの、反射率の高い白金族の金属を用いることが好ましい。反射性電極は、酸化物半導体電極の表面に、光を反射し得る膜厚を有する金属膜を積層したものとすることもできる。
p型オーミック電極を反射性電極とする場合には、金属製の電極膜の膜厚を200nm以上とすると、該金属膜の表面をボンディングに利用することができるため、p側電極からボンディング・パッドを省略することができる。
The p-type ohmic electrode is not limited to Ni / Au, and a known electrode that forms a low contact resistance junction with the p-type nitride semiconductor can be used as appropriate. Examples thereof include metal electrodes such as Rh / Au, Pd / Au, and Ir / Pt, and oxide semiconductor electrodes such as ITO (indium tin oxide) and zinc oxide.
If the p-type ohmic electrode is a translucent electrode, light generated in the active layer can be extracted through the p-type ohmic electrode. The translucent electrode has a window portion for making the electrode film transparent by forming a metal electrode film very thin (for example, a film thickness of 20 nm or less) or allowing light to pass through the layered electrode film. Can be obtained. Since the oxide semiconductor electrode is also transparent, it becomes a translucent electrode.
In the case where light generated in the active layer is extracted from the lower surface side of the substrate, it is preferable that the p-type ohmic electrode be a reflective electrode. The reflective electrode may be formed of a metal electrode having a thickness that can reflect light (for example, 50 nm or more), and in particular, Rh (rhodium), Pd (palladium), Pt (platinum), Ir (iridium). It is preferable to use a platinum group metal having a high reflectance such as). The reflective electrode may be formed by laminating a metal film having a thickness capable of reflecting light on the surface of the oxide semiconductor electrode.
When the p-type ohmic electrode is a reflective electrode, if the thickness of the metal electrode film is 200 nm or more, the surface of the metal film can be used for bonding. Can be omitted.
ところで、図1に示すGaN系LEDにおいて、p型オーミック電極P2を、導電性が十分に高くない電極とした場合には、前述のVf低減効果とは異なった、Vfの低減に寄与する他の効果が、追加的に発生する。それは、n型層2における電流拡散に伴う電圧降下が小さくなることによる効果である。
p型オーミック電極P2の導電性が十分に高くないとき、n型層2の内部を流れる電流は、サファイア加工基板1の上方から見て、n型オーミック電極P1とボンディング・パッドP3とが最も近接した部分を、最短距離で結ぶ経路に集中する傾向がある。図1に示すGaN系LEDでは、この経路の方向が、基板1における凹部伸長方向と一致しているが、凹部伸長方向は、n型層2における電流拡散性が最も良好な方向である。従って、このGaN系LEDは、他の凹部伸長方向を有するLEDよりも、n型層2の内部をこの経路に沿って電流が流れることに伴う電圧降下が小さくなるために、Vfが低くなる。
この効果が現れるのは、例えば、p型オーミック電極が、金属膜が薄く形成されることにより透光性とされた透明電極である場合や、金属と比べて導電率が1〜2桁低い酸化物半導体膜からなる透明電極である場合である。特に、金属膜からなる透明電極を用いる場合には、その膜厚が10nm以下である場合や、酸素を含む雰囲気中で電極膜の形成または熱処理を行った場合(部分的な酸化により光透過性が増加する一方で、導電性が低下する)に、この効果は顕著となる。また、酸化物半導体からなる透明電極を用いる場合には、その膜厚が200nm以下である場合に、この効果が顕著となる。
By the way, in the GaN-based LED shown in FIG. 1, when the p-type ohmic electrode P2 is an electrode whose conductivity is not sufficiently high, other than the above-described Vf reduction effect, other contributions to Vf reduction are possible. An additional effect occurs. This is due to the fact that the voltage drop associated with current diffusion in the n-
When the conductivity of the p-type ohmic electrode P2 is not sufficiently high, the current flowing inside the n-
This effect appears, for example, when the p-type ohmic electrode is a transparent electrode that is made translucent by forming a thin metal film, or when the oxidation is 1 to 2 orders of magnitude lower than that of metal. This is a case of a transparent electrode made of a physical semiconductor film. In particular, when a transparent electrode made of a metal film is used, when the film thickness is 10 nm or less, or when an electrode film is formed or heat-treated in an atmosphere containing oxygen (light transmission by partial oxidation) However, this effect becomes significant. In addition, when a transparent electrode made of an oxide semiconductor is used, this effect becomes significant when the film thickness is 200 nm or less.
実施例1
図1に示すGaN系LEDを、次の手順により作製した。
〔加工基板の形成〕
C面サファイア基板の一主面上に、フォトレジストによるストライプ状のマスクパターンを形成した。ストライプ状のマスクの幅は3μm、周期(マスクの幅+基板露出部の幅)は6μm、ストライプの長手方向はサファイアの〈1−100〉方向(基板上に成長される窒化物半導体結晶の〈11−20〉方向となる)とした。
該マスク上から反応性イオンエッチングを行うことにより、基板露出部に深さ1μmの溝を形成し、結晶成長面にストライプ状の凹凸パターンが形成されたサファイア加工基板1を得た。
Example 1
The GaN-based LED shown in FIG. 1 was produced by the following procedure.
[Formation of processed substrate]
A striped mask pattern made of a photoresist was formed on one main surface of a C-plane sapphire substrate. The width of the stripe-shaped mask is 3 μm, the period (mask width + substrate exposed portion width) is 6 μm, the longitudinal direction of the stripe is the <1-100> direction of sapphire (the nitride semiconductor crystal grown on the substrate <11-20> direction).
Reactive ion etching was performed on the mask to form a sapphire-processed
〔積層体の形成1〕
フォトレジストを除去後、MOVPE装置に上記サファイア加工基板を装着し、水素雰囲気下で1100℃まで昇温して、表面のクリーニングを行った。
次に、基板温度を500℃まで下げ、3族原料としてトリメチルガリウム(TMG)、5族原料としてアンモニアを供給し、低温成長バッファ層を30nm成長させた。
次に、基板を1000℃に昇温し、TMG、シラン、アンモニアを供給して、上面が平坦なn型コンタクト層21を、薄部の最小厚さtが3μmとなるように成長させた。
その後、シランの供給を停止する一方、トリメチルアルミニウム(TMA)を供給し、n型クラッド層22を100nm成長させた。
[Formation of laminate 1]
After removing the photoresist, the sapphire processed substrate was mounted on a MOVPE apparatus, and the temperature was raised to 1100 ° C. in a hydrogen atmosphere to clean the surface.
Next, the substrate temperature was lowered to 500 ° C., trimethylgallium (TMG) was supplied as a
Next, the temperature of the substrate was raised to 1000 ° C., TMG, silane, and ammonia were supplied, and the n-
Then, while the supply of silane was stopped, trimethylaluminum (TMA) was supplied, and the n-
〔積層体の形成2〕
n型クラッド層22の成長後、基板温度を750℃に下げ、インジウム原料にはトリメチルインジウム(TMI)を用いて、井戸層と障壁層とを交互に成長し、MQW構造の活性層23を形成した。井戸層の成長時は、発光波長が405nmとなるように、TMIの供給量を調節した。
次に、基板を1000℃に昇温し、トリメチルアルミニウム(TMA)、TMG、アンモニア、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給し、Al0.2Ga0.8Nからなるp型クラッド層31を30nm成長させた。
続けて、TMAの供給を停止して、p型コンタクト層32を150nm成長させた後、アンモニア雰囲気中で基板温度を室温まで降下させ、ウェハをMOVPE装置から取り出した。
[Formation of laminate 2]
After the growth of the n-
Next, the temperature of the substrate is raised to 1000 ° C., trimethylaluminum (TMA), TMG, ammonia, biscyclopentadienylmagnesium (Cp 2 Mg) is supplied, and p-type made of Al 0.2 Ga 0.8 N The
Subsequently, after the supply of TMA was stopped and the p-
〔電極形成〕
上記工程で得られたウェハに対して、アニーリング処理、反応性イオンエッチングによるn型オーミック電極形成面の露出、n型オーミック電極P1の形成、p型オーミック電極P2の形成、ボンディング・パッドP3の形成、電極の熱処理を順次行った。
このとき、サファイア加工基板1の結晶成長面のストライプ状凹部の伸長方向(長手方向)に対して、n型オーミック電極P1、発光部、ボンディング・パッドP3の形状・配置が、図1に示すLEDのようになるように、これらをパターニングした。すなわち、発光部を、正方形からひとつの角部が切り取られた形状とするとともに、該切り取られた角部の位置にn型オーミック電極を形成し、また、該正方形の、該切り取られた角部に含まれる頂点と、その対角位置の頂点とを結ぶ対角線(以下、単に「対角線」という。)と、上記ストライプ状凹部の伸長方向を一致させた。
n型オーミック電極P1は、蒸着法を用いて、n型コンタクト層21に接する側から順に、膜厚30nmのTi(チタン)と、膜厚300nmのAl(アルミニウム)を積層することにより形成した。n型オーミック電極の直径は100μmとした。
p型オーミック電極P2は、蒸着法を用いて、p型コンタクト層42に接する側から順に、膜厚20nmのNi(ニッケル)と、膜厚100nmのAu(金)を積層することにより形成した。p型オーミック電極P2には、8μm×8μmの正方形の窓部を行列状に形成し、p型コンタクト層32上にp型オーミック電極P2が広がった領域の面積に占める窓部の面積比が約70%の、透光性電極とした。
ボンディング・パッドP3は、TiとAuを積層することにより形成し、その直径は100μmとした。
[Electrode formation]
An n-type ohmic electrode forming surface exposed by annealing, reactive ion etching, n-type ohmic electrode P1, p-type ohmic electrode P2, and bonding pad P3 are formed on the wafer obtained in the above process. The electrodes were sequentially heat-treated.
At this time, the shape and arrangement of the n-type ohmic electrode P1, the light emitting portion, and the bonding pad P3 with respect to the extending direction (longitudinal direction) of the stripe-shaped recess on the crystal growth surface of the sapphire processed
The n-type ohmic electrode P1 was formed by laminating Ti (titanium) with a thickness of 30 nm and Al (aluminum) with a thickness of 300 nm in this order from the side in contact with the n-
The p-type ohmic electrode P2 was formed by laminating Ni (nickel) with a thickness of 20 nm and Au (gold) with a thickness of 100 nm in this order from the side in contact with the p-type contact layer 42 by vapor deposition. In the p-type ohmic electrode P2, square windows of 8 μm × 8 μm are formed in a matrix, and the area ratio of the window to the area of the region where the p-type ohmic electrode P2 spreads on the p-
The bonding pad P3 was formed by laminating Ti and Au, and its diameter was 100 μm.
〔チップへの分断〕
電極形成の後、サファイア加工基板1の下面を研磨して、厚さを100μmまで薄くした後、該研磨面にスクライブ線を罫書き、ブレーキングを行って、350μm角の正方形状のチップを得た。
得られたLEDチップ(ベアチップ)を、サファイア加工基板1側を下側にしてリードフレーム上に固定し、ワイヤボンディングを行った後、電流値20mAで通電を行い、そのときのVfを測定したところ、3.3Vであった。
[Divide into chips]
After electrode formation, the lower surface of the
The obtained LED chip (bare chip) was fixed on the lead frame with the sapphire processed
実施例2
サファイア加工基板の結晶成長面におけるストライプ状凹部の伸長方向に対し、n型オーミック電極、発光部、ボンディング・パッドの配置を20°回転させて(対角線と上記ストライプ状凹部の伸長方向とがなす角が20°となるように回転させて)、図4に示す素子のような配置となるように、これらをパターニングすること以外は、実施例1と同様にしてGaN系LEDのチップを作製した。
該GaN系LEDのVfを測定したところ、3.4Vであった。
Example 2
Rotate the arrangement of the n-type ohmic electrode, light emitting part, and bonding pad by 20 ° with respect to the direction of extension of the stripe-shaped recess on the crystal growth surface of the sapphire substrate (the angle formed by the diagonal line and the extension direction of the stripe-shaped recess) GaN LED chip was fabricated in the same manner as in Example 1 except that these were patterned so as to be arranged like the element shown in FIG.
When Vf of the GaN-based LED was measured, it was 3.4V.
比較例1
サファイア加工基板の結晶成長面におけるストライプ状凹部の伸長方向に対し、n型オーミック電極、発光部、ボンディング・パッドの配置を45°回転させて(対角線と上記ストライプ状凹部の伸長方向とがなす角が45°となるように回転させて)、図11に示す素子のようにしたこと以外は、実施例1と同様にしてGaN系LEDのチップを作製した。
このGaN系LEDのVfを測定したところ、3.5Vであり、実施例品よりも、Vfが高いことがわかった。
Comparative Example 1
Rotate the arrangement of the n-type ohmic electrode, light emitting part, and bonding pad by 45 ° with respect to the extending direction of the stripe-shaped recess on the crystal growth surface of the sapphire substrate (the angle formed by the diagonal line and the extension direction of the stripe-shaped recess) GaN LED chip was fabricated in the same manner as in Example 1 except that the element shown in FIG. 11 was used.
When Vf of this GaN-based LED was measured, it was 3.5 V, and it was found that Vf was higher than that of the example product.
実施例3
本実施例では、サファイア加工基板の結晶成長面におけるストライプ状凹部の伸長方向に直交する方向についての、n型オーミック電極の最大幅を広げ、その効果を調べた。
発光部およびn型オーミック電極の面積は実施例1と同じに保ったまま、これらの形状を図5(c)のようにして、上記凹部の伸長方向に直交する方向についての、n型オーミック電極の最大幅の、発光部の全幅に対する比率を75%としたこと以外は、実施例1と同様にしてGaN系LEDのチップを作製した。
該GaN系LEDのVfを測定したところ、3.2Vであった。
Example 3
In this example, the maximum width of the n-type ohmic electrode in the direction orthogonal to the extending direction of the stripe-shaped concave portion on the crystal growth surface of the sapphire processed substrate was widened, and the effect was examined.
The area of the light emitting part and the n-type ohmic electrode is kept the same as in Example 1, and the n-type ohmic electrode in the direction perpendicular to the extending direction of the recess is formed as shown in FIG. A GaN-based LED chip was fabricated in the same manner as in Example 1 except that the ratio of the maximum width to the total width of the light emitting portion was 75%.
The Vf of the GaN-based LED was measured and found to be 3.2V.
実施例4
本実施例では、基板として、ファセット成長基板を用いた。
前述の、〔積層体の形成1〕の工程において、低温バッファ層の成長の次に、SiドープGaNではなく、アンドープGaNを成長させ、該アンドープGaNの結晶が、図9(b)に示すように、サファイア加工基板の凸部の上面および凹部の底面に、立体的に成長したところで(即ち、MOVPE装置内でファセット成長基板が形成されたところで)、シランの供給を開始して、n型コンタクト層を成長させた。
このn型コンタクト層は、その上面が平坦となるように、また、その上面とサファイア加工基板の凸部上面との距離が4μmとなるように、成長させた。このn型コンタクト層の、層厚最大部分の層厚は約5μm(サファイア加工基板の凹部の底から、n型コンタクト層の上面までの距離)、層厚最小部分の層厚は約1.5μm(サファイア加工基板の凸部上に成長したアンドープGaN結晶の上端部から、n型コンタクト層の上面までの距離)であった。
このn型コンタクト層よりも上層の窒化物半導体層の成長工程および、それ以降の工程については、実施例1と同様にしてGaN系LEDのチップを作製し、Vfを測定したところ、3.3Vであった。
なお、本実施例4のGaN系LEDは、順方向電流を20mA流したときの出力が、実施例1のLEDよりも高くなった。これは、サファイア加工基板上にバッファ層を成長した、そのすぐ後に、SiドープGaNを成長するのではなく、まずアンドープGaNを成長し、その後で、SiドープGaNを成長したために、n型コンタクト層の結晶性が改善され、その結果、その上に成長された活性層の結晶性も改善されたために、発光効率が向上したものと考えられる。
Example 4
In this example, a facet growth substrate was used as the substrate.
In the above-described step [Formation of laminated body 1], after the growth of the low-temperature buffer layer, undoped GaN is grown instead of Si-doped GaN, and the undoped GaN crystal is as shown in FIG. 9B. In addition, when three-dimensional growth is performed on the top surface of the convex portion and the bottom surface of the concave portion of the sapphire substrate (that is, where the facet growth substrate is formed in the MOVPE apparatus), the supply of silane is started and the n-type contact is started. Growing layers.
The n-type contact layer was grown so that the upper surface thereof was flat and the distance between the upper surface and the upper surface of the convex portion of the sapphire processed substrate was 4 μm. The maximum thickness of the n-type contact layer is about 5 μm (distance from the bottom of the recess of the sapphire substrate to the top surface of the n-type contact layer), and the minimum thickness is about 1.5 μm. (Distance from the upper end of the undoped GaN crystal grown on the convex portion of the sapphire processed substrate to the upper surface of the n-type contact layer).
Regarding the growth process of the nitride semiconductor layer above the n-type contact layer and the subsequent processes, a GaN-based LED chip was fabricated and Vf was measured in the same manner as in Example 1. Met.
The output of the GaN-based LED of Example 4 when the forward current flowed 20 mA was higher than that of the LED of Example 1. This is because the buffer layer is grown on the sapphire substrate, and immediately after that, the Si-doped GaN is not grown, but the undoped GaN is grown first, and then the Si-doped GaN is grown. As a result, the crystallinity of the active layer grown thereon was also improved, and it is considered that the luminous efficiency was improved.
比較例2
サファイア加工基板の結晶成長面におけるストライプ状凹部の伸長方向に対し、n型オーミック電極、発光部、ボンディング・パッドの配置を45°回転させた(対角線と上記ストライプ状凹部の伸長方向とがなす角が45°となるように回転させた)こと以外は、実施例4と同様にしてGaN系LEDのチップを作製し、Vfを測定したところ、3.6Vであった。
Comparative Example 2
The arrangement of the n-type ohmic electrode, the light emitting part, and the bonding pad is rotated by 45 ° with respect to the extending direction of the striped recess on the crystal growth surface of the sapphire substrate (the angle formed by the diagonal line and the extending direction of the striped recess) GaN LED chip was fabricated in the same manner as in Example 4 except that it was rotated so that the angle was 45 °, and Vf was measured to be 3.6V.
実施例5
本実施例では、p型オーミック電極の電流拡散性が低い場合の効果を調べた。
p型オーミック電極を、NiとAuを積層した膜厚10nmの透明電極としたこと以外は、実施例1と同様にしてGaN系LEDのチップを作製し、Vfを測定したところ、3.5Vであった。
Example 5
In this example, the effect when the current diffusivity of the p-type ohmic electrode is low was examined.
A GaN-based LED chip was fabricated in the same manner as in Example 1 except that the p-type ohmic electrode was a 10 nm thick transparent electrode in which Ni and Au were laminated, and Vf was measured. there were.
比較例3
p型オーミック電極を、NiとAuを積層した膜厚10nmの透明電極としたこと以外は、比較例1と同様にしてGaN系LEDのチップを作製し、Vfを測定したところ、3.7Vであった。
Comparative Example 3
A GaN-based LED chip was fabricated in the same manner as in Comparative Example 1 except that the p-type ohmic electrode was a 10 nm thick transparent electrode in which Ni and Au were laminated, and Vf was measured. there were.
上記実施例、比較例によって、本発明によるGaN系LEDのVfは、加工基板の結晶成長面におけるストライプ状凹部の伸長方向を何ら考慮しないで、n型オーミック電極と発光部を配置したものと比べて、低くなっていることがわかった。 According to the above examples and comparative examples, the Vf of the GaN-based LED according to the present invention is compared with that in which the n-type ohmic electrode and the light emitting portion are arranged without considering the extension direction of the stripe-shaped recess on the crystal growth surface of the processed substrate And found that it was lower.
今後、GaN系LEDの照明用途での使用量が増加していくと予想されることから、その低消費電力化は、省エネルギーの観点から極めて重要である。また、動作時の発熱量の低減は、LED自体および周辺機器の耐久性を増加させ、また放熱構造の簡素化を可能にすることから、資源の有効利用という意味でも重要である。よって、GaN系LEDは、出力性能が同等であれば、Vfが0.1Vでも低い方がよいとされており、このような事情から、本発明の産業上の価値は極めて大きい。 In the future, the amount of GaN-based LEDs used in lighting applications is expected to increase, so that low power consumption is extremely important from the viewpoint of energy saving. Further, the reduction in the amount of heat generated during operation increases the durability of the LED itself and peripheral devices, and simplifies the heat dissipation structure, so that it is also important in terms of effective use of resources. Therefore, if the output performance is the same for GaN-based LEDs, it is said that it is better that Vf is as low as 0.1 V. From such circumstances, the industrial value of the present invention is extremely large.
1 加工基板
21 n型コンタクト層
22 n型クラッド層
23 活性層
31 p型クラッド層
32 p型コンタクト層
P1 n型オーミック電極
P2 p型オーミック電極
P3 ボンディング・パッド
DESCRIPTION OF
Claims (3)
前記基板の上方から見て、4つの辺の全てが前記発光部の外周に接するように前記発光部に外接する矩形を選ぶことができ、この矩形の対向する辺の組をそれぞれ(第1辺、第3辺)、(第2辺、第4辺)としたとき、
n型オーミック電極は、
第1辺を含む直線と、第3辺を含む直線とに挟まれた領域に、当該n型オーミック電極と第4辺との距離が、当該n型オーミック電極と第1辺との距離および第3辺との距離のいずれよりも大きくなるように、かつ、当該n型オーミック電極と第4辺との距離が、該距離が最大となるように前記矩形を選択したときの該距離の80%以上となるように、
形成されており、
前記n型窒化物半導体層は、前記結晶成長面の凹部に入り込んだ部分を有するとともに、その上面が平坦となっており、それによって、該n型窒化物半導体層には、該結晶成長面の凹部に対応した厚部と、凸部に対応した薄部とが存在し、
前記結晶成長面においては、その凹部が、前記第4辺に直交する方向に伸長しており、それによって、前記n型窒化物半導体層の厚部が該方向に伸長しており、それによって、該n型窒化物半導体層における横方向の電流拡散性が、前記第4辺に直交する方向において、他の方向よりも良好となっていることを特徴とする、窒化物半導体発光ダイオード。 An n-type nitride semiconductor layer doped with an n-type impurity is formed on a substrate having an uneven crystal growth surface made of an insulator, and the nitride semiconductor is formed on the n-type nitride semiconductor layer. A light-emitting portion in which an active layer, a p-type nitride semiconductor layer, and a p-type ohmic electrode are stacked in this order and an n-type ohmic electrode are formed in different regions, respectively,
A rectangle circumscribing the light-emitting portion can be selected so that all four sides are in contact with the outer periphery of the light-emitting portion when viewed from above the substrate, and a set of opposite sides of the rectangle (first side) is selected. , Third side), (second side, fourth side),
The n-type ohmic electrode is
In a region sandwiched between a straight line including the first side and a straight line including the third side, the distance between the n-type ohmic electrode and the fourth side is the distance between the n-type ohmic electrode and the first side and the first side. 80% of the distance when the rectangle is selected so that the distance between the n-type ohmic electrode and the fourth side becomes the maximum so that the distance is greater than any of the distances to the three sides. As above,
Formed,
The n-type nitride semiconductor layer has a portion that enters the recess of the crystal growth surface, and the upper surface thereof is flat, whereby the n-type nitride semiconductor layer includes the crystal growth surface. There is a thick part corresponding to the concave part and a thin part corresponding to the convex part,
In the crystal growth surface, the recess extends in a direction perpendicular to the fourth side, whereby the thick portion of the n-type nitride semiconductor layer extends in the direction, thereby A nitride semiconductor light-emitting diode characterized in that lateral current diffusivity in the n-type nitride semiconductor layer is better in the direction perpendicular to the fourth side than in other directions.
前記基板の上方から見て、4つの辺の全てが前記発光部の外周に接するように前記発光部に外接する矩形を選ぶことができ、この矩形の対向する辺の組をそれぞれ(第1辺、第3辺)、(第2辺、第4辺)としたとき、
n型オーミック電極は、
第1辺を含む直線と、第3辺を含む直線とに挟まれた領域に、当該n型オーミック電極と第4辺との距離が、当該n型オーミック電極と第1辺との距離および第3辺との距離のいずれよりも大きくなるように、かつ、第1辺および第3辺の伸長方向についての当該n型オーミック電極の最大幅が、同じ方向についての前記発光部の全幅の50%以上となるように、
形成されており、
前記n型窒化物半導体層は、前記結晶成長面の凹部に入り込んだ部分を有するとともに、その上面が平坦となっており、それによって、該n型窒化物半導体層には、該結晶成長面の凹部に対応した厚部と、凸部に対応した薄部とが存在し、
前記結晶成長面においては、その凹部が、前記第4辺に直交する方向に伸長しており、それによって、前記n型窒化物半導体層の厚部が該方向に伸長しており、それによって、該n型窒化物半導体層における横方向の電流拡散性が、前記第4辺に直交する方向において、他の方向よりも良好となっていることを特徴とする、窒化物半導体発光ダイオード。 An n-type nitride semiconductor layer doped with an n-type impurity is formed on a substrate having an uneven crystal growth surface made of an insulator, and the nitride semiconductor is formed on the n-type nitride semiconductor layer. A light-emitting portion in which an active layer, a p-type nitride semiconductor layer, and a p-type ohmic electrode are stacked in this order and an n-type ohmic electrode are formed in different regions, respectively,
A rectangle circumscribing the light-emitting portion can be selected so that all four sides are in contact with the outer periphery of the light-emitting portion when viewed from above the substrate, and a set of opposite sides of the rectangle (first side) is selected. , Third side), (second side, fourth side),
The n-type ohmic electrode is
In a region sandwiched between a straight line including the first side and a straight line including the third side, the distance between the n-type ohmic electrode and the fourth side is the distance between the n-type ohmic electrode and the first side and the first side. The maximum width of the n-type ohmic electrode in the extending direction of the first side and the third side is 50% of the total width of the light emitting unit in the same direction so as to be larger than any of the distances to the three sides. As above,
Formed,
The n-type nitride semiconductor layer has a portion that enters the recess of the crystal growth surface, and the upper surface thereof is flat, whereby the n-type nitride semiconductor layer includes the crystal growth surface. There is a thick part corresponding to the concave part and a thin part corresponding to the convex part,
In the crystal growth surface, the recess extends in a direction perpendicular to the fourth side, whereby the thick portion of the n-type nitride semiconductor layer extends in the direction, thereby A nitride semiconductor light-emitting diode characterized in that lateral current diffusivity in the n-type nitride semiconductor layer is better in the direction perpendicular to the fourth side than in other directions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302832A JP2008091942A (en) | 2007-11-22 | 2007-11-22 | Nitride semiconductor light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302832A JP2008091942A (en) | 2007-11-22 | 2007-11-22 | Nitride semiconductor light emitting diode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005324873A Division JP4074315B2 (en) | 2005-11-09 | 2005-11-09 | Nitride semiconductor light emitting diode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091942A true JP2008091942A (en) | 2008-04-17 |
Family
ID=39375674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302832A Pending JP2008091942A (en) | 2007-11-22 | 2007-11-22 | Nitride semiconductor light emitting diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091942A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009154215A1 (en) * | 2008-06-20 | 2009-12-23 | 昭和電工株式会社 | Iii-group nitride semiconductor light emitting element, method for manufacturing the element, and lamp |
JP2010067963A (en) * | 2008-09-09 | 2010-03-25 | Bridgelux Inc | Light-emitting device with improved electrode structure |
EP2950356A1 (en) | 2014-05-30 | 2015-12-02 | Nichia Corporation | Nitride semiconductor element and method for manufacturing the same |
EP3059766A1 (en) | 2015-02-18 | 2016-08-24 | Nichia Corporation | Light-emitting element |
US9806232B2 (en) | 2014-05-30 | 2017-10-31 | Nichia Corporation | Nitride semiconductor element and method for manufacturing the same |
CN109687288A (en) * | 2019-03-01 | 2019-04-26 | 厦门乾照半导体科技有限公司 | A kind of high density VCSEL array structure and preparation method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1143398A (en) * | 1997-07-22 | 1999-02-16 | Mitsubishi Cable Ind Ltd | Substrate for growing gallium nitride-based crystal and use thereof |
JP2000106455A (en) * | 1998-07-31 | 2000-04-11 | Sharp Corp | Nitride semiconductor structure, fabrication thereof and light emitting element |
JP2000294827A (en) * | 1999-04-02 | 2000-10-20 | Nichia Chem Ind Ltd | Growing method for nitride semiconductor |
JP2002252421A (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | Nitride-base semiconductor device and method of forming nitride-base semiconductor |
JP2002280611A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Cable Ind Ltd | Semiconductor light-emitting element |
JP2004096021A (en) * | 2002-09-04 | 2004-03-25 | Showa Denko Kk | Iii-group nitride semiconductor crystal, manufacturing method therefor, and iii-group nitride semiconductor epitaxial wafer |
JP2005197473A (en) * | 2004-01-07 | 2005-07-21 | Rohm Co Ltd | Semiconductor light emitting element |
JP2005347700A (en) * | 2004-06-07 | 2005-12-15 | Toyoda Gosei Co Ltd | Light emitting device and its manufacturing method |
-
2007
- 2007-11-22 JP JP2007302832A patent/JP2008091942A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1143398A (en) * | 1997-07-22 | 1999-02-16 | Mitsubishi Cable Ind Ltd | Substrate for growing gallium nitride-based crystal and use thereof |
JP2000106455A (en) * | 1998-07-31 | 2000-04-11 | Sharp Corp | Nitride semiconductor structure, fabrication thereof and light emitting element |
JP2000294827A (en) * | 1999-04-02 | 2000-10-20 | Nichia Chem Ind Ltd | Growing method for nitride semiconductor |
JP2002252421A (en) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | Nitride-base semiconductor device and method of forming nitride-base semiconductor |
JP2002280611A (en) * | 2001-03-21 | 2002-09-27 | Mitsubishi Cable Ind Ltd | Semiconductor light-emitting element |
JP2004096021A (en) * | 2002-09-04 | 2004-03-25 | Showa Denko Kk | Iii-group nitride semiconductor crystal, manufacturing method therefor, and iii-group nitride semiconductor epitaxial wafer |
JP2005197473A (en) * | 2004-01-07 | 2005-07-21 | Rohm Co Ltd | Semiconductor light emitting element |
JP2005347700A (en) * | 2004-06-07 | 2005-12-15 | Toyoda Gosei Co Ltd | Light emitting device and its manufacturing method |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009154215A1 (en) * | 2008-06-20 | 2011-12-01 | 昭和電工株式会社 | Group III nitride semiconductor light emitting device, method for manufacturing the same, and lamp |
US8421107B2 (en) | 2008-06-20 | 2013-04-16 | Toyoda Gosei Co., Ltd. | Group-III nitride semiconductor light emitting device and production method thereof, and lamp |
TWI413279B (en) * | 2008-06-20 | 2013-10-21 | Toyoda Gosei Kk | Group iii nitride semiconductor light emitting device, process for producing the same, and lamp |
WO2009154215A1 (en) * | 2008-06-20 | 2009-12-23 | 昭和電工株式会社 | Iii-group nitride semiconductor light emitting element, method for manufacturing the element, and lamp |
US9324915B2 (en) | 2008-09-09 | 2016-04-26 | Kabushiki Kaisha Toshiba | Light-emitting device with improved electrode structures |
JP2010067963A (en) * | 2008-09-09 | 2010-03-25 | Bridgelux Inc | Light-emitting device with improved electrode structure |
US8637891B2 (en) | 2008-09-09 | 2014-01-28 | Toshiba Techno Center Inc. | Light-emitting device with improved electrode structures |
US10263152B2 (en) | 2014-05-30 | 2019-04-16 | Nichia Corporation | Nitride semiconductor element and method for manufacturing the same |
US9806232B2 (en) | 2014-05-30 | 2017-10-31 | Nichia Corporation | Nitride semiconductor element and method for manufacturing the same |
EP2950356A1 (en) | 2014-05-30 | 2015-12-02 | Nichia Corporation | Nitride semiconductor element and method for manufacturing the same |
EP3059766A1 (en) | 2015-02-18 | 2016-08-24 | Nichia Corporation | Light-emitting element |
US9773946B2 (en) | 2015-02-18 | 2017-09-26 | Nichia Corporation | Light-emitting element comprising a partitioned sapphire substrate |
EP3327798A1 (en) | 2015-02-18 | 2018-05-30 | Nichia Corporation | Light-emitting element |
US10461222B2 (en) | 2015-02-18 | 2019-10-29 | Nichia Corporation | Light-emitting element comprising sapphire substrate with convex portions |
CN109687288A (en) * | 2019-03-01 | 2019-04-26 | 厦门乾照半导体科技有限公司 | A kind of high density VCSEL array structure and preparation method thereof |
CN109687288B (en) * | 2019-03-01 | 2023-06-13 | 厦门乾照半导体科技有限公司 | High-density VCSEL array structure and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3374737B2 (en) | Nitride semiconductor device | |
JP4604488B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP4063259B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100703091B1 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
JP3956941B2 (en) | Nitride semiconductor light emitting device and light emitting device using the same | |
US8022436B2 (en) | Light emitting diode, production method thereof and lamp | |
WO2005050748A1 (en) | Semiconductor device and method for manufacturing same | |
WO1998031055A1 (en) | Nitride semiconductor device | |
JP4925580B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2008091942A (en) | Nitride semiconductor light emitting diode | |
JP4325160B2 (en) | Nitride semiconductor light emitting device | |
JP4074315B2 (en) | Nitride semiconductor light emitting diode | |
JP2008130606A (en) | Semiconductor light emitting element and its manufacturing method, light source cell unit, backlight, lighting device, display, electronic device, and semiconductor element and its manufacturing method | |
WO2011090112A1 (en) | Light-emitting diode, light-emitting diode lamp and lighting device | |
JP4581540B2 (en) | Semiconductor light emitting element and light emitting device using the same | |
KR100399005B1 (en) | Nitride Semiconductor Device | |
KR20130027302A (en) | Light emitting device | |
JP5140979B2 (en) | AlGaInP light emitting diode, light source cell unit, display and electronic device | |
JP2004104088A (en) | Nitride semiconductor device | |
JP5994420B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
JP2008047850A (en) | Nitride semiconductor light emitting diode | |
JP5141128B2 (en) | Semiconductor light emitting device | |
JP2012124538A (en) | Nitride semiconductor light-emitting element | |
KR20130043708A (en) | Light emitting device | |
KR101124470B1 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |