JP2008085311A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008085311A
JP2008085311A JP2007215504A JP2007215504A JP2008085311A JP 2008085311 A JP2008085311 A JP 2008085311A JP 2007215504 A JP2007215504 A JP 2007215504A JP 2007215504 A JP2007215504 A JP 2007215504A JP 2008085311 A JP2008085311 A JP 2008085311A
Authority
JP
Japan
Prior art keywords
layer
light
light absorption
transmitting
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007215504A
Other languages
Japanese (ja)
Other versions
JP2008085311A5 (en
JP5191709B2 (en
Inventor
Yasuyuki Arai
康行 荒井
Koichiro Tanaka
幸一郎 田中
Yukie Suzuki
幸恵 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007215504A priority Critical patent/JP5191709B2/en
Publication of JP2008085311A publication Critical patent/JP2008085311A/en
Publication of JP2008085311A5 publication Critical patent/JP2008085311A5/ja
Application granted granted Critical
Publication of JP5191709B2 publication Critical patent/JP5191709B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming an opening portion by a simple process without using a photomask or a resist, and to provide a method for manufacturing a semiconductor device at low cost. <P>SOLUTION: A plurality of light absorbing layers are formed over a substrate, an interlayer insulating layer is formed over the plurality of light absorbing layers, the plurality of light absorbing layers are irradiated with a linear or rectangular laser beam from the interlayer insulating layer side, and at least the interlayer insulating layer which is over the plurality of light absorbing layers is removed and the opening portion is formed; and accordingly, a plurality of opening portions can be formed by removing the plurality of light absorbing layers and the insulating layer formed over the plurality of light absorbing layers. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、開口部を有する半導体素子を有する半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing a semiconductor device including a semiconductor element having an opening.

従来、薄膜トランジスタ(以下、「TFT」ともいう。)やMOS(Metal Oxide Semiconductor)トランジスタに代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネル、又は半導体集積回路は、フォトマスクを使った光露光工程(以下、フォトリソグラフィー工程と示す。)によりレジストマスクを形成し、各種薄膜を選択的にエッチングすることにより開口部が形成されている。   2. Description of the Related Art Conventionally, a so-called active matrix driving display panel or a semiconductor integrated circuit including a semiconductor element represented by a thin film transistor (hereinafter also referred to as “TFT”) or a MOS (Metal Oxide Semiconductor) transistor uses a photomask. A resist mask is formed by an optical exposure process (hereinafter referred to as a photolithography process), and openings are formed by selectively etching various thin films.

フォトリソグラフィー工程は、レジストを基板全面に塗布しプリベークを行った後、フォトマスクを介して紫外線等をレジストに照射して露光し、現像してレジストマスクを形成する。この後、該レジストマスクをマスクとして、開口部となるべき部分に存在する層(半導体材料、絶縁体材料、又は導電体材料で形成される層、特に絶縁材料で形成される層)をエッチング除去して、開口部を形成している。   In the photolithography process, a resist is applied to the entire surface of the substrate and pre-baked, and then the resist is exposed to ultraviolet rays and the like through a photomask, and developed to form a resist mask. Thereafter, using the resist mask as a mask, a layer (a layer formed of a semiconductor material, an insulator material, or a conductor material, particularly a layer formed of an insulating material) existing in a portion to be an opening is etched away. Thus, an opening is formed.

また、本出願人は、400nm以下の波長を有するレーザビームを用いて、線状のビームを透光性導電膜に照射し、開溝を形成する薄膜加工方法を特許文献1及び特許文献2に記載している。
特開昭63−84789号公報 特開平2−317号公報
Further, the present applicant has disclosed a thin film processing method in which a light-transmitting conductive film is irradiated with a linear beam using a laser beam having a wavelength of 400 nm or less to form an open groove in Patent Document 1 and Patent Document 2. It is described.
JP-A 63-84789 JP-A-2-317

しかしながら、フォトリソグラフィー技術が用いられるフォトマスクは微細な形状を有し、かつ形状の精度を高く要求されるために非常に高価である。   However, a photomask using a photolithography technique is very expensive because it has a fine shape and requires high accuracy of the shape.

また、半導体装置の設計が変更になる際には、当然、変更になる開口部に合わせて新たにフォトマスクを用意する必要性が生じる。前述したように、フォトマスクは微細な形状を高精度に形成した造形物であるため、作製には相当の時間を要することになる。つまり、設計変更や設計不備に伴うフォトマスクの交換には、金銭的な負担だけでなく時間的な遅延リスクを背負うことにもなる。   Further, when the design of the semiconductor device is changed, naturally, it becomes necessary to prepare a new photomask in accordance with the opening to be changed. As described above, since the photomask is a modeled object in which a fine shape is formed with high accuracy, a considerable amount of time is required for production. In other words, not only a financial burden but also a time delay risk is borne in exchange of a photomask due to a design change or design deficiency.

また、フォトリソグラフィー工程の開口部の形成工程において、レジストおよびレジストの現像液を使用するため、大量の薬液や水を必要となり、また大量の廃液を処理する必要があるという問題がある。   In addition, since the resist and the resist developer are used in the opening forming process of the photolithography process, there is a problem that a large amount of chemical solution and water are required and a large amount of waste liquid needs to be processed.

そこで、本発明は、フォトマスクやレジストを使用することなく、簡単な工程で開口部を形成する方法を提示する。また、低コストで半導体装置を作製する方法を提案する。   Therefore, the present invention presents a method for forming an opening by a simple process without using a photomask or a resist. In addition, a method for manufacturing a semiconductor device at low cost is proposed.

本発明が開示する半導体装置の作製方法は、基板上に複数の光吸収層を形成し、当該複数の光吸収層上に層間絶縁層を形成し、層間絶縁層側から複数の光吸収層に線状または矩形状のレーザビームを照射して、少なくとも複数の光吸収層上の層間絶縁膜層を除去して開口部を形成することを特徴とする。   In the method for manufacturing a semiconductor device disclosed in the present invention, a plurality of light absorption layers are formed over a substrate, an interlayer insulating layer is formed over the plurality of light absorption layers, and the plurality of light absorption layers are formed from the interlayer insulating layer side. An opening is formed by irradiating a linear or rectangular laser beam to remove at least a plurality of interlayer insulating film layers on the light absorption layer.

複数の光吸収層に照射するレーザビームを線状または矩形状とし、開口部を形成する領域にのみに光吸収層を形成し、それ以外を透光性を有する層で形成する。線状または矩形状のレーザビームを複数の光吸収層及びその周辺の透光性を有する層に照射することで、選択的に、複数の光吸収層上の層間絶縁層を除去することが可能であり、開口部を形成することができる。   A laser beam applied to a plurality of light absorption layers is linear or rectangular, a light absorption layer is formed only in a region where an opening is to be formed, and the others are formed of a light-transmitting layer. By irradiating a plurality of light absorbing layers and a light-transmitting layer around them with a linear or rectangular laser beam, an interlayer insulating layer on the plurality of light absorbing layers can be selectively removed. And an opening can be formed.

また、複数の光吸収層を一定の方向に整列するように形成し、当該方向と交差する方向に透光性を有する導電層を形成し、一定の方向に整列する複数の光吸収層に線状または矩形状のレーザビームを照射する。この結果、他の導電層上の層間絶縁層に開口部を形成すること無しに、複数の光吸収層上の層間絶縁層に開口部を形成することができる。   In addition, a plurality of light absorption layers are formed so as to be aligned in a certain direction, a light-transmitting conductive layer is formed in a direction crossing the direction, and a line is formed in the plurality of light absorption layers aligned in the certain direction. A rectangular or rectangular laser beam is irradiated. As a result, openings can be formed in the interlayer insulating layers on the plurality of light absorption layers without forming openings in the interlayer insulating layers on the other conductive layers.

なお、開口部の代表例としては、不純物領域であるソース領域もしくはドレイン領域などの半導体層上に絶縁層を介して形成される第1の導電層及び第2の導電層と、ソース領域もしくはドレイン領域とを接続するために、半導体層上に形成された絶縁層に形成される開口部がある。また、絶縁層を介して第1の導電層または第2の導電層を接続するために、第1の導電層または第2の導電層上に形成された絶縁層に形成される開口部である。   Note that as a typical example of the opening, a first conductive layer and a second conductive layer which are formed over a semiconductor layer such as a source region or a drain region which are impurity regions through an insulating layer, and a source region or a drain In order to connect the region, there is an opening formed in the insulating layer formed on the semiconductor layer. Further, in order to connect the first conductive layer or the second conductive layer through the insulating layer, the opening is formed in the insulating layer formed on the first conductive layer or the second conductive layer. .

また、上記に限定されるものではなく、薄膜トランジスタを用いた半導体装置(液晶表示装置、発光表示装置、電気泳動表示装置等の表示装置)のみならず、LSI(Large Scale Integrated Circuit)の記憶装置、論理回路等の集積回路(IC)、RFID(Radio frequency identification)タグに用いられるトランジスタ等の開口部においても適宜本発明を実施することができる。   The present invention is not limited to the above, and includes not only semiconductor devices using thin film transistors (display devices such as liquid crystal display devices, light-emitting display devices, and electrophoretic display devices), but also LSI (Large Scale Integrated Circuit) storage devices, The present invention can also be appropriately implemented in an opening portion of an integrated circuit (IC) such as a logic circuit or a transistor used in an RFID (Radio frequency identification) tag.

なお、本発明において、上述した表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線(FPC:Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)やCPUが直接実装されたモジュールも全て表示装置に含むものとする。   In the present invention, the above-described display device refers to a device using a display element, that is, an image display device. In addition, a connector, for example, a module in which a flexible printed wiring (FPC), TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package) is attached to the display panel, and a printed wiring board is attached to the end of the TAB tape or TCP. It is assumed that the display device includes all provided modules or modules in which an IC (Integrated Circuit) or a CPU is directly mounted on a display element by a COG (Chip On Glass) method.

本発明は、複数の光吸収層が形成される領域に選択的に線状または矩形状のレーザビームを照射することで、複数の光吸収層及び当該複数の光吸収層上に形成される絶縁層を除去して、複数の開口部を形成することができる。   The present invention selectively irradiates a region where a plurality of light absorption layers are formed with a linear or rectangular laser beam so that the plurality of light absorption layers and the insulating layers formed on the plurality of light absorption layers are formed. The layer can be removed to form a plurality of openings.

また、第1の方向に複数の光吸収層を並べて形成し、当該第1の方向と交差する方向に透光性を有する導電層を形成し、複数の光吸収層及び透光性を有する導電層上に絶縁層を形成した後、第1の方向に整列した複数の光吸収層に選択的に線状レーザビームを照射して光吸収層及び当該光吸収層上に形成される絶縁層を除去して、複数の開口部を形成することができる。即ち、開口部を形成しない領域をすべて透光性を有する材料を用いて形成するとともに、光吸収層が形成される領域に選択的に線状レーザビームを照射することで、基板上の任意の位置に開口部を形成することができる。   In addition, a plurality of light absorption layers are formed side by side in the first direction, a light-transmitting conductive layer is formed in a direction intersecting the first direction, and the plurality of light absorption layers and the light-transmitting conductive material are formed. After forming the insulating layer on the layer, the light absorbing layer and the insulating layer formed on the light absorbing layer are selectively irradiated with a linear laser beam to the plurality of light absorbing layers aligned in the first direction. It can be removed to form a plurality of openings. That is, all the regions where the openings are not formed are formed using a light-transmitting material, and the region where the light absorption layer is formed is selectively irradiated with a linear laser beam, so that an arbitrary region on the substrate can be formed. An opening can be formed at the position.

また、線状レーザビーム、矩形状レーザビーム等のレーザビームを複数の光吸収層に照射することで、一度に複数の光吸収層にレーザビームを照射することが可能であるため、半導体装置を量産性高く作製することが可能である。   In addition, by irradiating a plurality of light absorption layers with a laser beam such as a linear laser beam or a rectangular laser beam, a plurality of light absorption layers can be irradiated at one time. It can be manufactured with high mass productivity.

したがって、従来のフォトリソグラフィー技術で必要であったレジストやフォトマスクを用いずとも、開口部を形成することができる。なお、フォトマスクを使用しないため、フォトマスク交換に要していた時間的損失の低減を図ることが可能となり、多品種少量生産が可能になる。また、レジストおよびレジストの現像液を使用しないため、大量の薬液や水を必要としない。以上のことから、従来のフォトリソグラフィー技術を用いた開口部の形成プロセスと比較して、工程の大幅な簡略化及びコストの低減が可能である。   Therefore, the opening can be formed without using a resist or a photomask that is necessary in the conventional photolithography technique. Since no photomask is used, it is possible to reduce the time loss required for photomask replacement, and it is possible to produce a variety of products in small quantities. Further, since a resist and a resist developer are not used, a large amount of chemical solution or water is not required. As described above, the process can be greatly simplified and the cost can be reduced as compared with a process for forming an opening using a conventional photolithography technique.

このように、本発明を用いることによって、半導体装置におけるコンタクト開口プロセスを簡単な工程で行うことが可能である。また、低コストで、半導体装置の作製方法を提供することができる。   Thus, by using the present invention, a contact opening process in a semiconductor device can be performed in a simple process. In addition, a method for manufacturing a semiconductor device can be provided at low cost.

以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。   The best mode for carrying out the invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention should not be construed as being limited to the description of the embodiment modes. In the drawings, common portions are denoted by the same reference numerals, and detailed description thereof is omitted.

(実施の形態1)
本実施の形態では、フォトリソグラフィー工程を経ずとも、レーザビームを照射することで開口部を形成するLAP(Laser Ablation Process)について、以下に示す。図1乃至5は、表示素子を含む画素がマトリクス状に配置された画素部において、基板上に形成される絶縁層に開口部を形成する工程を示す上面図及び断面図である。図1(A)乃至図5(A)のA−Bの断面図をそれぞれ図1(B)乃至図5(B)に示す。
(Embodiment 1)
In this embodiment mode, a laser ablation process (LAP) in which an opening is formed by irradiation with a laser beam without performing a photolithography process is described below. 1 to 5 are a top view and a cross-sectional view illustrating a process of forming an opening in an insulating layer formed over a substrate in a pixel portion in which pixels including display elements are arranged in a matrix. A cross-sectional view taken along a line AB in FIGS. 1A to 5A is shown in FIGS. 1B to 5B, respectively.

また、本実施の形態では、表示素子の一部である薄膜トランジスタとしてトップゲート型の薄膜トランジスタを用い、薄膜トランジスタの半導体層上に形成される絶縁層において、開口部を形成する形態を用いて説明するが、これに限定されるものではなく、逆スタガ型の薄膜トランジスタ上に形成される絶縁層に開口部を形成する形態や、第1の配線上に形成される絶縁層に開口部を形成する形態に適宜適用できる。   In this embodiment, a top-gate thin film transistor is used as a thin film transistor which is a part of the display element, and an opening is formed in an insulating layer formed over a semiconductor layer of the thin film transistor. However, the present invention is not limited to this, and an opening is formed in an insulating layer formed over an inverted staggered thin film transistor, or an opening is formed in an insulating layer formed over a first wiring. Applicable as appropriate.

また、本実施の形態では、表示素子を含む画素がマトリクス状に配置された画素部において、ゲート配線と交差する方向における複数の光吸収層に線状のレーザビームを照射する形態を用いて説明する。   In this embodiment mode, a mode in which a linear laser beam is applied to a plurality of light absorption layers in a direction intersecting with a gate wiring in a pixel portion in which pixels including display elements are arranged in a matrix is described. To do.

図1(A)及び(B)に示すように、基板101の片側に下地膜として機能する第1の層102を形成し、第1の層102上に第2の層103を形成し、第2の層103上に光吸収層104形成する。   As shown in FIGS. 1A and 1B, a first layer 102 that functions as a base film is formed on one side of a substrate 101, a second layer 103 is formed on the first layer 102, and The light absorption layer 104 is formed over the second layer 103.

基板101としては、ガラス基板、プラスチック基板、金属基板、セラミック基板等を適宜用いることができる。また、プリント配線基板やFPCを用いることができる。基板101がガラス基板やプラスチック基板の場合、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mmのような大面積基板を用いることができる。ここでは、基板101としてガラス基板を用いる。   As the substrate 101, a glass substrate, a plastic substrate, a metal substrate, a ceramic substrate, or the like can be used as appropriate. Further, a printed wiring board or FPC can be used. When the substrate 101 is a glass substrate or a plastic substrate, a large area substrate such as 320 mm × 400 mm, 370 mm × 470 mm, 550 mm × 650 mm, 600 mm × 720 mm, 680 mm × 880 mm, 1000 mm × 1200 mm, 1100 mm × 1250 mm, 1150 mm × 1300 mm is used. be able to. Here, a glass substrate is used as the substrate 101.

下地膜として機能する第1の層102は必ずしも必須ではないが、第1の層102上に形成される層が後にエッチングされる際に、基板101がエッチングされるのを防止する機能を有すため、設けることが好ましい。また、基板101としてガラス基板を用いる場合、ガラス基板に含まれるアルカリ金属元素等の不純物が半導体層に移動するのを妨げるために設けることが好ましい。第1の層102は、適する材料を適宜用いて形成すればよい。代表的には、酸化珪素、窒化珪素、酸化窒化珪素、窒化アルミニウム等がある。   The first layer 102 which functions as a base film is not necessarily required, but has a function of preventing the substrate 101 from being etched when a layer formed over the first layer 102 is etched later. Therefore, providing is preferable. In the case where a glass substrate is used as the substrate 101, it is preferably provided to prevent impurities such as an alkali metal element contained in the glass substrate from moving to the semiconductor layer. The first layer 102 may be formed using a suitable material as appropriate. Typically, there are silicon oxide, silicon nitride, silicon oxynitride, aluminum nitride, and the like.

第1の層102は、スパッタリング法、LPCVD法、またはプラズマCVD法、蒸着法、塗布法等を用いて形成する。ここでは、プラズマCVD法により窒化酸化珪素層、酸化珪素層を積層して形成する。   The first layer 102 is formed by a sputtering method, an LPCVD method, a plasma CVD method, an evaporation method, a coating method, or the like. Here, a silicon nitride oxide layer and a silicon oxide layer are stacked by a plasma CVD method.

第2の層103は、電極、画素電極、配線、アンテナ、半導体層、絶縁層等を適宜形成することができる。また、電極、画素電極、配線、アンテナ、半導体層、絶縁層等形成する部位に合わせて、導電性材料、絶縁材料、半導体材料を適宜用いて形成することができる。   As the second layer 103, an electrode, a pixel electrode, a wiring, an antenna, a semiconductor layer, an insulating layer, or the like can be formed as appropriate. In addition, a conductive material, an insulating material, or a semiconductor material can be used as appropriate depending on a portion to be formed such as an electrode, a pixel electrode, a wiring, an antenna, a semiconductor layer, or an insulating layer.

なお、第2の層103は、後に照射されるレーザビーム114を吸収しない材料を用いて形成することが好ましい。この結果、後に光吸収層104にレーザビーム114を照射しても、第2の層103に影響を与えない。   Note that the second layer 103 is preferably formed using a material that does not absorb a laser beam 114 that is irradiated later. As a result, even if the light absorption layer 104 is irradiated with the laser beam 114 later, the second layer 103 is not affected.

第2の層103は、スパッタリング法、LPCVD法、プラズマCVD法、蒸着法、塗布法、液滴吐出法、電解メッキ法、無電解メッキ法等を用いて形成する。   The second layer 103 is formed by a sputtering method, an LPCVD method, a plasma CVD method, an evaporation method, a coating method, a droplet discharge method, an electrolytic plating method, an electroless plating method, or the like.

本実施の形態では、第2の層103として半導体層を形成する。半導体層としては、シリコン、ゲルマニウム等を用いて形成する。また、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体膜から選ばれたいずれかの状態を有する膜を用いることができる。後のソース領域及びドレイン領域となる領域に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。ここでは、半導体層として、所定の形状にエッチングされた結晶性半導体層を形成する。また、リンが含まれる不純物領域103a、103bが半導体層に形成される。   In this embodiment, a semiconductor layer is formed as the second layer 103. The semiconductor layer is formed using silicon, germanium, or the like. In addition, an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and a microcrystal in which a crystal grain of 0.5 nm to 20 nm can be observed in the amorphous semiconductor. A film having any state selected from a semiconductor and a crystalline semiconductor film can be used. An acceptor element or a donor element such as phosphorus, arsenic, or boron may be included in a region to be a source region and a drain region later. Here, a crystalline semiconductor layer etched into a predetermined shape is formed as the semiconductor layer. Impurity regions 103a and 103b containing phosphorus are formed in the semiconductor layer.

光吸収層104としては、後に照射されるレーザビーム114を吸収する材料を用いて形成する。レーザビーム114を吸収する材料としては、レーザビーム114のエネルギーよりも小さなバンドギャップエネルギーを有する材料を用いて形成する。また、光吸収層104は、第2の層103の融点よりも低い沸点または昇華点を有する材料を用いることが好ましい。このような材料を用いることにより、第2の層103の溶融を避けつつ、レーザビーム114を吸収し、レーザビーム114のエネルギーを用いて光吸収層104に接する透光性を有する層の一部を除去させることができる。   The light absorption layer 104 is formed using a material that absorbs a laser beam 114 to be irradiated later. As a material that absorbs the laser beam 114, a material having a band gap energy smaller than that of the laser beam 114 is used. The light absorption layer 104 is preferably formed using a material having a boiling point or a sublimation point lower than the melting point of the second layer 103. By using such a material, the laser beam 114 is absorbed while avoiding melting of the second layer 103, and part of the light-transmitting layer in contact with the light absorption layer 104 using the energy of the laser beam 114 is used. Can be removed.

光吸収層104としては、導電性材料、半導体材料、絶縁材料を適宜用いることができる。導電性材料としては、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、銀(Ag)、金(Au)、白金(Pt)、カドミウム(Cd)、亜鉛(Zn)、珪素(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)から選ばれた元素を用いることができる。また、該元素を主成分とする合金材料、窒素化合物等の単層または積層で形成することができる。また、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料も用いることができる。   As the light absorption layer 104, a conductive material, a semiconductor material, or an insulating material can be used as appropriate. Examples of conductive materials include titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), molybdenum (Mo), copper (Cu), chromium (Cr), neodymium (Nd), and iron (Fe). , Nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silver (Ag), gold (Au), platinum (Pt) An element selected from cadmium (Cd), zinc (Zn), silicon (Si), germanium (Ge), zirconium (Zr), and barium (Ba) can be used. Further, it can be formed of a single layer or a stacked layer of an alloy material containing the element as a main component, a nitrogen compound, or the like. Indium oxide including tungsten oxide, indium zinc oxide including tungsten oxide, indium oxide including titanium oxide, indium tin oxide including titanium oxide, indium tin oxide (ITO), indium zinc oxide, oxidation A light-transmitting conductive material such as indium tin oxide to which silicon is added can also be used.

絶縁材料としては、上記元素の酸素化合物、炭素化合物、若しくはハロゲン化合物の単層で形成することができる。また、これらの積層を用いることができる。代表的には、酸化亜鉛、窒化アルミニウム、硫化亜鉛、窒化珪素、酸化珪素、硫化水銀、塩化アルミニウム等がある。また、光を吸収することが可能な粒子が分散された絶縁膜、代表的にはシリコン微結晶が分散された酸化珪素膜を用いることができる。また、色素が絶縁物に溶解または分散された絶縁層を用いることができる。   As the insulating material, a single layer of an oxygen compound, a carbon compound, or a halogen compound of the above element can be used. Further, a stack of these can be used. Typical examples include zinc oxide, aluminum nitride, zinc sulfide, silicon nitride, silicon oxide, mercury sulfide, and aluminum chloride. An insulating film in which particles capable of absorbing light are dispersed, typically a silicon oxide film in which silicon microcrystals are dispersed, can be used. Alternatively, an insulating layer in which a dye is dissolved or dispersed in an insulator can be used.

半導体材料としては、シリコン、ゲルマニウム等を用いることができる。また、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体膜から選ばれたいずれかの状態を有する膜を用いることができる。さらには、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。   As the semiconductor material, silicon, germanium, or the like can be used. In addition, an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and a microcrystal in which a crystal grain of 0.5 nm to 20 nm can be observed in the amorphous semiconductor. A film having any state selected from a semiconductor and a crystalline semiconductor film can be used. Furthermore, acceptor-type elements or donor-type elements such as phosphorus, arsenic, and boron may be included.

さらに、光吸収層104としては、後に照射されるレーザビーム114を吸収し、且つレーザビーム114のエネルギーにより光吸収層104内における気体の放出または光吸収層の昇華等により光吸収層104の一部または光吸収層104に接する層の一部を物理的に解離させることが可能な材料を用いて形成することが好ましい。このような材料を用いることにより、容易に光吸収層104を除去することができる。   Further, the light absorption layer 104 absorbs a laser beam 114 to be irradiated later, and emits gas in the light absorption layer 104 or sublimates the light absorption layer 104 by the energy of the laser beam 114. It is preferable to use a material that can physically dissociate a part of the layer or the layer in contact with the light absorption layer 104. By using such a material, the light absorption layer 104 can be easily removed.

レーザビーム114のエネルギーにより光吸収層104内における気体を放出することが可能な光吸収層としては、水素及び希ガス元素の少なくとも一方が含まれる材料で形成される層がある。代表的には、水素を含む半導体層、希ガスまたは水素を含む導電層、希ガスまたは水素を含む絶縁層等がある。この場合、光吸収層104内における気体の放出とともに、光吸収層104の一部において物理的に解離が生じるため、容易に光吸収層104を除去することができる。   As a light absorption layer capable of releasing gas in the light absorption layer 104 by the energy of the laser beam 114, there is a layer formed of a material containing at least one of hydrogen and a rare gas element. Typically, a semiconductor layer containing hydrogen, a conductive layer containing noble gas or hydrogen, an insulating layer containing noble gas or hydrogen, and the like can be given. In this case, since physical dissociation occurs in a part of the light absorption layer 104 as the gas is released in the light absorption layer 104, the light absorption layer 104 can be easily removed.

レーザビーム114のエネルギーにより昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料が好ましい。または、沸点が1000〜2700℃であり、且つ熱伝導率が0.1〜100W/mKである材料を用いることができる。昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料を用いることができる。その代表例としては、窒化アルミニウム、酸化亜鉛、硫化亜鉛、窒化珪素、硫化水銀、塩化アルミニウム等がある。また、沸点が1000〜2700℃であり、且つ熱伝導率が0.1〜100W/mKである材料としては、ゲルマニウム(Ge)、酸化珪素、クロム(Cr)、チタン(Ti)等がある。   The light absorption layer that can be sublimated by the energy of the laser beam 114 is preferably a material having a low sublimation point of about 100 to 2000 ° C. Alternatively, a material having a boiling point of 1000 to 2700 ° C. and a thermal conductivity of 0.1 to 100 W / mK can be used. As the light absorption layer capable of sublimation, a material having a low sublimation point of about 100 to 2000 ° C. can be used. Typical examples include aluminum nitride, zinc oxide, zinc sulfide, silicon nitride, mercury sulfide, and aluminum chloride. Examples of the material having a boiling point of 1000 to 2700 ° C. and a thermal conductivity of 0.1 to 100 W / mK include germanium (Ge), silicon oxide, chromium (Cr), and titanium (Ti).

光吸収層104の形成方法としては、電解メッキ法、無電解メッキ法、液滴吐出法等により選択的に形成することができる。また、塗布法、スパッタリング法、又はCVD法により成膜した後、選択的にエッチングして光吸収層104を形成することができる。   The light absorbing layer 104 can be selectively formed by an electrolytic plating method, an electroless plating method, a droplet discharge method, or the like. Alternatively, the light absorption layer 104 can be formed by selective etching after deposition by a coating method, a sputtering method, or a CVD method.

ここでは光吸収層104として、厚さ10〜100nm、好ましくは20〜50nmのクロム層を形成する。   Here, a chromium layer having a thickness of 10 to 100 nm, preferably 20 to 50 nm, is formed as the light absorption layer 104.

次に、図2(B)に示すように、第1の層102、第2の層103、及び光吸収層104上に透光性を有する層を形成する。透光性を有する層は、単層または積層で形成することができる。   Next, as illustrated in FIG. 2B, a light-transmitting layer is formed over the first layer 102, the second layer 103, and the light absorption layer 104. The light-transmitting layer can be formed as a single layer or a stacked layer.

透光性を有する層は、後に照射されるレーザビーム114を透過することが可能な材料を適宜選択して形成すればよい。レーザビーム114を透過する材料としては、レーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する材料を用いて形成する。   The light-transmitting layer may be formed by appropriately selecting a material that can transmit a laser beam 114 that is irradiated later. As a material that transmits the laser beam 114, a material having a band gap energy larger than that of the laser beam is used.

透光性を有する層として、ここでは、ゲート絶縁層111、ゲート配線112、層間絶縁層113を順次形成する。   Here, as the light-transmitting layer, a gate insulating layer 111, a gate wiring 112, and an interlayer insulating layer 113 are sequentially formed.

ゲート絶縁層111は、窒化珪素、酸素を含む窒化珪素、酸化珪素、窒素を含む酸化珪素等の単層又は積層構造で形成する。ここでは、厚さ50〜200nmの酸化窒素珪素をプラズマCVD法により形成する。   The gate insulating layer 111 is formed with a single layer or a stacked structure of silicon nitride, silicon nitride containing oxygen, silicon oxide, silicon oxide containing nitrogen, or the like. Here, silicon oxide with a thickness of 50 to 200 nm is formed by a plasma CVD method.

なお、本実施の形態では、図2(A)に示すように、後に光吸収層104にレーザビームを照射する際に、ゲート配線112の一部にもレーザビームが照射される。よって、ゲート配線112は透光性を有する導電層で形成することが好ましい。   Note that in this embodiment, as illustrated in FIG. 2A, when the light absorption layer 104 is irradiated with a laser beam later, part of the gate wiring 112 is also irradiated with the laser beam. Therefore, the gate wiring 112 is preferably formed using a light-transmitting conductive layer.

透光性を有する導電層としては、後に照射されるレーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する材料を用いて形成する。ここでは、透光性を有する導電層として、スパッタリング法により形成した厚さ50〜200nm、好ましくは100〜150nmのITOを用いる。   The light-transmitting conductive layer is formed using a material having a band gap energy larger than that of a laser beam irradiated later. Here, ITO having a thickness of 50 to 200 nm, preferably 100 to 150 nm, formed by a sputtering method is used as the light-transmitting conductive layer.

また、後に光吸収層104にレーザビームを照射する際、レーザビームが照射されない領域においては、光を吸収する導電層を補助配線としてゲート配線に接して形成してもよい。特に、補助配線を抵抗率の低い導電層で形成することが好ましい。抵抗率の低い導電層としては、代表的には、白金、パラジウム、ニッケル、金、アルミニウム、銅、銀、タンタル、タングステン、モリブデンもしくはチタンを含む金属層を用いることができる。   Further, when the light absorption layer 104 is irradiated with a laser beam later, a conductive layer that absorbs light may be formed in contact with the gate wiring as an auxiliary wiring in a region where the laser beam is not irradiated. In particular, the auxiliary wiring is preferably formed of a conductive layer having a low resistivity. As the conductive layer having low resistivity, a metal layer containing platinum, palladium, nickel, gold, aluminum, copper, silver, tantalum, tungsten, molybdenum, or titanium can be typically used.

層間絶縁層113としては、SOG(Spin On Glass)法またはスピンコート法によって塗布されたポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリル、シロキサン(珪素と酸素との結合で骨格構造が構成され、珪素にフッ素、脂肪族炭化水素、または芳香族炭化水素のうち少なくとも一種が結合した構造を持つ物質)などの有機樹脂膜、無機層間絶縁膜(窒化珪素、酸化珪素などの珪素を含む絶縁膜)、low−k(低誘電率)材料などを用いることができる。層間絶縁層113は、ガラス基板上に形成されたTFTによる凹凸を緩和し、平坦化する意味合いが強いため、平坦性に優れた膜が好ましい。ここでは、塗布法により厚さ300〜1000nmのポリイミド層を形成する。   As the interlayer insulating layer 113, a skeleton structure is formed by bonding of polyimide, polyamide, BCB (benzocyclobutene), acrylic, siloxane (silicon and oxygen, which is applied by an SOG (Spin On Glass) method or a spin coating method, Organic resin films such as a substance having a structure in which at least one of fluorine, aliphatic hydrocarbons, and aromatic hydrocarbons is bonded to silicon), inorganic interlayer insulating films (insulating films containing silicon such as silicon nitride and silicon oxide) , A low-k (low dielectric constant) material or the like can be used. The interlayer insulating layer 113 is preferably a film having excellent flatness because it has a strong meaning of relieving unevenness due to TFTs formed on a glass substrate and flattening. Here, a polyimide layer having a thickness of 300 to 1000 nm is formed by a coating method.

次に、光吸収層104にレーザビーム114を照射する。レーザビーム114としては、層間絶縁層113を透過し、光吸収層104に吸収されるエネルギーを有するものを適宜選択する。代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。   Next, the light absorption layer 104 is irradiated with a laser beam 114. As the laser beam 114, a laser beam having energy that passes through the interlayer insulating layer 113 and is absorbed by the light absorption layer 104 is appropriately selected. Typically, irradiation is performed by appropriately selecting a laser beam in an ultraviolet region, a visible region, or an infrared region.

レーザビーム114を射出するレーザ発振器の代表例としては、紫外光であればFレーザなどのエキシマレーザや、固体レーザであるYAGレーザ、YLFレーザ、YAlOレーザ、GdVOレーザ、Yレーザ、PbWOレーザ、YVOレーザ等の高調波がある。可視光であれば、ArレーザやKrレーザ、上記固体レーザの高調波等がある。赤外光であれば、上記固体レーザの基本波、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ、COレーザ、ガラスレーザ、Ti:サファイアレーザ、色素レーザ、アレキサンドライトレーザ等がある。ここでは、YAGレーザの基本波を照射する。 As a typical example of a laser oscillator that emits the laser beam 114, an excimer laser such as an F 2 laser, an YAG laser, a YLF laser, a YAlO 3 laser, a GdVO 4 laser, and a Y 2 O 3 that are solid lasers are used for ultraviolet light. There are harmonics such as laser, PbWO 4 laser, YVO 4 laser and the like. In the case of visible light, there are Ar laser, Kr laser, harmonics of the solid laser, and the like. Examples of infrared light include the fundamental wave of the solid-state laser, semiconductor lasers such as GaN, GaAs, GaAlAs, and InGaAsP, CO 2 laser, glass laser, Ti: sapphire laser, dye laser, and alexandrite laser. Here, the fundamental wave of the YAG laser is irradiated.

また、レーザビーム114は、連続発振のレーザビームやパルス発振のレーザビームを適宜適用することができる。パルス発振のレーザビームにおいては、通常、数十Hz〜数百Hzの周波数帯を用いるが、それよりも著しく高い10MHz以上の発振周波数、パルス幅をピコ秒台の周波数、或いはフェムト秒(10−15秒)台の周波数を有するパルス発振レーザから射出されるレーザビームを用いてもよい。特に、パルス幅を1フェムト秒〜10ピコ秒で発振されるパルスレーザから射出されるレーザビームは、高強度であり、非線形光学効果(多光子吸収)が生じ、レーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する透光性を有する材料で形成される層をもレーザビームのエネルギーにより除去することができる。   As the laser beam 114, a continuous wave laser beam or a pulsed laser beam can be used as appropriate. In a pulsed laser beam, a frequency band of several tens to several hundreds of Hz is usually used, but an oscillation frequency of 10 MHz or higher, a pulse width of a frequency range of picoseconds or a femtosecond (10− A laser beam emitted from a pulsed laser having a frequency of 15 seconds) may be used. In particular, a laser beam emitted from a pulsed laser oscillated with a pulse width of 1 femtosecond to 10 picoseconds has a high intensity, produces a nonlinear optical effect (multiphoton absorption), and has a band larger than the energy of the laser beam. A layer formed of a light-transmitting material having gap energy can also be removed by the energy of the laser beam.

また、半導体層やガラス基板等に必要以上のレーザ光が吸収され、ダメージが入ることを防止するため、パルスレーザを用いるのが望ましく、パルス幅が極めて短いピコ秒レーザやフェムト秒レーザを用いることがさらに望ましい。   In addition, it is desirable to use a pulsed laser to prevent excessive laser light from being absorbed and damaged by the semiconductor layer, glass substrate, etc. Use a picosecond laser or femtosecond laser with a very short pulse width. Is more desirable.

また、レーザ照射装置には、レーザ発振器から射出されるレーザビームを線状にする光学系を有する。このような光学系としては、シリンドリカルレンズ、スリット、マスク等を用いる。   The laser irradiation apparatus has an optical system that linearizes a laser beam emitted from a laser oscillator. As such an optical system, a cylindrical lens, a slit, a mask, or the like is used.

また、レーザビームを線状にする光学系として、電気光学素子を用いることができる。電気光学素子は、半導体装置の設計CADデータに基づく電気信号を入力することで、光シャッターまたは光リフレクターとして機能し、可変のマスクとして機能する。光シャッターとなる電気光学素子に入力する電気信号を制御装置により変更することで、レーザビームの面積及び位置を変更することが可能である。即ち、薄膜の加工する面積及び位置を選択的に変更することができる。   An electro-optic element can be used as an optical system for linearizing the laser beam. The electro-optic element functions as an optical shutter or an optical reflector by inputting an electric signal based on design CAD data of the semiconductor device, and functions as a variable mask. The area and position of the laser beam can be changed by changing the electric signal input to the electro-optical element serving as the optical shutter by the control device. That is, the area and position where the thin film is processed can be selectively changed.

電気光学素子としては、選択的に光透過する面積を調節できる素子、例えば、液晶材料、エレクトロクロミック材料を有する素子がある。また選択的に光反射が調節できる素子、例えばデジタルマイクロミラーデバイス(DMDとも呼ぶ。)がある。DMDとは空間光変調器の一種であり、静電作用などによって固定軸周りに回転するマイクロミラーと呼ばれる複数の小型ミラーがSi等の半導体基板にマトリクス状に配置されたデバイスである。また、他の電気光学素子としては、電気光学効果により透過光を変調する光学素子であるPLZT素子を用いることができる。なお、PLZT素子とは、鉛、ランタン、ジルコン、チタンを含む酸化物セラミックスで、それぞれの元素記号の頭文字からPLZTと呼ばれているデバイスである。PLZT素子は、透明なセラミックで光を透過するが、電圧をかけると光の偏光の向きを変えることができ、偏光子と組み合わせることによって光シャッターが構成される。ただし、電気光学素子は、レーザビームを通過させても耐えうるデバイスを用いる。   Examples of the electro-optic element include an element that can selectively adjust an area through which light is transmitted, such as an element having a liquid crystal material or an electrochromic material. Further, there is an element that can selectively adjust light reflection, for example, a digital micromirror device (also referred to as DMD). DMD is a type of spatial light modulator, and is a device in which a plurality of small mirrors called micromirrors that rotate around a fixed axis by electrostatic action or the like are arranged in a matrix on a semiconductor substrate such as Si. As another electro-optical element, a PLZT element that is an optical element that modulates transmitted light by an electro-optical effect can be used. The PLZT element is an oxide ceramic containing lead, lanthanum, zircon, and titanium, and is a device called PLZT from the initials of each element symbol. The PLZT element transmits light with a transparent ceramic, but when a voltage is applied, the direction of polarization of light can be changed, and an optical shutter is configured by combining with a polarizer. However, as the electro-optic element, a device that can withstand the laser beam is used.

照射面に照射されるレーザビームのスポットの形状は、線状または矩形状とすることが好ましい。また、大面積基板を用いる場合には、処理時間を短縮するため、レーザビームのスポットの長辺を20cm〜100cmとすることが好ましい。また、レーザ発振器及び光学系を複数設置して大面積の基板を短時間に処理してもよい。具体的には、基板ステージの上方に複数の電気光学素子を設置して、それぞれに対応するレーザ発振器からレーザビームをそれぞれ照射して基板1枚における処理面積を分担してもよい。   The shape of the spot of the laser beam irradiated on the irradiation surface is preferably linear or rectangular. In the case of using a large-area substrate, the long side of the laser beam spot is preferably set to 20 cm to 100 cm in order to shorten the processing time. A plurality of laser oscillators and optical systems may be installed to process a large area substrate in a short time. Specifically, a plurality of electro-optical elements may be installed above the substrate stage, and a laser beam may be emitted from a corresponding laser oscillator to share the processing area of one substrate.

レーザビームを照射するレーザ照射装置には、レーザ発振器の他、基板を設置する基板ステージ、制御装置、位置アライメント手段を有することが好ましい。   In addition to the laser oscillator, the laser irradiation apparatus that irradiates the laser beam preferably includes a substrate stage on which the substrate is installed, a control device, and position alignment means.

照射位置のアライメントは、CCD(Charge Coupled Device)カメラ等の撮像素子を設置し、撮像素子から得られるデータを基にレーザ照射を行うことで高精度に行うことができる。   The alignment of the irradiation position can be performed with high accuracy by installing an image pickup device such as a CCD (Charge Coupled Device) camera and performing laser irradiation based on data obtained from the image pickup device.

制御装置は、被照射面上でレーザビームの照射領域を1次元的または2次元的にレーザビームを走査させることによって、基板の広い面積に照射を行うことができる。また、制御装置は、基板ステージを二次元的に移動させる移動手段も制御できるように連動させることが好ましい。さらに、制御装置は、レーザ発振器も制御できるように連動させることが好ましい。さらに、制御装置は、位置マーカを認識するための位置アライメント機構と連動させることが好ましい。   The control device can irradiate a wide area of the substrate by scanning the laser beam irradiation area one-dimensionally or two-dimensionally on the irradiated surface. Further, it is preferable that the control device is interlocked so that the moving means for moving the substrate stage two-dimensionally can also be controlled. Further, the control device is preferably interlocked so that the laser oscillator can also be controlled. Furthermore, it is preferable that the control device is interlocked with a position alignment mechanism for recognizing the position marker.

ここでは、基板を保持している基板ステージを二次元的に移動させる移動手段で走査を行う。   Here, the scanning is performed by a moving means that two-dimensionally moves the substrate stage holding the substrate.

上記電気光学素子を用いて、光吸収層104に選択的にレーザビーム114を照射する。レーザビーム114は、光吸収層104内における気体の放出や光吸収層の昇華等に十分なエネルギー密度、代表的には、1μJ/cm〜100J/cmのエネルギー密度範囲内とすることができる。十分に高いエネルギー密度を持ったレーザビーム114が光吸収層104に吸収される。このとき、光吸収層104は吸収したレーザビームのエネルギーによって局所的に急激に加熱され昇華する。この昇華に伴う体積膨張により光吸収層104が物理的に解離され飛散する。以上により、光吸収層104上の層間絶縁層を除去し、図3に示すように開口部121を形成することができる。ここでは、レーザビーム114としてYAG第2高調波を用いる。 The light absorption layer 104 is selectively irradiated with the laser beam 114 using the electro-optic element. The laser beam 114 may have an energy density sufficient for gas emission in the light absorption layer 104 and sublimation of the light absorption layer, typically within an energy density range of 1 μJ / cm 2 to 100 J / cm 2. it can. A laser beam 114 having a sufficiently high energy density is absorbed by the light absorption layer 104. At this time, the light absorption layer 104 is locally heated and sublimated by the energy of the absorbed laser beam. The light absorption layer 104 is physically dissociated and scattered by the volume expansion accompanying the sublimation. Thus, the interlayer insulating layer on the light absorption layer 104 can be removed, and the opening 121 can be formed as shown in FIG. Here, the YAG second harmonic is used as the laser beam 114.

また、レーザビームの照射によって粉塵が生じる場合、粉塵が被処理基板表面に付着しないようにするためのブロー手段、または粉塵のバキューム手段をさらにレーザ照射装置に設置することが好ましい。レーザビームを照射しながら、同時にブロー、または粉塵のバキュームを行うことで粉塵が基板表面に付着することを防止できる。   In addition, when dust is generated by laser beam irradiation, it is preferable to further provide a blow unit or a dust vacuum unit in the laser irradiation apparatus for preventing the dust from adhering to the surface of the substrate to be processed. By simultaneously blowing or vacuuming the dust while irradiating the laser beam, the dust can be prevented from adhering to the substrate surface.

レーザビーム114の照射は大気圧下、または減圧下で行うことができる。減圧下で行うと、光吸収層104を除去する場合に生じる飛散物の回収が容易となる。このため、飛散物が基板上に残存することを抑制することが可能である。   Irradiation with the laser beam 114 can be performed under atmospheric pressure or reduced pressure. When performed under reduced pressure, it becomes easy to collect scattered matter that is generated when the light absorption layer 104 is removed. For this reason, it is possible to prevent the scattered matter from remaining on the substrate.

さらには、基板101を加熱しながらレーザビームを光吸収層104に照射してもよい。この場合も光吸収層104の除去が容易となる。   Furthermore, the light absorption layer 104 may be irradiated with a laser beam while the substrate 101 is heated. Also in this case, the light absorption layer 104 can be easily removed.

本実施の形態では、ゲート配線112と交差する方向に形成される複数の光吸収層104に、線状のレーザビーム114を照射する。代表的には、ゲート配線112と90度に交差する方向にレーザビームを照射する。本実施の形態では、ゲート配線112は透光性を有する導電層で形成されているため、ゲート配線112と90度に交差する方向にレーザビーム114を照射することで、複数の光吸収層104及び複数の光吸収層104上に形成される透光性を有する層を除去し、第2の層103上に開口部を形成することができる。このとき、開口部を有する層間絶縁層123及び開口部を有するゲート絶縁層122が形成される。   In this embodiment mode, a plurality of light absorption layers 104 formed in a direction intersecting with the gate wiring 112 is irradiated with a linear laser beam 114. Typically, a laser beam is irradiated in a direction intersecting with the gate wiring 112 at 90 degrees. In this embodiment mode, since the gate wiring 112 is formed using a light-transmitting conductive layer, a plurality of light absorption layers 104 are formed by irradiating the laser beam 114 in a direction intersecting with the gate wiring 112 at 90 degrees. In addition, the light-transmitting layer formed over the plurality of light absorption layers 104 can be removed, and an opening can be formed over the second layer 103. At this time, an interlayer insulating layer 123 having an opening and a gate insulating layer 122 having an opening are formed.

なお、図2においては、ゲート配線112と90度で交差する方向にレーザビーム114を照射したが、ゲート配線112と平行にレーザビームを照射しても良い。この場合、第2の層103はレーザビームを吸収しない材料で形成することが好ましい。この結果、ゲート配線112及び第2の層103は透光性を有するため、複数の光吸収層104及び透光性を有する層の一部を除去し、第2の層103上に開口部を形成することができる。   In FIG. 2, the laser beam 114 is irradiated in the direction intersecting with the gate wiring 112 at 90 degrees, but the laser beam may be irradiated in parallel with the gate wiring 112. In this case, the second layer 103 is preferably formed using a material that does not absorb the laser beam. As a result, since the gate wiring 112 and the second layer 103 have a light-transmitting property, a part of the plurality of light absorption layers 104 and the light-transmitting layer is removed, and an opening is formed over the second layer 103. Can be formed.

なお、本実施の形態では、線状のレーザビーム114を複数の光吸収層104に照射することで、複数の光吸収層及び当該光吸収層に接する透光性を有する層が飛散し、開口部が形成される形態を示した。   Note that in this embodiment mode, by irradiating the plurality of light absorption layers 104 with the linear laser beams 114, the plurality of light absorption layers and the light-transmitting layer in contact with the light absorption layers are scattered, so that the openings The form in which the part is formed is shown.

また、線状のレーザビーム114を複数の光吸収層104に照射し、光吸収層の上層部及び透光性を有する層が飛散するとともに、光吸収層の下層部が第2の層103上に残存する場合もある。このような場合は、残存する光吸収層を残したまま、後に形成される第3の層を形成してもよい。また、残存する光吸収層をドライエッチングまたはウエットエッチングで除去した後、後に形成される第3の層を形成してもよい。   Further, a plurality of light absorption layers 104 are irradiated with a linear laser beam 114, and an upper layer portion of the light absorption layer and a light-transmitting layer are scattered, and a lower layer portion of the light absorption layer is on the second layer 103. In some cases. In such a case, a third layer to be formed later may be formed while leaving the remaining light absorption layer. Further, after the remaining light absorption layer is removed by dry etching or wet etching, a third layer to be formed later may be formed.

また、レーザビーム114の照射により光吸収層104に接する透光性を有する層のみが除去される場合もある。このような場合は、残存する光吸収層を残したまま、後に形成される第3の層を形成してもよい。また、残存する光吸収層をドライエッチングまたはウエットエッチングで除去した後、後に形成される第3の層を形成してもよい。   In some cases, only the light-transmitting layer in contact with the light absorption layer 104 is removed by irradiation with the laser beam 114. In such a case, a third layer to be formed later may be formed while leaving the remaining light absorption layer. Further, after the remaining light absorption layer is removed by dry etching or wet etching, a third layer to be formed later may be formed.

次に、図4に示すように、開口部に第3の層を形成する。第3の層は適宜絶縁層、半導体層、導電層を形成することができる。ここでは、第3の層として、ソース配線131及びドレイン電極132を形成する。   Next, as shown in FIG. 4, a third layer is formed in the opening. As the third layer, an insulating layer, a semiconductor layer, or a conductive layer can be formed as appropriate. Here, the source wiring 131 and the drain electrode 132 are formed as the third layer.

ソース配線131及びドレイン電極132は、CVD法やスパッタリング法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。ここでは、スパッタリング法によりチタン層、アルミニウム層、及びチタン層を連続成膜する。   The source wiring 131 and the drain electrode 132 are formed of aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt) by CVD or sputtering. ), Copper (Cu), gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si), or these elements as main components An alloy material or a compound material to be formed is a single layer or a laminated layer. Here, a titanium layer, an aluminum layer, and a titanium layer are continuously formed by a sputtering method.

以上の工程により、層間絶縁層113に開口部を形成することができる。また、薄膜トランジスタ及び当該薄膜トランジスタに接続する配線を形成することができる。   Through the above steps, an opening can be formed in the interlayer insulating layer 113. In addition, a thin film transistor and a wiring connected to the thin film transistor can be formed.

次に、図5に示すように、薄膜トランジスタのドレイン電極132に接する画素電極142を形成する。   Next, as shown in FIG. 5, a pixel electrode 142 in contact with the drain electrode 132 of the thin film transistor is formed.

画素電極142として、ゲート配線112と同様の材料を用いて透光性を有する導電層を形成することで、後に透過型液晶表示パネルを作製することができる。また、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の反射性を有する導電層を形成することで、後に反射型液晶表示パネルを作製することができる。さらには、上記透光性を有する導電層及び反射性を有する導電層を一画素ごとに形成することで、半透過型液晶表示パネルを作製することができる。ここでは、スパッタリング法により酸化珪素を含むITOを形成する。   By forming a light-transmitting conductive layer using the same material as the gate wiring 112 as the pixel electrode 142, a transmissive liquid crystal display panel can be manufactured later. Further, a reflective liquid crystal display panel is manufactured later by forming a conductive layer having reflectivity such as Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum). Can do. Furthermore, a semi-transmissive liquid crystal display panel can be manufactured by forming the light-transmitting conductive layer and the reflective conductive layer for each pixel. Here, ITO containing silicon oxide is formed by a sputtering method.

以上の工程により、液晶表示装置のアクティブマトリクス基板を作製することができる。   Through the above steps, an active matrix substrate of a liquid crystal display device can be manufactured.

本実施の形態により、複数の光吸収層が形成される領域に選択的に線状レーザビームを照射することで、複数の光吸収層及び当該複数の光吸収層上に形成される絶縁層を除去して、複数の開口部を形成することができる。また、低コストで半導体装置を作製することができる。   According to this embodiment, by selectively irradiating a region where a plurality of light absorption layers are formed with a linear laser beam, the plurality of light absorption layers and the insulating layers formed on the plurality of light absorption layers are formed. It can be removed to form a plurality of openings. In addition, a semiconductor device can be manufactured at low cost.

(実施の形態2)
本実施の形態では、表示素子を含む画素がマトリクス状に配置された画素部において、実施の形態1とは異なる工程により基板上に形成される絶縁層に開口部を形成する方法を、図6乃至10を用いて説明する。本実施の形態では、実施の形態1と比較して、レーザビームによる光吸収層の除去工程が異なる。図6乃至10は、基板上に形成される絶縁層に開口部を形成する工程を示す上面図及び断面図である。図6(A)乃至図10(A)のA−Bの断面図をそれぞれ図6(B)乃至図10(B)に示す。
(Embodiment 2)
In this embodiment mode, a method for forming an opening portion in an insulating layer formed over a substrate in a pixel portion where pixels including display elements are arranged in a matrix by a process different from that in Embodiment Mode 1 is described with reference to FIG. A description will be given using FIGS. The present embodiment is different from the first embodiment in the process of removing the light absorption layer using a laser beam. 6 to 10 are a top view and a cross-sectional view showing a step of forming an opening in an insulating layer formed on the substrate. FIGS. 6B to 10B are cross-sectional views taken along line AB of FIGS. 6A to 10A, respectively.

また、本実施の形態では、表示素子を含む画素がマトリクス状に配置された画素部において、ソース配線と交差する方向における複数の光吸収層に線状のレーザビームを照射する形態を用いて説明する。   In this embodiment mode, description is made using a mode in which a plurality of light absorption layers are irradiated with a linear laser beam in a direction intersecting with a source wiring in a pixel portion in which pixels including display elements are arranged in a matrix. To do.

図6に示すように、実施の形態1と同様に、基板101上に第1の層102を形成し、第1の層102上に第2の層103として半導体層を形成し、半導体層上に光吸収層104を形成する。   As shown in FIG. 6, as in Embodiment Mode 1, a first layer 102 is formed over a substrate 101, a semiconductor layer is formed as a second layer 103 over the first layer 102, and the semiconductor layer Then, the light absorption layer 104 is formed.

本実施の形態では、後に形成されるゲート配線と開口部が直線状に並ぶのを避けるため、図6(A)で示すように、半導体層の形状をコの字型とし、この字型の半導体層の端部に光吸収層104を形成する。   In this embodiment mode, in order to avoid the gate wiring and the opening formed later from being aligned in a straight line, the shape of the semiconductor layer is a U-shape as illustrated in FIG. A light absorption layer 104 is formed at an end portion of the semiconductor layer.

次に、図7に示すように、実施の形態1と同様に、第1の層102、第2の層103、及び光吸収層104上に透光性を有する層として、ここでは、ゲート絶縁層111、ゲート配線151、層間絶縁層113を順次形成する。   Next, as illustrated in FIG. 7, as in Embodiment Mode 1, a gate insulating layer is used as a light-transmitting layer over the first layer 102, the second layer 103, and the light absorption layer 104. A layer 111, a gate wiring 151, and an interlayer insulating layer 113 are sequentially formed.

本実施の形態では、ゲート配線151としては、透光性を有する導電層、光を吸収する導電層、光を反射する導電層等を適宜用いて形成することができる。また、抵抗率の低い導電層を用いてゲート配線151を形成することが好ましい。抵抗率の低い導電層としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、前記元素を主成分とする合金、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)、あるいは導電性を付与した珪素膜で形成すれば良い。例えば、シリコン層及びゲルマニウム層の積層構造としてもよい。ここでは、ゲート配線151として、厚さ200〜500nm、好ましくは300〜400nmのタングステン層をスパッタリング法により形成する。   In this embodiment, the gate wiring 151 can be formed using a light-transmitting conductive layer, a light-absorbing conductive layer, a light-reflecting conductive layer, or the like as appropriate. In addition, the gate wiring 151 is preferably formed using a conductive layer with low resistivity. As the conductive layer having a low resistivity, an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), and tungsten (W), an alloy containing the element as a main component, and an alloy film combining the elements (Typically, a Mo—W alloy film or a Mo—Ta alloy film) or a silicon film provided with conductivity may be used. For example, a stacked structure of a silicon layer and a germanium layer may be used. Here, a tungsten layer having a thickness of 200 to 500 nm, preferably 300 to 400 nm, is formed as the gate wiring 151 by a sputtering method.

次に、透光性を有する層、ここではゲート絶縁層111及び層間絶縁層113並びに光吸収層104が重なる領域において、光吸収層104にレーザビーム152を照射する。レーザビーム152は、実施の形態1で用いたレーザビーム114と同様の条件のレーザビームを用いることができる。   Next, the light-absorbing layer 104 is irradiated with a laser beam 152 in a region where the light-transmitting layer, here the gate insulating layer 111, the interlayer insulating layer 113, and the light-absorbing layer 104 overlaps. As the laser beam 152, a laser beam having the same conditions as the laser beam 114 used in Embodiment 1 can be used.

本実施の形態では、レーザビーム152をゲート配線151と平行な方向に照射する。または、ゲート配線151にはレーザビーム152が照射されないように、選択的に光吸収層104にレーザビームを照射する。   In this embodiment mode, the laser beam 152 is irradiated in a direction parallel to the gate wiring 151. Alternatively, the light absorption layer 104 is selectively irradiated with a laser beam so that the gate wiring 151 is not irradiated with the laser beam 152.

なお、本実施の形態では、線状のレーザビーム152を複数の光吸収層104に照射することで、複数の光吸収層及び当該光吸収層に接する透光性を有する層が飛散し、図8に示すように開口部121が形成される形態を示した。また、線状のレーザビーム152を複数の光吸収層104に照射し、光吸収層104の上層部及び透光性を有する層が飛散するとともに、光吸収層104の下層部が第2の層103上に残存する場合もある。このような場合は、残存する光吸収層を残したまま、後に形成される第3の層を形成してもよい。また、残存する光吸収層104をドライエッチングまたはウエットエッチングで除去し第2の層103を露出した後、後に形成される第3の層を形成してもよい。   Note that in this embodiment, when the plurality of light absorption layers 104 are irradiated with the linear laser beams 152, the plurality of light absorption layers and the light-transmitting layer in contact with the light absorption layers are scattered. 8 shows a form in which the opening 121 is formed. Further, a plurality of light absorption layers 104 are irradiated with a linear laser beam 152, and an upper layer portion and a light-transmitting layer of the light absorption layer 104 are scattered, and a lower layer portion of the light absorption layer 104 is a second layer. 103 may remain. In such a case, a third layer to be formed later may be formed while leaving the remaining light absorption layer. Alternatively, the remaining light absorption layer 104 may be removed by dry etching or wet etching to expose the second layer 103, and then a third layer to be formed later may be formed.

また、レーザビーム152の照射により光吸収層104に接する透光性を有する層のみが除去される場合もある。このような場合は、残存する光吸収層104を残したまま、後に形成される第3の層を形成してもよい。また、残存する光吸収層104をドライエッチングまたはウエットエッチングで除去した後、後に形成される第3の層を形成してもよい。   In some cases, only the light-transmitting layer in contact with the light absorption layer 104 is removed by irradiation with the laser beam 152. In such a case, a third layer to be formed later may be formed while leaving the remaining light absorption layer 104. Further, after removing the remaining light absorption layer 104 by dry etching or wet etching, a third layer to be formed later may be formed.

次に、図9に示すように、開口部121に第3の層及び第4の層を形成する。第3の層及び第4の層は適宜絶縁層、半導体層、導電層を形成することができる。ここでは、第3の層として、ソース配線161を形成し、第4の層としてはドレイン電極162を形成する。また、後にレーザビームを用いてドレイン電極162上に開口部を形成するため、ここではドレイン電極162を光吸収層として形成する。また、ドレイン電極162上に開口部を形成する際、ソース配線161上には開口部を形成する必要は無いため、ソース配線161を透光性を有する導電層で形成する。   Next, as illustrated in FIG. 9, the third layer and the fourth layer are formed in the opening 121. As the third layer and the fourth layer, an insulating layer, a semiconductor layer, and a conductive layer can be formed as appropriate. Here, the source wiring 161 is formed as the third layer, and the drain electrode 162 is formed as the fourth layer. Further, in order to form an opening on the drain electrode 162 later using a laser beam, the drain electrode 162 is formed as a light absorption layer here. Further, when the opening is formed over the drain electrode 162, it is not necessary to form the opening over the source wiring 161; therefore, the source wiring 161 is formed using a light-transmitting conductive layer.

ソース配線161は、実施の形態1に示すゲート配線112と同様に形成することができる。また、ソース配線161上に低抵抗率の導電層で形成される補助配線を形成してもよい。   The source wiring 161 can be formed in a manner similar to that of the gate wiring 112 described in Embodiment 1. Further, an auxiliary wiring formed using a low resistivity conductive layer may be formed over the source wiring 161.

ドレイン電極162は、実施の形態1に示すソース配線131及びドレイン電極132と同様に形成することができる。   The drain electrode 162 can be formed in a manner similar to that of the source wiring 131 and the drain electrode 132 described in Embodiment 1.

次に、ソース配線161、ドレイン電極162、層間絶縁層123上に透光性を有する層163を形成する。ここでは、透光性を有する層163としては、層間絶縁層113と同様の材料を用いて、透光性を有する絶縁層を形成する。   Next, a light-transmitting layer 163 is formed over the source wiring 161, the drain electrode 162, and the interlayer insulating layer 123. Here, as the light-transmitting layer 163, an insulating layer having a light-transmitting property is formed using a material similar to that of the interlayer insulating layer 113.

次に、ドレイン電極162の一部にレーザビーム164を照射し、図10(A)に示すように、ドレイン電極162の一部及び透光性を有する層の一部を除去し、開口部140を有する透光性を有する層141を形成することができる。   Next, a part of the drain electrode 162 is irradiated with the laser beam 164, and as illustrated in FIG. 10A, part of the drain electrode 162 and part of the light-transmitting layer are removed, and the opening 140 is formed. A light-transmitting layer 141 having the above can be formed.

次に、開口部140に画素電極142を形成する。   Next, the pixel electrode 142 is formed in the opening 140.

以上の工程により、液晶表示装置のアクティブマトリクス基板を作製することができる。   Through the above steps, an active matrix substrate of a liquid crystal display device can be manufactured.

本実施の形態により、複数の光吸収層が形成される領域に選択的に線状レーザビームを照射することで、複数の光吸収層及び当該複数の光吸収層上に形成される絶縁層を除去して、複数の開口部を形成することができる。また、低コストで半導体装置を作製することができる。   According to this embodiment, by selectively irradiating a region where a plurality of light absorption layers are formed with a linear laser beam, the plurality of light absorption layers and the insulating layers formed on the plurality of light absorption layers are formed. It can be removed to form a plurality of openings. In addition, a semiconductor device can be manufactured at low cost.

本実施例では、半導体装置の一例である液晶表示装置について図11を用いて説明する。   In this embodiment, a liquid crystal display device which is an example of a semiconductor device will be described with reference to FIGS.

図11(A)に示すように、基板101上に薄膜トランジスタ225〜227を形成する。なお、薄膜トランジスタ225〜227の配線234〜239及び半導体膜を接続させる開口部の形成方法は、上記実施の形態を適宜用いることができる。本実施例においては、薄膜トランジスタ225〜227のゲート電極を2層構造として形成する。ここでは、ゲート絶縁膜上に、膜厚30nmの窒化タンタル膜及び、膜厚370nmのタングステン膜をスパッタリング法により形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて窒化タンタル膜、及びタングステン膜を選択的にエッチングして、窒化タンタル膜の端部がタングステン膜の端部より外側に突き出した形状のゲート電極を形成する。薄膜トランジスタのその他の構成においては、上記実施の形態を適宜適用する。   As shown in FIG. 11A, thin film transistors 225 to 227 are formed over the substrate 101. Note that the above embodiment mode can be used as appropriate for a method for forming the opening for connecting the wirings 234 to 239 of the thin film transistors 225 to 227 and the semiconductor film. In this embodiment, the gate electrodes of the thin film transistors 225 to 227 are formed in a two-layer structure. Here, after forming a tantalum nitride film with a thickness of 30 nm and a tungsten film with a thickness of 370 nm on the gate insulating film by a sputtering method, a tantalum nitride film and a tungsten film using a resist mask formed by a photolithography process. Is selectively etched to form a gate electrode having a shape in which the end of the tantalum nitride film protrudes outward from the end of the tungsten film. The above embodiment is applied as appropriate to other structures of the thin film transistor.

次に、図11(A)に示すように、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜を形成する。ここでは、第1の層間絶縁膜として酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。第1の層間絶縁膜に上記実施の形態を用いて開口部を形成した後、第1の層間絶縁膜の一部である酸化珪素膜233上に薄膜トランジスタ225〜227のソース領域及びドレイン領域に接続する配線234〜239、及び接続端子240を形成する。ここでは、スパッタリング法により、Ti膜100nm、Al膜333nm、Ti膜100nmを連続して形成した後、フォトリソグラフィー工程によって形成したレジストマスクを用いて選択的にエッチングして、配線234〜239、及び接続端子240を形成する。その後、レジストマスクを除去する。   Next, as shown in FIG. 11A, a first interlayer insulating film for insulating the gate electrodes and wirings of the thin film transistors 225 to 227 is formed. Here, a silicon oxide film 231, a silicon nitride film 232, and a silicon oxide film 233 are stacked as the first interlayer insulating film. After the opening is formed in the first interlayer insulating film using the above embodiment mode, the opening is connected to the source region and the drain region of the thin film transistors 225 to 227 over the silicon oxide film 233 which is a part of the first interlayer insulating film. Wirings 234 to 239 and connection terminals 240 to be formed are formed. Here, a Ti film 100 nm, an Al film 333 nm, and a Ti film 100 nm are successively formed by a sputtering method, and then selectively etched using a resist mask formed by a photolithography process, so that the wirings 234 to 239 and A connection terminal 240 is formed. Thereafter, the resist mask is removed.

次いで、第1の層間絶縁膜、配線234〜239、及び接続端子240上に、第2の層間絶縁膜241を形成する。第2の層間絶縁膜241としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は2以上の複数層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、LPCVD法、またはプラズマCVD法等を用いればよい。ここでは、プラズマCVD法を用い、膜厚100nm〜150nmの酸素を含む窒化珪素膜を形成した後、上記実施の形態により酸素を含む窒化珪素膜を選択的にエッチングして、薄膜トランジスタ227の配線239、及び接続端子240に達する開口部を形成するとともに、第2の層間絶縁膜241を形成する。   Next, a second interlayer insulating film 241 is formed over the first interlayer insulating film, the wirings 234 to 239, and the connection terminal 240. As the second interlayer insulating film 241, an inorganic insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film can be used. If these insulating films are formed of a single layer or two or more layers, Good. As a method for forming the inorganic insulating film, a sputtering method, an LPCVD method, a plasma CVD method, or the like may be used. Here, after a silicon nitride film containing oxygen having a thickness of 100 nm to 150 nm is formed by a plasma CVD method, the silicon nitride film containing oxygen is selectively etched according to the above embodiment, so that the wiring 239 of the thin film transistor 227 is obtained. In addition, an opening reaching the connection terminal 240 is formed, and a second interlayer insulating film 241 is formed.

本実施例のように、第2の層間絶縁膜241を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。   By forming the second interlayer insulating film 241 as in this embodiment, exposure of TFTs and wirings in the driver circuit portion can be prevented and the TFTs can be protected from contaminants.

次に、薄膜トランジスタ227の配線239に接続する画素電極242、及び接続端子240と接続する導電膜244を形成する。液晶表示装置が透光型液晶表示装置の場合は、画素電極242を透光性を有する導電膜で形成する。また、液晶表示装置が反射型液晶表示装置の場合は、画素電極242を反射性を有する導電膜で形成する。ここでは、画素電極242及び導電膜244は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。   Next, a pixel electrode 242 connected to the wiring 239 of the thin film transistor 227 and a conductive film 244 connected to the connection terminal 240 are formed. In the case where the liquid crystal display device is a light-transmitting liquid crystal display device, the pixel electrode 242 is formed using a light-transmitting conductive film. In the case where the liquid crystal display device is a reflective liquid crystal display device, the pixel electrode 242 is formed using a reflective conductive film. Here, the pixel electrode 242 and the conductive film 244 are formed by selectively etching using a resist mask formed by a photolithography process after forming an ITO film containing silicon oxide with a thickness of 125 nm by a sputtering method.

次に、配向膜として機能する絶縁膜243を形成する。絶縁膜243は、ポリイミドやポリビニルアルコール等の高分子化合物膜をロールコート法、印刷法等で形成した後、ラビングすることにより形成することができる。また、SiOを基板に対して斜めから蒸着して形成することができる。また、光反応型の高分子化合物に偏光したUV光を照射し光反応型の高分子化合物を重合させて形成することができる。ここでは、ポリイミドやポリビニルアルコール等の高分子化合物膜を印刷法により印刷し、焼成した後、ラビングすることで形成する。   Next, an insulating film 243 that functions as an alignment film is formed. The insulating film 243 can be formed by rubbing after a polymer compound film such as polyimide or polyvinyl alcohol is formed by a roll coating method, a printing method, or the like. Moreover, SiO can be formed by vapor deposition with respect to the substrate. Further, it can be formed by irradiating a photoreactive polymer compound with polarized UV light and polymerizing the photoreactive polymer compound. Here, a polymer compound film such as polyimide or polyvinyl alcohol is printed by printing, baked and then rubbed.

次に、図11(B)に示すように、対向基板251に対向電極253を形成し、対向電極253上に配向膜として機能する絶縁膜254を形成する。なお、対向基板251及び対向電極253の間に着色膜252を設けても良い。   Next, as illustrated in FIG. 11B, the counter electrode 253 is formed over the counter substrate 251, and the insulating film 254 that functions as an alignment film is formed over the counter electrode 253. Note that a colored film 252 may be provided between the counter substrate 251 and the counter electrode 253.

対向基板251としては、基板101と同様のものを適宜選択することができる。また、対向電極253は透光性を有する導電膜で形成する。また、配向膜として機能する絶縁膜254は、絶縁膜243と同様に形成することができる。着色膜252としては、カラー表示を行う場合に必要な膜であり、RGB方式の場合は、赤、緑、青の各色に対応した染料や顔料が分散された着色膜を各画素に対応して形成する。   As the counter substrate 251, a substrate similar to the substrate 101 can be selected as appropriate. The counter electrode 253 is formed using a light-transmitting conductive film. The insulating film 254 functioning as an alignment film can be formed in a manner similar to that of the insulating film 243. The colored film 252 is a film necessary for color display. In the case of the RGB system, a colored film in which dyes and pigments corresponding to red, green, and blue colors are dispersed is associated with each pixel. Form.

次に、基板101及び対向基板251をシール材257で貼り合わせる。また、基板101及び対向基板251の間に液晶層255を形成する。また、液晶層255は、毛細管現象を利用した真空注入法により、配向膜として機能する絶縁膜243、254、及びシール材257で囲まれた領域に液晶材料を注入することにより形成することができる。また、対向基板251の一方にシール材257を形成し、シール材に囲まれる領域に液晶材料を滴下した後、対向基板251及び基板101を減圧下においてシール材で圧着することで液晶層255を形成することができる。   Next, the substrate 101 and the counter substrate 251 are attached to each other with a sealant 257. In addition, a liquid crystal layer 255 is formed between the substrate 101 and the counter substrate 251. The liquid crystal layer 255 can be formed by injecting a liquid crystal material into a region surrounded by the insulating films 243 and 254 functioning as alignment films and the sealant 257 by a vacuum injection method using a capillary phenomenon. . In addition, a sealant 257 is formed on one of the counter substrates 251, and a liquid crystal material is dropped on a region surrounded by the sealant, and then the counter substrate 251 and the substrate 101 are pressure-bonded with the sealant under reduced pressure, whereby the liquid crystal layer 255 Can be formed.

シール材257としては、熱硬化型のエポキシ樹脂、UV硬化型のアクリル樹脂、熱可塑型のナイロン、ポリエステル等を、ディスペンサ法、印刷法、熱圧着法等を用いて形成することができる。なお、シール材257にフィラーを散布することにより、基板101及び対向基板251の間隔を保つことができる。ここでは、シール材257として熱硬化型のエポキシ樹脂を用いて形成する。   As the sealant 257, a thermosetting epoxy resin, a UV curable acrylic resin, thermoplastic nylon, polyester, or the like can be formed using a dispenser method, a printing method, a thermocompression bonding method, or the like. Note that the distance between the substrate 101 and the counter substrate 251 can be maintained by spraying a filler over the sealant 257. Here, the sealant 257 is formed using a thermosetting epoxy resin.

また、基板101及び対向基板251の間隔を保つために、配向膜として機能する絶縁膜243、254の間にスペーサ256を設けてもよい。スペーサとしては、有機樹脂を塗布し、該有機樹脂を所望の形状、代表的には柱状又は円柱状にエッチングして形成することができる。また、スペーサとしてビーズスペーサを用いてもよい。ここでは、スペーサ256としてビーズスペーサを用いる。   Further, a spacer 256 may be provided between the insulating films 243 and 254 functioning as alignment films in order to maintain a distance between the substrate 101 and the counter substrate 251. The spacer can be formed by applying an organic resin and etching the organic resin into a desired shape, typically a columnar shape or a cylindrical shape. Further, a bead spacer may be used as the spacer. Here, a bead spacer is used as the spacer 256.

また、図示しないが、基板101、対向基板251の一方又は両方に偏光板を設ける。   Although not illustrated, a polarizing plate is provided on one or both of the substrate 101 and the counter substrate 251.

次に、図11(C)に示すように、端子部263においては、薄膜トランジスタのゲート配線、ソース配線に接続される接続端子(図11(C)においては、ソース配線またはドレイン配線に接続される接続端子240を示す。)が形成されている。接続端子240に、導電膜244及び異方性導電膜261を介して入力端子部となるFPC(フレキシブルプリント配線)262を接続する。接続端子240は導電膜244及び異方性導電膜261を介してビデオ信号やクロック信号を受け取る。   Next, as illustrated in FIG. 11C, the terminal portion 263 is connected to the gate wiring and the source wiring of the thin film transistor (in FIG. 11C, connected to the source wiring or the drain wiring. Connection terminal 240 is shown). An FPC (flexible printed wiring) 262 serving as an input terminal portion is connected to the connection terminal 240 through the conductive film 244 and the anisotropic conductive film 261. The connection terminal 240 receives a video signal and a clock signal through the conductive film 244 and the anisotropic conductive film 261.

駆動回路部264においては、ソースドライバやゲートドライバ等の画素を駆動する回路が形成される。ここでは、nチャネル型の薄膜トランジスタ226、pチャネル型の薄膜トランジスタ225が配置されている。なお、nチャネル型の薄膜トランジスタ226及びpチャネル型の薄膜トランジスタ225によりCMOS回路が形成されている。   In the driver circuit portion 264, a circuit for driving pixels such as a source driver and a gate driver is formed. Here, an n-channel thin film transistor 226 and a p-channel thin film transistor 225 are provided. Note that the n-channel thin film transistor 226 and the p-channel thin film transistor 225 form a CMOS circuit.

画素部265には、複数の画素が形成されており、各画素には液晶素子258が形成されている。液晶素子258は、画素電極242、対向電極253及びその間に充填されている液晶層255が重なっている部分である。液晶素子258が有する画素電極242は、薄膜トランジスタ227と電気的に接続されている。   A plurality of pixels are formed in the pixel portion 265, and a liquid crystal element 258 is formed in each pixel. The liquid crystal element 258 is a portion where the pixel electrode 242, the counter electrode 253, and the liquid crystal layer 255 filled therebetween overlap. A pixel electrode 242 included in the liquid crystal element 258 is electrically connected to the thin film transistor 227.

以上の工程により液晶表示装置を作製することができる。   Through the above process, a liquid crystal display device can be manufactured.

なお、図11ではTN型の液晶表示パネルについて示しているが、本発明の開口部の形成方法は他の方式の液晶表示パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶表示パネルに本実施例を適用することができる。また、VA(Vertical Alignment)方式の液晶表示パネルに本実施例を適用することができる。   Although FIG. 11 shows a TN liquid crystal display panel, the method for forming an opening of the present invention can be similarly applied to other types of liquid crystal display panels. For example, the present embodiment can be applied to a horizontal electric field type liquid crystal display panel in which an electric field is applied in parallel with a glass substrate to align liquid crystals. Further, the present embodiment can be applied to a VA (Vertical Alignment) liquid crystal display panel.

図13及び図14は、VA型液晶表示パネルの画素構造を示している。図13は平面図であり、図中に示す切断線I−Jに対応する断面構造を図14に表している。以下の説明ではこの両図を参照して説明する。なお、図13〜14においては、薄膜トランジスタとして逆スタガ薄膜トランジスタを用いた例を用いて示す。   13 and 14 show a pixel structure of a VA liquid crystal display panel. FIG. 13 is a plan view, and FIG. 14 shows a cross-sectional structure corresponding to the cutting line I-J shown in the figure. The following description will be given with reference to both the drawings. 13 to 14 show an example in which an inverted staggered thin film transistor is used as the thin film transistor.

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメインが設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。   In this pixel structure, a single pixel has a plurality of pixel electrodes, and a TFT is connected to each pixel electrode. Each TFT is configured to be driven by a different gate signal. That is, a pixel designed for a multi-domain has a configuration in which a signal applied to each pixel electrode is controlled independently.

画素電極1624は開口部1623により、配線1618でTFT1628と接続している。また、画素電極1626は開口部1627により、配線1619でTFT1629と接続している。TFT1628のゲート配線1602と、TFT1629のゲート電極1603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線1616は、TFT1628とTFT1629で共通に用いられている。   The pixel electrode 1624 is connected to the TFT 1628 through a wiring 1618 through an opening 1623. Further, the pixel electrode 1626 is connected to the TFT 1629 through a wiring 1619 through an opening 1627. The gate wiring 1602 of the TFT 1628 and the gate electrode 1603 of the TFT 1629 are separated so that different gate signals can be given. On the other hand, the wiring 1616 functioning as a data line is used in common by the TFT 1628 and the TFT 1629.

画素電極1624と画素電極1626の形状は異なっており、スリット1625によって分離されている。V字型に広がる画素電極1624の外側を囲むように画素電極1626が形成されている。画素電極1624と画素電極1626に印加する電圧のタイミングを、TFT1628及びTFT1629により異ならせることで、液晶の配向を制御している。対向基板1601には、遮光膜1632、着色層1636、対向電極1640が形成されている。また、着色層1636と対向電極1640の間には平坦化膜1637が形成され、液晶の配向乱れを防いでいる。   The pixel electrode 1624 and the pixel electrode 1626 have different shapes and are separated by a slit 1625. A pixel electrode 1626 is formed so as to surround the outside of the V-shaped pixel electrode 1624. The timing of the voltage applied to the pixel electrode 1624 and the pixel electrode 1626 is varied depending on the TFT 1628 and the TFT 1629, thereby controlling the alignment of the liquid crystal. A counter substrate 1601 is provided with a light-blocking film 1632, a colored layer 1636, and a counter electrode 1640. In addition, a planarization film 1637 is formed between the coloring layer 1636 and the counter electrode 1640 to prevent alignment disorder of the liquid crystal.

図15に対向基板側の構造を示す。対向電極1640は異なる画素間で共通化されている電極であるが、スリット1641が形成されている。このスリット1641と、画素電極1624及び画素電極1626側のスリット1625とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。   FIG. 15 shows a structure on the counter substrate side. The counter electrode 1640 is an electrode shared by different pixels, but a slit 1641 is formed. By arranging the slits 1641 and the slits 1625 on the pixel electrode 1624 side and the pixel electrode 1626 side to alternately engage with each other, an oblique electric field can be effectively generated to control the alignment of the liquid crystal. Thereby, the direction in which the liquid crystal is aligned can be varied depending on the location, and the viewing angle is widened.

なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線とダイオードのドレイン又はソース配線とを接続することにより、静電破壊を防止することができる。   Note that a protection circuit for preventing electrostatic breakdown, typically a diode or the like, may be provided between the connection terminal and the source wiring (gate wiring) or in the pixel portion. In this case, it is possible to prevent electrostatic breakdown by manufacturing in the same process as the above TFT and connecting the gate wiring of the pixel portion and the drain or source wiring of the diode.

また、本実施例は、上記の実施例と適宜自由に組み合わせることができる。 Further, this embodiment can be freely combined with the above embodiment as appropriate.

本実施例により、半導体装置における開口部の形成プロセスを簡単な工程で行うことができる。また、低コストで、半導体装置を作製することができる。 According to this embodiment, the process of forming the opening in the semiconductor device can be performed with a simple process. In addition, a semiconductor device can be manufactured at low cost.

本実施例では、半導体装置の一例である発光素子を有する発光装置の作製工程について説明する。   In this example, a manufacturing process of a light-emitting device having a light-emitting element which is an example of a semiconductor device will be described.

図12(A)に示すように、実施例1と同様に、基板101上に第1の層102を介して薄膜トランジスタ225〜227を形成する。また、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜として、酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。また、上記実施の形態により第1の層間絶縁膜に開口部を形成した後、第1の層間絶縁膜の一部の酸化珪素膜233上に薄膜トランジスタ225〜227の半導体膜に接続する配線308〜313、及び接続端子314を形成する。   As shown in FIG. 12A, thin film transistors 225 to 227 are formed over the substrate 101 with the first layer 102 interposed therebetween as in Example 1. Further, a silicon oxide film 231, a silicon nitride film 232, and a silicon oxide film 233 are stacked as a first interlayer insulating film that insulates the gate electrodes and wirings of the thin film transistors 225 to 227. In addition, after the opening is formed in the first interlayer insulating film according to the above embodiment, the wirings 308 to 308 connected to the semiconductor films of the thin film transistors 225 to 227 are formed on the silicon oxide film 233 which is a part of the first interlayer insulating film. 313 and a connection terminal 314 are formed.

次に、第1の層間絶縁膜、配線308〜313、及び接続端子314上に、第2の層間絶縁膜315を形成する。次に、薄膜トランジスタ227の配線313に接続する第1の電極316、及び接続端子314と接続する導電膜320を形成する。第1の電極316及び導電膜320は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。   Next, a second interlayer insulating film 315 is formed over the first interlayer insulating film, the wirings 308 to 313, and the connection terminal 314. Next, a first electrode 316 connected to the wiring 313 of the thin film transistor 227 and a conductive film 320 connected to the connection terminal 314 are formed. The first electrode 316 and the conductive film 320 are formed by depositing ITO containing 125 nm thick silicon oxide by a sputtering method and then selectively etching the resist using a resist mask formed by a photolithography process.

本実施例のように、第2の層間絶縁膜315を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。   By forming the second interlayer insulating film 315 as in this embodiment, exposure of TFTs and wirings in the driver circuit portion can be prevented and the TFTs can be protected from contaminants.

次に、第1の電極316の端部を覆う有機絶縁物膜317を形成する。ここでは、感光性ポリイミドを塗布し焼成した後、露光及び現像を行って駆動回路、画素領域の第1の電極316、及び画素領域の周辺部における第2の層間絶縁膜315が露出されるように有機絶縁物膜317を形成する。   Next, an organic insulating film 317 that covers an end portion of the first electrode 316 is formed. Here, after applying and baking photosensitive polyimide, exposure and development are performed so that the driver circuit, the first electrode 316 in the pixel region, and the second interlayer insulating film 315 in the peripheral portion of the pixel region are exposed. Then, an organic insulating film 317 is formed.

次に、第1の電極316及び有機絶縁物膜317の一部上に蒸着法により発光物質を含む層318を形成する。発光物質を含む層318は、発光性を有する有機化合物、または発光性を有する無機化合物で形成する。また、発光物質を含む層318を、発光性を有する有機化合物及び発光性を有する無機化合物で形成してもよい。また、発光物質を含む層318を赤色の発光性の発光物質、青色の発光性の発光物質、及び緑色の発光性の発光物質を用いて、それぞれ赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素を形成することができる。   Next, a layer 318 containing a light-emitting substance is formed over the first electrode 316 and part of the organic insulating film 317 by an evaporation method. The layer 318 containing a light-emitting substance is formed using a light-emitting organic compound or a light-emitting inorganic compound. Alternatively, the layer 318 containing a light-emitting substance may be formed using a light-emitting organic compound and a light-emitting inorganic compound. The layer 318 containing a light-emitting substance is formed using a red light-emitting light-emitting substance, a blue light-emitting light-emitting substance, and a green light-emitting light-emitting substance, respectively. Pixels and green light-emitting pixels can be formed.

ここでは、赤色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセトナト)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、Alqを60nm、及びLiFを1nm積層して形成する。 Here, as a layer containing a red light-emitting substance, DNTPD is 50 nm, NPB is 10 nm, bis [2,3-bis (4-fluorophenyl) quinoxalinato] iridium (acetylacetonato) (abbreviation: Ir (Fdpq ) 2 (acac)) is added to 30 nm, Alq 3 to 60 nm, and LiF to 1 nm.

また、緑色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添加されたAlqを40nm、Alqを60nm、及びLiFを1nm積層して形成する。 The layer containing a green light-emitting luminescent material, a 50 nm, 10 nm and NPB, coumarin 545T (C545T) 40 nm of Alq 3 that is added to form 60nm of Alq 3, and LiF was 1nm laminated DNTPD .

また、青色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA(:))を30nm、Alqを60nm、及びLiFを1nm積層して形成する。 In addition, as a layer containing a blue light-emitting substance, DNTPD is 50 nm, NPB is 10 nm, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP) is added, and 9- [ 4- (N-carbazolyl)] phenyl-10-phenylanthracene (abbreviation: CzPA (:)) is 30 nm, Alq 3 is 60 nm, and LiF is 1 nm stacked.

さらには、赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素のほかに、白色の発光性の発光物質を用いて発光物質を含む層を形成することで、白色の発光性の画素を形成してもよい。白色の発光性の画素を設けることにより、消費電力を削減することが可能である。   Furthermore, in addition to the red light emitting pixel, the blue light emitting pixel, and the green light emitting pixel, a white light emitting light emitting material is used to form a layer containing a light emitting material, thereby producing a white Alternatively, a light-emitting pixel may be formed. By providing white light-emitting pixels, power consumption can be reduced.

次に、発光物質を含む層318、及び有機絶縁物膜317上に第2の電極319を形成する。ここでは、膜厚200nmのAl膜を蒸着法により形成する。この結果第1の電極316、発光物質を含む層318、及び第2の電極319により発光素子321を構成する。   Next, a second electrode 319 is formed over the layer 318 containing a light-emitting substance and the organic insulating film 317. Here, an Al film having a thickness of 200 nm is formed by an evaporation method. As a result, the light-emitting element 321 is formed by the first electrode 316, the layer 318 containing a light-emitting substance, and the second electrode 319.

なお、ここでは有機化合物を用いて発光物質を含む層を形成するが、これに限定されるものではない。例えば、無機化合物を用いて発光物質を含む層を形成してもよい。さらには、有機化合物及び無機化合物を積層させて発光物質を含む層を形成してもよい。   Note that although a layer including a light-emitting substance is formed using an organic compound here, the present invention is not limited to this. For example, a layer containing a light-emitting substance may be formed using an inorganic compound. Furthermore, a layer containing a light-emitting substance may be formed by stacking an organic compound and an inorganic compound.

次に、図12(B)に示すように、第2の電極319上に保護膜322を形成する。保護膜322は、発光素子321や保護膜322に水分や酸素等が侵入することを防ぐためのものである。保護膜322は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することが好ましい。   Next, as shown in FIG. 12B, a protective film 322 is formed over the second electrode 319. The protective film 322 is for preventing moisture, oxygen, and the like from entering the light emitting element 321 and the protective film 322. The protective film 322 uses a thin film formation method such as a plasma CVD method or a sputtering method, and includes silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, aluminum oxynitride, or aluminum oxide, diamond-like carbon (DLC), and nitrogen content It is preferable to use carbon (CN) or another insulating material.

さらにシール材323で封止基板324を基板101上に形成される第2の層間絶縁膜315と貼り合わせることにより、基板101、封止基板324、およびシール材323で囲まれた空間325に発光素子321が備えられた構造になっている。なお、空間325には、充填材が充填されており、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材323で充填される場合もある。   Further, the sealing substrate 324 is bonded to the second interlayer insulating film 315 formed over the substrate 101 with the sealing material 323, thereby emitting light to the space 325 surrounded by the substrate 101, the sealing substrate 324, and the sealing material 323. The element 321 is provided. Note that the space 325 is filled with a filler and may be filled with a sealant 323 in addition to an inert gas (such as nitrogen or argon).

なお、シール材323にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板324に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステルフィルム、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。   Note that an epoxy-based resin is preferably used for the sealant 323. Moreover, it is desirable that these materials are materials that do not transmit moisture and oxygen as much as possible. In addition to a glass substrate or a quartz substrate, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), polyester film, polyester, acrylic, or the like can be used as a material for the sealing substrate 324.

次に、図12(C)に示すように、実施例1と同様に異方性導電膜326を用いてFPC327を接続端子314に接する導電膜320と貼りつける。   Next, as illustrated in FIG. 12C, the FPC 327 is attached to the conductive film 320 in contact with the connection terminal 314 using the anisotropic conductive film 326 similarly to the first embodiment.

以上の工程により、アクティブマトリクス型発光素子を有する半導体装置を形成することが出来る。   Through the above steps, a semiconductor device having an active matrix light-emitting element can be formed.

ここで、図12(C)で示す発光素子を有する発光表示パネルにおいて、基板101側に光を放射する場合、つまり下方放射発光を行う場合について、図16(A)を用いて説明する。この場合、薄膜トランジスタ188に電気的に接続するように、ソース電極又はドレイン電極187に接して、透光性を有する導電層484、発光物質を含む層485、遮光性または反射性を有する導電層486が順に積層される。光が透過する基板101は少なくとも可視領域の光に対して透光性を有する必要がある。   Here, in the light-emitting display panel including the light-emitting element illustrated in FIG. 12C, the case where light is emitted to the substrate 101 side, that is, the case where downward emission is performed is described with reference to FIG. In this case, the light-transmitting conductive layer 484, the light-emitting substance-containing layer 485, and the light-blocking or reflective conductive layer 486 are in contact with the source or drain electrode 187 so as to be electrically connected to the thin film transistor 188. Are sequentially stacked. The substrate 101 through which light is transmitted needs to be transparent to at least light in the visible region.

次に、基板101と反対側に光を放射する場合、つまり上方放射発光を行う場合について、図16(B)を用いて説明する。薄膜トランジスタ188は、前述した薄膜トランジスタの同様に形成することができる。薄膜トランジスタ188に電気的に接続するようにソース電極又はドレイン電極187が遮光性または反射性を有する導電層463と接して形成されている。遮光性または反射性を有する導電層463、発光物質を含む層464、透光性を有する導電層465が順に積層される。導電層463は遮光性または反射性を有する金属層であり、発光素子から放射される光を矢印のように発光素子の上方に放射する。なお、遮光性または反射性を有する導電層463上に透光性を有する導電層を形成してもよい。発光素子から放出する光は導電層465を透過して放出される。   Next, a case where light is emitted to the side opposite to the substrate 101, that is, a case where upward emission is performed will be described with reference to FIG. The thin film transistor 188 can be formed in a manner similar to that of the thin film transistor described above. A source or drain electrode 187 is formed in contact with the conductive layer 463 having a light shielding property or a reflective property so as to be electrically connected to the thin film transistor 188. A conductive layer 463 having a light-blocking property or a reflective property, a layer 464 containing a light-emitting substance, and a conductive layer 465 having a light-transmitting property are sequentially stacked. The conductive layer 463 is a light-blocking or reflective metal layer, and emits light emitted from the light-emitting element above the light-emitting element as indicated by an arrow. Note that a light-transmitting conductive layer may be formed over the light-blocking or reflective conductive layer 463. Light emitted from the light-emitting element is emitted through the conductive layer 465.

次に、光が基板101側とその反対側の両側に放射する場合、つまり両方放射発光を行う場合について、図16(C)を用いて説明する。薄膜トランジスタ188の半導体膜に電気的に接続するソース電極又はドレイン電極187に、第1の透光性を有する導電層472が電気的に接続している。第1の透光性を有する導電層472、発光物質を含む層473、第2の透光性を有する導電層474が順に積層される。このとき、第1の透光性を有する導電層472と第2の透光性を有する導電層474のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射発光が実現する。この場合、光が透過する絶縁膜や基板101も少なくとも可視領域の光に対して透光性を有する必要がある。   Next, a case where light is emitted to both the substrate 101 side and the opposite side, that is, a case where both light emission is performed will be described with reference to FIG. A first light-transmitting conductive layer 472 is electrically connected to the source or drain electrode 187 which is electrically connected to the semiconductor film of the thin film transistor 188. A conductive layer 472 having a first light-transmitting property, a layer 473 containing a light-emitting substance, and a conductive layer 474 having a second light-transmitting property are sequentially stacked. At this time, when each of the first light-transmitting conductive layer 472 and the second light-transmitting conductive layer 474 is formed with a light-transmitting material or a thickness capable of transmitting light at least in the visible region. Both radiant emission is realized. In this case, the insulating film that transmits light and the substrate 101 also need to have a light-transmitting property with respect to at least light in the visible region.

また、上記発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。   In the light-emitting device, a driving method for screen display is not particularly limited, and for example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the light-emitting device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

なお、図16において、薄膜トランジスタ188として逆スタガ型薄膜トランジスタを用いて示したが、適宜トップゲート型薄膜トランジスタを用いることができる。   Note that although an inverted staggered thin film transistor is used as the thin film transistor 188 in FIG. 16, a top-gate thin film transistor can be used as appropriate.

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される信号の電圧が一定のもの(CVCV)と、発光素子に印加される信号の電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子に印加される信号の電流が一定のもの(CCCC)とがある。   Further, in a light emitting device in which a video signal is digital, there are a video signal input to a pixel having a constant voltage (CV) and a constant current (CC). A video signal having a constant voltage (CV) includes a signal having a constant voltage applied to the light emitting element (CVCV) and a signal having a constant current applied to the light emitting element (CVCC). . In addition, when the video signal has a constant current (CC), the signal voltage applied to the light emitting element is constant (CCCV), and the signal applied to the light emitting element has a constant current (CCCC). There is.

また、発光物質を含む層を無機化合物で形成する場合、直流駆動又は交流駆動のいずれかを用いて駆動させることができる。   In the case where the layer containing a light-emitting substance is formed using an inorganic compound, the layer can be driven using either DC driving or AC driving.

また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。   In the light emitting device, a protection circuit (such as a protection diode) for preventing electrostatic breakdown may be provided.

以上の工程によりアクティブマトリクス型発光素子を有する発光装置を作製することが出来る。本実施例で示す発光装置は、簡単な開口部の形成プロセスにより形成することができる。また、低コストで、半導体装置を作製することができる。   Through the above process, a light-emitting device having an active matrix light-emitting element can be manufactured. The light-emitting device described in this embodiment can be formed by a simple opening formation process. In addition, a semiconductor device can be manufactured at low cost.

本実施例では、半導体装置の代表例を、図17及び18を用いて説明する。電気泳動素子とは、マイクロカプセルの中にプラスとマイナスに帯電した黒と白の粒子を閉じ込めた物を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせて黒と白の粒子を電極間で移動させて表示を行う素子である。   In this embodiment, a typical example of a semiconductor device will be described with reference to FIGS. An electrophoretic element is a microcapsule in which a positive and negative charged black and white particle is confined between a first conductive layer and a second conductive layer. This is an element that performs display by causing a potential difference in the second conductive layer to move black and white particles between electrodes.

図17に示すように、基板101上に薄膜トランジスタ188、及び薄膜トランジスタ188を覆い、且つ開口部を有する絶縁膜191を形成する。なお、開口部は上記実施の形態を用いて形成する。   As shown in FIG. 17, a thin film transistor 188 and an insulating film 191 having an opening are formed over the substrate 101 so as to cover the thin film transistor 188. Note that the opening is formed using the above embodiment mode.

次に、薄膜トランジスタのソース配線またはドレイン配線に接続する第1の導電層1171を形成する。なお、第1の導電層1171は画素電極として機能する。ここでは、アルミニウムを用いて第1の導電層1171を形成する。   Next, a first conductive layer 1171 connected to the source wiring or drain wiring of the thin film transistor is formed. Note that the first conductive layer 1171 functions as a pixel electrode. Here, the first conductive layer 1171 is formed using aluminum.

また、基板1172上に第2の導電層1173を形成する。ここでは、ITOを用いて第2の導電層1173を形成する。   In addition, a second conductive layer 1173 is formed over the substrate 1172. Here, the second conductive layer 1173 is formed using ITO.

次に、基板101及び基板1172をシール材で貼り合わせる。このとき、第1の導電層1171及び第2の導電層1173の間にマイクロカプセル1170を分散させて、基板101及び基板1172の間に電気泳動素子を形成する。電気泳動素子は、第1の導電層1171、マイクロカプセル1170、第2の導電層1173で構成される。また、マイクロカプセル1170はバインダにより第1の導電層1171及び第2の導電層1173の間に固定される。   Next, the substrate 101 and the substrate 1172 are attached to each other with a sealant. At this time, the microcapsules 1170 are dispersed between the first conductive layer 1171 and the second conductive layer 1173, so that an electrophoretic element is formed between the substrate 101 and the substrate 1172. The electrophoretic element includes a first conductive layer 1171, a microcapsule 1170, and a second conductive layer 1173. The microcapsule 1170 is fixed between the first conductive layer 1171 and the second conductive layer 1173 by a binder.

次に、マイクロカプセルの構造について、図18を用いて示す。図18(A)及び(B)に示すように、マイクロカプセル1170は微細な透明容器1174内に透明の分散媒1176、帯電した黒色粒子1175a及び白色粒子1175bが封入される。なお、黒色粒子1175aの代わりに、青色粒子、赤色粒子、緑色粒子、黄色粒子、青緑粒子、赤紫粒子等を用いても良い。さらには、図18(C)及び(D)に示すように、微細な透明容器1331内に、着色した分散媒1333及び白色粒子1332が封入されるマイクロカプセル1330を用いてもよい。なお、着色した分散媒1333は、黒色、青色、赤色、緑色、黄色、青緑色、赤紫色等のいずれかに着色している。また、一画素に、青色粒子が分散されるマイクロカプセル、赤色粒子が分散されるマイクロカプセル、緑色粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、黄色粒子が分散されるマイクロカプセル、青緑粒子が分散されるマイクロカプセル、赤紫粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に青色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、赤色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、緑色の分散媒の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に黄色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、青緑色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、赤紫色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセルをそれぞれ設けることで、カラー表示することができる。   Next, the structure of the microcapsule will be described with reference to FIG. As shown in FIGS. 18A and 18B, in the microcapsule 1170, a transparent dispersion medium 1176, charged black particles 1175a, and white particles 1175b are enclosed in a fine transparent container 1174. Instead of the black particles 1175a, blue particles, red particles, green particles, yellow particles, blue-green particles, red purple particles, or the like may be used. Further, as shown in FIGS. 18C and 18D, a microcapsule 1330 in which a colored dispersion medium 1333 and white particles 1332 are enclosed in a fine transparent container 1331 may be used. Note that the colored dispersion medium 1333 is colored in any of black, blue, red, green, yellow, blue-green, red purple, and the like. Further, by providing each pixel with a microcapsule in which blue particles are dispersed, a microcapsule in which red particles are dispersed, and a microcapsule in which green particles are dispersed, color display can be performed. In addition, color display can be performed by providing a microcapsule in which yellow particles are dispersed, a microcapsule in which blue-green particles are dispersed, and a microcapsule in which red-violet particles are dispersed. In addition, a microcapsule in which white particles or black particles are dispersed in a blue dispersion medium, a microcapsule in which white particles or black particles are dispersed in a red dispersion medium, a white particle or By providing each of the microcapsules in which black particles are dispersed, color display can be performed. In addition, a microcapsule in which white particles or black particles are dispersed in a yellow dispersion medium in one pixel, a microcapsule in which white particles or black particles are dispersed in a blue-green dispersion medium, white particles or black in a magenta dispersion medium By providing each of the microcapsules in which the particles are dispersed, color display can be performed.

次に、電気泳動素子を用いた表示方法を示す。具体的には、図18(A)及び(B)を用いて、二色の粒子を有するマイクロカプセル1170の表示方法について示す。ここでは、二色の粒子として白色粒子及び黒色粒子を用い、また透明な分散媒を有するマイクロカプセルについて示す。なお、二色の粒子の黒色粒子の代わりに他の色の粒子を用いてもよい。   Next, a display method using an electrophoretic element will be described. Specifically, a display method of the microcapsule 1170 having two-color particles is described with reference to FIGS. Here, a microcapsule using white particles and black particles as two-color particles and having a transparent dispersion medium is shown. Note that particles of other colors may be used instead of the black particles of the two colors.

マイクロカプセル1170において、黒色粒子1175aがプラスに帯電されているものとし、白色粒子1175bがマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電圧を印加する。ここでは、矢印で示すように、第2の導電層から第1の導電層の方向へ電界を生じさせると、図18(A)に示すように、第2の導電層1173側に黒色粒子1175aが泳動し、第1の導電層1171側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   In the microcapsule 1170, it is assumed that the black particles 1175a are positively charged and the white particles 1175b are negatively charged, and a voltage is applied to the first conductive layer 1171 and the second conductive layer 1173. Here, as shown by an arrow, when an electric field is generated in the direction from the second conductive layer to the first conductive layer, as shown in FIG. 18A, black particles 1175a are formed on the second conductive layer 1173 side. Migrate and white particles 1175b migrate to the first conductive layer 1171 side. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

一方、矢印で示すように、第1の導電層1171から第2の導電層1173の方向へ電圧が印加されると、図18(B)に示すように、第1の導電層1171側に黒色粒子1175aが泳動し、第2の導電層1173側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、黒色に観察され、第2の導電層1173側から見た場合には白色に観察される。   On the other hand, when a voltage is applied in the direction from the first conductive layer 1171 to the second conductive layer 1173 as indicated by an arrow, the black color appears on the first conductive layer 1171 side as shown in FIG. The particles 1175a migrate, and the white particles 1175b migrate to the second conductive layer 1173 side. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as black, and when viewed from the second conductive layer 1173 side, it is observed as white.

次に、白色粒子を有し、且つ着色された分散媒を有するマイクロカプセル1330の表示方法について示す。ここでは、分散媒が黒色に着色された例を示すが、他の色に着色された分散媒を用いても同様である。   Next, a display method of the microcapsule 1330 including white particles and a colored dispersion medium is described. Here, an example in which the dispersion medium is colored in black is shown, but the same applies even when a dispersion medium colored in another color is used.

マイクロカプセル1330において、白色粒子1332がマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電圧を印加する。ここでは、矢印で示すように、第2の導電層から第1の導電層の方向へ電界を生じさせると、図18(C)に示すように、第1の導電層1171側に白色粒子1332が泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   In the microcapsule 1330, it is assumed that the white particles 1332 are negatively charged, and a voltage is applied to the first conductive layer 1171 and the second conductive layer 1173. Here, when an electric field is generated in the direction from the second conductive layer to the first conductive layer as indicated by an arrow, white particles 1332 are formed on the first conductive layer 1171 side as illustrated in FIG. Migrate. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

一方、矢印で示すように、第1の導電層から第2の導電層の方向へ電界を生じさせると、図18(D)に示すように、第2の導電層1173側に白色粒子1332が泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、黒に観察され、第2の導電層1173側から見た場合には白に観察される。   On the other hand, when an electric field is generated in the direction from the first conductive layer to the second conductive layer as indicated by an arrow, white particles 1332 are formed on the second conductive layer 1173 side as shown in FIG. Run. As a result, the microcapsule is observed in black when viewed from the first conductive layer 1171 side, and is observed in white when viewed from the second conductive layer 1173 side.

ここで、電気泳動素子を用いて説明したが、この代わりにツイストボール表示方式を用いた表示装置を用いてもよい。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。 Here, the electrophoretic element has been described, but a display device using a twisting ball display method may be used instead. In the twisting ball display method, spherical particles that are separately painted in white and black are arranged between the first conductive layer and the second conductive layer, and a potential difference is generated between the first conductive layer and the second conductive layer. In this method, display is performed by controlling the orientation of the spherical particles.

また、薄膜トランジスタの代わりに、スイッチング素子としてMIM(Metal−Insulator−Metal)、ダイオード等を用いることもできる。   Further, instead of a thin film transistor, a MIM (Metal-Insulator-Metal), a diode, or the like can be used as a switching element.

電気泳動素子を有する表示装置やツイストボール表示方式の表示装置は、電源を切った後も長期にわたって、電圧印加時と同様の状態を保持する。よって、電源を切っても表示状態を維持することが可能である。このため低消費電力が可能である。   A display device having an electrophoretic element or a display device using a twisting ball display system maintains the same state as when a voltage is applied for a long time after the power is turned off. Thus, the display state can be maintained even when the power is turned off. For this reason, low power consumption is possible.

以上の工程により、電気泳動素子を含む半導体装置を作製することができる。本実施例で示す半導体装置は、簡単な開口部の形成プロセスにより形成することができる。また、低コストで、半導体装置を作製することができる。   Through the above steps, a semiconductor device including an electrophoretic element can be manufactured. The semiconductor device described in this embodiment can be formed by a simple opening formation process. In addition, a semiconductor device can be manufactured at low cost.

実施例1乃至3によって作製される表示パネル(発光表示パネル、液晶表示パネル、電気泳動表示パネル)において、半導体膜を非晶質半導体、又はセミアモルファスシリコン(SAS)で形成し、走査線側の駆動回路を基板上に形成する例を示す。   In display panels (light-emitting display panels, liquid crystal display panels, and electrophoretic display panels) manufactured according to Embodiments 1 to 3, a semiconductor film is formed using an amorphous semiconductor or semi-amorphous silicon (SAS), and the scanning line side An example in which a drive circuit is formed on a substrate is shown.

図19は、1〜15cm/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 19 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図19において8500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。8501はバッファ回路であり、その先に画素8502が接続される。   In FIG. 19, a block denoted by reference numeral 8500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 8501 denotes a buffer circuit to which a pixel 8502 is connected.

図20は、パルス出力回路8500の具体的な構成を示したものであり、nチャネル型のTFT8601〜8613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 20 shows a specific structure of the pulse output circuit 8500, and the circuit is composed of n-channel TFTs 8601-8613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路8501の具体的な構成を図21に示す。バッファ回路も同様にnチャネル型のTFT8620〜8635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。   A specific configuration of the buffer circuit 8501 is shown in FIG. Similarly, the buffer circuit includes n-channel TFTs 8620 to 8635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要がある。   In order to realize such a circuit, it is necessary to connect the TFTs by wiring.

以上のようにして、表示パネルに駆動回路を組み入れることができる。   As described above, a driver circuit can be incorporated in the display panel.

次に、上記実施例で示される表示パネルを有するモジュールについて、図22を用いて説明する。図22は表示パネル9801と、回路基板9802を組み合わせたモジュールを示している。回路基板9802には、例えば、コントロール回路9804や信号分割回路9805などが形成されている。また、表示パネル9801と回路基板9802とは、接続配線9803で接続されている。表示パネル9801に実施例1乃至3で示すような、液晶表示パネル、発光表示パネル、電気泳動表示パネル等を適宜用いることができる。   Next, a module having the display panel shown in the above embodiment will be described with reference to FIG. FIG. 22 shows a module in which a display panel 9801 and a circuit board 9802 are combined. On the circuit board 9802, for example, a control circuit 9804, a signal dividing circuit 9805, and the like are formed. In addition, the display panel 9801 and the circuit board 9802 are connected by a connection wiring 9803. As the display panel 9801, a liquid crystal display panel, a light-emitting display panel, an electrophoretic display panel, or the like as described in Embodiments 1 to 3 can be used as appropriate.

この表示パネル9801は、発光素子が各画素に設けられた画素部9806と、走査線駆動回路9807、選択された画素にビデオ信号を供給する信号線駆動回路9808を備えている。画素部9806の構成は、実施例1乃至3と同様である。また、走査線駆動回路9807や信号線駆動回路9808は、異方性導電接着剤、若しくは異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、又は半田バンプを用いたリフロー処理等の手法により、基板上にICチップで形成される走査線駆動回路9807、信号線駆動回路9808を実装する。   This display panel 9801 includes a pixel portion 9806 in which a light-emitting element is provided in each pixel, a scanning line driver circuit 9807, and a signal line driver circuit 9808 that supplies a video signal to a selected pixel. The configuration of the pixel portion 9806 is the same as in Embodiments 1 to 3. The scan line driver circuit 9807 and the signal line driver circuit 9808 are a mounting method using an anisotropic conductive adhesive or an anisotropic conductive film, a COG method, a wire bonding method, a reflow process using a solder bump, or the like. By the method described above, a scanning line driver circuit 9807 and a signal line driver circuit 9808 formed with IC chips are mounted on a substrate.

なお、信号線駆動回路9808の一部、例えばアナログスイッチを基板上に薄膜トランジスタで形成し、かつその他の部分を別途ICチップで実装してもよい。   Note that part of the signal line driver circuit 9808, for example, an analog switch may be formed using a thin film transistor over a substrate, and the other part may be separately mounted using an IC chip.

本実施例により、歩留まり高く表示パネルを有するモジュールを形成することが可能である。   According to this embodiment, a module having a display panel can be formed with high yield.

上記実施の形態や実施例で示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図23を参照して説明する。   As an electronic device including the semiconductor device described in any of the above embodiments and examples, a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, a mobile phone device (simply a mobile phone, a mobile phone) (Also called a telephone), portable information terminals such as PDAs, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. . A specific example will be described with reference to FIG.

図23(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、上記実施例を適用することにより、携帯情報端末を安価に提供することができる。   A portable information terminal illustrated in FIG. 23A includes a main body 9201, a display portion 9202, and the like. By applying the above embodiment to the display portion 9202, a portable information terminal can be provided at low cost.

図23(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、上記実施例を適用することにより、デジタルビデオカメラを安価に提供することができる。   A digital video camera shown in FIG. 23B includes a display portion 9701, a display portion 9702, and the like. By applying the above embodiment to the display portion 9701, a digital video camera can be provided at low cost.

図23(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、上記実施例を適用することにより、携帯端末を安価に提供することができる。   A portable terminal illustrated in FIG. 23C includes a main body 9101, a display portion 9102, and the like. By applying the above embodiment to the display portion 9102, a portable terminal can be provided at low cost.

図23(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、上記実施例を適用することにより、携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。   A portable television device shown in FIG. 23D includes a main body 9301, a display portion 9302, and the like. By applying the above embodiment to the display portion 9302, a portable television device can be provided at low cost. Such a television device can be widely applied from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). .

図23(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、上記実施例を適用することにより携帯型のコンピュータを安価に提供することができる。   A portable computer shown in FIG. 23E includes a main body 9401, a display portion 9402, and the like. By applying the above embodiment to the display portion 9402, a portable computer can be provided at low cost.

図23(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502に、上記実施例を適用することにより、テレビジョン装置を安価に提供することができる。   A television device illustrated in FIG. 23F includes a main body 9501, a display portion 9502, and the like. By applying the above embodiment to the display portion 9502, a television device can be provided at low cost.

ここで、テレビジョン装置の構成について、図24を用いて説明する。   Here, the structure of the television device will be described with reference to FIG.

図24は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   FIG. 24 is a block diagram illustrating a main configuration of a television device. A tuner 9511 receives a video signal and an audio signal. The video signal includes a video detection circuit 9512, a video signal processing circuit 9513 that converts the signal output from the video signal into a color signal corresponding to each color of red, green, and blue, and converts the video signal into the input specifications of the driver IC. Is processed by a control circuit 9514. The control circuit 9514 outputs signals to the scan line driver circuit 9516 and the signal line driver circuit 9517 of the display panel 9515, respectively. In the case of digital driving, a signal dividing circuit 9518 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。   Of the signals received by the tuner 9511, the audio signal is sent to the audio detection circuit 9521, and the output is supplied to the speaker 9523 through the audio signal processing circuit 9522. The control circuit 9524 receives control information on the receiving station (reception frequency) and volume from the input unit 9525 and sends a signal to the tuner 9511 and the audio signal processing circuit 9522.

このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。また、高精細な表示が可能なテレビジョン装置を作製することが可能である。   This television device includes the display panel 9515, whereby low power consumption of the television device can be achieved. In addition, a television device capable of high-definition display can be manufactured.

なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Note that the present invention is not limited to a television receiver, and is applicable to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図及び断面図である。8A to 8C are a top view and cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図である。8A to 8D are top views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図である。8A to 8D are top views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適応可能な発光素子の断面構造を説明する図である。It is a figure explaining the cross-section of the light emitting element which can be applied to this invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適応可能な電気泳動素子の断面構造を説明する図である。It is a figure explaining the cross-sectional structure of the electrophoretic element which can be applied to this invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の 回路構成を説明する図である。FIG. 11 is a diagram illustrating a circuit configuration when a scanning line side driving circuit is formed using TFTs in the display panel of the present invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の 回路構成を説明する図(シフトレジスタ回路)である。FIG. 11 is a diagram (shift register circuit) illustrating a circuit configuration in a case where a scanning line side driving circuit is formed using TFTs in the display panel of the present invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の 回路構成を説明する図(バッファ回路)である。FIG. 11 is a diagram (buffer circuit) illustrating a circuit configuration when a scanning line side driving circuit is formed using TFTs in the display panel of the present invention. 本発明の半導体装置を説明する上面図である。It is a top view illustrating a semiconductor device of the present invention. 本発明の半導体装置を用いた電子機器を説明する図である。FIG. 11 illustrates an electronic device using a semiconductor device of the present invention. 本発明の半導体装置を用いた電子機器を説明する図である。FIG. 11 illustrates an electronic device using a semiconductor device of the present invention.

Claims (15)

基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層及び前記複数の光吸収層上に透光性を有する層を形成し、
前記複数の光吸収層に線状のレーザビームを照射し、
前記複数の光吸収層及び前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記第1の層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting layer on the first layer and the plurality of light absorption layers;
Irradiating the plurality of light absorption layers with a linear laser beam;
A method for manufacturing a semiconductor device, wherein the plurality of light absorption layers and the light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed to expose the first layer.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上に透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層に線状のレーザビームを照射し、
前記複数の光吸収層及び前記複数の光吸収層と重なる位置に形成される透光性を有する層を除去し、前記第1の層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating the plurality of light absorption layers and the light-transmitting conductive layer with a linear laser beam,
A method for manufacturing a semiconductor device, wherein the plurality of light absorption layers and a light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed, and the first layer is exposed.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上において第1の方向に伸びる透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記第1の方向と交差する方向であって、且つ前記複数の光吸収層が形成される領域に線状のレーザビームを照射し、
前記複数の光吸収層及び前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記第1の層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer extending in the first direction on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating a linear laser beam to a region intersecting the first direction and where the plurality of light absorption layers are formed,
A method for manufacturing a semiconductor device, wherein the plurality of light absorption layers and the light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed to expose the first layer.
請求項1乃至3のいずれか一項において、前記第1の層を露出した後、前記第1の層に接する第2の層を形成することを特徴とする半導体装置の作製方法。   4. The method for manufacturing a semiconductor device according to claim 1, wherein after the first layer is exposed, a second layer in contact with the first layer is formed. 基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層及び前記複数の光吸収層上に透光性を有する層を形成し、
前記複数の光吸収層に線状のレーザビームを照射し、
前記複数の光吸収層のそれぞれ一部及び前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting layer on the first layer and the plurality of light absorption layers;
Irradiating the plurality of light absorption layers with a linear laser beam;
A semiconductor device comprising: a portion of each of the plurality of light absorption layers and the light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed, and the light absorption layer is exposed. Manufacturing method.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上に透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層に線状のレーザビームを照射し、
前記複数の光吸収層のそれぞれ一部及び前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating the plurality of light absorption layers and the light-transmitting conductive layer with a linear laser beam,
A semiconductor device comprising: a portion of each of the plurality of light absorption layers and the light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed, and the light absorption layer is exposed. Manufacturing method.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上において第1の方向に伸びる透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記第1の方向と交差する方向であって、且つ前記複数の光吸収層が形成される領域に線状のレーザビームを照射し、
前記複数の光吸収層のそれぞれ一部及び前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer extending in the first direction on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating a linear laser beam to a region intersecting the first direction and where the plurality of light absorption layers are formed,
A semiconductor device comprising: a portion of each of the plurality of light absorption layers and the light-transmitting layer formed at a position overlapping with the plurality of light absorption layers are removed, and the light absorption layer is exposed. Manufacturing method.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層及び前記複数の光吸収層上に透光性を有する層を形成し、
前記複数の光吸収層に線状のレーザビームを照射し、
前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting layer on the first layer and the plurality of light absorption layers;
Irradiating the plurality of light absorption layers with a linear laser beam;
A method for manufacturing a semiconductor device, wherein the light-transmitting layer is exposed by removing the light-transmitting layer formed at a position overlapping with the plurality of light-absorbing layers.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上に透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層に線状のレーザビームを照射し、
前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating the plurality of light absorption layers and the light-transmitting conductive layer with a linear laser beam,
A method for manufacturing a semiconductor device, wherein the light-transmitting layer is exposed by removing the light-transmitting layer formed at a position overlapping with the plurality of light-absorbing layers.
基板上に第1の層を形成し、前記第1の層上に複数の光吸収層を形成し、
前記第1の層上において第1の方向に伸びる透光性を有する導電層を形成し、
前記複数の光吸収層及び前記透光性を有する導電層上に透光性を有する層を形成し、
前記第1の方向と交差する方向であって、且つ前記複数の光吸収層が形成される領域に線状のレーザビームを照射し、
前記複数の光吸収層と重なる位置に形成される前記透光性を有する層を除去し、前記光吸収層を露出することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a plurality of light absorption layers on the first layer;
Forming a light-transmitting conductive layer extending in the first direction on the first layer;
Forming a light-transmitting layer on the plurality of light-absorbing layers and the light-transmitting conductive layer;
Irradiating a linear laser beam to a region intersecting the first direction and where the plurality of light absorption layers are formed,
A method for manufacturing a semiconductor device, wherein the light-transmitting layer is exposed by removing the light-transmitting layer formed at a position overlapping with the plurality of light-absorbing layers.
請求項5乃至10のいずれか一項において、前記光吸収層を露出した後、前記光吸収層に接する第2の層を形成することを特徴とする半導体装置の作製方法。   11. The method for manufacturing a semiconductor device according to claim 5, wherein after the light absorption layer is exposed, a second layer in contact with the light absorption layer is formed. 請求項5乃至10のいずれか一項において、前記光吸収層を除去した後、前記第1の層に接する第2の層を形成することを特徴とする半導体装置の作製方法。   11. The method for manufacturing a semiconductor device according to claim 5, wherein after the light absorption layer is removed, a second layer in contact with the first layer is formed. 請求項4、11、または12のいずれか一項において、前記第2の層は、半導体層または導電層であることを特徴とする半導体装置の作製方法。   13. The method for manufacturing a semiconductor device according to claim 4, wherein the second layer is a semiconductor layer or a conductive layer. 請求項1乃至13のいずれか一項において、前記第1の層は、半導体層または導電層であることを特徴とする半導体装置の作製方法。   14. The method for manufacturing a semiconductor device according to claim 1, wherein the first layer is a semiconductor layer or a conductive layer. 請求項1乃至14のいずれか一項において、前記透光性を有する層は、絶縁層であることを特徴とする半導体装置の作製方法。   15. The method for manufacturing a semiconductor device according to claim 1, wherein the light-transmitting layer is an insulating layer.
JP2007215504A 2006-08-30 2007-08-22 Method for manufacturing semiconductor device Expired - Fee Related JP5191709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007215504A JP5191709B2 (en) 2006-08-30 2007-08-22 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006233232 2006-08-30
JP2006233232 2006-08-30
JP2007215504A JP5191709B2 (en) 2006-08-30 2007-08-22 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2008085311A true JP2008085311A (en) 2008-04-10
JP2008085311A5 JP2008085311A5 (en) 2010-09-30
JP5191709B2 JP5191709B2 (en) 2013-05-08

Family

ID=39355781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215504A Expired - Fee Related JP5191709B2 (en) 2006-08-30 2007-08-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5191709B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227294A (en) * 2010-04-20 2011-11-10 Hitachi Displays Ltd Display and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633413A (en) * 1986-06-23 1988-01-08 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633413A (en) * 1986-06-23 1988-01-08 Mitsubishi Electric Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227294A (en) * 2010-04-20 2011-11-10 Hitachi Displays Ltd Display and manufacturing method thereof

Also Published As

Publication number Publication date
JP5191709B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
US8148259B2 (en) Method for manufacturing semiconductor device
KR101207441B1 (en) Manufacturing method of semiconductor device
JP5463382B2 (en) Semiconductor device and manufacturing method thereof
JP5688448B2 (en) LIGHT EMITTING DEVICE, MODULE, AND ELECTRONIC DEVICE
US8043969B2 (en) Method for manufacturing semiconductor device
JP5094019B2 (en) Method for manufacturing semiconductor device
JP2006245557A (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4584075B2 (en) Method for manufacturing semiconductor device
JP2006148082A (en) Wiring board and method of manufacturing semiconductor device
JP4754918B2 (en) Method for manufacturing semiconductor device
JP5191709B2 (en) Method for manufacturing semiconductor device
JP5314842B2 (en) Method for manufacturing semiconductor device
JP5264132B2 (en) Method for manufacturing semiconductor device
JP5276811B2 (en) Method for manufacturing semiconductor device
JP4969177B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees