JP2008079249A - Transmission amplifier - Google Patents
Transmission amplifier Download PDFInfo
- Publication number
- JP2008079249A JP2008079249A JP2006259229A JP2006259229A JP2008079249A JP 2008079249 A JP2008079249 A JP 2008079249A JP 2006259229 A JP2006259229 A JP 2006259229A JP 2006259229 A JP2006259229 A JP 2006259229A JP 2008079249 A JP2008079249 A JP 2008079249A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- timing signal
- data
- physical connection
- spurious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、CPRI(Common Public Radio Interface)リンクで接続した送信増幅器に関する。 The present invention relates to a transmission amplifier connected by a CPRI (Common Public Radio Interface) link.
近年、CPRI規格を用いて無線部のリモート化が進んでおり、このCPRI規格では基地局と増幅器間の物理的接続方法として、SerDes(Serializer/Deserializer)を使用することが奨励されている。またCPRI規格では、1つの基地局と1つの増幅器間は複数のCPRIリンクで接続可能であり、増幅器が出力するIQデータはその中の1つのCPRlリンクによって運ばれ、その他のCPRIリンクとは明確に区別されると規定されている。これは、複数の物理接続ラインの中からソフト制御にて使用するCPRIリンクを1つ選択可能であることを示している。 In recent years, the wireless part has been remoted using the CPRI standard. In this CPRI standard, it is encouraged to use SerDes (Serializer / Deserializer) as a physical connection method between a base station and an amplifier. In addition, in the CPRI standard, one base station and one amplifier can be connected by a plurality of CPRI links, and IQ data output from the amplifier is carried by one CPR1 link, which is clearly different from other CPRI links. It is stipulated that they are distinguished from each other. This indicates that one CPRI link used for soft control can be selected from a plurality of physical connection lines.
しかしながら、SerDesは製造ばらつきによって処理時間が変化する性質を持っている。一例としてTLK1501(TI社製)における処理時間は、送信時で34〜38CLK(@1.2288GHz)、受信時で76〜107CLK(@1.2288GHz)となっている。これはSerDesを用いることで、CPRIリンクをソフト制御によって別の物理接続ラインに切り替えるスイッチオーバ時にタイムラグが発生することを意味する。増幅器は基地局からのクロックで動作しているため、増幅器内部で使用するクロックが変化することによって増幅器内部で使用しているIC間の同期信号がずれて誤動作を誘発させ、このICの誤動作によって増幅器から出力される波形にスプリアスが発生してしまうという問題があつた。 However, SerDes has the property that the processing time changes due to manufacturing variations. As an example, the processing time in TLK1501 (manufactured by TI) is 34 to 38 CLK (@ 1.2288 GHz) at the time of transmission and 76 to 107 CLK (@ 1.2288 GHz) at the time of reception. This means that by using SerDes, a time lag occurs at the time of switchover for switching the CPRI link to another physical connection line by software control. Since the amplifier operates with the clock from the base station, a change in the clock used in the amplifier causes a synchronization signal between the ICs used in the amplifier to shift and induce a malfunction. There was a problem that spurious was generated in the waveform output from the amplifier.
本発明の目的は、ICの誤作動が生じても増幅器の出力波形にスプリアスが発生しないようにしてCPRI規格を満足した送信増幅器を提供することにある。 An object of the present invention is to provide a transmission amplifier that satisfies the CPRI standard by preventing spurious output waveform from being generated even if an IC malfunction occurs.
本発明は上記目的を達成するために、複数の物理接続ラインを有するCPRIリンクからのデータ入力を受ける少なくとも一つの前段ICと、この前段ICが送信する送信データと同期信号を受信する少なくとも1つの中段ICと、この中段ICが送信する送信データを受信して伝送データを出力する少なくとも1つの後段ICとを有する送信増幅器において、前記物理接続ラインを切り替えるスイッチオーバの発生時に前記後段ICにタイミング信号を与えるタイミング信号付与手段と、前記後段ICが前記タイミング信号付与手段からのタイミング信号を受信したとき所定の時間だけ前記中段ICから受信した送信データではなくスプリアス防止レベルデータを出力するスプリアス防止レベルデータ出力手段を設けたことを特徴とする。 In order to achieve the above object, the present invention achieves at least one front-stage IC that receives data input from a CPRI link having a plurality of physical connection lines, and at least one front-end IC that transmits transmission data and a synchronization signal. In a transmission amplifier having a middle stage IC and at least one latter stage IC that receives transmission data transmitted by the middle stage IC and outputs transmission data, a timing signal is sent to the latter stage IC when a switchover for switching the physical connection line occurs. And a spurious prevention level data for outputting spurious prevention level data instead of transmission data received from the middle stage IC for a predetermined time when the subsequent IC receives the timing signal from the timing signal providing means. An output means is provided.
本発明による送信増幅器によれば、物理接続ラインが切り替えられたスイッチオーバ発生時に後段ICがタイミング信号付与手段からのタイミング信号を受信すると、スプリアス防止レベルデータ出力手段は、この受信したタイミング信号に基づいて所定の時間だけ中段ICから受信した送信データではなくスプリアス防止レベルデータ、例えば0データを出力することになるため、物理接続ラインの切り替えによって同期信号がずれて中段ICが誤動作したとしても、スプリアス防止レベルデータ出力手段によってスプリアスの発生を防止することができる。これによって、CPRI規格を満足した送信増幅器を得ることができる。 According to the transmission amplifier of the present invention, when the post-stage IC receives the timing signal from the timing signal providing means when the switchover occurs when the physical connection line is switched, the spurious prevention level data output means is based on the received timing signal. In this case, spurious prevention level data, for example, 0 data, is output instead of transmission data received from the middle stage IC for a predetermined time, so even if the synchronization signal is shifted due to switching of physical connection lines, the middle stage IC malfunctions. Generation of spurious can be prevented by the prevention level data output means. As a result, a transmission amplifier satisfying the CPRI standard can be obtained.
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の一実施の形態による送信増幅器に使用する増幅器の要部ブロック構成図である。
今、制御部と無線部がCPRIリンクで接続され、このCPRIリンクが二つの物理接続ライン1,2を有しているとする。IQデータの伝送ラインである物理接続ラインが切り替わるスイッチオーバの発生を認識するスイッチオーバ認識機能およびこのスイッチオーバの発生と同時にタイミング信号10を出力するスイッチオーバ発生通知機能とを有する少なくとも一つの前段IC3と、この前段IC3が送信する送信データ7と同期信号6を受信する少なくとも1つの中段IC4と、この中段IC4が送信する送信データ8と上述した前段IC3のスイッチオーバ発生通知機能によって物理接続ラインが切り替わったときに送信するタイミング信号10を受信する少なくとも一つの後段IC5とを有している。ここでは、上述したスイッチオーバ認識機能およびスイッチオーバ発生通知機能を利用して後段IC5にタイミング信号10を与えるタイミング信号付与手段を構成している。この後段IC5は、中段IC4から受信した送信データ8を受信したとき、通常時はそれに対応する送信データ9として出力する通常データ出力手段と、前段IC3からのタイミング信号10を受信した場合、所定の時間は中段IC4から受信した送信データ8ではなくスプリアス防止レベルデータ、例えば0データを出力するスプリアス防止レベルデータ出力手段とを有している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram of a main part of an amplifier used in a transmission amplifier according to an embodiment of the present invention.
Now, it is assumed that the control unit and the radio unit are connected by a CPRI link, and this CPRI link has two
図2は、上述した増幅器を用いて構成した送信増幅器のブロック構成図を示している。
基地局11と送信増幅器12間はCPRIリンクによって接続され、SerDes13,14を介してIQデータを前段IC3に送信している。前段IC3は、基地局11から送られたCPRIフォーマット化されたIQデータをデコードし、その送信データ7および同期信号6を中段IC4に送信している。この中段IC4は、送信データ7および同期信号6を受信し、受け取った送信データ7を同期信号6に合わせて直交変調およびキャリア合成し、後段IC5に送信している。この後段IC5は、中段IC4から受信した送信データ8をDigital PreDistortion(DPD)方式で歪補償しD/A変換器15を通してアナログ処理部16へ送信している。
FIG. 2 shows a block diagram of a transmission amplifier configured using the amplifier described above.
The base station 11 and the transmission amplifier 12 are connected by a CPRI link, and IQ data is transmitted to the pre-stage IC 3 via the SerDes 13 and 14. The pre-stage IC3 decodes the CPRI-formatted IQ data sent from the base station 11, and transmits the
今、不足事態の発生などによって、基地局11より使用するCPRIリンクを物理接続ライン1から物理接続ライン2に切り替える命令が発行されたとすると、基地局11からの命令を受けて前段IC3はソフト制御しているCPRIリンクを物理接続ライン1から物理接続ライン2に切り替える。前段IC3は、このスイッチオーバをスイッチオーバ認識機能によって認識することができるので、タイミング信号付与手段によってタイミング信号10を後段IC5へ送信する。このときのスイッチオーバ発生によって、同期信号6がずれて中段IC4の誤動作を誘発しスプリアス発生原因となるが、前段IC3からのタイミング信号10を受けた後段IC5は、この中段IC4がスイッチオーバ発生によって誤動作する所定の時間だけ、上述したスプリアス防止レベルデータ出力手段によって0データを送信データ9として出力する。
If an instruction to switch the CPRI link used from the base station 11 from the
このスイッチオーバ発生時のタイムチャート波形比較図である図3に示すように、従来構成によるスイッチオーバ発生時には非常に大きな不規則値17が発生し、FFT後の波形比較図である図4に示すように不規則値17によってスプリアス18が発生することになる。しかし、図1および図2に示したようにスイッチオーバ発生時にタイミング信号10を受けた後段IC5によって所定の時間だけ後段IC5のスプリアス防止レベルデータ出力機能によって0データを出力するようにすると、図3に示したように非常に大きな不規則値17は0データ19に置き換えられ、FFT後の波形比較図である図4のスプリアス発生防止波形図20に示すようにスプリアス18の発生を防止することができる。
As shown in FIG. 3, which is a time chart waveform comparison diagram when this switchover occurs, a very large
スイッチオーバ発生時にタイミング信号10を受けた後段IC5は、スプリアス防止レベルデータ出力手段によって所定の時間だけ0データ19を出力するが、この所定の時間は実際の送信増幅器における不規則値17の発生時間、または、各送信増幅器のばらつきを考慮に入れた予測時間によって設定することができる。また、上述した実施の形態で後段IC5は、タイミング信号10を受けたときスプリアス防止レベルデータ出力手段によって所定の時間だけ0データ19を出力するようにしているが、図4に示したスプリアス18を発生させないようなレベルのデータであれば、0以外の他のデータであっても良い。
The post-stage IC 5 that has received the
このようにCPRIリンクを使用した場合、その物理接続ラインを切り替える際にスプリアス18を発生させてしまうが、この物理接続ラインを切り替えるスイッチオーバ発生を、例えばその切り替えをソフト的に制御している前段IC3のスイッチオーバ認識機能などによって検出し、この検出時にタイミング信号付与手段によって後段IC5にタイミング信号を与えてスプリアス防止レベルデータを出力するようにしているため、不規則値17の発生時間に対応して、送信データ9をスプリアスが発生しないレベルのデータ、例えば0データ19などに置換することができ、CPRIリンクにおけるスイッチオーバ時のスプリアス発生を簡単に防止することが可能となり、CPRIリンクにおけるスイッチオーバ時にスプリアスが発生しない増幅器を得ることができる。
When the CPRI link is used in this way, spurious 18 is generated when the physical connection line is switched, but the occurrence of a switchover for switching the physical connection line is controlled, for example, in the previous stage where the switching is controlled by software. Since it is detected by the switchover recognition function of the
本発明による送信増幅器は、図示の構成に限らずその他の構成のものに適用することができる。 The transmission amplifier according to the present invention is not limited to the illustrated configuration but can be applied to other configurations.
1,2 物理接続ライン
3 前段IC
4 中段IC
5 後段IC
6 同期信号
7,8,10 送信データ
9 タイミング信号
17 不規則値
18 スプリアス
19 0データ
20 スプリアス発生防止波形
1, 2
4 Middle IC
5 Later IC
6
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259229A JP2008079249A (en) | 2006-09-25 | 2006-09-25 | Transmission amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006259229A JP2008079249A (en) | 2006-09-25 | 2006-09-25 | Transmission amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008079249A true JP2008079249A (en) | 2008-04-03 |
Family
ID=39350782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006259229A Pending JP2008079249A (en) | 2006-09-25 | 2006-09-25 | Transmission amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008079249A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068133A (en) * | 2008-09-09 | 2010-03-25 | Hitachi Kokusai Electric Inc | Radio apparatus |
-
2006
- 2006-09-25 JP JP2006259229A patent/JP2008079249A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010068133A (en) * | 2008-09-09 | 2010-03-25 | Hitachi Kokusai Electric Inc | Radio apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150192949A1 (en) | Digital Calibration-Based Skew Cancellation for Long-Reach MIPI D-PHY Serial Links | |
CN109412585B (en) | Electronic circuit configured to adjust skew between clock signals | |
JP5243877B2 (en) | Communication device | |
JP6697990B2 (en) | Semiconductor device | |
JP5096024B2 (en) | USB controller and USB controller test method | |
US20180316369A1 (en) | Jitter improvement in serializer-deserializer (serdes) transmitters | |
JP5365132B2 (en) | Serial signal receiver, serial transmission system, serial transmission method, serial signal transmitter | |
US8427218B2 (en) | Delay circuit and method for driving the same | |
JP5041070B2 (en) | Reception device, transmission device, and transmission method | |
JP2010154160A (en) | Synchronization detecting circuit, synchronization detection method, and interface circuit | |
US20210067165A1 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
US7183831B2 (en) | Clock switching circuit | |
JP2008079249A (en) | Transmission amplifier | |
JP5704988B2 (en) | Communication device | |
US20090092211A1 (en) | Method and apparatus for adjusting serial data signal | |
JP5168799B2 (en) | Interface circuit | |
US7660364B2 (en) | Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
JP2008278459A (en) | Communication system, transmitter, receiving apparatus and communication method, and semiconductor device | |
JP2006018712A (en) | Digital/analog consolidation semiconductor integrated circuit | |
JP5448795B2 (en) | Information processing apparatus or information processing method | |
JP6738028B2 (en) | Receiver circuit and semiconductor integrated circuit | |
JP5378765B2 (en) | Data transfer system | |
JP2009130929A (en) | Radio transmitting and receiving chip and its calibration method | |
JP2000250651A (en) | Correction system for skew occurring between clock and data | |
JP4688703B2 (en) | USB transceiver |