JP2008074671A - Manufacturing method of free-standing nitride substrate - Google Patents

Manufacturing method of free-standing nitride substrate Download PDF

Info

Publication number
JP2008074671A
JP2008074671A JP2006256435A JP2006256435A JP2008074671A JP 2008074671 A JP2008074671 A JP 2008074671A JP 2006256435 A JP2006256435 A JP 2006256435A JP 2006256435 A JP2006256435 A JP 2006256435A JP 2008074671 A JP2008074671 A JP 2008074671A
Authority
JP
Japan
Prior art keywords
layer
nitride
gan
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006256435A
Other languages
Japanese (ja)
Inventor
明煥 ▲チョ▼
Meikan Chiyo
Ame Ri
Takafumi Yao
隆文 八百
錫雨 李
Original Assignee
Tohoku Univ
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Univ, 国立大学法人東北大学 filed Critical Tohoku Univ
Priority to JP2006256435A priority Critical patent/JP2008074671A/en
Publication of JP2008074671A publication Critical patent/JP2008074671A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a free-standing nitride substrate having little warpage or residual strain.
SOLUTION: A nitride buffer layer 130 comprising GaN etc. is grown on a ZnMgO buffer layer 120 (a). Through a HVPE method, a nitride layer 140 comprising GaN etc. is grown on the nitride buffer layer 130 at a low substrate temperature (700-900°C) (b). An ZnO film is lifted off in situ during the growth of the nitride layer 140 (b)-(c). A nitride thick film (100 μm or larger) 150 is formed through nitride growth employing the HVPE method at a high substrate temperature (900-1,500°C) (d).
COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は ZnO層を利用した自立窒化物基板の製造方法に関する。 The present invention relates to a process for producing a self-supporting nitride substrate using a ZnO layer.

III族窒化物半導体基板の作製法は(1)HVPE法(2)MOCVD法(3)Na溶媒などを用いた溶液成長法(4)ソルボサーマル法などがある。 Group III nitride semiconductor substrate manufacturing method of (1) HVPE method (2) MOCVD method (3) a solution growth method using, for example, Na solvent (4) and the like solvothermal method. 大口径化が困難、成長速度が遅い等の理由で、溶液成長法およびソルボサーマル法は研究段階に止まっている。 Difficult large diameter, because of the slow growth rate, etc., solution growth method and solvothermal method is stopped at the research stage. また、MOCVD法は成長速度が遅い。 In addition, MOCVD method has a slow growth rate. 現在のところIII族窒化物半導体基板の商用化に成功しているのは、HVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長法)のみである。 What successful commercialization of currently III nitride semiconductor substrate, HVPE method (Hydride Vapor Phase Epitaxy: hydride vapor phase epitaxy) only.

HVPE法による窒化物基板作製は大略以下のようなプロセスによる。 Nitride substrate manufactured by HVPE method by generally following such processes.
(1)基板としては、サファイヤ基板あるいはGaAs基板、SiC基板、Si基板など単結晶基板を用いる。 (1) As the substrate, a sapphire substrate or GaAs substrate, SiC substrate, Si substrate or the like using a single crystal substrate.
(2)基板上にバッファー層を形成する。 (2) forming a buffer layer on the substrate. バッファー層としては、低温GaNバッファー層、AlN層、金属バッファー層(Tiなど)を用いる。 The buffer layer, the low-temperature GaN buffer layer, AlN layer, a metal buffer layer (such as Ti) is used. これらのバッファー層はHVPE法、MOCVD法(Metal Organic Chemical Vapor Deposition)、MBE法(Molecular Beam Epitaxy:分子線成長法)、などにより作製する。 These buffer layer HVPE method, MOCVD method (Metal Organic Chemical Vapor Deposition), MBE method (Molecular Beam Epitaxy: molecular beam epitaxy), prepared by the like.
(3)高温窒化物厚膜(400ミクロン厚程度)をHVPE法で成長する。 And (3) high-temperature nitride thick film (400 microns thick or so) is grown by the HVPE method.
(4)窒化物厚膜を基板から分離して自立窒化物基板を得る。 (4) obtaining a freestanding nitride substrate was separated nitride thick film from the substrate.
分離させる方法としては、レーザ・リフトオフ(LLO)法、化学溶液で基板を溶解させる方法、研磨によって基板を削り取ってしまう方法などがある。 As a method for separating a laser lift-off (LLO) method, a method of dissolving the substrate in a chemical solution, there is a method would scraped substrate by polishing.

しかし、基板とその上に成長する窒化物エピタキシ層の格子不整や、熱膨張係数の違いに起因する残留応力が、窒化物層ならびに基板中に生じる。 However, the substrate and the upper and the lattice mismatch of the nitride epitaxial layer grown on the residual stress due to the thermal expansion coefficient difference occurs in the nitride layer and the substrate. このため窒化物基板中に高密度の転位の発生、残留歪の存在、基板の反り、クラック発生などが、エピタキシ膜成長過程あるいは成長後の降温過程で起きる。 Therefore generation of a high density of dislocations in the nitride in the substrate, the presence of residual strain, warping of the substrate, such as occurrence of cracks, occurs in the epitaxial film growth process or after the growth temperature lowering process. また、基板を分離する過程すなわち研磨やLLO過程も残留歪の存在によってクラック発生の要因となる。 Further, the process i.e. polishing or LLO process for separating the substrate also becomes a cause of cracks caused by the presence of residual strain.

上述の問題、すなわち、残留応力の低減や基板の損傷を誘起しない分離のために、ZnO層をバッファーとして用いる方法が提案されている。 Above-mentioned problems, i.e., because of the separation that does not induce damage reduction and substrate residual stress, a method using a ZnO layer as a buffer has been proposed.
ZnOバッファー層の利点は(1)GaNとの格子不整が小さい(2%) An advantage of the ZnO buffer layer (1) lattice mismatch between GaN is small (2%)
(2)化学溶液によって容易に溶解するために、化学リフトオフ(CLO)法による基板からの分離過程が容易 等がある。 (2) In order to easily dissolved by a chemical solution, the process of separation from the substrate by chemical lift off (CLOs) method is easy and the like. これらの技術を記載したものとして、下記の非特許文献1〜4や特許文献1〜6がある。 These techniques as described, there is a non-patent documents 1 to 4 and Patent Documents 1 to 6 below.

非特許文献2や非特許文献4は、サファイヤ基板上にZnOバッファーを形成して、その上にGaN層をHVPE法により形成したものを記載してあるが、サファイヤ基板をリフトオフすることは開示していない。 Non-Patent Document 2 and Non-Patent Document 4, by forming a ZnO buffer on a sapphire substrate, thereon are described one formed by HVPE GaN layers in, it is lifted off the sapphire substrate is disclosed not.
非特許文献3では、サファイヤ基板上にZnOバッファーを形成して、その上にGaN層をHVPE成長することが記載されている。 Non-Patent Document 3, to form a ZnO buffer on a sapphire substrate, it is described that the HVPE growth of GaN layer thereon. ここでは、次いで、降温後に化学溶液(aqua regia)を用いてGaN自立基板を得ている。 Here, then, is obtained freestanding GaN substrate using a chemical solution (aqua regia) after cooling. 時に、成長後の降温時にGaN基板が自然剥離することがある。 Sometimes, there is that the GaN substrate is natural peeling at the time of the post-growth cooling. しかし、クラックの発生のために試料サイズは2mmx4mmに制限されている。 However, the sample size for the generation of cracks is limited to 2Mmx4mm. クラックが発生することは、残留応力の存在を示唆している。 Occurrence of cracks suggest the presence of residual stresses.

特許文献2、特許文献3は、サファイヤ基板上にZnOバッファー層と低温GaInNバッファー層を積層することが記載されており、構造的に類似である。 Patent Document 2, Patent Document 3 describes a laminating the ZnO buffer layer and the low-temperature GaInN buffer layer on a sapphire substrate, a structurally similar. 記載されている技術は以下のようである。 The listed techniques are as follows.
(1)ZnOをスパッタ法で積層する。 (1) laminating ZnO by sputtering.
(2)バッファー層成長工程で、HClガスを用いてZnOをエッチングする工程を有している。 (2) in the buffer layer deposition step, and a step of etching the ZnO with HCl gas.
(3)ZnO層の保護層としてはGaInN層を用いており、成長温度は1000 Cである(特許文献2)。 (3) The protective layer of the ZnO layer uses a GaInN layer, the growth temperature is 1000 O C (Patent Document 2). また、成長直前に水素雰囲気中1050 Cでベーキングする(特許文献3)。 Further, baking in a hydrogen atmosphere 1050 O C to grow immediately before (Patent Document 3).
しかし、スパッタ法により作製されたZnO膜は一般に結晶性が良くない、極性が制御できておらず極性が異なるドメインが混在している。 However, ZnO film formed by sputtering is generally poor crystallinity, polarity not be controlled polarity is different domains coexist. そのため、ZnO/GaInN界面を通してZnのGaInN層中への拡散、Ga、InのZnO中への拡散が大きく、良質な結晶を得る歩留まりは良くない。 Therefore, diffusion through ZnO / GaInN interface Zn into GaInN layer, Ga, increase the diffusion of In into in ZnO, yield to obtain a high-quality crystal is not good.
また、ZnO膜はGaInN層の成長温度(1000 C)や水素雰囲気中の高温下(1050 C)ではGaNを成膜する前にエッチングされてしまうおそれがある。 Further, ZnO film, there is a possibility that are etched before forming the growth temperature (1000 O C) and high temperature in a hydrogen atmosphere (1050 O C) in GaN of GaInN layer.

特許文献1、4,5は、GaN成膜後にエッチングでZnOバッファー層を除去する技術を記載しており、成長過程でのリフトオフは含んでいない。 Patent Document 1, 4, and 5, describes a technique for removing ZnO buffer layer by etching after the GaN deposition, lift-off in the growth process does not include. 化学リフトオフ中のクラック発生が起きるために大面積サイズを得ることが困難である。 It is difficult to obtain a large area size to cracks in the chemical lift-off occurs.

なお、基板と窒化物エピタキシ層の間にZnOバッファー層を用いる代わりにZnO基板を用いる方法も提案されている(特許文献1、8、9参照)。 Incidentally, it is (see Patent Document 1, 8, 9) which is also proposed a method of using a ZnO substrate instead of using a ZnO buffer layer between the substrate and the nitride epitaxial layer. しかし、(1)ZnO基板が高価、(2)大口径ZnO基板が商用でない(現状では10mmx10mm)などのために、実用化されていない。 However, (1) ZnO substrate expensive, (2) large diameter ZnO substrate, such as for non-commercial (10 mm x 10 mm at present) have been put to practical use.
特に、特許文献1はZnO基板上にGaN厚膜を成長する技術に関するもので、GaNバッファー層形成後にGaN高温層を形成するときにZnO基板を除去するものである。 In particular, Patent Document 1 a technique for growing a GaN thick film on a ZnO substrate, and removing the ZnO substrate when forming a GaN high temperature layer after GaN buffer layer formation. しかし、上述のようにZnO基板を用いることはコスト的に高くなる。 However, the higher the cost of using a ZnO substrate as described above. またGaNバッファー層形成後にZnOを除去する場合は残留応力の低減が充分でないため最終的に残留歪が存在するため、反りやクラック発生などの問題が生じる。 Since the case of removing the ZnO after GaN buffer layer formation to the presence of final residual strain for reducing the residual stress is not sufficient, there is a problem such as warpage or cracking.

特許文献6,7は、サファイヤ基板上に極性を制御された単結晶ZnOバッファー層を形成する点での技術関連がある。 6,7, there is a technology in terms of forming a single-crystal ZnO buffer layer which is controlling the polarity on a sapphire substrate.

特開2005−112713号公報(出願人:三星電機(株)) JP 2005-112713 JP (Applicant: Samsung Electro Co.) 特開2003−37069号公報(出願人:豊田合成(株)) JP 2003-37069 JP (Applicant: Toyoda Gosei Co.) 特許3744155号公報(出願人:豊田合成(株)) Patent 3744155 No. (Applicant: Toyoda Gosei Co., Ltd.) 特開2003−31501号公報(出願人:富士写真フィルム(株)) JP 2003-31501 JP (Applicant: Fuji Photo Film Co.) 特開2003−277196号公報(出願人:日立電線) JP 2003-277196 JP (Applicant: Hitachi Cable) 特許3700786号公報(出願人:東北大) Patent 3700786 No. (Applicant: Tohoku Univ.) 特許3595829号公報(出願人:東北大) Patent 3595829 No. (Applicant: Tohoku Univ.) 特開2005−67988号公報(出願人:物材機構+東京電波(株)) JP 2005-67988 JP (Applicant: NIMS + Tokyo Denpa Co.) 特開2005−174951号公報(出願人:東京電波(株)) JP 2005-174951 JP (Applicant: Tokyo Denpa Co.)

III族窒化物系化合物半導体成長の問題点は、 Group III nitride-based compound semiconductor growth problems,
(1)該半導体をその上に成長する基板と該半導体熱膨張率差に起因する残留歪の存在とそれにより誘起される反りとクラックの発生(2)基板から該半導体を分離するプロセス(リフトオフ・プロセス) (1) The process of separating the semiconductor of the semiconductor from the presence and its generation of the induced warpage and cracks (2) substrate of residual strain due to the substrate and the semiconductor thermal expansion difference grown thereon (lift-off ·process)
である。 It is. 前者は、該半導体を用いて半導体デバイスを作製するときに、リソグラフィーなどの微細加工プロセスの障害になる。 The former, when fabricating a semiconductor device using the semiconductor, a barrier to micro-fabrication processes such as lithography. また、後者については、現在の技術は(A)レーザリフトオフと(B)基板を研磨して消滅する、二つの方法があるが、ともにプロセスコストが高く、時間が掛かり、歩留まりがよくない。 As for the latter, current technology disappear by polishing (A) laser lift-off (B) a substrate, there are two methods, both of high process cost, time consuming, yield is not good.
本発明の目的は、上記の二つの問題点を一挙に解決する手法を提供することである。 An object of the present invention is to provide a technique for solving at once two problems described above.

本発明では、自立窒化物基板を以下のプロセスで作製する。 In the present invention, to produce a self-supporting nitride substrate in the following process.
(1)基板上に極性制御されたZn 1−x Mg O層(0≦x≦0.3)を形成する。 (1) forming Zn 1-x Mg x O layer is polarity control on a substrate (0 ≦ x ≦ 0.3).
(2)窒化物バッファー層をMBE法などの成長法で作成する。 (2) create a nitride buffer layer at a growth method such as MBE. この窒化物バッファー層はZn 1−x Mg Oの保護膜ならびにZn 1−x Mg O層/窒化物層界面の相互拡散抑制膜として働く。 The nitride buffer layer acts as Zn 1-x Mg x O protective layer and Zn 1-x Mg x O layer / nitride layer mutual diffusion suppressing film at the interface. この窒化物バッファー層は、GaN、AlN,Al Ga 1−x N(0≦x≦1),Al Ga 1−x−y In N(0≦x≦1、0≦y≦1、0≦x+y≦1)あるいはこれらの組み合わせとすることができる。 The nitride buffer layer, GaN, AlN, Al x Ga 1-x N (0 ≦ x ≦ 1), Al x Ga 1-x-y In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) or a combination thereof. この窒化物バッファー層は陽イオン極性(GaNの場合はGa極性)とするとよい。 The nitride buffer layer or equal to cationic polarity (Ga polarity in the case of GaN).
(3)HVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長法)で窒化物層(例えば、GaN層)を成長させる。 (3) HVPE method: a nitride layer (Hydride® Vapor Phase Epitaxy hydride vapor phase epitaxy) (e.g., GaN layer) is grown a.
成長開始前に、基板の温度をHVPE法で成長する所定の温度まで昇温する時に、窒素ガスあるいはアルゴンガス等の不活性ガス中で、所定の窒化物層成長温度まで昇温するとよい。 Before the growth starts, the temperature of the substrate when heated to a predetermined temperature to grow by HVPE, a nitrogen gas or an inert gas such as argon gas, may be heated to a predetermined nitride layer growth temperature.
HClとNH を成長炉に導入することで、HVPE法により窒化物層が成長する。 By introducing HCl and NH 3 to the reactor, a nitride layer is grown by the HVPE method. 当該窒化物層の成長中に、HClやNH などのガスとの反応でZnOバッファー層をエッチングして窒化物層をリフトオフさせる。 During the growth of the nitride layer, by etching the ZnO buffer layer by reaction with gases such as HCl and NH 3 is lifted off the nitride layer. 当該窒化物層の温度は、GaNの場合は700〜900℃とするとよい。 Temperature of the nitride layer in the case of GaN or equal to 700 to 900 ° C.. また、窒化物層の厚さは80ミクロン以上とするとよい。 The thickness of the nitride layer may be 80 microns or more.
(4)HVPE法で、前段の過程よりも高温で窒化物厚膜を成長する。 (4) by the HVPE method to grow a nitride thick film at a temperature higher than the preceding process. (3)のステップで、窒化物層はすでに基板から分離されているために、比較的高温のHVPE法により成長した窒化物厚膜は、窒化物層上にホモエピタキシ成長することになり、残留歪が殆ど無い、従って反りの極めて小さい自立窒化物基板が作製できる。 In step (3), for being separated nitride layer already from the substrate, a relatively nitride thick film grown by high temperature HVPE method becomes to homoepitaxy grown nitride layer, residual distortion little, thus very small freestanding nitride substrate warping can be produced.
作製できる自立窒化物基板は、GaN,Al Ga 1−x N(0≦x≦1),AlN、Al Ga 1−x−y In N(0≦x≦1、0≦y≦0.3、1≦x+y≦1)のいずれでも可能である。 Freestanding nitride substrate which can be made is, GaN, Al x Ga 1- x N (0 ≦ x ≦ 1), AlN, Al x Ga 1-x-y In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 0 it is possible either .3,1 ≦ x + y ≦ 1).

上述した本発明の製造方法によって、 By the production method of the present invention described above,
(1)残留歪のほとんど無い、 (1) almost no residual strain,
(2)反りの極めて小さい(例えば、曲率半径10m以上)、 (2) very small warpage (e.g., more than the radius of curvature 10 m),
(3)クラックの無い、 (3) there is no crack,
(4)基板作製工程(リフトオフプロセスと研磨)を大幅に減らした、 (4) significantly reduces the substrate manufacturing process (grinding and lift-off process),
窒化物半導体基板の成長が可能になる。 Growth of the nitride semiconductor substrate becomes possible.

本発明は、基板上に成膜したZn 1−x Mg O層(0≦x≦0.3)上にGaN等の窒化物膜をHVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長法)により成長する過程において、ZnO膜をin−situ(成長の場所)による化学エッチングで制御されたリフトオフ技術により、残留歪の無い窒化物厚膜を得る技術を提供する。 The present invention, Zn 1-x Mg x O layer deposited on a substrate (0 ≦ x ≦ 0.3) HVPE method nitride film such as GaN on (Hydride Vapor Phase Epitaxy: hydride vapor phase epitaxy) in the process of growing by the ZnO film by in-situ (where growth) is controlled by chemical etching with a lift-off technique, to provide a technique to obtain a free nitride thick film of residual strain.
この技術によって、熱膨張歪に起因する反りならびにクラックの無い窒化物(例えば、GaN)基板を作製することができ、現在3インチどまりの窒化物基板を、4インチ以上で、反りの無い窒化物基板作製技術を提供する。 This technique, warping and no nitrides crack due to thermal expansion strain (e.g., GaN) can produce a substrate, a nitride substrate of the current three inches Domari, at least 4 inches, warp-free nitride providing a substrate fabrication techniques.

本発明の実施形態の方法を、図1で概略的に説明する。 The methods of embodiments of the present invention, schematically illustrated in FIG.
(1)基板110上に、化学的に除去しやすいZnO層120を形成する(図1(a)参照)。 (1) substrate 110 on, to form a chemically removed easily ZnO layer 120 (see Figure 1 (a)). ZnO層120の極性は、Zn極性(陽イオン極性)あるいはO極性(陰イオン極性)のいずれでも良い。 Polarity of the ZnO layer 120, Zn polarity (positive ion polarity) or may be any one of the O-polarity (negative ion polarity). 極性を制御するためには、例えばMgOバッファー層を、まず、基板上に成長する。 To control the polarity, for example, a MgO buffer layer is first grown on the substrate. これにより、MgO層の厚さが3nm以下では、その上に成長したZnO膜はO極性、3nm以上ではZn極性となることは知られている。 Thus, in the following thickness 3nm of MgO layer, ZnO film grown thereon O polarity, It is known that a Zn polarity in 3nm or more. ZnO層の膜厚は100nm〜100μmで良い。 The thickness of the ZnO layer may be a 100nm~100μm.
これらの層の形成には、極性の制御された高品質のZnO層成長が可能な成長法、例えば、MBE法(Molecular Beam Epitaxy:分子線成長法)を用いることができる。 The formation of these layers, deposition can be controlled by high-quality ZnO layer growth polarity, for example, MBE method (Molecular Beam Epitaxy: molecular beam epitaxy) can be used.
また、基板110としては、極性制御技術が確立しているサファイヤ基板あるいは既に極性(即ちSi極性面、C極性面)を持ちかつZnOと同じヴルツ構造を持つSiC基板のいずれでもよい。 As the substrate 110, a sapphire substrate or already polarity (i.e. Si polar face, C polar face) polarity control technique has been established may be either of the SiC substrate having the same Wurz structure as having and ZnO with.
なお、ZnO層の代わりに、Zn 1−x Mg O層(0≦x≦0.3)を用いても良い。 Instead of ZnO layer, Zn 1-x Mg x O layer (0 ≦ x ≦ 0.3) may be used.
ZnOはヴルツ鉱構造であり、MgOは岩塩構造である。 ZnO is a Wurz mineral structure, MgO is a rock salt structure. 結晶構造が異なるために、エピタキシ膜では、サファイヤ基板上にZnOバッファー層を成長させることで、その上のZn 1−x Mg O層の組成がx=0.5程度まではヴルツ鉱構造を形成することができる。 For the crystal structure is different, the epitaxy layer, by growing the ZnO buffer layer on a sapphire substrate, a Zn 1-x Mg x O layer Wurz blende structure composition of up to about x = 0.5 thereon it can be formed. しかし、極性制御した結晶性の良いZn 1−x Mg O層を作製するためにはx≦0.3に制限される。 However, in order to produce a good crystallinity Zn 1-x Mg x O layer was polarity control is limited to x ≦ 0.3.

(2)極性を制御したZnOバッファー層120上に、陽イオン極性となるようにGaN等の窒化物バッファー層130を、低温(例えば、1000℃以下)で成長させる(図1(a)参照)。 (2) on the ZnO buffer layer 120 having a controlled polarity, a nitride buffer layer 130 of GaN and the like so that the cationic polarity, low temperatures (e.g., 1000 ° C. or less) is grown (see FIG. 1 (a)) . このGaN等の窒化物バッファー層130は、ZnO層120の保護膜ならびにZnO/窒化物界面の相互拡散抑制膜として働くために作製する。 The GaN like nitride buffer layer 130 is fabricated to serve as mutual diffusion suppressing film of the protective film and ZnO / nitride interface of the ZnO layer 120.
なお、例えば、GaNの場合には600 C〜900 Cであり、AlNの場合1000 Cである。 Incidentally, for example, in the case of GaN is 600 O C~900 O C, which is the case of AlN 1000 O C.
陽イオン極性(GaNの場合はGa極性)とするには、たとえばZn極性ZnOバッファー層120に対しては、成長直前からZnを照射して、その後にGa分子線とNプラズマを同時に照射することで、陽イオン極性の窒化物(Ga極性GaN)が成長する。 To The (Ga polarity in the case of GaN) cationic polarity, for example, for the Zn-polar ZnO buffer layer 120, by irradiating the Zn from the growth immediately before, then irradiating the Ga molecular beam and N plasma simultaneously in, nitrides cation polarity (Ga polarity GaN) is grown. O極性ZnOバッファーの場合は、例えばNプラズマを照射することで反転対称中心を持つZn 結晶層が形成され、その上に成長したGaNバッファー層130はGa極性となる。 For O-polarity ZnO buffer, such as Zn 3 N 2 crystal layer having a reversal symmetry center by irradiating N plasma is formed, GaN buffer layer 130 grown thereon becomes Ga polarity. もちろん同様に反転対称中心を持つMg を結晶層を形成してもGa極性となる。 Of course the Mg 3 N 2 with similar inverted symmetry center to form a crystalline layer becomes Ga polarity. つまり、反転対称中心を持つ結晶層をO極性ZnO層120上に成長することで、その上の例えばGaNバッファー層130はGa極性となる。 That is, by growing a crystal layer having inversion symmetry centered on O-polarity ZnO layer 120, GaN buffer layer 130 for example thereon is the Ga polarity. 窒化物バッファー層130の厚さは100nm〜10μmとするとよい。 The thickness of the nitride buffer layer 130 or equal to 100 nm to 10 m.
上述では、窒化物バッファー層130として、GaNのバッファー層で例として説明したが、GaNと同様な結晶構造と近い格子定数を持つ窒化物半導体であるAl Ga 1−x N(0≦x≦1),AlN、Al Ga 1−x−y In N(0≦x≦1、0≦y≦1、0.7≦x+y≦1)単結晶薄膜あるいはこれらの組み合わせでバッファー層を形成してもよい。 In the above, as the nitride buffer layer 130 has been described as an example in the GaN buffer layer, Al x Ga 1-x N (0 ≦ x ≦ a nitride semiconductor having the same crystal structure as close to the lattice constant of GaN 1), AlN, Al x Ga 1-x-y in y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0.7 ≦ x + y ≦ 1) buffer layer is formed of a single crystal thin film or a combination thereof it may be.
これらの窒化物バッファー層の形成には、例えば、上述のZnO層120と同様に、MBE法(Molecular Beam Epitaxy:分子線気相成長法)を用いるとよい。 The formation of these nitride buffer layer, for example, similarly to the ZnO layer 120 described above, MBE method (Molecular Beam Epitaxy: molecular beam vapor deposition) may be used to.
ここまでMBE法を用いるのは、ZnO/GaN界面拡散を最小限に抑え、極性の制御された窒化物バッファー層を最終的に得るためには、低温成長と極性制御が必要不可欠であるためである。 Far to use the MBE method minimizes the ZnO / GaN interface diffusion, in order to obtain a nitride buffer layer controlled polarity finally is because it is essential low temperature growth and polarity control is there. また、後で説明しているように、窒化物バッファー層形成後にHVPE法を用いて、最初に比較的低い温度で窒化物層を形成しているので、その温度制御を容易に行うためである。 Further, as described later, with reference to the HVPE method after the nitride buffer layer is formed, since the first to form a nitride layer at relatively low temperatures, are for performing the temperature control easily .

(3)HVPE法(Hydride Vapor Phase Epitaxy:ハイドライド気相成長法)の初期状態で、N あるいはアルゴンガス等の不活性ガス雰囲気下で所定の温度まで昇温し、次いでNH とHClを導入して窒化物付バッファー層130上に、通常の結晶成長温度より比較的低い基板温度(例えば、700℃〜900℃)、GaN等の窒化物層140を成長させる(図1(b))。 (3) HVPE method: in the initial state of (Hydride Vapor Phase Epitaxy hydride vapor phase epitaxy), heated to a predetermined temperature in an inert gas atmosphere such as N 2 or argon gas, and then introducing NH 3 and HCl on the nitride with the buffer layer 130 and a relatively low substrate temperature than the normal crystal growth temperature (e.g., 700 ° C. to 900 ° C.), growing a nitride layer 140 such as GaN (Figure 1 (b)). ここで、窒化物層がGaNの場合、900℃以上では、NH が少ない状況では窒化物は熱分解されるためであり、また、700℃以下では窒化物の成長速度は極端に減少するからである。 Here, if the nitride layer is GaN, the 900 ° C. or higher, nitrides with NH 3 is small situation is for the pyrolysis, also, since at 700 ° C. or less growth rate of the nitride is extremely reduced it is.
なお、AlNの場合には、基板表面での素反応過程としてAlCl とNH の反応を用いているため、1000℃〜1100℃で窒化物層140を形成することが可能である。 In the case of AlN is, the use of a reaction between AlCl 3 and NH 3 as elementary reaction process at the substrate surface, it is possible to form a nitride layer 140 at 1000 ° C. C. to 1100 ° C.. なお、GaNの成長での基板における素反応過程にはGaClとNH の反応を用いている。 Note that using the reaction of GaCl and NH 3 in the elementary reaction process in the substrate in the growth of GaN.
窒化物層140の厚さは80ミクロン厚〜200ミクロン厚とするとよい。 The thickness of the nitride layer 140 or equal to the thickness 200 microns thick 80 microns. ZnO膜120は窒化物層140の成長中に、NH とHClにより化学エッチされ、その場で(in situ)リフトオフする(図1(b)〜(c))。 ZnO film 120 during the growth of the nitride layer 140, the NH 3 and HCl is chemically etched in situ (in situ) is lifted off (FIG. 1 (b) ~ (c) ).
ここで、窒化物層140として、GaN以外には、GaNと同様にHClとNH を用いてHVPE法で成長させることができる、Al Ga 1−x N(0≦x≦1),AlN、Al Ga 1−x−y In N(0≦x≦1、0≦y≦1、0≦x+y≦1)がある。 Here, as the nitride layer 140, other than GaN may be grown by HVPE with HCl and NH 3 as with GaN, Al x Ga 1-x N (0 ≦ x ≦ 1), AlN , there is a Al x Ga 1-x-y In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1).
なお、当該窒化物層の厚さが80μm以上の厚さであれば、以下に述べる(4)のプロセスで、クラックの無い窒化物厚膜を成長することができる。 Incidentally, if the thickness of the thickness of more than 80μm of the nitride layer, the process of described below (4), can be grown without nitride thick film cracks.
(4)次いで、前の段階より高い基板温度(例えば900℃〜1500℃)でのHVPE法による窒化物成長を行うことにより、自立した窒化物厚膜(100μm以上)150が作製できる。 (4) Then, by performing a nitride growth by the HVPE method in the previous step higher than the substrate temperature (e.g. 900 ° C. to 1500 ° C.), freestanding nitride thick film (100 [mu] m or more) 150 can be manufactured. HVPE法で、前段より高温で窒化物厚膜を成長する。 In the HVPE method to grow a nitride thick film at a temperature higher than the preceding stage. 成長温度はGaNでは1000°〜1100℃、AlNでは1100°〜1500℃である。 The growth temperature in GaN 1000 ° ~1100 ℃, is the AlN 1100 ° ~1500 ℃. この窒化物厚膜150は、比較的高い温度で成長するために高品質であり、またin-situリフトオフのために残留歪が殆ど無い。 The nitride thick film 150 is a high quality in order to grow at relatively high temperatures, also almost no residual strain for in-situ lift-off. また反りは極めて小さく、クラックは少ない(曲率半径10m以上)(図1(d)参照)。 The warpage is extremely small, cracks less (or more radii of curvature 10 m) (see FIG. 1 (d)).

従来技術では、熱膨張係数の差に起因する残留歪、さらには基板の反りを回避することができなかった。 In the prior art, the residual strain caused by the difference in the thermal expansion coefficient, can not be further avoids warping of the substrate. それに対して、本発明は、(A)ZnOバッファー層120をリフトオフさせつつ窒化物層140を形成する工程と、(B)リフトオフした後、窒化物層140上に窒化物厚膜層150を厚膜成長させる工程を有している。 In contrast, the present invention, (A) while lifted off ZnO buffer layer 120 and forming a nitride layer 140, after (B) lifted off, the thickness of the nitride thick film layer 150 over the nitride layer 140 and a step of film growth. このため、高温成長した窒化物厚膜層150は、本質的にホモエピ成長となるために、残留歪の原因となる熱膨張係数の違いによる歪と反りは発生しない。 Therefore, nitride thick film layer 150 having a high temperature growth to become essentially Homoepi growth, distortion and warping due to the thermal expansion coefficient difference causes residual strain does not occur. クラック発生も無い。 There is no cracking. すなわち、高温窒化物バッファー層140を成長中に残留歪が生じるが、ZnOバッファー層がエッチングされてその上の窒化物厚膜150の成長はホモエピタキシとなるため、熱膨張係数差に起因するための残留歪は小さく、反りの小さい窒化物層がHVPE高温成長で可能になる。 That is, the residual strain during the growth of the high-temperature nitride buffer layer 140 occurs, since the ZnO buffer layer is the growth of nitride thick film 150 thereon is etched homoepitaxy, since due to the thermal expansion coefficient difference residual strain is small and small warpage nitride layer is enabled by the HVPE high temperature growth of.
上述のような反りとクラックが無いために、窒化物厚膜150作製後の工程が殆ど不要となり、基板作製工程の簡便化のために、基板作製の歩留まりが大幅に上昇し、また作製コストも減少するために、安価な窒化物半導体基板の供給が可能になる。 For warp and crack as described above is not, the steps of the nitride thick film 150 after fabrication becomes almost unnecessary, for convenience of the substrate manufacturing process, the yield of substrate production is increased significantly, also manufacturing cost to decrease, allowing supply of inexpensive nitride semiconductor substrate.

実施例の自立GaN基板の製造方法及び作製された自立GaN基板を、図2〜図9を用いて、詳しく説明する。 The manufacturing method and fabricated freestanding GaN substrate of freestanding GaN substrate of Example, with reference to FIGS. 2-9 will be described in detail. 図2は実施例のプロセスの図、図3はHVPE成長での温度と時間との関係を示すグラフである。 Figure 2 is diagram of the process of Example, and FIG. 3 is a graph showing the relationship between temperature and time in the HVPE growth. 図4は、図2の各ステップにおけるGaN膜の表面と断面のSEM写真である。 Figure 4 is a SEM photograph of the surface and cross-section of the GaN film at each step of FIG. 図5は原子間力顕微鏡(AFM)による自立GaN基板の表面モフォロジーを示す写真である。 Figure 5 is a photograph showing the surface morphology of the freestanding GaN substrate by an atomic force microscope (AFM). 図6はX線回析をした結果を示す。 Figure 6 shows the results of the X-ray diffraction. 図7はフォトルミネッセンス(PL)スペクトルのグラフである。 Figure 7 is a graph of the photoluminescence (PL) spectra. 図8は、自立GaN基板の側面を顕微PLで評価した結果である。 Figure 8 shows the result of a side surface of the freestanding GaN substrate was evaluated by microscopic PL. 図9はin−situリフトオフした自立GaN基板の(002)逆格子空間マッピングを示す図である。 Figure 9 is a diagram showing a (002) reciprocal space maps of freestanding GaN substrate was in-situ lift-off.

図2は自立GaN基板作製のためのプロセスを示す。 Figure 2 illustrates a process for the free-standing GaN substrate manufactured. 図1と対応するものには同じ符号を付している。 It is denoted by the same reference numerals to those corresponding to FIG.
まず、200nm厚の極性を制御したZnO薄膜120をサファイヤ基板110上に酸素プラズマ援用MBE法で成長した。 First, ZnO thin films were grown 120 controls the polarity of 200nm thick on a sapphire substrate 110 with oxygen plasma assisted MBE method. 成長温度は400〜1100 Cであった。 Growth temperature was 400~1100 O C. ここで、MgOバッファーを用いて成長した。 Here, it is grown using a MgO buffer. MgOバッファー層の厚さを3nm以下にするとO極性ZnOが成長し、3nm以上にするとZn極性ZnOが成長する。 O polarity ZnO grow when the thickness of the MgO buffer layer 3nm or less, Zn polarity ZnO grows when more than 3nm.
次いでZnO膜120上に1μm厚のGa極性GaNバッファー層130をプラズマ援用MBE法で積層した(図2(a)参照)。 Then the Ga-polar GaN buffer layer 130 of 1μm thickness on the ZnO film 120 laminated in the plasma assisted MBE method (see FIG. 2 (a)). 成長温度は600〜900 Cであった。 Growth temperature was 600~900 O C.

次いで、このGaN/ZnO/サファイヤ・テンプレイト上にGaN層140をHVPE法により700〜900 Cで成長させる。 Then, by HVPE GaN layers 140 to the GaN / ZnO / sapphire templates on site grown at 700 to 900 O C. このときの温度と時間との関係を図3に示す。 It shows the relationship between temperature and time in this case in FIG. 図3の例では900 Cで成長している。 In the example of FIG. 3 are grown at 900 O C. HVPE成長では、HClガスを流して金属ガリウムと反応させてGaClを生成する。 The HVPE growth, by flowing HCl gas is reacted with metallic gallium to produce a GaCl by. このGaClガスが基板まで輸送されてNH と反応してGaNを基板上に成長させる。 The GaCl gas to grow a GaN reacts with NH 3 is transported to the substrate on the substrate. ZnO層はNH あるいは未反応のHClガスによってエッチングされる(図2(b)参照)。 ZnO layer is etched by the HCl gas of the NH 3 or the unreacted (see Figure 2 (b)).
成長中の流量について、水素は1−10リットル/min、NH は0.3−5リットル/min、HClは10−200cc/minであった。 The flow rate during the growth, hydrogen 1-10 liters / min, NH 3 is 0.3-5 liters / min, HCl was 10-200cc / min. 成長速度は10−200μm/hrであった。 The growth rate was 10-200μm / hr.
望ましくは、成長温度が850〜900 Cで水素が2.5−4リットル/min,NH が0.5−2リットル/min,HClが20−100cc/minであった。 Desirably, hydrogen growth temperature is 850 to 900 O C is 2.5-4 liters / min, NH 3 is 0.5-2 liters / min, HCl was 20-100cc / min.

ここで、HVPE成長の初期温度は700°〜900℃である。 Here, the initial temperature of the HVPE growth is 700 ° to 900 ° C.. 900℃以上では、NH が少ない状況ではGaNは熱分解されるためである。 The 900 ° C. or higher, GaN is to be thermally decomposed at low circumstances NH 3. また、700℃以下ではGaNの成長速度は極端に減少するからである。 Further, the 700 ° C. or less because the growth rate of GaN decreases extremely. 雰囲気下で所定の温度(900℃)まで昇温した。 N was heated to a predetermined temperature (900 ° C.) under 2 atmosphere.
室温から900℃まで昇温するときの窒素の流量は1−15リットル/minであった。 Nitrogen flow rate when the temperature was raised to 900 ° C. from room temperature was 1-15 liters / min. 望ましくは2−10リットル/minである。 Desirably 2-10 liters / min.
次いでNH とHClを導入してGaN層を成長させる。 Then a GaN layer is grown by introducing NH 3 and HCl.
図2(b)に示したin−situエッチング速度は、この第1段階での基板温度、NH 流量、HClガス流用で決定される。 In-situ etching rate shown in FIG. 2 (b), the substrate temperature in the first stage, NH 3 flow rate is determined by the HCl gas flow.
上述の望ましい条件では、ZnOのエッチング速度は大よそ1−10μm/秒である。 In the preferred conditions described above, the etching rate of ZnO is roughly 1-10 .mu.m / sec.
第1段階で成長したGaN高温バッファー層140は900℃で成長し、100ミクロン以上の厚さであった。 GaN high temperature buffer layer 140 grown in the first stage is grown at 900 ° C., it had a thickness of 100 microns or more. この成長過程でサファイヤ基板とGaN層の間にあるZnO層は、図2(c)に模式的に示すように完全にエッチングされた。 ZnO layer between the sapphire substrate and the GaN layer in this growth process was completely etched as shown schematically in Figure 2 (c).
In−situリフトオフでは、GaN層成長とZnOエッチングが同時に起きるために、第1段階での成長温度、NH とHClのガス流量が極めて重要である。 The In-situ lift-off, in order GaN layer growth and ZnO etching occurs at the same time, the growth temperature in the first stage, a gas flow rate of NH 3 and HCl is very important. ZnOバッファーのエッチングは試料の端面から始まるため、GaN層の厚さが充分厚いことが重要である。 Etching the ZnO buffer for starting from the end face of the sample, it is important that the thickness of the GaN layer is sufficiently thick. したがって、第1段階でのGaN高温バッファー層の成長膜厚は80μm以上必要であるが、望ましくは100μm以上あればよい。 Therefore, although the growth film thickness of GaN high temperature buffer layer in the first stage must be at least 80 [mu] m, preferably it suffices than 100 [mu] m.

第2段階のGaN厚膜成長は、上記のin−situリフトオフされたGaN層(900℃で成長した)上に1040℃で成長した(図2(d))。 GaN thick film growth of the second stage, was grown at 1040 ° C. on in-situ lift-off has been GaN layer of the (grown at 900 ° C.) (Figure 2 (d)). 900℃から1040℃へ温度を増加する過程では、HClガスの供給は停止する。 In the process of increasing the temperature from 900 ° C. to 1040 ° C., the supply of HCl gas stops. この1040℃での成長では高品質GaN厚膜の成長が可能である。 It is possible to grow a high quality GaN thick film is grown at the 1040 ° C..
成長中のガスの流量について、水素は1−10リットル/min、NH は0.3−5リットル/min、HClは10−200cc/minであった。 The flow rate of the gas in the growth, hydrogen 1-10 liters / min, NH 3 is 0.3-5 liters / min, HCl was 10-200cc / min. 成長速度は10−200μm/hrであった。 The growth rate was 10-200μm / hr. 望ましくは水素が2.5−4リットル/min,NH3が0.5−2リットル/min,HClが20−100cc/minであった。 Preferably hydrogen is 2.5-4 liters / min, NH3 is 0.5-2 liters / min, HCl was 20-100cc / min.

GaN/ZnOヘテロ構造(図2のGaN層130/ZnO120)は、c面サファイヤ基板110上にプラズマ援用MBE法で成長した。 GaN / ZnO heterostructure (GaN layer 130 / ZnO120 in FIG. 2) was grown in a plasma assisted MBE method on c-plane sapphire substrate 110. このZnO/GaNテンプレイト上にGaN層140,150をHVPE法で成長する。 The GaN layer 140 and 150 is grown by HVPE on the ZnO / GaN template site. 250ミクロン厚以上のGaNをこのテンプレイト上に2段階成長法で成長させる。 250 microns thickness or more GaN is grown in a two-step growth method on the template site.

図4は成長の各ステップにおけるGaNのSEMの写真である。 Figure 4 is a photograph of the GaN SEM at each step of the growth. 図4(a)、(b)、(c)はそれぞれ900℃で成長したGaN層140の表面と断面SEM写真である。 FIG. 4 (a), the surface and cross-sectional SEM photograph of the GaN layer 140 grown on (b), (c) is 900 ° C., respectively. 図4(d)、(e)、(f)は900℃で成長したGaN層上に1040℃で成長した、自立GaN厚膜の表面、断面、裏面のSEM写真である。 Figure 4 (d), (e), (f) were grown at 1040 ° C. on a GaN layer grown at 900 ° C., the surface of the freestanding GaN thick film section, an SEM photograph of the back surface.

図4(a)は数ミクロンのグレインが現れているが、図4(c)に示すように各グレインには原子層ステップとテラスが観察される。 FIGS. 4 (a) is a few microns of grains has appeared, atomic layer steps and terraces is observed in the grain as shown in FIG. 4 (c). 自立GaN基板はクラックを生じることなく成長できる。 Freestanding GaN substrate can grow without causing cracks. これは、900℃でGaN層140の成長中にZnOバッファー層120がエッチングされたために、残留歪が極めて減少したためである。 This is because the ZnO buffer layer 120 during the growth of the GaN layer 140 is etched at 900 ° C., because the residual strain is extremely reduced.

2段階成長による250ミクロン厚の自立GaN基板の表面は鏡面である(図4(d))。 250 micron surface of freestanding GaN substrate with a thickness by two step growth are mirror (FIG. 4 (d)). 図4(e)では、900℃成長GaN層140と1040℃成長GaN厚膜150の界面が観察される。 In FIG. 4 (e), 900 ℃ interface growth GaN layer 140 and 1040 ° C. grown GaN thick film 150 is observed. 図4(f)に示すように、裏面はクラックが散見されるが、表面にはクラックが観察されていない。 As shown in FIG. 4 (f), the back surface is cracked is scattered, the surface not crack observed. これは、900℃GaN層140の成長と同時に行なわれるZnO層120のエッチングの進行と共にZnO/GaN界面にクラックが発生するものの、GaN層140の成長と横方向成長によってクラックが埋められるために、裏面に発生したクラックはGaN層140の形成途中で消滅してしまうため、高温成長によるGaN層150の表面側ではクラックが観察されない。 This, although cracks occur in the ZnO / GaN interface with the progress of etching of the ZnO layer 120 are performed simultaneously with the growth of 900 ° C. GaN layer 140, in order to crack is filled by the growth and lateral growth of the GaN layer 140, since the crack generated in the back side disappears in the middle of forming the GaN layer 140, cracks are not observed on the surface side of the GaN layer 150 due to high temperature growth.

ZnOバッファー層120のエッチングは試料の端面から始まる。 Etching the ZnO buffer layer 120 starts from the end surface of the sample. その結果、裏面の端面付近のクラック密度は中心部分よりも多くなっている。 As a result, crack density in the vicinity of the end face of the rear surface is made larger than the central portion. クラックが第1段階の900℃成長で起きるものの、成長の進行と共にクラックが消滅することは上述の断面SEM観察で確認している。 Although crack occurs at 900 ° C. Growth of the first stage, the cracks disappear with the progress of growth has been confirmed in the above cross-sectional SEM observation. すなわち、図4(e)に示すように、自立GaN基板を貫通しているクラックは観察されていない。 That is, as shown in FIG. 4 (e), the crack extending through freestanding GaN substrate has not been observed.

図5(a)、(b)は、原子間力顕微鏡(AFM)で観察した自立GaN基板の表面モフォロジーである(a:5μm×5μm;b:0.5μm×0.5 μmサイズ)。 Figure 5 (a), (b) is a surface morphology of the freestanding GaN substrate observed by atomic force microscope (AFM) (a: 5μm × 5μm; b: 0.5μm × 0.5 μm size). 表面は、原子レベルで平坦なモフォロジーを示し、rmsラフネスは、図5(a)で0.46nm、図5(b)で0.11nmである。 Surface, showed a flat morphology atomically, rms roughness is 0.11 nm 0.46 nm, in FIG. 5 (b) in FIG. 5 (a). 図5(b)では、原子レベルでのステップとテラスが観察されている。 In FIG. 5 (b), steps and terraces at the atomic level has been observed. 900℃成長GaN層140は粗い表面であるが、1040℃成長のGaN厚膜150で表面平坦性が回復することが分かる。 Although 900 ° C. growth GaN layer 140 is a rough surface, it can be seen that recovers surface flatness of GaN thick film 150 of 1040 ° C. growth.

X線回折を2θ−ωスキャンで測定して、自立GaN基板の格子定数を評価した結果を図6に示す。 The X-ray diffraction was measured in 2 [Theta]-omega scans, Figure 6 shows the result of evaluating the lattice constants of the freestanding GaN substrate. 図6(a)に示している(10−10)回折からa軸格子定数を求め、図6(b)に示す(0002),(0004),(0006)回析からc軸格子定数を求めた。 Seeking a-axis lattice constant from that (10-10) diffraction shown in FIG. 6 (a), shown in FIG. 6 (b) (0002), (0004), determined the c-axis lattice constant from (0006) diffraction It was. (0002)回折からは、表面近傍10μm程度の厚さの格子定数が求まり、(0004)回折では表面から20μm、(0006)回折では表面から30μmの格子定数が求まる。 (0002) from the diffraction Motomari lattice constant of about the near-surface 10μm thick, (0004) 20 [mu] m from the surface by diffraction, (0006) is determined lattice constant of 30μm from the surface by diffraction. 測定した格子定数は、図6(a)、(b)に示すように、a軸で3.189Å、c軸で5.185Åであった。 The measured lattice constant, as shown in FIG. 6 (a), (b), was 5.185Å in the a-axis 3.189 Å, and c-axis. これらの値は、これまでに報告されている自立GaN基板の値と同じであり、実施例における自立GaN基板が完全に歪緩和されていることを示している。 These values ​​are the same as the value of free-standing GaN substrates that have been reported so far, it shows that the free-standing GaN substrate in Example are fully strain-relaxed.

10Kでのフォトルミネッセンス(PL)スペクトルを図7(a)に示す。 The photoluminescence (PL) spectrum at 10K shown in Figure 7 (a). 自立GaN基板の成長面(表面)を測定した。 Growth surface of the freestanding GaN substrate (surface) were measured. ドナー束縛励起子(D X)が3.472eVが支配的である。 Donor bound exciton (D 0 X) is dominant 3.472EV. 3.265eVにドナーアクセプター対(DAP)発光が観測されている。 Donor-acceptor pair (DAP) emission is observed 3.265EV. 3.172eVの発光はDAP発光の1フォノンサイドバンドである。 Emission of 3.172eV is one phonon side band of the DAP luminescence. 2.0eV〜3.0eVで深い準位からの発光は観測されていない。 Light emission from a deep level in 2.0eV~3.0eV has not been observed. 図7(b)は、図7(a)のバンド端近辺の発光スペクトルの詳細である。 7 (b) is a detailed emission spectrum near the band edge in FIG. 7 (a). 図7(b)に示すように、3.4715eVにD X発光が現われ、3.4791eVに自由励起子発光(FX )が観測される。 As shown in FIG. 7 (b), D 0 X emission appears to 3.4715EV, free exciton emission (FX A) is observed 3.4791EV. 半値幅はそれぞれ4.8meVと2.5meVと鋭く、残留歪が小さいことを示す。 FWHM sharply the 4.8meV and 2.5meV respectively, indicating that the residual strain is small. X発光線の位置はバルクのGaNのD X発光のエネルギー(3.4712eV)、ホモエピタキシGaN層からのD X発光線の位置(3.4709eVと3.4718eV)や自立GaN基板からの発光線(3.4720eV,3.4710eV±2meV)と同位置である。 D 0 position of the X emission line is bulk GaN of D 0 X emission energy (3.4712eV), the position of the D 0 X emission lines from homoepitaxy GaN layer (3.4709EV and 3.4718EV) or free-standing GaN substrates emission lines from (3.4720eV, 3.4710eV ± 2meV) is the same position. X線回折ならびにPL測定結果は、GaN厚膜層中の残留歪がほとんど無いことを示している。 X-ray diffraction and PL measurement results show that the residual strain of the GaN thick film layer is hardly.

図8は、自立GaN基板の側面を77Kでの顕微PLで評価した結果を示す図である。 Figure 8 is a diagram showing a result of a side surface of the freestanding GaN substrate was evaluated by microscopic PL at 77K. 顕微PLで観察している位置の定義をグラフ内の挿図に示す。 The definition of the position being observed by microscopic PL shown in inset in the graph. その挿図に示すように、MBE成長GaN層130とZnO層120の界面(即ち自立GaN基板の裏面)を原点として、成長方向の厚さを示しており、最表面は250μmとなる。 As shown in the inset, as the origin the interface MBE grown GaN layer 130 and the ZnO layer 120 (i.e., the back surface of the freestanding GaN substrate), shows the growth direction thickness, the outermost surface becomes 250 [mu] m. 50μmの位置から10μm刻みで170μmまで顕微PL測定を行った。 Was microscopic PL measurement from the position of 50μm in 10μm increments of up to 170μm. 顕微PLの位置分解能は1μm径以下である。 Position resolution of the microscopic PL is under 1μm diameter or less. 900℃GaN層140と1040℃成長GaN厚膜層150の間の界面付近は数ミクロン刻みで測定した。 Near the interface between the 900 ° C. GaN layer 140 and 1040 ° C. Growth GaN thick film layer 150 was measured at intervals of a few microns. 表面あるいは裏面から数十μmの領域は、試料を切断する時の損傷が顕著なために測定していない。 Several tens μm in the region from the surface or back surface, damage when cutting the sample is not measured for remarkable. 1040℃成長GaN厚膜層150の上半分の層のPLスペクトルは、図8に示すように、A自由励起子(FX :3.4763eV)、B自由励起子(FX :3.4815eV)、ドナー束縛励起子(D X:3.4705eV)が支配的である。 1040 ° C. PL spectra of half of the layer on the grown GaN thick film layer 150, as shown in FIG. 8, A free exciton (FX A: 3.4763eV), B free excitons (FX B: 3.4815eV) , donor bound exciton (D 0 X: 3.4705eV) is dominant. バルクGaNのA励起子の77Kでの発光エネルギーは3.475eVと報告されている。 Emitting energy at 77K of a bulk GaN of A exciton is reported to 3.475EV. この値は、測定値とほぼ一致しており、1040℃成長GaN層150の上半分は、ほぼ格子歪が緩和していることがわかる。 This value is measured and is almost the same, the upper half of 1040 ° C. growth GaN layer 150, it can be seen that substantially lattice strain is relaxed. これに対して下半分は、Znアクセプターの束縛励起子(A X)と思われる3.453eV付近の幅広い発光が支配的である。 Lower half contrast, wide emission is dominant in the vicinity 3.453eV you think that the Zn acceptor bound exciton (A 0 X). ZnはZnOからの拡散によるものと考えられるが、このZnアクセプター励起子発光は界面から120ミクロンではほとんど観察されず、裏面(ZnOとの界面)から120ミクロンではZn拡散の影響は無いことがわかる。 Zn is considered to be due to diffusion from ZnO, the Zn acceptor exciton emission is hardly observed in the 120 microns from the interface, it can be seen that there is no influence of the Zn diffusion is 120 microns from the back surface (the interface with the ZnO) . すなわち、結晶性の悪い900℃GaN層140ではZn拡散の影響が見られるが、結晶性の良い1040℃成長GaN厚膜層150ではZn拡散は抑制されていることを示している。 That is, the influence of poor crystallinity 900 ° C. GaN layer 140 in the Zn diffusion is observed, but good crystallinity 1040 ° C. grown GaN thick film layer 150 in the Zn diffusion indicates that it is suppressed.

図9は、in−situリフトオフした自立GaN基板の(0002)逆格子空間マッピングである。 9 (0002) of the freestanding GaN substrate was in-situ lift-off is a reciprocal lattice space mapping. 図9では、オメガ・スキャンに対して重ピークが観察されるが、これは結晶中にc軸が微小角だけ傾いたドメインが含まれていることを示す。 9, although the heavy peak is observed for omega-scan, which indicates that it contains domains that c-axis in the crystal is inclined by a small angle. これは、成長初期段階で微小クラックが生じ、そのクラックが横方向成長で埋められる時に微小角だけ傾いたドメインが形成されるためであろう。 This micro cracks at the initial growth stage, probably because small angle inclined by domains are formed when the crack is filled with the lateral growth. X線回折半値幅はオメガ・スキャンでは300−450arcsecであり、表面付近での微傾斜ドメインの影響があるが、ω−2θスキャンでは50arcsecであり、格子歪の揺らぎの非常に小さい良質の結晶が成長していることがわかる。 X-ray diffraction half width is 300-450arcsec in omega-scan, but there is the influence of the fine inclination domain in the vicinity of the surface, is a 50arcsec in the ω-2θ scan, is very small high-quality crystals of the fluctuation of the lattice strain it can be seen that the growth.
なお、上述の実施例では、自立GaN基板の作製方法を説明したが、この分野の専門家であれば、この作製方法を他の窒化物(Al Ga 1−x N(0≦x≦1),AlN、Al Ga 1−x−y In N(0≦x≦1、0≦y≦0.3、0≦x+y≦1)に適用することは容易にできる。 In the above embodiment has been described a method for manufacturing a freestanding GaN substrate, one skilled in the art, other nitrides this manufacturing method (Al x Ga 1-x N (0 ≦ x ≦ 1 ), applying AlN, the Al x Ga 1-x-y in y N (0 ≦ x ≦ 1,0 ≦ y ≦ 0.3,0 ≦ x + y ≦ 1) can be facilitated.
また、上記の例では、極性を制御したZnO層を用いたが、より広くは、ZnO層の代わりに極性を制御したZn 1−x Mg O層(0≦x≦0.3)を用いても良い。 Further, in the above example, was used a ZnO layer having a controlled polarity, more broadly, Zn 1-x Mg x O layer having a controlled polarity instead of ZnO layer (0 ≦ x ≦ 0.3) using and it may be.

本発明の実施形態の自立GaN基板の製造方法の概略を示す図である。 The outline of the manufacturing method of the freestanding GaN substrate of Embodiment of the present invention. FIG. 実施例における自立GaN基板の製造方法を示す図である。 It is a diagram showing a method of manufacturing a freestanding GaN substrate in Example. HVPE法によるGaN層の成長及びリフトオフ過程の温度と時間との関係を示す図である。 It is a graph showing the relationship between the temperature and time of growth and liftoff process of GaN layer by HVPE method. 図2の各ステップにおけるGaN層の表面と断面のSEM写真である。 Is a SEM photograph of the surface and cross-section of the GaN layer at each step of FIG. 原子間力顕微鏡(AFM)による自立GaN基板の表面モフォロジーを示す写真である。 Is a photograph showing the surface morphology of the freestanding GaN substrate by an atomic force microscope (AFM). 自立GaN基板のX線回析をした結果を示す図である。 It is a diagram showing a result of X-ray diffraction of the freestanding GaN substrate. 自立GaN基板のフォトルミネッセンス(PL)スペクトルのグラフである。 It is a photoluminescence (PL) graph of the spectrum of freestanding GaN substrate. 自立GaN基板の側面を顕微PLで評価した結果を示す図である。 The side surface of the freestanding GaN substrate is a diagram showing the results of evaluation by microscopic PL. in−situリフトオフした自立GaN基板の(0002)逆格子空間マッピングを示す図である。 in-situ lift-off the freestanding GaN substrate (0002) is a diagram showing a reciprocal lattice space mapping.

Claims (6)

  1. 基板上に極性を制御して、Zn 1−x Mg O層(0≦x≦0.3)を形成し、 By controlling the polarity on the substrate, Zn 1-x Mg x O layer (0 ≦ x ≦ 0.3) formed,
    該Zn 1−x Mg O層(0≦x≦0.3)上に、陽イオン極性となるように窒化物バッファー層を形成し、 The Zn 1-x Mg x O layer (0 ≦ x ≦ 0.3) on, so that the cation polarity to form a nitride buffer layer,
    次いで、HVPE法で窒化物層を成長するとともに、前記Zn 1−x Mg O層(0≦x≦0.3)層をガスによる化学反応でエッチングして窒化物層をリフトオフし、 Then, while growing a nitride layer by HVPE, the Zn 1-x Mg x O layer (0 ≦ x ≦ 0.3) layer is lifted off the nitride layer is etched by chemical reaction with a gas,
    HVPE法成長の該窒化物層上に、HVPE成長該窒化物層の成長時より成長温度を上げて、HVPE法により窒化物厚膜を成長することを特徴とする自立窒化物基板の製造方法。 On the nitride layer of the HVPE method growth, by increasing the growth temperature than the growth of the HVPE growth the nitride layer, the manufacturing method of the freestanding nitride substrate, which comprises growing the nitride thick film by HVPE.
  2. 請求項1に記載の自立窒化物基板の製造方法において、 The method of manufacturing a freestanding nitride substrate according to claim 1,
    HVPE法で前記窒化物層を形成する前に、基板温度を室温から所定温度まで昇温するとき、不活性ガス中で昇温することを特徴とする自立窒化物基板の製造方法。 Before forming the nitride layer by HVPE, when the substrate temperature is raised from room temperature to a predetermined temperature, method for producing self-supporting nitride substrate, characterized by heating in an inert gas.
  3. 請求項1又は2に記載の自立窒化物基板の製造方法において、 The method of manufacturing a freestanding nitride substrate according to claim 1 or 2,
    前記窒化物バッファー層の窒化物は、GaN,AlN,Al Ga 1−x N(0≦x≦1)あるいはAl Ga 1−x−y In N(0≦x≦1、0≦y≦1、0≦x+y≦1)あるいはこれらの組み合わせであることを特徴とする自立窒化物基板の製造方法。 Nitrides of the nitride buffer layer, GaN, AlN, Al x Ga 1-x N (0 ≦ x ≦ 1) or Al x Ga 1-x-y In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) or the manufacturing method of the freestanding nitride substrate, which is a combination thereof.
  4. 請求項1〜3のいずれかに記載の自立窒化物基板の製造方法において、 The method of manufacturing a freestanding nitride substrate according to any one of claims 1 to 3,
    前記窒化物層及び窒化物厚膜は、GaN,AlN、Al Ga 1−x N(0≦x≦1)、あるいはAl Ga 1−x−y In N(0≦x≦1、0≦y≦1、0≦x+y≦1)であることを特徴とする自立窒化物基板の製造方法。 The nitride layer and nitride thick film, GaN, AlN, Al x Ga 1-x N (0 ≦ x ≦ 1), or Al x Ga 1-x-y In y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) method for producing a self-supporting nitride substrate, which is a.
  5. 請求項1〜4記載の自立窒化物基板の製造方法において、前記窒化物層の厚さが80ミクロン以上であることを特徴とする自立窒化物基板の製造方法。 The method of manufacturing a freestanding nitride substrate of claim 1, wherein, the production method of the freestanding nitride substrate, wherein the thickness of the nitride layer is 80 microns or more.
  6. 基板上に、MBE法で極性を制御して、ZnO層を形成し、 On a substrate, by controlling the polarity by MBE to form a ZnO layer,
    該ZnO層上に、MBE法でGa極性となるようにGaNバッファー層を形成し、 On the ZnO layer to form a GaN buffer layer such that the Ga polarity by the MBE method,
    HVPE法で、該GaNバッファー層上に、700°から900℃で、GaN層を成長するとともに、前記ZnO層をガスによる化学反応でエッチングして、前記GaN層をリフトオフし、 In the HVPE method, on the GaN buffer layer, at 900 ° C. from 700 °, as well as growth of the GaN layer, the ZnO layer is etched by chemical reaction with a gas, it is lifted off the GaN layer,
    HVPE法で、前記GaN層上に、前記GaN層の成長時より成長温度を上げてGaN厚膜を成長することを特徴とする自立GaN基板の製造方法。 In HVPE method, on the GaN layer, the manufacturing method of the freestanding GaN substrate, which comprises growing a GaN thick film by increasing the growth temperature than during growth of the GaN layer.
JP2006256435A 2006-09-21 2006-09-21 Manufacturing method of free-standing nitride substrate Pending JP2008074671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006256435A JP2008074671A (en) 2006-09-21 2006-09-21 Manufacturing method of free-standing nitride substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006256435A JP2008074671A (en) 2006-09-21 2006-09-21 Manufacturing method of free-standing nitride substrate

Publications (1)

Publication Number Publication Date
JP2008074671A true JP2008074671A (en) 2008-04-03

Family

ID=39347115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006256435A Pending JP2008074671A (en) 2006-09-21 2006-09-21 Manufacturing method of free-standing nitride substrate

Country Status (1)

Country Link
JP (1) JP2008074671A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2104331A1 (en) 2008-03-21 2009-09-23 Fujitsu Limited Image processing apparatus and image processing method for partial encryption of image blocks
KR101277254B1 (en) * 2012-10-15 2013-06-26 이상호 Methods for producing electonic devices using silicon oxides as buffer layers
CN103305793A (en) * 2013-04-24 2013-09-18 研创应用材料(赣州)有限公司 Method for preparing novel buffer layer oxide target and oxide film thereof
JP2013227178A (en) * 2012-04-26 2013-11-07 Shin Etsu Handotai Co Ltd METHOD FOR PRODUCING GaN FREE-STANDING SUBSTRATE
EP2492953A3 (en) * 2011-02-28 2014-01-08 Semimaterials Co., Ltd. Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same
CN103956417A (en) * 2014-05-08 2014-07-30 中国科学院半导体研究所 Method for preparing non-polar surface or semi-polar surface single crystal semiconductor self-supporting substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (en) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE AND ITS MANUFACTURE
JP2004284831A (en) * 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd METHOD OF MANUFACTURING GaN SUBSTRATE
JP2005112713A (en) * 2003-10-07 2005-04-28 Samsung Electro Mech Co Ltd Method for manufacturing gallium nitride-based single crystal substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (en) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE AND ITS MANUFACTURE
JP2004284831A (en) * 2003-03-19 2004-10-14 Tohoku Techno Arch Co Ltd METHOD OF MANUFACTURING GaN SUBSTRATE
JP2005112713A (en) * 2003-10-07 2005-04-28 Samsung Electro Mech Co Ltd Method for manufacturing gallium nitride-based single crystal substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2104331A1 (en) 2008-03-21 2009-09-23 Fujitsu Limited Image processing apparatus and image processing method for partial encryption of image blocks
EP2492953A3 (en) * 2011-02-28 2014-01-08 Semimaterials Co., Ltd. Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same
JP2013227178A (en) * 2012-04-26 2013-11-07 Shin Etsu Handotai Co Ltd METHOD FOR PRODUCING GaN FREE-STANDING SUBSTRATE
KR101277254B1 (en) * 2012-10-15 2013-06-26 이상호 Methods for producing electonic devices using silicon oxides as buffer layers
CN103305793A (en) * 2013-04-24 2013-09-18 研创应用材料(赣州)有限公司 Method for preparing novel buffer layer oxide target and oxide film thereof
CN103956417A (en) * 2014-05-08 2014-07-30 中国科学院半导体研究所 Method for preparing non-polar surface or semi-polar surface single crystal semiconductor self-supporting substrate

Similar Documents

Publication Publication Date Title
CN100377306C (en) Non-polar single crystalline A-plane nitride semiconductor wafer and preparation method thereof
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
KR101372698B1 (en) Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US7208393B2 (en) Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
JP4720125B2 (en) Iii-v nitride semiconductor substrate manufacturing method thereof, and iii-v nitride semiconductor
CN101410950B (en) Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
Liu et al. Substrates for gallium nitride epitaxy
EP1232520B1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
JP5498163B2 (en) Multilayer semiconductor wafer and a manufacturing method and device
US8207054B2 (en) Group III nitride semiconductor substrate, substrate for group III nitride semiconductor device, and methods of making same
US9406505B2 (en) Nitride semiconductor component and process for its production
US20060008941A1 (en) Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US8541292B2 (en) Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
CN101180420B (en) Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
US20090098343A1 (en) Epitaxial methods and templates grown by the methods
US7956360B2 (en) Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US6498113B1 (en) Free standing substrates by laser-induced decoherency and regrowth
CN1219314C (en) Semiconductor substrate made from group-III nitride and manufacturing technique thereof
US9263266B2 (en) Group III nitride articles and methods for making same
US6824610B2 (en) Process for producing gallium nitride crystal substrate, and gallium nitride crystal substrate
JP5531345B2 (en) Method of manufacturing a nitride-based semiconductor device
US7829913B2 (en) Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method
US6673149B1 (en) Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US20060228870A1 (en) Method of making group III-V nitride-based semiconductor crystal
CN100387760C (en) Method of producing self-supporting substrates comprising iii-nitrides by means of heteroepitaxy on a sacrificial layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090714

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110913

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124