JP2008053480A - Printing mask using method of printing mask, and manufacturing method of semiconductor device - Google Patents
Printing mask using method of printing mask, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008053480A JP2008053480A JP2006228516A JP2006228516A JP2008053480A JP 2008053480 A JP2008053480 A JP 2008053480A JP 2006228516 A JP2006228516 A JP 2006228516A JP 2006228516 A JP2006228516 A JP 2006228516A JP 2008053480 A JP2008053480 A JP 2008053480A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- frame portion
- printing
- insulating layer
- printing mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は印刷用マスク、印刷用マスクの使用方法及び半導体装置の製造方法に関し、特に半導体装置を構成する絶縁層を印刷するための印刷用マスクと、その印刷用マスクの使用方法、並びに印刷用マスクを使用した半導体装置の製造方法に関する。 The present invention relates to a printing mask, a method of using the printing mask, and a method of manufacturing a semiconductor device, and more particularly, a printing mask for printing an insulating layer constituting the semiconductor device, a method of using the printing mask, and printing. The present invention relates to a method for manufacturing a semiconductor device using a mask.
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のVLSIなどの半導体装置においては3年で7割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板(プリント配線基板)上の部品実装密度をいかに向上させるかが重要な課題として研究及び開発がなされてきた。 The demand for downsizing, thinning, and weight reduction of portable electronic devices such as digital video cameras, digital mobile phones, and notebook personal computers is increasing. While an electronic circuit device in which such a semiconductor device is mounted on a printed wiring board has been realized by 70% reduction year by year, how can the component mounting density on the mounting substrate (printed wiring substrate) be improved? Has been studied and developed as an important issue.
例えば、半導体装置のパッケージ形態としては、DIP(Dual Inline Package )などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ(突起電極)を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。 For example, as a package form of a semiconductor device, a transition from a lead insertion type such as DIP (Dual Inline Package) to a surface mounting type is performed, and furthermore, bumps (projection electrodes) made of solder, gold, or the like are provided on a pad electrode of a semiconductor chip A flip-chip mounting method has been developed in which a face-down connection is made to the wiring board via bumps.
さらに、インダクタンスやキャパシタなどの受動素子を内蔵し、整合回路やフィルタなどを取り込んだSiPと呼ばれる複雑な形態のパッケージへと開発が進んでいる。
例えば、特許文献1に上記のSiP形態の半導体装置の構成が開示されている。
Furthermore, development is progressing into a package of a complicated form called SiP that incorporates passive elements such as inductances and capacitors and incorporates a matching circuit and a filter.
For example, Patent Document 1 discloses a configuration of the above-described SiP-type semiconductor device.
例えば、能動素子埋め込み型ウェハレベルSiPの製造方法としては、基板上に能動素子をマウントして感光性樹脂などからなる絶縁層で埋め込み、絶縁層をパターニングし、Cuの電解めっきなどにより能動素子に接続する配線を形成し、絶縁層と配線を多層積層して絶縁層中に埋め込まれた再配線層を形成して、多機能なSiPを構成する。 For example, as a method for manufacturing an active element embedded wafer level SiP, an active element is mounted on a substrate and embedded with an insulating layer made of a photosensitive resin, the insulating layer is patterned, and the active element is formed by electrolytic plating of Cu or the like. A wiring to be connected is formed, and a multi-layer SiP is formed by forming a rewiring layer embedded in the insulating layer by laminating the insulating layer and the wiring in multiple layers.
ここで、樹脂からなる絶縁層とCu層を含む配線を積層させるとウェハに反りが生じてしまう。このウェハの反りを低減するためには、絶縁層を感光性樹脂で形成し、パターニングを行うときにスクライブラインに存在する絶縁層を除去することが有効である。 Here, if an insulating layer made of a resin and a wiring including a Cu layer are laminated, the wafer is warped. In order to reduce the warpage of the wafer, it is effective to form the insulating layer with a photosensitive resin and remove the insulating layer present in the scribe line when patterning.
また、上記のSiPを実装基板などに実装したとき、実装基板とSiPの間に発生する応力によってSiPが破壊されるのを防止するため、SiPの再配線上に応力緩和のためのバッファ層が形成された構造とする。 In addition, when the above-described SiP is mounted on a mounting substrate or the like, a buffer layer for stress relaxation is provided on the rewiring of the SiP in order to prevent the SiP from being destroyed by the stress generated between the mounting substrate and the SiP. The formed structure.
上記のバッファ層は一般的には印刷用マスクを使用する印刷により形成され、例えば高さが120μmの導電性ポストを埋め込んで全面に印刷して形成される。
しかし、全面印刷では上記のウェハの反りを増大させてしまい、次工程での製造装置のハンドリングによる吸着エラーが起こり、製造装置の駆動停止や破損を発生させてしまうことがある。
The buffer layer is generally formed by printing using a printing mask. For example, the buffer layer is formed by embedding a conductive post having a height of 120 μm and printing the entire surface.
However, full-surface printing increases the above-described warpage of the wafer, causing an adsorption error due to handling of the manufacturing apparatus in the next process, which may cause driving stoppage or damage of the manufacturing apparatus.
あるいは、ギャップ印刷での少量の樹脂の印刷を必要な膜厚となるまで繰り返して行うこともできる。しかし、数回の印刷を行う場合、アライメント精度の問題で徐々にスクライブラインへ樹脂が流れ込んでしまうという問題があり、また生産性が悪いので量産へは適さない。 Alternatively, printing of a small amount of resin in gap printing can be repeated until a required film thickness is obtained. However, when printing is performed several times, there is a problem that the resin gradually flows into the scribe line due to the problem of alignment accuracy, and the productivity is poor, so that it is not suitable for mass production.
上記の印刷においてスクライブラインに印刷されないように印刷用マスクに枠部分を設けているが、この枠部分は、版強度とレーザー加工などによる加工性の問題から高アスペクト化できないため、マスクの版厚300μmに対して枠寸法は200μmが限界であり、印刷用マスクの枠部分はスクライブラインよりも広くなってしまう。
このため、SiPの外周部への樹脂ペーストの流れ込みが不足し、バッファ層に埋め込まれている再配線の一部が露出してしまう不具合を生じることがあった。
In the above printing, a frame portion is provided on the mask for printing so that it is not printed on the scribe line. However, since this frame portion cannot be increased in aspect due to plate strength and processability due to laser processing, the mask plate thickness The frame size is limited to 200 μm with respect to 300 μm, and the frame portion of the printing mask becomes wider than the scribe line.
For this reason, the flow of the resin paste into the outer peripheral portion of the SiP is insufficient, and there is a problem that a part of the rewiring embedded in the buffer layer is exposed.
図12は従来技術の問題点を説明する模式図である。
半導体基板20上に第1樹脂層26及び第2樹脂層29が積層されており、内部に配線層が埋め込まれている。上記の配線層に接続して、導電性ポスト32が形成されている。
上記の状態に対して、導電性ポスト32を被覆して第2樹脂層29の上層にバッファ層を印刷する。ここでは、スクライブラインSLを保護するパターンの枠部15aが設けられた印刷用マスク15を用い、例えば枠部15aがスクライブラインを覆うように枠部15aを第2樹脂層29に接触させて、絶縁性樹脂を供給して印刷し、バッファ層11を形成する。
印刷の後に、印刷用マスク15をスクライブラインSL上から取り外すことで、バッファ層の印刷が完了する。
FIG. 12 is a schematic diagram for explaining the problems of the prior art.
A
In the above state, the buffer layer is printed on the
After printing, the printing of the buffer layer is completed by removing the
このとき、バッファ層となる樹脂の一部が印刷用マスク15の枠部15aの側部に残留して枠部15aとともに取り除かれる。これに伴い、バッファ層11の肩部15sがつぶされ、テール部11tが長引く形状となってしまい、場合によってはスクライブラインSLへと流れ込んでしまってウェハの反りの原因となり、あるいは配線層の一部が露出してしまうなどの問題が生じることがあった。
本発明の目的は、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込み及び配線の露出を抑制できる印刷用マスク、印刷用マスクの使用方法及び半導体装置の製造方法を提供することである。 An object of the present invention is to provide a printing mask, a method of using the printing mask, and a method of manufacturing a semiconductor device that can suppress the flow of resin into the scribe line and the exposure of wiring in printing of a buffer layer or the like.
本発明の印刷用マスクは、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部を有し、前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されていることを特徴とする。 The printing mask of the present invention is a printing mask for printing a resin insulating layer constituting a semiconductor device, and has a frame portion serving as a mask, and the width of the surface of the frame portion facing the substrate side Is smaller than the width of the frame portion.
上記の本発明の印刷用マスクは、マスクとなる枠部において、枠部の被印刷物側に面する表面の幅が、枠部の幅より小さく形成されている。 In the printing mask of the present invention, the width of the surface of the frame portion facing the substrate to be printed is smaller than the width of the frame portion in the frame portion serving as the mask.
本発明の印刷用マスクは、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部を有し、前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されていることを特徴とする。 The printing mask of the present invention is a printing mask for printing a resin insulating layer constituting a semiconductor device, and has a frame portion serving as a mask, and the frame portion corresponds to a resin serving as the resin insulating layer. It is composed of a plurality of materials having different wettability.
上記の本発明の印刷用マスクは、マスクとなる枠部において、枠部が、樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている。 In the printing mask of the present invention, in the frame portion serving as the mask, the frame portion is composed of a plurality of materials having different wettability with respect to the resin serving as the resin insulating layer.
本発明の印刷用マスクの使用方法は、半導体装置を構成する樹脂絶縁層を印刷する印刷用マスクの使用方法であって、マスクとなる枠部を有し、前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されている印刷用マスクを用いて、前記枠部の被印刷物側に面する表面を前記被印刷物に接触させて印刷することを特徴とする。 The method for using a printing mask of the present invention is a method for using a printing mask for printing a resin insulating layer constituting a semiconductor device, and has a frame portion serving as a mask, and faces the substrate side of the frame portion. Printing using a printing mask formed so that the width of the surface to be formed is smaller than the width of the frame portion, and the surface of the frame portion facing the substrate to be printed is brought into contact with the substrate to be printed. .
上記の本発明の印刷用マスクの使用方法は、マスクとなる枠部において、枠部の被印刷物側に面する表面の幅が、枠部の幅より小さく形成されている印刷用マスクを用いて、枠部の被印刷物側に面する表面を被印刷物に接触させて、半導体装置を構成する樹脂絶縁層を印刷する。 The above-described method of using the printing mask of the present invention uses the printing mask in which the width of the surface of the frame portion facing the substrate to be printed is smaller than the width of the frame portion in the frame portion serving as the mask. Then, the surface of the frame portion facing the substrate to be printed is brought into contact with the substrate to be printed, and the resin insulating layer constituting the semiconductor device is printed.
本発明の印刷用マスクの使用方法は、半導体装置を構成する樹脂絶縁層を印刷する印刷用マスクの使用方法であって、マスクとなる枠部を有し、前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、前記枠部の被印刷物側に面する表面を前記被印刷物に接触させて印刷することを特徴とする。 The method for using a printing mask of the present invention is a method for using a printing mask for printing a resin insulating layer constituting a semiconductor device, and has a frame portion to be a mask, and the frame portion is the resin insulating layer. Printing is performed by using a printing mask made of a plurality of materials having different wettability with respect to the resin to be used, so that the surface of the frame portion facing the printed material is brought into contact with the printed material.
上記の本発明の印刷用マスクの使用方法は、マスクとなる枠部において、樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、枠部の被印刷物側に面する表面を被印刷物に接触させて、半導体装置を構成する樹脂絶縁層を印刷する。 The above-described method for using the printing mask of the present invention is such that the frame portion used as the mask is covered with the frame portion by using the printing mask composed of a plurality of materials having different wettability with respect to the resin serving as the resin insulating layer. The surface facing the printed material is brought into contact with the material to be printed, and the resin insulating layer constituting the semiconductor device is printed.
本発明の半導体装置の製造方法は、半導体を含んでパッケージ化された半導体装置の製造方法であって、半導体装置を構成する樹脂絶縁層を印刷する工程を有し、この樹脂絶縁層を形成する工程において、マスクとなる枠部を有し、前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されている印刷用マスクを用いて、基板上に樹脂絶縁層を印刷することを特徴とする。 A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device packaged including a semiconductor, and includes a step of printing a resin insulating layer constituting the semiconductor device, and the resin insulating layer is formed. In the process, resin insulation is provided on the substrate using a printing mask having a frame portion serving as a mask and having a width of the surface of the frame portion facing the substrate to be printed smaller than the width of the frame portion. It is characterized by printing a layer.
上記の本発明の半導体装置の製造方法は、マスクとなる枠部を有し、枠部の被印刷物側に面する表面の幅が、枠部の幅より小さく形成されている印刷用マスクを用いて、基板上に半導体装置を構成する樹脂絶縁層を印刷して、パッケージ化する。 The method for manufacturing a semiconductor device according to the present invention uses a printing mask that has a frame portion that serves as a mask, and the width of the surface of the frame portion facing the substrate to be printed is smaller than the width of the frame portion. Then, a resin insulating layer constituting the semiconductor device is printed on the substrate and packaged.
本発明の半導体装置の製造方法は、半導体を含んでパッケージ化された半導体装置の製造方法であって、半導体装置を構成する樹脂絶縁層を印刷する工程を有し、この樹脂絶縁層を形成する工程において、マスクとなる枠部を有し、前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、基板上に樹脂絶縁層を印刷することを特徴とする。 A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device packaged including a semiconductor, and includes a step of printing a resin insulating layer constituting the semiconductor device, and the resin insulating layer is formed. In the process, a resin insulating layer is formed on the substrate using a printing mask having a frame portion to be a mask, and the frame portion is made of a plurality of materials having different wettability to the resin to be the resin insulating layer. Is printed.
上記の本発明の半導体装置の製造方法は、マスクとなる枠部を有し、枠部が樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、基板上に半導体装置を構成する樹脂絶縁層を印刷して、パッケージ化する。 The manufacturing method of the semiconductor device of the present invention described above uses a printing mask having a frame portion that becomes a mask, and the frame portion is made of a plurality of materials having different wettability with respect to a resin that becomes a resin insulating layer. A resin insulating layer constituting the semiconductor device is printed on the substrate and packaged.
本発明の印刷用マスクは、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込み及び配線の露出を抑制できる。 The printing mask of the present invention can suppress the flow of the resin into the scribe line and the exposure of the wiring in the printing of the buffer layer and the like.
本発明の印刷用マスクの使用方法は、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込み及び配線の露出を抑制して、半導体装置を構成する樹脂絶縁層などの層を印刷できる。 The method for using the printing mask of the present invention can print a layer such as a resin insulating layer constituting a semiconductor device by suppressing the flow of resin into a scribe line and the exposure of wiring in printing a buffer layer or the like.
本発明の半導体装置の製造方法は、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込み及び配線の露出を抑制して、半導体装置を構成する樹脂絶縁層などの層を印刷し、半導体装置を製造できる。 The method for manufacturing a semiconductor device of the present invention suppresses the flow of resin into a scribe line and the exposure of wiring in printing of a buffer layer or the like, and prints a layer such as a resin insulating layer constituting the semiconductor device. Can be manufactured.
以下に、本発明に係る印刷用マスクとその使用方法並びにそれを用いた半導体装置の製造方法の実施の形態について、図面を参照して説明する。 Embodiments of a printing mask, a method of using the same, and a method of manufacturing a semiconductor device using the same according to the present invention will be described below with reference to the drawings.
第1実施形態
図1(a)は本実施形態に係る印刷用マスクの斜視図であり、図1(b)は断面図である。
印刷用マスク10は、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部10aを有する。
ここで、枠部10aの被印刷物側に面する表面と枠部10aの側面との角10bにおいて、当該角形状が除去された形状となっており、これによって、枠部10aの被印刷物側に面する表面の幅a2が、枠部の幅a1より小さく形成されている。
また、印刷用マスク10において、枠部10aで囲まれた領域が貫通開口部10cとなっている。
First Embodiment FIG. 1A is a perspective view of a printing mask according to this embodiment, and FIG. 1B is a sectional view.
The
Here, at the
Further, in the
例えば、本実施形態の印刷用マスクは、板厚300μmのSUSからなり、枠部は200μm程度の幅となっている。即ち、枠部の幅a1は200μm程度であり、高さb1は300μm程度である。
ここで、枠部10aの被印刷物側に面する表面と枠部10aの側面との角10bにおいて、枠部10aの被印刷物側に面する表面側において幅a3として35μm、枠部10aの側面において幅b2として50μm、切り込まれて、角部が落とされている。
これにより、枠部10aの被印刷物側に面する表面の幅a2が130μm程度となって、枠部の幅a1(200μm)より小さい構成となっている。
For example, the printing mask of this embodiment is made of SUS having a thickness of 300 μm, and the frame portion has a width of about 200 μm. That is, the width a 1 of the frame portion is about 200 μm, and the height b 1 is about 300 μm.
Here, in the
As a result, the width a 2 of the surface of the
本実施形態の印刷用マスクにおいて、板厚300μmのSUSに対して200μmの枠部の幅は、レーザー加工の加工性のためにこれ以上狭くすることができない。しかし、上記のようにマスクの被印刷物と接触する面から50μmの深さでハーフエッチングを行うことにより、製造することが可能である。 In the printing mask of this embodiment, the width of the frame portion of 200 μm with respect to SUS having a plate thickness of 300 μm cannot be made narrower due to the workability of laser processing. However, it can be manufactured by performing half-etching at a depth of 50 μm from the surface of the mask that contacts the substrate to be printed as described above.
次に、上記の印刷用マスクを用いてバッファ層を形成する印刷用マスクの使用方法及び半導体装置の製造方法について説明する。 Next, a method for using a printing mask for forming a buffer layer using the above printing mask and a method for manufacturing a semiconductor device will be described.
まず、本実施形態に係る半導体装置について説明する。
図2は本実施形態に係るSiP形態の半導体装置の断面図である。
例えば、シリコン基板20に酸化シリコンからなる下地絶縁膜21が形成されている。下地絶縁膜21上に、例えば、能動素子が形成された回路面を有する第1半導体チップ24及び第2半導体チップ25がマウントされている。
第1半導体チップ24及び第2半導体チップ25の板厚は、それぞれ例えば25〜50μm程度である。
First, the semiconductor device according to the present embodiment will be described.
FIG. 2 is a cross-sectional view of a SiP-type semiconductor device according to this embodiment.
For example, a
The plate thickness of the
第1半導体チップ24は、半導体本体部分24aの回路面にパッド24bが形成され、パッド24bを除く領域は酸化シリコンなどの保護層24cで覆われた構成であり、ダイアタッチフィルム24dにより、フェースアップで、即ち、パッド24bの形成面が上面を向くようにしてマウントされている。
第2半導体チップ25も第1半導体チップ24と同様の構成であり、半導体本体部分25aの回路面にパッド25bが形成され、パッド25bを除く領域は酸化シリコンなどの保護層25cで覆われた構成であり、ダイアタッチフィルム25dにより、フェースアップでマウントされている。
The
The
例えば、第1半導体チップ24及び第2半導体チップ25の搭載位置の縁部近傍にTiCu層がパターン形成されており、これは上記の第1半導体チップ24及び第2半導体チップ25をマウントするためのアライメントマークM1である。
For example, a TiCu layer is formed in the vicinity of the edge of the mounting position of the
例えば、第1半導体チップ24及び第2半導体チップ25を被覆して、ポリイミド樹脂、エポキシ樹脂あるいはアクリル樹脂などからなる第1樹脂層26が形成されている。
第1樹脂層26には、第1半導体チップ24のパッド24b及び第2半導体チップ25のパッド25bに達する開口部26aが形成されている。
上記の開口部26a内に埋め込まれて、第1半導体チップ24のパッド24b及び第2半導体チップ25のパッド25bに接続するプラグ部分と一体になって、第1樹脂層26上にTiCuなどのシード層27及び銅層28からなる第1配線が形成されている。
For example, the
In the
A seed such as TiCu is formed on the
また、例えば、第1配線(27,28)及び第1樹脂層26を被覆して、ポリイミド樹脂、エポキシ樹脂あるいはアクリル樹脂などからなる第2樹脂層29が形成されている。
第2樹脂層29には、第1配線に達する開口部29aが形成されている。
上記の開口部29a内に埋め込まれて、第1配線に接続するプラグ部分と一体になって、第2樹脂層29上にTiCuなどのシード層30及び銅層31からなる第2配線が形成されている。
Further, for example, a
In the
A second wiring made of a
また、第2配線(30,31)に接続して、銅などからなる導電性ポスト32が形成されている。
導電性ポスト32の間隙における第2樹脂層29の上層に、ポリアミドイミド樹脂、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂あるいはポリパラフェニレンベンゾビスオキサゾール樹脂などからなる絶縁性のバッファ層11が形成されている。
さらに、バッファ層11の表面から突出して、導電性ポスト32に接続するようにバンプ(突起電極)33が形成されている。
Further,
An insulating
Further, bumps (projection electrodes) 33 are formed so as to protrude from the surface of the
上記の本実施形態のSiP形態の半導体装置は、半導体を含んでパッケージ化された半導体装置であって、シリコン基板20上に、積層された第1樹脂層26及び第2樹脂層29を含む絶縁層が形成されており、絶縁層中に埋め込まれて、第1配線(27,28)及び第2配線(30,31)を含む配線層が形成された構成となっている。
絶縁層中には、第1半導体チップ24及び第2半導体チップ25が埋め込まれており、これらのパッド電極(24b,25b)に第1配線(27,28)及び第2配線(30,31)を含む配線層が接続され、導電性ポスト32を介してバンプ33に接続された構成であり、上記の構成の配線層は、第1半導体チップ24及び第2半導体チップ25に対する、いわゆる再配線層となっている。
The SiP-type semiconductor device of the present embodiment is a semiconductor device packaged including a semiconductor, and includes an insulating layer including a
The
図面上は示されていないが、シリコン基板20にも能動素子を含む電子回路が形成され、配線層が接続している構成であってもよい。
Although not shown in the drawing, an electronic circuit including an active element may be formed on the
次に、上記の本実施形態の半導体装置の製造方法と、それに用いた印刷用マスクの使用方法の実施形態について、図3〜6を参照して説明する。本実施形態においては、例えば図3〜6に示す全ての工程についてウェハレベルで行うことができる。
まず、図3(a)に示すように、例えば、725μmの厚さを有し、スクライブラインSLで区分されたシリコン基板20上に、熱酸化法、CVD(化学気相成長)法あるいはスパッタリング法などにより酸化シリコンなどからなる下地絶縁膜21を形成する。
Next, an embodiment of a method of manufacturing the semiconductor device of the present embodiment and a method of using a printing mask used therefor will be described with reference to FIGS. In the present embodiment, for example, all processes shown in FIGS. 3 to 6 can be performed at the wafer level.
First, as shown in FIG. 3A, for example, a thermal oxidation method, a CVD (chemical vapor deposition) method or a sputtering method is formed on a
次に、例えば、下地絶縁膜21の上層に全面に、スパッタリング法によりTiCu層(Tiが300nm、Cuが300nm)を形成し、半導体チップマウント用のアライメントマークM1を形成する。
アライメントマークM1は、例えば、半導体チップ搭載領域(CP1,CP2)のエッジから50μm離れた場所におけるL字形状のパターンとし、搭載方向により1辺か2辺に形成する。
Next, for example, a TiCu layer (Ti is 300 nm, Cu is 300 nm) is formed on the entire surface of the upper layer of the
The alignment mark M1 is, for example, an L-shaped pattern at a location 50 μm away from the edge of the semiconductor chip mounting region (CP1, CP2), and is formed on one or two sides depending on the mounting direction.
次に、例えば、第1半導体チップ搭載領域において、予め別工程で形成された、半導体本体部分24aの能動素子が形成された回路面にパッド24bが形成され、パッド24bを除く領域は酸化シリコンなどの保護層24cで覆われた構成の第1半導体チップ24を、ダイアタッチフィルム24dにより、フェースアップで、即ち、パッド24bの形成面が上面を向くようにしてマウントする。
第1半導体チップ24は、保護膜24cまで形成した後、裏面側を#2000のホイールで50μmの厚みとなるまで研磨する。
また、スピード10mm/分、圧力10N/cm、温度65℃という条件でダイアタッチフィルム24dをラミネートし、ラミネート後に4000rpm、送りスピード10mm/秒の条件でダイシングして個片化する。また、第1半導体チップ24のマウントは、アライメントマークM1を認識し、フェースアップの状態で第1半導体チップを例えば荷重3.2N、温度160℃、時間2秒の条件で熱圧着によりマウントする。
Next, for example, in the first semiconductor chip mounting region, the
After the
Further, the die attach
一方、例えば、第2半導体チップ搭載領域においても第1半導体チップと同様にして第2半導体チップ25をマウントする。
なお、第1半導体チップ24と第2半導体チップ25は同一のものでもよく、異なった機能を有するものでもよい。
On the other hand, for example, in the second semiconductor chip mounting region, the
The
次に、例えば、スピンコート法あるいは印刷法などにより、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン変性ポリイミド樹脂、BCB樹脂、PBO樹脂などの絶縁材料を供給し、第1半導体チップ24及び第2半導体チップ25を被覆する第1樹脂層26を硬化後に50μm程度の膜厚となるように形成する。
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート:1000rpm(30秒)+2000rpm(40秒)+1000rpm(10秒)+1500rpm(10秒)
プリベーク:90℃(120秒)+100℃(120秒)
Next, for example, an insulating material such as a polyimide resin, a phenol resin, an epoxy resin, a silicone-modified polyimide resin, a BCB resin, or a PBO resin is supplied by a spin coating method or a printing method, and the
In the case of a photosensitive polyimide resin, for example, the film is formed under the following conditions.
Spin coating: 1000 rpm (30 seconds) + 2000 rpm (40 seconds) + 1000 rpm (10 seconds) + 1500 rpm (10 seconds)
Pre-bake: 90 ° C (120 seconds) + 100 ° C (120 seconds)
次に、例えば、半導体チップの有無による段差を平坦化するため、第1樹脂層26を15μm程度上面から研磨する。
次に、露光量125mJ/cm2でパターン露光及び現像し、第1半導体チップ24のパッド24b及び第2半導体チップ25のパッド25bに達する開口部26aを第1樹脂層26に形成する。開口部26aのサイズは、例えば直径50μm程度である。このとき、スクライブラインSLにおける樹脂も除去する。
現像後、300℃(60分)のポストキュア処理を行って第1絶縁層26を硬化させる。
Next, for example, the
Next, pattern exposure and development are performed at an exposure amount of 125 mJ / cm 2 , and
After the development, post-curing treatment at 300 ° C. (60 minutes) is performed to cure the first insulating
次に、例えば、デスカム処理を行い、スパッタリングの前処理エッチングを行い、さらにスパッタリングにより第1樹脂層26の開口部26a内を被覆して全面にTiCu膜(例えばTiが600nm、Cuが600nm)を成膜してシード層27とする。
Next, for example, a descum treatment is performed, a pretreatment etching of sputtering is performed, and the inside of the
次に、例えば、第1樹脂層16に形成した開口部16aと第1配線の形成領域以外にメッキされるのを防止するパターンのレジスト膜を成膜し、シード層27を一方の電極とする電解メッキにより銅をメッキして、第1樹脂層26に形成した開口部26aと第1配線の形成領域に銅層28を形成する。
Next, for example, a resist film having a pattern for preventing plating from being formed outside the opening 16a and the first wiring formation region formed in the first resin layer 16 is formed, and the
次に、例えば、銅層28をマスクとしてシード層27をエッチング加工して、シード層27及び銅層28からなる第1配線とする。
Next, for example, the
次に、例えば、スピンコート法などによりポリイミド樹脂などの感光性絶縁材料を供給し、第2樹脂層29を形成する。例えば、硬化後に78μmの膜厚となるように形成する。
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート:7000rpm(25秒)+1000rpm(125秒)+1000rpm(10秒)+1500rpm(10秒)
プリベーク:60℃(240秒)+90℃(240秒)+110℃(120秒)
Next, for example, a photosensitive insulating material such as polyimide resin is supplied by a spin coating method or the like to form the
In the case of a photosensitive polyimide resin, for example, the film is formed under the following conditions.
Spin coating: 7000 rpm (25 seconds) + 1000 rpm (125 seconds) + 1000 rpm (10 seconds) + 1500 rpm (10 seconds)
Pre-baking: 60 ° C (240 seconds) + 90 ° C (240 seconds) + 110 ° C (120 seconds)
次に、例えば、露光量300mJ/cm2でパターン露光及び現像し、第2配線に達する開口部29aを第2樹脂層29に形成する。スクライブラインSLにおける樹脂も除去する。
現像後、300℃(60分)のポストキュア処理を行って第2樹脂層29を硬化させる。
Next, for example, pattern exposure and development are performed at an exposure amount of 300 mJ / cm 2 , and an
After the development, post-curing treatment at 300 ° C. (60 minutes) is performed to cure the
次に、例えば、デスカム処理を行い、スパッタリングの前処理エッチングを行い、さらにスパッタリングにより第2樹脂層29の開口部29a内を被覆して全面にTiCu膜(例えばTiが160nm、Cuが600nm)を成膜してシード層30を形成する。
Next, for example, a descum treatment is performed, a pretreatment etching for sputtering is performed, and the inside of the
次に、例えば、第2樹脂層29に形成した開口部29aと第2配線の形成領域以外にメッキされるのを防止するレジスト膜を成膜し、シード層30を一方の電極とする電解メッキ処理を行って銅層31を形成する。
次に、導電性ポスト用の開口部を有するレジスト膜をパターン形成し、シード層30を一方の電極とする電解メッキ処理を行って導電性ポスト32を形成する。導電性ポスト32は、例えば直径250μm、高さ80μmとする。
Next, for example, a resist film is formed to prevent plating other than the
Next, a resist film having openings for conductive posts is patterned, and an electrolytic plating process using the
次に、導電性ポスト32及び銅層31をマスクとしてシード層をエッチング加工して、シード層30及び銅層31からなる第2配線と、その上層に形成された導電性ポストという構成とする。
また、スクライブラインの交差点などにおいても第2配線となる銅層を所定のパターンで析出させて、アライメントマークM2を形成する。
上記のようにして、図3(a)に示すような構成とする。
Next, the seed layer is etched by using the
Further, the alignment mark M2 is formed by depositing a copper layer as a second wiring in a predetermined pattern also at the intersection of the scribe lines.
As described above, the configuration as shown in FIG.
次に、図3(b)に示すように、例えば、印刷用マスク10の枠部10aがスクライブラインSLを保護するようにして、枠部10aが第1樹脂層26上に接するようにして、スキージSQなどを用いて、エポキシ系樹脂、ポリイミド系樹脂、シリコーン系樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、フェノール樹脂あるいはポリパラフェニレンベンゾビスオキサゾール樹脂などの樹脂11aを供給、印刷し、導電性ポスト32を完全に覆うような膜厚で絶縁性のバッファ層11を形成する。
スキージSQと印刷用マスク10のギャップは、例えば150μmとする。
Next, as shown in FIG. 3B, for example, the
The gap between the squeegee SQ and the
次に、図3(c)に示すように、印刷用マスク10を、スクライブラインSL上から取り外すことで、バッファ層11の印刷が完了する。
Next, as shown in FIG. 3C, the printing of the
ここで、上記のバッファ層の形成工程についてさらに詳細に説明する。
まず、図4(a)に示すように、例えば、印刷用マスク10の枠部10aがスクライブラインSLを保護するようにして、印刷用マスクを配置する。
第1樹脂層26間のスクライブラインSLの幅W1は96μm程度、第2樹脂層29間のスクライブラインSLの幅W2は196μm程度であり、このような形状のスクライブラインに対して、例えば図1に示すような枠部の幅a1は200μm程度、枠部10aの被印刷物側に面する表面の幅a2が130μm程度となっている枠部10aを、枠部10aの被印刷物側に面する表面が第1樹脂層26の上面にかかるようにして配置すると、図4(b)に示す状態となる。
即ち、上記のように枠部10aの被印刷物側に面する表面と枠部10aの側面との角10bにおいて、角形状が除去された形状となっており、角が落とされていることにより、第2樹脂層29の端部形状にあたらず、枠部10a自体はスクライブラインよりも幅広であるものの、枠部10aを第1樹脂層26の上面に接触させることができる。
例えば、ウェハ外周から5mm程度の範囲は禁止領域として、これにかかって欠落するパターンについてはパターンを取り、枠部をそろえる。
Here, the step of forming the buffer layer will be described in more detail.
First, as shown in FIG. 4A, for example, the printing mask is arranged such that the
The width W1 of the scribe line SL between the first resin layers 26 is about 96 μm, and the width W2 of the scribe line SL between the second resin layers 29 is about 196 μm. width a 1 of a frame portion as illustrated in the 200μm approximately, the surface of the
That is, as described above, in the
For example, a range of about 5 mm from the outer periphery of the wafer is set as a forbidden area, and a pattern is taken for a pattern that is missing in this area, and the frame portion is aligned.
次に、図5(a)に示すように、樹脂を供給し、スキージSQを用いて樹脂を印刷用マスクの開口部へと押し込み、バッファ層11を形成する。
ここで、例えば樹脂ペーストのNv値は26、粘度は110Pa・s、一回の樹脂供給量は15g、スキージはJで90°、スピードは5mm/秒とし、また、印圧は0MPa、背圧は0.07MPa程度とする。
例えば、スキージSQと印刷用マスク10のギャップは150μm程度として、バッファ層として必要な膜厚が得られるように設定し、これにより、印刷用マスク10の上端よりさらに150μm程度高い表面となるようにバッファ層11を形成する。
ここで、枠部10aの被印刷物側に面する表面が第1樹脂層26の上面にかかっているので、印刷時に樹脂がスクライブラインSLにまわりこんでしまうのを防止することができる。
Next, as shown in FIG. 5A, the resin is supplied, and the resin is pushed into the opening of the printing mask using the squeegee SQ to form the
Here, for example, the resin paste has an Nv value of 26, a viscosity of 110 Pa · s, a single resin supply rate of 15 g, a squeegee of 90 ° in J, a speed of 5 mm / sec, a printing pressure of 0 MPa, and a back pressure. Is about 0.07 MPa.
For example, the gap between the squeegee SQ and the
Here, since the surface of the
ここで、上記の印刷用マスクにおいて、マスクの被印刷物と接触する面から50μmの深さでハーフエッチングを行って上記のような形状とするのは、残留ペーストのダレと落下量がスクライブラインまで到達する量として設計したものである。これは、基板が寸法の異なる絶縁膜で構成された場合に2層目のスクライブラインの1/2としている。 Here, in the above-described printing mask, half-etching is performed at a depth of 50 μm from the surface of the mask in contact with the substrate to form the shape as described above. It is designed as an amount to reach. This is ½ of the scribe line of the second layer when the substrate is composed of insulating films having different dimensions.
上記の印刷用マスク10の枠部10aにおいて、被印刷物と接触する面の幅130μmは、絶縁膜のスクライブラインと印刷機の合わせ精度が±15μmであることから、スクライブラインの幅(約96μm)に対して約30μm広げた寸法とする。
In the
次に、図5(b)に示すように、印刷用マスク10を、スクライブラインSL上から取り外すことで、バッファ層11の印刷が完了する。
このとき、バッファ層となる樹脂の一部(残留ペースト11r)が、印刷用マスク10の枠部10aの側面及び除去された角部10bの面に残留して枠部10aとともに取り除かれるが、バッファ層11の肩部11sとテール部11tへの影響は従来よりも小さくでき、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込みを抑制し、かつ、配線の露出を抑制して、バッファ層を形成することができる。
Next, as shown in FIG. 5B, the printing of the
At this time, a part of the resin (
上記のようにしてバッファ層を形成した後、図6(a)に示すように、例えば、バッファ層11の樹脂硬化後に、研削により導電性ポスト32の頭出しを行う。このときの条件は、例えば#600のホイールを用い、3500rpm、0.5mm/秒とする。
After the buffer layer is formed as described above, as shown in FIG. 6A, for example, after the
次に、図6(b)に示すように、例えば、導電性ポスト32に接続するように、例えばハンダボールの搭載、あるいはハンダペーストの印刷などにより、バンプ(突起電極)33を形成する。
Next, as shown in FIG. 6B, bumps (projection electrodes) 33 are formed by, for example, mounting solder balls or printing solder paste so as to connect to the
次に、図6(c)に示すように、例えば、シリコン基板20の裏面側からBGRにより所望の薄さまで薄型化し、さらにブレードBによりシリコン基板20をダイシングして薄型個片化する。
特に、ダイシング工程においては、スクライブライン上のアライメントマークM2を参照して基板を位置合わせして行うことが可能であり、例えばスクライブラインの位置を自動的に認識して、ダイシングを自動的に行うことが可能となり、製造コストを抑制することができる。
以上で、図2に示す構成のSiP形態の半導体装置を形成することができる。
Next, as shown in FIG. 6C, for example, the
In particular, in the dicing process, the substrate can be positioned by referring to the alignment mark M2 on the scribe line. For example, the position of the scribe line is automatically recognized and dicing is automatically performed. This makes it possible to reduce the manufacturing cost.
Thus, a SiP-type semiconductor device having the configuration shown in FIG. 2 can be formed.
本実施形態の印刷用マスクの使用によりバッファ層を形成すると、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、連続印刷時に洗浄が不要となる。
15gの樹脂ペーストの供給後、極少量の追加で連続印刷可能である。
When the buffer layer is formed by using the printing mask according to the present embodiment, the resin does not wrap around the contact surface of the frame portion with the printing material, so that cleaning is not necessary during continuous printing.
After supplying 15 g of resin paste, continuous printing is possible with a very small addition.
上記の本実施形態に係る印刷用マスクの使用方法と、それによりバッファ層を形成する半導体装置の製造方法においては、バッファ層を一度の印刷で形成可能であるので、生産性が向上する。
また、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、連続印刷が可能となる。
また、スクライブライン近傍での配線部の露出を防止できる。
In the method of using the printing mask according to the above-described embodiment and the method of manufacturing the semiconductor device by which the buffer layer is formed, the buffer layer can be formed by one printing, so that productivity is improved.
In addition, since the resin does not wrap around the contact surface of the frame with the substrate, continuous printing is possible.
Moreover, exposure of the wiring part in the vicinity of the scribe line can be prevented.
第2実施形態
図7(a)は本実施形態に係る印刷用マスクの斜視図であり、図7(b)は断面図である。
印刷用マスク12は、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部を有する。
ここで、枠部は、樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている。
例えば、枠部の被印刷物側に面する表面の反対側に配置された樹脂絶縁層となる樹脂に対する濡れ性が低い部材からなる第1枠部12aと、枠部の被印刷物側に面する表面側に配置された樹脂絶縁層となる樹脂に対する濡れ性が高い部材からなる第2枠部12bとを含んで構成されている。即ち、第1枠部12aは樹脂絶縁層となる樹脂に対して表面張力が高く、第2枠部12bは樹脂絶縁層となる樹脂に対して表面張力が低い。
Second Embodiment FIG. 7A is a perspective view of a printing mask according to this embodiment, and FIG. 7B is a sectional view.
The
Here, the frame part is comprised from the several material from which the wettability with respect to resin used as a resin insulating layer differs.
For example, the
例えば、第1枠部12aがステンレス(SUS)材料で構成され、幅a1が200μm、高さb1が300μmであり、第2枠部12bがポリイミドで構成され、幅a2が130〜150μm、高さb2が150μmである。
上記のように、枠部の被印刷物側に面する表面の幅a2が、枠部の幅a1より小さく形成されている。
また、印刷用マスク12において、枠部で囲まれた領域が貫通開口部12cとなっている。
For example, the
As described above, the width a 2 of the surface facing the printing object side of the frame portion is formed smaller than the width a 1 of the frame portion.
In the
次に、上記の印刷用マスクを用いてバッファ層を形成する印刷用マスクの使用方法及び半導体装置の製造方法について説明する。
図8(a)に示すように、例えば、第1枠部12aと第2枠部12bからなる印刷用マスク12の第2枠部12b側から、スクライブラインSLを保護するようにして、印刷用マスクを配置する。
Next, a method for using a printing mask for forming a buffer layer using the above printing mask and a method for manufacturing a semiconductor device will be described.
As shown in FIG. 8A, for example, for printing, the scribe line SL is protected from the
第1樹脂層26間のスクライブラインSLの幅W1は96μm程度、第2樹脂層29間のスクライブラインSLの幅W2は196μm程度であり、このような形状のスクライブラインに対して、例えば図7に示すような被印刷物側に面する表面の第2枠部の幅a2は130μm程度となっており、第2枠部10aの端部が第1樹脂層26の上面にかかるようにして配置すると、図8(b)に示す状態となる。
即ち、上記のように枠部の被印刷物側に面する表面である第2幅a2が、第1枠部の幅a1より小さく形成されていることにより、第2樹脂層29の端部形状にあたらず、印刷用マスクを第1樹脂層26の上面に接触させることができる。
The width W1 of the scribe line SL between the first resin layers 26 is about 96 μm, and the width W2 of the scribe line SL between the second resin layers 29 is about 196 μm. The width a 2 of the second frame portion on the surface facing the substrate to be printed as shown in FIG. 2 is about 130 μm, and the end portion of the
That is, as described above, the second width a 2 , which is the surface of the frame portion facing the substrate, is formed to be smaller than the width a 1 of the first frame portion. Regardless of the shape, the printing mask can be brought into contact with the upper surface of the
次に、図9(a)に示すように、樹脂を供給し、スキージSQを用いて樹脂を印刷用マスクの開口部へと押し込み、バッファ層11を形成する。
例えば、スキージSQと印刷用マスク12のギャップは150μm程度として、バッファ層として必要な膜厚が得られるように設定し、これにより、印刷用マスク12の上端よりさらに150μm程度高い表面となるようにバッファ層11を形成する。
ここで、枠部10aの被印刷物側に面する表面が第1樹脂層26の上面にかかっているので、印刷時に樹脂がスクライブラインSLにまわりこんでしまうのを防止することができる。
Next, as shown in FIG. 9A, the resin is supplied, and the resin is pushed into the opening of the printing mask using the squeegee SQ to form the
For example, the gap between the squeegee SQ and the
Here, since the surface of the
次に、図9(b)に示すように、印刷用マスク12を、スクライブラインSL上から取り外すことで、バッファ層11の印刷が完了する。
このとき、ポリイミド系の第2枠部12bに対して、ポリイミド系の樹脂ペーストは表面張力が小さく、落下力が上回って枠部上への残留ペースト11rの量はほとんどなくなる。
残留ペーストがほとんどないので、バッファ層11の肩部11sとテール部11tへの影響は従来よりも小さくでき、バッファ層などの印刷においてスクライブラインへの樹脂の流れ込みを抑制し、かつ、配線の露出を抑制して、バッファ層を形成することができる。
Next, as shown in FIG. 9B, the printing of the
At this time, the polyimide resin paste has a smaller surface tension than the polyimide
Since there is almost no residual paste, the influence on the shoulder portion 11s and the
本実施形態の印刷用マスクの使用によりバッファ層を形成すると、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、連続印刷時に洗浄が不要となる。
15gの樹脂ペーストの供給後、極少量の追加で連続印刷可能である。
When the buffer layer is formed by using the printing mask according to the present embodiment, the resin does not wrap around the contact surface of the frame portion with the printing material, so that cleaning is not necessary during continuous printing.
After supplying 15 g of resin paste, continuous printing is possible with a very small addition.
上記の本実施形態に係る印刷用マスクの使用方法と、それによりバッファ層を形成する半導体装置の製造方法においては、バッファ層を一度の印刷で形成可能であるので、生産性が向上する。
また、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、連続印刷が可能となる。
また、スクライブライン近傍での配線部の露出を防止できる。
In the method of using the printing mask according to the above-described embodiment and the method of manufacturing the semiconductor device by which the buffer layer is formed, the buffer layer can be formed by one printing, so that productivity is improved.
In addition, since the resin does not wrap around the contact surface of the frame with the substrate, continuous printing is possible.
Moreover, exposure of the wiring part in the vicinity of the scribe line can be prevented.
図10は、印刷用マスクの他の例の模式断面図である。
印刷用マスク13において、枠部の被印刷物側に面する表面側及び当該表面の反対側に配置された樹脂絶縁層となる樹脂に対する濡れ性が低い部材(13a,13c)と、濡れ性が低い部材(13a,13c)に挟まれて配置された樹脂絶縁層となる樹脂に対する濡れ性が高い部材13bとを含んで構成されている。例えば、濡れ性が低い部材(13a,13c)はステンレス材料からなり、高い部材13bはポリイミド系材料からなる。
樹脂絶縁層となる樹脂に対する濡れ性が低い部材(13a,13c)が、高い部材13bより幅広に形成されており、高い部材13bの部分が凹部形状の側面となる。この凹部形状に樹脂が溜まることが可能で、版抜け性はさらに改善される。
FIG. 10 is a schematic cross-sectional view of another example of a printing mask.
In the mask 13 for printing, the member (13a, 13c) with low wettability with respect to resin used as the resin insulating layer arrange | positioned on the surface side which faces the to-be-printed side of a frame part, and the said surface, and wettability is low. It is comprised including the
The members (13a, 13c) having low wettability with respect to the resin serving as the resin insulating layer are formed wider than the
図11は、印刷用マスクのさらに他の例の模式断面図である。
印刷用マスク14において、枠部の被印刷物側に面する表面側及び当該表面の反対側に配置された樹脂絶縁層となる樹脂に対する濡れ性が低い部材(14a,14c)と、濡れ性が低い部材(14a,14c)に挟まれて配置された樹脂絶縁層となる樹脂に対する濡れ性が高い部材14bとを含んで構成されている。例えば、濡れ性が低い部材(14a,14c)はステンレス材料からなり、高い部材14bはポリイミド系材料からなる。
樹脂絶縁層となる樹脂に対する濡れ性が低い部材(14a,14c)が、高い部材14bより幅が狭く形成されており、高い部材14bが凸状に突出した側面となる。凸状に突出していることにより、枠部の被印刷物との接触面に対する樹脂の回りこみをさらに抑制できる。
FIG. 11 is a schematic cross-sectional view of still another example of the printing mask.
In the
The members (14a, 14c) having low wettability with respect to the resin serving as the resin insulating layer are formed to be narrower than the
本発明は上記の説明に限定されない。
例えば、SiPとして、第1及び第2配線などに、インダクタンスやキャパシタなどの受動素子が形成されていてもよい。
実施形態においては、絶縁層中の配線として2層の配線(第1配線及び第2配線)が形成されているが、これに限らない。樹脂の絶縁層の層数も上記のような層数などに限定されない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
The present invention is not limited to the above description.
For example, passive elements such as inductances and capacitors may be formed on the first and second wirings as SiP.
In the embodiment, two layers of wiring (first wiring and second wiring) are formed as the wiring in the insulating layer, but the present invention is not limited to this. The number of resin insulation layers is not limited to the number of layers as described above.
In addition, various modifications can be made without departing from the scope of the present invention.
本発明の半導体装置は、システムインパッケージ形態の半導体装置に適用できる。 The semiconductor device of the present invention can be applied to a semiconductor device in a system in package form.
本発明の半導体装置の製造方法は、システムインパッケージ形態の半導体装置の製造方法に適用できる。 The semiconductor device manufacturing method of the present invention can be applied to a system-in-package semiconductor device manufacturing method.
10…印刷用マスク、10a…枠部、10b…角、10c…貫通開口部、11…バッファ層、11r…残留ペースト、11s…肩部、11t…テール部、12…印刷用マスク、13…印刷用マスク、13a…濡れ性の高い部材、13b…濡れ性の低い部材、13c…濡れ性の高い部材、14…印刷用マスク、14a…濡れ性の高い部材、14b…濡れ性の低い部材、14c…濡れ性の高い部材、20…シリコン基板、21…下地絶縁膜、24…第1半導体チップ、24a…半導体本体部分、24b…パッド、24c…保護層、24d…ダイアタッチフィルム、25…第2半導体チップ、25a…半導体本体部分、25b…パッド、25c…保護層、25d…ダイアタッチフィルム、26…第1樹脂層、26a…開口部、27…シード層、28…銅層、29…第2樹脂層、29a…開口部、30…シード層、31…銅層、32…導電性ポスト、33…バンプ、B…ブレード、M1,M2…アライメントマーク
DESCRIPTION OF
Claims (24)
マスクとなる枠部を有し、
前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されていることを特徴とする
印刷用マスク。 A printing mask for printing a resin insulating layer constituting a semiconductor device,
Having a frame to be a mask,
A printing mask, wherein a width of a surface of the frame portion facing the substrate is smaller than a width of the frame portion.
請求項1に記載の印刷用マスク。 2. The printing mask according to claim 1, wherein the rectangular shape is removed from a surface of the frame portion facing the substrate, a side surface and a corner of the frame portion.
請求項1に記載の印刷用マスク。 2. The printing mask according to claim 1, wherein the frame portion is made of a plurality of materials having different wettability with respect to the resin to be the resin insulating layer.
前記枠部の前記被印刷物側に面する表面側に配置された前記樹脂絶縁層となる樹脂に対する濡れ性が高い部材と
を含んで構成されていることを特徴とする
請求項1に記載の印刷用マスク。 A member having low wettability with respect to the resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate;
The printing apparatus according to claim 1, further comprising: a member having high wettability with respect to a resin to be the resin insulating layer disposed on a surface side facing the substrate to be printed of the frame portion. Mask.
前記濡れ性が低い部材に挟まれて配置された前記樹脂絶縁層となる樹脂に対する濡れ性が高い部材と
を含んで構成されていることを特徴とする
請求項1に記載の印刷用マスク。 A member having low wettability with respect to the resin to be the resin insulating layer disposed on the surface side facing the substrate side of the frame portion and on the opposite side of the surface;
The printing mask according to claim 1, further comprising: a member having high wettability with respect to the resin to be the resin insulating layer disposed between the members having low wettability.
マスクとなる枠部を有し、
前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されていることを特徴とする
印刷用マスク。 A printing mask for printing a resin insulating layer constituting a semiconductor device,
Having a frame to be a mask,
The printing mask, wherein the frame portion is made of a plurality of materials having different wettability with respect to the resin to be the resin insulating layer.
前記枠部の前記被印刷物側に面する表面側に配置された前記樹脂絶縁層となる樹脂に対する濡れ性が高い部材と
を含んで構成されていることを特徴とする
請求項6に記載の印刷用マスク。 A member having low wettability with respect to the resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate;
7. The printing according to claim 6, further comprising: a member having high wettability with respect to a resin to be the resin insulating layer disposed on a surface side facing the printing material side of the frame portion. Mask.
前記濡れ性が低い部材に挟まれて配置された前記樹脂絶縁層となる樹脂に対する濡れ性が高い部材と
を含んで構成されていることを特徴とする
請求項6に記載の印刷用マスク。 A member having low wettability with respect to the resin to be the resin insulating layer disposed on the surface side facing the substrate side of the frame portion and on the opposite side of the surface;
The printing mask according to claim 6, further comprising: a member having high wettability with respect to a resin to be the resin insulating layer disposed between the members having low wettability.
マスクとなる枠部を有し、前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されている印刷用マスクを用いて、前記枠部の被印刷物側に面する表面を前記被印刷物に接触させて印刷することを特徴とする
印刷用マスクの使用方法。 A method of using a printing mask for printing a resin insulating layer constituting a semiconductor device,
Using a printing mask having a frame portion serving as a mask, the width of the surface facing the substrate side of the frame portion being smaller than the width of the frame portion, on the substrate side of the frame portion A method for using a printing mask, wherein the printing is performed by bringing a surface to be contacted into contact with the substrate.
請求項9に記載の印刷用マスクの使用方法。 The printing mask according to claim 9, wherein the printing mask has a shape in which the corner shape is removed from a surface of the frame portion facing the substrate, a side surface and a corner of the frame portion. How to use the mask.
請求項9に記載の印刷用マスクの使用方法。 The method for using a printing mask according to claim 9, wherein in the printing mask, the frame portion is made of a plurality of materials having different wettability with respect to the resin to be the resin insulating layer.
請求項9に記載の印刷用マスクの使用方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate, and a surface of the frame portion facing the substrate The method for using a printing mask according to claim 9, comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed on the surface side.
請求項9に記載の印刷用マスクの使用方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the surface side of the frame portion facing the substrate and the opposite side of the surface, and a member having low wettability The method for using a printing mask according to claim 9, comprising a member having high wettability with respect to the resin to be the resin insulation layer disposed between the layers.
マスクとなる枠部を有し、前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、前記枠部の被印刷物側に面する表面を前記被印刷物に接触させて印刷することを特徴とする
印刷用マスクの使用方法。 A method of using a printing mask for printing a resin insulating layer constituting a semiconductor device,
Using a printing mask that has a frame portion that serves as a mask, and the frame portion is made of a plurality of materials that have different wettability with respect to the resin that serves as the resin insulating layer, A method for using a printing mask, wherein printing is performed by bringing a surface to be contacted into contact with the substrate.
請求項14に記載の印刷用マスクの使用方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate, and a surface of the frame portion facing the substrate The method for using a printing mask according to claim 14, comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed on the surface side of the printing mask.
請求項14に記載の印刷用マスクの使用方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the surface side of the frame portion facing the substrate and the opposite side of the surface, and a member having low wettability The method for using a printing mask according to claim 14, comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed between the layers.
半導体装置を構成する樹脂絶縁層を印刷する工程を有し、
前記樹脂絶縁層を印刷する工程において、マスクとなる枠部を有し、前記枠部の被印刷物側に面する表面の幅が、前記枠部の幅より小さく形成されている印刷用マスクを用いて、基板上に樹脂絶縁層を印刷することを特徴とする
半導体装置の製造方法。 A method of manufacturing a semiconductor device packaged including a semiconductor,
Having a step of printing a resin insulating layer constituting the semiconductor device;
In the step of printing the resin insulating layer, a printing mask having a frame portion serving as a mask and having a width of the surface facing the substrate to be printed is smaller than the width of the frame portion is used. A method for manufacturing a semiconductor device, comprising: printing a resin insulating layer on a substrate.
請求項17に記載の半導体装置の製造方法。 18. The semiconductor device according to claim 17, wherein the printing mask has a shape in which the angular shape is removed from a surface of the frame portion facing the substrate, a side surface of the frame portion, and corners. Manufacturing method.
請求項17に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 17, wherein, in the printing mask, the frame portion is made of a plurality of materials having different wettability with respect to the resin to be the resin insulating layer.
請求項17に記載の半導体装置の製造方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate, and a surface of the frame portion facing the substrate The method for manufacturing a semiconductor device according to claim 17, further comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed on the surface side.
請求項17に記載の半導体装置の製造方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the surface side of the frame portion facing the substrate and the opposite side of the surface, and a member having low wettability The method for manufacturing a semiconductor device according to claim 17, further comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed between the layers.
半導体装置を構成する樹脂絶縁層を印刷する工程を有し、
前記樹脂絶縁層を印刷する工程において、マスクとなる枠部を有し、前記枠部が、前記樹脂絶縁層となる樹脂に対する濡れ性が異なる複数の材料から構成されている印刷用マスクを用いて、基板上に樹脂絶縁層を印刷することを特徴とする
半導体装置の製造方法。 A method of manufacturing a semiconductor device packaged including a semiconductor,
Having a step of printing a resin insulating layer constituting the semiconductor device;
In the step of printing the resin insulating layer, using a printing mask that has a frame portion serving as a mask, and the frame portion is composed of a plurality of materials having different wettability with respect to the resin serving as the resin insulating layer. A method of manufacturing a semiconductor device, comprising: printing a resin insulating layer on a substrate.
請求項22に記載の半導体装置の製造方法。 In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the opposite side of the surface of the frame portion facing the substrate, and a surface of the frame portion facing the substrate 23. The method of manufacturing a semiconductor device according to claim 22, further comprising: a member having high wettability with respect to the resin to be the resin insulating layer disposed on the surface side.
請求項22に記載の半導体装置の製造方法。
In the printing mask, a member having low wettability with respect to a resin to be the resin insulating layer disposed on the surface side of the frame portion facing the substrate and the opposite side of the surface, and a member having low wettability 23. The method of manufacturing a semiconductor device according to claim 22, further comprising a member having high wettability with respect to the resin to be the resin insulating layer disposed between the layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228516A JP5055895B2 (en) | 2006-08-25 | 2006-08-25 | Printing mask, method of using printing mask, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228516A JP5055895B2 (en) | 2006-08-25 | 2006-08-25 | Printing mask, method of using printing mask, and method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053480A true JP2008053480A (en) | 2008-03-06 |
JP5055895B2 JP5055895B2 (en) | 2012-10-24 |
Family
ID=39237240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006228516A Expired - Fee Related JP5055895B2 (en) | 2006-08-25 | 2006-08-25 | Printing mask, method of using printing mask, and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5055895B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075181B2 (en) | 2018-09-17 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140588A (en) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Works Ltd | Semiconductor device and manufacture thereof |
JPH11307557A (en) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Works Ltd | Printing mask for semiconductor device sealing and manufacture thereof |
JP2001189331A (en) * | 1999-12-28 | 2001-07-10 | Rhythm Watch Co Ltd | Resin-sealing method for integrated circuit and mask plate for thick-film printing |
JP2005175317A (en) * | 2003-12-12 | 2005-06-30 | Sony Corp | Semiconductor device and its manufacturing method |
-
2006
- 2006-08-25 JP JP2006228516A patent/JP5055895B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140588A (en) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Works Ltd | Semiconductor device and manufacture thereof |
JPH11307557A (en) * | 1998-04-23 | 1999-11-05 | Matsushita Electric Works Ltd | Printing mask for semiconductor device sealing and manufacture thereof |
JP2001189331A (en) * | 1999-12-28 | 2001-07-10 | Rhythm Watch Co Ltd | Resin-sealing method for integrated circuit and mask plate for thick-film printing |
JP2005175317A (en) * | 2003-12-12 | 2005-06-30 | Sony Corp | Semiconductor device and its manufacturing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075181B2 (en) | 2018-09-17 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
US11626377B2 (en) | 2018-09-17 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5055895B2 (en) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3953027B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4395775B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5460388B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4403407B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4379102B2 (en) | Manufacturing method of semiconductor device | |
JP2005322858A (en) | Method for manufacturing semiconductor device | |
JP4206885B2 (en) | Manufacturing method of semiconductor device | |
WO2011136363A1 (en) | Method for manufacturing circuit device | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP2008047732A (en) | Semiconductor device and manufacturing method thereof | |
JP2007317857A (en) | Semiconductor device and its manufacturing method | |
JP5055895B2 (en) | Printing mask, method of using printing mask, and method of manufacturing semiconductor device | |
JP5067056B2 (en) | Semiconductor device | |
JP2004235612A (en) | Method of manufacturing semiconductor device | |
JP4591100B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007318059A (en) | Semiconductor device, and manufacturing method thereof | |
JP2004165193A (en) | Semiconductor device and its manufacturing method | |
JP2004241673A (en) | Semiconductor device, manufacturing method for semiconductor device and electronic apparatus | |
JP4844287B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5055900B2 (en) | Wiping device and method for wiping mask for printing | |
JP4894343B2 (en) | Manufacturing method of semiconductor device | |
JP2008244218A (en) | Semiconductor device | |
JP5098211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007103717A (en) | Semiconductor device and manufacturing method thereof | |
KR100596797B1 (en) | method for forming wafer level package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |