JP2008051775A - Temperature detecting apparatus for semiconductor module - Google Patents

Temperature detecting apparatus for semiconductor module Download PDF

Info

Publication number
JP2008051775A
JP2008051775A JP2006231113A JP2006231113A JP2008051775A JP 2008051775 A JP2008051775 A JP 2008051775A JP 2006231113 A JP2006231113 A JP 2006231113A JP 2006231113 A JP2006231113 A JP 2006231113A JP 2008051775 A JP2008051775 A JP 2008051775A
Authority
JP
Japan
Prior art keywords
voltage
temperature
reference voltage
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006231113A
Other languages
Japanese (ja)
Other versions
JP4844292B2 (en
Inventor
Masahiro Yamada
将宏 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006231113A priority Critical patent/JP4844292B2/en
Publication of JP2008051775A publication Critical patent/JP2008051775A/en
Application granted granted Critical
Publication of JP4844292B2 publication Critical patent/JP4844292B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To accurately detect temperature of the hottest element from among a plurality of semiconductor elements that constitute a semiconductor module. <P>SOLUTION: This temperature detecting apparatus of the semiconductor module, constituted by the plurality of semiconductor elements, comprises a plurality of sense diodes 1 that are disposed in each semiconductor element and output voltage corresponding to the temperature of the semiconductor element, and a plurality of comparator CMPs that are disposed for each of output voltage of the sense diodes 1 and compare the reference voltage 3 with the output voltage of the diodes 1. The voltage value of the reference voltage 3, when all the output voltages of the comparator CMPs go into Hi level by varying the reference voltage 3, is specified as the temperature of the hottest semiconductor element from among the plurality of semiconductor elements. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、複数の半導体素子から構成される半導体モジュールにおける当該半導体素子の温度を検出する、半導体モジュールの温度検出装置に関する。   The present invention relates to a temperature detection device for a semiconductor module that detects the temperature of the semiconductor element in a semiconductor module composed of a plurality of semiconductor elements.

従来から、複数の半導体素子からなる半導体モジュールの温度検出を行う温度検出装置が知られている（例えば、特許文献１参照）。この温度検出装置は、半導体素子毎の温度に直接応答するダイオードを並列接続し、単一の温度検出回路に接続するものである。このような構成によって、全ての半導体素子の温度が上昇した場合でも、特定の１素子の温度が上昇した場合でも、所定誤差範囲内でその温度変化を迅速に検出しようとするものである。
特開平１０−３８９６４号公報 2. Description of the Related Art Conventionally, a temperature detection device that detects the temperature of a semiconductor module composed of a plurality of semiconductor elements is known (see, for example, Patent Document 1). In this temperature detection device, diodes that directly respond to the temperature of each semiconductor element are connected in parallel and connected to a single temperature detection circuit. With such a configuration, even when the temperature of all the semiconductor elements rises or when the temperature of one specific element rises, the temperature change is quickly detected within a predetermined error range.
Japanese Patent Laid-Open No. 10-38964

ところで、半導体素子の能力を効率よく使用するために、半導体モジュールの実温度を精度よく検出する必要がある。しかしながら、上述の従来技術では、各温度検出用ダイオードの出力が短絡されていることによりその出力は平均化されることになるため、各半導体素子のうち最も高温の素子の温度を正確に検出することができない。   By the way, in order to efficiently use the capability of the semiconductor element, it is necessary to accurately detect the actual temperature of the semiconductor module. However, in the above-described prior art, since the outputs of the temperature detection diodes are short-circuited, the outputs are averaged, so that the temperature of the hottest element among the semiconductor elements is accurately detected. I can't.

そこで、本発明は、半導体モジュールを構成する複数の半導体素子のうち最も高温の素子の温度を精度よく検出することができる、半導体モジュールの温度検出装置の提供を目的とする。   Accordingly, an object of the present invention is to provide a temperature detection device for a semiconductor module that can accurately detect the temperature of the hottest element among a plurality of semiconductor elements constituting the semiconductor module.

上記目的を達成するため、本発明の半導体モジュールの温度検出装置は、
複数の半導体素子から構成される半導体モジュールの温度検出装置であって、
前記半導体素子毎に設けられた温度検出手段であって前記半導体素子の温度に応じた電圧を出力する複数の温度検出手段と、
前記温度検出手段の出力電圧毎に設けられたコンパレータであって前記温度検出手段の出力電圧と所定の基準電圧とを比較する複数のコンパレータと、
前記コンパレータの出力電圧に基づいて、前記全ての温度検出手段の出力電圧に相当する温度が前記基準電圧に相当する温度以上になった時点の当該基準電圧を特定する基準電圧特定手段とを備えることを特徴とする。すなわち、このように特定された基準電圧が、前記全ての温度検出手段によって検出された温度のうちで最も高い温度に相当することとなる。 In order to achieve the above object, a temperature detection device for a semiconductor module of the present invention comprises:
A temperature detection device for a semiconductor module composed of a plurality of semiconductor elements,
A plurality of temperature detecting means provided for each of the semiconductor elements, each of which outputs a voltage corresponding to the temperature of the semiconductor element;
A plurality of comparators provided for each output voltage of the temperature detection means for comparing the output voltage of the temperature detection means with a predetermined reference voltage;
Reference voltage specifying means for specifying the reference voltage at the time when the temperature corresponding to the output voltage of all the temperature detecting means becomes equal to or higher than the temperature corresponding to the reference voltage based on the output voltage of the comparator. It is characterized by. That is, the reference voltage specified in this way corresponds to the highest temperature among the temperatures detected by all the temperature detecting means.

また、本発明において、前記基準電圧特定手段によって特定された基準電圧をパルス密度変調で所定の演算処理装置に伝達する伝達手段を備えると好適である。これにより、ＣＰＵ等の演算処理装置がリアルタイムで半導体素子の最高温度を認識することができる。   In the present invention, it is preferable to provide a transmission means for transmitting the reference voltage specified by the reference voltage specifying means to a predetermined arithmetic processing unit by pulse density modulation. Thereby, an arithmetic processing unit such as a CPU can recognize the maximum temperature of the semiconductor element in real time.

本発明によれば、半導体モジュールを構成する複数の半導体素子のうち最も高温の素子の温度を精度よく検出することができる。   According to the present invention, it is possible to accurately detect the temperature of the hottest element among a plurality of semiconductor elements constituting the semiconductor module.

以下、本発明の半導体モジュールの温度検出装置を実施するための最良の形態の説明を行う。半導体モジュールは、インバータなどの並列接続された複数の半導体素子（例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのトランジスタ）から構成されるものである。このようなインバータは、例えば、車両に搭載されるいわゆるハイブリッドシステムに使用され、発電用や駆動モータ用等の走行用インバータや昇圧用インバータなどが挙げられる。一般に、インバータでは、その構成要素のＩＧＢＴの温度を検出し、その温度が所定の限界温度に達した場合には、インバータの出力電流を減じることによって上昇した温度を低下させる負荷率制限制御が行われている。   Hereinafter, the best mode for carrying out the temperature detection apparatus for a semiconductor module of the present invention will be described. The semiconductor module is composed of a plurality of semiconductor elements connected in parallel such as an inverter (for example, a transistor such as an IGBT (insulated gate bipolar transistor)). Such an inverter is used in, for example, a so-called hybrid system mounted on a vehicle, and examples include a traveling inverter for power generation and a drive motor, a boosting inverter, and the like. In general, an inverter detects the temperature of the IGBT of its constituent elements, and when the temperature reaches a predetermined limit temperature, load factor limiting control is performed to reduce the increased temperature by reducing the output current of the inverter. It has been broken.

そして、近年、ハイブリッド車の普及に伴い、インバータモジュールの更なる小型化や低コスト化が望まれている。インバータモジュールを更に小型化するためには、ＩＧＢＴの能力を効率よく最大限まで使用できるように負荷率制限制御における限界温度を最適値に設定する上で、ＩＧＢＴの実温度を精度よく検知する必要がある。また、昇圧用インバータ等の高出力電流が必要なインバータではＩＧＢＴを並列接続している場合があるが、各ＩＧＢＴのそれぞれの温度を検知することによって負荷率制限制御を行っていると、部品点数が増えてかえってインバータが大型化してしまうというトレードオフが存在する。さらに、ＩＧＢＴ並列接続用に温度モニタ回路を専用回路化すると、汎用性が悪化するとともにコストも高くなる。そこで、これらの点について考慮された本実施形態の半導体モジュールの温度検出装置について以下説明する。   In recent years, with the spread of hybrid vehicles, further downsizing and cost reduction of inverter modules are desired. In order to further reduce the size of the inverter module, it is necessary to accurately detect the actual temperature of the IGBT in order to set the limit temperature in the load factor limiting control to an optimum value so that the IGBT capacity can be efficiently and fully used. There is. In addition, there is a case where IGBTs are connected in parallel in an inverter that requires a high output current, such as a booster inverter. However, if load factor limiting control is performed by detecting the temperature of each IGBT, the number of parts As a result, there is a trade-off that the inverter becomes larger. Furthermore, if the temperature monitor circuit is made a dedicated circuit for IGBT parallel connection, the versatility is deteriorated and the cost is increased. Therefore, the temperature detection device for the semiconductor module of the present embodiment in consideration of these points will be described below.

図１は、本発明の実施形態である、半導体モジュールの温度検出装置の概略構成図である。本実施形態の温度検出装置は、半導体モジュールを構成する図示しない２つの半導体素子の温度を温度センスダイオード１ａ，１ｂによって検出する。図示しない２つの半導体素子のそれぞれに設けられた温度センスダイオード１ａ，１ｂの検出電圧２ａ，２ｂが、Ｌｏセレクト部１０に入力される。温度センスダイオード１ａ，１ｂの出力特性は、半導体素子の温度が高くなるほどその温度に相当する出力電圧２ａ，２ｂは小さくなる。抵抗Ｒｔａ２，Ｒｔａ３は、分圧（出力電圧２ａ，２ｂ）を取り出すためのものである。   FIG. 1 is a schematic configuration diagram of a temperature detection device for a semiconductor module according to an embodiment of the present invention. The temperature detection device of the present embodiment detects the temperatures of two semiconductor elements (not shown) constituting the semiconductor module by temperature sense diodes 1a and 1b. Detection voltages 2 a and 2 b of temperature sensing diodes 1 a and 1 b provided in two semiconductor elements (not shown) are input to the Lo select unit 10. Regarding the output characteristics of the temperature sensing diodes 1a and 1b, the higher the temperature of the semiconductor element, the smaller the output voltages 2a and 2b corresponding to the temperature. The resistors Rta2 and Rta3 are for taking out the divided voltages (output voltages 2a and 2b).

Ｌｏセレクト部１０は、温度センスダイオード１ａの出力電圧２ａが入力されるコンパレータＣＭＰ１と、温度センスダイオード１ｂの出力電圧２ｂが入力されるコンパレータＣＭＰ２と、コンパレータＣＭＰ１及びＣＭＰ２の出力電圧４ａ，４ｂ（Ｈｉレベルの電圧信号またはＬｏレベルの電圧信号）が入力されるＮＯＲ回路６を有する。   The Lo select unit 10 includes a comparator CMP1 to which the output voltage 2a of the temperature sense diode 1a is input, a comparator CMP2 to which the output voltage 2b of the temperature sense diode 1b is input, and output voltages 4a and 4b (Hi) of the comparators CMP1 and CMP2. A NOR circuit 6 to which a level voltage signal or a Lo level voltage signal is input.

Ｌｏセレクト部１０は、温度センスダイオード１ａの出力電圧２ａと温度センスダイオード１ｂの出力電圧２ｂに基づいて、最終的に最も高温の半導体素子の温度と基準電圧３とのコンパレータによる比較結果を検出する。即ち、Ｌｏセレクト部１０において、コンパレータＣＭＰ１は、非反転入力端子に入力される出力電圧２ａと反転入力端子に入力される基準電圧３とを比較し、コンパレータＣＭＰ２は、非反転入力端子に入力される出力電圧２ｂと反転入力端子に入力される基準電圧３とを比較する。コンパレータＣＭＰ１は、出力電圧２ａが基準電圧３より大きい場合にはＨｉレベルの電圧信号４ａを出力し、出力電圧２ａが基準電圧３より小さい場合にはＬｏレベルの電圧信号４ａを出力する。同様に、コンパレータＣＭＰ２は、出力電圧２ｂが基準電圧３より大きい場合にはＨｉレベルの電圧信号４ｂを出力し、出力電圧２ｂが基準電圧３より小さい場合にはＬｏレベルの電圧信号４ｂを出力する。電圧信号４ａ及び４ｂはＮＯＲ回路６に入力される。ＮＯＲ回路６は、電圧信号４ａ及び４ｂがともにＬｏレベルのときのみその出力信号７はＨｉレベルとなり、それ以外の入力に対してはその出力信号７はＬｏレベルとなる。ＮＯＲ回路６の出力信号７は、マイコン３０等の制御部に伝達するために伝達部２０に送られる。マイコン３０等の制御部は、ＩＧＢＴ等の半導体素子の温度を監視し、それらを駆動する駆動回路を制御する。   Based on the output voltage 2a of the temperature sense diode 1a and the output voltage 2b of the temperature sense diode 1b, the Lo select unit 10 finally detects the comparison result by the comparator between the temperature of the highest temperature semiconductor element and the reference voltage 3. . That is, in the Lo select unit 10, the comparator CMP1 compares the output voltage 2a input to the non-inverting input terminal with the reference voltage 3 input to the inverting input terminal, and the comparator CMP2 is input to the non-inverting input terminal. The output voltage 2b and the reference voltage 3 input to the inverting input terminal are compared. The comparator CMP1 outputs a Hi level voltage signal 4a when the output voltage 2a is larger than the reference voltage 3, and outputs a Lo level voltage signal 4a when the output voltage 2a is smaller than the reference voltage 3. Similarly, when the output voltage 2b is larger than the reference voltage 3, the comparator CMP2 outputs a Hi level voltage signal 4b, and when the output voltage 2b is smaller than the reference voltage 3, the comparator CMP2 outputs a Lo level voltage signal 4b. . The voltage signals 4 a and 4 b are input to the NOR circuit 6. The NOR circuit 6 has its output signal 7 at the Hi level only when the voltage signals 4a and 4b are both at the Lo level, and the output signal 7 at the other inputs is at the Lo level. The output signal 7 of the NOR circuit 6 is sent to the transmission unit 20 for transmission to a control unit such as the microcomputer 30. A control unit such as the microcomputer 30 monitors the temperature of a semiconductor element such as an IGBT and controls a drive circuit that drives them.

なお、マイコン３０とＩＧＢＴ素子を含めた伝達部２０とでは基準となる電位が異なるため、ＮＯＲ回路６の出力信号７をデジタル信号に変調し、フォトカプラ２２を介して、マイコン３０に伝達する必要がある。本実施形態では、詳細は後述するが、ＮＯＲ回路６の出力信号７はＰＤＭ（パルス密度変調）方式によってマイコン３０に伝達される。   Since the reference potential is different between the microcomputer 30 and the transmission unit 20 including the IGBT element, the output signal 7 of the NOR circuit 6 needs to be modulated into a digital signal and transmitted to the microcomputer 30 via the photocoupler 22. There is. In this embodiment, the output signal 7 of the NOR circuit 6 is transmitted to the microcomputer 30 by a PDM (pulse density modulation) method, which will be described in detail later.

図２は、Ｌｏセレクト部１０の概略構成図である。図２に示されるように、コンパレータＣＭＰ１は、温度センスダイオード１ａからの入力電圧２ａと基準電圧３を比較し、コンパレータＣＭＰ２は、温度センスダイオード１ｂからの入力電圧２ｂと基準電圧３を比較する。温度センスダイオード１ａからの入力電圧２ａを受ける入力バイポーラトランジスタＱａ１及び温度センスダイオード１ｂからの入力電圧２ｂを受ける入力バイポーラトランジスタＱｂは、ともにｐｎｐ型である。   FIG. 2 is a schematic configuration diagram of the Lo select unit 10. As shown in FIG. 2, the comparator CMP1 compares the input voltage 2a from the temperature sense diode 1a with the reference voltage 3, and the comparator CMP2 compares the input voltage 2b from the temperature sense diode 1b with the reference voltage 3. Both the input bipolar transistor Qa1 receiving the input voltage 2a from the temperature sense diode 1a and the input bipolar transistor Qb receiving the input voltage 2b from the temperature sense diode 1b are of the pnp type.

コンパレータＣＭＰ１において、基準電圧３が入力電圧２ａより高い場合には、トランジスタＱａ１，Ｑａ２がオンすることによって、トランジスタＱａ３，Ｑａ４，Ｑａ５がオンする。したがって、トランジスタＱａ５のオンによってトランジスタＱａ７はオフに固定されるため、基準電圧３が入力電圧２ａより高い場合にはコンパレータＣＭＰ１の出力信号４ａはＨｉレベルとなる。一方、コンパレータＣＭＰ１において、基準電圧３が入力電圧２ａより低い場合には、トランジスタＱａ６，Ｑａ４がオンすることによって、トランジスタＱａ７がオンする。したがって、トランジスタＱａ７がオンに固定されるため、基準電圧３が入力電圧２ａより低い場合にはコンパレータＣＭＰ１の出力信号４ａはＬｏレベルとなる。同様に、コンパレータＣＭＰ２において、基準電圧３が入力電圧２ｂより高い場合には、トランジスタＱｂ１，Ｑｂ２がオンすることによって、トランジスタＱｂ３，Ｑｂ４，Ｑｂ５がオンする。したがって、トランジスタＱｂ５のオンによってトランジスタＱｂ７はオフに固定されるため、基準電圧３が入力電圧２ｂより高い場合にはコンパレータＣＭＰ２の出力信号４ｂはＨｉレベルとなる。一方、コンパレータＣＭＰ２において、基準電圧３が入力電圧２ｂより低い場合には、トランジスタＱｂ６，Ｑｂ４がオンすることによって、トランジスタＱｂ７がオンする。したがって、トランジスタＱｂ７がオンに固定されるため、基準電圧３が入力電圧２ｂより低い場合にはコンパレータＣＭＰ２の出力信号４ｂはＬｏレベルとなる。   In the comparator CMP1, when the reference voltage 3 is higher than the input voltage 2a, the transistors Qa1, Qa2 are turned on, so that the transistors Qa3, Qa4, Qa5 are turned on. Therefore, the transistor Qa7 is fixed to OFF by turning on the transistor Qa5. Therefore, when the reference voltage 3 is higher than the input voltage 2a, the output signal 4a of the comparator CMP1 becomes Hi level. On the other hand, in the comparator CMP1, when the reference voltage 3 is lower than the input voltage 2a, the transistors Qa6 and Qa4 are turned on to turn on the transistor Qa7. Therefore, since the transistor Qa7 is fixed on, the output signal 4a of the comparator CMP1 is at the Lo level when the reference voltage 3 is lower than the input voltage 2a. Similarly, in the comparator CMP2, when the reference voltage 3 is higher than the input voltage 2b, the transistors Qb1, Qb2 are turned on, so that the transistors Qb3, Qb4, Qb5 are turned on. Accordingly, since the transistor Qb7 is turned on and the transistor Qb7 is fixed to be off, when the reference voltage 3 is higher than the input voltage 2b, the output signal 4b of the comparator CMP2 becomes Hi level. On the other hand, in the comparator CMP2, when the reference voltage 3 is lower than the input voltage 2b, the transistors Qb6 and Qb4 are turned on to turn on the transistor Qb7. Therefore, since the transistor Qb7 is fixed to ON, when the reference voltage 3 is lower than the input voltage 2b, the output signal 4b of the comparator CMP2 is at the Lo level.

出力信号４ａ，４ｂは、ＮＯＲ回路６に伝達される。ＮＯＲ回路６は、互いに並列接続されるｎｐｎバイポーラトランジスタ６ａ，６ｂを備える。出力信号４ａはｎｐｎバイポーラトランジスタ６ａのベースに接続され、出力信号４ｂはｎｐｎバイポーラトランジスタ６ｂのベースに接続されている。ｎｐｎバイポーラトランジスタ６ａ，６ｂのうち、コンパレータＣＭＰ１，ＣＭＰ２の出力信号４ａ，４ｂの電圧値の高い方の出力信号が入力されるバイポーラトランジスタがアクティブ（オン）となる。コンパレータＣＭＰ１，ＣＭＰ２の出力信号４ａ，４ｂがいずれもＬｏレベルの出力信号の場合には、トランジスタ６ａ，６ｂはともにオフとなる。したがって、トランジスタ６ａ，６ｂの少なくともいずれかがオンする場合には変調回路２１への出力信号７はＬｏレベルとなり、トランジスタ６ａ，６ｂのいずれもオンしない場合には変調回路２１への出力信号７はＨｉレベルとなる。   The output signals 4a and 4b are transmitted to the NOR circuit 6. The NOR circuit 6 includes npn bipolar transistors 6a and 6b connected in parallel to each other. The output signal 4a is connected to the base of the npn bipolar transistor 6a, and the output signal 4b is connected to the base of the npn bipolar transistor 6b. Of the npn bipolar transistors 6a and 6b, the bipolar transistor to which the output signal having the higher voltage value of the output signals 4a and 4b of the comparators CMP1 and CMP2 is input is activated (ON). When the output signals 4a and 4b of the comparators CMP1 and CMP2 are both Lo level output signals, the transistors 6a and 6b are both turned off. Therefore, when at least one of the transistors 6a and 6b is turned on, the output signal 7 to the modulation circuit 21 becomes Lo level, and when neither of the transistors 6a and 6b is turned on, the output signal 7 to the modulation circuit 21 is Become Hi level.

すなわち、基準電圧３が入力電圧２ａまたは２ｂのいずれかより高い場合には、出力信号４ａまたは４ｂのいずれかがＨｉレベルの出力信号となるので、変調回路２１への出力信号７はＬｏレベルとなる。基準電圧３が入力電圧２ａよりも低く２ｂよりも低い場合には、出力信号４ａ，４ｂはいずれもＬｏレベルの出力信号となるので、変調回路２１への出力信号７はＨｉレベルとなる。   That is, when the reference voltage 3 is higher than either the input voltage 2a or 2b, either the output signal 4a or 4b becomes a Hi level output signal, so that the output signal 7 to the modulation circuit 21 is at the Lo level. Become. When the reference voltage 3 is lower than the input voltage 2a and lower than 2b, the output signals 4a and 4b are both Lo level output signals, and the output signal 7 to the modulation circuit 21 is Hi level.

図３は、変調回路２１、フォトカプラ２２及び復調回路２３を含む伝達部２０の概略構成図である。本実施例の変調回路２１は、パルス密度変調（ＰＤＭ）を実施する。変調回路２１は、Ｌｏセレクト部１０の基準電圧３を生成する基準電圧生成部２４と、Ｌｏセレクト部１０（ＮＯＲ回路６）の出力信号７を一定周波数のクロックに同期させＰＤＭ信号として変調出力する同期出力部２５とを備えている。   FIG. 3 is a schematic configuration diagram of the transmission unit 20 including the modulation circuit 21, the photocoupler 22, and the demodulation circuit 23. The modulation circuit 21 of the present embodiment performs pulse density modulation (PDM). The modulation circuit 21 modulates and outputs a reference voltage generator 24 that generates the reference voltage 3 of the Lo select unit 10 and an output signal 7 of the Lo select unit 10 (NOR circuit 6) as a PDM signal in synchronization with a clock having a constant frequency. And a synchronous output unit 25.

基準電圧発生部２４は、１次遅れ回路によって基準電圧３を生成する。すなわち、抵抗Ｒｉｎ１とコンデンサＣｉｎ１とから構成されるＣＲ回路の出力であるＣＲ曲線に応じて基準電圧３を生成する。そのＣＲ回路への印加電圧は、ボルテージフォロアＡＭＰ１の出力電圧である。ボルテージフォロアＡＭＰ１には、同期出力部２５の出力信号に応じて切り替わるスイッチＳＷ１の切り替えに応じて電圧ＲＶＨまたはＲＶＬが入力される。電圧ＲＶＨ，ＲＶＬは、抵抗Ｒｔｒｉｍ１，Ｒｔｒｉｍ２，Ｒｔｒｉｍ３による電源電圧の分圧値である。つまり、ＣＲ回路には、同期出力部２５の出力信号に応じて、ボルテージフォロアＡＭＰ１を介して、抵抗分圧ＲＶＨまたはＲＶＬのいずれかが印加される。したがって、ＣＲ回路に抵抗分圧ＲＶＨが印加されれば基準電圧３はＣＲ曲線に沿って高く変移し、ＣＲ回路に抵抗分圧ＲＶＬが印加されれば基準電圧３はＣＲ曲線に沿って低く変移する。   The reference voltage generator 24 generates the reference voltage 3 using a first-order lag circuit. That is, the reference voltage 3 is generated according to the CR curve that is the output of the CR circuit composed of the resistor Rin1 and the capacitor Cin1. The voltage applied to the CR circuit is the output voltage of the voltage follower AMP1. A voltage RVH or RVL is input to the voltage follower AMP1 in accordance with switching of the switch SW1 that switches according to the output signal of the synchronous output unit 25. The voltages RVH and RVL are power supply voltage divided values by the resistors Rtrim1, Rtrim2, and Rtrim3. That is, either the resistance voltage division RVH or RVL is applied to the CR circuit via the voltage follower AMP1 according to the output signal of the synchronous output unit 25. Therefore, if the resistance voltage division RVH is applied to the CR circuit, the reference voltage 3 changes high along the CR curve, and if the resistance voltage division RVL is applied to the CR circuit, the reference voltage 3 changes low along the CR curve. To do.

同期出力部２５は、Ｌｏセレクト部１０からの非同期の出力信号７をフリップフロップ２６によってクロック同期する。フリップフロップ２６の出力信号は、出力トランジスタ２８及びスイッチＳＷ１に出力される。同期出力部２５は、Ｌｏセレクト部１０の変調回路２１への出力信号７がＬｏレベルの場合にはボルテージフォロアＡＭＰ１に抵抗分圧ＲＶＬが入力されるようにスイッチＳＷ１を切り替え、Ｌｏセレクト部１０の変調回路２１への出力信号７がＨｉレベルの場合にはボルテージフォロアＡＭＰ１に抵抗分圧ＲＶＨが入力されるようにスイッチＳＷ１を切り替える。   The synchronous output unit 25 synchronizes the asynchronous output signal 7 from the Lo select unit 10 with the flip-flop 26. The output signal of the flip-flop 26 is output to the output transistor 28 and the switch SW1. When the output signal 7 to the modulation circuit 21 of the Lo select unit 10 is at the Lo level, the synchronous output unit 25 switches the switch SW1 so that the resistance divided voltage RVL is input to the voltage follower AMP1. When the output signal 7 to the modulation circuit 21 is at the Hi level, the switch SW1 is switched so that the resistance divided voltage RVH is input to the voltage follower AMP1.

したがって、このようなＬｏセレクト部１０、並びに基準電圧発生部２４及び同期出力部２５によれば、ＣＲ回路の出力電圧である基準電圧３がセンスダイオード１ａ，１ｂからの入力電圧２ａまたは２ｂのいずれかより高い場合には、変調回路２１への出力信号７はＬｏレベルとなるので、抵抗分圧ＲＶＬが選択されることによりＣＲ回路のＣＲ曲線に沿って基準電圧３は低くなる。一方、ＣＲ回路の出力電圧である基準電圧３がセンスダイオード１ａ，１ｂからの入力電圧２ａよりも低く２ｂよりも低い場合には、変調回路２１への出力信号はＨｉレベルとなるので、抵抗分圧ＲＶＨが選択されることによりＣＲ回路のＣＲ曲線に沿って基準電圧３は高くなる。   Therefore, according to the Lo select unit 10, the reference voltage generation unit 24, and the synchronous output unit 25, the reference voltage 3 that is the output voltage of the CR circuit is the input voltage 2a or 2b from the sense diodes 1a and 1b. If it is higher, the output signal 7 to the modulation circuit 21 is at the Lo level, so that the reference voltage 3 is lowered along the CR curve of the CR circuit by selecting the resistance voltage division RVL. On the other hand, when the reference voltage 3 which is the output voltage of the CR circuit is lower than the input voltage 2a from the sense diodes 1a and 1b and lower than 2b, the output signal to the modulation circuit 21 is at the Hi level. By selecting the pressure RVH, the reference voltage 3 increases along the CR curve of the CR circuit.

このように、センスダイオード１ａ，１ｂからの入力電圧２ａ，２ｂと基準電圧３との比較結果（Ｌｏセレクト部１０の出力信号７）をその基準電圧３の生成にフィードバックすることによって、入力電圧２ａと２ｂのうち電圧値が小さい方の入力電圧に基準電圧３は収束する。つまり、入力電圧２ａ，２ｂが小さいほど半導体素子の温度は高いので、基準電圧３は最も温度の高い半導体素子の温度に相当する電圧に収束する。したがって、基準電圧３の電圧値に対応する温度が、最も高温の半導体素子の温度に相当する。言い換えれば、基準電圧３を可変することによってコンパレータＣＭＰ１，２の出力電圧４ａ，４ｂがいずれもＨｉレベルになった時点の当該基準電圧３の電圧値を複数の半導体素子のうち最も高温の半導体素子の温度であると特定する。   Thus, by feeding back the comparison result (the output signal 7 of the Lo select section 10) between the input voltages 2a and 2b from the sense diodes 1a and 1b and the reference voltage 3 to the generation of the reference voltage 3, the input voltage 2a And 2b, the reference voltage 3 converges to the input voltage having the smaller voltage value. That is, since the temperature of the semiconductor element is higher as the input voltages 2a and 2b are smaller, the reference voltage 3 converges to a voltage corresponding to the temperature of the semiconductor element having the highest temperature. Therefore, the temperature corresponding to the voltage value of the reference voltage 3 corresponds to the temperature of the hottest semiconductor element. In other words, by changing the reference voltage 3, the voltage value of the reference voltage 3 when the output voltages 4a and 4b of the comparators CMP1 and CMP2 both become Hi level is set to the highest temperature semiconductor element among the plurality of semiconductor elements. It is specified that the temperature is.

なお、抵抗分圧ＲＶＨ，ＲＶＬの値を設定することは、温度センスダイオード１ａ，１ｂによる温度検知の限界値を設定することに相当する。すなわち、基準電圧３の変動はＣＲ回路によって抵抗分圧ＲＶＨとＲＶＬの間に抑えられるため、抵抗分圧ＲＶＨによって温度センスダイオード１ａ，１ｂによる温度検知の上限値が設定され、抵抗分圧ＲＶＬによって温度センスダイオード１ａ，１ｂによる温度検知の下限値が設定される。   Note that setting the values of the resistance voltage divisions RVH and RVL corresponds to setting a limit value for temperature detection by the temperature sensing diodes 1a and 1b. That is, since the fluctuation of the reference voltage 3 is suppressed between the resistance voltage divisions RVH and RVL by the CR circuit, the upper limit value of temperature detection by the temperature sense diodes 1a and 1b is set by the resistance voltage division RVH, and the resistance voltage division RVL A lower limit value of temperature detection by the temperature sense diodes 1a and 1b is set.

さらに、基準電圧３をＣＲ回路を用いて生成しているため、単位時間当たりの基準電圧３の変化量は基準電圧３の絶対値に応じて異なるため、パルス密度変調が実現可能となっている。同期出力部２５は、Ｌｏセレクト部１０からの非同期の出力信号７をフリップフロップ２６によってクロック同期する。クロック２７によるクロック信号の１周期が変調信号の基本単位である。したがって、Ｌｏセレクト部１０からの非同期の出力信号７は、ＨｉレベルとＬｏレベルの個数の比率によってパルス密度変調されて出力トランジスタ２８及びスイッチＳＷ１に出力される。   Further, since the reference voltage 3 is generated by using a CR circuit, the amount of change of the reference voltage 3 per unit time differs depending on the absolute value of the reference voltage 3, so that pulse density modulation can be realized. . The synchronous output unit 25 synchronizes the asynchronous output signal 7 from the Lo select unit 10 with the flip-flop 26. One period of the clock signal by the clock 27 is the basic unit of the modulation signal. Therefore, the asynchronous output signal 7 from the Lo select unit 10 is subjected to pulse density modulation according to the ratio of the number of Hi level and Lo level, and is output to the output transistor 28 and the switch SW1.

図４は、ＣＲ曲線に沿って変化する基準電圧３とパルス密度変調された変調信号との関係を示した図である。或る基準電圧におけるＣＲ曲線の上昇時の微分係数と下降時の微分係数は異なっている。つまり、上昇時の微分係数の絶対値と下降時の微分係数の絶対値を同一の基準電圧で比較すると、基準電圧が基準電圧の中心値より低いときには上昇時の微分係数の絶対値は下降時の微分係数の絶対値より大きく、基準電圧が基準電圧の中心値より高いときには上昇時の微分係数の絶対値は下降時の微分係数の絶対値より小さい。したがって、基準電圧３が低い場合には、例えばＨｉレベルが１／６でＬｏレベルが５／６のパルス密度の変調信号が出力されることになる。基準電圧３が高い場合には、Ｈｉレベルが５／６でＬｏレベルが１／６のパルス密度の変調信号が出力されることになる。   FIG. 4 is a diagram showing the relationship between the reference voltage 3 changing along the CR curve and the modulation signal subjected to pulse density modulation. The differential coefficient when the CR curve rises at a certain reference voltage is different from the differential coefficient when the CR curve falls. In other words, when the absolute value of the differential coefficient at the time of rising and the absolute value of the differential coefficient at the time of falling are compared with the same reference voltage, when the reference voltage is lower than the center value of the reference voltage, the absolute value of the differential coefficient at the time of rising is When the reference voltage is higher than the center value of the reference voltage, the absolute value of the differential coefficient when rising is smaller than the absolute value of the differential coefficient when falling. Therefore, when the reference voltage 3 is low, for example, a modulated signal having a pulse density with a Hi level of 1/6 and a Lo level of 5/6 is output. When the reference voltage 3 is high, a modulation signal having a pulse density with a Hi level of 5/6 and a Lo level of 1/6 is output.

図４に示されるようにパルス密度変調された信号は、図３に示されるように、出力トランジスタ２８及びフォトカプラ２２を介して、変調回路２１側の電源電圧ＶＣＣ１より低電圧の電源電圧ＶＣＣ２で作動する復調回路２３に伝送される。フォトカプラ２２によって、電源電圧が互いに異なる変調回路２１と復調回路２３との間を電気的に絶縁したままで電気信号を伝達することができる。   As shown in FIG. 4, the signal subjected to pulse density modulation as shown in FIG. 4 passes through the output transistor 28 and the photocoupler 22 at a power supply voltage VCC2 lower than the power supply voltage VCC1 on the modulation circuit 21 side. It is transmitted to the demodulating circuit 23 which operates. The photocoupler 22 can transmit an electrical signal while electrically insulating the modulation circuit 21 and the demodulation circuit 23 having different power supply voltages.

復調回路２３は、パルス密度変調された信号を復調する。マイコン３０は、復調回路２３内のＣＲ回路によって減衰された電圧を検出することによって、パルス密度変調された信号に対応する電圧値を取得する。例えば、電源電圧ＶＣＣ２＝５（Ｖ）であるとすると、図４に示される基準電圧が高い場合の変調信号は復調回路２３内のＣＲ回路の減衰によって５（Ｖ）×（５／６）＝２５／６≒４．１７（Ｖ）の電圧がマイコン３０に入力され、図４に示される基準電圧が低い場合の変調信号は復調回路２３内のＣＲ回路の減衰によって５（Ｖ）×（１／６）＝５／６≒０．８３（Ｖ）の電圧がマイコン３０に入力される。したがって、マイコン３０は、その入力電圧に相当する温度を最も高温の半導体素子の温度として認識することとなる。このようにパルス密度変調で送信することによって、マイコン３０はリアルタイムで電圧を検出することができる。すなわち、マイコン３０は、最も高温の半導体素子の温度をリアルタイムで検出することができる。   The demodulator circuit 23 demodulates the pulse density modulated signal. The microcomputer 30 detects a voltage attenuated by the CR circuit in the demodulation circuit 23 to obtain a voltage value corresponding to the pulse density modulated signal. For example, if the power supply voltage VCC2 = 5 (V), the modulation signal when the reference voltage shown in FIG. 4 is high is 5 (V) × (5/6) = due to the attenuation of the CR circuit in the demodulation circuit 23. When a voltage of 25 / 6≈4.17 (V) is input to the microcomputer 30 and the reference voltage shown in FIG. 4 is low, the modulation signal is 5 (V) × (1) due to attenuation of the CR circuit in the demodulation circuit 23. /6)=5/6≈0.83 (V) is input to the microcomputer 30. Therefore, the microcomputer 30 recognizes the temperature corresponding to the input voltage as the temperature of the hottest semiconductor element. Thus, by transmitting by pulse density modulation, the microcomputer 30 can detect the voltage in real time. That is, the microcomputer 30 can detect the temperature of the hottest semiconductor element in real time.

ところで、Ｌｏセレクト部１０は、上述の図２に示される構成を図５に示されるような構成に置き換えることも可能である。図２の構成は、２ａ，２ｂ等の各入力電圧を基準電圧３と独立に比較した後に基準電圧３の最小値を特定することで最も高温の半導体素子の温度を検出する構成であるが、図５の構成は、２ａ，２ｂ等の各入力電圧のうち最小の入力電圧と基準電圧３とを比較した後に基準電圧３の最小値を特定することで最も高温の半導体素子の温度を検出する構成である。各入力電圧のうち入力電圧の最小値を検出した後にその入力電圧の最小値と基準電圧３を比較する図５の場合、図２の場合に比べコンパレータの数が減るので回路の小型化に適している。   By the way, the Lo select section 10 can replace the configuration shown in FIG. 2 described above with the configuration shown in FIG. The configuration of FIG. 2 is a configuration in which the temperature of the hottest semiconductor element is detected by specifying the minimum value of the reference voltage 3 after each input voltage such as 2a and 2b is independently compared with the reference voltage 3. The configuration of FIG. 5 detects the temperature of the hottest semiconductor element by specifying the minimum value of the reference voltage 3 after comparing the minimum input voltage of the input voltages 2a, 2b, etc. with the reference voltage 3. It is a configuration. In the case of FIG. 5 in which the minimum value of the input voltage is detected and the reference voltage 3 is compared after detecting the minimum value of each input voltage, the number of comparators is reduced compared to the case of FIG. ing.

図５において、電流源Ｑ１１とＱ１３の電流能力が同じ１０μＡとすると、ダイオード１ａ、１ｂからの信号２ａと２ｂの電圧が異なる場合（両ダイオードの温度差が大きい場合）、例えば「入力電圧２ａ＞入力電圧２ｂ」では、Ｑ１がオフしＱ２がオンする。Ｑ２のオンによって、カレントミラーを介して、Ｑ７もオンする。Ｑ２とＱ７には同じ１０μＡの電流が流れるので、入力電圧２ｂと基準電圧３との比較時にオフセットが生ずることはない。   In FIG. 5, if the current capabilities of the current sources Q11 and Q13 are the same 10 μA, when the voltages of the signals 2a and 2b from the diodes 1a and 1b are different (when the temperature difference between the two diodes is large), for example, “input voltage 2a> At the input voltage 2b ", Q1 is turned off and Q2 is turned on. When Q2 is turned on, Q7 is also turned on via the current mirror. Since the same current of 10 μA flows through Q2 and Q7, no offset occurs when the input voltage 2b is compared with the reference voltage 3.

ただし、「入力電圧２ａ≒入力電圧２ｂ」では（両ダイオードの温度差が等しい又はほぼ等しい場合）、Ｑ１とＱ２が両方ともオンするので、Ｑ１とＱ２にはそれぞれ分流された５μＡの電流が流れる。Ｑ２のオンによって、カレントミラーを介して、Ｑ７もオンするが、Ｑ７には１０μＡの電流が流れるため、入力電圧２と基準電圧３との比較時にオフセットが生ずる。   However, in the case of “input voltage 2a≈input voltage 2b” (when the temperature difference between the two diodes is equal or almost equal), both Q1 and Q2 are turned on, so that a current of 5 μA that is divided flows through Q1 and Q2, respectively. . When Q2 is turned on, Q7 is also turned on via the current mirror. However, since a current of 10 μA flows through Q7, an offset is generated when the input voltage 2 and the reference voltage 3 are compared.

具体的には、Ｑ３のベース電圧Ｑ３ｂは、「Ｑ１ｂ＋Ｖｂｅ（５μＡ）」と表すことができる（Ｑ１ｂはＱ１のベース電圧、Ｖｂｅ（５μＡ）はＱ１のベースエミッタ間電圧）。また、Ｑ６のベース電圧Ｑ６ｂは、「Ｑ７ｂ＋Ｖｂｅ（１０μＡ）」と表すことができる（Ｑ７ｂはＱ７のベース電圧、Ｖｂｅ（１０μＡ）はＱ７のベースエミッタ間電圧）。なお、
Ｖｂｅ＝ｋＴ／ｑ＊ｌｎ（Ｉｃ／Ｉｓ）＝ＶＴ＊（Ｉｃ／Ｉｓ）
であって、ｋはボルツマン係数、Ｔは絶対温度、ｑは素電荷、Ｉｃはコレクタ電流、Ｉｓは製造プロセスによって決まる定数である。 Specifically, the base voltage Q3b of Q3 can be expressed as “Q1b + Vbe (5 μA)” (Q1b is the base voltage of Q1 and Vbe (5 μA) is the voltage between the base and emitter of Q1). The base voltage Q6b of Q6 can be expressed as “Q7b + Vbe (10 μA)” (Q7b is the base voltage of Q7, and Vbe (10 μA) is the voltage between the base and emitter of Q7). In addition,
Vbe = kT / q * ln (Ic / Is) = VT * (Ic / Is)
Where k is the Boltzmann coefficient, T is the absolute temperature, q is the elementary charge, Ic is the collector current, and Is is a constant determined by the manufacturing process.

したがって、Ｑ３とＱ６には、
Ｖｂｅ（１０μＡ）−Ｖｂｅ（５μＡ）＝ｋＴ／ｑ＊ｌｎ（５／１０）
＝ＶＴ（約２５ｍＶ）＊ｌｎ（５／１０）
＝約１７ｍＶ
程度のオフセットが生じるため、両ダイオードの温度差が等しいまたはほぼ等しい場合には温度検知に誤差が発生し得る（ダイオードの温度特性は負特性であって、例えば、−３ｍＶ／℃）。 Therefore, Q3 and Q6 have
Vbe (10 μA) −Vbe (5 μA) = kT / q * ln (5/10)
= VT (about 25mV) * ln (5/10)
= Approx. 17mV
Since an offset of a certain degree occurs, an error may occur in temperature detection when the temperature difference between both diodes is equal or nearly equal (the temperature characteristic of the diode is a negative characteristic, for example, −3 mV / ° C.).

このオフセットを回避するために、Ｑ１１の電流能力を２０μＡとすることが考えられるが、このように変更すると、両ダイオードに温度差がある場合にＱ２に２０μＡの電流が流れるので、オフセットが発生することとなる。   In order to avoid this offset, it is conceivable that the current capacity of Q11 is set to 20 μA. However, if this change is made, a current of 20 μA flows through Q2 when there is a temperature difference between the two diodes, and thus an offset occurs. It will be.

一方、２ａ，２ｂ等の各入力電圧を基準電圧３と独立に比較した後に基準電圧３の最小値を特定する図２の場合、ダイオード１ａ，１ｂからの信号２ａと２ｂの電圧が、異なる場合（両ダイオードの温度差が大きい場合）であっても等しい又はほぼ等しい場合（両ダイオードの温度差が小さい場合）であっても、Ｑａ２とＱａ４には同じ電流が流れＱｂ２とＱｂ４にも同じ電流が流れるので、入力電圧２と基準電圧３との比較時にオフセットが生ずることはない。   On the other hand, in the case of FIG. 2 in which the minimum value of the reference voltage 3 is specified after each input voltage such as 2a and 2b is independently compared with the reference voltage 3, the signals 2a and 2b from the diodes 1a and 1b have different voltages. The same current flows in Qa2 and Qa4 and the same current also in Qb2 and Qb4, whether they are equal (when the temperature difference between both diodes is large) or equal or nearly equal (when the temperature difference between both diodes is small) Therefore, no offset occurs when the input voltage 2 and the reference voltage 3 are compared.

したがって、図２のように、それぞれの入力電圧２を基準電圧３と比較した後に比較出力電圧を並列接続したｐｎｐ型トランジスタ６のベースに接続することにより検出温度の高い信号を選択する構成であれば、ダイオード１の特性に依存せずに高精度の温度検知が可能であるとともに、より広範囲の温度領域を検出することができる。   Therefore, as shown in FIG. 2, after comparing each input voltage 2 with the reference voltage 3, a signal having a high detection temperature is selected by connecting the comparison output voltage to the base of the pnp transistor 6 connected in parallel. For example, high-precision temperature detection is possible without depending on the characteristics of the diode 1, and a wider range of temperature can be detected.

したがって、本実施形態の半導体モジュールの温度検出装置によれば、複数の温度センスダイオードからの入力電圧をコンパレータに入力し、その中から検出温度の最も高いことを示す信号（ダイオードの出力電圧の最小値）を簡単な回路構成で特定した後でマイコンに伝達するので、ＩＧＢＴが並列接続されたインバータであっても小型で且つ高精度で温度検知が実現できる。その結果、インバータの種類によらず、汎用可能な共通の温度検知回路が使用可能となる。   Therefore, according to the temperature detection device for a semiconductor module of the present embodiment, the input voltage from a plurality of temperature sensing diodes is input to the comparator, and a signal indicating the highest detected temperature from among them (the minimum output voltage of the diode) (Value) is transmitted to the microcomputer after having been identified with a simple circuit configuration, and even with an inverter in which IGBTs are connected in parallel, temperature detection can be realized with a small size and high accuracy. As a result, a general-purpose common temperature detection circuit can be used regardless of the type of inverter.

また、本実施形態の半導体モジュールの温度検出装置によれば、各ダイオードの出力電圧毎に基準電圧と独立に比較しているため、コンパレータ内のオフセットがダイオードの入力条件に依存しないため、半導体素子の温度検知について複数の入力がある場合においてより精度の高い温度検知が可能になるとともに、複数の半導体素子の中で最も高温の半導体素子の温度の検知が可能になる。   Further, according to the temperature detection device for a semiconductor module of the present embodiment, since the output voltage of each diode is compared independently with the reference voltage, the offset in the comparator does not depend on the input condition of the diode. In the case where there are a plurality of inputs for the temperature detection, it becomes possible to detect the temperature with higher accuracy and to detect the temperature of the hottest semiconductor element among the plurality of semiconductor elements.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本発明の実施形態である、半導体モジュールの温度検出装置の概略構成図である。It is a schematic block diagram of the temperature detection apparatus of the semiconductor module which is embodiment of this invention. Ｌｏセレクト部１０の概略構成図である。2 is a schematic configuration diagram of a Lo select unit 10. FIG. 変調回路２１、フォトカプラ２２及び復調回路２３を含む伝達部２０の概略構成図である。2 is a schematic configuration diagram of a transmission unit 20 including a modulation circuit 21, a photocoupler 22, and a demodulation circuit 23. FIG. ＣＲ曲線に沿って変化する基準電圧３とパルス密度変調された変調信号との関係を示した図である。It is the figure which showed the relationship between the reference voltage 3 which changes along CR curve, and the modulation signal by which pulse density modulation was carried out. Ｌｏセレクト部１０の他の実施形態を示した図である。FIG. 6 is a diagram showing another embodiment of the Lo select unit 10.

符号の説明Explanation of symbols

１ａ，１ｂ 温度センスダイオード
３ 基準電圧
６ ＮＯＲ回路
１０ Ｌｏセレクト部
２０ 伝達部
２１ 変調回路
２２ フォトカプラ
２３ 復調回路
２４ 基準電圧生成部
２５ 同期出力部
２６ フリップフロップ 1a, 1b Temperature sense diode 3 Reference voltage 6 NOR circuit 10 Lo select unit 20 Transmission unit 21 Modulation circuit 22 Photocoupler 23 Demodulation circuit 24 Reference voltage generation unit 25 Synchronous output unit 26 Flip-flop

Claims (2)

複数の半導体素子から構成される半導体モジュールの温度検出装置であって、
前記半導体素子毎に設けられた温度検出手段であって前記半導体素子の温度に応じた電圧を出力する複数の温度検出手段と、
前記温度検出手段の出力電圧毎に設けられたコンパレータであって前記温度検出手段の出力電圧と所定の基準電圧とを比較する複数のコンパレータと、
前記コンパレータの出力電圧に基づいて、前記全ての温度検出手段の出力電圧に相当する温度が前記基準電圧に相当する温度以上になった時点の当該基準電圧を特定する基準電圧特定手段とを備えることを特徴とする、半導体モジュールの温度検出装置。 A temperature detection device for a semiconductor module composed of a plurality of semiconductor elements,
A plurality of temperature detecting means provided for each of the semiconductor elements, each of which outputs a voltage corresponding to the temperature of the semiconductor element;
A plurality of comparators provided for each output voltage of the temperature detection means for comparing the output voltage of the temperature detection means with a predetermined reference voltage;
Reference voltage specifying means for specifying the reference voltage at the time when the temperature corresponding to the output voltage of all the temperature detecting means becomes equal to or higher than the temperature corresponding to the reference voltage based on the output voltage of the comparator. A temperature detection device for a semiconductor module. 前記基準電圧特定手段によって特定された基準電圧をパルス密度変調で所定の演算処理装置に伝達する伝達手段を備える、請求項１記載の半導体モジュールの温度検出装置。   2. The temperature detection device for a semiconductor module according to claim 1, further comprising a transmission unit that transmits the reference voltage specified by the reference voltage specifying unit to a predetermined arithmetic processing unit by pulse density modulation.
JP2006231113A 2006-08-28 2006-08-28 Semiconductor module temperature detection device Expired - Fee Related JP4844292B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006231113A JP4844292B2 (en) 2006-08-28 2006-08-28 Semiconductor module temperature detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006231113A JP4844292B2 (en) 2006-08-28 2006-08-28 Semiconductor module temperature detection device

Publications (2)

Publication Number Publication Date
JP2008051775A true JP2008051775A (en) 2008-03-06
JP4844292B2 JP4844292B2 (en) 2011-12-28

Family

ID=39235952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006231113A Expired - Fee Related JP4844292B2 (en) 2006-08-28 2006-08-28 Semiconductor module temperature detection device

Country Status (1)

Country Link
JP (1) JP4844292B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011167038A (en) * 2010-02-15 2011-08-25 Denso Corp Power conversion device
JP2011167039A (en) * 2010-02-15 2011-08-25 Denso Corp Power conversion device
WO2013111863A1 (en) * 2012-01-25 2013-08-01 三菱電機株式会社 System for detecting temperature of semiconductor element, semiconductor module, and semiconductor module system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682593B2 (en) 2012-05-24 2015-03-11 株式会社デンソー Driving device for switching element

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4943220B1 (en) * 1969-09-05 1974-11-20
JPS54137367A (en) * 1978-04-17 1979-10-25 Mitsubishi Electric Corp Multi-point temperature monitor
JPH0669802A (en) * 1992-08-18 1994-03-11 Fuji Electric Co Ltd Pdm converting device
JPH0812114B2 (en) * 1985-10-09 1996-02-07 東京エレクトロン東北株式会社 Digital temperature detector
JPH09229970A (en) * 1996-02-28 1997-09-05 Sharp Corp Input detecting circuit
JPH1038964A (en) * 1996-07-26 1998-02-13 Toyota Motor Corp Apparatus for detecting temperature of semiconductor module
JP2000134074A (en) * 1998-10-27 2000-05-12 Hitachi Ltd Semiconductor module
JP2001141572A (en) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp Microcomputer and chip temperature detecting method
JP2002236058A (en) * 2001-02-06 2002-08-23 Hitachi Ltd Electronic control unit, electronic controller including the electronic control unit and extreme circuit
JP2003075264A (en) * 2001-08-30 2003-03-12 Seiko Epson Corp Head driver ic temperature detection apparatus of ink jet type printer
JP2003149055A (en) * 2001-11-08 2003-05-21 Toshiba Corp Temperature sensor and method of adjusting the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4943220B1 (en) * 1969-09-05 1974-11-20
JPS54137367A (en) * 1978-04-17 1979-10-25 Mitsubishi Electric Corp Multi-point temperature monitor
JPH0812114B2 (en) * 1985-10-09 1996-02-07 東京エレクトロン東北株式会社 Digital temperature detector
JPH0669802A (en) * 1992-08-18 1994-03-11 Fuji Electric Co Ltd Pdm converting device
JPH09229970A (en) * 1996-02-28 1997-09-05 Sharp Corp Input detecting circuit
JPH1038964A (en) * 1996-07-26 1998-02-13 Toyota Motor Corp Apparatus for detecting temperature of semiconductor module
JP2000134074A (en) * 1998-10-27 2000-05-12 Hitachi Ltd Semiconductor module
JP2001141572A (en) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp Microcomputer and chip temperature detecting method
JP2002236058A (en) * 2001-02-06 2002-08-23 Hitachi Ltd Electronic control unit, electronic controller including the electronic control unit and extreme circuit
JP2003075264A (en) * 2001-08-30 2003-03-12 Seiko Epson Corp Head driver ic temperature detection apparatus of ink jet type printer
JP2003149055A (en) * 2001-11-08 2003-05-21 Toshiba Corp Temperature sensor and method of adjusting the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011167038A (en) * 2010-02-15 2011-08-25 Denso Corp Power conversion device
JP2011167039A (en) * 2010-02-15 2011-08-25 Denso Corp Power conversion device
WO2013111863A1 (en) * 2012-01-25 2013-08-01 三菱電機株式会社 System for detecting temperature of semiconductor element, semiconductor module, and semiconductor module system
CN104040312A (en) * 2012-01-25 2014-09-10 三菱电机株式会社 System for detecting temperature of semiconductor element, semiconductor module, and semiconductor module system
US9121772B2 (en) 2012-01-25 2015-09-01 Mitsubishi Electric Corporation Semiconductor element temperature detecting system and semiconductor module and semiconductor module system

Also Published As

Publication number Publication date
JP4844292B2 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
CN102455382B (en) The current detection circuit of power semiconductor device
US9996093B2 (en) Semiconductor integrated circuit for regulator, which detects abnormalities in a connected load
US20140186156A1 (en) Fan control circuit and system
US20070120510A1 (en) Fan speed controlling system
US20050257537A1 (en) Fan speed control system
JP4844292B2 (en) Semiconductor module temperature detection device
US20120044010A1 (en) Semiconductor circuit and semiconductor device
US8718152B2 (en) Two-wire transmitter
KR101861370B1 (en) Temperature detection device
JP6135940B2 (en) I / O module
US8371750B2 (en) Physical quantity detecting apparatus
US20160204831A1 (en) Communication apparatus and motor control apparatus
US7642494B2 (en) Light emitting apparatus and method for inspecting same
JPH1030960A (en) Optical sensor
US10816946B2 (en) Signal processing device
JP5444307B2 (en) Temperature detection circuit and temperature detection device
US20140132243A1 (en) Two-wire transmitter starter circuit and two-wire transmitter including the same
JP4824230B2 (en) Temperature detection circuit
JP5895726B2 (en) Receiver circuit device
CN101541603A (en) Active sensor, use thereof and method for compensating amplitude fluctuations in the output current signal of an active sensor
US20100283541A1 (en) Signal level detector with hysteresis characteristic
JP6025057B2 (en) Power element temperature detector
WO2024009758A1 (en) On-board device
JP2014062825A (en) Voltage detection circuit, and voltage detection method
JP5696884B2 (en) Contact input device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees