JP2008041862A - Sheet, semiconductor device and manufacturing method of the sheet - Google Patents

Sheet, semiconductor device and manufacturing method of the sheet Download PDF

Info

Publication number
JP2008041862A
JP2008041862A JP2006212975A JP2006212975A JP2008041862A JP 2008041862 A JP2008041862 A JP 2008041862A JP 2006212975 A JP2006212975 A JP 2006212975A JP 2006212975 A JP2006212975 A JP 2006212975A JP 2008041862 A JP2008041862 A JP 2008041862A
Authority
JP
Japan
Prior art keywords
sheet
substrate
semiconductor element
conductor layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006212975A
Other languages
Japanese (ja)
Inventor
Tatsuji Yamamoto
達治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006212975A priority Critical patent/JP2008041862A/en
Publication of JP2008041862A publication Critical patent/JP2008041862A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sheet which improves the manufacturing yield of a semiconductor device, a semiconductor device, and a manufacturing method of sheet. <P>SOLUTION: The sheet 1 is to be disposed between a substrate 21 and semiconductor elements 22 mounted on the substrate 21, and comprises a sheet-like resin layer 11 and a plurality of semiconductor layers 12 penetrating the resin layer 11. The semiconductor layers are disposed, according to the disposition pitch of electrodes 211 of the substrate 21 and that of electrodes 221 of the semiconductor elements 22. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、シート、半導体装置、シートの製造方法に関する。   The present invention relates to a sheet, a semiconductor device, and a sheet manufacturing method.

近年、半導体装置は、高密度化、高集積化、動作の高速化等の傾向にあり、小型化、薄型化することができる半導体装置が要求されている。
このような要求に対応するために、フリップチップ実装された半導体装置が提案されている。
この半導体装置は、図６に示すように、基板（多層配線基板）８０１と、この基板８０１上に実装された半導体素子８０２とを備えるものである。基板８０１上の電極８０１Ａと、半導体素子８０２の電極とが半田バンプＢにより接続されており、半田バンプＢの周囲には、樹脂８０３が充填されている。
このような半導体装置を製造する際には、基板８０１と半導体素子８０２とを半田バンプＢで接続した後、予め所定の温度まで基板８０１を加熱しておく。その後、半導体素子８０２の側面側から液状の樹脂８０３を注入する。基板８０１の熱によって樹脂８０３の粘度が低下し、樹脂８０３が毛細管現象により半導体素子８０２と基板８０１との間に充填される。その後、樹脂８０３を硬化させることで、半導体装置が得られる。 In recent years, semiconductor devices tend to have higher density, higher integration, higher speed of operation, and the like, and there is a demand for semiconductor devices that can be reduced in size and thickness.
In order to meet such demands, flip-chip mounted semiconductor devices have been proposed.
As shown in FIG. 6, the semiconductor device includes a substrate (multilayer wiring substrate) 801 and a semiconductor element 802 mounted on the substrate 801. The electrode 801A on the substrate 801 and the electrode of the semiconductor element 802 are connected by a solder bump B, and a resin 803 is filled around the solder bump B.
In manufacturing such a semiconductor device, after the substrate 801 and the semiconductor element 802 are connected by the solder bump B, the substrate 801 is heated in advance to a predetermined temperature. Thereafter, a liquid resin 803 is injected from the side surface side of the semiconductor element 802. The viscosity of the resin 803 is reduced by the heat of the substrate 801, and the resin 803 is filled between the semiconductor element 802 and the substrate 801 by a capillary phenomenon. Thereafter, the resin 803 is cured to obtain a semiconductor device.

しかしながら、このような方法では、樹脂８０３を毛細管現象により、半導体素子８０２と基板８０１との間に充填しているため、液状の樹脂８０３を充填する際に、基板８０１の温度分布が均一でない場合には、樹脂８０３の浸透性にばらつきが生じ、樹脂８０３内にボイド８０３Ａが発生するという課題がある。   However, in such a method, since the resin 803 is filled between the semiconductor element 802 and the substrate 801 by capillary action, the temperature distribution of the substrate 801 is not uniform when filling the liquid resin 803. However, there is a problem in that the permeability of the resin 803 varies and a void 803A is generated in the resin 803.

そこで、このような課題を解決するために、以下のような半導体装置の製造方法が提案されている（特許文献１参照）。
この方法では、図７に示すように、シート状のアンダーフィル樹脂シート８０４を用意する。このシート状のアンダーフィル樹脂シート８０４には、半導体素子８０２に設けられた半田バンプＢを収納する大きさのホール８０４Ａが形成されている。
半導体素子８０２に設けられた半田バンプＢをアンダーフィル樹脂シート８０４のホール８０４Ａに挿入し、リフロー処理することで、半導体素子８０２と基板８０１とを接続する。
リフロー処理により、アンダーフィル樹脂シート８０４の粘度が低下し、アンダーフィル樹脂シート８０４が半田バンプＢの周囲を覆うこととなる。従って、このような方法によれば、毛細管現象を利用して樹脂をバンプ間に流し込む必要がないので、アンダーフィル樹脂でボイドが発生しないとされている。 In order to solve such problems, a method for manufacturing a semiconductor device as described below has been proposed (see Patent Document 1).
In this method, as shown in FIG. 7, a sheet-like underfill resin sheet 804 is prepared. In this sheet-like underfill resin sheet 804, a hole 804A having a size for accommodating the solder bump B provided in the semiconductor element 802 is formed.
The solder bump B provided on the semiconductor element 802 is inserted into the hole 804A of the underfill resin sheet 804, and reflow treatment is performed to connect the semiconductor element 802 and the substrate 801.
By the reflow process, the viscosity of the underfill resin sheet 804 decreases, and the underfill resin sheet 804 covers the periphery of the solder bumps B. Therefore, according to such a method, since it is not necessary to pour resin between the bumps using the capillary phenomenon, voids are not generated in the underfill resin.

特開２００１−２４０２９号公報JP 2001-24029 A

しかしながら、特許文献１に記載の技術では、半導体素子８０２に設けられた半田バンプＢをアンダーフィル樹脂シート８０４のホール８０４Ａに挿入しなければならない。半田バンプＢの大きさ形状や、アンダーフィル樹脂シート８０４のホール８０４Ａの大きさ形状にばらつきが生じた場合、半田バンプＢをアンダーフィル樹脂シート８０４のホール８０４Ａに挿入することが困難となる場合がある。そのため、半田バンプＢの大きさ形状や、アンダーフィル樹脂シート８０４のホール８０４Ａの大きさ形状を精度よく形成しなければならず、半導体装置の製造の歩留まりを向上させることが難しい。   However, in the technique described in Patent Document 1, the solder bump B provided on the semiconductor element 802 must be inserted into the hole 804A of the underfill resin sheet 804. When the size and shape of the solder bumps B and the size and shape of the holes 804A of the underfill resin sheet 804 vary, it may be difficult to insert the solder bumps B into the holes 804A of the underfill resin sheet 804. is there. For this reason, the size and shape of the solder bumps B and the size and shape of the holes 804A of the underfill resin sheet 804 must be formed with high accuracy, and it is difficult to improve the manufacturing yield of the semiconductor device.

本発明によれば、基板と、この基板上に実装される半導体素子との間に配置されるシートであって、シート状の樹脂層と、前記樹脂層の表裏面を貫通し、前記基板の電極、および前記半導体素子の電極の配列ピッチに応じて配置された複数の導体層とを備えるシートが提供される。
ここで、シートとは、半導体装置に組み込む前の状態において、半導体素子、基板とは別に独立して存在しうるものをいう。 According to the present invention, there is provided a sheet disposed between a substrate and a semiconductor element mounted on the substrate, the sheet-shaped resin layer, penetrating front and back surfaces of the resin layer, There is provided a sheet comprising an electrode and a plurality of conductor layers arranged according to the arrangement pitch of the electrodes of the semiconductor element.
Here, the sheet refers to a sheet that can exist independently of the semiconductor element and the substrate before being incorporated into the semiconductor device.

本発明のシートには予め、シート状の樹脂層の表裏面を貫通する複数の導体層が設けられている。基板と半導体素子とを接続し、半導体装置を製造する際には、本発明のシートを基板と、半導体素子との間に配置し、シートの導体層により、基板の電極と、半導体素子の電極とを接続すればよい。従って、半導体装置を製造する際に、従来のように、アンダーフィル樹脂シートのホールに半導体素子に設けられた半田バンプを挿入する必要がない。そのため、本発明のシートを用いて、半導体装置を製造すれば、半導体装置の製造の歩留まりを向上させることができる。   The sheet of the present invention is provided with a plurality of conductor layers penetrating the front and back surfaces of the sheet-like resin layer in advance. When manufacturing a semiconductor device by connecting a substrate and a semiconductor element, the sheet of the present invention is disposed between the substrate and the semiconductor element, and the electrode of the substrate and the electrode of the semiconductor element are arranged by the conductor layer of the sheet. And should be connected. Therefore, when manufacturing the semiconductor device, it is not necessary to insert solder bumps provided in the semiconductor element into the holes of the underfill resin sheet as in the conventional case. Therefore, if a semiconductor device is manufactured using the sheet of the present invention, the manufacturing yield of the semiconductor device can be improved.

また、本発明によれば、上述したシートを使用した半導体装置を提供することができる。具体的には、本発明によれば、基板と、この基板上に実装される半導体素子とを備え、前記基板および前記半導体素子との間に上述した前記シートを配置し、前記シートの導体層により、前記基板の電極と前記半導体素子の電極とを接続することにより構成された半導体装置も提供することができる。   In addition, according to the present invention, a semiconductor device using the above-described sheet can be provided. Specifically, according to the present invention, a substrate and a semiconductor element mounted on the substrate are provided, and the above-described sheet is disposed between the substrate and the semiconductor element, and a conductor layer of the sheet Thus, a semiconductor device configured by connecting the electrode of the substrate and the electrode of the semiconductor element can also be provided.

さらには、本発明によれば、上述したシートの製造方法を提供することができる。具体的には、本発明によれば、基板と、この基板上に実装される半導体素子との間に配置されるシートの製造方法であって、前記基板の電極の配列ピッチおよび前記半導体素子の電極の配列ピッチに応じて配置された複数の孔が形成されたマスクを導体製の板状部材上に形成する工程と、前記マスクの孔内にめっき法により、導体層を形成する工程と、前記マスクを除去し、前記各導体層の周囲を被覆するシート状の樹脂層を形成する工程と、前記シート状の樹脂層および導体層から、前記板状部材を剥離する工程とを備えるシートの製造方法も提供することができる。   Furthermore, according to this invention, the manufacturing method of the sheet | seat mentioned above can be provided. Specifically, according to the present invention, there is provided a method for manufacturing a sheet disposed between a substrate and a semiconductor element mounted on the substrate, wherein the arrangement pitch of the electrodes of the substrate and the semiconductor element A step of forming a mask formed with a plurality of holes arranged in accordance with the arrangement pitch of the electrodes on a plate member made of a conductor, a step of forming a conductor layer by plating in the holes of the mask, and A sheet comprising: a step of removing the mask and forming a sheet-like resin layer covering the periphery of each conductor layer; and a step of peeling the plate-like member from the sheet-like resin layer and the conductor layer A manufacturing method can also be provided.

本発明によれば、半導体装置の製造の歩留まりを向上させることができるシート、半導体装置、シートの製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the sheet | seat which can improve the manufacture yield of a semiconductor device, a semiconductor device, and a sheet | seat is provided.

以下、本発明の実施形態を図面に基づいて説明する。
図１を参照して、本実施形態にかかるシート１、半導体装置２の概要について説明する。
本実施形態のシート１は、基板２１と、この基板２１上に実装される半導体素子２２との間に配置されるシート１であって、シート状の樹脂層１１と、樹脂層１１の表裏面を貫通し、基板２１の電極２１１の配列ピッチおよび半導体素子２２の電極２２１の配列ピッチに応じて配置された複数の導体層１２とを備えるものである。
また、本実施形態の半導体装置２は、半導体素子２２、基板２１とを備える。この半導体装置２は、基板２１および半導体素子２２との間に、シート１を配置し、シート１の導体層１２により、基板２１の電極２１１と半導体素子２２の電極２２１とを接続することにより構成されたものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
With reference to FIG. 1, the outline | summary of the sheet | seat 1 and semiconductor device 2 concerning this embodiment is demonstrated.
The sheet 1 of this embodiment is a sheet 1 disposed between a substrate 21 and a semiconductor element 22 mounted on the substrate 21, and includes a sheet-like resin layer 11 and front and back surfaces of the resin layer 11. , And a plurality of conductor layers 12 arranged according to the arrangement pitch of the electrodes 211 of the substrate 21 and the arrangement pitch of the electrodes 221 of the semiconductor element 22.
In addition, the semiconductor device 2 of this embodiment includes a semiconductor element 22 and a substrate 21. The semiconductor device 2 is configured by disposing the sheet 1 between the substrate 21 and the semiconductor element 22 and connecting the electrode 211 of the substrate 21 and the electrode 221 of the semiconductor element 22 by the conductor layer 12 of the sheet 1. It has been done.

次に、シート１および半導体装置２について詳細に説明する。
シート１は、平面略矩形形状のシートであり、前述したように、シート状の樹脂層１１と、樹脂層１１の表裏面を貫通する導体層１２とを備えるものである。
樹脂層１１は、絶縁性の樹脂層であり、たとえば、熱硬化性樹脂を含む層である。
熱硬化性樹脂としては、たとえば、フェノール系樹脂あるいはエポキシ系樹脂があげられる。
エポキシ系樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂などが例示される。
フェノール系樹脂としては、フェノール樹脂が例示できる。
さらに、樹脂層１１は、熱可塑性樹脂、シリカ粒子等、無機フィラー等の無機充填材を含むものであってもよい。
このような樹脂層１１は、加熱すると、所定の温度（たとえば、２００℃）で粘度が低下し、さらに加熱し、所定の温度（たとえば、２３０℃）以上とすると、硬化を開始するという特性を有するものである。 Next, the sheet 1 and the semiconductor device 2 will be described in detail.
The sheet 1 is a sheet having a substantially rectangular shape, and includes the sheet-like resin layer 11 and the conductor layer 12 penetrating the front and back surfaces of the resin layer 11 as described above.
The resin layer 11 is an insulating resin layer, for example, a layer containing a thermosetting resin.
Examples of the thermosetting resin include phenolic resins and epoxy resins.
Epoxy resins include bisphenol A type epoxy resins, bisphenol F type epoxy resins and other bisphenol type epoxy resins, phenol novolac type epoxy resins, cresol novolac type epoxy resins and other novolak type epoxy resins, naphthalene type epoxy resins, and biphenyl type epoxy resins. Examples thereof include resins and cyclopentadiene type epoxy resins.
A phenol resin can be illustrated as a phenol resin.
Further, the resin layer 11 may include an inorganic filler such as a thermoplastic resin, silica particles, and the like.
When such a resin layer 11 is heated, the viscosity decreases at a predetermined temperature (for example, 200 ° C.), and when the resin layer 11 is further heated to a predetermined temperature (for example, 230 ° C.) or higher, curing is started. It is what you have.

導体層１２は、樹脂層１１の表裏面を貫通し、所定の配列ピッチで配列されている。導体層１２としては、たとえば、鉛フリーはんだ（たとえば、Sn-Agを主成分とするはんだ、Sn-Ag-Cuを主成分とするはんだ）、鉛を含むはんだ（たとえば、Sn-Pbを主成分とする共晶はんだ）、金、アルミニウム、アルミニウム合金等が例示できる。
導体層１２の融点は、樹脂層１１の硬化温度よりも低いことが好ましい。
この導体層１２は、本実施形態では、めっき法により形成されたものであり、当該シート１の厚み方向に沿った断面において、導体層１２の幅寸法は樹脂層１１表面側から裏面側にかけて略均一となっている。
具体的には、本実施形態では、各導体層１２は、高さ寸法が略等しい円柱形状となっている。 The conductor layer 12 penetrates the front and back surfaces of the resin layer 11 and is arranged at a predetermined arrangement pitch. As the conductor layer 12, for example, lead-free solder (for example, solder containing Sn—Ag as a main component, solder containing Sn—Ag—Cu as a main component), solder containing lead (for example, Sn—Pb as a main component) Eutectic solder), gold, aluminum, aluminum alloy and the like.
The melting point of the conductor layer 12 is preferably lower than the curing temperature of the resin layer 11.
In this embodiment, the conductor layer 12 is formed by plating. In the cross section along the thickness direction of the sheet 1, the width dimension of the conductor layer 12 is approximately from the surface side to the back side of the resin layer 11. It is uniform.
Specifically, in this embodiment, each conductor layer 12 has a columnar shape with substantially the same height dimension.

ここで、このようなシート１の平面における大きさは、半導体素子２２の平面における大きさと略同じ、または、半導体素子２２の平面の大きさよりも小さい（図２参照）。   Here, the size of the plane of the sheet 1 is substantially the same as the size of the plane of the semiconductor element 22 or smaller than the size of the plane of the semiconductor element 22 (see FIG. 2).

半導体装置２は、基板２１と、半導体素子２２とを備えるものである。
基板２１は、たとえば、多層配線基板であり、表面には、配線と接続される電極２１１が所定のピッチで形成されている。
ここで基板２１の−５０℃〜３００℃における平均線膨張係数は、２０〜２５ｐｐｍ／℃であることが好ましい。
基板２１の平面における大きさは、図２にも示すように、半導体素子２２、シート１の平面における大きさよりも大きい。 The semiconductor device 2 includes a substrate 21 and a semiconductor element 22.
The substrate 21 is, for example, a multilayer wiring substrate, and electrodes 211 connected to the wiring are formed on the surface at a predetermined pitch.
Here, the average linear expansion coefficient of the substrate 21 at −50 ° C. to 300 ° C. is preferably 20 to 25 ppm / ° C.
The size in the plane of the substrate 21 is larger than the size in the plane of the semiconductor element 22 and the sheet 1 as shown in FIG.

半導体素子２２は、裏面に複数の電極２２１が形成されたものであり、たとえば、ロジックデバイス、メモリデバイス等である。半導体素子２２の−５０℃〜３００℃における平均線膨張係数が３〜８ｐｐｍ／℃であることが好ましい。   The semiconductor element 22 has a plurality of electrodes 221 formed on the back surface, and is, for example, a logic device or a memory device. The average linear expansion coefficient at −50 ° C. to 300 ° C. of the semiconductor element 22 is preferably 3 to 8 ppm / ° C.

基板２１上には、半導体素子２２が搭載され、基板２１と半導体素子２２との間には、シート１が配置されている。そして、シート１の導体層１２は、基板２１の電極２１１と、半導体素子２２の電極２２１とを接続している。   A semiconductor element 22 is mounted on the substrate 21, and the sheet 1 is disposed between the substrate 21 and the semiconductor element 22. The conductor layer 12 of the sheet 1 connects the electrode 211 of the substrate 21 and the electrode 221 of the semiconductor element 22.

次に、以上のようなシート１およびこのシート１を使用した半導体装置２の製造方法について説明する。
まず、はじめにシート１の製造方法について説明する。
図３（Ａ）に示すように、導体で構成された板状部材３１（たとえば、Ｃｕ等の金属板）を用意する。
次に、この板状部材３１の全面に、レジストを塗布する。そして、このレジスト上に所定のピッチで配列された孔が形成されたマスク（図示略）を配置し、露光・現像処理を行う。レジストのうち、光照射されなかった部分が現像液に溶解して除去されるとともに、光照射された部分が現像液に溶解せずに、残ることとなる。
これにより、レジストが、基板２１の電極２１１の配列ピッチおよび半導体素子２２の電極２２１の配列ピッチに応じて配置された複数の孔３２１が形成されたマスク３２となる。
次に、図３（Ｂ）に示すように、マスク３２の孔３２１内に導体層１２をそれぞれ形成する。具体的には、めっき法（電解めっき）により、導体層１２を形成する。ここでマスク３２の孔３２１からはみだした導体層１２がある場合には、はみだした部分を研磨により除去し、導体層１２の表面を平坦化して導体層１２の形状を整える。
その後、図３（Ｃ）に示すように、マスク３２を、たとえば、溶剤により、除去する。次に、ワニス状の樹脂層１１を板状部材３１上の全面に塗布する。これにより、図３（Ｄ）に示すように、各導体層１２間が樹脂層１１により埋め込まれることとなる。その後、樹脂層１１を加熱し、必要に応じて乾燥させ、不要な部分を研磨等により除去する。
さらに、板状部材３１をエッチング等により溶解し、シート状の樹脂層１１および導体層１２から、板状部材３１を剥離する（図３（Ｅ））。
以上の工程により、図４に示すようなシート１が得られる。なお、図４は、シート１の平面図である。 Next, a method for manufacturing the sheet 1 as described above and the semiconductor device 2 using the sheet 1 will be described.
First, a method for manufacturing the sheet 1 will be described.
As shown in FIG. 3A, a plate-like member 31 (for example, a metal plate such as Cu) made of a conductor is prepared.
Next, a resist is applied to the entire surface of the plate member 31. Then, a mask (not shown) in which holes arranged at a predetermined pitch are formed on the resist, and exposure / development processing is performed. Of the resist, the portion not irradiated with light is dissolved and removed in the developer, and the portion irradiated with light is not dissolved in the developer and remains.
As a result, the resist becomes a mask 32 in which a plurality of holes 321 arranged according to the arrangement pitch of the electrodes 211 of the substrate 21 and the arrangement pitch of the electrodes 221 of the semiconductor element 22 are formed.
Next, as shown in FIG. 3B, the conductor layers 12 are formed in the holes 321 of the mask 32, respectively. Specifically, the conductor layer 12 is formed by a plating method (electrolytic plating). Here, when there is the conductor layer 12 protruding from the hole 321 of the mask 32, the protruding portion is removed by polishing, the surface of the conductor layer 12 is flattened, and the shape of the conductor layer 12 is adjusted.
Thereafter, as shown in FIG. 3C, the mask 32 is removed by, for example, a solvent. Next, the varnish-like resin layer 11 is applied to the entire surface of the plate-like member 31. Thereby, as shown in FIG. 3D, the space between the conductor layers 12 is filled with the resin layer 11. Thereafter, the resin layer 11 is heated and dried as necessary, and unnecessary portions are removed by polishing or the like.
Further, the plate-like member 31 is dissolved by etching or the like, and the plate-like member 31 is peeled from the sheet-like resin layer 11 and the conductor layer 12 (FIG. 3E).
Through the above steps, a sheet 1 as shown in FIG. 4 is obtained. FIG. 4 is a plan view of the sheet 1.

次に、シート１を使用して、半導体装置２を製造する。
まず、図５に示すように、シート１の導体層１２と、基板２１の電極２１１とが重なりあうように、基板２１上にシート１を配置する。
このとき、導体層１２と電極２１１とが容易に金属結合するように、無洗浄フラックスを導体層１２あるいは、電極２１１にあらかじめ塗布することが好ましい。
さらに、シート１上に導体層１２と電極２２１とが重なりあうように、半導体素子２２を設置する。
この場合にも、導体層１２と電極２２１とが容易に金属結合するように、無洗浄フラックスを導体層１２あるいは、電極２２１にあらかじめ塗布することが好ましい。
次に、基板２１、シート１、半導体素子２２からなる積層体全体を加熱し、シート１の樹脂層１１を液状化させる。更に加熱を行い、導体層１２を融解して導体層１２と電極２１１、導体層１２と電極２２１とを金属接合させる。その後、更に加熱を行い、樹脂層１１を硬化させる。
以上のような工程により半導体装置２が得られることとなる。 Next, the semiconductor device 2 is manufactured using the sheet 1.
First, as shown in FIG. 5, the sheet 1 is arranged on the substrate 21 so that the conductor layer 12 of the sheet 1 and the electrode 211 of the substrate 21 overlap each other.
At this time, it is preferable to apply a non-cleaning flux to the conductor layer 12 or the electrode 211 in advance so that the conductor layer 12 and the electrode 211 are easily metal-bonded.
Furthermore, the semiconductor element 22 is installed on the sheet 1 so that the conductor layer 12 and the electrode 221 overlap each other.
Also in this case, it is preferable to apply a non-cleaning flux to the conductor layer 12 or the electrode 221 in advance so that the conductor layer 12 and the electrode 221 can be easily metal-bonded.
Next, the entire laminate including the substrate 21, the sheet 1, and the semiconductor element 22 is heated to liquefy the resin layer 11 of the sheet 1. Further, heating is performed to melt the conductor layer 12 so that the conductor layer 12 and the electrode 211 and the conductor layer 12 and the electrode 221 are metal-bonded. Thereafter, heating is further performed to cure the resin layer 11.
The semiconductor device 2 is obtained by the process as described above.

次に、本実施形態の作用効果について説明する。
シート１には予め、シート状の樹脂層１１の表裏面を貫通する複数の導体層１２が設けられている。基板２１と半導体素子２２とを接続し、半導体装置２を製造する際には、シート１を基板２１と、半導体素子２２との間に配置し、シート１の導体層１２により、基板２１の電極２１１と、半導体素子２２の電極２２１とを接続すればよい。従って、半導体装置を製造する際に、従来のように、アンダーフィル樹脂シートのホールに半導体素子に設けられた半田バンプを挿入する必要がない。そのため、本実施形態のシート１を用いて、半導体装置２を製造すれば、半導体装置２の製造の歩留まりを向上させることができる。 Next, the effect of this embodiment is demonstrated.
The sheet 1 is provided with a plurality of conductor layers 12 penetrating the front and back surfaces of the sheet-like resin layer 11 in advance. When the substrate 21 and the semiconductor element 22 are connected to manufacture the semiconductor device 2, the sheet 1 is disposed between the substrate 21 and the semiconductor element 22, and the electrode of the substrate 21 is formed by the conductor layer 12 of the sheet 1. 211 and the electrode 221 of the semiconductor element 22 may be connected. Therefore, when manufacturing the semiconductor device, it is not necessary to insert solder bumps provided in the semiconductor element into the holes of the underfill resin sheet as in the conventional case. Therefore, if the semiconductor device 2 is manufactured using the sheet 1 of the present embodiment, the manufacturing yield of the semiconductor device 2 can be improved.

また、本実施形態では、シート１の導体層１２をめっき法により形成しているため、印刷法により形成する場合にくらべ、導体層１２の高さ寸法を一定にそろえることができる。これにより、導体層１２と電極２１１、導体層１２と電極２２１とを確実に接合させることができ、半導体装置２での導通不良の発生を低減させることができる。   Moreover, in this embodiment, since the conductor layer 12 of the sheet | seat 1 is formed by the plating method, compared with the case where it forms by the printing method, the height dimension of the conductor layer 12 can be made constant. Thereby, the conductor layer 12 and the electrode 211, and the conductor layer 12 and the electrode 221 can be reliably joined, and the occurrence of poor conduction in the semiconductor device 2 can be reduced.

さらに、本実施形態では、シート１の平面における大きさ形状を半導体素子２２の平面における大きさと略同じ、または、半導体素子２２の平面の大きさよりも小さいとしている。そのため、半導体装置２を製造した際に、シート１の樹脂層１１が半導体素子２２の側面に付着することを防止できる。
半導体素子２２の側面に樹脂層が付着した場合には、半導体素子にクラックが発生する要因となる場合があるが、本実施形態では、シート１の樹脂層１１が半導体素子２２の側面に付着しないため、半導体素子２２のクラックの発生を抑制することができる。 Further, in the present embodiment, the size and shape of the sheet 1 in the plane is substantially the same as the size of the plane of the semiconductor element 22 or smaller than the plane of the semiconductor element 22. Therefore, it is possible to prevent the resin layer 11 of the sheet 1 from adhering to the side surface of the semiconductor element 22 when the semiconductor device 2 is manufactured.
When the resin layer adheres to the side surface of the semiconductor element 22, it may cause a crack in the semiconductor element, but in this embodiment, the resin layer 11 of the sheet 1 does not adhere to the side surface of the semiconductor element 22. Therefore, generation of cracks in the semiconductor element 22 can be suppressed.

また、本実施形態では、半導体装置２を製造する際に、基板２１と半導体素子２２との間にシート１を配置しており、液状の樹脂をバンプ間に流し込む必要がない。そのため、樹脂層１１内でのボイドの発生を防止することができる。   Moreover, in this embodiment, when manufacturing the semiconductor device 2, the sheet | seat 1 is arrange | positioned between the board | substrate 21 and the semiconductor element 22, and it is not necessary to pour liquid resin between bumps. Therefore, generation of voids in the resin layer 11 can be prevented.

さらに、本実施形態では、シート１の導体層１２として、鉛フリーはんだ、鉛を含むはんだ、金、アルミニウム、アルミニウム合金のいずれかを使用しており、従来からあるバンプと同様の材料で導体層１２を構成することができるので、基板２１の電極２１１や半導体素子２２の電極２２１に、特殊な金属材料を使用する必要がない。   Furthermore, in this embodiment, as the conductor layer 12 of the sheet 1, any of lead-free solder, lead-containing solder, gold, aluminum, and aluminum alloy is used, and the conductor layer is made of the same material as a conventional bump. 12, it is not necessary to use a special metal material for the electrode 211 of the substrate 21 or the electrode 221 of the semiconductor element 22.

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、導体層１２をめっき法により形成していたが、これに限らず、印刷法により導体層を形成してもよい。
ただし、前記実施形態のように導体層１２をめっき法で形成すれば、導体層１２の材料に応じて、めっき液をかえるだけでよく、導体層１２の種類によらず、めっき装置を共通で使用することができる。
これに対し、印刷法により導体層を形成する場合には、導体層の材料に応じて装置をそれぞれ用意することが一般的である。
従って、めっき法により導体層１２を形成する方が、シート１の製造コストの低減を図ることができる。 It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in the above-described embodiment, the conductor layer 12 is formed by a plating method. However, the present invention is not limited thereto, and the conductor layer may be formed by a printing method.
However, if the conductor layer 12 is formed by a plating method as in the above-described embodiment, it is only necessary to change the plating solution according to the material of the conductor layer 12, and the plating apparatus is shared regardless of the type of the conductor layer 12. Can be used.
On the other hand, when forming a conductor layer by a printing method, it is common to prepare each apparatus according to the material of the conductor layer.
Therefore, the production cost of the sheet 1 can be reduced by forming the conductor layer 12 by plating.

さらには、前記実施形態では、シート１の平面における大きさを、半導体素子２２の平面における大きさと等しい、あるいは小さいとしていたが、これに限らず、シート１の平面における大きさを、半導体素子２２の平面における大きさよりも大きなものとしてもよい。   Furthermore, in the above-described embodiment, the size of the sheet 1 in the plane is equal to or smaller than the size of the semiconductor element 22 in the plane. However, the size of the sheet 1 in the plane is not limited thereto. It may be larger than the size in the plane.

本発明の一実施形態にかかる半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device concerning one Embodiment of this invention. 半導体装置の平面図である。It is a top view of a semiconductor device. シートの製造工程を示す図である。It is a figure which shows the manufacturing process of a sheet | seat. シートの平面図である。It is a top view of a sheet. 半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of a semiconductor device. 従来の半導体装置を示す図である。It is a figure which shows the conventional semiconductor device. 従来の半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the conventional semiconductor device.

符号の説明Explanation of symbols

１ シート
２ 半導体装置
１１ 樹脂層
１２ 導体層
２１ 基板
２１１ 電極
２２ 半導体素子
２２１ 電極
３１ 板状部材
３２ マスク
３２１ 孔
８０１ 基板
８０１Ａ 電極
８０２ 半導体素子
８０３ 樹脂
８０３Ａ ボイド
８０４ アンダーフィル樹脂シート
８０４Ａ ホール
Ｂ 半田バンプ DESCRIPTION OF SYMBOLS 1 Sheet 2 Semiconductor device 11 Resin layer 12 Conductor layer 21 Substrate 211 Electrode 22 Semiconductor element 221 Electrode 31 Plate member 32 Mask 321 Hole 801 Substrate 801A Electrode 802 Semiconductor element 803 Resin 803A Void 804 Underfill resin sheet 804A Hole B Solder bump

Claims (8)

基板と、この基板上に実装される半導体素子との間に配置されるシートであって、
シート状の樹脂層と、
前記樹脂層の表裏面を貫通し、前記基板の電極の配列ピッチおよび前記半導体素子の電極の配列ピッチに応じて配置された複数の導体層とを備えるシート。 A sheet disposed between a substrate and a semiconductor element mounted on the substrate,
A sheet-like resin layer;
A sheet comprising a plurality of conductor layers penetrating the front and back surfaces of the resin layer and arranged according to the arrangement pitch of the electrodes of the substrate and the arrangement pitch of the electrodes of the semiconductor element. 請求項１に記載のシートにおいて、
前記導体層は、鉛フリーはんだ、鉛を含むはんだ、金、アルミニウム、アルミニウム合金のいずれかを含むシート。 The sheet according to claim 1,
The conductor layer is a sheet containing any of lead-free solder, solder containing lead, gold, aluminum, and aluminum alloy. 請求項１または２に記載のシートにおいて、
当該シートの厚み方向に沿った断面において、前記導体層の幅寸法は樹脂層表面側から裏面側にかけて略均一であるシート。 In the sheet according to claim 1 or 2,
In the cross section along the thickness direction of the sheet, the width of the conductor layer is substantially uniform from the resin layer surface side to the back surface side. 請求項３に記載のシートにおいて、
前記導体層はめっき法により形成されたものであるシート。 The sheet according to claim 3,
The said conductor layer is a sheet | seat formed by the plating method. 請求項１乃至４のいずれかに記載のシートにおいて、
前記樹脂層は、熱硬化性樹脂を含有するものであり、前記熱硬化性樹脂は、フェノール系樹脂あるいはエポキシ系樹脂を含有するものであるシート。 In the sheet according to any one of claims 1 to 4,
The resin layer contains a thermosetting resin, and the thermosetting resin contains a phenolic resin or an epoxy resin. 基板と、
この基板上に実装される半導体素子とを備え、
前記基板および前記半導体素子との間に、請求項１乃至５のいずれかに記載の前記シートを配置し、前記シートの導体層により、前記基板の電極と前記半導体素子の電極とを接続することにより構成された半導体装置。 A substrate,
A semiconductor element mounted on the substrate,
The sheet according to any one of claims 1 to 5 is disposed between the substrate and the semiconductor element, and the electrode of the substrate and the electrode of the semiconductor element are connected by a conductor layer of the sheet. The semiconductor device comprised by this. 請求項６に記載の半導体装置において、
前記シートの平面における大きさは、前記半導体素子の平面における大きさと略同じ、または、前記半導体素子の平面における大きさよりも小さい半導体装置。 The semiconductor device according to claim 6.
The size of the sheet in the plane is substantially the same as the size in the plane of the semiconductor element, or a semiconductor device smaller than the size in the plane of the semiconductor element. 基板と、この基板上に実装される半導体素子との間に配置されるシートの製造方法であって、
前記基板の電極の配列ピッチおよび前記半導体素子の電極の配列ピッチに応じて配置された複数の孔が形成されたマスクを導体製の板状部材上に形成する工程と、
前記マスクの孔内にめっき法により、導体層を形成する工程と、
前記マスクを除去し、前記各導体層の周囲を被覆するシート状の樹脂層を形成する工程と、
前記シート状の樹脂層および導体層から、前記板状部材を剥離する工程とを備えるシートの製造方法。
A method for producing a sheet disposed between a substrate and a semiconductor element mounted on the substrate,
Forming a mask having a plurality of holes arranged in accordance with the arrangement pitch of the electrodes of the substrate and the arrangement pitch of the electrodes of the semiconductor element on the plate member made of conductor;
Forming a conductor layer by plating in the hole of the mask;
Removing the mask and forming a sheet-like resin layer covering the periphery of each conductor layer;
And a step of peeling the plate-like member from the sheet-like resin layer and conductor layer.
JP2006212975A 2006-08-04 2006-08-04 Sheet, semiconductor device and manufacturing method of the sheet Pending JP2008041862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212975A JP2008041862A (en) 2006-08-04 2006-08-04 Sheet, semiconductor device and manufacturing method of the sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212975A JP2008041862A (en) 2006-08-04 2006-08-04 Sheet, semiconductor device and manufacturing method of the sheet

Publications (1)

Publication Number Publication Date
JP2008041862A true JP2008041862A (en) 2008-02-21

Family

ID=39176564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212975A Pending JP2008041862A (en) 2006-08-04 2006-08-04 Sheet, semiconductor device and manufacturing method of the sheet

Country Status (1)

Country Link
JP (1) JP2008041862A (en)

Similar Documents

Publication Publication Date Title
JP5113114B2 (en) Wiring board manufacturing method and wiring board
KR100921919B1 (en) Copper pillar tin bump on semiconductor chip and method of forming of the same
TWI437647B (en) Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI483363B (en) Package substrate, package structure and method for manufacturing package structure
JP6816964B2 (en) Manufacturing method of wiring board, semiconductor device and wiring board
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
JP2008112995A (en) Circuit board, and manufacturing method thereof
JP2008226945A (en) Semiconductor device and its manufacturing method
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2006302929A (en) Salient electrode for connecting electronic component, electronic component packaging body using the same, and manufacturing method of salient electrode and electronic component packaging body
TWI501369B (en) Solder-mounted board, production method therefor, and semiconductor device
JP2009252942A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
KR20130037204A (en) Circuit board with anchored underfill
JP6715618B2 (en) Printed wiring board
JP2014220402A (en) Method of semiconductor package substrate
JP7089453B2 (en) Wiring board and its manufacturing method
JP2007110114A (en) Package board, semiconductor package, and method of manufacturing the same
JP2008041862A (en) Sheet, semiconductor device and manufacturing method of the sheet
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2006173234A (en) Semiconductor device and its manufacturing method
CN110858548A (en) Embedded chip and manufacturing method thereof
JP4042741B2 (en) Manufacturing method of semiconductor device
JP2009147066A (en) Part built-in wiring board, and manufacturing method for part built-in wiring board
US20110147923A1 (en) Surface Mounting Integrated Circuit Components