JP2008041757A - Device and method for semiconductor inspection - Google Patents

Device and method for semiconductor inspection Download PDF

Info

Publication number
JP2008041757A
JP2008041757A JP2006211079A JP2006211079A JP2008041757A JP 2008041757 A JP2008041757 A JP 2008041757A JP 2006211079 A JP2006211079 A JP 2006211079A JP 2006211079 A JP2006211079 A JP 2006211079A JP 2008041757 A JP2008041757 A JP 2008041757A
Authority
JP
Japan
Prior art keywords
electron beam
semiconductor device
bias voltage
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006211079A
Other languages
Japanese (ja)
Inventor
Toyokazu Nakamura
豊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006211079A priority Critical patent/JP2008041757A/en
Publication of JP2008041757A publication Critical patent/JP2008041757A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor inspection device and a semiconductor inspection method capable of highly precisely detecting the defect of wiring and a diffusion unit. <P>SOLUTION: A data storage unit 10 stores arrangement wiring data on a semiconductor device 15. A data processing unit 11 searches for electron beam irradiation control information and bias voltage information for the semiconductor device 15, based on the arrangement wiring data read out from the data storage unit 10; and inspects a route such as desired wiring by inputting data on substrate current produced when the semiconductor device 15 is irradiated with the electron beam. A vias voltage generating unit 12 gives the semiconductor device 15 bias voltage in response to the bias voltage information. An electron beam controller 13 controls electron beam irradiation for an electron beam sweeping unit 14 using the irradiation control information. The electron beam sweeping unit 14 irradiates the desired wiring of the semiconductor device 15 with the electron beam. A current measuring unit 16 detects substrate current which is produced by electron beam irradiation, and which flows out from the semiconductor device 15. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体検査装置および半導体検査方法に係り、特に、半導体装置の内部の配線における欠陥を電子ビームの照射によって検査する装置および方法に係る。   The present invention relates to a semiconductor inspection apparatus and a semiconductor inspection method, and more particularly to an apparatus and method for inspecting defects in wiring inside a semiconductor device by irradiation with an electron beam.

近年、半導体装置の微細化、配線の多層化に伴って内部の配線等の接続箇所も微細化され、接続箇所の欠陥を解析する技術がますます重要となってきている。このような欠陥を検査するための様々な技術が知られている。例えば、特許文献1には、製造工程の途中であっても、また実デバイス上であっても多層配線構造内に存在する欠陥を検査することができる半導体装置の欠陥検査方法が開示されている。この方法は、最上面の配線に電子ビームを照射し、配線に吸収された電流が予め所定電圧にバイアスされた基板に吸収されて流れる基板電流を計測することによって、多層配線中のボイドやショート、高抵抗欠陥を検出するものである。   In recent years, with the miniaturization of semiconductor devices and the increase in the number of wiring layers, connection locations such as internal wiring have also been miniaturized, and techniques for analyzing defects at connection locations have become increasingly important. Various techniques for inspecting such defects are known. For example, Patent Document 1 discloses a defect inspection method for a semiconductor device that can inspect defects existing in a multilayer wiring structure even during the manufacturing process or on an actual device. . This method irradiates the uppermost wiring with an electron beam, and measures the substrate current that is absorbed and absorbed by the substrate biased to a predetermined voltage in advance, thereby measuring voids and shorts in the multilayer wiring. , To detect high resistance defects.

なお、関連する技術として、特許文献2には、半導体装置を構成する絶縁膜の膜質あるいは接合部を評価する半導体評価技術が記載されている。この技術は、電子ビームを半導体装置に当て、当てたタイミングに合わせて基板電流を計測し、基板電流の減少傾向から絶縁膜の膜質あるいは接合部を評価するものである。また、特許文献3には、半導体ウェハ試料の所定2次元領域で荷電粒子ビームを走査する際、試料の平面状表面の電子放出率が1となるように、荷電粒子ビームの加速電圧および試料表面電界の強度を制御する技術が記載されている。さらに、特許文献4には、ウェハ試料の裏面、あるいはその側面に所定の間隔を保って配置された電極と、ウェハ試料の裏面と電極との間に生じた容量を検出する手段とを備えることで、試料内を移動する電荷を試料裏面や試料側面に構成する容量成分で蓄積し、この容量成分を、ミラー積分回路で積分後計測する等の手段によって測定する技術が記載されている。またさらに、特許文献5には、半導体基板と下層配線との間に形成された絶縁膜に、これら半導体基板と下層配線とを電気的に接続する電流経路を形成し、ビアを形成する過程で下層配線に電子ビームを照射することにより、基板電流を有効に誘起させて、多層配線間を接続するビアの形成状態を半導体製造工程の途中段階で精密に評価する技術が記載されている。   As a related technique, Patent Document 2 describes a semiconductor evaluation technique for evaluating the film quality or junction of an insulating film constituting a semiconductor device. In this technology, an electron beam is applied to a semiconductor device, a substrate current is measured in accordance with the timing of application, and the film quality or junction of an insulating film is evaluated from the decreasing tendency of the substrate current. Patent Document 3 discloses that the charged particle beam acceleration voltage and the sample surface are set so that the electron emission rate of the planar surface of the sample becomes 1 when the charged particle beam is scanned in a predetermined two-dimensional region of the semiconductor wafer sample. Techniques for controlling the strength of the electric field are described. Furthermore, Patent Document 4 includes an electrode disposed on the back surface of the wafer sample or on the side surface thereof with a predetermined interval, and means for detecting a capacitance generated between the back surface of the wafer sample and the electrode. Thus, there is described a technique in which electric charges moving in the sample are accumulated by a capacitive component that is formed on the back surface or the side surface of the sample, and this capacitive component is measured by means such as measurement after integration by a Miller integrating circuit. Furthermore, Patent Document 5 discloses a process in which a current path for electrically connecting the semiconductor substrate and the lower layer wiring is formed in an insulating film formed between the semiconductor substrate and the lower layer wiring, and a via is formed. A technique is described in which a substrate current is effectively induced by irradiating a lower layer wiring with an electron beam, and a formation state of vias connecting between multilayer wirings is accurately evaluated in the middle of a semiconductor manufacturing process.

特開2005−32760号公報JP-A-2005-32760 特開2005−64128号公報JP 2005-64128 A 特開2005−183881号公報JP 2005-183881 A 特開2004−146802号公報JP 2004-146802 A 特開2004−228510号公報JP 2004-228510 A

ところで特許文献1の方法では、表面層の配線から基板に至る経路に枝分かれがある場合、基板に流れ込む経路が複数になるため、欠陥箇所を一つに絞り込むことができない。したがって、最表面の配線が基板に至るまでは電気的に独立しているような特別な構造の半導体装置に限って欠陥の検出が可能となるため、適用できる範囲が極めて狭くなってしまう。また、この技術では、TEG(Test Element Group)や実半導体装置の作成プロセスの評価に重きが置かれているため、実半導体装置が完成した後、すなわち半導体装置保護用のパッシベーション膜が塗布された後では、配線内部の欠陥を解析することが困難である。   By the way, in the method of Patent Document 1, when there is a branch in the route from the wiring on the surface layer to the substrate, there are a plurality of routes flowing into the substrate, so that it is not possible to narrow down the defective portion to one. Therefore, since it becomes possible to detect defects only in a semiconductor device having a special structure in which the outermost wiring reaches the substrate, the applicable range becomes extremely narrow. Also, in this technology, since emphasis is placed on the evaluation of TEG (Test Element Group) and real semiconductor device creation process, after the real semiconductor device is completed, that is, a passivation film for protecting the semiconductor device is applied. Later, it is difficult to analyze defects inside the wiring.

本発明の1つのアスペクトに係る半導体検査装置は、検査対象となる半導体装置に関する配置配線データを蓄えるデータ蓄積部と、データ蓄積部から読み出した配置配線データに基づいて半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、半導体装置に電子ビームを照射した際に生ずる半導体装置の基板電流に関するデータを入力して所望の配線を検査するデータ処理部と、バイアス電圧情報に応じて半導体装置に対しバイアス電圧を与えるバイアス電圧発生部と、照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する電子ビーム制御部と、電子ビーム制御部の制御によって所望の配線に対して電子ビームを照射する電子ビーム掃印部と、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出する電流計測部と、を備える。   A semiconductor inspection apparatus according to one aspect of the present invention includes a data storage unit that stores arrangement and wiring data relating to a semiconductor device to be inspected, and an electron beam irradiation control to the semiconductor device based on the arrangement and wiring data read from the data storage unit. A data processing unit that obtains information and bias voltage information and inputs data related to the substrate current of the semiconductor device generated when the semiconductor device is irradiated with an electron beam to inspect a desired wiring; and the semiconductor device according to the bias voltage information A bias voltage generating unit that applies a bias voltage to the electron beam, an electron beam control unit that controls the irradiation of the electron beam to the electron beam sweep unit according to the irradiation control information, and a desired wiring by the control of the electron beam control unit Electron beam sweeping part that irradiates the electron beam, and semiconductor produced by the electron beam irradiation Comprising a current measuring unit for detecting a placed al flows substrate current, the.

本発明の1つのアスペクトに係る半導体検査方法は、検査対象となる半導体装置の所望の配線に対して電子ビームを照射して該半導体装置から流れ出す基板電流を検出する半導体検査装置によって該半導体装置を検査する方法であって、半導体装置に関する配置配線データを読み込むステップと、配置配線データを元に所望の配線に枝分かれが存在するか否かを判断するステップと、判断結果に応じてバイアス電圧を半導体装置に対して与えるステップと、所望の配線に電子ビームを照射するステップと、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出するステップと、を含む。   A semiconductor inspection method according to one aspect of the present invention includes a semiconductor inspection apparatus that detects a substrate current flowing from the semiconductor device by irradiating a desired wiring of the semiconductor device to be inspected with an electron beam. A method for inspecting a semiconductor device by reading placement and routing data, determining whether or not a branch exists in a desired wire based on the placement and routing data, and determining a bias voltage in accordance with the determination result. And a step of irradiating a desired wiring with an electron beam, and a step of detecting a substrate current flowing out of the semiconductor device caused by the irradiation of the electron beam.

本発明によれば、配置配線データを元に電流経路を特定して基板電流を検出するので、配線や拡散部における欠陥を高精度に検出することができる。   According to the present invention, since the substrate current is detected by specifying the current path based on the arrangement and wiring data, defects in the wiring and the diffusion part can be detected with high accuracy.

本発明の実施形態に係る半導体検査装置は、データ蓄積部(図1の10)とデータ処理部(図1の11)とバイアス電圧発生部(図1の12)と電子ビーム制御部(図1の13)と電子ビーム掃印部(図1の14)と電流計測部(図1の16)とを備える。データ蓄積部は、検査対象となる半導体装置(図1の15)に関する配置配線データを蓄えておく。ここで、配置配線データとは、CADシステムによって作成され、基本素子を基板にレイアウトして基本素子間を配線するための情報を与えるデータである。データ処理部は、データ蓄積部から読み出した配置配線データに基づいて半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求める。バイアス電圧発生部は、バイアス電圧情報に応じて半導体装置に対しバイアス電圧を与える。電子ビーム制御部は、照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する。電子ビーム掃印部は、電子ビーム制御部の制御によって加速電圧を調整して半導体装置の所望の配線に対して電子ビームを照射する。電流計測部は、電子ビームの照射によって生じた半導体装置から流れ出す基板電流を検出する。データ処理部は、基板電流に関するデータを入力して所望の配線等の経路を検査する。   A semiconductor inspection apparatus according to an embodiment of the present invention includes a data storage unit (10 in FIG. 1), a data processing unit (11 in FIG. 1), a bias voltage generation unit (12 in FIG. 1), and an electron beam control unit (FIG. 1). 13), an electron beam sweep unit (14 in FIG. 1), and a current measurement unit (16 in FIG. 1). The data storage unit stores placement and routing data relating to the semiconductor device to be inspected (15 in FIG. 1). Here, the placement and routing data is data generated by a CAD system and giving information for laying out basic elements on a substrate and wiring between the basic elements. The data processing unit obtains electron beam irradiation control information and bias voltage information for the semiconductor device based on the placement and routing data read from the data storage unit. The bias voltage generator applies a bias voltage to the semiconductor device according to the bias voltage information. The electron beam control unit controls the electron beam irradiation to the electron beam sweeping unit based on the irradiation control information. The electron beam sweeping unit adjusts the acceleration voltage under the control of the electron beam control unit, and irradiates the desired wiring of the semiconductor device with the electron beam. The current measuring unit detects a substrate current flowing out of the semiconductor device caused by the electron beam irradiation. The data processing unit inputs data related to the substrate current and inspects a route such as a desired wiring.

ここで、データ処理部は、所望の配線に係る電流経路に枝分かれがあるか否かを配置配線データを元に判断し、判断結果に応じてバイアス電圧情報を設定する。このバイアス電圧情報は、半導体装置の拡散層と基板とからなるpn接合における逆方向の降伏電圧以上の電圧とするか、または半導体装置の順方向pn接合電圧よりも高く、かつ半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める情報である。また、バイアス電圧を半導体装置に対して与えて電子ビームを照射するのに先立ち、表面側から半導体装置の研磨を行ったり、所望の配線に係る経路におけるコンタクト等の接続部をFIB(focused ion beam)によって切断したりするようにしてもよい。このようなバイアス電圧の設定、半導体装置の研磨、接続部に対するFIB等を行うことで、検査対象となる所望の配線に関して電流経路が基板に至るまで枝分かれすることが無くなって電流経路が特定される。したがって、検査対象となる所望の配線において、どの経路に欠陥が存在するかを高精度で同定することが可能となる。以下、実施例に即し、図面を参照して詳細に説明する。   Here, the data processing unit determines whether or not the current path related to the desired wiring is branched based on the placement and wiring data, and sets the bias voltage information according to the determination result. This bias voltage information is set to a voltage equal to or higher than the breakdown voltage in the reverse direction at the pn junction composed of the diffusion layer and the substrate of the semiconductor device, or higher than the forward pn junction voltage of the semiconductor device and the pn junction of the semiconductor device. This is information that determines whether the voltage is lower than the breakdown voltage in the reverse direction. Further, prior to applying a bias voltage to the semiconductor device and irradiating the electron beam, the semiconductor device is polished from the surface side, or a connection portion such as a contact in a path related to a desired wiring is formed by FIB (focused ion beam). ) Or may be cut. By setting the bias voltage, polishing the semiconductor device, performing FIB on the connection portion, and the like, the current path is not branched until the desired wiring to be inspected reaches the substrate, and the current path is specified. . Therefore, it is possible to identify with high accuracy which path has a defect in a desired wiring to be inspected. Hereinafter, it will be described in detail with reference to the drawings in accordance with embodiments.

図1は、本発明の第1の実施例に係る半導体検査装置の構成を示すブロック図である。図1において、半導体検査装置は、データ蓄積部10とデータ処理部11とバイアス電圧発生部12と電子ビーム制御部13と電子ビーム掃印部14と電流計測部16とを備え、半導体装置15の配線部分の検査を行う。データ蓄積部10は、ハードディスク等の記憶装置で構成され、予め検査対象となる半導体装置15に関する配置配線データを蓄えておく。データ処理部11は、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する電子ビームの照射制御情報およびバイアス電圧情報を求める。バイアス電圧発生部12は、データ処理部11からのバイアス電圧情報に応じて半導体装置15に対しバイアス電圧を与える。電子ビーム制御部13は、データ処理部11からの照射制御情報によって電子ビーム掃印部14に対して電子ビームの照射を制御する。電子ビーム掃印部14は、電子ビーム制御部13の制御によって加速電圧を調整して半導体装置15の所望の配線に対して電子ビームを照射する。電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。データ処理部11は、半導体装置15の基板電流に関するデータを電流計測部16から入力し、このデータを元に配線中の、例えばビアやコンタクトのボイドやショート、高抵抗箇所等の欠陥を検出する。   FIG. 1 is a block diagram showing the configuration of the semiconductor inspection apparatus according to the first embodiment of the present invention. In FIG. 1, the semiconductor inspection apparatus includes a data storage unit 10, a data processing unit 11, a bias voltage generation unit 12, an electron beam control unit 13, an electron beam sweep unit 14, and a current measurement unit 16. Inspect the wiring part. The data storage unit 10 is composed of a storage device such as a hard disk, and stores in place wiring data related to the semiconductor device 15 to be inspected. The data processing unit 11 obtains electron beam irradiation control information and bias voltage information for the semiconductor device 15 based on the placement and routing data read from the data storage unit 10. The bias voltage generator 12 applies a bias voltage to the semiconductor device 15 in accordance with the bias voltage information from the data processor 11. The electron beam control unit 13 controls irradiation of the electron beam to the electron beam sweeping unit 14 based on the irradiation control information from the data processing unit 11. The electron beam sweeping unit 14 adjusts the acceleration voltage under the control of the electron beam control unit 13 and irradiates the desired wiring of the semiconductor device 15 with the electron beam. The current measuring unit 16 detects a substrate current flowing out from the semiconductor device 15 generated by the electron beam irradiation. The data processing unit 11 inputs data relating to the substrate current of the semiconductor device 15 from the current measurement unit 16 and detects defects such as vias, contact voids and shorts, and high resistance locations in the wiring based on this data. .

次に、以上のような構成の半導体検査装置の動作について説明する。図2は、本発明の第1の実施例に係る半導体検査装置の動作を示すフローチャートである。ステップS11において、データ処理部11は、検査対象となる半導体装置15の配置配線データをデータ蓄積部10から読み出す。   Next, the operation of the semiconductor inspection apparatus having the above configuration will be described. FIG. 2 is a flowchart showing the operation of the semiconductor inspection apparatus according to the first embodiment of the present invention. In step S <b> 11, the data processing unit 11 reads out the layout wiring data of the semiconductor device 15 to be inspected from the data storage unit 10.

ステップS12において、データ処理部11は、読み出した配置配線データを元に検査対象の配線に枝分かれが在るか否かを判断し、枝分かれが在る場合、ステップS13に進み、枝分かれがない場合、ステップS15に進む。   In step S12, the data processing unit 11 determines whether there is a branch in the wiring to be inspected based on the read layout wiring data. If there is a branch, the process proceeds to step S13. Proceed to step S15.

ステップS13において、データ処理部11は、配置配線データを参照し、半導体装置15に対して与えるバイアス電圧を変更することで検査対象の配線に実効的に枝分かれがない状態と見なせるか否かを判断する。この判断結果を元に、バイアス電圧を、pn接合における逆方向の降伏電圧以上の電圧とするか、または順方向のpn接合電圧よりも高く、かつpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める。なお、このバイアス電圧の発生には、電子ビーム照射に起因する電子の吸収による電位の低下分を含んでいるので、必ずしも装置グランドから計った電位を意味するものではない。   In step S <b> 13, the data processing unit 11 refers to the placement and routing data, and determines whether or not it can be considered that the wiring to be inspected is not effectively branched by changing the bias voltage applied to the semiconductor device 15. To do. Based on the determination result, the bias voltage is set to a voltage equal to or higher than the reverse breakdown voltage in the pn junction, or higher than the forward pn junction voltage and lower than the reverse breakdown voltage of the pn junction. Decide whether or not. The generation of the bias voltage includes a decrease in potential due to absorption of electrons caused by electron beam irradiation, and therefore does not necessarily mean a potential measured from the apparatus ground.

ステップS13において、バイアス電圧を変更することでは、検査対象の配線に枝分かれがなくならない場合、ステップS14において、枝分かれがないとされる状態になるまで、半導体装置15を表面側から研磨する。あるいは、検査対象の配線に係るコンタクト等の接続部をFIB(focused ion beam)によって切断する。   In step S13, if the branch voltage does not disappear by changing the bias voltage, in step S14, the semiconductor device 15 is polished from the surface side until the branch is not branched. Alternatively, a connection portion such as a contact related to the wiring to be inspected is cut by a focused ion beam (FIB).

ステップS15において、検査対象の配線が実効的に枝分かれがない状態とされるようなバイアス電圧を設定して半導体装置15に与える。これによって、電子ビームを照射した際に半導体装置15に流れる電流の経路が特定されることとなる。   In step S15, a bias voltage is set and applied to the semiconductor device 15 so that the wiring to be inspected is effectively free from branching. As a result, the path of the current flowing through the semiconductor device 15 when the electron beam is irradiated is specified.

ステップS16において、電子ビーム制御部13は、検査対象の配線に対して到達可能な電子ビームが照射されるように電子ビームの強度を設定し、電子ビーム掃印部14は、半導体装置15に電子ビームを照射する。   In step S <b> 16, the electron beam control unit 13 sets the intensity of the electron beam so that an electron beam that can reach the wiring to be inspected is irradiated, and the electron beam sweeping unit 14 applies electrons to the semiconductor device 15. Irradiate the beam.

ステップS17において、電流計測部16は、電子ビームの照射によって生じた半導体装置15から流れ出す基板電流を検出する。   In step S <b> 17, the current measuring unit 16 detects a substrate current flowing out from the semiconductor device 15 generated by the electron beam irradiation.

ステップS18において、データ処理部11は、基板電流に関するデータを入力し、このデータを元に配線における欠陥を検査する。すなわち、基板電流の値が所定の値より小さい場合に電流経路中に欠陥が存在するものと判断する。あるいは、前もって調べてある良品のデータと比較し、有意に小さい電流値であった場合に電流経路中に欠陥が存在するものと判断する。   In step S18, the data processing unit 11 inputs data related to the substrate current, and inspects defects in the wiring based on this data. That is, when the value of the substrate current is smaller than a predetermined value, it is determined that a defect exists in the current path. Or it compares with the data of the good article examined beforehand, and when it is a significantly small electric current value, it is judged that the defect exists in an electric current path | route.

ステップS19において、他に検査対象となる配線が存在するのであれば、ステップS11に戻り、検査を継続する。   If there is another wiring to be inspected in step S19, the process returns to step S11 and the inspection is continued.

次に、以上のステップS13、S14における半導体装置15における検査対象の配線の選択方法について説明する。図3は、検査対象の配線を含む半導体装置の断面図である。半導体装置15は、表面の配線20aと、その下層の配線20bと、p基板24と、p基板24の裏面の電極26とを備える。また、p基板24にはnウェル23を形成し、nウェル23内にp+拡散層22a、22bを形成し、ゲート電極27aと共にpMOSトランジスタ31を構成する。また、p基板24内には、n+拡散層25a、25bを形成し、ゲート電極27bと共にnMOSトランジスタ32を構成する。ここで、配線20aは、ビア21aを介して配線20bと接続され、配線20bは、コンタクト21bを介してp+拡散層22aと接続される。また、配線20bは、コンタクト21cを介してn+拡散層25aと接続される。   Next, a method for selecting a wiring to be inspected in the semiconductor device 15 in the above steps S13 and S14 will be described. FIG. 3 is a cross-sectional view of the semiconductor device including the wiring to be inspected. The semiconductor device 15 includes a wiring 20 a on the front surface, a wiring 20 b below it, a p substrate 24, and an electrode 26 on the back surface of the p substrate 24. Further, an n well 23 is formed in the p substrate 24, p + diffusion layers 22a and 22b are formed in the n well 23, and a pMOS transistor 31 is configured together with the gate electrode 27a. Further, n + diffusion layers 25a and 25b are formed in the p substrate 24, and the nMOS transistor 32 is configured together with the gate electrode 27b. Here, the wiring 20a is connected to the wiring 20b through the via 21a, and the wiring 20b is connected to the p + diffusion layer 22a through the contact 21b. Further, the wiring 20b is connected to the n + diffusion layer 25a through the contact 21c.

このような構造の半導体装置15において、今、電子ビーム掃印部14によって、配線20aに電子ビームを照射して吸収させる。この時、電子ビームの加速電圧を調整し、2次電子放出率が1を下回り、電子ビームの吸収量の方が2次電子の放出量よりも多くなるようにして電子ビームの吸収量が勝るようにすると共に、電子ビームが直接p基板24に達するほどの加速電圧には上げないようにする。電子ビームがp基板24に直接達してしまうと、配線の欠陥に関連しない基板電流が流れてしまい、精度良い検査結果を得ることができない。そこで、電子ビームがp基板24に直接達することを防ぐため加速電圧を制限する。   In the semiconductor device 15 having such a structure, the electron beam sweeping unit 14 irradiates and absorbs the electron beam to the wiring 20a. At this time, the electron beam acceleration voltage is adjusted so that the secondary electron emission rate is less than 1, and the amount of absorption of the electron beam is larger than the amount of secondary electron emission, so that the amount of absorption of the electron beam is superior. At the same time, the electron beam should not be increased to an acceleration voltage that reaches the p substrate 24 directly. If the electron beam directly reaches the p-substrate 24, a substrate current that is not related to a wiring defect flows, and an accurate inspection result cannot be obtained. Therefore, the acceleration voltage is limited to prevent the electron beam from reaching the p-substrate 24 directly.

また、バイアス電圧発生部12は、p基板24とn+拡散層25aとで構成されるpn接合の順方向のpn接合電圧よりも高く、かつnウェル23とp+拡散層22aとで構成されるpn接合の逆方向の降伏電圧よりも低い電圧となるバイアス電圧を半導体装置15に与える。このようなバイアス電圧を与えることで、電子ビームの照射によって配線20aに吸収された電流I1は、ビア21a、配線20b、コンタクト21c、n+拡散層25a、p基板24、電極26、バイアス電圧発生部12を介して電流計測部16に流れる。一方、nウェル23とp+拡散層22aとで構成されるpn接合は、逆バイアスとなって電流が流れることがない。したがって、例えばコンタクト21cとn+拡散層25aとの間に空洞(ボイド)などの欠陥A1が存在するような場合に、電流I1の値が極めて小さくなって、電流I1の経路に欠陥が存在することを識別することができる。   The bias voltage generator 12 is higher than the pn junction voltage in the forward direction of the pn junction composed of the p substrate 24 and the n + diffusion layer 25a, and is composed of the n well 23 and the p + diffusion layer 22a. A bias voltage that is lower than the breakdown voltage in the reverse direction of the junction is applied to the semiconductor device 15. By applying such a bias voltage, the current I1 absorbed in the wiring 20a by the irradiation of the electron beam causes the via 21a, the wiring 20b, the contact 21c, the n + diffusion layer 25a, the p substrate 24, the electrode 26, and the bias voltage generator. 12 to the current measuring unit 16. On the other hand, the pn junction composed of the n well 23 and the p + diffusion layer 22a is reverse-biased so that no current flows. Therefore, for example, when a defect A1 such as a void exists between the contact 21c and the n + diffusion layer 25a, the value of the current I1 becomes extremely small and a defect exists in the path of the current I1. Can be identified.

一方、コンタクト21bとp+拡散層22aを通る経路の検査を行いたい場合には、nウェル23とp+拡散層22aとで構成されるpn接合の逆方向の降伏電圧よりも高い電圧となるバイアス電圧を半導体装置15に与える必要がある。この場合、図4に示すように電子ビームの照射によって配線20aに吸収された電流は、配線20bにおいて電流I1a(配線20b、コンタクト21c、n+拡散層25a、p基板24経由)と電流I2(配線20b、コンタクト21b、p+拡散層22a、nウェル23、p基板24経由)とに枝分かれして流れる。したがって、例えばコンタクト21bとp+拡散層22aとの間に空洞(ボイド)などの欠陥A2が存在するような場合、基板電流として電流I1aが流れてしまい、精度の良い基板電流の検出が難しくなる。   On the other hand, when it is desired to inspect the path passing through the contact 21b and the p + diffusion layer 22a, the bias voltage is higher than the breakdown voltage in the reverse direction of the pn junction formed by the n well 23 and the p + diffusion layer 22a. Needs to be given to the semiconductor device 15. In this case, as shown in FIG. 4, the current absorbed in the wiring 20a by the electron beam irradiation is the current I1a (via the wiring 20b, the contact 21c, the n + diffusion layer 25a, the p substrate 24) and the current I2 (wiring) in the wiring 20b. 20b, contacts 21b, p + diffusion layer 22a, n-well 23, and p substrate 24). Therefore, for example, when a defect A2 such as a void exists between the contact 21b and the p + diffusion layer 22a, the current I1a flows as the substrate current, making it difficult to accurately detect the substrate current.

このような場合には、コンタクト21cをFIB等で切断して、電流I1aを遮断し、電流経路の枝分かれを存在させないようにして経路を特定することができる。あるいは、図5に示すように半導体装置15を位置Dまで研磨し、配線20bが存在しなくなった(枝分かれの無くなった)半導体装置15aに対し、電子ビームをコンタクト21bに照射することで、欠陥A2の存在の有無を検出することが可能となる。なお、予め故障診断手法等によって故障発生素子等を絞込んでおいて、研磨やFIB等を半導体装置に施すようにしてもよい。   In such a case, the path can be specified by cutting the contact 21c with FIB or the like to cut off the current I1a so that no branching of the current path exists. Alternatively, as shown in FIG. 5, the semiconductor device 15 is polished to the position D, and the electron beam is irradiated to the contact 21b to the semiconductor device 15a in which the wiring 20b does not exist (no branching occurs), so that the defect A2 It is possible to detect the presence or absence of. Note that it is also possible to narrow down the failure generating elements and the like in advance by a failure diagnosis method or the like and perform polishing, FIB, or the like on the semiconductor device.

一般に回路内の各素子の出力部は1つであり、後段への接続を遮断する加工(研磨やFIB切断)によって、この出力部を起点として基板へのユニークな電路(経路)を特定することができる。そして、この経路中に欠陥がある場合、基板電流が良品から想定される値と異なることで欠陥を検出することができる。このような検出方法では、基板を一つのプローブとして用いることができるので、半導体デバイス表面に大きな面積を要するパッドを形成することが不要である。   In general, there is one output part for each element in the circuit, and a unique electrical path (path) to the substrate is specified from this output part as a starting point by processing (polishing or FIB cutting) to disconnect the connection to the subsequent stage. Can do. If there is a defect in this path, the defect can be detected because the substrate current is different from the value assumed for the non-defective product. In such a detection method, since the substrate can be used as one probe, it is not necessary to form a pad that requires a large area on the surface of the semiconductor device.

本発明の第2の実施例に係る半導体検査装置の構成は、図1と同等である。ただし、電子ビーム掃印部14は、図6に示すように、パルス幅T0の繰り返しパルスとなる電子ビームを照射する。このパルス状の電子ビームによって表面配線に供給される電荷量は、凡そ電子ビームの印加時間内での電子ビーム量から2次電子放出量を差し引いた量になる。この電荷量が基板に流れる場合の電流は、流れる経路における抵抗値に依存している。正常な配線を有する経路のように抵抗値が小さい場合、図6に示すように、立ち上がりおよび立下りが急なピークを持つ電流の時間特性となる。一方、断線ではないが高抵抗となる欠陥を持つ経路である場合、図6に示すように、立ち上がりおよび立下りの特性が正常部のそれに比べて緩やかであって、ピーク値の高さが低くなる波形である電流I3が経路を流れる。   The configuration of the semiconductor inspection apparatus according to the second embodiment of the present invention is the same as that shown in FIG. However, as shown in FIG. 6, the electron beam sweeping unit 14 irradiates an electron beam that becomes a repetitive pulse having a pulse width T0. The amount of charge supplied to the surface wiring by this pulsed electron beam is approximately the amount obtained by subtracting the secondary electron emission amount from the amount of electron beam within the application time of the electron beam. The current when this amount of charge flows through the substrate depends on the resistance value in the flow path. When the resistance value is small as in a path having normal wiring, the time characteristic of current having a steep rising and falling peak is obtained as shown in FIG. On the other hand, in the case of a path having a defect that is not disconnected but has a high resistance, as shown in FIG. 6, the rising and falling characteristics are gentler than that of the normal portion, and the peak value is low. A current I3 having a waveform as follows flows through the path.

図7は、第2の実施例における検査対象の配線を含む半導体装置の断面図である。図7において、図5と同じ符号は、同一物を表し、その説明を省略する。図7に示す半導体装置15bでは、コンタクト21cとn+拡散層25aとの間に薄い絶縁膜Bが生じて、高抵抗となる欠陥を呈している。この場合、電子ビーム掃印部14によってコンタクト21cに照射されたパルス状の電子ビームによって、図6に示すような波形の電流I3が、コンタクト21c、n+拡散層25a、p基板24、電極26、バイアス電圧発生部12を介して電流計測部16に流れることとなる。   FIG. 7 is a cross-sectional view of the semiconductor device including the wiring to be inspected in the second embodiment. In FIG. 7, the same reference numerals as those in FIG. In the semiconductor device 15b shown in FIG. 7, a thin insulating film B is generated between the contact 21c and the n + diffusion layer 25a, thereby presenting a defect having a high resistance. In this case, a current I3 having a waveform as shown in FIG. 6 is generated by the pulsed electron beam irradiated to the contact 21c by the electron beam sweeping unit 14 to generate the contact 21c, the n + diffusion layer 25a, the p substrate 24, the electrode 26, The current flows to the current measuring unit 16 via the bias voltage generating unit 12.

以上のように正常であっても欠陥があっても、全体としての電荷の移動量は、同じであるが、時間T1内のみの電流量を比較することで高抵抗部分の存在を特定することが可能となる。なお、本実施例においても、基板に印加するバイアス電圧は、pn接合の順方向バイアス電圧よりも高い電圧とする。   As described above, the amount of charge movement as a whole is the same regardless of whether it is normal or defective, but the presence of the high resistance portion is specified by comparing the amount of current only within time T1. Is possible. Also in this embodiment, the bias voltage applied to the substrate is higher than the forward bias voltage of the pn junction.

このように本実施例によれば、特に、完全な断線ではない高抵抗欠陥の検出感度を高めることができる。   As described above, according to the present embodiment, it is possible to increase the detection sensitivity of a high resistance defect that is not a complete disconnection.

図8は、本発明の第3の実施例に係る半導体検査装置の構成を示すブロック図である。図8において、図1と同一の符号は、同一物を示し、その説明を省略する。図8に示す半導体検査装置は、図1の半導体検査装置に対して、光ビーム制御部17と、光ビーム制御部17によって制御され、検査対象となる配線に係る経路に対して光ビームを照射する光ビーム掃印部18が追加される。また、データ処理部11aは、図1のデータ処理部11に対して、光ビーム制御部17の制御機能が追加され、データ蓄積部10から読み出した配置配線データに基づいて半導体装置15に対する光ビームの照射制御情報を求め、照射制御情報を光ビーム制御部17に与える。   FIG. 8 is a block diagram showing a configuration of a semiconductor inspection apparatus according to the third embodiment of the present invention. In FIG. 8, the same reference numerals as those in FIG. The semiconductor inspection apparatus shown in FIG. 8 is controlled by the light beam control unit 17 and the light beam control unit 17 with respect to the semiconductor inspection apparatus of FIG. A light beam sweeping unit 18 is added. In addition, the data processing unit 11 a has a control function of the light beam control unit 17 added to the data processing unit 11 of FIG. 1, and the light beam for the semiconductor device 15 based on the placement and routing data read from the data storage unit 10. Is obtained, and the irradiation control information is given to the light beam control unit 17.

図9は、本発明の第3の実施例に係る半導体検査装置の動作を示すフローチャートである。図9において、図2と同一の符号のステップは、同一の処理を行い、その説明を省略する。図9では、図2に対し、ステップS20が、ステップS16の次に挿入される。ステップS20において、光ビーム掃印部18は、光ビーム制御部17によって制御され、検査対象となる配線に係る経路に対して光ビームのスポットを掃引する。   FIG. 9 is a flowchart showing the operation of the semiconductor inspection apparatus according to the third embodiment of the present invention. In FIG. 9, steps with the same reference numerals as in FIG. 2 perform the same processing, and a description thereof is omitted. In FIG. 9, step S20 is inserted after step S16 with respect to FIG. In step S20, the light beam sweeping unit 18 is controlled by the light beam control unit 17, and sweeps the spot of the light beam with respect to the path related to the wiring to be inspected.

次に、電子ビームの注入の他に光ビームのスポット掃引を追加した場合の電流経路について説明する。図10は、本発明の第3の実施例における検査対象の配線を含む半導体装置の断面図である。図10の半導体装置15cにおいて、図3と同一の符号は、同一物を示し、その説明を省略する。ここでは、電子ビーム掃印部14による電子ビームを掃引せず、配線20a上の1箇所に固定して照射する。   Next, a current path when a spot sweep of the light beam is added in addition to the injection of the electron beam will be described. FIG. 10 is a cross-sectional view of a semiconductor device including wiring to be inspected in the third embodiment of the present invention. In the semiconductor device 15c of FIG. 10, the same reference numerals as those in FIG. Here, the electron beam is not swept by the electron beam sweeping unit 14, but is irradiated at a fixed position on the wiring 20a.

電子ビームを照射した箇所から基板に電流I4が流れる経路を光ビームによって掃引した場合、例えば配線20a上にボイド等の欠陥A3が存在すれば、欠陥の存在する部分の温度上昇が他の場所の温度上昇よりも高くなる。したがって、電流I4の流れが一時的に妨げられて電流値が小さくなる。これは、OBIRCH(Optical Beam Induced Resistance Change:光ビーム加熱抵抗変化検出法)効果として知られるものである。このOBIRCH効果を利用することで、配線上の欠陥の存在する位置を特定することができる。   When the path through which the current I4 flows through the substrate from the portion irradiated with the electron beam is swept by the light beam, for example, if a defect A3 such as a void is present on the wiring 20a, the temperature rise in the portion where the defect exists is at another location. It becomes higher than the temperature rise. Therefore, the flow of the current I4 is temporarily hindered and the current value becomes small. This is known as an OBIRCH (Optical Beam Induced Resistance Change) effect. By utilizing this OBIRCH effect, it is possible to specify a position where a defect exists on the wiring.

本発明の第1の実施例に係る半導体検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the semiconductor inspection apparatus which concerns on 1st Example of this invention. 本発明の第1の実施例に係る半導体検査装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the semiconductor inspection apparatus which concerns on the 1st Example of this invention. 本発明の第1の実施例に係る検査対象の配線を含む半導体装置の断面図である。It is sectional drawing of the semiconductor device containing the wiring of the test object which concerns on 1st Example of this invention. バイアス電圧を高めた時の電流経路を示す図である。It is a figure which shows the electric current path when a bias voltage is raised. 研磨を施したときの半導体装置の断面図である。It is sectional drawing of a semiconductor device when grind | polished. 本発明の第2の実施例に係る電子ビームと基板電流の波形を示す図である。It is a figure which shows the waveform of the electron beam and substrate current which concern on 2nd Example of this invention. 本発明の第2の実施例に係る検査対象の配線を含む半導体装置の断面図である。It is sectional drawing of the semiconductor device containing the wiring of the test object which concerns on 2nd Example of this invention. 本発明の第3の実施例に係る半導体検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the semiconductor inspection apparatus which concerns on the 3rd Example of this invention. 本発明の第3の実施例に係る半導体検査装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the semiconductor inspection apparatus which concerns on the 3rd Example of this invention. 本発明の第3の実施例における検査対象の配線を含む半導体装置の断面図である。It is sectional drawing of the semiconductor device containing the wiring of the test object in the 3rd Example of this invention.

符号の説明Explanation of symbols

10 データ蓄積部
11、11a データ処理部
12 バイアス電圧発生部
13 電子ビーム制御部
14 電子ビーム掃印部
15、15a、15b、15c 半導体装置
16 電流計測部
17 光ビーム制御部
18 光ビーム掃印部
20a、20b 配線
21a ビア
21b、21c コンタクト
22a、22b p+拡散層
23 nウェル
24 p基板
25a、25b n+拡散層
26 電極
27a、27b ゲート電極
31 pMOSトランジスタ
32 nMOSトランジスタ
A1、A2、A3 欠陥
B 絶縁膜
D 位置
DESCRIPTION OF SYMBOLS 10 Data storage part 11, 11a Data processing part 12 Bias voltage generation part 13 Electron beam control part 14 Electron beam sweep part 15, 15a, 15b, 15c Semiconductor device 16 Current measurement part 17 Light beam control part 18 Light beam sweep part 20a, 20b wiring 21a via 21b, 21c contact 22a, 22b p + diffusion layer 23 n well 24 p substrate 25a, 25b n + diffusion layer 26 electrode 27a, 27b gate electrode 31 pMOS transistor 32 nMOS transistor A1, A2, A3 defect B insulating film D position

Claims (11)

検査対象となる半導体装置に関する配置配線データを蓄えるデータ蓄積部と、
前記データ蓄積部から読み出した配置配線データに基づいて前記半導体装置に対する電子ビームの照射制御情報およびバイアス電圧情報を求めると共に、前記半導体装置に電子ビームを照射した際に生ずる前記半導体装置の基板電流に関するデータを入力して所望の配線を検査するデータ処理部と、
前記バイアス電圧情報に応じて前記半導体装置に対しバイアス電圧を与えるバイアス電圧発生部と、
前記照射制御情報によって電子ビーム掃印部に対して電子ビームの照射を制御する電子ビーム制御部と、
電子ビーム制御部の制御によって前記所望の配線に対して電子ビームを照射する電子ビーム掃印部と、
前記電子ビームの照射によって生じた前記半導体装置から流れ出す基板電流を検出する電流計測部と、
を備えることを特徴とする半導体検査装置。
A data storage unit for storing placement and routing data relating to a semiconductor device to be inspected;
The electron beam irradiation control information and the bias voltage information for the semiconductor device are obtained based on the placement and routing data read from the data storage unit, and the substrate current of the semiconductor device generated when the semiconductor device is irradiated with the electron beam. A data processing unit for inputting data and inspecting a desired wiring;
A bias voltage generator for applying a bias voltage to the semiconductor device according to the bias voltage information;
An electron beam control unit that controls irradiation of the electron beam to the electron beam sweeping unit according to the irradiation control information;
An electron beam sweeping unit that irradiates the desired wiring with an electron beam under the control of an electron beam control unit;
A current measuring unit for detecting a substrate current flowing out of the semiconductor device caused by the electron beam irradiation;
A semiconductor inspection apparatus comprising:
前記データ処理部は、前記所望の配線に枝分かれがあるか否かを前記配置配線データを元に判断し、判断結果に応じて前記バイアス電圧情報を設定することを特徴とする請求項1記載の半導体検査装置。   2. The data processing unit according to claim 1, wherein the data processing unit determines whether or not the desired wiring has a branch based on the placement and routing data, and sets the bias voltage information according to the determination result. Semiconductor inspection equipment. 前記バイアス電圧情報は、前記半導体装置のpn接合における逆方向の降伏電圧以上の電圧とするか、または前記半導体装置の順方向pn接合電圧よりも高く、かつ前記半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とするかを定める情報であることを特徴とする請求項1または2記載の半導体検査装置。   The bias voltage information is a voltage equal to or higher than the breakdown voltage in the reverse direction at the pn junction of the semiconductor device, or higher than the forward pn junction voltage of the semiconductor device and in the reverse direction of the pn junction of the semiconductor device. 3. The semiconductor inspection apparatus according to claim 1, wherein the information is information that determines whether the voltage is lower than a breakdown voltage. 前記電子ビーム制御部は、前記電子ビーム掃印部に対してパルス状の電子ビームを照射するように制御し、前記電流計測部は、前記パルス状の電子ビームに同期した所定期間において流れる前記基板電流を検出することを特徴とする請求項1〜3のいずれか一に記載の半導体検査装置。   The electron beam control unit controls the electron beam sweeping unit to irradiate a pulsed electron beam, and the current measuring unit flows in a predetermined period synchronized with the pulsed electron beam. The semiconductor inspection apparatus according to claim 1, wherein a current is detected. 前記データ処理部によって制御され、前記所望の配線に係る経路に対して光ビームを照射する光ビーム掃印部をさらに備え、
前記データ処理部は、前記配置配線データに基づいて前記光ビームの照射位置を設定することを特徴とする請求項1〜4のいずれか一に記載の半導体検査装置。
A light beam sweeping unit that is controlled by the data processing unit and irradiates a light beam to a path related to the desired wiring;
The semiconductor inspection apparatus according to claim 1, wherein the data processing unit sets an irradiation position of the light beam based on the placement and routing data.
検査対象となる半導体装置の所望の配線に対して電子ビームを照射して該半導体装置から流れ出す基板電流を検出する半導体検査装置によって該半導体装置を検査する方法であって、
前記半導体装置に関する配置配線データを読み込むステップと、
前記配置配線データを元に前記所望の配線に枝分かれが存在するか否かを判断するステップと、
前記判断結果に応じてバイアス電圧を前記半導体装置に対して与えるステップと、
前記所望の配線に電子ビームを照射するステップと、
前記電子ビームの照射によって生じた前記半導体装置から流れ出す基板電流を検出するステップと、
を含むことを特徴とする半導体検査方法。
A method for inspecting a semiconductor device by a semiconductor inspection device for detecting a substrate current flowing out from the semiconductor device by irradiating an electron beam to a desired wiring of the semiconductor device to be inspected.
Reading placement and routing data relating to the semiconductor device;
Determining whether branching exists in the desired wiring based on the placement and routing data; and
Applying a bias voltage to the semiconductor device according to the determination result;
Irradiating the desired wiring with an electron beam;
Detecting a substrate current flowing out of the semiconductor device caused by irradiation of the electron beam;
A semiconductor inspection method comprising:
前記バイアス電圧を半導体装置に対して与えるステップにおいて、前記判断結果に応じてバイアス電圧を、前記半導体装置のpn接合における逆方向の降伏電圧以上とするか、または、前記半導体装置の順方向pn接合電圧よりも高く、かつ前記半導体装置のpn接合の逆方向の降伏電圧よりも低い電圧とすることを特徴とする請求項6記載の半導体検査方法。   In the step of applying the bias voltage to the semiconductor device, the bias voltage is set to be equal to or higher than the breakdown voltage in the reverse direction at the pn junction of the semiconductor device, or according to the determination result, or the forward pn junction of the semiconductor device. 7. The semiconductor inspection method according to claim 6, wherein the voltage is higher than the voltage and lower than the breakdown voltage in the reverse direction of the pn junction of the semiconductor device. 前記バイアス電圧を前記半導体装置に対して与えるステップの前に、表面側から前記半導体装置の研磨を行うステップをさらに含むことを特徴とする請求項6または7記載の半導体検査方法。   8. The semiconductor inspection method according to claim 6, further comprising a step of polishing the semiconductor device from a surface side before the step of applying the bias voltage to the semiconductor device. 前記バイアス電圧を前記半導体装置に対して与えるステップの前に、前記所望の配線に係る経路における接続部をFIB(focused ion beam)によって切断するステップをさらに含むことを特徴とする請求項6または7記載の半導体検査方法。   8. The method according to claim 6, further comprising a step of cutting a connection portion in a path related to the desired wiring by a focused ion beam (FIB) before the step of applying the bias voltage to the semiconductor device. The semiconductor inspection method as described. 前記所望の配線に電子ビームを照射するステップにおいて、パルス状の電子ビームを照射し、
前記基板電流を検出するステップにおいて、前記パルス状の電子ビームに同期した所定期間において流れる前記基板電流を検出することを特徴とする請求項6記載の半導体検査方法。
In the step of irradiating the desired wiring with an electron beam, a pulsed electron beam is irradiated,
7. The semiconductor inspection method according to claim 6, wherein in the step of detecting the substrate current, the substrate current flowing in a predetermined period synchronized with the pulsed electron beam is detected.
前記所望の配線に電子ビームを照射するステップと前記基板電流を検出するステップとの間に、前記所望の配線に係る経路に対して光ビームを照射するステップをさらに含むことを特徴とする請求項6記載の半導体検査方法。   The method of claim 1, further comprising irradiating a light beam to a path related to the desired wiring between the step of irradiating the desired wiring with the electron beam and the step of detecting the substrate current. 6. The semiconductor inspection method according to 6.
JP2006211079A 2006-08-02 2006-08-02 Device and method for semiconductor inspection Withdrawn JP2008041757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006211079A JP2008041757A (en) 2006-08-02 2006-08-02 Device and method for semiconductor inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006211079A JP2008041757A (en) 2006-08-02 2006-08-02 Device and method for semiconductor inspection

Publications (1)

Publication Number Publication Date
JP2008041757A true JP2008041757A (en) 2008-02-21

Family

ID=39176472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006211079A Withdrawn JP2008041757A (en) 2006-08-02 2006-08-02 Device and method for semiconductor inspection

Country Status (1)

Country Link
JP (1) JP2008041757A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098026A1 (en) 2009-02-25 2010-09-02 日本電気株式会社 Capacitor fabrication method, capacitor fabricating device, capacitor fabricating program, and recording medium
JP2011185633A (en) * 2010-03-05 2011-09-22 Toshiba Corp Method and device for inspecting electronic component
WO2020003458A1 (en) * 2018-06-28 2020-01-02 株式会社日立ハイテクノロジーズ Semiconductor inspection apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098026A1 (en) 2009-02-25 2010-09-02 日本電気株式会社 Capacitor fabrication method, capacitor fabricating device, capacitor fabricating program, and recording medium
US8621730B2 (en) 2009-02-25 2014-01-07 Nec Corporation Capacitor producing method for producing thin-film capacitors eliminating defects
JP2011185633A (en) * 2010-03-05 2011-09-22 Toshiba Corp Method and device for inspecting electronic component
WO2020003458A1 (en) * 2018-06-28 2020-01-02 株式会社日立ハイテクノロジーズ Semiconductor inspection apparatus
JPWO2020003458A1 (en) * 2018-06-28 2021-07-08 株式会社日立ハイテク Semiconductor inspection equipment
JP7159312B2 (en) 2018-06-28 2022-10-24 株式会社日立ハイテク Semiconductor inspection equipment

Similar Documents

Publication Publication Date Title
US6780660B2 (en) System for testing electronic devices
US7902849B2 (en) Apparatus and method for test structure inspection
JP4898139B2 (en) Probe pad, substrate on which semiconductor element is mounted, and semiconductor element inspection method
US20110012613A1 (en) Failure Detection Method and Failure Detection Apparatus
KR100402044B1 (en) Non-destructive inspection method
JP4891036B2 (en) Semiconductor device manufacturing method and semiconductor inspection apparatus
JP2004150840A (en) Defect analyzer for semiconductor integrated circuit, system, and detection method
TW201704766A (en) Particle beam heating to identify defects
JP4606443B2 (en) Circuit pattern substrate inspection method and substrate inspection apparatus using charged particle beam
JP2008041757A (en) Device and method for semiconductor inspection
TWI754151B (en) Wafer-level testing method and test structure thereof
CA2425609C (en) Method for locating defects and measuring resistance in a test structure
US8907691B2 (en) Integrated circuit thermally induced noise analysis
JP2005032760A (en) Method for inspecting defect of semiconductor device
JP4901154B2 (en) Semiconductor device inspection method and inspection device, and semiconductor device manufacturing method
KR100683386B1 (en) Method and apparatus for detecting failures of semiconductor device using laser scan
JP2000068345A (en) Inspection of contact opening in semiconductor device
CN109216220B (en) Defect structure positioning method of semiconductor device
JP2004327858A (en) Method and device for inspecting semiconductor device
JP3287332B2 (en) Device for detecting disconnection failure of semiconductor integrated circuit and method of detecting disconnection failure thereof
JP5296751B2 (en) Sample inspection apparatus and method of creating absorption current image
JP2005347773A5 (en)
JP4320308B2 (en) Defect inspection method
CN111477262B (en) Failure analysis method of semiconductor device
JP2012138456A (en) Wiring structure, semiconductor device, and method of identifying defective portion

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006