JP2008035035A - 画像処理装置 - Google Patents

Abstract

【課題】 画像データの回転処理を容易に実行することができる画像処理装置を提供する。
【解決手段】 メモリコントローラ１７は、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。中間画像データ１６ａの生成手順では、まず、入力画像データのうち８ライン分のラインデータが入力用ラインバッファ７０に読み込まれる。各ラインデータから８ビットの部分画像データが抽出される。そして、抽出された６４ビット分の部分画像データは、記憶データとして同期型ＤＲＡＭ１６に記憶される。一方、出力画像データの生成手順では、最小アクセス単位からデータが読み出される。読み出されたデータに含まれる８つの部分画像データの各画素データは、回転処理が施された後、出力用ラインバッファ８０に格納される。
【選択図】図１

Description

本発明は、各画素１ビットの情報量を有する入力画像データを９０度回転させ、出力画像データを取得可能な画像処理装置であって、特に、出力画像データを取得する手法の改良に関する。

従来より、画像データに対して回転処理を施すことができる装置が知られている（例えば、特許文献１、２）。

すなわち、特許文献１に記載された技術では、まず、ページメモリに記憶された画像データから、８×８領域の画素データが抽出される。次に、この抽出された画素データに対して転置処理が施される。続いて、転置処理後の８×８領域の画素データが、ページメモリの元のアドレスに書き戻される。これら転置および書き戻し処理が繰り返されることにより、ページメモリに記憶された画像データ全体に実行される。そして、転置および書き戻し処理後の画像データの各画素が所定の順序で読み出されることにより、画像データに回転処理が施される。

また、特許文献２に記載された技術では、４つの画素データ（１画素当りのビット数：Ｎ）から構成される画像データワードにつき、各画素データが対応するメモリに格納されることによって４ライン分の画像データが生成される。続いて、生成された４ライン分の画像データが主記憶に順次書き出される。これにより、画像データがシリアルなデータ列に変換される。そして、変換後の画像データの各画素が所定の順序で読み出されることにより、変換後の画像データに対して回転処理が施される。

特開２００５−１７６１２７号公報 特開平１１−０１７９２７号公報

ここで、各画素１ビットの情報量を有する画像データの記憶部としてＤＤＲ（Double Data Rate） ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を使用するとともに、回転処理後の画像データを複数の（出力側）ラインバッファに一時的に格納可能な装置につき、該装置で施される回転処理について検討する。

画像データの読み出しがＤＤＲ ＳＤＲＡＭの最小アクセス単位ずつ（すなわち、６４ビットずつ）実行されると、この読み出しによって１行６４列の画素データが取得される。この場合、ラインバッファを６４本設ければ、記憶部上の同一アドレスに複数回アクセスすることなく、読出データを有効に利用して回転処理を施すことができる。

しかしながら、必要なラインバッファの数が増加すると、それにともなって装置の製造コストが増大するという問題が生ずる。

そこで、本発明では、画像データの回転処理を容易に実行することができる画像処理装置を提供することを目的とする。

上記の課題を解決するため、請求項１の発明は、各画素１ビットの情報量を有する入力画像データを９０度回転させ、出力画像データを取得可能な画像処理装置であって、最小アクセス単位のデータ量が２の２ｋ乗ビットである同期型ＤＲＡＭと、前記入力画像データを２のｋ乗ライン毎に格納可能な入力用ラインバッファと、前記入力用ラインバッファに格納された前記入力画像データに基づいて中間画像データを生成するとともに、生成された前記中間画像データを前記同期型ＤＲＡＭに記憶させる第１画像変換部と、２のｋ乗本のラインメモリ要素を有しており、前記出力画像データを２のｋ乗ライン毎に格納可能な出力用ラインバッファと、前記同期型ＤＲＡＭに記憶された前記中間画像データに基づいて２のｋ乗ライン分の前記出力画像データを生成するとともに、２のｋ乗ライン毎に前記出力用ラインバッファから出力させる第２画像変換部とを備え、前記第１画像変換部は、(1)前記入力画像データのうち前記入力用ラインバッファに格納された２のｋ乗ライン分のラインデータにつき、各ラインデータから２のｋ乗ビットずつ取り出して２のｋ乗個の部分画像データを取得する処理と、(2)前記処理(1)によって取得された各部分画像データを、前記入力用ラインバッファに入力された順に並び替える処理と、(3)並び替えられた各部分画像データを最小アクセス単位として前記同期型ＤＲＡＭに記憶させる処理とを実行可能とされており、前記第２画像変換部は、(4)前記同期型ＤＲＡＭに格納された前記中間画像データを最小アクセス単位ずつ読み出す処理と、(5)前記処理(4)によって読み出されたデータを構成する２のｋ乗個の部分画像データにつき、各部分画像データのデータを対応する前記ラインメモリ要素に格納することにより、前記入力画像データを９０度回転させる処理と、(6)前記処理(4)および処理(5)を繰り返すことによって取得された２のｋ乗ライン分のラインデータを、前記出力画像データの一部として出力させる処理とを実行可能とされていることを特徴とする。

また、請求項２の発明は、請求項１に記載の画像処理装置において、前記同期型ＤＲＡＭは、ＤＤＲＳＤＲＡＭであり、前記最小アクセス単位のデータ量は、２の６乗ビットであることを特徴とする。

また、請求項３の発明は、請求項１または請求項２に記載の画像処理装置において、前記装置は、出力用ラインバッファを２つ有しており、前記出力用ラインバッファのうち一方にデータが書き込まれているとき、他方はデータ出力可能とされていることを特徴とする。

請求項１ないし請求項３に記載の発明によれば、第１画像変換部は、入力画像データのうち入力用ラインバッファに格納された２のｋ乗ライン分のラインデータにつき、各ラインデータからデータ量が２のｋ乗ビットの部分画像データを取得する。続いて、第１画像変換部は、取得された部分画像データを最小アクセス単位として同期型ＤＲＡＭに記憶させる。これにより、第１画像変換部は、入力画像データに基づいて生成された中間画像データを同期型ＤＲＡＭに記憶させることができる。

一方、第２画像変換部は、同期型ＤＲＡＭに格納された中間画像データを最小アクセス単位ずつ読み出す。このとき、読み出されたデータには、２のｋ乗個の部分画像データが含まれる。続いて、第２画像変換部は、２のｋ乗本のラインメモリ要素を使用し、読み出された各部分画像データから抽出された２のｋ乗画素分のデータに基づいて、回転処理を実行する。

これにより、請求項１ないし請求項３に記載の発明によれば、回転処理時において同期型ＤＲＡＭから読み出された２の２ｋ乗ビットのデータのそれぞれについて、各データのすべてを回転処理に利用することができ、読み出されたデータを有効に利用することができる。また、回転処理に必要とされる出力側ラインバッファのラインメモリ要素の数を低減させることができる。

そのため、装置の製造コスト増大を抑制しつつ、各最小アクセス単位から１回のデータ読み出しで回転処理を実行することができる。

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。

＜１．画像処理装置の構成＞
図１は、本実施の形態における画像処理装置１の構成の一例を示す図である。ここで、画像処理装置１は、スキャナ、プリンタ、複写機、ファクシミリ、またはこれらの機能を複合させた複合機である。また、画像処理装置１は、各画素１ビットの情報量を有する入力画像データ（２値画像データ）を９０度回転させ、出力画像データを取得可能とされている。

図１に示すように、画像処理装置１は、主として、ＭＰＵ（Micro Processing Unit）１１と、同期型ＤＲＡＭ１６と、メモリコントローラ１７と、ＣＯＤＥＣ３１と、スキャナ部４１と、記録部５１と、画像編集回路６１と、を備えている。

モデム２２は、デジタルデータ（画像データ）を音声信号に変換したり、画像処理装置１の外部から送信されて画像処理装置１で受信された音声信号をデジタルデータに変換する。また、ＮＣＵ２１は、公衆電話交換回線網に画像処理装置１を接続する際に必要となる機器であり、発着信やダイヤル制御を行う。さらに、通信部２５は、ネットワークを介して接続された情報処理装置（図示省略）等との間でデータ通信を実行するＬＡＮインタフェースである。

ＣＯＤＥＣ３１は、ファクシミリ通信で送信される画像の可逆圧縮処理に使用される。ＣＯＤＥＣ３１は、例えば、スキャナ部４１によって原稿から読み取られ、２値化された画像データを符号化する。そして、符号化された画像データは、中間画像データ１６ａとして同期型ＤＲＡＭ１６に記憶される。また、ＣＯＤＥＣ３１は、他の画像処理装置から送信されたファクシミリデータ（２値データ）を復号する。そして、復号された２値データは同期型ＤＲＡＭ１６に記憶される。

なお、ＣＯＤＥＣ３１による符号化としては、ＭＨ（Modified Huffman）、ＭＲ（Modified Read）、ＭＭＲ（Modified MR）、および、ＪＢＩＧ（Joint Bi-level Image experts Group）のいずれかの方式が採用される。

スキャナ部４１は、原稿から画像データを読み取る読取部である。スキャナ部４１によって読み取られた画像データは、例えばＪＰＥＧ方式にて圧縮され、同期型ＤＲＡＭ１６に記憶される。

記録部５１は、電子写真方式により、静電潜像に基づいたトナー画像を記録紙に記録する画像形成部である。例えば、記録部５１は、スキャナ部４１によって読み取られた画像データに基づいたトナー画像を感光体ドラム（図示省略）に形成し、このトナー画像を記録紙に転写する。

画像編集回路６１は、同期型ＤＲＡＭ１６に格納された未圧縮の画像データ（２値のビットマップデータ）に対してスムージングや解像度変換等の処理を施す。そして、これら処理が施された画像データは、シリアルのデータ列として記録部５１に出力される。

表示部６３は、いわゆる液晶ディスプレイによって構成されており、指や専用のペンで画面に触れることによって画面上の位置を指定できる「タッチパネル」としての機能を有している。したがって、画像処理装置１の使用者（以下、単に「使用者」と呼ぶ）は、表示部６３に表示された内容に基づき、表示部６３の「タッチパネル」機能を使用した指示を行うことによって、画像処理装置１に対して所定の動作を実行させることができる。このように、表示部６３は入力部としても使用される。

操作部６４は、いわゆるキーパッドによって構成される入力部である。使用者は、表示部６３の表示内容に基づいた入力作業を行うことにより、画像処理装置１に対して所定の動作を実行させることができる。

ＳＲＡＭ（Static Random Access Memory ）１２は、記憶素子としてフリップフロップ回路を使用した記憶部であり、例えば、ユーザ登録情報（ワンタッチダイヤル情報等）を記憶するメモリとして使用される。ＳＲＡＭ１２は、高速に動作可能であり、また、記憶保持のための動作を必要としない。

同期型ＤＲＡＭ１６は、読み書き自在の揮発性メモリ（記憶部）であり、一定周期のクロック信号に同期してデータ転送する。同期型ＤＲＡＭ１６の一転送あたりのデータ量は、２の２ｋ乗ビット（ｋは自然数）とされている。すなわち、同期型ＤＲＡＭ１６の最小アクセス単位のデータ量は２の２ｋ乗ビットである。

また、同期型ＤＲＡＭ１６は、複数（本実施の形態では４つ）のバンクＢ１〜Ｂ４を有しており、入力画像データに基づいて生成された中間画像データ１６ａを記憶可能とされている。

なお、本実施の形態では、同期型ＤＲＡＭ１６としてＤＤＲ ＳＤＲＡＭが使用されており、一転送あたりデータ量は、２の６乗ビット（すなわち、ｋ＝「３」）となる。

メモリコントローラ１７は、例えば、画像データに対して所定の処理を施すデータ処理部（例えば、ＣＯＤＥＣ３１や画像編集回路６１等）と、同期型ＤＲＡＭ１６との間で行われるデータ転送を制御する。図１に示すように、メモリコントローラ１７は、主として、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。

ここで、本実施の形態の画像処理装置１は、同様なハードウェア構成を有する出力用ラインバッファ８０（８０ａ、８０ｂ）を２つ有している。出力用ラインバッファ８０のうち一方にデータが書き込まれているとき、他方はデータ出力可能とされている。なお、入力用ラインバッファ７０および出力用ラインバッファ８０の詳細については、後述する。

第１画像変換部６５は、入力用ラインバッファ７０に格納された入力画像データに基づき中間画像データ１６ａを生成する。また、第１画像変換部６５は、生成された中間画像データ１６ａを同期型ＤＲＡＭ１６に記憶させる。

第２画像変換部６６は、同期型ＤＲＡＭ１６に記憶された中間画像データ１６ａに基づいて２のｋ乗ライン（本実施の形態においては、８ライン）分の出力画像データを生成するとともに、２のｋ乗ライン毎に前記出力用ラインバッファから出力させる。

なお、第１画像変換部６５によって入力画像データから中間画像データを生成する手順、および、第２画像変換部６６によって中間画像データから出力画像データを生成する手順については、後述する。

ＲＯＭ１３は、読出し専用メモリーであり、ＭＰＵ１１は、ＲＯＭ１３に格納されたプログラムに従った制御を実行する。また、ＭＰＵ１１、ＲＯＭ１３、メモリコントローラ１７、ＣＯＤＥＣ３１、および画像編集回路６１等のそれぞれは、信号線１５を介して電気的に接続されている。したがって、ＭＰＵ１１は、例えば、ＣＯＤＥＣ３１による符号化処理、およびメモリコントローラ１７によるデータの転送処理等を所定のタイミングで実行させることができる。

＜２．画像データの回転処理＞
図２および図３は、記録紙９０に記録された画像データを模式的に表した図である。記録紙９０上に設けられた各矩形領域は、それぞれ記録部５１によって記録紙９０に記録された各ドット９１と対応する。また、各矩形領域内に示された座標（ｘ、ｙ）について、これら「ｘ」および「ｙ」は、それぞれ回転処理が施される前における各ドット９１の上下方向（行方向）ＡＲ２、および左右方向（列方向）ＡＲ１の位置を示す。

さらに、本実施の形態において、記録紙９０に記録される各ドット９１と対応する２値の画像データ（出力画像データ）は、（０，０）〜（０，ｍ）〜（１，０）〜（ｎ，０）〜（ｎ，ｍ）の順にシリアルのデータ列として記録部５１に出力される。

ここで、図２の破線および図３の実線は、図２の実線の記録紙９０が回転軸Ａ１を中心に回転方向Ｒ１（時計回り）に９０度回転させられたときの記録紙９０の姿勢を示す。すなわち、図２の実線の記録紙９０が時計回りに９０度回転させられると、ドット９１ａは左上端から右上端に、ドット９１ｂは右上端から右下端に、ドット９１ｃは右下端から左下端に、ドット９１ｄは左下端から左上端に、それぞれ移動する（図３参照）。

したがって、時計回りに９０度回転させられた記録紙９０（図３参照）に、図２と同様な出力画像データを記録する場合、例えば、図３に示すように、（ｎ，０）〜（０，０）〜（ｎ，１）〜（０，１）〜（ｎ，ｍ）〜（０、ｍ）の順にシリアルのデータ列として、出力画像データの各画素データ（データ量：１ビット）を記録部５１に出力することが必要となる。すなわち、各画素データが、このような順番で出力できるように、出力画像データに回転処理を施すことが必要となる。

なお、本実施の形態では、（１）入力画像データから中間画像データを生成し、続いて、（２）この中間画像データから出力画像データを生成することにより、入力画像データを９０度回転させた出力画像データを取得している。そこで、以下の説明では、この２つの生成手順について説明する。

＜２．１．入力画像データから中間画像データを生成する手順＞
図４は、入力画像データから中間画像データを生成する手順を説明するためのフローチャートである。図５および図７のそれぞれは、入力用ラインバッファ７０に格納されたラインデータの一例を示す図である。図６および図８のそれぞれは、同期型ＤＲＡＭ１６の最小アクセス単位に記憶させる記憶データ７３（７３ａ、７３ｂ）の一例を示す図である。

本手順では、第１画像変換部６５によって入力画像データを並び替えることにより、中間画像データが生成される。具体的には、まず、第１画像変換部６５は、複数のラインデータによって構成される入力画像データのうち隣接する７ライン分を、入力用ラインバッファ７０に読み込ませる（ステップＳ１０１）。

ここで、図５に示すように、入力用ラインバッファ７０は、少なくとも７つのラインメモリ要素７１ａ〜７１ｇを有している。各ラインメモリ要素７１ａ〜７１ｇは、いわゆるＦＩＦＯ（First In First Out）メモリによって構成されている。また、ラインメモリ要素７１ｇの出力側７０ｂは、ラインメモリ要素７１ｆの入力側７０ａと接続されている。

同様に、ラインメモリ要素７１ｆの出力側７０ｂはラインメモリ要素７１ｅの入力側７０ａと、ラインメモリ要素７１ｅの出力側７０ｂはラインメモリ要素７１ｄの入力側７０ａと、ラインメモリ要素７１ｄの出力側７０ｂはラインメモリ要素７１ｃの入力側７０ａと、ラインメモリ要素７１ｃの出力側７０ｂはラインメモリ要素７１ｂの入力側７０ａと、ラインメモリ要素７１ｂの出力側７０ｂはラインメモリ要素７１ａの入力側７０ａと、それぞれ接続されている。

また、図５に示すように、入力用ラインバッファ７０は、さらに、８ビット分の記憶容量を持つレジスタ７５を有している。レジスタ７５に格納されたデータは、入力用ラインバッファ７０の外部にだけでなく、ラインメモリ要素７１ｇの入力側７０ａにも出力可能とされている。

したがって、入力用ラインバッファ７０に入力されてレジスタ７５に格納されたデータは、レジスタ７５、ラインメモリ要素７１ｇ、７１ｆ、７１ｅ、７１ｄ、７１ｃ、７１ｂ、７１ａの順に先送りされる。また、各ラインメモリ要素７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅ、７１ｆ、７１ｇに入力されたデータは、それぞれの出力側７０ｂから出力可能とされている。

なお、入力用ラインバッファ７０には、例えば、ＣＯＤＥＣ３１によって復号された２値の画像データが、入力画像データとして読み込まれる。

続いて、第１画像変換部６５は、入力用ラインバッファ７０に入力画像データを、さらに２のｋ乗ビット分読み込ませる（Ｓ１０２）。これにより、ラインメモリ要素７１ｇに格納されたラインデータと隣接するラインデータがレジスタ７５に格納される。すなわち、入力用ラインバッファ７０には、８ライン目のラインデータの一部が読み込まれる。

ここで、上述のように、同期型ＤＲＡＭ１６としてＤＤＲ ＳＤＲＡＭが使用されており、ｋ値は「３」となる。したがって、ステップＳ１０２において、入力用ラインバッファ７０には、さらに８ビット分の入力画像データが読み込まれ、レジスタ７５に格納される。

続いて、第１画像変換部６５は、ラインメモリ要素７１ａ〜７１ｇ、およびレジスタ７５のそれぞれに格納された隣接する８ライン分のラインデータにつき、各ラインデータから８ビット（２のｋ乗ビット）ずつ取り出して、８つの部分画像データ７２（７２ａ〜７２ｈ）を取得する。例えば、ラインメモリ要素７１ａから取り出された部分画像データ７２ａには、図２に示すドット９１のうち左上端から左右方向ＡＲ１に沿った８個分のドットにつき、これらドットに対応する画素データが含まれている。

続いて、第１画像変換部６５は、ステップＳ１０３によって取得された各部分画像データ７２ａ〜７２ｈを、入力用ラインバッファ７０に入力された順に並び替え、記憶データ７３（７３ａ）を生成する（ステップＳ１０４）。すなわち、図６に示すように、記憶データ７３ａは、部分画像データ７２ａ、７２ｂ、・・・、７２ｇ、７２ｈの順番に並び替えられる。

続いて、第１画像変換部６５は、並び替えられた各部分画像データ７２ａ〜７２ｈ（すなわち、記憶データ７３）を同期型ＤＲＡＭ１６に記憶させる（Ｓ１０５）。図９は、同期型ＤＲＡＭ１６の論理アドレス空間の一例を示す図である。図９に示すように、記憶データ７３ａは、最小アクセス単位１８ａに記憶される。

なお、第１画像変換部６５は、各記憶データ７３を同期型ＤＲＡＭ１６に記憶させる場合、後述する出力画像データ生成時の読み出し順を考慮して、記憶対象となるバンクＢ１〜Ｂ４を選択する。これにより、プリチャージ処理による読み出し処理の遅延を抑制することができる。

そして、入力用ラインバッファ７０の各ラインメモリ要素７１ａ〜７１ｇに格納されたすべてのラインデータについて、並び替え処理が終了するまでステップＳ１０２〜Ｓ１０５の処理が繰り返し実行される（Ｓ１０６）。

すなわち、記憶データ７３ａが同期型ＤＲＡＭ１６に記憶されると、ステップＳ１０２に戻り、入力用ラインバッファ７０に、さらに２のｋ乗ビット分のデータが読み込まれる（図７参照）。続いて、入力用ラインバッファ７０から取得された記憶データ７３ｂ（図８参照）が、同期型ＤＲＡＭ１６の最小アクセス単位１８ｂ（図９参照）に記憶される（Ｓ１０５）。これらステップＳ１０２〜Ｓ１０５の処理は、入力用ラインバッファ７０の各ラインメモリ要素７１ａ〜７１ｇに格納されたすべてのラインデータについて、並び替え処理が終了するまで繰り返し実行される（Ｓ１０６）。

このように、ステップＳ１０２からＳ１０５の処理が繰り返し実行されることにより、入力用ラインバッファ７０の各ラインメモリ要素７１ａ〜７１ｇに格納されている７ライン分のラインデータ、および順次レジスタ７５に格納される８ライン目のラインデータについて、並べ替え処理が施される。

そして、入力画像データのすべてのラインについてステップＳ１０１〜Ｓ１０６の処理が完了すると（Ｓ１０７）、中間画像データ１６ａを生成する処理が完了する。

＜２．２．中間画像データから出力画像データを生成する手順＞
図１０は、中間画像データから出力画像データを生成する手順を説明するためのフローチャートである。図１１および図１３のそれぞれは、同期型ＤＲＡＭ１６から読み出された読出データ８１（８１ａ、８１ｂ）の一例を示す図である。図１２および図１４のそれぞれは、出力用ラインバッファ８０に格納されたラインデータの一例を示す図である。

本手順では、同期型ＤＲＡＭ１６に格納された中間画像データ１６ａが第２画像変換部６６によって並び替えられることにより、出力画像データが生成される。具体的には、まず、第２画像変換部６６は、同期型ＤＲＡＭ１６に格納された中間画像データ１６ａを最小アクセス単位１８（図９参照）ずつ読み出す（Ｓ２０１）。例えば、第２画像変換部６６は、最小アクセス単位１８ａ（図９参照）から読出データ８１ａ（図１１参照）を読み出す。これにより、各々８画素分の画素データを有する８つの部分画像データ８２ａ〜８２ｈが取得される。

ここで、図１２に示すように、出力用ラインバッファ８０は、８本のラインメモリ要素８３（８３ａ〜８３ｈ）を有している。第２画像変換部６６は、ステップＳ２０１において取得された各部分画像データ８２ａ〜８２ｈにつき、８画素分の画素データを対応するラインメモリ要素８３に格納することにより、入力画像データを９０度回転させる（Ｓ２０２）。

例えば、第２画像変換部６６は、読出方向ＡＲ３に沿って読み出された画素データを、各ラインメモリ要素８３（８３ａ〜８３ｈ）の書込方向ＡＲ４に沿って格納することにより、入力画像データを９０度回転させる。

すなわち、第２画像変換部６６は、各ドット（０，０）、（１，０）、・・・、（６，０）、（７，０）に対応する画素データをラインメモリ要素８３ａに格納する。また同様に、第２画像変換部６６は、ドット（０，１）、（１，１）、・・・、（６，１）、（７，１）に対応する画素データをラインメモリ要素８３ｂに、第２画像変換部６６は、ドット（０，２）、（１，２）、・・・、（６，２）、（７，２）に対応する画素データをラインメモリ要素８３ｃに、第２画像変換部６６は、ドット（０，３）、（１，３）、・・・、（６，３）、（７，３）に対応する画素データをラインメモリ要素８３ｄに、第２画像変換部６６は、ドット（０，４）、（１，４）、・・・、（６，４）、（７，４）に対応する画素データをラインメモリ要素８３ｅに、第２画像変換部６６は、ドット（０，５）、（１，５）、・・・、（６，５）、（７，５）に対応する画素データをラインメモリ要素８３ｆに、第２画像変換部６６は、ドット（０，６）、（１，６）、・・・、（６，６）、（７，６）に対応する画素データをラインメモリ要素８３ｇに、第２画像変換部６６は、ドット（０，７）、（１，７）、・・・、（６，７）、（７，７）に対応する画素データをラインメモリ要素８３ｈに、それぞれ格納する。

これらステップＳ２０１〜Ｓ２０３の処理が繰り返されることにより、各読出データ８１について８ライン分の回転処理が施される（Ｓ２０３）。例えば、読出データ８１ａに関する回転処理が完了すると、第２画像変換部６６は、同期型ＤＲＡＭ１６の最小アクセス単位１８ｃ（図９参照）から読出データ８１ｂを読み出す（Ｓ２０１）。続いて、第２画像変換部６６は、各部分画像データ８２の各画素データを対応するラインメモリ要素８３ａ〜８３ｈに格納することにより、画像データの回転処理を施す（Ｓ２０２：図１４参照）。

出力用ラインバッファ８０に８ライン分の出力画像データが格納されると、第２画像変換部６６は、取得された８ライン分のラインデータを出力画像データの一部として出力する（Ｓ２０４）。記録部５１によって記録処理が実行される場合、出力用ラインバッファ８０のラインメモリ要素８３ａ〜８３ｄに格納された画素データは、（ｎ，０）〜（０，０）〜（ｎ，１）〜（０，１）〜（０，２）〜（０、３）〜（０、４）〜（０、５）〜（０、６）〜（０、７）の順に、シリアルのデータ列として記録部５１に出力される。

そして、中間画像データ１６ａのすべてのラインについてステップＳ２０１〜Ｓ２０５の処理が完了すると（Ｓ２０６）、出力画像データを生成する処理が完了する。

これにより、同期型ＤＲＡＭ１６から読み出された読出データ８１のそれぞれについて、これら読出データ８１のすべてを回転処理に利用することができ、読出データ８１を有効に利用することができる。また、回転処理に必要とされる出力用ラインバッファ８０のラインメモリ要素８３の数を低減させることができる。そのため、画像処理装置１の製造コスト増大を抑制しつつ、最小アクセス単位１８から１回のデータ読み出しで回転処理を実行することができる。

＜３．変形例＞
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。

（１）本実施の形態において、同期型ＤＲＡＭ１６としてＤＤＲ ＳＤＲＡＭが使用されており、ｋ値は「３」とされているが、これに限定されるものでない。可能な場合、ｋ値は、「４」以上であってもよい。

（２）また、本実施の形態において、入力用ラインバッファ７０は、７つのラインメモリ要素７１ａ〜７１ｇと、レジスタ７５と、を有するものとして説明したが、これに限定されるものではない。例えば、ラインメモリ要素７１ａ〜７１ｇと略同一のラインメモリ要素をレジスタ７５の代わりに使用してもよい。

本発明の実施の形態における画像処理装置の構成の一例を示す図である。 記録紙に記録される画像データを模式的に表した図である。 記録紙に記録される画像データを模式的に表した図である。 入力画像データから中間画像データを生成する手順を説明するためのフローチャートである。 入力用ラインバッファに格納されたラインデータの一例を示す図である。 同期型ＤＲＡＭの最小アクセス単位に記憶させる記憶データの一例を示す図である。 入力用ラインバッファに格納されたラインデータの一例を示す図である。 同期型ＤＲＡＭの最小アクセス単位に記憶させる記憶データの一例を示す図である。 同期型ＤＲＡＭの論理アドレス空間の一例を示す図である。 中間画像データから出力画像データを生成する手順を説明するためのフローチャートである。 同期型ＤＲＡＭから読み出された読出データの一例を示す図である。 出力用ラインバッファに格納されたラインデータの一例を示す図である。 同期型ＤＲＡＭから読み出された読出データの一例を示す図である。 出力用ラインバッファに格納されたラインデータの一例を示す図である。

符号の説明

１ 画像処理装置
１６ 同期型ＤＲＡＭ
１６ａ 中間画像データ
１８ 最小アクセス単位
３１ ＣＯＤＥＣ
４１ スキャナ部
５１ 記録部
６１ 画像編集回路
６５ 第１画像変換部
６６ 第２画像変換部
７０ 入力用ラインバッファ
７１（７１ａ〜７１ｇ） ラインメモリ要素
７２、８２ 部分画像データ
７３（７３ａ、７３ｂ） 記憶データ
８０ 出力用ラインバッファ
８１（８１ａ、８１ｂ） 読出データ
８３（８３ａ〜８３ｈ） ラインメモリ要素
９０ 記録紙

Claims (3)

1. 各画素１ビットの情報量を有する入力画像データを９０度回転させ、出力画像データを取得可能な画像処理装置であって、
   (a) 最小アクセス単位のデータ量が２の２ｋ乗ビットである同期型ＤＲＡＭと、
   (b) 前記入力画像データを２のｋ乗ライン毎に格納可能な入力用ラインバッファと、
   (c) 前記入力用ラインバッファに格納された前記入力画像データに基づいて中間画像データを生成するとともに、生成された前記中間画像データを前記同期型ＤＲＡＭに記憶させる第１画像変換部と、
   (d) ２のｋ乗本のラインメモリ要素を有しており、前記出力画像データを２のｋ乗ライン毎に格納可能な出力用ラインバッファと、
   (e) 前記同期型ＤＲＡＭに記憶された前記中間画像データに基づいて２のｋ乗ライン分の前記出力画像データを生成するとともに、２のｋ乗ライン毎に前記出力用ラインバッファから出力させる第２画像変換部と、
   を備え、
   前記第１画像変換部は、
   (1) 前記入力画像データのうち前記入力用ラインバッファに格納された２のｋ乗ライン分のラインデータにつき、各ラインデータから２のｋ乗ビットずつ取り出して２のｋ乗個の部分画像データを取得する処理と、
   (2) 前記処理(1)によって取得された各部分画像データを、前記入力用ラインバッファに入力された順に並び替える処理と、
   (3) 並び替えられた各部分画像データを最小アクセス単位として前記同期型ＤＲＡＭに記憶させる処理と、
   を実行可能とされており、
   前記第２画像変換部は、
   (4) 前記同期型ＤＲＡＭに格納された前記中間画像データを最小アクセス単位ずつ読み出す処理と、
   (5) 前記処理(4)によって読み出されたデータを構成する２のｋ乗個の部分画像データにつき、各部分画像データのデータを対応する前記ラインメモリ要素に格納することにより、前記入力画像データを９０度回転させる処理と、
   (6) 前記処理(4)および処理(5)を繰り返すことによって取得された２のｋ乗ライン分のラインデータを、前記出力画像データの一部として出力させる処理と、
   を実行可能とされていることを特徴とする画像処理装置。
2. 請求項１に記載の画像処理装置において、
   前記同期型ＤＲＡＭは、ＤＤＲ ＳＤＲＡＭであり、
   前記最小アクセス単位のデータ量は、２の６乗ビットであることを特徴とする画像処理装置。
3. 請求項１または請求項２に記載の画像処理装置において、
   前記装置は、出力用ラインバッファを２つ有しており、
   前記出力用ラインバッファのうち一方にデータが書き込まれているとき、他方はデータ出力可能とされていることを特徴とする画像処理装置。
   

Images