JP2008034831A - 半導体装置およびその作製方法 - Google Patents

Abstract

【課題】記憶素子と薄膜トランジスタで構成されたパッシブマトリクス型素子において、クロストークを解決する半導体装置およびその作製方法を提供する。
【解決手段】一対の電極１１０、１１３と、該一対の電極間に有機化合物１１２を含む層を設け、さらに一対の電極１１０、１１３間に第１の金属酸化物１１１を有する第１の層と第２の金属酸化物１１４を有する第２の層を設けるメモリ構造とする。第１の金属酸化物層１１１はｐ型の半導体層として、第２の金属酸化物層１１４はｎ型の半導体層として働く。第１の金属酸化物１１１を有する第１の層と第２の金属酸化物１１４を有する第２の層はｐ−ｎ接合を形成し、これによりメモリ素子に整流性が付与される。
【選択図】図１

Description

本発明はデータを記憶する半導体装置に関する。記憶素子と薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、無線通信によりデータの交信を行う半導体装置を利用した個体識別技術が注目を集めている。半導体装置を利用した個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も開始している。このような半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる。

ＲＦＩＤダグで代表される半導体装置は、情報記憶のためにメモリを有しており、無線通信によりメモリに記憶されているデータの交信が外部読み取り装置（リーダとも呼ぶ）との間で行うことができる。

このような半導体メモリを搭載したＲＦＩＤに対し、近年、メモリ容量の向上が望まれている。このためには、一つのスイッチング素子に対して一つのメモリセルを設置した、いわゆる電気的アドレス可能なアクティブマトリクス型素子では限界があり、より単純な構造を有する、パッシブマトリクス型素子が必要となる。このような電気的アドレス可能なパッシブマトリクス型素子としては、特許文献１に共役ポリマを用いた有機メモリが開示されている。
特表２００１−５０３１８３号公報

パッシブマトリクス型素子では、数十ナノメートルから数マイクロメートル程度の非常に細い第１の導電体を基板上に複数形成し、これは電気的アドレス用ラインとして機能する。この第１の導電体上にメモリ材料が設置される。さらに、第１の導電体が形成される平面と平行に第２の導電体が形成され、第１の導電体と第２の導電体が重なる点がマトリクスを形成するように、互いに直交して設けられる。この第１の導電体及び第２の導電体が重なる部分がメモリセルとして機能することになる。

このような単純な構造を有しているため、パッシブマトリクス型素子ではメモリセルの高集積化が潜在的に可能となる。

しかしながら、パッシブマトリクス型素子では解決すべき大きな問題がある。即ち、パッシブマトリクス型素子において、いわゆるクロストークを防ぐことがメモリ装置の正常動作に不可欠であるが、このクロストークを防ぐことが技術的に困難であるという問題がある。以下に、クロストークが生じるしくみを図１０を用いて説明する。

電気的に指定されたアドレスを読み取るメモリでは、メモリセルの抵抗値、あるいは抵抗値の変化量を読み取ることで情報の記憶の読み取りを行う。つまり、書き込まれたメモリセルと未書込みのメモリセルに対して、記憶された情報を読み取るために同一電圧を印加した際に、書き込まれたメモリセルと未書込みのメモリセルとの間の電流値の大きな差を読み取ることになる。電流値の差は大きいほど好ましく、メモリセルの書き込み前後で１０００倍以上の差を与えることが好ましい。換言すると、電気的に指定されたアドレスを読み取るメモリでは、異なる情報を持つ複数のメモリセル、すなわち書込まれたメモリセルと未書込み状態のメモリセルとの間の抵抗値の差は、１０００倍以上にも及ぶ。

ここで、例えば情報を書込むことによって抵抗値が小さくなるメモリセルを有するメモリ装置を想定する。図１０にはメモリ装置の簡略なモデル図を示している。互いに平行な３本の第１の配線ｎ（ｌ−１）、ｎ（ｌ）、ｎ（ｌ＋１）が配置され、それらの上にメモリ材料を形成し、さらに上方に３本の第２の配線ｍ（ｋ−１）、ｍ（ｋ）、ｍ（ｋ＋１）を形成している図である。図１０では第１の配線と第２の配線が重なる部分に形成されるメモリセルがマトリクス状に９個配置されている様子を示している。

図１０に示すように、３つのメモリセルｎ（ｌ＋１）ｍ（ｋ）、ｎ（ｌ）ｍ（ｋ−１）、ｎ（ｌ＋１）ｍ（ｋ−１）を書込んだ後にメモリセルｎ（ｌ）ｍ（ｋ）を書込もうとすると、このメモリセルｎ（ｌ）ｍ（ｋ）は、隣接する書き込まれたメモリセルよりも１０００倍以上の抵抗値を有するため、第１の配線ｎ（ｌ）と第２の配線ｍ（ｋ）に電圧を印加しても図１０中の点線に示した経路のほうが１０００分の１程度の抵抗値であり、所望するメモリセルｎ（ｌ）ｍ（ｋ）に電流が流れず、書込むことができない。

このようなクロストークの問題は、各書き込み後のメモリセルに整流特性を賦与することで解決することが、原理的に可能であるが、未だに実現されていない。特許文献１では、有機ポリマーをメモリ材料として用いることで整流特性が得られると開示されているが、書込み後、すなわち電流印加後でも整流特性が維持されている高分子材料は知られていない。また、特許文献１においても、このような特性を示す材料の分子構造は記載されていない。

本発明は、一対の電極と、該一対の電極間に有機化合物を含む層を設け、さらに一対の電極間に２種類の金属酸化物層を設けるメモリ構造を開示する。一対の電極間に配置する２種類の金属酸化物層のうち、一方はｐ型の半導体材料とし、もう一方はｎ型の半導体材料とする。

ｐ型の半導体材料として機能する金属酸化物層（ｐ型金属酸化物層とも呼ぶ）としては、リチウム酸化物を添加したニッケル酸化物、リチウム酸化物を添加したコバルト酸化物、リチウム酸化物を添加した鉄酸化物、リチウム酸化物を添加したマンガン酸化物、バリウム酸化物を添加したビスマス酸化物、マグネシウム酸化物を添加したクロム酸化物、ストロンチウム酸化物を添加したランタンクロマイト、ストロンチウム酸化物を添加したランタンマンガナイトなどが挙げられる。また、ｐ型金属酸化物層として、列挙したこれらの材料から選ばれる複数種を用いてもよい。

また、ｎ型の半導体材料として機能する金属酸化物層（ｎ型金属酸化物層とも呼ぶ）としては、アルミ酸化物を添加した亜鉛酸化物、タンタル酸化物を添加したチタン酸化物、チタン酸化物を添加した鉄酸化物、ランタン酸化物やタンタル酸化物を添加したチタン酸バリウム、アンチモン酸化物を添加したスズ酸化物、チタン酸化物を添加したカリウム酸化物などが挙げられる。また、ｎ型金属酸化物層として、列挙したこれらの材料から選ばれる複数種を用いてもよい。

本明細書で開示する発明の構成は、図１（Ａ）にその一例を示すように、第１の電極と、該第１の電極上に第１の金属酸化物を含む層と、該第１の金属酸化物を含む層上に第２の金属酸化物を含む層と、該第２の金属酸化物を含む層上に有機化合物を含む層と、該有機化合物を含む層上に第２の電極とを有する半導体装置である。

また、ダイオード接合を形成するように、一対の電極間に配置する２種類の金属酸化物層を積層すると、有機化合物を含む層と直列に接続する整流ダイオードを備えた構造とすることができる。例えばアノード電極に近い側にｐ型の金属酸化物層を設け、カソード電極に近い側にｎ型の金属酸化物層を設けることでＰＮ接合を形成する。本明細書で開示する発明の構成は、第１の方向に延びているビット線と、前記第１の方向と異なる第２の方向に延びているワード線と、ビット線とワード線の交差部にメモリセルと、メモリセル内にメモリ素子とを有し、メモリ素子は、整流特性を有し、少なくとも有機材料を含む層と、第１の金属酸化物層を含む層とを有する半導体装置である。さらに、メモリ素子は、第２の金属酸化物層を含む層を有し、第１の金属酸化物を含む層と第２の金属酸化物を含む層とがＰＮ接合を構成する。

また、図１（Ｂ）にその一例を示すように、有機化合物を含む層上に第１の金属酸化物を含む層と第２の金属酸化物を含む層とがＰＮ接合を構成するように形成してもよい。本発明の他の構成は、第１の電極と、該第１の電極上に有機化合物を含む層と、該有機化合物を含む層上に第１の金属酸化物を含む層と、該第１の金属酸化物を含む層上に第２の金属酸化物を含む層と、該第２の金属酸化物を含む層上に第２の電極とを有し、前記第１の金属酸化物を含む層と前記第２の金属酸化物を含む層とがＰＮ接合を構成する半導体装置である。

上述したような構成を採用することで、パッシブマトリクス型メモリ素子においても、クロストークが生じることなく選択したメモリセルに電気的にアドレスし、その素子の抵抗値を大幅に変化させることができる。あるいは、有機層の膜厚を部分的に変化させることができ、その結果メモリ素子の抵抗値を大きく変化させることができる。アドレスしたメモリセルにデータを書き込むと、下部電極、ｎ型金属酸化物層、ｐ型金属酸化物層、上部電極の積層構成、あるいは上部電極、ｎ型金属酸化物層、ｐ型金属酸化物層、下部電極という積層構成の電気的経路が生まれる。このような積層構成では、ｐ型金属酸化物層とｎ型金属酸化物層との間にｐｎ接合が生じ、整流特性を得ることができる。その結果、上述したクロストークによるメモリ装置の誤作動が解消され、高集積化されたメモリ装置を実現することができる。

図１（Ａ）と（Ｂ）で示す構成では、ｎ型金属酸化物層またはｐ型金属酸化物層をスパッタ法やＣＶＤ法、蒸着法などで形成することができる。ｎ型金属酸化物層及びｐ型金属酸化物層の成膜方法としては、スパッタ法やＣＶＤ法は、蒸着法よりも成膜時間が短く、利用できる金属酸化物の種類も豊富であるので、より好ましい。

また、図１（Ｃ）にその一例を示すように、第１の金属酸化物を含む層と第２の金属酸化物を含む層との間に有機化合物を含む層が配置されるようにしてもよく、他の発明の構成は、第１の電極と、該第１の電極上に第１の金属酸化物を含む層と、該第１の金属酸化物を含む層上に有機化合物を含む層と、該有機化合物を含む層上に第２の金属酸化物を含む層と、該第２の金属酸化物を含む層上に第２の電極とを有する半導体装置である。

図１（Ｃ）の構造とすることで、書込み後に有機化合物層の膜厚変化が生じ、メモリ素子が部分的にｐ型金属酸化物とｎ型金属酸化物が接触する構造となり、ｐｎ接合が生まれ、整流性が発現される。これにより、クロストーク問題が解決され、高集積化したメモリ装置を提供することができる。

また、上記図１（Ｃ）に示す構造を実現するための作製方法も発明の一つでありその構成は、絶縁表面上に第１の電極を形成し、該第１の電極上に第１の金属酸化物を含む層を形成し、該第１の金属酸化物を含む層上に有機化合物を含む層を形成し、該有機化合物を含む層上に第２の金属酸化物を含む層を形成し、該第２の金属酸化物を含む層上に第２の電極を形成する半導体装置の作製方法である。

第１の電極となる導電膜の上に第１の金属酸化物を含む層や第２の金属酸化物を含む層を形成した後、同じマスクを用いてエッチングしてもよい。蒸着法に比べてスパッタ法は成膜時間がかからないため、連続してスパッタ法で積層することが好ましい。

また、駆動回路は、複数個のメモリセルが規則的に配置されているメモリ部の周辺に配置すればよい。工程を簡略化するため、メモリ部と駆動回路とを同一基板上に形成することが好ましい。ここで、本発明におけるメモリセルとは、複数のメモリ素子と配線（またはＴＦＴ）などを含む１つの単位を指しており、メモリセルが規則的に複数配置されて半導体装置のメモリ部を構成している。

また、通信機能を与えるためにアンテナも駆動回路やメモリ部と同一基板上に形成してもよい。駆動回路やメモリ部をアンテナと電気的に接続して無線信号の送受信が可能な半導体装置としてもよい。アンテナと電気的に接続する回路としては、例えば、書き込み回路、読み出し回路、センスアンプ、出力回路、バッファ等が挙げられる。

第１の金属酸化物を含む層や第２の金属酸化物を含む層は、スパッタ法、蒸着法、有機金属化学気相蒸着法（ＭＯＣＶＤ法）などの真空チャンバー内で行う成膜方法を用いて形成することができる。

一対の電極の間に配置する有機化合物を含む層の材料としては、低分子材料、または高分子材料のいずれを用いてもよい。例えば、メモリ素子の材料として４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）やＮ，Ｎ’−ビス［４−［ビス（３−メチルフェニル）アミノ］フェニル］−Ｎ，Ｎ’−ジフェニル−［１，１’―ビフェニル］−４，４’ −ジアミン（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ_２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。他の材料として、電子輸送性が高い有機化合物を用いることができ、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体や、ビス［２−（２’−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソキュプロイン（略称：ＢＣＰ）等の化合物を用いることができる。また、有機化合物を含む層には、有機化合物材料だけでなく、無機化合物を用いてもよい。また、メモリ素子の材料層として高分子系材料を用いる場合、ポリ（Ｎ−ビニルカルバゾール）などのビニルポリマーや、ポリアリーレンビニレン類、ポリアリーレンエチニレン類、ポリアリーレン類、ポリアセチレン類、ポリアニリン類、ポリチオフェン類などの共役ポリマー、或いはこれらの共重合体や、これらの三次元架橋体などを用いてもよい。

また、情報の改ざんや不正使用を防止するため、メモリ素子の有機化合物を含む層を可逆的に相変化しない有機材料または無機材料とした場合には、各メモリへの書き込みは１回とする。

一方、メモリ素子の有機化合物を含む層を可逆的に相変化する有機材料（例えば、バソフェナントロリン（略称：ＢＰｈｅｎ））、または無機材料（テルル（Ｔｅ）、酸化テルル、アンチモン（Ｓｂ）、セレン（Ｓｅ）、ビスマス（Ｂｉ）など）とした場合には、メモリへのデータの書き換えが複数回可能となる。

本発明により、歩留まりの高いメモリ装置製造プロセスを実現し、１個あたりの製造コストが極めて低いメモリを用いた半導体装置を提供することができる。また、高集積化されたメモリ装置を用いた半導体装置を提供することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、絶縁表面を有する基板の一つであるガラス基板上に、複数のメモリ素子を有するパッシブマトリクス型の記憶装置を作製する方法の一例について図１（Ａ）を用いて説明する。図１（Ａ）は、一つのメモリ素子の断面模式図である。

まずガラス基板上に、図１（Ａ）に示すように、第１の電極１１０を形成する。第１の電極１１０は、単層構造又は積層構造により形成することができ、具体的には、アルミニウム、チタン、モリブデン、タングステンの元素からなる膜又はこれらの元素を用いた合金膜、またはこれらの元素とシリコンの合金膜等を用いることができる。また、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物、２〜２０ｗｔ％の酸化亜鉛を含む酸化インジウム等の透光性材料を用いることもできる。

なおここで、隣り合うメモリ素子、即ち、隣り合う第１の電極１１０の間を仕切るための隔壁を設けても良い。

次いで、第１の電極１１０上に、ｐ型の半導体材料として機能する第１の金属酸化物層１１１を形成し、さらにｎ型の半導体材料として機能する第２の金属酸化物層１１４を形成する。第１の金属酸化物層１１１と第２の金属酸化物層１１４との積層でＰＮ接合ダイオードが形成され、本実施の形態では、第１の電極１１０はダイオードのアノードとして機能する。第１の金属酸化物層１１１や第２の金属酸化物層１１４は、スパッタ法、蒸着法、有機金属化学気相蒸着法（ＭＯＣＶＤ法）などの真空チャンバー内で行う成膜方法を用いて形成することができる。

次いで、第２の金属酸化物層１１４上に有機化合物を含む層１１２を形成する。有機化合物を含む層１１２は蒸着法、スピンコーティング法、インクジェット法を代表とする液滴吐出法により形成することができる。

次いで、有機化合物を含む層１１２上に第２の電極１１３を形成する。この第２の電極１１３は、第１の電極１１０に対して平行に設置されており、また、互いに直交している。本実施の形態では、第２の電極１１３はダイオードのカソードとして機能する。また、メモリ素子としての第２の電極または第１電極は、ワード電極或いはビット線として機能する。

こうして一対の電極間に、ＰＮ接合を形成する金属酸化物層の積層と、該積層上に有機化合物を含む層とを有するメモリ素子を形成することができる。図１（Ａ）の構造とすることで、ｐ型の金属酸化物層とｎ型の金属酸化物層が接するためｐｎ接合が可能である。従って、書込み後にメモリセルの抵抗値の大きな変化、あるいは、有機化合物層の膜厚変化に伴うメモリセルの抵抗値の大きな変化があっても、ｐｎ接合によって整流性が保たれる。これにより、クロストーク問題が解決され、高集積化したメモリ装置を提供することができる。

本実施の形態では、隔壁を形成した後で第１の金属酸化物層及び第２の金属酸化物層を形成する例を示したが特に限定されず、第１の電極上に第１の金属酸化物層を形成した後に隔壁を形成してもよいし、第１の電極上に第１の金属酸化物層及び第２の金属酸化物層を形成した後に隔壁を形成してもよい。また、隔壁を設けなくても構わない。

（実施の形態２）
実施の形態１では、ＰＮ接合を形成する金属酸化物層の積層と、該積層上に有機化合物を含む層とを有するメモリ素子の例を示したが、本実施の形態では、有機化合物を含む層上に第１の金属酸化物層と第２の金属酸化物層とがＰＮ接合を構成するように積層させたメモリ素子の例を示す。

まずガラス基板上に、図１（Ｂ）に示すように、実施の形態１と同様にして、第１の電極２１０を形成する。

次いで、隣り合うメモリ素子、即ち、隣り合う第１の電極２１０の間を仕切るための隔壁を設ける。本実施の形態ではこのような隔壁を設けているが、隔壁を使用しなくても構わない。

次いで、第１の電極２１０上に、有機化合物を含む層２１２を形成する。有機化合物を含む層２１２は蒸着法、スピンコーティング法、インクジェット法を代表とする液滴吐出法により形成することができる。

次いで、有機化合物を含む層２１２上に、ｐ型の半導体材料として機能する第１の金属酸化物層２１１を形成し、さらにｎ型の半導体材料として機能する第２の金属酸化物層２１４を形成する。第１の金属酸化物層２１１と第２の金属酸化物層２１４との積層でＰＮ接合ダイオードが形成され、本実施の形態では、第１の電極２１０はダイオードのアノードとして機能する。

本実施の形態では、第１の金属酸化物層２１１及び第２の金属酸化物層２１４の形成前に有機化合物を含む層２１２が形成されている。従って、有機化合物を含む層２１２へ多大なダメージを与えない成膜方法及び成膜条件で第１の金属酸化物層２１１及び第２の金属酸化物層２１４の積層することが好ましい。

次いで、第２の金属酸化物層２１４上に第２の電極２１３を形成する。本実施の形態では、第２の電極２１３はダイオードのカソードとして機能する。また、メモリ素子としての第２の電極または第１電極は、ワード電極或いはビット線として機能する。

こうして一対の電極間に、有機化合物を含む層と、該積層上にＰＮ接合を形成する金属酸化物層の積層と、を有するメモリ素子を形成することができる。図１（Ｂ）の構造とすることで、ｐ型の金属酸化物層とｎ型の金属酸化物層が接する構造を構成することができる。すなわち、金属酸化物層によるｐｎ接合が可能である。従って、書込み後にメモリセルの抵抗値の大きな変化、あるいは、有機化合物層の膜厚変化に伴うメモリセルの抵抗値の大きな変化があっても、ｐｎ接合は維持され、整流性が保たれる。これにより、クロストーク問題が解決され、高集積化したメモリ装置を提供することができる。

なお、本実施の形態は実施の形態１と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、第１の金属酸化物層上に有機化合物を含む層を設け、該層上に第２の金属酸化物層を設けたメモリ素子の例を示す。

まずガラス基板上に、図１（Ｃ）に示すように、実施の形態１と同様にして、第１の電極３１０を形成する。

次いで、隣り合うメモリ素子、即ち、隣り合う第１の電極３１０の間を仕切るための隔壁を設ける。

次いで、第１の電極３１０上に、ｐ型の半導体材料として機能する第１の金属酸化物層３１１を形成する。

次いで、第１の金属酸化物層３１１上に、有機化合物を含む層３１２を形成する。

次いで、有機化合物を含む層３１２上に、ｎ型の半導体材料として機能する第２の金属酸化物層３１４を形成する。

本実施の形態では、第２の金属酸化物層３１４の形成前に有機化合物を含む層３１２が形成されているため、有機化合物を含む層３１２へ多大なダメージを与えない成膜方法及び成膜条件で第２の金属酸化物層３１４の形成を行うことが好ましい。

次いで、第２の金属酸化物層３１４上に第２の電極３１３を形成する。メモリ素子としての第２の電極または第１電極は、ワード電極或いはビット線として機能する。

こうして一対の電極間に、第１の金属酸化物層、有機化合物を含む層、第２の金属酸化物層とを有し、さらに第１の金属酸化物層と第２の金属酸化物層の間に有機化合物を含む層を有するメモリ素子を形成することができる。図１（Ｃ）の構造とすることで、書込みによって有機化合物層の膜厚変化が生じ、メモリ素子が部分的にｐ型金属酸化物とｎ型金属酸化物が接触する構造となった際、ｐｎ接合が生まれ、整流性が発現される。これにより、クロストーク問題が解決され、高集積化したメモリ装置を提供することができる。

なお、本実施の形態では、隔壁を形成した後で第１の金属酸化物層を形成する例を示したが特に限定されず、第１の電極上に第１の金属酸化物層を形成した後に隔壁を形成してもよいし、あるいは隔壁を形成せずとも良い。

また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

ここでは可撓性基板上にパッシブマトリクス型の記憶装置を作製する例を図２、図３、及び図４を用いて説明する。

パッシブマトリクス型（単純マトリクス型）記憶装置は、ストライプ状（帯状）に並列された複数のビット線と、ストライプ状に並列された複数のワード線とが互いに直交するように設けられており、その交差部に材料層が挟まれた構造となっている。従って、選択された（電圧が印加された）ビット線と選択されたワード線との交点にあたるメモリ素子の書き込み処理が行われる、或いは読み取り処理が行われることになる。

まず、基板５０１上に剥離層となる金属層５０２を形成する。基板５０１としてはガラス基板などの絶縁体を用いる。金属層５０２としては、スパッタ法により得られる３０ｎｍ〜２００ｎｍのタングステン膜またはモリブデン膜を用いる。

次いで、金属層５０２の表面を酸化させて酸化金属層５０３を形成する。酸化金属層５０３は、純水やオゾン水を用いて表面を酸化して形成してもよいし、酸素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で金属層５０２を加熱して酸化金属層５０３を形成してもよい。また、後の絶縁膜の形成工程で形成してもよい。この場合、絶縁膜として酸化珪素膜や酸化窒化珪素膜をプラズマＣＶＤ法で形成する際に、金属層５０２表面が酸化されて酸化金属層５０３が形成される。

次いで、酸化金属層５０３上に絶縁膜５０４を形成する。絶縁膜５０４としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ（Ｘ＞Ｙ））等の絶縁膜を用いる。代表的な絶縁層５０４は二層構造を有しており、ＰＣＶＤ法によりＳｉＨ_４、ＮＨ_３、及びＮ_２Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ_４、及びＮ_２Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。なお、絶縁膜５０４の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは窒化酸化珪素膜（ＳｉＮ_ｘＯ_ｙ膜（Ｘ＞Ｙ））を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。ここでは下地絶縁膜として絶縁膜５０４を形成した例を示したが、特に必要でなければ設ける必要はない。

次いで、絶縁膜５０４上に複数の第１の電極５１３を形成する。複数の第１の電極５１３は、ストライプ状に配置する。

次いで、第１の電極５１３上には、各メモリ素子に対応する開口部を有する隔壁５１４が設けられる。開口部を有する隔壁５１４は絶縁材料（感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン系樹脂）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜））で構成する。

次いで、開口部を有する隔壁５１４上に、第１の電極５１３と交差する互いに平行な方向に複数の逆テーパ状の隔壁５２２を設ける。逆テーパ状の隔壁５２２はフォトリソグラフィ法に従い、未露光部分がパターンとして溶けずに残存するポジ型感光性樹脂を用い、パターンの下部がより速くエッチングされるように露光量または現像時間を調節することによって形成する。

平行な複数の逆テーパ状の隔壁５２２を形成した直後における斜視図を図３に示す。

逆テーパ状の隔壁５２２の高さは、後に形成される有機化合物層を含む積層膜及び第２の電極の合計膜厚より高くなるように設定する。

次いで、第１の電極上にｐ型の半導体材料として機能する第１の金属酸化物層５１５ｐと、ｎ型の半導体材料として機能する第２の金属酸化物層５１５ｎと、有機化合物を含む層５１５ｍと、第２の電極５１６とを順次、積層形成する。本実施例では、これらの積層を蒸着法により、メモリデバイスを大気に曝すことなく連続的に形成する。第１の金属酸化物層５１５ｐと、第２の金属酸化物層５１５ｎと、有機化合物を含む層５１５ｍと、第２の電極５１６は、逆テーパ状の隔壁５２２によって電気的に独立した複数の領域に分離される。第２の電極５１６は、複数の領域に分離されて、第１の電極５１３と交差する方向に伸長する互いに平行なストライプ状となる。なお、逆テーパ状の隔壁５２２上にも有機化合物を含む層を含む積層膜及び導電膜が形成されるが、第１の電極上に形成された第１の金属酸化物層５１５ｐ、第２の金属酸化物層５１５ｎ、有機化合物を含む層５１５ｍ、及び第２の電極５１６とは電気的に分断されている。

以上の工程を経て得られたパッシブマトリクス型の記憶装置の上面図が図２（Ａ）であり、図２（Ａ）中の鎖線Ａ−Ａ’で切断した断面図が図２（Ｂ）であり、鎖線Ｂ−Ｂ’で切断した断面図が図２（Ｃ）である。なお、図２は、図３と同一の部分には同一の符号を用いている。

本実施例では、隔壁５１４を形成した後に第１の金属酸化物層５１５ｐと、第２の金属酸化物層５１５ｎとを形成した例を示したが特に限定されない。例えば、図４（Ａ）に一例を示すように、第１の電極５１３上に第１の金属酸化物層５１５ｐを形成した後、隔壁５１４を形成してもよい。また、図４（Ｂ）に示すように第１の電極５１３上に第１の金属酸化物層５１５ｐ及び第２の金属酸化物層５１５ｎを形成した後、隔壁５１４を形成してもよい。なお、図４は図３及び図２と同一の部分には同一の符号を用いている。

また、無線信号を用いた送受信を可能とする集積回路をパッシブマトリクス型の記憶装置と同一基板上に形成してもよい。同一基板上に集積回路を形成する場合には、先にガラス基板上にＴＦＴなどを用いて集積回路やアンテナを形成し、後でパッシブマトリクス型の記憶装置を形成することが好ましい。また、アンテナはパッシブマトリクス型の記憶装置を形成した後に形成してもよい。なお、同一基板上に集積回路を形成する場合には、パッシブマトリクス型の記憶装置の駆動回路も形成することが望ましい。

次いで、接着層や両面テープなどにより、基板５０１に対向するように第１の可撓性基板を第２の電極５１６に固定させる。

次いで、金属層５０２及び基板５０１と、メモリセル５２１及び第１の可撓性基板とを分離する。分離する場所は、メモリセルが破壊されないように、第１の電極５１３から基板５０１の間であれば、特に限定されず、金属層内や酸化金属層内で分離してもよいし、基板と金属層の界面や第１の電極５１３と酸化金属層５０３の界面で分離してもよい。

次いで、剥離することによって露呈する面（第１の電極５１３の露呈面、或いは酸化金属層５０３の露呈面）に第２の可撓性基板を第１の可撓性基板に対向するように貼り付けて、メモリセルを含む積層を第２の可撓性基板に転置を行う。

こうして、可撓性基板上にパッシブマトリクス型の記憶装置を作製することができる。駆動用のＩＣや、ＦＰＣと接続するため、必要であれば、第１の可撓性基板及び該基板に接している接着層の一部を除去してもよい。なお、パッシブマトリクス型の記憶装置と同一基板上にアンテナや送受信可能な集積回路を設けた場合、アンテナで受信する無線信号から記憶装置を駆動させる電源電圧やクロック信号を形成することができるため、わざわざ第１の可撓性基板の一部を除去する必要や、外部端子を設ける必要がなくなるため、作製プロセス上好ましい。

本実施例は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。

本実施例では、実施の形態１乃至３のいずれか一で形成した複数の記憶素子をマトリクス状に配置した記憶装置の構成とデータの書き込み方法について説明する。

図５（Ａ）においてワード線はＷｎ（１≦ｎ≦ｙ）、ビット線はＢｍ（１≦ｍ≦ｘ）である。

図５（Ａ）に本発明の記憶装置の構成を示す。本発明の記憶装置５００８はカラムデコーダ５００１、ローデコーダ５００２、読み出し回路５００４、書き込み回路５００５、セレクタ５００３、メモリセルアレイ２２を有する。メモリセルアレイ２２は複数のメモリセル２１を有する。

メモリセル２１は、一つの記憶素子８０を有する。記憶素子８０は、ワード線と、ビット線と、これらのワード線とビット線との間に、有機化合物を有する層、ｐ型の半導体材料として機能する第１の金属酸化物層、及びｎ型の半導体材料として機能する第２の金属酸化物層を有する。この記憶素子８０は、実施の形態１乃至３のいずれか一に示した方法で形成すればよい。

なお、ここで示す記憶装置５００８の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

カラムデコーダ５００１はメモリセルアレイの行を指定するアドレス信号を受けて、指定行のセレクタ５００３に信号を与える。セレクタ５００３はカラムデコーダ５００１の信号を受けて指定行のビット線を選択する。ローデコーダ５００２はメモリセルアレイの列を指定するアドレス信号を受けて、指定列のワード線を選択する。上記動作によりアドレス信号に対応する一つのメモリセル２１が選択される。読み出し回路５００４は選択されたメモリセルが有するデータを読み出し、増幅して出力する。書き込み回路５００５は書き込みに必要な電圧を生成し、選択されたメモリセルの記憶素子に電圧を印加することでデータの書き込みを行う。

図５（Ｂ）に記憶装置が有する書き込み回路５００５の構成を示す。書き込み回路５００５は電圧発生回路７００１、タイミング制御回路７００２、スイッチＳＷ０、ＳＷ１、出力端子Ｐｗを有する。電圧発生回路７００１は昇圧回路等で構成され、書き込みに必要な電圧Ｖ１を生成し、出力端子Ｐａから出力する。タイミング制御回路７００２は、書き込み制御信号（ＷＥと記載する）、データ信号（ＤＡＴＡと記載する）、クロック信号（ＣＬＫと記載する）等からスイッチＳＷ０、ＳＷ１をそれぞれ制御する信号Ｓ０、Ｓ１を生成し、それぞれ出力端子Ｐ０、Ｐ１から出力する。スイッチＳＷ０は接地との接続を制御し、スイッチＳＷ１は電圧発生回路７００１の出力端子Ｐａとの接続を制御する。これらのスイッチがいずれかの接続状態とするかによって、書き込み回路の出力端子Ｐｗからの出力電圧Ｖｗを切り替えることができる。

次に記憶素子の書き込み動作について説明する。ここでは、初期状態、つまり未書き込み状態を「０」とし、記憶素子を短絡させて素子の導電性が変化した書き込み状態を「１」とするときの書き込み動作について説明する。まず入力信号ＷＥがＨｉｇｈになると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタ５００３に信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力端子Ｐｗに接続される。指定されていないビット線は非接続（フローティングと記載する）状態となっており、書き込み回路の出力電圧ＶｗはＶ１となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線電極には、０Ｖが印加される。

同時に入力信号ＤＡＴＡ＝Ｈｉｇｈを受けることにより、電圧発生回路７００１は電圧Ｖ１を生成し、出力端子Ｐａから出力する。タイミング制御回路７００２は入力信号ＷＥ、ＤＡＴＡ、ＣＬＫ、電源電位（ＶＤＤ）等から、スイッチＳＷ０、ＳＷ１を制御する信号Ｓ０、Ｓ１を生成し、出力端子Ｐ０、Ｐ１から出力する。当該信号によりスイッチＳＷ０、ＳＷ１が切り替わり、書き込み回路５００５は出力端子Ｐｗから出力電圧Ｖｗとして電圧Ｖ１を出力することができる。

選択された記憶素子は、上記動作によりワード線に電圧Ｖ２が印加され、ビット線に電圧Ｖ１が印加され、選択されていないメモリ素子のワード線には０Ｖが印加される。するとビット線の電圧Ｖ１が記憶素子のビット線に印加され、有機化合物を有する層が短絡する。その結果、記憶素子の導電性が大きく変化するので、データ「１」が素子に書き込まれる。

また入力信号ＷＥがＬｏｗ（書き込み不許可となる低い電圧）になると、全てのワード線は０Ｖとなり、全てのビット線（第１の導電層）とワード線電極（第２の導電層）は、フローティング状態となる。このときタイミング制御回路７００２は信号Ｓ０、Ｓ１をそれぞれＬｏｗとし、出力端子Ｐ０、Ｐ１から出力し、出力端子Ｐｗはフローティング状態となる。上記動作により、書き込みは行われなくなる。

次に、「０」の書き込みを説明する。「０」の書き込みは記憶素子の導電性を変化させない書き込みであり、これは記憶素子に電圧を印加しない。つまり初期状態を維持することで実現される。まず「１」の書き込みと同様に入力信号ＷＥがＨｉｇｈ（書き込み許可となる高い電圧）になると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタに信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力端子Ｐｗに接続する。このとき指定されていないビット線はフローティング状態となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線には、０Ｖが印加される。

同時に入力信号ＤＡＴＡ（ＤＡＴＡ＝Ｌｏ）を受け、タイミング制御回路７００２はそれぞれ制御信号Ｓ０（Ｓ０＝Ｈｉ）、Ｓ１（Ｓ１＝Ｌｏ）を生成し、当該制御信号を出力端子Ｐ０、Ｐ１からそれぞれ出力する。当該制御信号によりスイッチＳＷ０はオン状態、ＳＷ１はオフ状態となり、出力端子Ｐｗから出力電圧Ｖｗとして０Ｖを出力する。

選択されたメモリセルは、上記動作によりワード線にＶ２が印加され、ビット線に０Ｖが印加される。すると記憶素子には電圧が印加されず、導電性は変化しないので、初期状態である「０」を維持する。

入力信号ＷＥがＬｏｗになると、全てのワード線は０Ｖ、全てのビット線とワード線はフローティング状態となる。同時にタイミング制御回路は信号Ｓ０、Ｓ１はＬｏｗとし、それぞれ出力Ｐ０、Ｐ１から出力し、出力端子Ｐｗはフローティング状態となる。

このようにして「１」又は「０」の書き込みを行うことができる。

次に、データを読み出しについて説明する。

図６においてワード線は１４である。またビット線は１６である。

図６には一つの選択セル１８ａと、他の非選択セル１８ｂが示されている。アドレス（２，２）に位置する選択セル１８ａに接続されたワード線１４は電位Ｖｓ（ワード選択電位）に設定され、ビット線１６は電位０（ビット選択電位）に設定されている。よって、選択セル１８ａにはＶｓ−０＝Ｖｓのプラスの電圧が印加される。このため、選択セル１８ａは、上述のリード動作によって分極状態となる。よって、選択セル１８ａに接続されたビット線１６の電流を検出すれば上述通り、メモリの状態が１であるか０であるかを判別できる。

なお、実際の読み出し動作は、一本のワード線１４上の複数のメモリセルに対して同時に実施され、８ビットまたは１６ビットなどの一群のデータが同時に読み出される。

本実施例は、実施の形態１、実施の形態２、実施の形態３、または実施例１と自由に組み合わせることができる。

本実施例の半導体装置の構成について、図７を参照して説明する。図７に示すように、本発明の半導体装置１５２０は、非接触でデータを交信する機能を有し、電源回路１５１１、クロック発生回路１５１２、データ復調／変調回路１５１３、他の回路を制御する制御回路１５１４、インターフェイス回路１５１５、記憶回路１５１６、データバス１５１７、アンテナ１５１８、センサ１５２３ａ、センサ回路１５２３ｂを有する。

電源回路１５１１は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種電源の信号を生成する。クロック発生回路１５１２は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種クロック信号を生成する。データ復調／変調回路１５１３は、リーダライタ１５１９と交信するデータを復調／変調する機能を有する。制御回路１５１４は、記憶回路１５１６を制御する機能を有する。アンテナ１５１８は、電波の送受信を行う機能を有する。リーダライタ１５１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

記憶回路１５１６は、外部からの電気的作用または光が照射されることによりその特性が変化する絶縁層が一対の導電層間に挟まれた記憶素子を有することを特徴とする。なお、記憶回路１５１６は、一対の導電層間に絶縁層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。

センサ１５２３ａは抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路１５２３ｂはインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１５１４に信号を出力する。

本実施例は、実施の形態１、実施の形態２、実施の形態３、実施例１、または、実施例２と自由に組み合わせることができる。

本発明により無線チップとして機能する半導体装置を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図８（Ａ）参照）、包装用容器類（包装紙やボトル等、図８（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図８（Ｂ）参照）、乗物類（自転車等、図８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図８（Ｅ）、図８（Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。

本発明の半導体装置１５２０は、プリント基板に実装する、表面に貼る、埋め込むことにより、物品に固定される。例えば、本なら紙に埋め込む、或いは有機樹脂からなるパッケージなら当該有機樹脂に埋め込み、各物品に固定する。本発明の半導体装置１５２０は、小型、薄型、軽量であるため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置１５２０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。

次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図９参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接着される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。

また、本発明の半導体装置は、外部からの電気的作用により変化する有機層が一対の導電層に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置が有する記憶装置は不揮発性であって、外部からの電気的作用によりデータの書き込みを行うものであり、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。

なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。

本実施例は、実施の形態１、実施の形態２、実施の形態３、実施例１、実施例２、または実施例３と自由に組み合わせることができる。

本発明の構成を用いることで、クロストークに由来する問題を解決することができ、パッシブマトリクス型のメモリ装置を提供することができる。その結果、高集積化したメモリ装置を提供することができる。パッシブマトリクス型の素子は、アクティブマトリクス型素子と比較すると工程数も少なく、製造コストも大幅に低減され、産業上の利用可能性は大である。

積層構造を示す図。（実施の形態１、実施の形態２、実施の形態３） パッシブマトリクス型の記憶装置の上面図及び断面図。 パッシブマトリクス型の記憶装置の作製途中における斜視図。 記憶装置の断面を示す図。 記憶装置の回路構成を示す図。 データの読み出し動作を説明する回路図。 本発明の半導体装置の構成例の図。 本発明の半導体装置の使用形態を示す図。 本発明の半導体装置を有する電子機器を説明する図。 クロストークのメカニズムを説明する図。

符号の説明

１４：ワード線
１６：ビット線
１８ａ：選択セル
１８ｂ：非選択セル
２１：メモリセル
２２：メモリセルアレイ
８０：記憶素子
１１０：第１の電極
１１１：第１の金属酸化物層
１１２：有機化合物を含む層
１１３：第２の電極
１１４：第２の金属酸化物層
２１０：第１の電極
２１１：第１の金属酸化物層
２１２：有機化合物を含む層
２１３：第２の電極
２１４：第２の金属酸化物層
３１０：第１の電極
３１１：第１の金属酸化物層
３１２：有機化合物を含む層
３１３：第２の電極
３１４：第２の金属酸化物層
５０１：基板
５０２：金属層
５０３：酸化金属層
５０４：絶縁膜
５１３：第１の電極
５１４：隔壁
５１５ｐ：第１の金属酸化物層
５１５ｎ：第１の金属酸化物層
５１５ｍ：有機化合物を含む層
５１６：第２の電極
５２１：メモリセル
５２２：逆テーパ状の隔壁
１５１１：電源回路
１５１２：クロック発生回路
１５１３：データ復調／変調回路
１５１４：制御回路
１５１５：インターフェイス回路
１５１６：記憶回路
１５１７：データバス
１５１８：アンテナ
１５１９：リーダライタ
１５２０：半導体装置
１５２３ａ：センサ
１５２３ｂ：センサ回路
２７００：筐体
２７０１：パネル
２７０２：ハウジング
２７０３：プリント配線基板
２７０４：操作ボタン
２７０５：バッテリ
２７０６：筐体
２７０８：接続フィルム
２７０９：画素領域
５００１：カラムデコーダ
５００２：ローデコーダ
５００３：セレクタ
５００４：読み出し回路
５００５：書き込み回路
５００８：記憶装置
７００１ 電圧発生回路
７００２ タイミング制御回路

Claims (14)

1. 第１の方向に延びているビット線と、
   前記第１の方向と異なる第２の方向に延びているワード線と、
   前記ビット線と前記ワード線の交差部にメモリセルと、
   前記メモリセル内にメモリ素子とを有し、
   前記メモリ素子は、整流特性を有し、少なくとも有機材料を含む層と、第１の金属酸化物層を含む層とを有する半導体装置。
2. 請求項１において、さらに、前記メモリ素子は、第２の金属酸化物層を含む層を有し、前記第１の金属酸化物を含む層と前記第２の金属酸化物を含む層とがＰＮ接合を構成する半導体装置。
3. 第１の電極と、
   該第１の電極上に第１の金属酸化物を含む層と、
   該第１の金属酸化物を含む層上に第２の金属酸化物を含む層と、
   該第２の金属酸化物を含む層上に有機化合物を含む層と、
   該有機化合物を含む層上に第２の電極とを有し、
   前記第１の金属酸化物を含む層と前記第２の金属酸化物を含む層とがＰＮ接合を構成する半導体装置。
4. 第１の電極と、
   該第１の電極上に有機化合物を含む層と、
   該有機化合物を含む層上に第１の金属酸化物を含む層と、
   該第１の金属酸化物を含む層上に第２の金属酸化物を含む層と、
   該第２の金属酸化物を含む層上に第２の電極とを有し、
   前記第１の金属酸化物を含む層と前記第２の金属酸化物を含む層とがＰＮ接合を構成する半導体装置。
5. 第１の電極と、
   該第１の電極上に第１の金属酸化物を含む層と、
   該第１の金属酸化物を含む層上に有機化合物を含む層と、
   該有機化合物を含む層上に第２の金属酸化物を含む層と、
   該第２の金属酸化物を含む層上に第２の電極とを有する半導体装置。
6. 請求項１乃至５のいずれか一において、前記第１の金属酸化物は、ニッケル酸化物、コバルト酸化物、鉄酸化物、マンガン酸化物、ビスマス酸化物、クロム酸化物、ランタンクロマイト、ランタンマンガナイトから選ばれた一種または複数種である半導体装置。
7. 請求項１乃至６のいずれか一において、前記第２の金属酸化物は、亜鉛酸化物、チタン酸化物、鉄酸化物、チタン酸バリウム、スズ酸化物、カリウム酸化物から選ばれた一種または複数種である半導体装置。
8. 請求項１乃至７のいずれか一において、前記第１の電極は、可撓性基板上に設けられている半導体装置。
9. 絶縁表面を有する基板上に第１の電極を形成し、
   該第１の電極上に第１の金属酸化物を含む層を形成し、
   該第１の金属酸化物を含む層上に第２の金属酸化物を含む層を形成し、
   該第２の金属酸化物を含む層上に有機化合物を含む層を形成し、
   該有機化合物を含む層上に第２の電極を形成する半導体装置の作製方法。
10. 絶縁表面を有する基板上に第１の電極を形成し、
    該第１の電極上に有機化合物を含む層を形成し、
    該有機化合物を含む層上に第１の金属酸化物を含む層を形成し、
    該第１の金属酸化物を含む層上に第２の金属酸化物を含む層を形成し、
    該第２の金属酸化物を含む層上に第２の電極を形成する半導体装置の作製方法。
11. 絶縁表面を有する基板上に第１の電極を形成し、
    該第１の電極上に第１の金属酸化物を含む層を形成し、
    該第１の金属酸化物を含む層上に有機化合物を含む層を形成し、
    該有機化合物を含む層上に第２の金属酸化物を含む層を形成し、
    該第２の金属酸化物を含む層上に第２の電極を形成する半導体装置の作製方法。
12. 請求項９乃至１１のいずれか一において、前記第１の金属酸化物は、ニッケル酸化物、コバルト酸化物、鉄酸化物、マンガン酸化物、ビスマス酸化物、クロム酸化物、ランタンクロマイト、ランタンマンガナイトから選ばれた一種または複数種である半導体装置の作製方法。
13. 請求項９乃至１２のいずれか一において、前記第２の金属酸化物は、亜鉛酸化物、チタン酸化物、鉄酸化物、チタン酸バリウム、スズ酸化物、カリウム酸化物から選ばれた一種または複数種である半導体装置の作製方法。
14. 請求項９乃至１３のいずれか一において、前記絶縁表面を有する基板上に金属層を形成し、
    金属層上に絶縁膜を形成し、該絶縁膜上に前記第１の電極を形成し、
    前記第１の電極を含む積層を前記絶縁表面を有する基板から剥離して可撓性基板上に形成する半導体装置の作製方法。

Images