JP2008030444A - 液体吐出ヘッド用基板、液体吐出ヘッド及び液体吐出装置 - Google Patents

Abstract

【課題】 回路素子の絶対数を減らし、素子基板面積を縮小する液体吐出ヘッド用基板を提供すること。
【解決手段】 シフトレジスタの両側に、ラッチ回路、駆動回路、記録素子列、該記録素子に液体を供給する供給口が、順に配置されている。
【選択図】 図２

Description

本発明は、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置に関する。特に本発明は、複数の液体（インク）を同一基板上に供給可能なマルチインクチャネルを有する液体吐出ヘッド用基板の回路構成および回路のレイアウトに関するものである。

液体吐出装置は記録信号に応じて液体吐出ヘッドの微細な複数の吐出口から記録用インクを吐出することによって記録媒体に情報を記録するように構成されており、用紙などの記録媒体に非接触記録が可能、カラー化が容易、静粛性に富んでいる等の利点がある。

ここでは、液体吐出方法の１例として、熱エネルギーを利用して記録を行うインクジェット方式を例に挙げて説明する。インクジェット方式に用いられる液体吐出ヘッドは、インク等の液体を吐出する吐出口に対応して記録素子（例えば、ヒータ）を設ける。このヒータに電流を印加して発熱させインクを発泡させることでインク液滴を吐出させて記録を行う。

液体吐出ヘッドにおいて、より高精細な記録画像を得るためにヒータ数を増やし高密度に配置することや、記録ヘッドのコストを下げるためにヒータや回路等が設けられるインクジェットヘッド用基板（以下、素子基板）を小型化することが望まれている。一般的に素子基板には半導体ウエハが用いられるため、素子基板のコストを下げるためには素子基板の面積を縮小してウエハ一枚あたりから取れる素子基板の個数を増やせばよい。

記録素子の数が増大しても素子基板面積の拡大を抑制する方法が特許文献１に開示されている。図９は特許文献１に開示されているヒータアレイ（ヒータの列）１１０の１列を示す回路図を、図１０は特許文献１に開示されている素子基板のレイアウトを示している。特許文献１に記載の方法では、素子選択回路と駆動選択回路との少なくとも一方を、隣接する所定数の記録素子を単位としたグループの駆動回路に隣接して配置する。つまり、時分割駆動のグループ数に対応するビット数の記録データを保持するラッチ回路１０４やシフトレジスタ１０５が、各グループのロジック回路１１４に隣接して、インク供給口１０９の長さ方向に、各ヒータ列１１０毎に配置される例が開示されている。

また、特許文献２には、隣接する発熱素子の列をこれと並列に接続した１つの駆動回路で時分割で駆動することで、駆動回路数を発熱素子の列数の１／２とし、ヘッドの小型化を達成する方法が開示されている。
特開２００５−１９９７０３号公報 特開平１１−２４５４０９号公報

基板数削減による実装負荷の軽減の為に、１つの素子基板に複数のインク供給口を設けたマルチインクチャネルを有する構成において、特許文献１に開示の方法では、高画質化のための技術を盛り込んだ液体吐出ヘッドは実現できる。しかし、インク供給口の長さ方向に沿って、各ヒータ列毎にシフトレジスタ等の回路が配置されるため、隣接する供給口間の距離を縮めるには限界があった。

一方、特許文献２に開示の方法では、ヒータ列１列分の駆動回路および駆動信号で隣接する２列のヒータ列の駆動を行っているが、このような構成では隣接する２列を同時に駆動することができない為、高速高画質の両立が困難である。
本発明は、高画質で低コストな液体吐出ヘッド用基板を目的とする。

本発明の液体吐出ヘッド用基板は、記録素子を駆動するための記録信号がシリアルに入力されるシフトレジスタと、該シフトレジスタに入力された記録信号をパラレルに保持するラッチ回路と、前記ラッチ回路からの信号を、駆動回路を介して複数の前記記録素子に入力することで、前記記録素子が駆動される液体吐出ヘッド用基板であって、前記シフトレジスタの両側に、前記ラッチ回路、前記駆動回路、複数の前記記録素子からなる記録素子列、該記録素子に液体を供給する供給口が、順に配置されることを特徴とする。

記録素子を駆動する回路構成において、隣り合う一対の供給口間に配置された記録素子で、シフトレジスタの機能を共有することで、回路素子の絶対数を減らし、素子基板面積を縮小する。

さらに、隣り合う一対の供給口間に配置された記録素子の駆動に関わるラッチ回路は、各記録素子列毎に設けることで隣接する列の同時駆動を可能とする。これにより高画質化のための機能回路を素子基板上に盛り込みながら１素子基板あたりのコスト削減が図れる。

＜液体吐出装置の説明＞
図６は本発明の実施形態である液体吐出装置の概観図である。図６において、インクジェットカートリッジＩＪＣが搭載されたキャリッジＨＣは、キャリッジモータ５０１３で矢印ａ，ｂ方向に往復移動される。インクジェットカートリッジＩＪＣは、液体吐出ヘッドＩＪＨ（以下、ヘッド）及びヘッドから吐出される液体を貯蔵するタンクＩＴを具備する。プラテン５０００は記録紙（記録媒体）Ｐを搬送する。吸引ユニット５０１５はヘッドの前面をキャップするキャップ部材５０２２のキャップ内部を、キャップ内開口５０２３を介してヘッドの吸引回復動作を行う。液体吐出装置は、クリーニングブレード５０１７をさらに含む。

＜記録装置の制御回路の構成＞
図８は液体吐出装置の制御回路の構成を示すブロック図である。図８において、１７００は記録信号を入力するインタフェース、１７０１はmicro processing unit（ＭＰＵ）、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するread-only memory（ＲＯＭ）、１７０３は各種データ（上記記録信号や液体吐出ヘッドに供給される記録データ等）を保存しておくdynamic random access memory（ＤＲＡＭ）である。１７０４は液体吐出ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、DＲＡＭ１７０３間のデータ転送制御も行う。以上は液体吐出装置本体側の制御部１００１が有する構成である。

さらに、１７０９は記録紙Ｐを搬送するための搬送モータ（図６では不図示）、１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ５０１３を駆動するためのモータドライバである。

上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データに従ってインクジェットヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。

なお、液体吐出ヘッドＩＪＨの記録素子部を駆動するに際して、最適な駆動を行うために、素子基板１のメモリに保持されている特性情報が参照され、各記録素子の駆動形態が決定される。

また、素子基板１の駆動制御は記録装置本体側制御部１００１から直接行うのではなく、キャリッジＨＣ内に実装されたキャリッジ側制御部１００２を介して行う。

＜液体吐出ヘッド＞
素子基板１は、複数の供給口と、該供給口の両側に沿って配置される複数のヒータで構成されるヒータ列と、を１つの基板に有するマルチインクチャネル形態である。このような基板を用いることで基板数削減による実装負荷の軽減、複数ヒータ列の駆動回路信号の共有による入力信号数の削減および基板面積削減、回路機能の共有による基板面積削減、等が可能となる。

図７は、本発明の実施形態における、３色のカラーインクを吐出する液体吐出ヘッドＩＪＨの立体的な構造を示す斜視図である。

液体吐出ヘッドＩＪＨには、シアン（Ｃ）インクを供給する供給口１０９Ｃ、マゼンタ（Ｍ）インクを供給する供給口１０９Ｍ、イエロ（Ｙ）インクを供給する供給口１０９Ｙがある。タンクＩＴからは夫々の供給口１０９Ｃ、１０９Ｍ、１０９Ｙに素子基板１の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。

これらの供給口１０９Ｃ、１０９Ｍ、１０９Ｙを経てＣインク、Ｍインク、Ｙインクは夫々、供給口１０９Ｃ、１０９Ｍ、１０９Ｙに連通するインク流路２０１Ｃ、２０１Ｍ、２０１Ｙによって素子基板１上に設けられた記録素子（以下ヒータ）１１０まで導かれる。そして、ヒータ１１０に対して後述する回路を通して通電されると、ヒータ１１０上にあるインクに熱が与えられ、生じた泡によって吐出口２０２Ｃ、２０２Ｍ、２０２Ｙからインク液滴２００Ｃ、２００Ｍ、２００Ｙが吐出される。

なお、図７において、液体吐出ヘッド用基板１は、後で記録素子やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線がその上に形成される。

（第一の実施形態）
図１は第一の実施形態において、基板上に隣接して形成された供給口の間に配置される回路を示す回路図である。シフトレジスタ３０１は、プリンタ本体から供給されるクロック信号ＣＬＫ５１１に同期して、記録データ５１２をシリアル転送し格納する１ビットのシフトレジスタ３０１である。ラッチ回路３０２、３０３はラッチ信号ＬＴに従ってシフトレジスタに入力されたデータをパラレルデータとして保持する。

まず、図１中左側の供給口１０９から供給した液体に吐出エネルギーを与えるヒータ列とその回路について説明を行う。ヒータ１１０は、予め定められた数のヒータを単位とした複数のグループとして、Ｎ個のヒータずつＭ個のグループにわけられている。このグループの単位は時分割駆動に対応するもので、各グループは同時に駆動が可能であるが、１つのグループ内において同時に駆動されるヒータは１つである。同様に、ドライバトランジスタ１１１、ロジック回路１１４も、Ｎ個ずつＭ個のグループを形成している。ラッチ回路３０２は各グループに１つずつ対応しＭ個配置されている。本実施例における駆動回路は、ドライバトランジスタ１１１、ロジック回路１１４、block enable（ＢＬＥ）信号線１１２を含む。図１中右側の供給口１０９に対応するヒータ列とその回路においても同様である為、説明は省略する。

シフトレジスタ３０１は、前述の左右のグループ一対につき１つ共有で設けられ、Ｍ個配置される１ビットのシフトレジスタである。また、本実施形態においては、上述のＭ個の共有のシフトレジスタに加えて、ｎ個のシフトレジスタを有し、合計Ｍ＋ｎ個の共有のシフトレジスタを有する。ここで、ｎ個ある１ビットのシフトレジスタを１つにまとめ、シフトレジスタに対応してｎ個あるラッチ回路も１つにまとめても構わない。

第１のシフトレジスタが、第２のシフトレジスタおよび、隣接する第１の一対のラッチにそれぞれ信号を送る。第２のシフトレジスタは第３のシフトレジスタおよび隣接する第２の一対のラッチ回路にそれぞれ信号を送る。以降同様にＭ＋ｎ個のシフトレジスタ３０１およびラッチ回路３０２、３０３はシリアルに接続される。

Ｍ＋ｎ個のシフトレジスタのうちのＭ個はグループ（１〜Ｍ）に対応する１ビット分のデータを格納し、ラッチ回路３０２，３０３にデータを転送する。また、ｎ個のシフトレジスタは、ｎ ｔｏ Ｎデコーダ１０６に入力するための信号を格納し、ラッチ回路に転送する。ｎ個のデータはｎ ｔｏ Ｎデコーダ１０６によりグループ内Ｎ個のヒータの内一つを選択するための信号に変換される。

同様に、ラッチ回路においても、該シフトレジスタから信号を得るＭ×２列のラッチ回路（３０２，３０３）に加えて、ｎ×２列のラッチ回路を有し、合計（Ｍ＋ｎ）×２列のラッチ回路を有する。前述のラッチ回路のうち、グループ（１〜Ｍ）に対応するラッチ回路は、同グループ内の対応するロジック回路１１４に信号を送る。また、ラッチ回路（１〜ｎ）は、ｎ ｔｏ Ｎデコーダ１０６に信号を送る。

シフトレジスタを共有することで、隣り合う供給口の距離を縮める事が可能となる。また、１グループに１ビットシフトレジスタという構成に限らず、複数グループ毎に複数ビット分のシフトレジスタ及びラッチ回路という構成にしてもよい。

次に、図１の駆動回路の動作を、図３Ａおよび３Ｂに示す入力信号のパターンを用いて説明する。

＜入力信号＞
まず図３（ａ）に示す従来構成における各入力信号のパターンを説明する。

画像データに応じたＭ＋ｎビットのデータ５０２の中で、前半のＭビットデータは、時分割駆動のグループを選択するデータであり、後半のｎビットデータは、グループ内のヒータを選択するデータである。

Ｍ＋ｎビットのデータ５０２がクロック信号（ＣＬＫ）５０１に同期し、シフトレジスタに入力され、ラッチ信号（ＬＴ）５０３によりラッチ回路に保持される。Ｌｏｗアクティブのラッチ回路を使用している本実施形態では、ラッチ信号がＬｏｗの時にデータはラッチされる。詳細には、ラッチ回路（１〜Ｍ）に計Ｍビットのデータが保持され、ラッチ回路（１〜ｎ）に計ｎビットのデータが保持される。ラッチ回路（１〜ｎ）の計ｎビットのデータは、デコーダ１０６に保持され、ｎ ｔｏＮにデコードされる。デコーダ１０６の出力は、Ｎ本あるＢＬＥ信号線１１２のＮ本のいずれかを選択する。デコーダ１０６からの信号とデータ５０２との論理積によって選択されたヒータに、heat enable (ＨＥ）信号５０４がＬｏｗ（Ｏｎ）になるタイミングで電流を流す。

以上のような動作を１周期とし、順次Ｎ周期繰り返すことで、Ｍ×Ｎ個のヒータをＭ個ずつＮ周期で時分割駆動することで全てのヒータを選択することができる。

次に本実施形態における入力信号パターンを図３（ｂ）に示す。
本実施形態では図３（ｂ）に示すように、Ｍ＋ｎビットのデータ５１２およびクロック信号（ＣＬＫ）５１１を、１周期で２度入力する。データ５１２およびクロック信号（ＣＬＫ）５１１が入力し終ってラッチ信号（ＬＴ１，ＬＴ２）５１３、５１４がＬｏｗ（ＯＮ）となるまでの時間は、データがシフトレジスタに格納されラッチ回路に伝達するのに充分な時間（４０ｎｓ程度）とする。データ５１２およびクロック信号（ＣＬＫ）５１１の１回目と２回目の間隔はＬＴ１信号５１３が入力されラッチされるのに充分な時間（１５０ｎｓ程度）とする。１回目のＭ＋ｎビットのデータ５１２はクロック信号５１１によりシフトレジスタ３０１に入力され、ラッチ信号（ＬＴ１）５１３により、左半分の回路を構成するラッチ回路３０２に保持される。２回目のＭ＋ｎビットのデータはクロック信号３１１により再びシフトレジスタに入力され、ラッチ信号（ＬＴ２）５１４により右半分の回路を構成するラッチ回路３０３に保持される。その後、それぞれのロジック回路１１４においてＨＥ信号５１５を入力し、信号がＬｏｗ（ＯＮ）となるタイミングでそれぞれの列で選択されたヒータに電流を流す。ここではＨＥ信号５１５を２列分の回路で共用したが、それぞれ異なるＨＥ信号を入力しても良い。たとえば各列でインクの吐出量が異なる場合や温度差がある場合など、ＨＥ信号５１５のパルス幅を各列の吐出量や温度などに応じて変え、印加するエネルギーの調整をするとよい。

このようにシフトレジスタ３０１に直列にヒータ２列分のデータを入れ、ラッチ信号（ＬＴ１）５１３，（ＬＴ２）５１４により所望のタイミングでシフトレジスタ３０１のデータを両隣の回路に振り分けることにより、シフトレジスタ３０１は２組の回路で共用できる。従来構成と同じく隣接する２列の任意のヒータ駆動を同時に行うことも可能である。

なお、インクを吐出する周波数を従来構成と同じにするためには、１周期の期間を従来構成と同等にしなくてはならない。つまり、入力するＣＬＫ信号およびＤＡＴＡ信号の周波数は従来の倍以上であることが望ましい。そのためには、ＣＬＫ信号，ＤＡＴＡ信号の高速転送が必要となるが、それを実現する一例として、振幅を小さくし、差動信号を転送するｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ（ＬＶＤＳ）などがある。

＜素子基板上の回路レイアウト＞
図２は、図１の回路の素子基体上の実態レイアウトの例を示している。図２に示すように、シフトレジスタの両側に、ラッチ回路、駆動回路、記録素子列、該記録素子に液体を供給する供給口が順に配置される。図示したレイアウトは、Ｍ×Ｎ個で構成されるヒータを長穴形状の供給口１０９の両側に対称的に２列配置した場合の、隣り合う供給口間に配置される回路について示してある。図２において、供給口の両側に、供給口側から順に、複数のヒータからなるヒータ列１１０、ドライバトランジスタ１１１、ロジック回路１１４、ＢＬＥ信号線１１２、ラッチ回路３０３、共有されたシフトレジスタ３０１が、配置されている。

なお、このような構成をとるのは供給口間の回路だけであり、素子基板両端のシフトレジスタについては従来構成（図１０）と同じ回路構成となる。
上述のように、記録素子を駆動する回路構成において、隣り合う一対の供給口間の記録素子のシフトレジスタの機能を共有することで、回路素子の絶対数を減らし、素子基板面積の縮小が可能となる。ここで空いたスペースに、定電流回路等の高画質のための回路を配置してもよい。さらに、隣り合う一対の供給口間の記録素子の駆動に関わるラッチ回路は、各記録素子列毎に設けることで隣接する列の同時駆動が可能となる。

（第二の実施形態）
第１の実施形態においては、吐出するインク液適量が同一であったが、本実施形態は、同一のヒータ列で吐出するインク液滴量が異なる形態を示す。

高画質印字を実現するヘッドとして、小液滴のみで画像を形成すると、大液滴だけで画像を形成するよりも、数多くの液滴を吐出する必要があるので、印字スピードが落ちてしまう。そこで、吐出液滴量が異なる吐出口およびヒータを用いて、大液滴と小液滴を混在させて画像を形成すると、高い階調性を持った高画質の画像が得られ、印字スピードも高速なヘッドを得ることができる。

しかしながら、さまざまな吐出液滴量を一つのヘッドで混在させようとすると、液滴量毎に個別な回路が必要となり、コストアップ及び基板サイズの増大へとつながってしまう。

図９や図１０に開示の従来回路構成に、大小液滴に対応のヒータ配列を適用した場合、同時に吐出できるＭ個の液滴は全て大か小か一方のみとなってしまう。それは、時分割駆動の各グループ内において、Ｎ個のヒータが大小大小・・・の規則的なパターンで配列する為、Ｎ個のヒータのうち、何番目のヒータをＯＮするかはＮ本のＢＬＥ信号線１１２で、全グループ連動して選択されるためである。このように、大小の液滴を同時に吐出できないことにより、高速に高階調の画像を形成する上で不利となる。

図４に本発明の第２の実施形態における、基板上に隣接して形成された供給口の間に配置される回路図を示す。尚、各入力信号に対する各回路の駆動については第１の実施形態と同様な部分の説明は省略する。

本実施形態では、交互に大液滴用のヒータと小液滴用のヒータが並んでおり、大液滴と小液滴とを同時に吐出することが可能である。図４に示すように、時分割駆動の各グループ内において、１つの大液滴用のヒータと１つの小液滴用のヒータとを、１本のＢＬＥ信号線９１０で駆動することで、ＢＬＥ信号線本数は従来の半分（Ｎ／２本）となる。本実施形態においては、隣り合う大液滴用のヒータと小液滴用のヒータとを１本のＢＬＥ信号線９１０で駆動した。このように隣接する大・小液滴用のヒータをペアにすることで、配線接続が容易で、画像プロセス等の制御を行いやすい。

そして、各ヒータ列の大小どちらのヒータを駆動するかは、図中左側の供給口に対応するヒータを駆動する場合には、大滴用のラッチ回路９０３と大滴用のラッチ信号（ＬＴ１）８０３、小滴用のラッチ回路９０４と小滴用のラッチ信号（ＬＴ２）８０４で決定する。同様に図中右側の供給口に対応するヒータを駆動する場合には、大滴用のラッチ回路９０３と大滴用のラッチ信号（ＬＴ３）８０５、小滴用のラッチ回路９０４と小滴用のラッチ信号（ＬＴ４）８０６で決定する。

＜入力信号＞
本実施形態における入力信号パターンを図５に示す。
第一の実施形態と同様、シフトレジスタ９０１に、Ｍ＋ｎビットのデータ８０２およびクロック信号（ＣＬＫ）８０１を入力する。ここで、本実施形態においては、１つのシフトレジスタ９０１からの信号を４つのラッチ回路で受ける為、１周期で４回ＤＡＴＡ信号８０２を入力する。第一の実施形態では図３（ｂ）に示すように１周期でヒータ２列分のデータを入れていたが、本実施形態ではそれに加え、大液滴と小液滴のデータを入力する。つまり、シフトレジスタ９０１を中心に、左の大液滴データ、左の小液滴データ、右の大液滴データ、右の小液滴データ、の４種類のデータを入力する。これらのデータはラッチ信号８０３、８０４、８０５、８０６に応答して入力され、対応する左右のラッチ回路９０３，９０４にそれぞれ保持される。全てのラッチ回路が各データを保持した状態で、ヒートイネーブル信号（ＨＥ）８０７が入力され、ロジック回路９０６により論理積が取られることで、小液滴と大液滴のヒータは同時に駆動することが可能となる。

同じ周期内において、同じヒータ列に属する大液滴用と、小液滴用のデータにおいて、このとき入力するデータのうち１〜Ｍビットのデータ（グループを選択するデータ）は重なってはならない。大小液滴用２種類のデータで同じグループ選択データを入れてしまうと、本来１つのヒータしか駆動してはならない１つの時分割駆動内のグループにおいて、２つのヒータを同時駆動してしまうことになる。このような駆動をしてしまうと、電源配線の寄生インピーダンスによる電圧降下の影響が大きくなるのと、電流の供給能力の限界のため、正常な駆動ができなくなる。また、同じヒータ列に属する大小液滴２種類のデータのうち１〜ｎビットのデータ（グループ内の時分割駆動データ）に関しては同じデータを入力することが画像形成上好ましい。

本実施形態では一つのヒートイネーブル信号（ＨＥ）８０７を用いて大小液滴の吐出を行うが、大小で個別にヒートイネーブル信号を設けてもよい。個別にヒートイネーブル信号を設けることで、それぞれのインク吐出量に応じたエネルギーを与えることができるので、省エネやヒータ寿命に対して有利である。

ここまでは大と小の２種類の液滴量における制御について述べたが、１周期あたりのデータ入力回数を増やし、ラッチ回路および信号を増やすことで２種類以上の液滴量についても対応可能である。

＜素子基板上の回路レイアウト＞
本実施形態における基板上のレイアウトについても第１の実施形態と同様、図２を用いて説明することができる為、同様の部分は省略する。第１の実施形態との違いは、ヒータ列１１０において、大液滴用ヒータと、小液滴用ヒータとが供給口の長さ方向に交互に並んで配置されている点と、ＢＬＥ信号線の本数がＮ／２本であるという点である。また、ラッチ回路は大液滴用ラッチ回路９０３と小液滴用ラッチ回路９０４とが、時分割駆動の各グループごとに設けられている。なお、このような構成をとるのは供給口間の回路だけであり、素子基板両端のシフトレジスタについては従来構成と同じ回路構成となる。

このように、吐出液滴量の異なる記録素子が規則的なパターンで配列されている記録素子列を含む場合、液滴種類に応じたラッチ回路をそれぞれの列に設けることにより、吐出量の異なる複数種類の記録素子を同時に駆動することが可能となる。よって、最小限の回路構成で高階調の画像を高速で形成することができる。

（第三の実施形態）
第三の実施形態では、信号転送とインク吐出を同時に行うことで、より高速で駆動する場合の形態を示す。

従来構成における入力信号は図３（ａ）に示すように、データ信号５０２は、ラッチ信号（５０３）のタイミングでラッチ回路に保持される。この後、ＨＥ信号５０４をＬｏｗ（Ｏｎ）とし、ＨＥ信号５０４のパルス幅に応じた時間だけヒータに電流が流れて、インクを吐出する。このような制御において、より高速にヘッド駆動を行う方法として、ヒータに電流を流しながら（ＨＥ信号５０４がＬｏｗ（Ｏｎ）の間）に次のＤＡＴＡを入力する方法がある。１ノズルあたりのインク吐出の周期を大幅に短くすることができ、高速高画質化が可能となる。

しかし、第一の実施例における構成において上述の駆動を行うと、ヒータに電流を流している最中にラッチ回路が駆動され、データを更新してしまうため、インク吐出に誤動作が生じる。

そこで、本実施形態の、供給口間に配置される回路の構成を図１１に示す。図１１は第一の実施形態で示した図１の構成に左右どちらか片側（ここでは左側）の列に１〜Ｍの各ブロックにラッチ回路１１０３を１つづつ加えたものである。シフトレジスタ１１０１、ラッチ回路１１０２、ラッチ回路１１０３はシリアルに接続されている。第一の実施形態と同様の部分の説明は省略する。

＜入力信号＞
本実施形態における入力信号パターンを図１２に示す。
図１２のクロック信号１２０１、データ１２０２は、図１１のＣＬＫ端子５１１とＤＡＴＡ端子５１２からそれぞれシフトレジスタに入力される。図１２のラッチ信号１２０３（ＬＴ１）は、図１１のＬＴ１端子（５１３）からラッチ回路１１０２に入力され、図１２のラッチ信号１２０４（ＬＴ２）は、図１１のＬＴ２端子（５１４）からラッチ回路１１０４と１１０３に入力される。図１２のＨＥ信号１２０５は、図１１のＨＥ端子（５１５）に入力される。クロック信号１２０１、データ１２０２、ラッチ信号１２０３（ＬＴ１）、１２０４（ＬＴ２）の信号および動作タイミングは第一の実施形態と同様である。

ラッチ信号１２０３（ＬＴ１）については一度目のＭ＋ｎビットのデータが送られるとＬｏｗ（ＯＮ）のラッチパルスが入力される。ラッチ信号１２０３（ＬＴ１）が、Ｌｏｗ（Ｏｎ）となるタイミングは第一の実施形態と同様のタイミングである。このタイミング（データ終わりからラッチ回路がＬｏｗとなるタイミング）はデータがシフトレジスタに格納されラッチ回路に伝達するのに充分な時間（４０ｎｓ程度）で規定される。

ＨＥ信号１２０５はラッチ信号１２０４（ＬＴ２）がＨｉｇｈ（ＯＦＦ）である範囲でＬｏｗ（Ｏｎ）にすることができる。ただし、ＨＥ信号をＬｏｗ（Ｏｎ）にできるタイミングはラッチ回路がＨｉｇｈ（ＯＦＦ）からＬｏｗ（Ｏｎ）に切り替わるタイミングから２００ｎｓ、Ｌｏｗ（Ｏｎ）からＨｉｇｈ（ＯＦＦ）に切り替わるタイミングから５０ｎｓ程度のマージンが必要である。これはラッチ回路１１０３、１１０４、ロジック回路１１４、ドライバトランジスタ１１１の応答速度によって規定される。

次に、図１１の駆動回路の動作を、図１２の入力信号のパターンを用いて説明する。Ｍ＋ｎビットの左側列データ１２０２Ｌがクロック信号１２０１と同期してシフトレジスタ１１０１に入力され終えると、ラッチ信号１２０３（ＬＴ１）がＬｏｗ（ＯＮ）となる。ラッチ回路１１０２がＯＮされると、左側列データ１２０２Ｌはラッチ回路１１０２に保持される。次に右側列データ１２０２Ｒが同様にクロック信号１２０１と同期してシフトレジスタ１１０１に入力される。ラッチ信号１２０４（ＬＴ２）は右側列データ１２０２Ｒがシフトレジスタ１１０１に入力され終えるとＬｏｗ（ＯＮ）となる。ラッチ回路１１０３、１１０４がそれぞれＯＮされると、ラッチ回路１１０３はラッチ回路１１０２に保持されていた左側列データ１２０２Ｌを取り込み保持し、左側のロジック回路１１４に転送する。ラッチ回路１１０４についてはシフトレジスタ１１０１に格納されている右側列データ１２０２Ｒを取り込み保持し、右側のロジック回路１１４に転送する。ここまでの駆動を終えると再び次の吐出のためのデータがシフトレジスタ１１０１に入力され、上述したのと同様の回路動作が行われる。ＨＥ信号１２０５は次のデータがロジック回路に転送されるまでの間（次のラッチ信号１２０４（ＬＴ２）がＬｏｗ（ＯＮ）となるまでの間）にＬｏｗ（ＯＮ）となり、インク吐出と次のインク吐出のための回路駆動は同時に行われる。

以上説明したように、本構成においてはラッチ信号１２０４（ＬＴ２）がＬｏｗ（ＯＮ）となるタイミングのみで左右両列のロジック回路１１４が駆動するため、ヒータ電流が流れている最中にロジック回路は動作しない。この為、インク吐出の最中に吐出誤動作を起こすことはない。本実施例では一つのラッチ信号１２０４を２つのラッチ回路１１０３、１１０４にそれぞれ入力しているが、２つのラッチ回路１１０３、１１０４にそれぞれ個別にラッチ信号１２０４と同じ信号を入力しても良い。

＜素子基板上の回路レイアウト＞
本実施形態における基板上のレイアウトについても第１の実施形態と同様、図２を用いて説明することができる為、同様の部分は省略する。ラッチ回路１１０２〜１１０４はシフトレジスタ１１０１に比べレイアウト面積が半分以下であるため、ラッチ回路を２個搭載しても図１０に示した従来構成と比べても基板面積は小さい。

このように、本実施形態においては、片側の列にラッチ回路を２つ配置することにより、インク吐出周波数を上げる事ができ、ローコストと高画質高速化を両立することが可能となる。

第一の実施形態における供給口間に配置されている回路の回路図。 第一の実施形態における回路のレイアウト図。 （ａ）従来ヘッドの入力信号パターンを示すタイミング図、（ｂ）第一の実施形態のヘッドの入力信号パターンを示すタイミング図。 第二の実施形態における供給口間に配置されている回路の回路図。 第二の実施形態のヘッドの入力信号パターンを示したタイミング図。 本発明の実施形態における、液体吐出装置の概略図。 本発明の実施形態における、液体吐出ヘッドの斜視図。 本発明の実施形態における、液体吐出装置の制御回路の構成を示すブロック図。 従来のヘッドの回路図。 従来のヘッドの回路のレイアウト図。 第三の実施形態における供給口間に配置されている回路の回路図。 第三の実施形態のヘッドの入力信号パターンを示したタイミング図。

符号の説明

１ 液体吐出ヘッド用基板
１０６ デコーダ
１０９ 供給口
１１０ 記録素子
３０２、３０２、９０２、９０３、９０４ ラッチ回路
３０１、９０１ シフトレジスタ
３０２、３０３ ラッチ回路

Claims (8)

1. 記録素子を駆動するための記録信号がシリアルに入力されるシフトレジスタと、該シフトレジスタに入力された記録信号をパラレルに保持するラッチ回路と、前記ラッチ回路からの信号を、駆動回路を介して複数の前記記録素子に入力することで、前記記録素子が駆動される液体吐出ヘッド用基板であって、
   前記シフトレジスタの両側に、前記ラッチ回路、前記駆動回路、複数の前記記録素子からなる記録素子列、該記録素子に液体を供給する供給口が、順に配置されることを特徴とする液体吐出ヘッド用基板。
2. 前記記録素子列は、予め定められた数の記録素子を単位とした複数のグループにわけられ、
   前記一対の記録素子列にそれぞれ対応する前記グループで、一対のグループを複数形成し、
   前記シフトレジスタは前記グループを選択する信号が入力され、前記一対のグループ毎に設けられ、
   前記ラッチ回路は、前記グループ毎に設けられ、
   前記グループ内の１つの記録素子を選択する信号を発生するデコーダをさらに有することを特徴とする請求項１に記載の液体吐出ヘッド用基板。
3. １つの前記シフトレジスタが、２つ以上の前記ラッチ回路に接続されていることを特徴とする請求項１または２に記載の液体吐出ヘッド用基板。
4. 吐出される液滴量が異なる記録素子を、前記記録素子列に有し、前記液適量の異なる記録素子の選択は、前記ラッチ回路の選択によることを特徴とする請求項１ないし３のいずれか１項に記載の液体吐出ヘッド用基板。
5. 請求項１ないし４のいずれかに１項に記載の液体吐出ヘッド用基板と、前記供給口に連通し、液体が流れる流路と液体を吐出する吐出口とが設けられた部材と、を有する液体吐出ヘッド。
6. 前記複数の供給口の各々には、異なる色のインクが供給されることを特徴とする請求項５に記載の液体吐出ヘッド。
7. 請求項５または６に記載の液体吐出ヘッドに記録信号を送信し、前記液体吐出ヘッドを用いて液体を記録媒体に吐出して記録を行う液体吐出装置。
8. 前記記録信号は、前記グループを選択する信号と、前記グループ内の１つの記録素子を選択する信号とを有する請求項７に記載の液体吐出装置。

Images