JP2008028427A - Lid body frame and manufacturing method therefor - Google Patents

Lid body frame and manufacturing method therefor Download PDF

Info

Publication number
JP2008028427A
JP2008028427A JP2007268017A JP2007268017A JP2008028427A JP 2008028427 A JP2008028427 A JP 2008028427A JP 2007268017 A JP2007268017 A JP 2007268017A JP 2007268017 A JP2007268017 A JP 2007268017A JP 2008028427 A JP2008028427 A JP 2008028427A
Authority
JP
Japan
Prior art keywords
circuit board
lid
semiconductor chip
cavity
lid frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007268017A
Other languages
Japanese (ja)
Other versions
JP4609478B2 (en
Inventor
Hiroshi Saito
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007268017A priority Critical patent/JP4609478B2/en
Publication of JP2008028427A publication Critical patent/JP2008028427A/en
Application granted granted Critical
Publication of JP4609478B2 publication Critical patent/JP4609478B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the manufacturing cost of a semiconductor device, where resin covers a semiconductor chip arranged on a circuit board via a hollow cavity section, and the cavity section is open to outer space. <P>SOLUTION: In the lid body frame 7 used for a semiconductor device 1, resin covers the semiconductor chip 5 that overlaps one-end side in the thickness direction for fixing onto the circuit board 3 and is electrically connected via the hollow cavity section 25. The lid body frame 7 has a lid body section 17, that is provided at one end side of the circuit board 3 so that the semiconductor chip 5 is covered and forms the cavity section 25, and a substantially cylindrical projection 19 that projects to the outer side of the cavity section 25 from the lid body section 17 and opens the cavity section 25 to the outside. In this case, the projection 19 is further extended, from an upper edge 21 of the lid body section 17 in the thickness direction, and a conductive shield section 27 is formed on internal surfaces 21a, 23b of the lid body section 17 that is opposite the cavity section 25. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置に使用する蓋体フレーム及びその製造方法に関する。   The present invention relates to a lid frame used in a semiconductor device including a semiconductor chip such as a sound pressure sensor chip and a pressure sensor chip, and a method for manufacturing the same.

シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等の半導体チップを回路基板に実装している。この種の半導体装置では、半導体チップを外部空間と連通させる必要がある。従来の半導体装置では、回路基板及び封止樹脂パッケージに形成された貫通孔を通じて、半導体チップを外部空間に連通させている（例えば、特許文献１参照。）。なお、封止樹脂パッケージに形成される貫通孔は、例えば、回路基板の貫通孔に連結された筒状のパイプにより構成されている。   In a semiconductor device such as a silicon microphone or a pressure sensor, a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip is mounted on a circuit board. In this type of semiconductor device, the semiconductor chip needs to communicate with the external space. In a conventional semiconductor device, a semiconductor chip is communicated with an external space through a through hole formed in a circuit board and a sealing resin package (see, for example, Patent Document 1). In addition, the through-hole formed in the sealing resin package is comprised by the cylindrical pipe connected with the through-hole of the circuit board, for example.

ところで、この種の半導体装置の封止樹脂パッケージは、これを形成するためのキャビティを有する金型に、半導体チップやパイプを取り付けた回路基板を収容し、このキャビティに溶融した樹脂を流し込むことにより形成される。
したがって、封止樹脂パッケージを形成する溶融樹脂の流れによって回路基板に対するパイプの位置がずれることを防ぐと共に、パイプと回路基板との隙間に溶融樹脂が流入することを防ぐ必要がある。このため、従来では、封止樹脂パッケージを形成する前に、予めパイプを回路基板に固定している。このパイプの固定は、例えば、パイプを回路基板の貫通孔にかしめる、溶接する、半田付けをする、接着剤にて接着する等の方法により行われる。
特開平９−１１９８７５号公報 By the way, this type of semiconductor device sealing resin package accommodates a circuit board to which a semiconductor chip and a pipe are attached in a mold having a cavity for forming this, and poured molten resin into this cavity. It is formed.
Therefore, it is necessary to prevent the position of the pipe from being displaced with respect to the circuit board due to the flow of the molten resin forming the sealing resin package, and to prevent the molten resin from flowing into the gap between the pipe and the circuit board. For this reason, conventionally, before forming the sealing resin package, the pipe is fixed to the circuit board in advance. The pipe is fixed by, for example, a method of caulking the pipe to a through hole of the circuit board, welding, soldering, or bonding with an adhesive.
Japanese Patent Laid-Open No. 9-119855

しかしながら、上記従来の半導体装置を製造する際には、回路基板に貫通孔を形成する工程やパイプを回路基板に固定する工程が必要となるため、半導体装置の製造コストが増加すると共に、半導体装置の製造効率が低下する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造コストの削減、及び、製造効率の向上を図ることができる半導体装置に使用する蓋体フレーム及びその製造方法を提供することを目的としている。 However, when manufacturing the above conventional semiconductor device, a process of forming a through hole in the circuit board and a process of fixing the pipe to the circuit board are required, which increases the manufacturing cost of the semiconductor device and increases the semiconductor device. There is a risk that the production efficiency of the product will be reduced.
The present invention has been made in view of the above-described circumstances, and provides a lid frame used for a semiconductor device capable of reducing manufacturing costs and improving manufacturing efficiency, and a manufacturing method thereof. It is aimed.

上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出すると共に前記空洞部を外方に開口させる筒状の突出部とを備え、前記突出部が、前記蓋体部の上端部からさらに前記厚さ方向に延びており、前記空洞部に対向する前記蓋体部の内面に、導電性のシールド部が形成されていることを特徴とする蓋体フレームを提案している。 In order to solve the above problems, the present invention proposes the following means.
According to a first aspect of the present invention, there is provided a semiconductor device having a structure in which a semiconductor chip that is overlapped and fixed to one end side in the thickness direction of a circuit board and is electrically connected is covered with a resin through a hollow cavity. A lid frame to be used, which is provided on one end side of the circuit board so as to cover the semiconductor chip, and which forms the cavity, and projects from the lid to the outside of the cavity And a cylindrical projection that opens the cavity outward, the projection further extending in the thickness direction from the upper end of the lid, and facing the cavity A lid frame is proposed in which a conductive shield portion is formed on the inner surface of the lid portion.

この発明に係る蓋体フレームを用いて半導体装置を製造する際には、回路基板に固定された半導体チップを蓋体部により覆うように蓋体フレームを回路基板に重ねて配し、その後に、蓋体部を覆う樹脂モールド部を形成する。この際には、はじめに、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを回路基板の厚さ方向から挟み込む。ここで、筒状に形成された蓋体フレームの突出部は、蓋体部の上端部から回路基板に対してさらに離間する方向に延びているため、一方の金型が突出部の開口端に当接し、一方の金型と蓋体部の上端部との間には隙間が形成される。
また、一対の金型により挟み込むため、突出部が回路基板に向けて押圧されることになる。そして、この突出部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。さらに、突出部の開口端も一方の金型に当接するため、突出部の開口端を一方の金型により塞ぐこともできる。以上のことから、空洞部が外方に対して密閉されることになる。 When manufacturing a semiconductor device using the lid frame according to the present invention, the lid frame is placed on the circuit board so as to cover the semiconductor chip fixed to the circuit board with the lid part, and then, A resin mold part covering the lid part is formed. In this case, first, the circuit board and the lid frame are sandwiched between the pair of molds for forming the resin mold part from the thickness direction of the circuit board. Here, since the protruding portion of the lid frame formed in a cylindrical shape extends in a direction further away from the circuit board from the upper end portion of the lid portion, one mold is located at the opening end of the protruding portion. A gap is formed between the one mold and the upper end of the lid.
Moreover, since it pinches | interposes with a pair of metal mold | die, a protrusion part will be pressed toward a circuit board. And since the lower end part of the cover part which contacts a circuit board is pressed against a circuit board by the press of this protrusion part, the clearance gap between the lower end part of a cover part and a circuit board can be plugged up. Furthermore, since the opening end of the protruding portion is also in contact with one mold, the opening end of the protruding portion can be closed with one mold. From the above, the cavity is sealed from the outside.

この一対の金型による挟み込みの後に、一方の金型、蓋体部、突出部及び回路基板により画定される樹脂形成空間に溶融樹脂を注入し、蓋体フレーム及び回路基板を一体的に固定する樹脂モールド部を形成する。この際、蓋体部の下端部と回路基板との隙間、及び、一方の金型と突出部の開口端との隙間は、一方の金型による突出部の押圧により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。 After sandwiching between the pair of molds, molten resin is injected into a resin forming space defined by one mold, the lid part, the protruding part, and the circuit board, and the lid frame and the circuit board are fixed integrally. A resin mold part is formed. At this time, the gap between the lower end portion of the lid body and the circuit board, and the gap between one mold and the opening end of the protruding portion are blocked by the pressing of the protruding portion by one mold, It is possible to prevent the molten resin injected into the resin forming space from flowing into the cavity.
Further, the relative position between the lid frame and the circuit board can be fixed by pressing the lid frame against the circuit board with a pair of molds. Therefore, when the resin mold part is formed, the lid frame can be prevented from moving with respect to the circuit board by the molten resin injected into the resin forming space.

さらに、内面に導電性を有するシールド部を形成した蓋体部により半導体チップを覆うことにより、半導体装置の外方側において発生した電気的なノイズが樹脂モールド部側から侵入しても、蓋体部においてノイズが空洞部内に侵入することを防止して半導体チップに到達することを防止できる。   Further, by covering the semiconductor chip with a lid part having a conductive shield part on the inner surface, even if electrical noise generated on the outer side of the semiconductor device enters from the resin mold part side, the lid body It is possible to prevent the noise from entering the cavity at the portion and to reach the semiconductor chip.

請求項２に係る発明は、請求項１に記載の蓋体フレームにおいて、前記シールド部が、前記突出部の内面にも形成されていることを特徴とする蓋体フレームを提案している。   The invention according to claim 2 proposes a lid frame according to claim 1, wherein the shield portion is also formed on the inner surface of the protruding portion.

請求項３に係る発明は、請求項１又は請求項２に記載の蓋体フレームにおいて、熱硬化性樹脂によって形成され耐熱性を有することを特徴とする蓋体フレームを提案している。   The invention according to claim 3 proposes a lid frame according to claim 1 or claim 2, wherein the lid frame is formed of a thermosetting resin and has heat resistance.

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の蓋体フレームにおいて、前記シールド部が、導電性材料からなることを特徴とする蓋体フレームを提案している。   The invention according to claim 4 proposes a lid frame according to any one of claims 1 to 3, wherein the shield part is made of a conductive material. Yes.

請求項５に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームを製造する蓋体フレームの製造方法であって、耐熱性を有する熱硬化性樹脂を用いてインジェクション成形法により、前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出すると共に前記空洞部を外方に開口させる筒状の突出部とを一体に形成し、前記空洞部に対向する前記蓋体部の内面に、導電性を有する導電性材料を塗布若しくは吹付して、導電性のシールド部を形成することを特徴とする蓋体フレームの製造方法を提案している。   According to a fifth aspect of the present invention, there is provided a semiconductor device having a structure in which a semiconductor chip that is overlapped and fixed to one end side in the thickness direction of the circuit board and is electrically connected is covered with a resin through a hollow cavity. A lid frame manufacturing method for manufacturing a lid frame to be used, the lid body part forming the cavity together with the circuit board by an injection molding method using a thermosetting resin having heat resistance, The lid body portion that protrudes from the upper end portion of the lid body portion so as to extend in the thickness direction and is integrally formed with a cylindrical projection portion that opens the cavity portion outward, and faces the cavity portion A method of manufacturing a lid frame is proposed in which a conductive shield part is formed by applying or spraying a conductive material having conductivity to the inner surface of the cover frame.

本発明によれば、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを挟み込むだけで、樹脂モールド部を形成する際に、溶融樹脂が空洞部に流入することを防止できると共に、蓋体フレームが回路基板に対して動くことを防止できる。したがって、半導体チップを覆う蓋体フレームを回路基板に固定する工程や、回路基板に貫通孔を形成する工程が不要となるため、空洞部に配された半導体チップを外方空間に連通させた半導体装置の製造コスト削減、及び、製造効率の向上を図ることができる。   According to the present invention, the molten resin can be prevented from flowing into the cavity when the resin mold part is formed by simply sandwiching the circuit board and the lid frame between the pair of molds for forming the resin mold part. The lid frame can be prevented from moving with respect to the circuit board. Accordingly, the process of fixing the lid frame covering the semiconductor chip to the circuit board and the process of forming the through hole in the circuit board are not required, so the semiconductor in which the semiconductor chip arranged in the cavity is communicated with the outer space. The manufacturing cost of the apparatus can be reduced and the manufacturing efficiency can be improved.

また、内面に導電性を有するシールド部を形成した蓋体部により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを防ぐため、ノイズに基づく半導体チップの誤作動を防止することができる。   In addition, the lid that has a shield part with conductivity on the inner surface prevents electrical noise generated on the outer side of the semiconductor device from reaching the semiconductor chip. Can be prevented.

図１から図５は、本発明の第１の実施形態を示している。図１に示すように、この半導体装置１は、回路基板３と、回路基板３の厚さ方向の一端側に重ねて配された半導体チップ５、蓋体フレーム７及び樹脂モールド部９とを備えている。
半導体チップ５は、略板状に形成されており、その裏面５ａが回路基板３の一端側に位置する表面３ａ上に接着固定されている。この半導体チップ５は、例えば、加速度を検知する機能を有した音圧センサチップからなる。 1 to 5 show a first embodiment of the present invention. As shown in FIG. 1, the semiconductor device 1 includes a circuit board 3, a semiconductor chip 5, a lid frame 7, and a resin mold portion 9 that are arranged on one end side in the thickness direction of the circuit board 3. ing.
The semiconductor chip 5 is formed in a substantially plate shape, and its back surface 5 a is bonded and fixed on the front surface 3 a located on one end side of the circuit board 3. The semiconductor chip 5 is composed of, for example, a sound pressure sensor chip having a function of detecting acceleration.

すなわち、半導体チップ５は、図２に示すように、シリコン基板１０の表面１０ａに多層配線板１１を積層し、これらシリコン基板１０及び多層配線板１１の厚さ方向にわたって貫通する貫通孔１０ｂ，１１ｂに配されたコンデンサユニット１２を備えて構成されている。コンデンサユニット１２は、貫通孔１０ｂ，１１ｂの内面から突出する振動電極板１３及び固定電極板１４から構成されており、固定電極板１４は、振動電極板１３に対して微少な間隙を介して厚さ方向に重なるように配されている。これら振動電極板１３及び固定電極板１４は、シリコン基板１０と多層配線板１１との間に配されている。   That is, as shown in FIG. 2, the semiconductor chip 5 has a multilayer wiring board 11 stacked on the surface 10 a of the silicon substrate 10, and through holes 10 b and 11 b that penetrate through the silicon substrate 10 and the multilayer wiring board 11 in the thickness direction. The capacitor unit 12 is provided. The capacitor unit 12 includes a vibrating electrode plate 13 and a fixed electrode plate 14 that protrude from the inner surfaces of the through holes 10b and 11b. The fixed electrode plate 14 is thick with respect to the vibrating electrode plate 13 through a small gap. It is arranged to overlap in the vertical direction. The vibration electrode plate 13 and the fixed electrode plate 14 are disposed between the silicon substrate 10 and the multilayer wiring board 11.

このコンデンサユニット１２では、多層配線板１１の表面５ｂ側から貫通孔１１ｂに入射した音や圧力変化に基づいて振動電極板１３が振動した際に、この振動に基づく振動電極板１３と固定電極板１４との間隙の変化を、振動電極板１３と固定電極板１４との間の静電容量の変化として出力するようになっている。
また、多層配線板１１の表面５ｂには、複数のパッド電極１５が露出して形成されている。これらパッド電極１５は、半導体チップ５に電力を供給する役割や、コンデンサユニット１２から取り出された出力信号を外部に伝達する端子としての機能を有するものである。 In this capacitor unit 12, when the vibrating electrode plate 13 vibrates based on the sound or pressure change incident on the through hole 11b from the surface 5b side of the multilayer wiring board 11, the vibrating electrode plate 13 and the fixed electrode plate based on this vibration 14 is output as a change in capacitance between the vibrating electrode plate 13 and the fixed electrode plate 14.
A plurality of pad electrodes 15 are exposed on the surface 5 b of the multilayer wiring board 11. These pad electrodes 15 have a function of supplying electric power to the semiconductor chip 5 and a function as a terminal for transmitting an output signal extracted from the capacitor unit 12 to the outside.

図１に示すように、蓋体フレーム７は、耐熱性を有する熱硬化性樹脂から形成されており、半導体チップ５を覆うように回路基板３の表面３ａに配される蓋体部１７と、蓋体部１７から一体的に突出する筒状の突出部１９とを備えている。
蓋体部１７は、回路基板３の表面３ａから厚さ方向に離間した位置に配される略板状の上端壁部（上端部）２１と、上端壁部２１の周縁から回路基板３の表面３ａに向けて突出する側壁部２３とを備えている。すなわち、蓋体部１７は、これら上端壁部２１及び側壁部２３により側壁部２３の先端部２３ａ側に開口する略凹状に形成されている。そして、側壁部２３の先端部２３ａを半導体チップ５の周縁に位置する回路基板３の表面３ａに配した状態においては、回路基板３の表面３ａと、上端壁部２１及び側壁部２３の内面２１ａ，２３ｂとにより中空の空洞部２５が画定される。なお、この状態においては、上端壁部２１が、蓋体部１７のうち回路基板３の表面３ａから最も離間して位置しており、また、上端壁部２１及び側壁部２３の内面２１ａ，２３ｂが、半導体チップ５に触れないように位置している。 As shown in FIG. 1, the lid frame 7 is made of a thermosetting resin having heat resistance, and a lid portion 17 disposed on the surface 3 a of the circuit board 3 so as to cover the semiconductor chip 5; A cylindrical projecting portion 19 that integrally projects from the lid body portion 17 is provided.
The lid portion 17 includes a substantially plate-like upper end wall portion (upper end portion) 21 disposed at a position spaced apart from the surface 3 a of the circuit board 3 in the thickness direction, and the surface of the circuit board 3 from the periphery of the upper end wall portion 21. And a side wall portion 23 projecting toward 3a. That is, the lid portion 17 is formed in a substantially concave shape that opens to the distal end portion 23 a side of the side wall portion 23 by the upper end wall portion 21 and the side wall portion 23. In the state in which the tip 23 a of the side wall 23 is arranged on the surface 3 a of the circuit board 3 positioned at the periphery of the semiconductor chip 5, the surface 3 a of the circuit board 3, the upper end wall 21, and the inner surface 21 a of the side wall 23. , 23b define a hollow cavity 25. In this state, the upper end wall portion 21 is located farthest from the surface 3 a of the circuit board 3 in the lid portion 17, and the inner surfaces 21 a and 23 b of the upper end wall portion 21 and the side wall portion 23. However, it is located so as not to touch the semiconductor chip 5.

筒状の突出部１９は、上端壁部２１の中央部分から突出しており、上端壁部２１よりも回路基板３の表面３ａからさらに離間する方向に延びている。この突出部１９は、空洞部２５を樹脂モールド部９の外方に開口させる役割を果たしており、この突出部１９の挿通孔１９ａを介して半導体チップ５の表面５ｂが外方に露出している。
また、突出部１９は、回路基板３の表面３ａや上端壁部２１の外面２１ｂに対して直立して延びており、蓋体部１７に対して弾性変形可能となっている。すなわち、突出部１９は、蓋体部１７の上端壁部２１との連結部分に形成された易変形部２６を弾性変形させることにより、回路基板３の表面３ａの直交方向に弾性的に移動させることができる。 The cylindrical protruding portion 19 protrudes from the central portion of the upper end wall portion 21 and extends in a direction further away from the surface 3 a of the circuit board 3 than the upper end wall portion 21. The protruding portion 19 plays a role of opening the hollow portion 25 to the outside of the resin mold portion 9, and the surface 5 b of the semiconductor chip 5 is exposed to the outside through the insertion hole 19 a of the protruding portion 19. .
Further, the protruding portion 19 extends upright with respect to the surface 3 a of the circuit board 3 and the outer surface 21 b of the upper end wall portion 21, and can be elastically deformed with respect to the lid portion 17. That is, the protrusion 19 is elastically moved in the direction orthogonal to the surface 3 a of the circuit board 3 by elastically deforming the easily deformable portion 26 formed at the connection portion with the upper end wall portion 21 of the lid body portion 17. be able to.

また、この蓋体フレーム７には、空洞部２５に対向する上端壁部２１及び側壁部２３の内面２１ａ，２３ｂに形成された薄膜状のシールド部２７が設けられている。このシールド部２７は、銅や銀等の導電性を有する導電性ペーストを上端壁部２１及び側壁部２３の内面２１ａ，２３ｂ、並びに、突出部１９の挿通孔１９ａの内面にわたって塗布若しくは吹付をしてなる。すなわち、蓋体部１７及び突出部１９は、このシールド部２７によって導電性を有することになる。また、シールド部２７は、蓋体部１７の側壁部２３の先端部２３ａまで延びて形成されており、蓋体フレーム７を配した状態において、回路基板３の表面３ａ上に接することになり、空洞部２５はこのシールド部２７によって覆われることになる。
また、この蓋体フレーム７には、上端壁部２１の周縁から上端壁部２１の長手方向に一体的に延びる一対の連結部２９が形成されている。 In addition, the lid frame 7 is provided with a thin-film shield portion 27 formed on the inner surfaces 21 a and 23 b of the upper end wall portion 21 and the side wall portion 23 facing the cavity portion 25. This shield part 27 applies or sprays conductive paste such as copper or silver over the inner surfaces 21a and 23b of the upper end wall part 21 and the side wall part 23 and the inner surface of the insertion hole 19a of the protruding part 19. It becomes. That is, the lid portion 17 and the protruding portion 19 have conductivity by the shield portion 27. Further, the shield part 27 is formed to extend to the tip part 23a of the side wall part 23 of the lid part 17, and comes into contact with the surface 3a of the circuit board 3 in a state where the lid frame 7 is arranged. The hollow portion 25 is covered with the shield portion 27.
Further, the lid frame 7 is formed with a pair of connecting portions 29 extending integrally from the peripheral edge of the upper end wall portion 21 in the longitudinal direction of the upper end wall portion 21.

回路基板３には、略板状に形成されており、表面３ａに配された複数のパッド電極３１と、回路基板３の厚さ方向の他端側に位置する裏面３ｂに配された複数の半田ボール（電極部）３３と、回路基板３の内部に配され、複数のパッド電極３１及び半田ボール３３を個々に電気的に接続する配線部３５とが設けられている。この配線部３５は、例えば銅箔から形成されている。
パッド電極３１は、半導体チップ５のパッド電極１５とワイヤー３７により電気的に接続するものであり、半導体チップ５の配置領域の周囲に配されると共に空洞部２５に露出している。このパッド電極３１は、例えば、銅箔に厚さ３〜５μｍのニッケル（Ｎｉ）及び厚さ０．５μｍの金（Ａｕ）のめっきを施したものからなる。
半田ボール３３は、略球体状に形成されており、回路基板３の裏面３ｂから突出している。 The circuit board 3 is formed in a substantially plate shape, and a plurality of pad electrodes 31 disposed on the front surface 3 a and a plurality of back electrodes 3 b disposed on the other end side in the thickness direction of the circuit board 3. A solder ball (electrode part) 33 and a wiring part 35 disposed inside the circuit board 3 and electrically connecting the plurality of pad electrodes 31 and the solder ball 33 are provided. The wiring part 35 is made of, for example, copper foil.
The pad electrode 31 is electrically connected to the pad electrode 15 of the semiconductor chip 5 by a wire 37, and is disposed around the arrangement area of the semiconductor chip 5 and exposed to the cavity 25. The pad electrode 31 is made of, for example, a copper foil plated with nickel (Ni) having a thickness of 3 to 5 μm and gold (Au) having a thickness of 0.5 μm.
The solder ball 33 is formed in a substantially spherical shape and protrudes from the back surface 3 b of the circuit board 3.

また、回路基板３の表面３ａには、導電性を有する薄膜状のシールド部材３９が設けられている。このシールド部材３９は、回路基板３の表面３ａのうち、空洞部２５と対向する領域、半導体チップ５の配置領域、及び蓋体部１７の側壁部２３の先端部２３ａを配する領域にわたって形成されている。すなわち、蓋体フレーム７を回路基板３の表面３ａに配した状態においては、シールド部材３９が蓋体フレーム７のシールド部２７に接触するようになっている。したがって、シールド部材３９は、蓋体フレーム７のシールド部２７と共に半導体チップ５を含んで空洞部２５を囲むように構成することになる。   Further, a conductive thin film shield member 39 is provided on the surface 3 a of the circuit board 3. This shield member 39 is formed over the surface 3 a of the circuit board 3 over the region facing the cavity 25, the region where the semiconductor chip 5 is disposed, and the region where the tip 23 a of the side wall 23 of the lid portion 17 is disposed. ing. That is, in a state where the lid frame 7 is arranged on the surface 3 a of the circuit board 3, the shield member 39 comes into contact with the shield portion 27 of the lid frame 7. Therefore, the shield member 39 includes the semiconductor chip 5 together with the shield part 27 of the lid frame 7 so as to surround the cavity part 25.

なお、以上のことから前述した半導体チップ５は、このシールド部材３９を介して回路基板３の表面３ａに固定され、また、蓋体フレーム７の側壁部２３の先端部２３ａも、このシールド部材３９を介して回路基板３の表面３ａに配されることになる。ただし、このシールド部材３９には、回路基板３のパッド電極３１が空洞部２５に露出するように、この各パッド電極３１を避ける孔３９ａが形成されており、シールド部材３９とパッド電極３１とは電気的に絶縁されている。   From the above, the semiconductor chip 5 described above is fixed to the surface 3a of the circuit board 3 via the shield member 39, and the tip end portion 23a of the side wall portion 23 of the lid frame 7 is also fixed to the shield member 39. It is arranged on the surface 3a of the circuit board 3 via However, the shield member 39 is formed with holes 39a that avoid the pad electrodes 31 so that the pad electrodes 31 of the circuit board 3 are exposed to the cavity 25. It is electrically insulated.

樹脂モールド部９は、回路基板３の表面３ａ、及び、内面２１ａ，２３ｂと反対側に位置する蓋体部１７の外面２１ｂ，２３ｃに接すると共に蓋体フレーム７の突出部１９及び連結部２９を包み込んでおり、回路基板３及び蓋体フレーム７を一体的に固定している。
なお、蓋体部１７から突出する突出部１９の開口端１９ｂ、及び、連結部２９の先端部２９ａは、回路基板３の表面３ａと同方向を向く樹脂モールド部９の表面９ａ、及び、この表面９ａに隣接する側面９ｂからそれぞれ外方に露出している。 The resin mold portion 9 is in contact with the surface 3a of the circuit board 3 and the outer surfaces 21b and 23c of the lid body portion 17 located on the opposite side of the inner surfaces 21a and 23b, and the projection 19 and the connecting portion 29 of the lid frame 7 are connected. The circuit board 3 and the lid frame 7 are integrally fixed.
The opening end 19b of the protruding portion 19 protruding from the lid portion 17 and the tip end portion 29a of the connecting portion 29 are the surface 9a of the resin mold portion 9 facing the same direction as the surface 3a of the circuit board 3, and this Each is exposed outward from the side surface 9b adjacent to the surface 9a.

すなわち、この樹脂モールド部９は、蓋体部１７によって形成される中空の空洞部２５を介して半導体チップ５を覆うように構成されている。なお、図１において、樹脂モールド部９は、突出部１９や連結部２９によって分割して形成されているように図示されているが、実際には、これら突出部１９や連結部２９を１つの樹脂モールド部９により包み込んでおり、樹脂モールド部９は一体的に形成されている。   That is, the resin mold part 9 is configured to cover the semiconductor chip 5 through the hollow cavity part 25 formed by the lid part 17. In FIG. 1, the resin mold portion 9 is illustrated as being divided by the protruding portion 19 and the connecting portion 29, but actually, the protruding portion 19 and the connecting portion 29 are combined into one piece. The resin mold portion 9 is wrapped around, and the resin mold portion 9 is integrally formed.

次に、以上のように構成された半導体装置１の製造方法について説明する。
なお、この製造方法においては、予め、半導体装置１を構成するための複数のパッド電極３１、配線部３５及びシールド部材３９からなるユニットを複数形成した１枚の回路基板３を用意しておく。
そして、各シールド部材３９を介して回路基板３の表面３ａに半導体チップ５をそれぞれ接着する。この半導体チップ５の接着は、銀ペーストを介して半導体チップ５を回路基板３の表面３ａに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板３や半導体チップ５の表面３ａ，５ｂ、特に、パッド電極１５，３１に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー３７を配して半導体チップ５及び回路基板３のパッド電極１５，３１を相互に電気接続する。 Next, a method for manufacturing the semiconductor device 1 configured as described above will be described.
In this manufacturing method, a single circuit board 3 on which a plurality of units each including a plurality of pad electrodes 31, a wiring portion 35, and a shield member 39 for forming the semiconductor device 1 are formed is prepared in advance.
Then, the semiconductor chip 5 is bonded to the surface 3 a of the circuit board 3 through the shield members 39. The bonding of the semiconductor chip 5 is performed by placing the semiconductor chip 5 on the surface 3a of the circuit board 3 via a silver paste and curing the silver paste. After completion of the adhesion, plasma cleaning is performed to remove dirt adhering to the surfaces 3a and 5b of the circuit board 3 and the semiconductor chip 5, particularly the pad electrodes 15 and 31. Thereafter, the wire 37 is arranged by wire bonding to electrically connect the semiconductor chip 5 and the pad electrodes 15 and 31 of the circuit board 3 to each other.

その後、図３に示すように、連結部２９によって一体的に連結された複数の蓋体フレーム７を用意する（フレーム準備工程）。このフレーム準備工程では、耐熱性を有する熱硬化樹脂を用いてインジェクション成形法により相互に連結された複数の蓋体フレーム７を形成する。
次いで、各蓋体部１７により各半導体チップ５を覆うように複数の蓋体フレーム７を回路基板３の表面３ａに重ねて配する（フレーム配置工程）。ここで、各連結部２９は、各蓋体フレーム７が各半導体チップ５を覆う所定位置に配されるように設定されているため、複数の半導体チップ５に対する各蓋体フレーム７の位置決めを容易に行うことができる。 Thereafter, as shown in FIG. 3, a plurality of lid frames 7 that are integrally connected by the connecting portion 29 are prepared (frame preparation step). In this frame preparation process, a plurality of lid frames 7 connected to each other by an injection molding method using a thermosetting resin having heat resistance is formed.
Next, a plurality of lid frames 7 are arranged on the surface 3a of the circuit board 3 so as to cover each semiconductor chip 5 with each lid portion 17 (frame placement step). Here, since each connecting portion 29 is set so that each lid frame 7 is arranged at a predetermined position covering each semiconductor chip 5, positioning of each lid frame 7 with respect to a plurality of semiconductor chips 5 is easy. Can be done.

そして、回路基板３の裏面３ｂ側に平坦面Ｅ１を有する金型Ｅを配すると共に。回路基板３の表面３ａ側には、表面Ｆ１から窪んだ凹部Ｆ２を有する金型（一方の金型）Ｆを対向して配する。すなわち、これら一対の金型Ｅ，Ｆは、回路基板３をその厚さ方向から挟み込むように構成されている。
また、これら一対の金型Ｅ，Ｆを配置すると同時に、回路基板３及び蓋体フレーム７と金型Ｆとの間には、樹脂モールド部を形成する樹脂と金型Ｆとの離型性を良好とする薄膜状のシートＳを配しておく（シート配設工程）。このシートＳは、弾性変形可能となっており、例えばフッ素樹脂から形成されている。 And while arrange | positioning the metal mold | die E which has the flat surface E1 in the back surface 3b side of the circuit board 3, it arrange | positions. On the surface 3a side of the circuit board 3, a mold (one mold) F having a concave portion F2 recessed from the surface F1 is disposed to face the circuit board 3. That is, the pair of molds E and F is configured to sandwich the circuit board 3 from the thickness direction.
Further, at the same time when the pair of molds E and F are arranged, the resin F and the mold F that form the resin mold portion are provided between the circuit board 3 and the lid frame 7 and the mold F. A thin film sheet S to be good is disposed (sheet disposing step). The sheet S is elastically deformable, and is made of, for example, a fluororesin.

その後、金型Ｆを金型Ｅに近づける方向に移動させ、図４に示すように、これら一対の金型Ｅ，Ｆの平坦面Ｅ１及び表面Ｆ１により回路基板３を挟み込むと共に、金型Ｆの凹部Ｆ２の底面Ｆ３により突出部１９の開口端１９ｂを塞ぐように突出部１９を回路基板３に向けて押圧する（押圧工程）。この押圧工程の際には、予めシートＳを金型Ｆの底面Ｆ３に真空吸着（矢印ａ）させておく。
したがって、この押圧工程を行った状態においては、回路基板３の裏面３ｂが金型Ｅの平坦面Ｅ１に接触すると共に、回路基板３の表面３ａがシートＳを介して金型Ｆの表面Ｆ１に接触することになる。また、蓋体フレーム７の突出部１９の開口端１９ｂがシートＳを介して金型Ｆの底面Ｆ３に当接する。この当接の際には、突出部１９の開口端１９ｂがシートＳに押し付けられるため、シートＳが弾性変形する。さらに、突出部１９は、蓋体部１７から回路基板３に対してさらに離間する方向に延びているため、金型Ｆと蓋体部１７との間には隙間が形成されることになる。 Thereafter, the mold F is moved in a direction approaching the mold E, and the circuit board 3 is sandwiched between the flat surface E1 and the surface F1 of the pair of molds E and F as shown in FIG. The protruding portion 19 is pressed toward the circuit board 3 so as to close the opening end 19b of the protruding portion 19 by the bottom surface F3 of the recessed portion F2 (pressing step). In the pressing step, the sheet S is vacuum-adsorbed (arrow a) to the bottom surface F3 of the mold F in advance.
Therefore, in the state where this pressing step is performed, the back surface 3b of the circuit board 3 contacts the flat surface E1 of the mold E, and the surface 3a of the circuit board 3 contacts the surface F1 of the mold F via the sheet S. Will be in contact. Further, the opening end 19 b of the protrusion 19 of the lid frame 7 contacts the bottom surface F <b> 3 of the mold F via the sheet S. At the time of this contact, since the opening end 19b of the protrusion 19 is pressed against the sheet S, the sheet S is elastically deformed. Furthermore, since the protrusion 19 extends in a direction further away from the circuit board 3 from the lid body 17, a gap is formed between the mold F and the lid body 17.

この押圧工程においては、突出部１９を介して回路基板３に接する蓋体部１７の先端部２３ａが回路基板３に押し付けられるため、蓋体部１７の先端部２３ａと回路基板３との隙間を塞ぐことができる。
また、この押圧工程においては、突出部１９が蓋体部１７に対して弾性変形する。すなわち、突出部１９の弾性力によって蓋体部１７の先端部２３ａが回路基板３に適度な力で押さえつけられることになるため、蓋体部１７の先端部２３ａと回路基板３との隙間を確実に塞ぐことができる。
さらに、突出部１９の開口端１９ｂも突出部１９の弾性力によって金型Ｆに適度な力で押さえつけられ、かつ、金型Ｆの底面Ｆ３と突出部１９の開口端１９ｂとの間に配されたシートＳが弾性変形するため、突出部１９の開口端１９ｂと金型Ｆの底面Ｆ３との隙間も確実に塞ぐことができる。以上のことから、空洞部２５が外方に対して密閉されることになる。 In this pressing step, the tip end portion 23a of the lid body portion 17 that contacts the circuit board 3 is pressed against the circuit board 3 through the protruding portion 19, so that the gap between the tip end portion 23a of the lid body portion 17 and the circuit board 3 is reduced. Can be closed.
Further, in this pressing step, the protruding portion 19 is elastically deformed with respect to the lid portion 17. In other words, since the distal end portion 23a of the lid body portion 17 is pressed against the circuit board 3 with an appropriate force by the elastic force of the protruding portion 19, a gap between the distal end portion 23a of the lid body portion 17 and the circuit board 3 is surely secured. Can be blocked.
Further, the opening end 19b of the protruding portion 19 is also pressed against the mold F with an appropriate force by the elastic force of the protruding portion 19, and is disposed between the bottom surface F3 of the mold F and the opening end 19b of the protruding portion 19. Since the sheet S is elastically deformed, the gap between the opening end 19b of the protruding portion 19 and the bottom surface F3 of the mold F can be reliably closed. From the above, the cavity 25 is sealed from the outside.

また、この押圧工程においては、一対の金型Ｅ，Ｆで蓋体フレーム７を回路基板３に押さえつけているため、蓋体フレーム７と回路基板３との相対的な位置が固定されることになる。
さらに、この押圧工程においては、突出部１９が蓋体部１７に対して弾性変形する。すなわち、金型Ｆにより蓋体部１７を回路基板３に押さえつける力を突出部１９の弾性変形によって吸収できる。このため、金型Ｆにより蓋体フレーム７を回路基板３に押さえつける力が、突出部１９の弾性変形により蓋体部１７に余剰に伝達されることを防いで蓋体部１７が変形することを防止できる。 In this pressing step, since the lid frame 7 is pressed against the circuit board 3 by the pair of molds E and F, the relative position between the lid frame 7 and the circuit board 3 is fixed. Become.
Further, in this pressing step, the protruding portion 19 is elastically deformed with respect to the lid portion 17. That is, the force for pressing the lid portion 17 against the circuit board 3 by the mold F can be absorbed by the elastic deformation of the protruding portion 19. For this reason, it is prevented that the force which presses the lid body frame 7 against the circuit board 3 by the mold F is excessively transmitted to the lid body portion 17 due to the elastic deformation of the projecting portion 19, and the lid body portion 17 is deformed. Can be prevented.

なお、押圧工程において突出部１９の開口端１９ｂがシートＳに当接することを考慮すると、突出部１９の開口端１９ｂの形状は丸みを帯びた形状とすることが好ましい。すなわち、上記のように突出部１９の開口端１９ｂを構成することにより、突出部１９の開口端１９ｂがシートＳに食い込んで、シートＳに切欠が形成されること防ぎ、この切欠に基づくシートＳの損傷を防止することができる。丸みを帯びた形状の開口端１９ｂの形成は、例えば、フレーム準備工程において行えばよい。   In consideration of the fact that the opening end 19b of the protruding portion 19 abuts on the sheet S in the pressing step, the shape of the opening end 19b of the protruding portion 19 is preferably rounded. That is, by configuring the opening end 19b of the protruding portion 19 as described above, the opening end 19b of the protruding portion 19 bites into the sheet S, thereby preventing the sheet S from forming a notch, and the sheet S based on this notch. Can prevent damage. The rounded opening end 19b may be formed, for example, in the frame preparation process.

その後、金型Ｆの底面Ｆ３により突出部１９を押圧した状態で、金型Ｆの凹部Ｆ２、回路基板３、複数の蓋体部１７及び突出部１９により形成される１つの間隙に、エポキシ樹脂等の熱硬化樹脂を溶融した状態で注入し、回路基板３及び複数の蓋体フレーム７を一体的に固定する樹脂モールド部９を形成する（モールド工程）。なお、前述の間隙とは、樹脂モールド部９を形成するための樹脂形成空間を示している。また、この樹脂モールド部９は、１つの大きな樹脂形成空間の端部から順次溶融樹脂を注入するトランスファー成形法により形成される。   Thereafter, in a state where the protruding portion 19 is pressed by the bottom surface F3 of the mold F, an epoxy resin is formed in one gap formed by the concave portion F2, the circuit board 3, the plurality of lid portions 17 and the protruding portion 19 of the mold F. A resin mold portion 9 for integrally fixing the circuit board 3 and the plurality of lid frames 7 is formed by injecting a thermosetting resin such as a molten resin (molding process). The above-described gap indicates a resin forming space for forming the resin mold portion 9. The resin mold portion 9 is formed by a transfer molding method in which molten resin is sequentially injected from an end portion of one large resin formation space.

このモールド工程においては、蓋体部１７の先端部２３ａと回路基板３との隙間が突出部１９の押圧力により塞がれ、また、金型Ｆと突出部１９の開口端１９ｂとの隙間が突出部１９の押圧力及びシートＳの弾性変形により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部２５に流入することを防止できる。また、このモールド工程においては、蓋体フレーム７と回路基板３との相対的な位置が既に固定されているため、樹脂形成空間に注入される溶融樹脂によって蓋体フレーム７が回路基板３に対して動くことを防止できる。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図５に示すように、樹脂モールド部９が形成されることになる。 In this molding step, the gap between the tip portion 23a of the lid portion 17 and the circuit board 3 is closed by the pressing force of the protruding portion 19, and the gap between the mold F and the opening end 19b of the protruding portion 19 is closed. Since it is blocked by the pressing force of the protrusion 19 and the elastic deformation of the sheet S, the molten resin injected into the resin forming space can be prevented from flowing into the cavity 25. In this molding process, since the relative position of the lid frame 7 and the circuit board 3 is already fixed, the lid frame 7 is fixed to the circuit board 3 by the molten resin injected into the resin forming space. Can be prevented from moving.
In this molding step, the resin molding portion 9 is formed as shown in FIG. 5 by filling the resin forming space with the molten resin and then curing the resin by heating.

このモールド工程の後には、樹脂モールド部９の表面９ａの全体にシート状のダイシングテープ（目隠しシール）Ｄを貼付し、このダイシングテープＤにより突出部１９の開口端１９ｂを塞ぐ（シール貼付工程）。その後、ブレードＢにより個々の半導体装置１に切り分けるダイシング工程を行う。この際、樹脂モールド部９、回路基板３及び連結部２９は切断するが、ダイシングテープＤは切断しない。このダイシングテープＤの切断は、ダイシング工程の終了後に行われる。   After this molding step, a sheet-like dicing tape (blindfold seal) D is applied to the entire surface 9a of the resin mold portion 9, and the opening end 19b of the protruding portion 19 is closed by this dicing tape D (seal application step). . Thereafter, a dicing process for dividing each semiconductor device 1 by the blade B is performed. At this time, the resin mold part 9, the circuit board 3, and the connecting part 29 are cut, but the dicing tape D is not cut. The cutting of the dicing tape D is performed after the dicing process is completed.

最後に、回路基板３の裏面３ｂに露出する配線部３５に半田ボール３３（図１）を取り付けることで、半導体装置１の製造が終了する。なお、ダイシングテープＤは、携帯電話機やパーソナルコンピュータ等の各種電子機器の実装基板への半導体装置１の搭載が完了するまで貼付しておく。
半導体装置１を実装基板に搭載する場合には、回路基板３の裏面３ｂを実装基板の表面に対向させ、半田ボール３３を実装基板の表面に形成されたランド部に配する。そして、半田ボール３３を加熱しながら半導体装置１を実装基板の表面に押し付けることにより、半田ボール３３がランド部に固定されると共に電気的に接続される。 Finally, the solder ball 33 (FIG. 1) is attached to the wiring portion 35 exposed on the back surface 3b of the circuit board 3 to complete the manufacture of the semiconductor device 1. The dicing tape D is affixed until the mounting of the semiconductor device 1 on the mounting substrate of various electronic devices such as a mobile phone and a personal computer is completed.
When the semiconductor device 1 is mounted on a mounting board, the back surface 3b of the circuit board 3 is opposed to the surface of the mounting board, and the solder balls 33 are disposed on land portions formed on the surface of the mounting board. Then, by pressing the semiconductor device 1 against the surface of the mounting substrate while heating the solder ball 33, the solder ball 33 is fixed to the land portion and electrically connected.

上記の半導体装置１、半導体装置１の製造方法及びこれに使用する蓋体フレーム７によれば、一対の金型Ｅ，Ｆにより回路基板３及び蓋体フレーム７を挟み込むだけで、樹脂モールド部９を形成する際に溶融樹脂が空洞部２５に流入することを防止できると共に、蓋体フレーム７が回路基板３に対して動くことを防止できる。したがって、半導体チップ５を覆う蓋体フレーム７を回路基板３に固定する工程や、回路基板３に貫通孔を形成する工程が不要となり、空洞部２５に配された半導体チップ５を外方空間に連通させた半導体装置１の製造コスト削減、及び、製造効率の向上を図ることができる。   According to the semiconductor device 1, the method for manufacturing the semiconductor device 1, and the lid frame 7 used for the semiconductor device 1, the resin mold portion 9 can be obtained simply by sandwiching the circuit board 3 and the lid frame 7 with a pair of molds E and F. It is possible to prevent the molten resin from flowing into the cavity 25 when forming the cover frame and to prevent the lid frame 7 from moving with respect to the circuit board 3. Therefore, the process of fixing the lid frame 7 covering the semiconductor chip 5 to the circuit board 3 and the process of forming a through hole in the circuit board 3 are not required, and the semiconductor chip 5 disposed in the cavity 25 is placed in the outer space. It is possible to reduce the manufacturing cost of the connected semiconductor device 1 and improve the manufacturing efficiency.

また、導電性を有する蓋体フレーム７のシールド部２７及び回路基板３のシールド部材３９が半導体チップ５を取り囲むため、半導体装置１の外方側において発生した電気的なノイズが、回路基板３及び樹脂モールド部９に侵入しても、蓋体フレーム７及びシールド部材３９においてノイズが空洞部２５や挿通孔１９ａ内に侵入すること防ぐ。したがって、このノイズが半導体チップ５に到達することを確実に防止して、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。   In addition, since the shield part 27 of the conductive lid frame 7 and the shield member 39 of the circuit board 3 surround the semiconductor chip 5, electrical noise generated on the outer side of the semiconductor device 1 is caused by the circuit board 3 and Even if it penetrates into the resin mold part 9, it prevents the noise from entering the hollow part 25 and the insertion hole 19a in the lid frame 7 and the shield member 39. Therefore, it is possible to reliably prevent this noise from reaching the semiconductor chip 5 and to reliably prevent malfunction of the semiconductor chip 5 based on the noise.

さらに、押圧工程において凹部Ｆ２を有する金型Ｆにより蓋体フレーム７を回路基板３に押さえつける力が、突出部１９の弾性変形により蓋体部１７に余剰に伝達されることを防いで蓋体部１７が変形することを防止するため、蓋体部１７の変形に基づく空洞部２５のばらつきを抑えることができる。
また、この突出部１９の弾性力によって蓋体部１７の先端部２３ａが回路基板３に適度な力で押さえつけられるため、蓋体部１７の先端部２３ａと回路基板３との隙間を確実に塞ぐことができる。さらに、突出部１９の開口端１９ｂも突出部１９の弾性力によって金型Ｆに適度な力で押さえつけられ、かつ、金型Ｆの底面Ｆ３と突出部１９の開口端１９ｂとの間に配されたシートＳが弾性変形するため、突出部１９の開口端１９ｂと金型Ｆの底面Ｆ３との隙間も確実に塞ぐことができる。 Further, in the pressing step, the force that presses the lid frame 7 against the circuit board 3 by the mold F having the concave portion F2 is prevented from being excessively transmitted to the lid portion 17 due to the elastic deformation of the protruding portion 19, and the lid portion. In order to prevent 17 from being deformed, variations in the cavity 25 due to the deformation of the lid portion 17 can be suppressed.
In addition, since the distal end portion 23a of the lid body portion 17 is pressed against the circuit board 3 with an appropriate force by the elastic force of the protruding portion 19, the gap between the distal end portion 23a of the lid body portion 17 and the circuit board 3 is surely closed. be able to. Further, the opening end 19b of the protruding portion 19 is also pressed against the mold F with an appropriate force by the elastic force of the protruding portion 19, and is disposed between the bottom surface F3 of the mold F and the opening end 19b of the protruding portion 19. Since the sheet S is elastically deformed, the gap between the opening end 19b of the protruding portion 19 and the bottom surface F3 of the mold F can be reliably closed.

さらに、半導体装置１は、実装基板に対向する回路基板３の裏面３ｂ側のみに半田ボール３３を配した所謂表面実装型の構成となっているため、実装基板における半導体装置１の実装領域は回路基板３の裏面３ｂの面積のみとなる。したがって、実装基板に対する半導体装置１の搭載領域を小さくすることができ、実装基板の小型化を図ることができる。
また、複数の半導体装置１を製造する際には、複数の蓋体フレーム７を連結部２９により連結しておくことにより、回路基板３に配された各半導体チップ５に対する各蓋体フレーム７の位置決めを容易に行うことができる。また、複数の半導体装置１を同時かつ容易に製造することができ、半導体装置１の製造効率の向上を図ることができる。 Further, since the semiconductor device 1 has a so-called surface mount type configuration in which the solder balls 33 are arranged only on the back surface 3b side of the circuit board 3 facing the mounting board, the mounting area of the semiconductor device 1 on the mounting board is a circuit. Only the area of the back surface 3b of the substrate 3 is provided. Therefore, the mounting area of the semiconductor device 1 with respect to the mounting substrate can be reduced, and the mounting substrate can be reduced in size.
Further, when manufacturing the plurality of semiconductor devices 1, the plurality of lid frames 7 are connected by the connecting portions 29, so that the lid frames 7 for the respective semiconductor chips 5 arranged on the circuit board 3 are connected. Positioning can be performed easily. In addition, a plurality of semiconductor devices 1 can be manufactured simultaneously and easily, and the manufacturing efficiency of the semiconductor device 1 can be improved.

さらに、押圧工程において、蓋体フレーム７の突出部１９は、シートＳを介して金型Ｆの底面Ｆ３に当接するため、突出部１９の当接によって金型Ｆに傷がつくことを防止できる。また、金型Ｆの底面Ｆ３にシートＳを配した状態でモールド工程を行うため、溶融樹脂によって金型Ｆが汚れることも防止できる。
また、モールド工程の終了後から各種電子機器に半導体装置１が搭載されるまでの間は、突出部１９の開口端１９ｂがダイシングテープＤにより塞がれるため、ダイシング工程時や半導体装置１の搬送時や取付時に、開口端１９ｂから空洞部２５内に塵埃や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ５の誤動作を予防することができる。 Further, in the pressing step, the protruding portion 19 of the lid frame 7 contacts the bottom surface F3 of the mold F via the sheet S, so that the mold F can be prevented from being damaged by the contact of the protruding portion 19. . Moreover, since the molding process is performed in a state where the sheet S is arranged on the bottom surface F3 of the mold F, it is possible to prevent the mold F from being contaminated by the molten resin.
In addition, since the opening end 19b of the projecting portion 19 is blocked by the dicing tape D from the end of the molding process to the time when the semiconductor device 1 is mounted on various electronic devices, the semiconductor device 1 is transported during the dicing process. It is possible to prevent dust and moisture from entering the hollow portion 25 from the opening end 19b at the time of mounting or mounting, and prevent malfunction of the semiconductor chip 5 based on these dust and moisture.

なお、上記の実施の形態において、シールド部材３９は、回路基板３の表面３ａに配されるとしたが、これに限ることはなく、少なくとも蓋体部１７と共に半導体チップ５を含んで空洞部２５を囲むように形成されていればよい。すなわち、シールド部材３９は、その一部が回路基板３の内部に配されるとしても構わない。   In the above embodiment, the shield member 39 is disposed on the surface 3a of the circuit board 3. However, the present invention is not limited to this, and the cavity 25 including the semiconductor chip 5 together with at least the lid 17 is included. It suffices if it is formed so as to surround. That is, a part of the shield member 39 may be disposed inside the circuit board 3.

次に、本発明による第２の実施形態について図６を参照して説明する。なお、ここでは、第１の実施形態との相違点のみについて説明し、半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図６に示すように、この実施形態に係る半導体装置５１を構成する回路基板４には、その表面４ａから厚さ方向に窪んで形成された断面視略矩形状の凹部５３が形成されており、この凹部５３の底面５３ａに半導体チップ５が配されている。
また、蓋体フレーム７は、この凹部５３を跨いで配されている、すなわち、蓋体部１７の先端部２３ａが凹部５３の周縁に位置する回路基板４の表面４ａに配されている。この状態においては、回路基板４の凹部５３と、蓋体フレーム７の上端壁部２１及び側壁部２３とにより中空の空洞部５５が画定される。 Next, a second embodiment according to the present invention will be described with reference to FIG. Here, only differences from the first embodiment will be described, the same components as those of the semiconductor device 1 will be denoted by the same reference numerals, and description thereof will be omitted.
As shown in FIG. 6, the circuit board 4 constituting the semiconductor device 51 according to this embodiment is formed with a concave portion 53 having a substantially rectangular shape in cross section, which is formed to be recessed from the surface 4 a in the thickness direction. The semiconductor chip 5 is disposed on the bottom surface 53 a of the recess 53.
Further, the lid frame 7 is disposed across the recess 53, that is, the front end portion 23 a of the lid body portion 17 is disposed on the surface 4 a of the circuit board 4 positioned at the periphery of the recess 53. In this state, a hollow cavity 55 is defined by the concave portion 53 of the circuit board 4 and the upper end wall portion 21 and the side wall portion 23 of the lid frame 7.

凹部５３の底面５３ａには、ワイヤー３７により半導体チップ５のパッド電極１５と電気的に接続する複数のパッド電極５７が配されている。これらパッド電極５７は、配線部３５を介して回路基板４の裏面４ｂに配された複数の半田ボール３３と、電気的に接続されている。
また、この回路基板４には、蓋体フレーム７のシールド部２７と共に半導体チップ５を含んで空洞部５５を囲むシールド部材５９が設けられている。すなわち、シールド部材５９は、凹部５３の底面５３ａに配されると共に、この底面５３ａの周縁から回路基板４の内部を通って、凹部５３の周縁に位置する回路基板４の表面４ａまで延びて露出するように設けられている。したがって、蓋体フレーム７を回路基板４の表面４ａに配した状態においては、シールド部材５９が蓋体フレーム７のシールド部２７に接触するようになっている。 A plurality of pad electrodes 57 that are electrically connected to the pad electrodes 15 of the semiconductor chip 5 by wires 37 are arranged on the bottom surface 53 a of the recess 53. These pad electrodes 57 are electrically connected to the plurality of solder balls 33 disposed on the back surface 4 b of the circuit board 4 through the wiring portion 35.
The circuit board 4 is provided with a shield member 59 including the semiconductor chip 5 and surrounding the cavity 55 together with the shield 27 of the lid frame 7. That is, the shield member 59 is disposed on the bottom surface 53 a of the recess 53 and extends from the periphery of the bottom surface 53 a through the inside of the circuit board 4 to the surface 4 a of the circuit board 4 positioned at the periphery of the recess 53. It is provided to do. Therefore, in a state where the lid frame 7 is disposed on the surface 4 a of the circuit board 4, the shield member 59 comes into contact with the shield portion 27 of the lid frame 7.

なお、以上のことから半導体チップ５は、このシールド部材５９を介して回路基板４の表面４ａに固定され、また、蓋体フレーム７の側壁部２３の先端部２３ａも、このシールド部材５９を介して回路基板４の表面４ａに配されることになる。また、このシールド部材５９には、回路基板４のパッド電極５７が空洞部５５に露出するように、この各パッド電極５７を避ける孔５９ａが形成されており、シールド部材５９とパッド電極５７とは電気的に絶縁されている。
以上のように構成された半導体装置５１は、第１の実施形態と同様の一対の金型Ｅ，Ｆを利用して製造することができる。 From the above, the semiconductor chip 5 is fixed to the surface 4 a of the circuit board 4 through the shield member 59, and the front end portion 23 a of the side wall portion 23 of the lid frame 7 is also interposed through the shield member 59. Thus, it is arranged on the surface 4 a of the circuit board 4. The shield member 59 is formed with a hole 59a that avoids each pad electrode 57 so that the pad electrode 57 of the circuit board 4 is exposed to the cavity 55. The shield member 59 and the pad electrode 57 are It is electrically insulated.
The semiconductor device 51 configured as described above can be manufactured using a pair of molds E and F similar to those in the first embodiment.

上記の半導体装置５１によれば、第１の実施形態と同様の効果を奏する。
また、半導体チップ５と凹部５３の底面５３ａに配されたパッド電極５７とがワイヤー３７により電気接続されるため、ワイヤー３７が凹部５３の外方に突出することを抑制できる。したがって、このワイヤー３７を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー３７が蓋体フレーム７に触れることを防いでワイヤー３７の変形を確実に防止することができる。したがって、半導体装置５１を製造する際に、回路基板４と半導体チップ５との電気的な接続を容易に確保することができる。 According to the semiconductor device 51 described above, the same effects as those of the first embodiment can be obtained.
Further, since the semiconductor chip 5 and the pad electrode 57 disposed on the bottom surface 53 a of the recess 53 are electrically connected by the wire 37, it is possible to suppress the wire 37 from protruding outward of the recess 53. Therefore, when performing a frame arrangement | positioning process and a press process in the state which has arrange | positioned this wire 37, it can prevent that the wire 37 touches the cover body frame 7, and can prevent the deformation | transformation of the wire 37 reliably. Therefore, when the semiconductor device 51 is manufactured, electrical connection between the circuit board 4 and the semiconductor chip 5 can be easily ensured.

なお、上述した第１，第２の実施形態において、突出部１９は、上端壁部２１の中央部分から突出するとしたが、これに限ることはなく、少なくとも上端壁部２１よりも回路基板３，４の表面３ａ，４ａからさらに離間する方向に延び、空洞部２５，５５を樹脂モールド部９の表面９ａから外方に開口させるように構成されていればよい。すなわち、突出部１９は、蓋体部１７の側壁部２３から突出するとしてもよい。この構成であっても、突出部１９を金型Ｆで押圧することができるため、半導体装置１，５１を製造する際に、溶融した樹脂が空洞部２５，５５に流入したり、蓋体フレーム７が回路基板３，４に対して動くことを防止できる。   In the first and second embodiments described above, the protruding portion 19 protrudes from the central portion of the upper end wall portion 21, but is not limited to this, and at least the circuit board 3 than the upper end wall portion 21. 4 may be configured to extend further away from the surfaces 3a, 4a of the four and open the cavity portions 25, 55 outward from the surface 9a of the resin mold portion 9. That is, the protruding portion 19 may protrude from the side wall portion 23 of the lid body portion 17. Even in this configuration, since the protruding portion 19 can be pressed with the mold F, when the semiconductor devices 1 and 51 are manufactured, the molten resin flows into the hollow portions 25 and 55, or the lid frame. 7 can be prevented from moving with respect to the circuit boards 3 and 4.

また、蓋体フレーム７のシールド部２７は、蓋体部１７を構成する上端壁部２１及び側壁部２３の内面２１ａ，２３ｂ、並びに、突出部１９の挿通孔１９ａの内面にわたって導電性ペーストを塗布して形成されるとしたが、これに限ることはなく、少なくとも蓋体部１７を介して空洞部２５，５５内に電気的なノイズが侵入することを防止すればよい。すなわち、シールド部２７は、例えば、上端壁部２１及び側壁部２３の外面、並びに、突出部１９の外周面に導電性ペーストを塗布して形成されるとしてもよいし、導電性ペーストに漬け込んで形成されるとしても構わない。   The shield part 27 of the lid frame 7 is coated with a conductive paste over the inner surfaces 21 a and 23 b of the upper end wall 21 and the side wall part 23 constituting the lid part 17 and the inner surface of the insertion hole 19 a of the protruding part 19. However, the present invention is not limited to this, and electrical noise may be prevented from entering the cavities 25 and 55 through at least the lid 17. That is, for example, the shield part 27 may be formed by applying a conductive paste to the outer surfaces of the upper end wall part 21 and the side wall part 23 and the outer peripheral surface of the protruding part 19, or may be immersed in the conductive paste. It may be formed.

さらに、例えば、導電性を有する樹脂により蓋体フレーム７を形成し、空洞部２５，５５に面する蓋体部１７の内面２１ａ，２３ｂ、及び、突出部１９の挿通孔１９ａの内面に絶縁性の樹脂を塗布するとしても構わないし、また、これら内面２１ａ，２３ｂに前述の絶縁性樹脂及びシールド部２７を重ねて塗布するとしてもよい。
また、蓋体部１７及び突出部１９が導電性を有するように構成されるとしたが、これに限ることはなく、少なくとも空洞部２５，５５を構成する蓋体部１７が導電性を有していればよい。 Furthermore, for example, the lid frame 7 is formed of a conductive resin, and the inner surfaces 21a and 23b of the lid body portion 17 facing the cavities 25 and 55 and the inner surfaces of the insertion holes 19a of the protruding portion 19 are insulative. The above-mentioned insulating resin and the shield part 27 may be applied in an overlapping manner on the inner surfaces 21a and 23b.
In addition, the lid portion 17 and the projecting portion 19 are configured to have conductivity. However, the present invention is not limited to this, and at least the lid portion 17 constituting the cavity portions 25 and 55 has conductivity. It only has to be.

さらに、蓋体フレーム７は、耐熱性を有する熱硬化樹脂からなるとしたが、少なくとも樹脂材料から形成されていればよい。ただし、モールド工程や半導体装置１，５１の実装基板への実装時において、蓋体フレーム７が加熱されても熱変形しない程度の耐熱性を有している樹脂材料であることが好ましい。具体的には、１７０〜１８０℃程度の熱に耐えられるエンジニアプラスチック等の樹脂材料から蓋体フレーム７を形成することが好ましい。   Furthermore, although the lid frame 7 is made of a thermosetting resin having heat resistance, the lid frame 7 may be made of at least a resin material. However, it is preferable that the resin material has heat resistance enough to prevent thermal deformation even when the lid frame 7 is heated during the molding process or when the semiconductor devices 1 and 51 are mounted on the mounting substrate. Specifically, the lid frame 7 is preferably formed from a resin material such as engineer plastic that can withstand heat of about 170 to 180 ° C.

また、空洞部２５，５５内への電気的なノイズの侵入防止を考慮する場合には、蓋体フレーム７を金属等の導電性材料から形成するとしても構わない。この構成の場合には、モールド工程や半導体装置１の実装基板への実装時において、蓋体フレーム７はより高温に耐えることができる。また、導電性材料は樹脂材料と比較して剛性が高いため、モールド工程において蓋体フレーム７の上端壁部２１や側壁部２３が撓んで変形することを防止し、空洞部２５，５５の確保を容易に行うことができる。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム７を形成することに限らず、例えば、半導体チップ５の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム７を形成することが好ましい。 Further, when considering prevention of electrical noise from entering the cavities 25 and 55, the lid frame 7 may be formed of a conductive material such as metal. In the case of this configuration, the lid frame 7 can withstand higher temperatures during the molding process and when the semiconductor device 1 is mounted on the mounting substrate. Further, since the conductive material has higher rigidity than the resin material, the upper end wall portion 21 and the side wall portion 23 of the lid frame 7 are prevented from being bent and deformed in the molding process, and the hollow portions 25 and 55 are secured. Can be easily performed.
Further, the lid frame 7 is not limited to the above-described resin material or conductive material. For example, when the semiconductor chip 5 is particularly prevented from being charged, the lid frame 7 is made of a resin material kneaded with carbon. Is preferably formed.

また、半導体装置１，５１を製造する際には、連結部２９によって連結された複数の蓋体フレーム７を回路基板３，４の表面３ａ，４ａに配するとしたが、連結部２９を有さない個別の蓋体フレーム７を用いるとしても構わない。
さらに、回路基板３，４の裏面３ｂ，４ｂには、配線部３５と電気的に接続された半田ボール３３が設けられるとしたが、これに限ることはなく、少なくとも回路基板３，４の裏面３ｂ，４ｂに実装基板４５と電気的に接続するための電極部が露出していればよい。
すなわち、この電極部は、配線部３５と一体的に形成されるとしても構わないし、配線部３５が回路基板３，４の裏面３ｂ，４ｂから突出するとしてもよい。 Further, when the semiconductor devices 1 and 51 are manufactured, the plurality of lid frames 7 connected by the connecting portion 29 are arranged on the surfaces 3a and 4a of the circuit boards 3 and 4, but the connecting portion 29 is provided. A separate lid frame 7 may be used.
Further, the solder balls 33 electrically connected to the wiring part 35 are provided on the back surfaces 3b and 4b of the circuit boards 3 and 4. However, the present invention is not limited to this, and at least the back surfaces of the circuit boards 3 and 4 are provided. The electrode part for electrically connecting with the mounting board | substrate 45 should just be exposed to 3b, 4b.
That is, this electrode part may be formed integrally with the wiring part 35, or the wiring part 35 may protrude from the back surfaces 3 b and 4 b of the circuit boards 3 and 4.

また、複数の半導体装置１，５１にわたって１枚のダイシングテープＤを貼付するとしたが、これに限ることはなく、例えば、別個の目隠しシールを個々の半導体装置１，５１の樹脂モールド部９の表面９ａに貼付して、突出部１９の開口端１９ｂを塞ぐとしても構わない。
さらに、突出部１９の開口端１９ｂを塞ぐように、ダイシングテープＤ等の目隠しシールを樹脂モールド部９の表面９ａに貼付するとしたが、目隠しシールを貼付しなくても良い。すなわち、例えば、図７に示すように、製造を完了した半導体装置１，５１を搬送する際に、半導体装置１，５１を載置して搬送するための搬送トレイ（載置台）６１の表面６１ａに、樹脂モールド部９の表面９ａを対向配置させるとしてもよい。この構成の場合でも、半導体装置１，５１の搬送時に、開口端１９ｂから空洞部２５，５５内に塵埃や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ５の誤動作を予防することができる。 In addition, the dicing tape D is attached to the plurality of semiconductor devices 1 and 51. However, the present invention is not limited to this. For example, a separate blindfold seal is attached to the surface of the resin mold portion 9 of each of the semiconductor devices 1 and 51. It does not matter even if it sticks to 9a and the opening end 19b of the protrusion part 19 is blocked.
Furthermore, although the blindfold seal such as the dicing tape D is applied to the surface 9a of the resin mold portion 9 so as to close the opening end 19b of the protruding portion 19, the blindfold seal may not be applied. That is, for example, as shown in FIG. 7, when the semiconductor devices 1 and 51 that have been manufactured are transported, the surface 61 a of a transport tray (mounting table) 61 for mounting and transporting the semiconductor devices 1 and 51. In addition, the surface 9a of the resin mold portion 9 may be arranged to face each other. Even in this configuration, when the semiconductor devices 1 and 51 are transported, dust and moisture are prevented from entering the cavities 25 and 55 from the opening end 19b, and malfunction of the semiconductor chip 5 based on these dust and moisture is prevented. Can be prevented.

また、半導体チップ５と回路基板３，４とは、ワイヤー３７により電気接続されるとしたが、これに限ることはなく、少なくとも半導体チップ５と回路基板３，４とが電気接続されていればよい。すなわち、例えば、半導体チップ５及び回路基板３，４のパッド電極１５，３１，５７が相互に対向するように、半導体チップ５を回路基板３，４の表面３ａや凹部５３の底面５３ａに配するとしても構わない。
さらに、半導体チップ５として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。 Further, the semiconductor chip 5 and the circuit boards 3 and 4 are electrically connected by the wire 37, but the present invention is not limited to this, and at least if the semiconductor chip 5 and the circuit boards 3 and 4 are electrically connected. Good. That is, for example, the semiconductor chip 5 is arranged on the surface 3 a of the circuit boards 3, 4 and the bottom surface 53 a of the recess 53 so that the pad electrodes 15, 31, 57 of the circuit board 3, 4 face each other. It does not matter.
Furthermore, although the sound pressure sensor chip is given as an example of the semiconductor chip 5, the present invention is not limited to this, and the semiconductor chip 5 is a pressure sensor chip that measures, for example, the pressure or pressure change in the external space of the semiconductor device 1. It doesn't matter.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

この発明の第１の実施形態に係る半導体装置を示す概略側断面図である。1 is a schematic sectional side view showing a semiconductor device according to a first embodiment of the present invention. 図１の半導体装置において、半導体チップの一例を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing an example of a semiconductor chip in the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing a method for manufacturing the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing a method for manufacturing the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing a method for manufacturing the semiconductor device of FIG. 1. この発明の第２の実施形態に係る半導体装置を示す概略側断面図である。It is a schematic sectional side view which shows the semiconductor device which concerns on 2nd Embodiment of this invention. この発明の実施形態に係る半導体装置を搬送する方法の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the method of conveying the semiconductor device which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１，５１・・・半導体装置、３，４・・・回路基板、５・・・半導体チップ、７・・・蓋体フレーム、９・・・樹脂モールド部、１７・・・蓋体部、１９・・・突出部、１９ｂ・・・開口端、２１・・・上端壁部（上端部）、２５，５５・・・空洞部、３１，５７・・・パッド電極、３３・・・半田ボール（電極部）、３５・・・配線部、３９，５９・・・シールド部材、５３・・・凹部、５３ａ・・・底面、Ｄ・・・ダイシングテープ（目隠しシール）、Ｅ・・・金型、Ｆ・・・金型（一方の金型）、Ｓ・・・シート DESCRIPTION OF SYMBOLS 1,51 ... Semiconductor device, 3, 4 ... Circuit board, 5 ... Semiconductor chip, 7 ... Cover frame, 9 ... Resin mold part, 17 ... Cover part, 19 ... Projection, 19b ... Open end, 21 ... Upper end wall (upper end), 25, 55 ... Cavity, 31, 57 ... Pad electrode, 33 ... Solder ball ( Electrode part), 35 ... wiring part, 39, 59 ... shield member, 53 ... concave part, 53a ... bottom face, D ... dicing tape (blindfold seal), E ... mold, F ... Mold (one mold), S ... Sheet

Claims (5)

回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、
前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出すると共に前記空洞部を外方に開口させる筒状の突出部とを備え、
前記突出部が、前記蓋体部の上端部からさらに前記厚さ方向に延びており、
前記空洞部に対向する前記蓋体部の内面に、導電性のシールド部が形成されていることを特徴とする蓋体フレーム。 A lid frame used for a semiconductor device having a structure in which a semiconductor chip that is overlapped and fixed to one end side in the thickness direction of a circuit board and electrically connected to the circuit board is covered with a resin through a hollow cavity. ,
A lid part that is provided on one end side of the circuit board so as to cover the semiconductor chip and forms the cavity part, and projects from the lid part to the outer side of the cavity part, and the cavity part is outward. A cylindrical protrusion to be opened,
The protruding portion extends further in the thickness direction from the upper end portion of the lid portion,
A lid frame, wherein a conductive shield portion is formed on an inner surface of the lid portion facing the cavity portion. 前記シールド部が、前記突出部の内面にも形成されていることを特徴とする請求項１に記載の蓋体フレーム。   The lid frame according to claim 1, wherein the shield part is also formed on an inner surface of the protruding part. 熱硬化性樹脂によって形成され耐熱性を有することを特徴とする請求項１又は請求項２に記載の蓋体フレーム。   The lid frame according to claim 1 or 2, wherein the lid frame is formed of a thermosetting resin and has heat resistance. 前記シールド部が、導電性材料からなることを特徴とする請求項１から請求項３のいずれか１項に記載の蓋体フレーム。   The lid frame according to any one of claims 1 to 3, wherein the shield part is made of a conductive material. 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームを製造する蓋体フレームの製造方法であって、
耐熱性を有する熱硬化性樹脂を用いてインジェクション成形法により、前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出すると共に前記空洞部を外方に開口させる筒状の突出部とを一体に形成し、
前記空洞部に対向する前記蓋体部の内面に、導電性を有する導電性材料を塗布若しくは吹付して、導電性のシールド部を形成することを特徴とする蓋体フレームの製造方法。 A lid frame is manufactured for use in a semiconductor device having a structure in which a semiconductor chip, which is fixed and overlapped with one end in the thickness direction of a circuit board, is covered with a resin through a hollow cavity. A method of manufacturing a lid frame,
Using a thermosetting resin having heat resistance, a lid body part that forms the cavity together with the circuit board, and projects from the upper end part of the lid body part so as to extend further in the thickness direction by an injection molding method. And integrally formed with a cylindrical protrusion that opens the cavity to the outside,
A method of manufacturing a lid frame, wherein a conductive shield portion is formed by applying or spraying a conductive material having conductivity to an inner surface of the lid portion facing the hollow portion.
JP2007268017A 2007-10-15 2007-10-15 Lid frame and manufacturing method thereof Expired - Fee Related JP4609478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007268017A JP4609478B2 (en) 2007-10-15 2007-10-15 Lid frame and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268017A JP4609478B2 (en) 2007-10-15 2007-10-15 Lid frame and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005138371A Division JP4049167B2 (en) 2005-03-16 2005-05-11 Lid frame, semiconductor device, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008028427A true JP2008028427A (en) 2008-02-07
JP4609478B2 JP4609478B2 (en) 2011-01-12

Family

ID=39118676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268017A Expired - Fee Related JP4609478B2 (en) 2007-10-15 2007-10-15 Lid frame and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4609478B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085471B4 (en) * 2011-10-28 2021-09-16 Robert Bosch Gmbh Arrangement for direct contacting of contact means and associated connection unit for a pressure measuring cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2000031349A (en) * 1998-03-17 2000-01-28 Denso Corp Semiconductor device and manufacture of it
JP2002077346A (en) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd Portable communication terminal
JP2003125495A (en) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd Electret capacitor microphone
JP2004053329A (en) * 2002-07-18 2004-02-19 Hitachi Ltd Semiconductor sensor assembly body and tire monitoring sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (en) * 1996-05-15 1997-11-28 Omron Corp Structure and method for packaging of capacitive pressure sensor
JP2000031349A (en) * 1998-03-17 2000-01-28 Denso Corp Semiconductor device and manufacture of it
JP2002077346A (en) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd Portable communication terminal
JP2003125495A (en) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd Electret capacitor microphone
JP2004053329A (en) * 2002-07-18 2004-02-19 Hitachi Ltd Semiconductor sensor assembly body and tire monitoring sensor

Also Published As

Publication number Publication date
JP4609478B2 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4049160B2 (en) Lid frame, semiconductor device, and manufacturing method thereof
JP6671441B2 (en) Electronic component storage package, multi-cavity wiring board, electronic device and electronic module
JP6496865B2 (en) Electronic component storage package, electronic device and electronic module
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
JP5277755B2 (en) Electronic components
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
JP6400509B2 (en) Manufacturing method of electronic parts
JP4049167B2 (en) Lid frame, semiconductor device, and manufacturing method thereof
JP5458517B2 (en) Electronic components
WO2009113507A1 (en) Semiconductor device, and communication apparatus and electronic apparatus provided with semiconductor device
JP4742706B2 (en) Semiconductor device and manufacturing method thereof
CN109495831B (en) Packaging structure of MEMS microphone and manufacturing method thereof
JP4609478B2 (en) Lid frame and manufacturing method thereof
JP2009164240A (en) Semiconductor device
JP6032171B2 (en) Mold package manufacturing method
JP5346866B2 (en) Magnetic substrate and electronic circuit module
JP3705235B2 (en) Manufacturing method of semiconductor device
JP2000012743A (en) Electronic circuit device and its manufacture
JP6813682B2 (en) Electronic component storage packages, electronic devices and electronic modules
JP2008028428A (en) Lid body frame and manufacturing method therefor
JP2010098227A (en) Method of manufacturing semiconductor device
JP2006295051A (en) Semiconductor device and its manufacturing method
WO2019021766A1 (en) Semiconductor device and method for producing semiconductor device
JP2018060908A (en) Semiconductor device
JP2016012692A (en) Method of forming resin package for electronic component

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees