JP2008028292A - Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display - Google Patents

Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display Download PDF

Info

Publication number
JP2008028292A
JP2008028292A JP2006201664A JP2006201664A JP2008028292A JP 2008028292 A JP2008028292 A JP 2008028292A JP 2006201664 A JP2006201664 A JP 2006201664A JP 2006201664 A JP2006201664 A JP 2006201664A JP 2008028292 A JP2008028292 A JP 2008028292A
Authority
JP
Japan
Prior art keywords
substrate
wiring
lyophilic
ink
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006201664A
Other languages
Japanese (ja)
Inventor
Katsuyuki Moriya
克之 守屋
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006201664A priority Critical patent/JP2008028292A/en
Publication of JP2008028292A publication Critical patent/JP2008028292A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for forming a high versatility wiring capable of precisely making the same including various types of shapes, to provide a method for forming the high reliability wiring utilizing the wiring substrate, and to provide a method for manufacturirng a plasma display. <P>SOLUTION: The substrate for forming the wiring 10 is formed by regularly disposing on the substrate 10A many dotted hydrophilic regions 12 surrounded by a hydrophobic region 11. The hydrophobic region 11 is disposed on the substrate in the form of a grid. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、配線形成用基板、配線の形成方法、及びプラズマディスプレイの製造方法に関する。   The present invention relates to a wiring forming substrate, a wiring forming method, and a plasma display manufacturing method.

配線を形成する方法の一例として、インクジェット法(液滴吐出法)を用い、基板上に塗布した導電性インクを焼成させることで配線を形成することが知られている。このようにインクジェット法による工程は、基板上でインクが濡れ拡がってしまうと微細な配線を形成することが困難となってしまう。そこで、基板全面に導電性インクに対して撥液性を示す撥液処理を施した後、基板上に導電性インクを吐出するようにしている。しかしながら、撥液性を持つ基板上に導電性インクを吐出すると、液滴の液だまり(バルジ)が基板上に生じ、所望の形状に配線を形成することが難しくなってしまう。   As an example of a method for forming a wiring, it is known to form a wiring by firing a conductive ink applied on a substrate using an ink jet method (a droplet discharge method). As described above, in the ink jet process, it becomes difficult to form fine wiring when ink spreads on the substrate. Therefore, after the liquid repellent treatment that exhibits liquid repellency is performed on the entire surface of the substrate, the conductive ink is discharged onto the substrate. However, when conductive ink is ejected onto a substrate having liquid repellency, a pool of droplets (bulge) is generated on the substrate, making it difficult to form a wiring in a desired shape.

そこで、基板表面に有機分子膜を用いて親液部と撥液部とを所定のパターンに形成し、前記親液部のみに選択的に導電性インクを塗布することで、配線を形成する方法がある(例えば、特許文献1参照)。
特開2002−164635号公報
Therefore, a method of forming wiring by forming a lyophilic part and a liquid repellent part in a predetermined pattern using an organic molecular film on the substrate surface, and selectively applying conductive ink only to the lyophilic part. (For example, refer to Patent Document 1).
JP 2002-164635 A

上記方法では、前記親液部及び撥液部は、前記基板上に形成された有機分子膜にマスクを介して紫外線を照射することで所定のパターンに形成される。そのため、前記基板上には、所定のパターンに対応した配線しか形成することができず、別のパターンの配線を形成するには、各パターンに対応する親液部及び撥液部が形成された基板を用意する必要がある。このように、上記方法で用いられる基板(配線形成用基板)は、非常に汎用性に乏しいものであった。   In the above method, the lyophilic part and the liquid repellent part are formed in a predetermined pattern by irradiating the organic molecular film formed on the substrate with ultraviolet rays through a mask. Therefore, only wiring corresponding to a predetermined pattern can be formed on the substrate, and a lyophilic portion and a liquid-repellent portion corresponding to each pattern are formed to form wiring of another pattern. It is necessary to prepare a substrate. As described above, the substrate (wiring forming substrate) used in the above method is very poor in versatility.

本発明は上記事情に鑑みてなされたもので、種々の形状からなる配線を精度良く形成できる汎用性の高い、配線形成用基板を提供することを目的としている。また、前記配線基板を用いて信頼性の高いものを得る、配線の形成方法、プラズマディスプレイの製造方法を提供することを目的としている。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a highly versatile wiring forming substrate capable of accurately forming wirings having various shapes. It is another object of the present invention to provide a method of forming a wiring and a method of manufacturing a plasma display, which can obtain a highly reliable product using the wiring substrate.

本発明の配線形成用基板は、基板上に、撥液領域に囲まれる多数のドット状の親液領域が、規則的に配設されてなることを特徴とする。   The wiring forming substrate of the present invention is characterized in that a large number of dot-like lyophilic regions surrounded by a liquid repellent region are regularly arranged on the substrate.

本発明の配線形成用基板によれば、例えば液滴吐出法により基板上に吐出した導電性機能液が親液領域からはみ出た場合でも、該導電性機能液は、親液領域を囲む撥液領域によってはじかれ、ドット状の親液領域に良好に保持される。また、隣接する親液領域間に亘って導電性機能液を吐出された場合、導電性機能液は、各親液領域に確実に保持され、前記隣接する親液領域間に存在する撥液領域も覆った状態となる。   According to the wiring forming substrate of the present invention, even when the conductive functional liquid discharged onto the substrate by, for example, the droplet discharge method protrudes from the lyophilic area, the conductive functional liquid surrounds the lyophilic area. It is repelled by the area and is well held in the dot-like lyophilic area. Further, when the conductive functional liquid is discharged between the adjacent lyophilic areas, the conductive functional liquid is reliably held in each lyophilic area, and the lyophobic area existing between the adjacent lyophilic areas. Will be covered.

したがって、導電性機能液を吐出する領域を変更することで、種々の形状からなる配線を精度良く形成できる汎用性の高い基板となる。   Therefore, by changing the region where the conductive functional liquid is discharged, it becomes a highly versatile substrate capable of accurately forming wirings having various shapes.

また、前記配線形成用基板においては、前記撥液領域は、前記基板上に格子状に設けられているのが好ましい。   In the wiring forming substrate, it is preferable that the liquid repellent region is provided in a lattice pattern on the substrate.

この構成によれば、格子状からなる撥液領域を有しているので、該撥液領域によって囲まれる親液領域は矩形状のものが規則的に配設されることとなり、上述したような汎用性の高い基板を良好に構成できる。   According to this configuration, since the liquid-repellent region has a lattice shape, the lyophilic region surrounded by the liquid-repellent region is regularly arranged in a rectangular shape, as described above. A highly versatile substrate can be satisfactorily configured.

あるいは、前記配線形成用基板においては、前記親液領域は、前記基板上に千鳥状に配設されてなるのが好ましい。   Or in the said board | substrate for wiring formation, it is preferable that the said lyophilic area | region is arrange | positioned on the said board | substrate in zigzag form.

この構成によれば、親液領域が規則的に配設されたものとなり、上述したような汎用性の高い基板を良好に構成できる。   According to this configuration, the lyophilic regions are regularly arranged, and a highly versatile substrate as described above can be satisfactorily configured.

本発明の配線の形成方法は、基板上に、撥液領域に囲まれる多数のドット状の親液領域を、規則的に配設する工程と、前記基板上に、液滴吐出法を用いて導電性機能液を配線パターン状に吐出する工程と、該導電性機能液を焼成して配線を形成する工程と、を備えたことを特徴とする。   The wiring forming method of the present invention includes a step of regularly arranging a large number of dot-like lyophilic regions surrounded by a liquid repellent region on a substrate, and a droplet discharge method on the substrate. The method includes a step of discharging the conductive functional liquid in a wiring pattern and a step of baking the conductive functional liquid to form a wiring.

本発明の配線の形成方法によれば、液滴吐出法により基板上に吐出した導電性機能液が親液領域からはみ出た場合でも、該導電性機能液は、親液領域を囲む撥液領域ではじかれ、ドット状の親液領域に良好に保持される。また、隣接する親液領域間に亘って吐出された導電性機能液は、各親液領域に確実に保持され、前記隣接する親液領域間に存在する撥液領域も覆った状態となる。このように基板上に保持された導電性機能液を焼成することで、配線を精度良く形成することができる。また、種々の配線形状に対応した汎用性の高い配線形成用基板を用いているので、配線形成時における自由度が高いものとなる。   According to the wiring formation method of the present invention, even when the conductive functional liquid discharged onto the substrate by the droplet discharge method protrudes from the lyophilic area, the conductive functional liquid remains in the liquid repellent area surrounding the lyophilic area. It is repelled and held well in the dot-like lyophilic region. In addition, the conductive functional liquid discharged over the adjacent lyophilic areas is reliably held in each lyophilic area, and covers the lyophobic area existing between the adjacent lyophilic areas. By firing the conductive functional liquid held on the substrate in this way, the wiring can be formed with high accuracy. Further, since a highly versatile wiring forming substrate corresponding to various wiring shapes is used, the flexibility in forming the wiring is high.

また、上記配線の形成方法においては、前記液滴吐出法により吐出される前記導電性機能液の着弾径が、前記撥液領域の幅よりも大きいのが好ましい。   In the wiring formation method, it is preferable that a landing diameter of the conductive functional liquid discharged by the droplet discharge method is larger than a width of the liquid repellent region.

この構成によれば、吐出された導電性機能液の一部が親液領域に着弾して良好に濡れ拡がるので、撥液領域上に導電性機能液の液だまり(バルジ)が生じることを防止することができる。   According to this configuration, a part of the discharged conductive functional liquid lands on the lyophilic area and spreads well, thus preventing the accumulation of the conductive functional liquid on the liquid repellent area. can do.

本発明のプラズマディスプレイの製造方法は、互いに対向して配置される一対の基板と、一方の基板に設けられたアドレス電極と、他方の基板に設けられたバス電極とを備えたプラズマディスプレイの製造方法において、基板上に、撥液領域に囲まれる多数のドット状の親液領域を、規則的に配設する工程と、前記配線形成用基板上に、液滴吐出法を用いて導電性機能液を配線パターン状に吐出する工程と、該導電性機能液を焼成することで、前記アドレス電極及びバス電極の少なくとも一方を形成する工程と、を備えたことを特徴とする。   A method of manufacturing a plasma display according to the present invention is a method of manufacturing a plasma display including a pair of substrates arranged opposite to each other, an address electrode provided on one substrate, and a bus electrode provided on the other substrate. In the method, a step of regularly arranging a large number of dot-like lyophilic regions surrounded by a liquid-repellent region on a substrate, and a conductive function using a droplet discharge method on the wiring formation substrate A step of discharging the liquid in a wiring pattern; and a step of forming at least one of the address electrode and the bus electrode by firing the conductive functional liquid.

本発明のプラズマディスプレイの製造方法は、汎用性が高く、しかも精度の良く配線を形成できる配線形成用基板を用いて、アドレス電極及びバス電極の少なくとも一方を製造しているので、該アドレス電極及びバス電極を備えたプラズマディスプレイ自体も信頼性が高いものとなる。   The manufacturing method of the plasma display of the present invention uses a wiring forming substrate that is highly versatile and can form wiring with high accuracy, so that at least one of the address electrode and the bus electrode is manufactured. The plasma display itself provided with the bus electrode is also highly reliable.

以下、本発明に係る実施形態について説明する。   Embodiments according to the present invention will be described below.

はじめに、配線形成用基板の一実施形態について説明する。なお、本実施形態に係る配線形成用基板は、後述する配線の形成方法、及びプラズマディスプレイの製造方法に係る実施形態にて用いられるものである。   First, an embodiment of a wiring formation substrate will be described. The wiring forming substrate according to the present embodiment is used in embodiments related to a wiring forming method and a plasma display manufacturing method which will be described later.

図1は、本実施形態の配線形成用基板の概略構成を示す平面図であり、同図中符号10は配線形成用基板である。配線形成用基板10は、ガラス基板(基板)10Aを主体として構成されるもので、図1に示すように、該ガラス基板10A上に撥液領域11に囲まれてなる多数のドット状の親液領域12が規則的に配設されることで構成されたものである。   FIG. 1 is a plan view showing a schematic configuration of a wiring formation substrate according to the present embodiment. In FIG. 1, reference numeral 10 denotes a wiring formation substrate. The wiring forming substrate 10 is mainly composed of a glass substrate (substrate) 10A. As shown in FIG. 1, a large number of dot-like parent members formed on the glass substrate 10A and surrounded by a liquid repellent region 11 are used. The liquid region 12 is configured by regular arrangement.

なお、配線形成用基板を構成する基材としては、上記ガラス基板10Aに限定されることなく、例えば、Siウエハ、プラスチックフィルム、金属板など各種のものが挙げられる。さらに、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含まれる。   In addition, as a base material which comprises the board | substrate for wiring formation, it is not limited to the said glass substrate 10A, For example, various things, such as Si wafer, a plastic film, a metal plate, are mentioned. Furthermore, those in which a semiconductor film, a metal film, a dielectric film, an organic film or the like is formed as a base layer on the surface of these various material substrates are also included.

ここで、撥液領域11及び親液領域12とは、後述するようにインクジェット法(液滴吐出法)を用いて、吐出される配線形成用のインク(導電性機能液)に対して撥液性あるいは親液性を示す領域を意味している。   Here, the liquid repellent area 11 and the lyophilic area 12 are liquid repellent to the wiring forming ink (conductive functional liquid) to be ejected by using an ink jet method (droplet ejection method) as will be described later. It means the area showing sex or lyophilicity.

ここで、インクについて説明する。インクは導電性微粒子を分散媒に分散した分散液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか1つを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと後述する液滴吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、1nmより小さいと導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。   Here, the ink will be described. The ink is composed of a dispersion liquid in which conductive fine particles are dispersed in a dispersion medium. In the present embodiment, as the conductive fine particles, for example, metal oxides containing at least one of gold, silver, copper, aluminum, palladium, and nickel, these oxides, conductive polymers, Superconductor fine particles are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility. The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. If it is larger than 0.1 μm, there is a risk of clogging in the discharge nozzle of the droplet discharge head described later. On the other hand, if the thickness is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of organic substances in the obtained film becomes excessive.

上記分散媒としては、上記の導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。本実施形態では、分散媒として、炭化水素系化合物のものを用いた。   The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferable and more preferable dispersion media in terms of fine particle dispersibility, dispersion stability, and ease of application to the droplet discharge method. Examples thereof include water and hydrocarbon compounds. In the present embodiment, a hydrocarbon compound is used as the dispersion medium.

上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法により機能液を吐出する際、表面張力が0.02N/m未満であると、機能液のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、機能液の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。   The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the functional liquid is discharged by the droplet discharge method, if the surface tension is less than 0.02 N / m, the wettability of the functional liquid to the nozzle surface increases, and thus flight bending easily occurs, and 0.07 N / m is set. If it exceeds the upper limit, the shape of the meniscus at the nozzle tip is not stable, and it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the functional liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities on the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて機能液を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部が機能液の流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。   The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When discharging the functional liquid as droplets using the droplet discharge method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the functional liquid, and if the viscosity is greater than 50 mPa · s. The frequency of clogging in the nozzle holes increases, and it becomes difficult to smoothly discharge droplets.

前記親液領域12は、インクに対する静的接触角が40°未満となることが好ましい。これにより、親液領域12に吐出されたインクは、濡れ拡がり良好に保持される。一方、前記撥液領域11は、インクに対する静的接触角が40°以上となることが好ましい。これにより、前記親液領域12に吐出されたインクの基板上での濡れ拡がりを抑えることができる。例えば、親液領域12における静的接触角を10°〜20°、撥液領域11の静的接触角を40°〜50°のように設定すれば、前記各領域11,12の濡れ性の差が明確になる。   The lyophilic region 12 preferably has a static contact angle with respect to ink of less than 40 °. As a result, the ink discharged to the lyophilic region 12 is wet and spreads and is held well. On the other hand, the liquid repellent region 11 preferably has a static contact angle with respect to ink of 40 ° or more. Thereby, wetting and spreading on the substrate of the ink discharged to the lyophilic region 12 can be suppressed. For example, if the static contact angle in the lyophilic region 12 is set to 10 ° to 20 ° and the static contact angle in the lyophobic region 11 is set to 40 ° to 50 °, the wettability of each of the regions 11 and 12 can be improved. The difference becomes clear.

本実施形態では、前記撥液領域11がガラス基板10A上に格子状に設けられている。よって、親液領域12は、前記撥液領域11に囲まれた正方形状(ドッド状)から構成され、ガラス基板10A上に規則的に配置される。   In the present embodiment, the liquid repellent region 11 is provided in a lattice shape on the glass substrate 10A. Therefore, the lyophilic region 12 is formed in a square shape (dod shape) surrounded by the lyophobic region 11, and is regularly arranged on the glass substrate 10A.

前記親液領域12の大きさ(正方形の一辺の長さ)は、0.5μm〜1.0mmが好ましい。また、撥液領域11と親液領域12の大きさの比は特に限定されることはないが、前記撥液領域11の幅(隣接する親液領域12間の間隔)は後述するインクジェット法により吐出されるインクの着弾径(一般的には35μm程度)よりも小さくなっているのが好ましい。このように、撥液領域11の幅がインクの着弾径よりも大きいため、撥液領域11上に着弾したインク滴は、親液領域12に濡れ拡がり、前記撥液領域11上に液だまり(バルジ)が生じさせることがない。   The size of the lyophilic region 12 (the length of one side of the square) is preferably 0.5 μm to 1.0 mm. Further, the ratio of the sizes of the liquid repellent area 11 and the lyophilic area 12 is not particularly limited, but the width of the liquid repellent area 11 (interval between adjacent lyophilic areas 12) is determined by an inkjet method described later. It is preferably smaller than the landing diameter of ink to be ejected (generally about 35 μm). As described above, since the width of the liquid repellent area 11 is larger than the landing diameter of the ink, the ink droplets that have landed on the liquid repellent area 11 spread into the lyophilic area 12 and become liquid pools on the liquid repellent area 11 ( (Bulge) does not occur.

上記配線形成用基板10は、以下の方法により形成することができる。   The wiring forming substrate 10 can be formed by the following method.

本実施形態では、フッ素またはフッ素化合物を含有する材料として、例えばフッ素樹脂をスピンコート法によってガラス基板10A上に成膜する。フッ素樹脂は、前記炭化水素系の分散媒を含むインクに対して撥液性を示すようになっている。   In this embodiment, as a material containing fluorine or a fluorine compound, for example, a fluororesin is formed on the glass substrate 10A by a spin coating method. The fluororesin exhibits liquid repellency with respect to the ink containing the hydrocarbon-based dispersion medium.

続いて、図1に示したようなドット状の親液領域12に対応する開口部が形成されたフォトマスクを介して、前記ガラス基板10A上に短波長のUV(紫外線)を照射する。すると、前記フッ素樹脂における、短波長のUVが照射された領域は、インクに対して親液性を示す前記親液領域12となる。また、マスクにより上記UV照射が行われなかった領域は、フッ素樹脂により撥液性を維持することで前記撥液領域11となる。   Subsequently, UV (ultraviolet light) having a short wavelength is irradiated onto the glass substrate 10A through a photomask having openings corresponding to the dot-like lyophilic regions 12 as shown in FIG. Then, the region of the fluororesin that has been irradiated with UV having a short wavelength becomes the lyophilic region 12 that exhibits lyophilicity with respect to ink. Further, the region where the UV irradiation is not performed by the mask becomes the liquid repellent region 11 by maintaining the liquid repellent property by the fluororesin.

以上の工程により、前記ガラス基板10A上に、撥液領域11に囲まれた、ドット状の親液領域12が規則的に配設されてなる配線形成用基板10を形成できる。   Through the steps described above, the wiring forming substrate 10 in which the dot-like lyophilic regions 12 surrounded by the liquid repellent regions 11 are regularly arranged can be formed on the glass substrate 10A.

また、上記配線形成用基板10を製造する方法は、上記方法に限定されることはない。例えば、前記ガラス基板10A上に、ポジ型の感光性レジストとフッ素樹脂とを順に積層し、親液領域12に対応する開口部が形成されたフォトマスクを介して、感光性レジストを露光する。これにより、露光された部分(親液領域12に対応する領域)の感光性レジスト及び該感光性レジスト上に設けられたフッ素樹脂が除去されて、ガラス基板10Aの一部が露出する。なお、ガラス基板10Aの表面はインクに対し親液性となるため、ガラス基板10Aの露出面が前記親液領域12として機能する。また、前記フッ素樹脂が設けられている部分が、前記撥液領域11として機能する。以上の方法により、配線形成用基板10を形成できる。   The method for manufacturing the wiring forming substrate 10 is not limited to the above method. For example, a positive photosensitive resist and a fluororesin are sequentially laminated on the glass substrate 10A, and the photosensitive resist is exposed through a photomask in which an opening corresponding to the lyophilic region 12 is formed. Thereby, the photosensitive resist in the exposed portion (region corresponding to the lyophilic region 12) and the fluororesin provided on the photosensitive resist are removed, and a part of the glass substrate 10A is exposed. Since the surface of the glass substrate 10A is lyophilic with respect to ink, the exposed surface of the glass substrate 10A functions as the lyophilic region 12. Further, the portion where the fluororesin is provided functions as the liquid repellent region 11. The wiring forming substrate 10 can be formed by the above method.

前記撥液領域11、及び親液領域12とは、基板上に吐出されるインクに対する濡れ性の差により相対的に規定されるもので、したがって使用されるインクに応じて撥液領域11、及び親液領域12を構成する材料が適宜選択される。   The liquid repellent area 11 and the lyophilic area 12 are relatively defined by the difference in wettability with respect to the ink ejected on the substrate, and accordingly, the liquid repellent area 11 and the liquid repellent area 11 and A material constituting the lyophilic region 12 is appropriately selected.

本実施形態のように、インクとして炭化水素化合物系の分散媒を含むものを用いた場合、前記撥液領域11として、フッ素樹脂の他に、自己組織化膜(SAM)等を形成してもよい。自己組織化膜(自己組織化単分子膜:SAM(Self Assembled Monolayer))は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができる。   When an ink containing a hydrocarbon compound-based dispersion medium is used as in the present embodiment, a self-assembled film (SAM) or the like may be formed as the liquid repellent region 11 in addition to the fluororesin. Good. The self-assembled film (self-assembled monolayer: SAM (Self Assembled Monolayer)) is formed by orienting single molecules, so it can be made extremely thin and uniform at the molecular level. Become a film. That is, since the same molecule is located on the surface of the film, uniform and excellent liquid repellency and lyophilicity can be imparted to the surface of the film.

また、前記インクとして水系の分散媒を含むものを用いた場合には、HMDS処理によって撥液領域11を形成してもよい。HMDS処理は、ヘキサメチルジシラサン((CH)SiNHSi(CH))を蒸気状にして(例えば120sec)物体の表面に接触させた後、乾燥(例えば95℃で60sec)する方法である。このようにして形成されたHMDS処理面は、インクに対して撥液性を示すため、撥液領域として機能するようになる。 Further, when an ink containing an aqueous dispersion medium is used as the ink, the liquid repellent region 11 may be formed by HMDS treatment. The HMDS treatment is a method in which hexamethyldisilazane ((CH 3 ) 3 SiNHSi (CH 3 ) 3 ) is vaporized (for example, 120 sec) and then contacted with the surface of the object and then dried (for example, at 95 ° C. for 60 sec). It is. The HMDS treated surface thus formed functions as a liquid repellent region because it exhibits liquid repellency with respect to ink.

また、上記方法以外にも、ガラス基板10A上の全面に撥液処理を施した後、レーザーや電子線を用い、スポット状の光を前記撥液処理面に照射することで、ドット状の親液領域を形成するようにしてもよい。このようにレーザーや電子線を用いることで、マスクを用いることなく配線形成用基板10を形成することができる。   In addition to the above method, after the liquid repellent treatment is performed on the entire surface of the glass substrate 10A, a spot-like light is irradiated onto the liquid repellent treated surface by using a laser or an electron beam, so that a dot-shaped parent is obtained. A liquid region may be formed. Thus, by using a laser or an electron beam, the wiring forming substrate 10 can be formed without using a mask.

また、スリットコートやオフセット印刷等の印刷法を用いて、ガラス基板10A上に撥液層と親液層とを積層することで配線形成用基板10を形成してもよい。   Alternatively, the wiring forming substrate 10 may be formed by laminating a liquid repellent layer and a lyophilic layer on the glass substrate 10A using a printing method such as slit coating or offset printing.

なお、形成する親液領域12が大きい場合には、ガラス基板10Aの全面に撥液層を形成した後、インクジェット法を用いてドット状の親液領域12を形成する材料を塗布し、配線形成用基板10を形成するようにしてもよい。   When the lyophilic region 12 to be formed is large, a liquid repellent layer is formed on the entire surface of the glass substrate 10A, and then a material for forming the dot-like lyophilic region 12 is applied using an inkjet method to form a wiring. The substrate 10 for use may be formed.

なお、前記ドッド状の親液領域12は、ガラス基板10A上に規則的に配置されていれば、上述した略矩形状のものに限られることはなく、例えば円形、三角等の多角形であってもよい。また、ドット状の親液領域12は規則的に配置されていれば良く、例えば各親液領域12を図2に示すように千鳥状に配置するようにしてもよい。   The dodd-like lyophilic region 12 is not limited to the substantially rectangular shape described above as long as it is regularly arranged on the glass substrate 10A, and is, for example, a polygon such as a circle or a triangle. May be. The dot-like lyophilic regions 12 may be regularly arranged. For example, the lyophilic regions 12 may be arranged in a staggered manner as shown in FIG.

このような構成の配線形成用基板10にあっては、後述するようにインクジェット法により基板上に吐出したインクが親液領域12からはみ出た場合でも、このインクは、親液領域12を囲む撥液領域11ではじかれることで親液領域12内に良好に保持される。また、隣接する親液領域12間に亘り吐出されたインクは、これら隣接する親液領域間の撥液領域11も覆った状態となる。また、前記親液領域12は規則的に配置されていることから、該親液領域12上に保持されることで描画される配線パターンは精度の高いものとなる。   In the wiring forming substrate 10 having such a configuration, even when ink ejected onto the substrate by the ink jet method protrudes from the lyophilic region 12 as described later, this ink repels the lyophilic region 12. By being repelled by the liquid region 11, the liquid region 11 can be held well. Further, the ink ejected between the adjacent lyophilic regions 12 is in a state of covering the lyophobic region 11 between these adjacent lyophilic regions. Further, since the lyophilic area 12 is regularly arranged, the wiring pattern drawn by being held on the lyophilic area 12 becomes highly accurate.

したがって、インクを吐出する領域を変更することで、異なる配線パターンを精度良く形成できる、汎用性の高い基板となる。   Therefore, by changing the area from which ink is ejected, it becomes a highly versatile substrate that can accurately form different wiring patterns.

(配線の形成方法)
次に、本発明の配線の形成方法に係る実施形態について説明する。本実施形態では、上記配線形成用基板10を用い、該配線形成用基板10上に配線を形成する場合について説明する。本実施形態では、インクジェット法を用いて、前記配線形成用基板10上にインクを吐出している。
(Wiring formation method)
Next, an embodiment according to the wiring forming method of the present invention will be described. In the present embodiment, the case where the wiring forming substrate 10 is used and wiring is formed on the wiring forming substrate 10 will be described. In the present embodiment, ink is ejected onto the wiring forming substrate 10 using an inkjet method.

ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換方式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。   Here, examples of the discharge technique of the droplet discharge method include a charge control method, a pressure vibration method, an electromechanical conversion method, an electrothermal conversion method, and an electrostatic suction method. In the charge control method, a charge is applied to a material with a charging electrode, and the flight direction of the material is controlled with a deflection electrode to be discharged from a discharge nozzle. In addition, the pressure vibration method applies an ultra-high pressure of about 30 kg / cm 2 to the material and discharges the material to the nozzle tip side. When no control voltage is applied, the material goes straight and is discharged from the discharge nozzle. When a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered and are not discharged from the discharge nozzle. The electromechanical conversion method utilizes the property that a piezoelectric element (piezoelectric element) is deformed by receiving a pulse-like electric signal. The piezoelectric element is deformed through a flexible substance in a space where material is stored. Pressure is applied, and the material is extruded from this space and discharged from the discharge nozzle.

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液体材料の一滴の量は例えば1〜300ナノグラムである。本実施形態では、特にピエゾ素子を用いた方式が好適に用いられる。   In the electrothermal conversion method, a material is rapidly vaporized by a heater provided in a space in which the material is stored to generate bubbles, and the material in the space is discharged by the pressure of the bubbles. In the electrostatic attraction method, a minute pressure is applied to a space in which a material is stored, a meniscus of material is formed on the discharge nozzle, and an electrostatic attractive force is applied in this state before the material is drawn out. In addition to this, techniques such as a system that uses a change in the viscosity of a fluid due to an electric field and a system that uses a discharge spark are also applicable. The droplet discharge method has an advantage that the use of the material is less wasteful and a desired amount of the material can be accurately disposed at a desired position. In addition, the amount of one drop of the liquid material discharged by the droplet discharge method is 1 to 300 nanograms, for example. In the present embodiment, a method using a piezo element is particularly preferably used.

ここで、配線の形成工程を説明するに先んじて、配線形成用基板10上にインクを吐出する場合について説明する。図3は配線形成用基板10上にインク13を吐出した状態を示す図であり、同図中、二点鎖線は、インク13の着弾領域を示している。   Here, prior to the description of the wiring formation process, a case where ink is ejected onto the wiring forming substrate 10 will be described. FIG. 3 is a diagram showing a state in which the ink 13 is ejected onto the wiring forming substrate 10. In FIG. 3, a two-dot chain line indicates a landing area of the ink 13.

配線形成用基板10上に着弾したインク13は、原則、撥液領域11ではじかれ、該撥液領域11に囲まれたドット状の親液領域12に濡れ拡がるようになる。また、インク13が隣接する親液領域12間に亘って(図3に示すようにインクの着弾領域内に親液領域12が複数含まれる場合)着弾されたインク13は、各親液領域12に確実に保持され、隣接する親液領域12の間に存在する撥液領域11も覆った状態となる。すなわち、図3中点状ハッチングで示される領域にインク13が保持されることとなる。本実施形態に係る配線形成用基板10によれば、インク13の着弾領域に含まれる撥液領域11及び親液領域12上にインク13を良好に保持することができる。したがって、インクを吐出する位置を変更することで、基板上に種々のパターンを描画できる。   In principle, the ink 13 that has landed on the wiring forming substrate 10 is repelled by the liquid repellent area 11 and spreads into the dot-like lyophilic area 12 surrounded by the liquid repellent area 11. Further, the ink 13 that has landed between adjacent lyophilic regions 12 (when the ink landing region includes a plurality of lyophilic regions 12 as shown in FIG. 3) The liquid-repellent region 11 existing between the adjacent lyophilic regions 12 is also covered. That is, the ink 13 is held in the area indicated by the dotted hatching in FIG. According to the wiring forming substrate 10 according to the present embodiment, the ink 13 can be favorably held on the liquid repellent area 11 and the lyophilic area 12 included in the landing area of the ink 13. Therefore, various patterns can be drawn on the substrate by changing the position of ejecting ink.

続いて、前記配線形成用基板10上にインク13を吐出し、配線パターンを描画する場合について説明する。なお、配線パターンとは、前記配線形成用基板10上にインク13をパターン状に吐出したものを意味し、該配線パターンを乾燥、焼成させることで配線が形成される。   Next, a case where ink 13 is ejected onto the wiring forming substrate 10 to draw a wiring pattern will be described. The wiring pattern means a pattern in which the ink 13 is ejected onto the wiring forming substrate 10, and the wiring is formed by drying and baking the wiring pattern.

図4、5は、配線形成用基板10上に配線パターンを描画した状態を示す概略図である。以下の説明では、図4、5に示されるように、インクジェットヘッドから吐出されたインク(インク滴)13の着弾径が、およそ親液領域12の2列分の幅に一致するものとし、インクジェットヘッドの移動方向に沿って配線パターンが形成される。   4 and 5 are schematic views showing a state in which a wiring pattern is drawn on the wiring forming substrate 10. In the following description, as shown in FIGS. 4 and 5, it is assumed that the landing diameter of the ink (ink droplet) 13 ejected from the inkjet head is approximately equal to the width of two rows of the lyophilic region 12. A wiring pattern is formed along the moving direction of the head.

また、図4(a)は、配線形成用基板10上に配線パターンを描画した状態を示す図であり、図4(b),(c)は、図4(a)におけるA−A´線矢視による配線形成用基板10の断面図に対応するものである。   4A is a diagram showing a state in which a wiring pattern is drawn on the wiring forming substrate 10, and FIGS. 4B and 4C are cross-sectional views taken along line AA ′ in FIG. This corresponds to a cross-sectional view of the wiring forming substrate 10 as viewed in the direction of the arrow.

まず、配線形成用基板10上に、インクジェットヘッド(図示しない)からインク13を吐出し、基板上に配線パターンを描画する。このとき、図4(a)に示すように、インク13が吐出された領域に含まれる、親液領域12及び撥液領域11上にインク13が確実に保持されて、基板上に配線パターンP1,P2が形成される。   First, the ink 13 is ejected from the inkjet head (not shown) onto the wiring forming substrate 10 to draw a wiring pattern on the substrate. At this time, as shown in FIG. 4A, the ink 13 is securely held on the lyophilic area 12 and the liquid repellent area 11 included in the area where the ink 13 is ejected, and the wiring pattern P1 is formed on the substrate. , P2 are formed.

また、配線パターンP1,P2の端部が親液領域12からはみ出た場合でも、周囲を囲む撥液領域11にインク13がはじかれて、図4(b)に示すように親液領域12内に保持される。   Further, even when the ends of the wiring patterns P1 and P2 protrude from the lyophilic area 12, the ink 13 is repelled in the lyophobic area 11 surrounding the periphery, and as shown in FIG. Retained.

よって、インクジェット法により配線形成用基板10上に描画された配線パターンP1,P2は、必要以上に基板上に濡れ拡がることがなく、しかも液だまり(バルジ)を生じさせることがない。   Therefore, the wiring patterns P1 and P2 drawn on the wiring forming substrate 10 by the ink jet method do not spread more and more on the substrate than necessary, and do not cause a liquid pool (bulge).

配線パターンP1,P2を描画した後、分散媒の除去のため、必要に応じて乾燥処理を行う。乾燥処理は、例えば配線形成用基板10を加熱する通常のホットプレート、電気炉などによる加熱処理を行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱は窒素雰囲気化等、必ずしも大気中で行う必要はない。   After drawing the wiring patterns P1 and P2, a drying process is performed as necessary to remove the dispersion medium. For example, the drying process can be performed by a normal hot plate or an electric furnace that heats the wiring forming substrate 10. In this embodiment, for example, 180 ° C. heating is performed for about 60 minutes. This heating is not necessarily performed in the air, such as in a nitrogen atmosphere.

また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。   This drying process can also be performed by lamp annealing. The light source used for lamp annealing is not particularly limited, but excimer laser such as infrared lamp, xenon lamp, YAG laser, argon laser, carbon dioxide laser, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl, etc. Can be used as a light source. In general, these light sources have an output in the range of 10 W to 5000 W, but in the present embodiment, a range of 100 W to 1000 W is sufficient.

続いて、配線パターンP1,P2における微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。   Subsequently, in order to improve the electrical contact between the fine particles in the wiring patterns P1 and P2, it is necessary to completely remove the dispersion medium. Further, when a coating agent such as an organic substance is coated on the surface of the conductive fine particles in order to improve dispersibility, it is also necessary to remove this coating agent. For this reason, the substrate after the discharge process is subjected to heat treatment and / or light treatment.

熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基板の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約250℃で焼成することが必要である。以上の工程により配線パターンP1,P2の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。以上のようにして、図4(c)に示すように配線形成用基板10上に配線21,22が形成される。   The heat treatment and / or light treatment is usually performed in the air, but can also be performed in an inert gas atmosphere such as nitrogen, argon, helium, etc., if necessary. The heat treatment and / or light treatment temperature includes the boiling point (vapor pressure) of the dispersion medium, the type and pressure of the atmospheric gas, the thermal behavior such as fine particle dispersibility and oxidation, the presence and amount of coating agent, and the heat resistance of the substrate. It is determined appropriately in consideration of temperature and the like. For example, it is necessary to bake at about 250 ° C. in order to remove the coating agent made of organic matter. Through the above steps, the dry films of the wiring patterns P1 and P2 ensure electrical contact between the fine particles and are converted into conductive films. As described above, the wirings 21 and 22 are formed on the wiring forming substrate 10 as shown in FIG.

このような配線21,22の形成方法によれば、配線形成用基板10上に配線パターンP1,P2を描画し、該配線パターンP1,P2を焼成させることで、精度の良い配線21,22を形成することができる。また、上記配線形成用基板10は、上記配線21,22の形状に限定されることなく、インク13を吐出する位置を変更することで種々の形状からなる配線を良好に形成できる、汎用性の高いものである。よって、本発明に係る配線の形成方法は、汎用性の高い配線形成用基板10上に配線を形成するので、配線形成時の設計の自由度が非常に高いものとなる。   According to such a method of forming the wirings 21 and 22, the wiring patterns P1 and P2 are drawn on the wiring forming substrate 10, and the wiring patterns P1 and P2 are baked, so that the accurate wirings 21 and 22 are formed. Can be formed. In addition, the wiring forming substrate 10 is not limited to the shape of the wirings 21 and 22, and can be suitably formed with wirings having various shapes by changing the position at which the ink 13 is discharged. It is expensive. Therefore, the wiring forming method according to the present invention forms wiring on the highly versatile wiring forming substrate 10, and therefore, the design flexibility during wiring formation is very high.

なお、前記配線形成用基板10の撥液領域11の格子パターンをより微細なものとすれば、図5に示すように、インク13を斜め方向に吐出し、斜め配線も精度良く形成できる。   If the lattice pattern of the liquid-repellent region 11 of the wiring forming substrate 10 is made finer, as shown in FIG. 5, the ink 13 is ejected in an oblique direction, and the oblique wiring can be formed with high accuracy.

続いて、本発明の配線の形成方法は、図6に示すような液晶装置等のスイッチング素子として用いられる薄膜トランジスタ(TFT)の一部及びそれに接続する配線を形成する際に適用可能である。図6において、TFTを有するTFT基板P上には、ゲート配線40と、このゲート配線40に電気的に接続するゲート電極41と、ソース配線42と、このソース配線42に電気的に接続するソース電極43と、ドレイン電極44と、ドレイン電極44に電気的に接続する画素電極45とを備えている。ゲート配線40はX軸方向に延びるように形成され、ゲート電極41はY軸方向に延びるように形成されている。また、ゲート電極41の幅H2はゲート配線40の幅H1よりも狭くなっている。これらゲート配線40及びゲート電極41を、本発明に係る配線パターンの形成方法で形成することができる。   Subsequently, the wiring forming method of the present invention can be applied when forming a part of a thin film transistor (TFT) used as a switching element in a liquid crystal device or the like as shown in FIG. 6 and a wiring connected thereto. In FIG. 6, on a TFT substrate P having TFTs, a gate wiring 40, a gate electrode 41 electrically connected to the gate wiring 40, a source wiring 42, and a source electrically connected to the source wiring 42. An electrode 43, a drain electrode 44, and a pixel electrode 45 electrically connected to the drain electrode 44 are provided. The gate wiring 40 is formed so as to extend in the X-axis direction, and the gate electrode 41 is formed so as to extend in the Y-axis direction. Further, the width H2 of the gate electrode 41 is narrower than the width H1 of the gate wiring 40. The gate wiring 40 and the gate electrode 41 can be formed by the wiring pattern forming method according to the present invention.

以下、TFTを製造する方法について図7、8を参照しながら説明する。   Hereinafter, a method for manufacturing a TFT will be described with reference to FIGS.

まず、TFTを形成するための基板として、上記配線形成用基板10を形成する。この配線形成用基板10には、上述したように撥液領域11に囲まれた、ドット状の親液領域12が規則的に配置されている。   First, the wiring forming substrate 10 is formed as a substrate for forming TFTs. On the wiring forming substrate 10, dot-like lyophilic regions 12 are regularly arranged surrounded by the liquid repellent region 11 as described above.

ゲート走査電極形成工程では、前記配線形成用基板10上に導電性材料を含む液滴をインクジェット法を用いて吐出することでゲート配線40及びゲート電極41を形成する。   In the gate scanning electrode formation step, the gate wiring 40 and the gate electrode 41 are formed by discharging droplets containing a conductive material onto the wiring forming substrate 10 by using an inkjet method.

この時の導電性材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−Si,Ti,Mo,Ta、導電性ポリマーなどが好適に採用可能である。前記配線形成用基板10上に形成されたゲート配線40及びゲート電極41を構成する導電性インク(インク13)は、前記親液領域12に良好に保持されるとともに、隣接する親液領域12の間の撥液領域11上も覆うことで、微細なパターンとなる。   As the conductive material at this time, Ag, Al, Au, Cu, palladium, Ni, W-Si, Ti, Mo, Ta, a conductive polymer, or the like can be suitably used. The conductive ink (ink 13) constituting the gate wiring 40 and the gate electrode 41 formed on the wiring forming substrate 10 is favorably held in the lyophilic region 12 and is formed in the adjacent lyophilic region 12. A fine pattern can be obtained by covering the liquid-repellent region 11 therebetween.

また、図6に示したように、ゲート電極41の幅H2はゲート配線40の幅H1よりも狭く形成する必要がある。そこで、図7に示すように、ゲート電極41を構成する領域には、親液領域12が例えば2列含まれるようにインク13を吐出することでパターンを描画しする。そして、ゲート配線40を構成する領域には、親液領域12が3列以上(図7中では3列)含まれるようにインク13を吐出する。これにより、幅の異なるパターン(ゲート配線40及びゲート電極41)P3,P4を基板上に精度良く形成できる。そして、このパターンP3,P4を乾燥し焼成することで、前記パターンP3からゲート配線40が形成され、前記パターンP4からゲート電極41が形成される。以上の工程により、配線形成用基板10上にゲート配線40及びゲート電極41が良好に形成できる。   In addition, as shown in FIG. 6, the width H <b> 2 of the gate electrode 41 needs to be narrower than the width H <b> 1 of the gate wiring 40. Therefore, as shown in FIG. 7, the pattern is drawn by ejecting the ink 13 so that the lyophilic regions 12 are included in, for example, two rows in the region constituting the gate electrode 41. Then, the ink 13 is ejected so that the lyophilic region 12 is included in three or more rows (three rows in FIG. 7) in the region constituting the gate wiring 40. Thereby, patterns (gate wiring 40 and gate electrode 41) P3 and P4 having different widths can be accurately formed on the substrate. Then, by drying and baking the patterns P3 and P4, the gate wiring 40 is formed from the pattern P3, and the gate electrode 41 is formed from the pattern P4. Through the above steps, the gate wiring 40 and the gate electrode 41 can be satisfactorily formed on the wiring forming substrate 10.

次に、図8(a)に示すように前記ゲート電極41及び図示されないゲート配線40を覆って、例えばCVD法等を用いてゲート絶縁膜31を形成する。なお、図8中では、ゲート電極41周辺部を形成する工程を図示している。前記ゲート絶縁膜31として窒化シリコンを形成した。なお、本実施形態では、ゲート絶縁膜31を成膜した後、平坦化処理を施しており、これにより前記ゲート絶縁膜31の上面は平坦面となる。   Next, as shown in FIG. 8A, the gate insulating film 31 is formed using, for example, the CVD method so as to cover the gate electrode 41 and the gate wiring 40 (not shown). In FIG. 8, a process of forming the peripheral portion of the gate electrode 41 is illustrated. Silicon nitride was formed as the gate insulating film 31. In the present embodiment, after the gate insulating film 31 is formed, a planarization process is performed, so that the upper surface of the gate insulating film 31 becomes a flat surface.

次に、図8(b)に示すように、前記ゲート絶縁膜31上に、プラズマCVD法により、活性層30、及びコンタクト層29の連続成膜を行う。活性層30としてアモルファスシリコン膜、コンタクト層29としてn型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。 Next, as shown in FIG. 8B, the active layer 30 and the contact layer 29 are continuously formed on the gate insulating film 31 by plasma CVD. An amorphous silicon film is formed as the active layer 30 and an n + -type silicon film is formed as the contact layer 29 by changing the source gas and plasma conditions.

次に、図8(c)に示すように、ゲート絶縁膜31の上面に、フォトリソグラフィ法を用いてバンク34を形成する。このバンク34を構成する材料としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。   Next, as shown in FIG. 8C, a bank 34 is formed on the upper surface of the gate insulating film 31 by using a photolithography method. As a material constituting the bank 34, a polymer material such as an acrylic resin, a polyimide resin, an olefin resin, or a melamine resin is preferably used.

このバンク34に撥液性を持たせるためにCFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す必要があるが、代わりに、バンク34の素材自体に予め撥液成分(フッ素基等)が充填されたものを採用してもよい。この場合には、CFプラズマ処理等を省略することができる。 In order to provide the bank 34 with liquid repellency, it is necessary to perform CF 4 plasma treatment or the like (plasma treatment using a gas having a fluorine component). A material filled with a fluorine group or the like may be used. In this case, CF 4 plasma treatment or the like can be omitted.

次に、図8(c)に示すように、前記バンク34で区画された領域に、導電性材料を含む液滴をインクジェットで吐出することで、図8(d)に示すように、前記ゲート電極41に対して交差するソース電極43及びドレイン電極44を形成する。   Next, as shown in FIG. 8 (c), droplets containing a conductive material are ejected by ink jetting into the region partitioned by the bank 34, so that the gate as shown in FIG. 8 (d). A source electrode 43 and a drain electrode 44 intersecting with the electrode 41 are formed.

ソース電極43及びドレイン電極44を形成する際には、最初にNiからなる金属保護層が形成され、次に銀からなる導電膜層が形成され、最後にNiからなる金属保護層が形成される。最初に金属保護層が形成されるのは、銀が窒化シリコン活性層、アモルファスシリコン膜、n型シリコン膜に拡散することを防ぐためである。 When the source electrode 43 and the drain electrode 44 are formed, a metal protective layer made of Ni is formed first, then a conductive film layer made of silver is formed, and finally a metal protective layer made of Ni is formed. . The metal protective layer is formed first in order to prevent silver from diffusing into the silicon nitride active layer, the amorphous silicon film, and the n + type silicon film.

この時の導電性材料としては、Ag、Al、Au、Cu等の導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極43及びドレイン電極44は、バンク34に十分な撥液性が予め与えられているので、バンク34内からのはみ出しを抑制することができる。   As the conductive material at this time, a conductive polymer such as Ag, Al, Au, or Cu can be preferably used. Since the source electrode 43 and the drain electrode 44 formed in this manner are given sufficient liquid repellency to the bank 34 in advance, the protrusion from the bank 34 can be suppressed.

また、ソース電極43及びドレイン電極44を配置した溝34aを埋めるように絶縁材料37が配置される。以上の工程により、配線形成用基板10上に設けられたゲート絶縁膜31上には、バンク34と絶縁材料37からなる平坦な上面32が形成される。   Further, an insulating material 37 is disposed so as to fill the groove 34a in which the source electrode 43 and the drain electrode 44 are disposed. Through the above steps, the flat upper surface 32 made of the bank 34 and the insulating material 37 is formed on the gate insulating film 31 provided on the wiring forming substrate 10.

さらに、前記上面32上に、コンタクトホール39を介してドレイン電極44に接続される画素電極(ITO)45が形成される。なお、前記ソース配線42を形成する際に、本発明に係る配線の形成方法を用いてもよい。   Further, a pixel electrode (ITO) 45 connected to the drain electrode 44 through the contact hole 39 is formed on the upper surface 32. When forming the source wiring 42, the wiring forming method according to the present invention may be used.

(プラズマディスプレイの製造方法)
続いて、プラズマディスプレイの製造方法の一実施形態によって得られたプラズマディスプレイについて図面を参照しながら説明する。
(Plasma display manufacturing method)
Next, a plasma display obtained by an embodiment of the plasma display manufacturing method will be described with reference to the drawings.

図9は、プラズマディスプレイ100を示す分解斜視図である。このプラズマディスプレイ100は、互いに対向して配置されたガラス基板(一方の基板)101とガラス基板(他方の基板)102と、これらの間に形成された放電表示部110とから概略構成されている。   FIG. 9 is an exploded perspective view showing the plasma display 100. The plasma display 100 is generally composed of a glass substrate (one substrate) 101 and a glass substrate (the other substrate) 102 disposed to face each other, and a discharge display unit 110 formed therebetween. .

放電表示部110は、複数の放電室116が集合されてなり、複数の放電室116のうち、赤色放電室116(R)、緑色放電室116(G)、青色放電室116(B)の3つの放電室116が対になって1画素を構成するように配置されている。前記(ガラス)基板101の上面には所定の間隔でストライプ状にアドレス電極111が形成され、それらアドレス電極111と基板101の上面とを覆うように誘電体層119が形成され、さらに誘電体層119上においてアドレス電極111、111間に位置して各アドレス電極111に沿うように隔壁115が形成されている。なお、隔壁115においてはその長手方向の所定位置においてアドレス電極111と直交する方向にも所定の間隔で仕切られており(図示略)、基本的にはアドレス電極111の幅方向左右両側に隣接する隔壁と、アドレス電極111と直交する方向に延設された隔壁により仕切られる長方形状の領域が形成され、これら長方形状の領域に対応するように放電室116が形成され、これら長方形状の領域が3つ対になって1画素が構成される。また、隔壁115で区画される長方形状の領域の内側には蛍光体117が配置されている。蛍光体117は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室116(R)の底部には赤色蛍光体117(R)が、緑色放電室116(G)の底部には緑色蛍光体117(G)が、青色放電室116(B)の底部には青色蛍光体117(B)が各々配置されている。   The discharge display unit 110 includes a plurality of discharge chambers 116, and among the plurality of discharge chambers 116, three of the red discharge chamber 116 (R), the green discharge chamber 116 (G), and the blue discharge chamber 116 (B). The two discharge chambers 116 are arranged so as to form one pixel. Address electrodes 111 are formed in stripes at predetermined intervals on the upper surface of the (glass) substrate 101, a dielectric layer 119 is formed so as to cover the address electrodes 111 and the upper surface of the substrate 101, and further a dielectric layer. A partition wall 115 is formed so as to be positioned between the address electrodes 111 on the 119 and along the address electrodes 111. The partition wall 115 is also partitioned at a predetermined interval in a direction perpendicular to the address electrode 111 at a predetermined position in the longitudinal direction (not shown), and is basically adjacent to the left and right sides of the address electrode 111 in the width direction. A rectangular region partitioned by the barrier ribs and the barrier ribs extending in a direction orthogonal to the address electrodes 111 is formed, and a discharge chamber 116 is formed so as to correspond to the rectangular regions. One pixel is composed of three pairs. In addition, a phosphor 117 is arranged inside a rectangular region defined by the partition 115. The phosphor 117 emits red, green, or blue fluorescence. The red phosphor 117 (R) is located at the bottom of the red discharge chamber 116 (R), and the bottom of the green discharge chamber 116 (G). Are arranged with a green phosphor 117 (G) and a blue phosphor 117 (B) at the bottom of the blue discharge chamber 116 (B).

次に、前記ガラス基板102側には、先のアドレス電極111と直交する方向に複数のITOからなる透明表示電極112がストライプ状に所定の間隔で形成されるとともに、高抵抗のITOを補うために金属からなるバス電極112aが形成されている。また、これらを覆って誘電体層113が形成され、さらにMgOなどからなる保護膜114が形成されている。そして、前記基板101とガラス基板102とが、前記アドレス電極111…と表示電極112…を互いに直交させるように対向させて相互に貼り合わされ、基板101と隔壁115とガラス基板102側に形成されている保護膜114とで囲まれる空間部分を排気して希ガスを封入することで放電室116が形成されている。なお、ガラス基板102側に形成される表示電極112は各放電室116に対して2本ずつ配置されるように形成されている。 前記アドレス電極111と表示電極112は図示略の交流電源に接続され、各電極に通電することで必要な位置の放電表示部110において蛍光体117を励起発光させて、カラー表示ができるようになっている。   Next, on the glass substrate 102 side, transparent display electrodes 112 made of a plurality of ITOs are formed in stripes at predetermined intervals in a direction orthogonal to the previous address electrodes 111, and to supplement the high resistance ITO. Further, a bus electrode 112a made of metal is formed. Further, a dielectric layer 113 is formed so as to cover them, and a protective film 114 made of MgO or the like is further formed. The substrate 101 and the glass substrate 102 are bonded to each other so that the address electrodes 111 and the display electrodes 112 are opposed to each other so as to be orthogonal to each other, and are formed on the substrate 101, the partition wall 115, and the glass substrate 102 side. A discharge chamber 116 is formed by exhausting a space surrounded by the protective film 114 and enclosing a rare gas. Note that two display electrodes 112 formed on the glass substrate 102 side are formed so as to be arranged two by two for each discharge chamber 116. The address electrode 111 and the display electrode 112 are connected to an alternating current power supply (not shown), and the phosphor 117 is excited to emit light in the discharge display unit 110 at a necessary position by energizing each electrode, thereby enabling color display. ing.

本実施形態に係るプラズマディスプレイの製造方法では、前記ガラス基板101側に設けられた前記アドレス電極111と、前記ガラス基板102側に設けられた前記バス電極112aとを上述した配線の形成方法によって形成している。   In the plasma display manufacturing method according to the present embodiment, the address electrodes 111 provided on the glass substrate 101 side and the bus electrodes 112a provided on the glass substrate 102 side are formed by the wiring formation method described above. is doing.

すなわち、これらアドレス電極111やバス電極112aは、上述した撥液領域11に囲まれた多数のドット状の親液領域12が規則的に配置されてなる配線形成用基板10上に導電性インク(インク13)を吐出して、焼成することで形成されている。   In other words, the address electrodes 111 and the bus electrodes 112a are formed on the wiring forming substrate 10 in which a large number of dot-like lyophilic regions 12 surrounded by the liquid-repellent regions 11 are regularly arranged. The ink 13) is ejected and baked.

したがって、前記プラズマディスプレイ100の製造方法は、精度の良い形成されたアドレス電極111やバス電極112aを形成できるので、高性能、かつ信頼性の高いプラズマディスプレイ100を提供することができる。   Therefore, the manufacturing method of the plasma display 100 can form the address electrodes 111 and the bus electrodes 112a formed with high accuracy, and thus the plasma display 100 with high performance and high reliability can be provided.

配線形成用基板の概略構成を示す平面図である。It is a top view which shows schematic structure of the board | substrate for wiring formation. 配線形成用基板の変形例を示す図である。It is a figure which shows the modification of the board | substrate for wiring formation. 配線形成用基板上にインクを吐出した状態を示す図である。It is a figure which shows the state which discharged the ink on the wiring formation board | substrate. 配線形成用基板上に配線パターンを描画する工程を説明する図である。It is a figure explaining the process of drawing a wiring pattern on the board | substrate for wiring formation. 配線形成用基板上に斜め描画を行う工程を説明する図である。It is a figure explaining the process of performing diagonal drawing on the board | substrate for wiring formation. 薄膜トランジスタの構成を示す図である。It is a figure which shows the structure of a thin-film transistor. ゲート配線及びゲート電極を形成する工程を説明する図である。It is a figure explaining the process of forming a gate wiring and a gate electrode. 図7に続くTFTを製造する工程を説明する図である。FIG. 8 is a diagram illustrating a process for manufacturing the TFT following FIG. 7. プラズマディスプレイを示す分解斜視図である。It is a disassembled perspective view which shows a plasma display.

符号の説明Explanation of symbols

10A…ガラス基板(基板)、10…配線形成用基板、11…撥液領域、12…親液領域、13…インク(導電性機能液)、100…プラズマディスプレイ、111…アドレス電極、112a…バス電極 DESCRIPTION OF SYMBOLS 10A ... Glass substrate (substrate), 10 ... Substrate for wiring formation, 11 ... Liquid repellent area, 12 ... Lipophilic area, 13 ... Ink (conductive functional liquid), 100 ... Plasma display, 111 ... Address electrode, 112a ... Bus electrode

Claims (6)

基板上に、撥液領域に囲まれる多数のドット状の親液領域が、規則的に配設されてなることを特徴とする配線形成用基板。   A substrate for wiring formation, wherein a large number of dot-like lyophilic regions surrounded by a liquid repellent region are regularly arranged on a substrate. 前記撥液領域は、前記基板上に格子状に設けられていることを特徴とする請求項1に記載の配線形成用基板。   The wiring formation substrate according to claim 1, wherein the liquid repellent region is provided in a lattice shape on the substrate. 前記親液領域は、前記基板上に千鳥状に配設されてなることを特徴とする請求項1に記載の配線形成用基板。   The wiring forming substrate according to claim 1, wherein the lyophilic regions are arranged in a staggered pattern on the substrate. 基板上に、撥液領域に囲まれる多数のドット状の親液領域を、規則的に配設する工程と、
前記基板上に、液滴吐出法を用いて導電性機能液を配線パターン状に吐出する工程と、該導電性機能液を焼成して配線を形成する工程と、を備えたことを特徴とする配線の形成方法。
A step of regularly arranging a large number of dot-like lyophilic regions surrounded by a liquid repellent region on a substrate;
A step of discharging a conductive functional liquid into a wiring pattern by using a droplet discharge method on the substrate; and a step of baking the conductive functional liquid to form a wiring. Method for forming wiring.
前記液滴吐出法により吐出される前記導電性機能液の着弾径が、前記撥液領域の幅よりも大きいことを特徴とする請求項4に記載の配線の形成方法。   The wiring forming method according to claim 4, wherein a landing diameter of the conductive functional liquid discharged by the droplet discharge method is larger than a width of the liquid repellent region. 互いに対向して配置される一対の基板と、一方の基板に設けられたアドレス電極と、他方の基板に設けられたバス電極とを備えたプラズマディスプレイの製造方法において、
基板上に、撥液領域に囲まれる多数のドット状の親液領域を、規則的に配設する工程と、
前記配線形成用基板上に、液滴吐出法を用いて導電性機能液を配線パターン状に吐出する工程と、該導電性機能液を焼成することで、前記アドレス電極及びバス電極の少なくとも一方を形成する工程と、を備えたことを特徴とするプラズマディスプレイの製造方法。

In a method for manufacturing a plasma display, comprising a pair of substrates arranged opposite to each other, an address electrode provided on one substrate, and a bus electrode provided on the other substrate,
A step of regularly arranging a large number of dot-like lyophilic regions surrounded by a liquid repellent region on a substrate;
A step of discharging a conductive functional liquid into a wiring pattern using a droplet discharge method on the wiring forming substrate, and baking the conductive functional liquid, thereby at least one of the address electrode and the bus electrode is formed. And a step of forming the plasma display.

JP2006201664A 2006-07-25 2006-07-25 Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display Withdrawn JP2008028292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006201664A JP2008028292A (en) 2006-07-25 2006-07-25 Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006201664A JP2008028292A (en) 2006-07-25 2006-07-25 Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display

Publications (1)

Publication Number Publication Date
JP2008028292A true JP2008028292A (en) 2008-02-07

Family

ID=39118592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006201664A Withdrawn JP2008028292A (en) 2006-07-25 2006-07-25 Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display

Country Status (1)

Country Link
JP (1) JP2008028292A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175502A (en) * 2013-03-08 2014-09-22 Nippon Hoso Kyokai <Nhk> Manufacturing method of thin film transistor element and patterning method of printable semiconductor layer
JP2016139738A (en) * 2015-01-28 2016-08-04 株式会社デンソー Organic semiconductor device and manufacturing method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058077A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058077A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175502A (en) * 2013-03-08 2014-09-22 Nippon Hoso Kyokai <Nhk> Manufacturing method of thin film transistor element and patterning method of printable semiconductor layer
JP2016139738A (en) * 2015-01-28 2016-08-04 株式会社デンソー Organic semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP4103830B2 (en) Pattern forming method and pattern forming apparatus, device manufacturing method, and active matrix substrate manufacturing method
TWI272643B (en) Film pattern formation method, and method for manufacturing the same, and method for manufacturing active matrix substrate
JP2005019955A (en) Method for forming thin film pattern and method for manufacturing corresponding devices, electro-optic device and electronic instrument
KR100671813B1 (en) Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus
JP2004351272A (en) Method of forming thin film pattern, and method of producing device, optoelectronic device, and electronic component
JP2005013986A (en) Device and its production method, production method of active matrix substrate and electro-optic apparatus as well as electronic equipment
JP4400290B2 (en) Film pattern forming method, device manufacturing method, and active matrix substrate manufacturing method
JP2004311957A (en) Device, its manufacturing method, electro-optical device, and electronic apparatus
JP2005013985A (en) Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate
JP4120455B2 (en) Pattern forming method and device manufacturing method
JP2004349640A (en) Method of forming pattern, method of manufacturing device, device, electrooptic device, and electronic equipment
JP2005268693A (en) Pattern forming method, circuit board, and electronic equipment
JP2006126692A (en) Thin-film pattern substrate, manufacturing method for device, electro-optical device, and electronic equipment
JP4458075B2 (en) Layer forming method, active matrix substrate manufacturing method, and multilayer wiring substrate manufacturing method
KR100669934B1 (en) Method of forming a wiring pattern, method of manufacturing a device, device, electro-optic device, and electronic instrument
KR100733058B1 (en) Substrate provided with a thin film pattern, method of manufacturing a device, electro-optic device, and electronic instrument
JP2008028292A (en) Substrate for forming wiring, method for forming wiring and method for manufacturing plasma display
JP2005072205A (en) Thermal treatment method, method of forming wiring pattern, electro-optical device, its manufacturing method, and electronic apparatus
JP2004335851A (en) Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2004127676A (en) Ink for wiring pattern, forming method of wiring pattern, conductive film wiring, electrooptical device, as well as electronic equipment
JP2004356321A (en) Process for forming thin film pattern, device and its manufacturing method, electro-optical device, and electronic apparatus
JP2004349638A (en) Method and device for forming pattern, device manufacturing method electrooptic device, and electronic equipment
JP2004342916A (en) Thin film pattern forming method, device and its manufacturing method, and electro-optical device and electronic instrument
JP2004337779A (en) Method for forming thin film pattern, device, its manufacture method, electro-optical device and electronic appliance
JP4396414B2 (en) Film pattern forming method and film pattern forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A977 Report on retrieval

Effective date: 20110707

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110901