JP2008028219A - Semiconductor laser device and its manufacturing method - Google Patents

Semiconductor laser device and its manufacturing method Download PDF

Info

Publication number
JP2008028219A
JP2008028219A JP2006200389A JP2006200389A JP2008028219A JP 2008028219 A JP2008028219 A JP 2008028219A JP 2006200389 A JP2006200389 A JP 2006200389A JP 2006200389 A JP2006200389 A JP 2006200389A JP 2008028219 A JP2008028219 A JP 2008028219A
Authority
JP
Japan
Prior art keywords
dielectric film
ridge portion
ridge
semiconductor laser
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006200389A
Other languages
Japanese (ja)
Inventor
Hiroshi Katsuno
弘 勝野
Masaaki Onomura
正明 小野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006200389A priority Critical patent/JP2008028219A/en
Publication of JP2008028219A publication Critical patent/JP2008028219A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser device in which a radiating performance and a contact performance with an electrode are improved, and to provide a method of manufacturing the semiconductor laser device. <P>SOLUTION: The method includes the steps of: forming a dielectric film at an upper part of a semiconductor layered product having a ridge extending in a stripe shape in the optical resonator direction, and a non-ridge positioned at both sides of the ridge section; forming a first mask layer at an upper part of the dielectric film; alternatively removing the mask layer to expose the dielectric film covering above the ridge section; reducing a thickness of the dielectric film, while leaving the dielectric film covering above the ridge by etching the exposure of the dielectric film; forming a second mask layer having an aperture on the ridge; removing the dielectric film covering above the ridge to expose a top face of the ridge; and forming an upper electrode contacting with the top face of the ridge. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体レーザ素子及びその製造方法に関する。   The present invention relates to a semiconductor laser device and a manufacturing method thereof.

半導体レーザ素子は、次世代DVD(Digital Versatile Disc)を含む大容量光ディスク用光源として開発が進められている。このような用途においては、大容量化のために、レーザのスポット径は小さくかつ高いビーム品質が必要である。このために、横方向水平モードの制御性に優れたリッジ導波路型構造が用いられる。   Development of a semiconductor laser element has been advanced as a light source for a large-capacity optical disk including a next-generation DVD (Digital Versatile Disc). In such applications, in order to increase the capacity, the laser spot diameter is small and high beam quality is required. For this reason, a ridge waveguide structure having excellent controllability in the horizontal direction is used.

このリッジ導波路型構造においては、活性層上部に設けられたクラッド層内で上方に向かって凸であるリッジ部が設けられ、その側面および非リッジ部上面が誘電体膜で覆われる。リッジ部の上部には電極が設けられる。このようなリッジ部近傍の構造においては、半導体レーザ素子の放熱性、光学特性、応力低減などを考慮した設計が必要である。また、リッジ部上面と電極とが良好なオーム接触をなすような製造プロセスが必要である。   In this ridge waveguide structure, a ridge portion that protrudes upward is provided in the cladding layer provided on the active layer, and the side surface and the upper surface of the non-ridge portion are covered with a dielectric film. An electrode is provided on the ridge portion. Such a structure in the vicinity of the ridge portion needs to be designed in consideration of heat dissipation, optical characteristics, stress reduction, and the like of the semiconductor laser element. In addition, a manufacturing process is required in which the upper surface of the ridge portion and the electrode make good ohmic contact.

窒化物系半導体レーザ素子において、リッジ部側部近傍の誘電体ブロック層に半導体ブロック層が設けられた技術開示例がある(特許文献1)。
特開2003−60319号公報
In a nitride-based semiconductor laser device, there is a technology disclosure example in which a semiconductor block layer is provided in a dielectric block layer in the vicinity of the ridge side (Patent Document 1).
JP 2003-60319 A

本発明は、放熱性及び上部電極との接触抵抗が改善された半導体レーザ素子及びその製造方法を提供する。   The present invention provides a semiconductor laser device with improved heat dissipation and contact resistance with an upper electrode, and a method for manufacturing the same.

本発明の一態様によれば、光共振器方向にストライプ状に延在するリッジ部と前記リッジ部の両側に位置する非リッジ部とを有する半導体積層体の上に誘電体膜を形成する工程と、前記誘電体膜の上に第1のマスク層を形成する工程と、前記マスク層を選択的に除去して前記リッジ部の上を覆う前記誘電体膜を露出させる工程と、前記誘電体膜の前記露出された部分をエッチングすることにより、前記リッジ部の上を覆う前記誘電体膜を残しつつその厚みを減らす工程と、前記リッジ部の上に開口を有する第2のマスク層を形成する工程と、前記リッジ部の上を覆う前記誘電体膜を除去し前記リッジ部の上面を露出させる工程と、前記リッジ部の上面と接触する上部電極を形成する工程と、を備えたことを特徴とする半導体レーザ素子の製造方法が提供される。   According to one aspect of the present invention, a step of forming a dielectric film on a semiconductor stacked body having a ridge portion extending in a stripe shape in the direction of the optical resonator and a non-ridge portion located on both sides of the ridge portion. A step of forming a first mask layer on the dielectric film, a step of selectively removing the mask layer to expose the dielectric film covering the ridge portion, and the dielectric Etching the exposed portion of the film to reduce the thickness while leaving the dielectric film covering the ridge portion, and forming a second mask layer having an opening on the ridge portion A step of removing the dielectric film covering the ridge portion to expose the upper surface of the ridge portion, and a step of forming an upper electrode in contact with the upper surface of the ridge portion. Manufacture of semiconductor laser devices The law is provided.

また、本発明の他の一態様によれば、光共振器方向にストライプ状に延在するリッジ部と前記リッジ部の両側に位置する非リッジ部とを有する半導体積層体と、前記リッジ部の側面の少なくとも一部及び前記非リッジ部を覆うように設けられた誘電体膜と、前記リッジ部上面とオーム接触をなし、前記リッジ部近傍に設けられた上部電極と、を備え、前記上部電極の下における前記誘電体膜の厚みは、前記上部電極から離間した外側領域における前記誘電体膜の厚みより小さいことを特徴とする半導体レーザ素子が提供される。   According to another aspect of the present invention, a semiconductor multilayer body having a ridge portion extending in a stripe shape in the direction of the optical resonator and a non-ridge portion located on both sides of the ridge portion, and the ridge portion A dielectric film provided so as to cover at least a part of a side surface and the non-ridge portion; and an upper electrode which is in ohmic contact with the upper surface of the ridge portion and is provided in the vicinity of the ridge portion. The thickness of the dielectric film below the lower electrode is smaller than the thickness of the dielectric film in the outer region spaced from the upper electrode.

本発明により、放熱性及び上部電極との接触抵抗が改善された半導体レーザ素子及びその製造方法が提供される。   The present invention provides a semiconductor laser device with improved heat dissipation and contact resistance with the upper electrode, and a method for manufacturing the same.

以下、図面を参照しつつ本発明の実施の形態につき説明する。
図1は、本発明の具体例にかかる半導体レーザ素子の模式断面図であり 、レーザ共振方向に対して垂直な断面を表す。
n型GaN基板120上に、n型AlGaNクラッド層122(厚み1.5μm)、n型GaN光ガイド層124(厚み0.07μm)、活性層126が積層されている。さらに、活性層126の上には、p型AlGaNオーバーフロー防止層127(厚み0.01μm)、p型光ガイド層128(厚み0.03μm)、p型AlGaNからなるクラッド層15(厚み0.6μm)、p型GaNコンタクト層132(厚み0.1μm)が積層されている。この半導体積層体は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、n型GaN基板120上に順次成長される。n型不純物としてはシリコンが、p型不純物としてはマグネシウムが一般的に用いられる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view of a semiconductor laser device according to a specific example of the present invention, showing a cross section perpendicular to the laser resonance direction.
On the n-type GaN substrate 120, an n-type AlGaN cladding layer 122 (thickness 1.5 μm), an n-type GaN light guide layer 124 (thickness 0.07 μm), and an active layer 126 are stacked. Further, on the active layer 126, a p + -type AlGaN overflow prevention layer 127 (thickness 0.01 μm), a p-type light guide layer 128 (thickness 0.03 μm), and a clad layer 15 (thickness 0. 6 μm) and a p + -type GaN contact layer 132 (thickness 0.1 μm). This semiconductor stacked body is sequentially grown on the n-type GaN substrate 120 using, for example, MOCVD (Metal Organic Chemical Vapor Deposition). Silicon is generally used as the n-type impurity, and magnesium is generally used as the p-type impurity.

図1に例示される構造は、リッジ導波路型とも呼ばれ、屈折率導波構造に属する。すなわち、p型AlGaNからなるクラッド層15はリッジ部10及び非リッジ部13を有し、リッジ部10の両側面及び非リッジ部13の上面には誘電体膜12が設けられる。この結果、横方向水平モードが制御できる。   The structure illustrated in FIG. 1 is also called a ridge waveguide type and belongs to a refractive index waveguide structure. That is, the clad layer 15 made of p-type AlGaN has a ridge portion 10 and a non-ridge portion 13, and the dielectric film 12 is provided on both side surfaces of the ridge portion 10 and the upper surface of the non-ridge portion 13. As a result, the horizontal direction horizontal mode can be controlled.

p型AlGaNからなるクラッド層15の上部にはp型GaNコンタクト層132が設けられており、上部電極20とオーム接触をなす。誘電体膜12の厚みは、リッジ部10の両外側でありかつ上部電極20の下方の領域において、上部電極20から離間した外側領域におけるよりも小さい。なお、図1は、窒化物系半導体につき説明したが、本発明はこれに限定されず、InGaAlP,GaAlAsなどを含む半導体材料であってもよい。 A p + -type GaN contact layer 132 is provided on the upper part of the clad layer 15 made of p-type AlGaN and makes ohmic contact with the upper electrode 20. The thickness of the dielectric film 12 is smaller in the region on both outer sides of the ridge portion 10 and below the upper electrode 20 than in the outer region separated from the upper electrode 20. Although FIG. 1 has been described with respect to a nitride-based semiconductor, the present invention is not limited to this, and a semiconductor material containing InGaAlP, GaAlAs, or the like may be used.

本具体例において、誘電体膜12の厚みは、絶縁性と放熱性とのトレードオフである。例えば、活性層126の近傍で生じた熱をリッジ部10を経由し、上部電極20からヒートシンクへと放熱すると熱放散の効率が良い。この場合、上部電極20の下方における誘電体膜12の厚みEを薄くすると熱抵抗が低減できる。しかしながら、誘電体膜12を薄くするとピンホールを生じやすい。上部電極20の上方にはヒートシンク(図示せず)との接着のために大面積であるパッド電極34が設けられる。誘電体膜12にピンホールがあると、上部電極20及びパッド電極34とクラッド層15との間に電流経路を生じるので好ましくない。本具体例においては、上部電極20の下方における誘電体膜12の厚みEを、上部電極20から離間した外側領域における厚みDよりも小さくすることにより、放熱性を改善しつつパッド電極34の下方のピンホールによる電流経路の発生を抑制できる。   In this specific example, the thickness of the dielectric film 12 is a trade-off between insulation and heat dissipation. For example, if the heat generated in the vicinity of the active layer 126 is radiated from the upper electrode 20 to the heat sink via the ridge portion 10, the efficiency of heat dissipation is good. In this case, the thermal resistance can be reduced by reducing the thickness E of the dielectric film 12 below the upper electrode 20. However, if the dielectric film 12 is thin, pinholes are likely to occur. A pad electrode 34 having a large area is provided above the upper electrode 20 for adhesion to a heat sink (not shown). If there is a pinhole in the dielectric film 12, a current path is generated between the upper electrode 20, the pad electrode 34, and the cladding layer 15, which is not preferable. In this specific example, the thickness E of the dielectric film 12 below the upper electrode 20 is made smaller than the thickness D in the outer region away from the upper electrode 20, thereby improving the heat dissipation and lowering the pad electrode 34. The generation of a current path due to the pinhole can be suppressed.

また、窒化物系半導体はヤング率が高い硬い材料であるので、リッジ部10近傍の誘電体膜12の厚みを小さくすると、上部電極20及びパッド電極34との間に生じる応力を低減できる。さらに、横方向への光閉じ込めなどの光学特性の制御のためには、誘電体膜12の厚みが大きすぎないことが好ましい。   In addition, since the nitride-based semiconductor is a hard material having a high Young's modulus, the stress generated between the upper electrode 20 and the pad electrode 34 can be reduced by reducing the thickness of the dielectric film 12 in the vicinity of the ridge portion 10. Furthermore, it is preferable that the thickness of the dielectric film 12 is not too large in order to control optical characteristics such as optical confinement in the lateral direction.

図1においては、リッジ部10はp型AlGaNからなるクラッド層15の上部を構成している。しかし、本発明はこれに限定されない。リッジ部10は半導体積層体を構成するp型GaN光ガイド層128、p型AlGaNオーバーフロー防止層127、活性層126、n型GaN光ガイド層124、n型AlGaNクラッド層122を含んでもよい。図2は、リッジ部10がn型AlGaNクラッド層122までの半導体積層体により構成された半導体レーザ素子の変形例の模式断面図である。なお、図1と同様の構成要素には同一番号を付して詳細な説明を省略する。本変形例の構造によれば、横方向水平モードが活性層126の上方及び下方において制御でき、横方向水平高次モードがより容易に制御できる。 In FIG. 1, the ridge portion 10 constitutes an upper portion of a clad layer 15 made of p-type AlGaN. However, the present invention is not limited to this. The ridge portion 10 may include a p-type GaN light guide layer 128, a p + -type AlGaN overflow prevention layer 127, an active layer 126, an n-type GaN light guide layer 124, and an n-type AlGaN cladding layer 122 that constitute a semiconductor stacked body. FIG. 2 is a schematic cross-sectional view of a modified example of the semiconductor laser device in which the ridge portion 10 is composed of a semiconductor stacked body up to the n-type AlGaN cladding layer 122. Note that the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. According to the structure of this modification, the horizontal horizontal mode can be controlled above and below the active layer 126, and the horizontal horizontal higher-order mode can be controlled more easily.

次に、図1に例示された半導体レーザ素子の製造方法の第1具体例につき説明する。図3は第1具体例の工程断面図である。
例えば、p型AlGaNからなるクラッド層15は、凸部状のリッジ部10と非リッジ部13とを有する。リッジ部10の幅Wは、用途に応じて、例えば、0.5乃至10μmの範囲で決めることができる。リッジ部10及び非リッジ部13を覆うように誘電体膜12が設けられた後、図3(a)のようにポジレジスト、ネガレジスト、ポリイミドを含む高分子樹脂などからなるマスク層14が塗布される。なお、図3以降の工程断面図においてリッジ部10の両側面はほぼ垂直であるとして表してあるが、図1のように傾斜している場合も含むものとする。また、図4以降の工程断面図において図3と同様の構成要素には同一番号を付して詳細な説明を省略する。
Next, a first specific example of the method for manufacturing the semiconductor laser device illustrated in FIG. 1 will be described. FIG. 3 is a process sectional view of the first specific example.
For example, the clad layer 15 made of p-type AlGaN has a convex ridge portion 10 and a non-ridge portion 13. The width W of the ridge portion 10 can be determined in the range of 0.5 to 10 μm, for example, depending on the application. After the dielectric film 12 is provided so as to cover the ridge portion 10 and the non-ridge portion 13, a mask layer 14 made of a positive resist, a negative resist, a polymer resin containing polyimide, etc. is applied as shown in FIG. Is done. In FIG. 3 and subsequent process cross-sectional views, both side surfaces of the ridge portion 10 are shown as being substantially vertical, but include cases where they are inclined as shown in FIG. Further, in the process cross-sectional views after FIG. 4, the same components as those in FIG.

誘電体膜12は、例えば600nmの厚みを有する酸化シリコン(SiO)をCVD法により形成する。レジストのスピンコートにおける回転数を例えば3000rpm、ポストベーク温度を120℃とすると、リッジ部10の段差にもかかわらずレジスト上面を平坦にできる。続いて、図3(b)のように、例えば、反応性イオンエッチング(RIE)法などを用いてリッジ部10上部の誘電体膜12を露出させる。 For the dielectric film 12, silicon oxide (SiO 2 ) having a thickness of, for example, 600 nm is formed by a CVD method. When the rotational speed in spin coating of the resist is, for example, 3000 rpm and the post-baking temperature is 120 ° C., the resist upper surface can be flattened regardless of the level difference of the ridge portion 10. Subsequently, as shown in FIG. 3B, the dielectric film 12 on the ridge portion 10 is exposed by using, for example, a reactive ion etching (RIE) method.

さらに、図3(c)のように溶液エッチングなどにより誘電体膜12の選択エッチングを行う。誘電体膜12が、厚み600nmのSiOの場合には、例えば、フッ化アンモニウムやバッファードフッ酸などフッ酸系溶液により厚み200nmとする。このようにして誘電体膜12に凸部50が形成される。 Further, as shown in FIG. 3C, the dielectric film 12 is selectively etched by solution etching or the like. When the dielectric film 12 is made of SiO 2 having a thickness of 600 nm, the thickness is set to 200 nm using a hydrofluoric acid-based solution such as ammonium fluoride or buffered hydrofluoric acid. Thus, the convex portion 50 is formed on the dielectric film 12.

続いて、図3(d)のようにマスク層14を除去後、例えば、リフトオフレジストマスク16などを用いてリッジ部10の近傍を開口部18とした第2のマスク層を形成する。   Subsequently, after removing the mask layer 14 as shown in FIG. 3D, a second mask layer having the opening 18 in the vicinity of the ridge portion 10 is formed using, for example, a lift-off resist mask 16 or the like.

続いて、図3(e)のようにリッジ部上面11が露出するまで、リフトオフレジストマスク16の開口部18に露出している凸部50の誘電体膜12をウェットエッチングまたはドライエッチングにより除去する。この場合、誘電体膜12が単層であればリッジ部10の両側の非リッジ部13上の誘電体膜12の一部がエッチングにより薄くできて、誘電体膜12の厚みEがリフトオフレジストマスク16の下部における厚みDより小さくできる。誘電体膜12がSiOの場合、フッ化アンモニウムによるウェットエッチングを用いることができる。また、リッジ部上面11のSiOを残さないように、エッチング時間を長めに設定すると、図3(e)の破線丸印で表すようにリッジ部10の両側面及び開口部18下部に隣接する領域のSiOがオーバーエッチング気味となる。 Subsequently, as shown in FIG. 3E, the dielectric film 12 of the convex portion 50 exposed at the opening 18 of the lift-off resist mask 16 is removed by wet etching or dry etching until the upper surface 11 of the ridge portion is exposed. . In this case, if the dielectric film 12 is a single layer, a part of the dielectric film 12 on the non-ridge portion 13 on both sides of the ridge portion 10 can be thinned by etching, and the thickness E of the dielectric film 12 is set to a lift-off resist mask. The thickness can be smaller than the thickness D at the lower portion of 16. When the dielectric film 12 is SiO 2 , wet etching with ammonium fluoride can be used. Further, if the etching time is set to be long so as not to leave the SiO 2 on the ridge portion upper surface 11, it is adjacent to both side surfaces of the ridge portion 10 and the lower portion of the opening portion 18 as indicated by the dotted circle in FIG. The SiO 2 in the region becomes over-etched.

さらに、図3(f)のようにリッジ部上面11とオーム接触をなす上部電極20が、例えば、リフトオフ法により形成される。リフトオフレジストマスク16の除去後、図3(g)のようにパッド電極34が形成される。なお、リッジ部10の両側面の誘電体膜12とリッジ部10との屈折率差により、横方向水平モードの制御がなされる。また、リッジ部10において、クラッド層15と上部電極20との間の接触抵抗を低減するためコンタクト層を挟むこともできる。例えば、窒化物系半導体レーザ素子の場合、クラッド層はAlGaN膜とし、コンタクト層はGaN膜とすることができる。   Further, as shown in FIG. 3F, the upper electrode 20 that makes ohmic contact with the ridge portion upper surface 11 is formed by, for example, a lift-off method. After removing the lift-off resist mask 16, a pad electrode 34 is formed as shown in FIG. The horizontal horizontal mode is controlled by the refractive index difference between the dielectric film 12 on both sides of the ridge portion 10 and the ridge portion 10. Further, in the ridge portion 10, a contact layer can be sandwiched in order to reduce the contact resistance between the cladding layer 15 and the upper electrode 20. For example, in the case of a nitride semiconductor laser element, the cladding layer can be an AlGaN film and the contact layer can be a GaN film.

なお、誘電体膜12の材料としては、シリコン(Si)、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)などの酸化物または窒化物などを用いることができる。さらに、誘電体膜12は2層以上から構成されてもよい。積層する誘電体膜12の総膜厚は、絶縁性確保のために50nm以上、誘電体膜12のクラック抑制のために1000nm以下とすることが好ましい。   As a material of the dielectric film 12, an oxide or nitride such as silicon (Si), aluminum (Al), zirconium (Zr), titanium (Ti), niobium (Nb), or the like can be used. Furthermore, the dielectric film 12 may be composed of two or more layers. The total film thickness of the dielectric film 12 to be laminated is preferably 50 nm or more for ensuring insulation, and 1000 nm or less for suppressing cracks in the dielectric film 12.

図3(c)において、溶液エッチングを用いて誘電体膜12の上部をエッチングしている。しかし、ドライエッチングを用いることもできる。この場合、マスク層14も同時に加工されるので、エッチング後は図3(h)のように、マスク層14及び誘電体膜12の上面をほぼ揃えることができる。図3(d)以降の工程はほぼ同様とできる。   In FIG. 3C, the upper portion of the dielectric film 12 is etched using solution etching. However, dry etching can also be used. In this case, since the mask layer 14 is also processed at the same time, the upper surfaces of the mask layer 14 and the dielectric film 12 can be substantially aligned as shown in FIG. The steps after FIG. 3D can be substantially the same.

次に、比較例にかかる半導体レーザ素子の製造方法につき説明する。
図4は、比較例の工程断面図である。
誘電体膜12は図4(a)のようにリッジ部上面11が露出するまでエッチングが行われる。この結果、リフトオフレジストマスク16のパターニング工程においては、図4(b)に表したように、リッジ部上面11が露出し、リフトオフレジストマスク16や現像液にさらされリフトオフレジストマスク16の残渣を生じたりする。続いて、図4(c)に表したように、電極リフトオフ工程が行われる。
Next, a method for manufacturing a semiconductor laser device according to a comparative example will be described.
FIG. 4 is a process cross-sectional view of a comparative example.
The dielectric film 12 is etched until the upper surface 11 of the ridge portion is exposed as shown in FIG. As a result, in the patterning process of the lift-off resist mask 16, as shown in FIG. 4B, the ridge portion upper surface 11 is exposed and exposed to the lift-off resist mask 16 and the developer to generate residues of the lift-off resist mask 16. Or Subsequently, as shown in FIG. 4C, an electrode lift-off process is performed.

図5は、リッジ部上面11におけるカーボン(C)量のXPS(X-ray Photoelectron Spectroscopy)分析結果を表すグラフ図である。ここで、試料(1)は比較例による製造方法により、試料(2)は第1具体例の製造方法による。
リッジ部10は、共にAlGaNからなり、縦軸はC/Gaの原子数比を表す。いずれも3回の実験による分析結果であるが、本具体例によれば、カーボン原子数は比較例の約6分の1と小さい。すなわち、本具体例によれば図3(d)に表したようにリフトオフレジストマスク16のパターニング後までリッジ部上面11に誘電体膜12の一部を残してある。この結果、カーボン及び酸化物などの付着物による表面汚染を低減できプロセスの制御性及び再現性が改善されるので、動作電圧の低減、共振器軸方向の電流分布の均一化、閾値電流の変動の低減などが可能となる。
FIG. 5 is a graph showing the result of XPS (X-ray Photoelectron Spectroscopy) analysis of the amount of carbon (C) in the ridge portion upper surface 11. Here, the sample (1) is manufactured by the manufacturing method according to the comparative example, and the sample (2) is manufactured by the manufacturing method of the first specific example.
Both the ridge portions 10 are made of AlGaN, and the vertical axis represents the atomic ratio of C / Ga. Both are the results of analysis by three experiments, but according to this example, the number of carbon atoms is as small as about 1/6 of the comparative example. That is, according to this example, as shown in FIG. 3D, a part of the dielectric film 12 is left on the upper surface 11 of the ridge until the lift-off resist mask 16 is patterned. As a result, surface contamination due to deposits such as carbon and oxides can be reduced and process controllability and reproducibility are improved, so that the operating voltage is reduced, the current distribution in the resonator axial direction is made uniform, and the threshold current varies. Can be reduced.

図6は、第1具体例の半導体レーザ素子製造方法の第1変形例を表す工程断面図である。図6(a)のように表面が平坦になるようにマスク層14を塗布後、反応性イオンエッチング法などを用いてリッジ部10の上部の誘電体膜12の膜厚が、例えば200nmとなるようにマスク層14及び誘電体膜12をエッチングする。この場合、反応性イオンエッチングの条件は、マスク層14と誘電体膜12のエッチングレート比がほぼ1:1となるように設定する。このようにすると、図6(b)のように、誘電体膜12の表面をほぼ平坦にできる。   FIG. 6 is a process cross-sectional view illustrating a first modification of the semiconductor laser device manufacturing method of the first specific example. After coating the mask layer 14 so that the surface is flat as shown in FIG. 6A, the film thickness of the dielectric film 12 on the ridge portion 10 is, for example, 200 nm using a reactive ion etching method or the like. Thus, the mask layer 14 and the dielectric film 12 are etched. In this case, the reactive ion etching conditions are set so that the etching rate ratio between the mask layer 14 and the dielectric film 12 is approximately 1: 1. In this way, the surface of the dielectric film 12 can be made almost flat as shown in FIG.

続いて、図6(c)のようにリフトオフレジストマスク16のパターニングを行い、同図(d)のようにリッジ部10が露出するまで、開口部18内の誘電体膜12をウェットエッチングまたはドライエッチングにより除去する。この場合、リッジ部10の両側の非リッジ部13の上方の誘電体膜12の一部を薄くでき、厚みEをリフトオフレジストマスク16の下部における厚みDより小さくできる。続いて、図6(e)のようにリッジ部上面11及びオーム接触をなす上部電極20が形成され、リフトオフレジストマスク16の除去後、同図(f)のようにパッド電極34が形成される。本変形例によれば、リッジ部10の両側面の誘電体膜12をほぼ平坦にできる。リッジ部10の両側面の誘電体膜12を薄くすると、放熱性及び上部電極との接触抵抗の改善が容易となる。   Subsequently, the lift-off resist mask 16 is patterned as shown in FIG. 6C, and the dielectric film 12 in the opening 18 is wet-etched or dried until the ridge portion 10 is exposed as shown in FIG. Remove by etching. In this case, a part of the dielectric film 12 above the non-ridge portion 13 on both sides of the ridge portion 10 can be made thin, and the thickness E can be made smaller than the thickness D below the lift-off resist mask 16. Subsequently, as shown in FIG. 6E, an upper electrode 20 that makes ohmic contact with the ridge portion upper surface 11 is formed. After the lift-off resist mask 16 is removed, a pad electrode 34 is formed as shown in FIG. . According to this modification, the dielectric film 12 on both side surfaces of the ridge portion 10 can be made substantially flat. If the dielectric film 12 on both side surfaces of the ridge portion 10 is thinned, it is easy to improve heat dissipation and contact resistance with the upper electrode.

図7は、第1具体例の半導体レーザ素子製造方法の第2変形例を表す工程断面図である。リッジ部10は、クラッド層15に設けられた2本の溝部30にはさまれた領域とされる。図7(a)は2本の溝部30を有したクラッド層15上に誘電体膜12が設けられ、表面が平坦になるようにマスク層14が設けられた状態をあらわす。   FIG. 7 is a process cross-sectional view illustrating a second modification of the semiconductor laser device manufacturing method of the first specific example. The ridge portion 10 is a region sandwiched between two groove portions 30 provided in the cladding layer 15. FIG. 7A shows a state in which the dielectric film 12 is provided on the cladding layer 15 having the two groove portions 30 and the mask layer 14 is provided so that the surface is flat.

リッジ部10の上部の誘電体膜12のエッチング後、マスク層14が除去され、図7(b)に表したように溝部30のそれぞれの外側側面の誘電体膜12を覆うようにリフトオフレジストマスク16のパターニングを行う。この場合、2本の溝部30ではさまれたリッジ部上面11には誘電体膜12の一部が残された凸部50が残され、リッジ部上面11が保護される。   After etching the dielectric film 12 on the upper portion of the ridge portion 10, the mask layer 14 is removed, and a lift-off resist mask is formed so as to cover the dielectric film 12 on each outer side surface of the groove portion 30 as shown in FIG. 16 patterning is performed. In this case, the convex portion 50 in which a part of the dielectric film 12 is left is left on the upper surface 11 of the ridge portion sandwiched between the two groove portions 30, and the upper surface 11 of the ridge portion is protected.

さらに、図7(c)に表したように、リッジ部上面11とオーム接触をなす上部電極20がリフトオフ法により形成される。この場合も、上部電極20の下方における誘電体膜12の厚みを小さくすることにより放熱性の改善ができる。このあと、図7(d)のように上部電極20の上部にパッド電極34が形成される。この溝部30の幅を3乃至50μmとすることにより、半導体レーザ素子をサブマウント基板などへアップサイドダウン構造により接着する場合の応力を溝部30の外側へも分散できる。   Further, as shown in FIG. 7C, the upper electrode 20 that makes ohmic contact with the ridge portion upper surface 11 is formed by a lift-off method. Also in this case, heat dissipation can be improved by reducing the thickness of the dielectric film 12 below the upper electrode 20. Thereafter, a pad electrode 34 is formed on the upper electrode 20 as shown in FIG. By setting the width of the groove 30 to 3 to 50 μm, the stress when the semiconductor laser element is bonded to the submount substrate or the like by the upside down structure can be dispersed to the outside of the groove 30.

図8は、半導体レーザ素子の製造方法の第2具体例を表す工程断面図である。
本具体例において、誘電体膜12は2層により構成される。図8(a)に表したように、リッジ部10を有するクラッド層15上に、例えば厚み200nmの酸化ジルコニア(ZrO)22が電子ビーム蒸着法により形成され、さらに厚み200nmのSiO、24がCVD法により形成される。この2層からなる誘電体膜12上に、表面が平坦になるようにマスク層14が塗布される。塗布条件は第1具体例と同様とする。
FIG. 8 is a process cross-sectional view illustrating a second specific example of a method of manufacturing a semiconductor laser element.
In this specific example, the dielectric film 12 is composed of two layers. As shown in FIG. 8A, for example, zirconia oxide (ZrO 2 ) 22 having a thickness of 200 nm is formed on the clad layer 15 having the ridge portion 10 by an electron beam evaporation method, and SiO 2 , 24 having a thickness of 200 nm is further formed. Is formed by the CVD method. A mask layer 14 is applied on the two-layer dielectric film 12 so as to have a flat surface. The application conditions are the same as in the first specific example.

続いて、図8(b)のようにリッジ部10上のSiOが露出するまで、例えば、反応性イオンエッチングによりマスク層14の除去を行う。さらに、図8(c)のようにフッ化アンモニウムなどのフッ酸系溶液によりリッジ部10上部のSiOをエッチングにより除去する。このようにして、誘電体膜12の凸部50が形成される。なお、誘電体膜12を構成する2層誘電体構造においては、例えばその界面でエッチングを停止することが容易になる。このように2層構造においては、エッチングの制御性が改善できる。 Subsequently, as shown in FIG. 8B, the mask layer 14 is removed by, for example, reactive ion etching until SiO 2 on the ridge portion 10 is exposed. Further, as shown in FIG. 8C, SiO 2 on the ridge portion 10 is removed by etching with a hydrofluoric acid solution such as ammonium fluoride. Thus, the convex part 50 of the dielectric film 12 is formed. In the two-layer dielectric structure that constitutes the dielectric film 12, for example, it becomes easy to stop etching at the interface. Thus, in the two-layer structure, the controllability of etching can be improved.

続いて、マスク層14を除去した後、図8(d)に表したように、上部電極20を形成する部分に開口部18を設けるようにリフトオフレジストマスク16のパターニングを行う。さらに、リッジ部上面11が露出するように、フッ化アンモニウムのようなフッ酸系溶液によりZrOのエッチングを行う。このとき、図8(e)に表したように、リフトオフレジストマスク16の開口部18に露出し、凸部50の両側に位置する領域のSiOもエッチングにより除去される。 Subsequently, after removing the mask layer 14, as shown in FIG. 8D, the lift-off resist mask 16 is patterned so as to provide an opening 18 in a portion where the upper electrode 20 is formed. Further, ZrO 2 is etched with a hydrofluoric acid solution such as ammonium fluoride so that the upper surface 11 of the ridge portion is exposed. At this time, as shown in FIG. 8E, the SiO 2 exposed in the opening 18 of the lift-off resist mask 16 and located on both sides of the convex portion 50 is also removed by etching.

続いて、リッジ部上面11とオーム接触をなす上部電極20が形成されリフトオフレジストマスク16が除去される。このあと、上部電極20上にパッド電極34が形成される。この場合、リッジ部10の両側かつ上部電極20の下方はZrOのみ残され、上部電極20の両外側は2層の誘電体膜12となり実質的に誘電体膜12の厚みが大きくできる。すなわち、第1具体例による製造方法とほぼ同様な構造とできる。この結果、上部電極20の下方の誘電体膜12の厚みを小さくでき、放熱性が改善できる。 Subsequently, the upper electrode 20 that makes ohmic contact with the ridge portion upper surface 11 is formed, and the lift-off resist mask 16 is removed. Thereafter, the pad electrode 34 is formed on the upper electrode 20. In this case, only ZrO 2 is left on both sides of the ridge portion 10 and below the upper electrode 20, and both outer sides of the upper electrode 20 become the two-layer dielectric film 12, so that the thickness of the dielectric film 12 can be substantially increased. That is, the structure can be substantially the same as the manufacturing method according to the first specific example. As a result, the thickness of the dielectric film 12 below the upper electrode 20 can be reduced, and heat dissipation can be improved.

図9は、半導体レーザ素子の製造方法の第3具体例を表す工程断面図である。 本具体例において、誘電体膜12は2層により構成される。すなわち、図9(a)に表したように、リッジ部10を有するクラッド層15上に、例えば厚み100nmの窒化シリコン(SiN)23がプラズマCVD法により形成され、さらに厚み100nmのSiO、24がCVD法により形成される。この2層からなる誘電体膜12上に、表面が平坦になるようにマスク層14が塗布される。塗布条件は第1具体例と同様とする。 FIG. 9 is a process cross-sectional view illustrating a third specific example of the method for manufacturing a semiconductor laser element. In this specific example, the dielectric film 12 is composed of two layers. That is, as shown in FIG. 9A, for example, a silicon nitride (SiN) 23 having a thickness of 100 nm is formed on the cladding layer 15 having the ridge portion 10 by a plasma CVD method, and SiO 2 , 24 having a thickness of 100 nm is further formed. Is formed by the CVD method. A mask layer 14 is applied on the two-layer dielectric film 12 so as to have a flat surface. The application conditions are the same as in the first specific example.

続いて、図9(b)に表したように、リッジ部10上のSiOが露出するまで、例えば、反応性イオンエッチングによりマスク層14の除去を行う。さらに、図9(c)に表したようにフッ化アンモニウムなどのフッ酸系溶液によりリッジ部10上部のSiOをエッチング法により除去する。SiNのフッ化アンモニウムによるエッチングレートはSiOの数分の1であるので、エッチング時間に対する工程マージンが大きい。 Subsequently, as shown in FIG. 9B, the mask layer 14 is removed by, for example, reactive ion etching until SiO 2 on the ridge portion 10 is exposed. Further, as shown in FIG. 9C, SiO 2 on the ridge portion 10 is removed by an etching method using a hydrofluoric acid solution such as ammonium fluoride. Since the etching rate of SiN by ammonium fluoride is a fraction of SiO 2 , the process margin for the etching time is large.

続いて、マスク層14を除去した後、図7(d)に表したように、上部電極20を形成する部分に開口部18を設けるようにリフトオフレジストマスク16のパターニングを行う。さらに、リッジ部上面11が露出するように、CFと酸素との混合ガスを用いたRIEによりSiNのエッチングを行う。このとき、図9(e)に表したようにリフトオフレジストマスク16の開口部18から露出しているSiOのリッジ部10近傍も表面側がエッチングされる。CFと酸素との混合ガスを用いたRIEによるSiOのエッチングレートは、SiNのそれの数分の1以下であるのでエッチング時間に対する工程マージンは大きい。 Subsequently, after removing the mask layer 14, as shown in FIG. 7D, the lift-off resist mask 16 is patterned so as to provide an opening 18 in a portion where the upper electrode 20 is formed. Further, SiN is etched by RIE using a mixed gas of CF 4 and oxygen so that the upper surface 11 of the ridge portion is exposed. At this time, as shown in FIG. 9E, the surface side of the vicinity of the ridge portion 10 of SiO 2 exposed from the opening 18 of the lift-off resist mask 16 is also etched. Since the etching rate of SiO 2 by RIE using a mixed gas of CF 4 and oxygen is less than a fraction of that of SiN, the process margin for the etching time is large.

続いて、上部電極20が形成されリフトオフレジストマスク16が除去される。この場合、上部電極20の下方領域はSiN及び表面がエッチングされたSiOが残され、外側領域は2層誘電体膜となる。この具体例においては、SiOとSiNが互いにエッチングストップ層となるので、工程マージンを大きくできて歩留り改善が可能となる。このあとパッド電極34が形成される。この構造の場合にも、上部電極20の下方における誘電体膜12のの厚みを小さくすることにより放熱性の改善ができる。 Subsequently, the upper electrode 20 is formed and the lift-off resist mask 16 is removed. In this case, SiN and SiO 2 whose surface is etched remain in the lower region of the upper electrode 20, and the outer region becomes a two-layer dielectric film. In this specific example, since SiO 2 and SiN serve as etching stop layers, the process margin can be increased and the yield can be improved. Thereafter, the pad electrode 34 is formed. Even in this structure, the heat dissipation can be improved by reducing the thickness of the dielectric film 12 below the upper electrode 20.

図10は、第3具体例の変形例を表す工程断面図である。本具体例においても、誘電体膜12は2層構造により構成される。
まず、図10(a)に表したように、リッジ部10を有するクラッド層15上に、例えば、厚み100nmのSiO、24がCVD法により形成され、さらに厚み100nmのSiN、23が減圧CVD法により形成される。この2層からなる誘電体膜12上に、表面が平坦になるようにマスク材14が塗布される。塗布条件は第1具体例と同様とする。
FIG. 10 is a process cross-sectional view illustrating a modification of the third specific example. Also in this specific example, the dielectric film 12 has a two-layer structure.
First, as shown in FIG. 10A, on the cladding layer 15 having the ridge portion 10, for example, SiO 2 24 having a thickness of 100 nm is formed by a CVD method, and SiN 23 having a thickness of 100 nm is further formed by low pressure CVD. Formed by law. A mask material 14 is applied on the two-layer dielectric film 12 so that the surface is flat. The application conditions are the same as in the first specific example.

図10(b)に表したように、リッジ部10上方のSiNが露出するまで、例えば、反応性イオンエッチングによりマスク層14の除去を行う。さらに、図10(c)に表したように、CFと酸素との混合ガスを用いたRIEによりリッジ部10上方のSiNをエッチング法により除去する。CFと酸素との混合ガスを用いたRIEによるSiOのエッチングレートはSiNの数分の1以下であるので、エッチング時間に対する工程マージンが大きい。 As shown in FIG. 10B, the mask layer 14 is removed by, for example, reactive ion etching until the SiN above the ridge portion 10 is exposed. Further, as shown in FIG. 10C, SiN above the ridge portion 10 is removed by etching using RIE using a mixed gas of CF 4 and oxygen. Since the etching rate of SiO 2 by RIE using a mixed gas of CF 4 and oxygen is less than a fraction of SiN, the process margin for the etching time is large.

続いて、マスク層14を除去した後、図10(d)に表したように、上部電極20を形成する部分に開口部18を設けるようにリフトオフレジストマスク16のパターニングを行う。さらに、リッジ部上面11が露出するように、フッ化アンモニウムなどのフッ酸系溶液によりSiOのウェットエッチングを行う。フッ化アンモニウムによるSiNのエッチングレートは、SiOのそれの数分の1であるのでエッチング時間に対する工程マージンは大きい。 Subsequently, after removing the mask layer 14, as shown in FIG. 10D, the lift-off resist mask 16 is patterned so as to provide an opening 18 in a portion where the upper electrode 20 is formed. Further, wet etching of SiO 2 is performed with a hydrofluoric acid-based solution such as ammonium fluoride so that the ridge portion upper surface 11 is exposed. Since the etching rate of SiN by ammonium fluoride is a fraction of that of SiO 2 , the process margin for the etching time is large.

続いて、上部電極20が形成されリフトオフレジストマスク16が除去される。この場合、上部電極20の下方部領域とリッジ部10の外側領域とはともに2層の誘電体膜12からなっている。上部電極20の下方領域においてはSiNがフッ化アンモニウムによりわずかにエッチングされている可能性があるが、第1及び第2具体例と比べると誘電体膜12の厚み差は小さい。また、2層の膜が互いにエッチングストップ層となるので工程マージンを大きくできる。このあとパッド電極34が形成される。   Subsequently, the upper electrode 20 is formed and the lift-off resist mask 16 is removed. In this case, both the lower region of the upper electrode 20 and the outer region of the ridge portion 10 are composed of two layers of dielectric films 12. Although there is a possibility that SiN is slightly etched by ammonium fluoride in the lower region of the upper electrode 20, the thickness difference of the dielectric film 12 is small compared to the first and second specific examples. Further, since the two layers serve as etching stop layers, the process margin can be increased. Thereafter, the pad electrode 34 is formed.

以上、半導体レーザ素子製造方法の第1乃至第3具体例、それらに付随した変形例において説明したように、本実施形態においては、電極形成用リフトオフレジストパターニング工程後にもリッジ部上面11に誘電体膜12が残されている。上部電極20の金属が蒸着される直前にリッジ部上面11の誘電体膜12を除去することによりカーボンや酸化膜などを含まない清浄なリッジ部上面11に上部電極20を設けることができる。このように、リッジ部10の近傍の製造プロセスの制御性が改善される。この結果、半導体レーザ素子において、動作電圧の低減、閾値電流の低減、電流分布の均一化など特性改善が可能となる。このような製造方法を用いることにより、上部電極20の下方における誘電体膜12の厚みを小さくした半導体レーザ素子が実現できる。この結果、放熱性が改善され、応力が低減され、光学特性が改善される。   As described above in the first to third specific examples of the semiconductor laser device manufacturing method and the modifications associated therewith, in the present embodiment, the dielectric material remains on the ridge portion upper surface 11 even after the lift-off resist patterning step for electrode formation. The membrane 12 is left. By removing the dielectric film 12 on the upper surface 11 of the ridge portion immediately before the metal of the upper electrode 20 is deposited, the upper electrode 20 can be provided on the clean upper surface 11 of the ridge portion that does not contain carbon or oxide film. Thus, the controllability of the manufacturing process in the vicinity of the ridge portion 10 is improved. As a result, the semiconductor laser device can be improved in characteristics such as a reduction in operating voltage, a reduction in threshold current, and a uniform current distribution. By using such a manufacturing method, a semiconductor laser element in which the thickness of the dielectric film 12 below the upper electrode 20 is reduced can be realized. As a result, heat dissipation is improved, stress is reduced, and optical characteristics are improved.

以上、図面を参照しつつ本発明の実施の形態につき説明した。しかし本発明はこれらに限定されない。半導体レーザ素子を構成する材料は、InGaAlP,AlGaAs,InGaAsPなどの化合物半導体を用いることができる。また、半導体レーザ素子を構成する誘電体膜、電極、リッジ部、溝部などのサイズ、形状、材質などに関して、また製造プロセスの条件などに関して当業者が各種設計変更を行ったものであっても本発明の主旨を逸脱しない限り本発明の範囲に包含される。   The embodiments of the present invention have been described above with reference to the drawings. However, the present invention is not limited to these. As a material constituting the semiconductor laser element, a compound semiconductor such as InGaAlP, AlGaAs, or InGaAsP can be used. In addition, even if a person skilled in the art makes various design changes regarding the size, shape, material, etc. of the dielectric film, electrode, ridge portion, groove portion, etc. constituting the semiconductor laser element, and the conditions of the manufacturing process, etc. It is included in the scope of the present invention without departing from the gist of the invention.

本発明の具体例にかかる半導体レーザ素子の模式断面図である。It is a schematic cross section of the semiconductor laser element concerning the example of this invention. 本発明の具体例にかかる半導体レーザ素子の変形例の模式断面図である。It is a schematic cross section of the modification of the semiconductor laser element concerning the specific example of this invention. 本発明の半導体レーザ素子製造方法の第1具体例を表す工程断面図である。It is process sectional drawing showing the 1st specific example of the semiconductor laser element manufacturing method of this invention. 比較例にかかる半導体レーザ素子製造方法の工程断面図である。It is process sectional drawing of the semiconductor laser element manufacturing method concerning a comparative example. リッジ部上面のカーボンとガリウム原子数比の分析結果を表すグラフ図である。It is a graph showing the analysis result of carbon and gallium atom number ratio of the ridge part upper surface. 第1具体例の第1変形例を表す工程断面図である。It is process sectional drawing showing the 1st modification of a 1st specific example. 第1具体例の第2変形例を表す工程断面図である。It is process sectional drawing showing the 2nd modification of a 1st specific example. 第2具体例を表す工程断面図である。It is process sectional drawing showing a 2nd specific example. 第3具体例を表す工程断面図である。It is process sectional drawing showing a 3rd example. 第3具体例の変形例を表す工程断面図である。It is process sectional drawing showing the modification of a 3rd example.

符号の説明Explanation of symbols

10・・・リッジ部、11・・・リッジ部上面、12・・・誘電体膜、13・・・非リッジ部、14・・・マスク層、15・・・クラッド層、16・・・リフトオフレジストマスク、18・・・開口部、20・・・上部電極 DESCRIPTION OF SYMBOLS 10 ... Ridge part, 11 ... Upper surface of ridge part, 12 ... Dielectric film, 13 ... Non-ridge part, 14 ... Mask layer, 15 ... Cladding layer, 16 ... Lift-off Resist mask, 18 ... opening, 20 ... upper electrode

Claims (5)

光共振器方向にストライプ状に延在するリッジ部と前記リッジ部の両側に設けられた非リッジ部とを有する半導体積層体の上に誘電体膜を形成する工程と、
前記誘電体膜の上に第1のマスク層を形成する工程と、
前記マスク層を選択的に除去して前記リッジ部の上を覆う前記誘電体膜を露出させる工程と、
前記誘電体膜の前記露出された部分をエッチングすることにより、前記リッジ部の上を覆う前記誘電体膜を残しつつその厚みを減らす工程と、
前記リッジ部の上に開口を有する第2のマスク層を形成する工程と、
前記リッジ部の上を覆う前記誘電体膜を除去し前記リッジ部の上面を露出させる工程と、
前記リッジ部の上面と接触する上部電極を形成する工程と、
を備えたことを特徴とする半導体レーザ素子の製造方法。
Forming a dielectric film on a semiconductor stacked body having a ridge portion extending in a stripe shape in the direction of the optical resonator and a non-ridge portion provided on both sides of the ridge portion;
Forming a first mask layer on the dielectric film;
Selectively removing the mask layer to expose the dielectric film covering the ridge portion;
Etching the exposed portion of the dielectric film to reduce its thickness while leaving the dielectric film overlying the ridge portion;
Forming a second mask layer having an opening on the ridge portion;
Removing the dielectric film covering the top of the ridge portion to expose the top surface of the ridge portion;
Forming an upper electrode in contact with the upper surface of the ridge portion;
A method for manufacturing a semiconductor laser device, comprising:
前記リッジ部の上面を露出させる工程において、前記第2のマスク層の前記開口に露出した前記誘電体膜を、前記第2のマスク層の下に位置する前記誘電体膜よりもエッチングにより薄くすることを特徴とする請求項1記載の半導体レーザ素子の製造方法。   In the step of exposing the upper surface of the ridge portion, the dielectric film exposed in the opening of the second mask layer is made thinner by etching than the dielectric film located under the second mask layer. The method of manufacturing a semiconductor laser device according to claim 1. 前記誘電体膜を形成する工程において、第1の誘電体膜と第2の誘電体膜とをこの順に積層し、
前記誘電体膜を残しつつその厚みを減らす工程において、前記第1の誘電体膜を残しつつ前記第2の誘電体膜を除去することを特徴とする請求項1または2に記載の半導体レーザ素子の製造方法。
In the step of forming the dielectric film, the first dielectric film and the second dielectric film are laminated in this order,
3. The semiconductor laser device according to claim 1, wherein in the step of reducing the thickness of the dielectric film while leaving the dielectric film, the second dielectric film is removed while leaving the first dielectric film. Manufacturing method.
光共振器方向にストライプ状に延在するリッジ部と前記リッジ部の両側に設けられた非リッジ部とを有する半導体積層体と、
前記リッジ部の側面の少なくとも一部及び前記非リッジ部を覆うように設けられた誘電体膜と、
前記リッジ部の上面とオーム接触をなし、前記リッジ部近傍に設けられた上部電極と、
を備え、
前記上部電極の下における前記誘電体膜の厚みは、前記上部電極から離間した外側領域における前記誘電体膜の厚みよりも小さいことを特徴とする半導体レーザ素子。
A semiconductor laminate having a ridge portion extending in a stripe shape in the direction of the optical resonator and non-ridge portions provided on both sides of the ridge portion;
A dielectric film provided to cover at least part of the side surface of the ridge portion and the non-ridge portion;
Making an ohmic contact with the upper surface of the ridge, and an upper electrode provided in the vicinity of the ridge;
With
A thickness of the dielectric film under the upper electrode is smaller than a thickness of the dielectric film in an outer region spaced from the upper electrode.
前記半導体積層体は、活性層と前記活性層の上に設けられたクラッド層とを含み、前記クラッド層は前記リッジ部と非リッジ部とを有することを特徴とする請求項4記載の半導体レーザ素子。
5. The semiconductor laser according to claim 4, wherein the semiconductor stacked body includes an active layer and a clad layer provided on the active layer, and the clad layer includes the ridge portion and the non-ridge portion. element.
JP2006200389A 2006-07-24 2006-07-24 Semiconductor laser device and its manufacturing method Pending JP2008028219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006200389A JP2008028219A (en) 2006-07-24 2006-07-24 Semiconductor laser device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006200389A JP2008028219A (en) 2006-07-24 2006-07-24 Semiconductor laser device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008028219A true JP2008028219A (en) 2008-02-07

Family

ID=39118536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006200389A Pending JP2008028219A (en) 2006-07-24 2006-07-24 Semiconductor laser device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008028219A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187486A (en) * 2010-03-04 2011-09-22 Toshiba Corp Semiconductor laser device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187486A (en) * 2010-03-04 2011-09-22 Toshiba Corp Semiconductor laser device
US8649408B2 (en) 2010-03-04 2014-02-11 Kabushiki Kaisha Toshiba Semiconductor laser device

Similar Documents

Publication Publication Date Title
US7406111B2 (en) Semiconductor laser diode and method for manufacturing the same
JP4581848B2 (en) Optical element
US20080311694A1 (en) Method for manufacturing semiconductor optical device
JP2008251683A (en) Manufacturing method of semiconductor optical element
US20110129997A1 (en) Method for manufacturing semiconductor device
JP2008277492A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2009212386A (en) Method of manufacturing semiconductor light element
US6548319B2 (en) Method for manufacturing semiconductor laser diode
JP5347236B2 (en) Semiconductor optical device manufacturing method
JP4752867B2 (en) Semiconductor optical device manufacturing method
JP4589080B2 (en) Etching method
JP5872790B2 (en) Semiconductor laser device
JP2008028219A (en) Semiconductor laser device and its manufacturing method
JP4640752B2 (en) Gallium nitride semiconductor laser and manufacturing method thereof
JP2004327981A (en) Semiconductor laser diode utilizing self-alignment and method for manufacturing the same
JP2010238715A (en) Method for manufacturing semiconductor light-emitting element, and semiconductor light-emitting element
JP2010205829A (en) Semiconductor light-emitting element, and method for manufacturing the same
JP4782463B2 (en) Manufacturing method of semiconductor laser
JP2010147117A (en) Manufacturing method of nitride semiconductor device
JP2006128616A (en) Semiconductor laser element and its manufacturing method
JP6981492B2 (en) Manufacturing method of semiconductor laser device
JP2007335564A (en) Manufacturing method of semiconductor element with ridge section
JP4678208B2 (en) Manufacturing method of ridge waveguide type semiconductor laser device
JP2007318077A (en) Method of manufacturing semiconductor laser element
JP2009081373A (en) Semiconductor light-emitting device and semiconductor light-emitting device manufacturing method