JP2008017059A - 非線形変換装置および非線形変換方法 - Google Patents

Abstract

【課題】限られたテーブルサイズの汎用的な３次元ＬＵＴを複数用いて、汎用的で大サイズの３次元ＬＵＴを実現できるようにする。
【解決手段】１つの３次元ルックアップテーブルが２分割されたそれぞれの分割ルックアップテーブルの一方のルックアップテーブル１５には偶数値の入力データに対応した変換後データ、他方のルックアップテーブル１６には奇数値の入力データに対応した変換後データを記憶させておき、ＬＵＴプロセッサ１０が、入力データを入力順に取り出して該入力データが偶数値か奇数値かを判定し、偶数値であれば該入力データをルックアップテーブル１５に振り分け、奇数値であれば該入力データをルックアップテーブル１６に振り分ける。
【選択図】図２

Description

本発明は、３次元ルックアップテーブルを用いて非線形データ変換を行う半導体デバイスなど非線形変換装置および非線形変換方法に関する。

３次元ルックアップテーブル（以下、３次元ＬＵＴと称する）を用いた非線形データ変換は、これまでも立方体補間や、ＲＧＢ色空間からＣＭＹＫ色空間への変換などに利用されている。例えば、ＲＧＢ色空間で表現された色データつまりＲ成分とＧ成分とＢ成分のそれぞれの成分値で表現された色データからＣＭＹＫ色空間への変換を行う場合には、アドレスを持った一種のメモリである３次元ＬＵＴへの各アドレスとなる各入力値をＲ、Ｇ、Ｂの各成分値で構成し、それぞれのアドレスには変換後の色データであるＣ、Ｍ、Ｙ、Ｋの成分値を記憶しておく。
例えば、特許文献１に示された従来技術は前記した３次元ＬＵＴを用いた非線形データ変換に関する一例であり、この従来技術では、補間に必要な最大値、中央値、最小値を３個の入力値から得る命令を使用して補間データを求めている。また、この従来技術では、ＬＵＴ変換データを分けて配置することで一度の変換で前記３個の変換データを得る。
特開２００４−３４１７６５公報

しかしながら、特許文献１に示された従来技術では、限られたテーブルサイズの汎用の３次元ＬＵＴを複数用いて大きなサイズのＬＵＴを実現するという視点がないので、分割方法に汎用性がない。また、他の従来技術では、分割という視点がなく、そのため、ＬＵＴ内に記憶する１アドレス当たりの出力データを少なくするために複雑なデータ圧縮技術を用いざるを得なくなっている。
本発明は、このような従来技術の問題を解決しようとするものであり、具体的には、３次元ＬＵＴへ入力される入力値のビット幅の増大に伴ってアドレス空間が増大し、且つ１アドレス当たりの出力データも増大することにより３次元ＬＵＴのテーブルサイズが増大するなかで、汎用性のある方法でテーブルを分割することにより、限られたテーブルサイズの汎用的な３次元ＬＵＴを複数用いて、汎用的で大サイズの３次元ＬＵＴを実現できるようにすることを目的とする。

前記した課題を解決するために、請求項１記載の非線形変換装置は、３次元ベクトルとして表現されている個々の入力データに非線形的に対応した出力データを３次元ルックアップテーブルにより求める非線形変換装置において、個々の入力データ中の所定ビットの値に対応づけられて１つの３次元ルックアップテーブルが複数に分割された１つであって、対応づけられた入力データ分の変換後データだけが記憶された分割ルックアップテーブルを分割された数分備えるとともに、入力順に取り出した入力データ中の所定ビットの値に応じて該入力データをいずれかの分割ルックアップテーブルに振り分ける入力データ振り分け手段を備える。
請求項２記載の非線形変換装置は、請求項１記載の非線形変換装置において、前記複数の分割ルックアップテーブルから出力された前記変換後データをマージして出力順に配列させる配列手段を備える。

請求項３記載の非線形変換装置は、請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルが前記１つの３次元ルックアップテーブルを２分割したそれぞれの分割ルックアップテーブルであって、一方の分割ルックアップテーブルには前記所定ビットが偶数値の入力データに対応した変換後データを記憶させておき、且つ他方の分割ルックアップテーブルには前記所定ビットが奇数値の入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段が、入力データを入力順に取り出して該入力データ中の前記所定ビットが偶数値か奇数値かを判定し、偶数値であれば該入力データを前記一方の分割３次元ルックアップテーブルに振り分け、奇数値であれば該入力データを前記他方の分割ルックアップテーブルに振り分ける構成にする。

請求項４記載の非線形変換装置は、請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルが前記１つの３次元ルックアップテーブルを４分割したそれぞれの分割ルックアップテーブルであって、４つの分割ルックアップテーブルのうち、第１の分割ルックアップテーブルには入力データ中の下位２ビットが“００”である入力データに対応した変換後データを記憶させておき、第２の分割ルックアップテーブルには入力データ中の下位２ビットが“０１”である入力データに対応した変換後データを記憶させておき、第３の分割ルックアップテーブルには入力データ中の下位２ビットが“１０”である入力データに対応した変換後データを記憶させておき、第４の分割ルックアップテーブルには入力データ中の下位２ビットが“１１”である入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段が、入力データを入力順に取り出して該入力データ中の前記下位２ビットの値を判定し、“００”であれば該入力データを前記第１の分割３次元ルックアップテーブルに振り分け、“０１”であれば該入力データを前記第２の分割ルックアップテーブルに振り分け、“１０”であれば該入力データを前記第３の分割３次元ルックアップテーブルに振り分け、“１１”であれば該入力データを前記第４の分割ルックアップテーブルに振り分ける構成にする。

請求項５記載の非線形変換装置は、請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルが前記１つの３次元ルックアップテーブルをＮ分割したそれぞれの分割ルックアップテーブルであって、Ｎ個の分割ルックアップテーブルのうち、第１の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“０”である入力データに対応した変換後データを記憶させておき、第２の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“１”である入力データに対応した変換後データを記憶させておき、第３の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“２”である入力データに対応した変換後データを記憶させておき、同様に第Ｎの分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“Ｎ−１）”である入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段が、入力データを入力順に取り出して該入力データ中の前記所定ビット数分の値を判定し、“０”であれば該入力データを前記第１の分割３次元ルックアップテーブルに振り分け、“１”であれば該入力データを前記第２の分割ルックアップテーブルに振り分け、“２”であれば該入力データを前記第３の分割３次元ルックアップテーブルに振り分け、同様に“Ｎ−１”であれば該入力データを前記第Ｎの分割ルックアップテーブルに振り分ける構成にする。

請求項６記載の非線形変換装置は、請求項１乃至請求項５のいずれか１項に記載の非線形変換装置において、前記入力データ振り分け手段が入力データ中の最上位ビット側から所定数のビット数のデータだけを前記分割ルックアップテーブルに振り分けるとともに、残りの下位側データを用いて前記変換後データを補間演算により補正する補正手段を備える。
請求項７記載の方法は、３次元ベクトルとして表現されている個々の入力データに非線形的に対応した出力データを３次元ルックアップテーブルにより求める非線形変換方法において、１つの３次元ルックアップテーブルを複数に分割したそれぞれの分割ルックアップテーブルに、振り分けられる入力データ分の変換後データだけを記憶しておき、変換時には、入力順に取り出した入力データ中の所定ビットの値に応じて該入力データを複数の分割ルックアップテーブル中のいずれかに振り分け、振り分けられた分割ルックアップテーブルから出力される個々の変換後データをマージして出力順に配列させる構成にする。
請求項８記載の方法は、請求項７記載の非線形変換方法において、入力データ中の最上位ビット側から所定数のビット数のデータだけを前記分割ルックアップテーブルに振り分けるとともに、残りの下位側データを用いて前記変換後データを補間演算により補正する構成にする。

本発明によれば、１つの３次元ルックアップテーブルを複数に分割し、それぞれの分割ルックアップテーブルには対応づけられた入力データ分の変換後データだけを記憶するとともに、入力順に取り出した入力データ中の所定ビットの値に応じてその入力データをいずれかの分割ルックアップテーブルに振り分けるので、限られたテーブルサイズの汎用的な３次元ＬＵＴを複数用いて、汎用的で大サイズの３次元ＬＵＴを実現できる。

以下、図面を参照して本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図８は本発明の実施形態としてパーソナルコンピュータ（以下、ＰＣと称する）のハードウェア構成を示すブロック図である。図示したように、このＰＣは、プログラムに従って、このＰＣのハードウェア全体を制御したり、各種アプリケーションを実行したりするＣＰＵ１、前記プログラムや各種データを一時的に記憶するＲＡＭ２、ハードウェアを制御するプログラムのうち立ち上げに必要なプログラムや固定データなどを記憶しておくＲＯＭ３、前記プログラムや各種データを保存しておくハードディスク記憶装置（ＨＤＤ）４、ハードディスク記憶装置４のインタフェースであるディスク制御部５、キーボード６、マウス７、表示装置８、前記キーボード６〜表示装置８を制御する入出力インタフェース部９などを備えている。

図１は本発明の非線形変換装置の一実施形態として前記したようなＰＣ上に構築された一般的なＬＵＴ変換装置の構成を示すブロック図である。図示したように、このＬＵＴ変換装置は、ＬＵＴデータ入力部１１および３次元ＬＵＴ（以下、単にＬＵＴと称する）１２を備えており、このような構成で、ＣＰＵ１（図８参照）はＬＵＴ入力部１１に３次元ベクトルとして表現された変換前データＡ（入力データ）を順に渡し、ＬＵＴ入力部１１は３次元ＬＵＴ１２を変換前データＡを用いてアドレッシングし、そのアドレスに記憶されている変換後データＢを出力する。
以下、本発明の実施形態１を説明する。
図２はこの実施形態１のＬＵＴ変換装置の構成を示すブロック図である。図示したように、このＬＵＴ変換装置は、ＬＵＴプロセッサ１０（例えば専用のＣＰＵで、請求項記載の入力データ振り分け手段に相当する）、２つのＬＵＴ入力部１３、１４と２つのＬＵＴ１５、１６を備え、ＬＵＴ１５には偶数値の変換前データ（この実施形態１では入力データと同じ）に対応した変換後データを変換前データの値順に記憶しておき、ＬＵＴ１６には奇数値の変換前データに対応した変換後データを変換前データの値順に記憶しておく。

図３に、データ変換時の動作フローを示す。以下、図３に従ってこの動作フローを説明する。
この実施形態１では、データ変換時、ＬＵＴプロセッサ１０は入力された個々の変換前データを入力順に取り出す（ステップ１）。そして、変換前データの値が偶数値か奇数値を判定し（つまり、最下位ビットが“１”か“０”かを判定し）（ステップ２）、偶数値であれば（ステップ２でＹｅｓ）その変換前データＣをＬＵＴ入力部１３に渡し（ステップ３）、奇数値であれば（ステップ２でＮｏ）その変換前データＤをＬＵＴ入力部１４に渡す（ステップ４）。
これにより、ＬＵＴ入力部１３は変換前データＣでＬＵＴ１５をアドレッシングさせ、そのアドレスに記憶されている変換後データＥを出力させ（ステップ５）、ＬＵＴ入力部１４は変換前データＤでＬＵＴ１６をアドレッシングさせ、そのアドレスに記憶されている変換後データＦを出力させる（ステップ６）。
２つのＬＵＴ１５、１６から出力された変換後データは図示していないＯＲ回路によりマージされ（ステップ７）、図示していない配列回路（請求項記載の配列手段）がマージされた変換後データを出力順（入力順でもある）に整列（配列）する（ステップ８）。
こうして、この実施形態１によれば、２分の１のテーブルサイズのＬＵＴを２個用いて、２つ合わせたサイズのＬＵＴを実現でき、ＬＵＴをＬＳＩで実現する場合、ＬＳＩの種類を増やさなくても例えば標準としている小テーブルサイズのＬＳＩを複数（この例では２個）用いて大テーブルサイズのＬＵＴを実現できる。

図４は実施形態２のＬＵＴ変換装置の構成を示すブロック図である。実施形態１では変換前データの値が偶数か奇数かにより２つのＬＵＴのどちらかに振り分けたが、実施形態２は４分割の例で、４つのＬＵＴ入力部２１、２２、２３、２４と、対応する４つのＬＵＴ２５、２６、２７、２８を用いて変換する。つまり、２つに分けた場合と同様に、４つのＬＵＴ２５、２６、２７、２８にはそれぞれ、変換前データの下位２ビットが“００”か“０１”か“１０”それとも“１１”かに応じて４つに振り割けるのである。そのため、ＬＵＴ２５には下位２ビットが“００”の変換前データに対応した変換後データ、ＬＵＴ２６には下位２ビットが“０１”の変換前データに対応した変換後データ、ＬＵＴ２７には下位２ビットが“１０”の変換前データに対応した変換後データ、ＬＵＴ２８には下位２ビットが“１１”の変換前データに対応した変換後データをそれぞれ変換前データの値順に記憶しておく。

このような構成で、ＬＵＴプロセッサ１０はＬＵＴ入力部２１に下位２ビットが“００”の変換前データＨを渡し、ＬＵＴ入力部２２に下位２ビットが“０１”の変換前データＪを渡し、ＬＵＴ入力部２３に下位２ビットが“１０”の変換前データＫを渡し、ＬＵＴ入力部２４に下位２ビットが“１１”の変換前データＬを渡す。これにより、ＬＵＴ入力部２１は変換前データＨでＬＵＴ２５をアドレッシングさせ、そのアドレスに記憶されている変換後データＭを出力させ、ＬＵＴ入力部２２は変換前データＪでＬＵＴ２６をアドレッシングさせ、そのアドレスに記憶されている変換後データＮを出力させ、ＬＵＴ入力部２３は変換前データＫでＬＵＴ２７をアドレッシングさせ、そのアドレスに記憶されている変換後データＰを出力させ、ＬＵＴ入力部２４は変換前データＬでＬＵＴ２８をアドレッシングさせ、そのアドレスに記憶されている変換後データＱを出力させる。
４つのＬＵＴ２５、２６、２７、２８から出力された変換後データは実施形態１と同様にしてマージされ、出力順（入力順でもある）に整列する。
こうして、この実施形態２によれば、４分の１のテーブルサイズのＬＵＴを４個用いて、４つ合わせたサイズのＬＵＴを実現でき、ＬＵＴをＬＳＩで実現する場合、ＬＳＩの種類を増やさなくても標準的な小テーブルサイズのＬＳＩを複数（この例では４個）用いて大テーブルサイズのＬＵＴを実現できる。

図５に、この実施形態３における入力データの配置を示す。（ａ）図に示したように、この実施形態３では、ＲＧＢ色空間からＣＭＹＫ色空間への変換にあたり入力Ｒデータの上位４ビットをＲＧＢ変換前データＶのビット０からビット３に配置、入力Ｇデータの上位４ビットをＲＧＢ変換前データＶのビット４からビット７に配置、入力Ｂデータの上位４ビットをＲＧＢ変換前データのビット８からビット１１に配置して６面体の３次元ベクトル入力値を構成する。なお、Ｒ、Ｇ、Ｂ各データの下位ビットはテーブル変換では用いず、テーブル変換後の補間演算で用いる。
画像データとして連続した各入力ＲＧＢデータを同様にＲＧＢ変換前データＶとして入力順に構成し、（ｂ）図に示したようにＲＧＢ変換前データ配列Ｗとして並べる。

図６にＬＵＴ内の変換後データの配置を示す。但し、以下では、Ｃ、Ｍ、Ｙ、Ｋそれぞれの色変換のうちＣＭ色変換についてのみ説明する。ＹＫ色変換も同様に行われるからである。したがって、図６（ａ）に示した色変換ＬＵＴの概念図もＣ色変換ＬＵＴ３６とＭ色変換ＬＵＴ３７のみを示している。このＣ色変換ＬＵＴ３６およびＭ色変換ＬＵＴ３７では、Ｒ、Ｇ、Ｂで示される位置（メモリ空間ではアドレス）にそれぞれ対応する変換後データＣ、変換後データＭを持つが、同一位置の変換後データＣと変換後データＭをまとめて同一アドレスに配置したのがＣＭ色変換ＬＵＴである。この実施形態３では、このようなＣＭ色変換ＬＵＴをＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８とＣＭ色変換ＬＵＴ（Ｏｄｄ）３９の２つに分割する。
図６（ｂ）において、ＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８は、偶数値のＲＧＢ変換前データを振り分けてＣＭ色変換を行うものであり、ＣＭ色変換ＬＵＴ内の変換後データのうち、偶数値の変換前データに対応する分を変換前データの値の小さい順に配置している。同様に、ＣＭ色変換ＬＵＴ（Ｏｄｄ）３９にはＣＭ色変換ＬＵＴ内の変換後データのうち、奇数値の変換前データに対応する分を変換前データの値の小さい順に配置している。
このような構成で、この実施形態３では、先に準備した連続したＲＧＢ変換前データ配列Ｗ（図５参照）中の各ＲＧＢ変換前データＶのうち偶数値のデータをＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８にアドレスとして入力し（（ｂ）図参照）、それによりＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８はＣＭ変換後データ（Ｅｖｅｎ）を出力する（（ｃ）図参照）。同様に、奇数側についてはＣＭ色変換ＬＵＴ（Ｏｄｄ）３９がＣＭ変換後データ（Ｏｄｄ）を出力する（（ｃ）図参照）。

図７は、ＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８の出力とＣＭ色変換ＬＵＴ（Ｏｄｄ）３９の出力との合成（マージ）動作を示す説明図である。以下、図７を参照して合成動作を説明する。
この実施形態３では、ＬＵＴプロセッサ１０がＲＧＢ変換前データ配列Ｗ（図５、図７参照）からＲＧＢ変換前データＶを配列順に取り出し、ＲＧＢ変換前データＶの値が偶数であればＬＵＴ入力部３１に渡し、ＬＵＴ入力部３１は前記したＣＭ色変換ＬＵＴ（Ｅｖｅｎ）３８をその偶数値のデータでアドレッシングして、出力されたＣＭ色変換後データ（Ｅｖｅｎ）をＣＭ色変換後データ配列Ｒ中の配列済みデータの最後尾の次の位置に配列する。また、ＲＧＢ変換前データ配列Ｗから取り出したＲＧＢ変換前データＶの値が奇数であればＬＵＴプロセッサ１０はそのデータをＬＵＴ入力部３２に渡し、ＬＵＴ入力部３２は前記したＣＭ色変換ＬＵＴ（Ｏｄｄ）３９をその奇数値のデータでアドレッシングして、出力されたＣＭ色変換後データ（Ｏｄｄ）をＣＭ色変換後データ配列Ｒ中の配列済みデータの最後尾の次の位置に配列する。
以上のようなデータ変換および出力データの配列をＲＧＢ変換前データ配列Ｗ中のＲＧＢ変換前データＶの数分（ＲＧＢ色空間における変換対象画素数分）行なってＣＭ色変換後データ配列Ｒが出来上がる。つまり、Ｎ次元（ここでは３次元）空間における頂点データの数分繰り返すのである。なお、最終的なＣＭ色変換後データは、前記のようにして変換した入力Ｒ、Ｇ、Ｂデータの上位４ビットに対応した変換後データを、図示していない演算回路（請求項記載の補正手段に相当する）が入力Ｒ、Ｇ、Ｂデータの下位４ビットを用いた補間演算により補正する。

この実施形態３では、この後、前記したような変換処理をＹＫデータについても行う。
なお、前記においては、実施形態１の２分割方法をＲＧＢからＣＭＹＫへの色空間変換に用いることを示したが、同様にして実施形態２の４分割方法など（一般化した表現を用いればＮ分割方法）をＲＧＢからＣＭＹＫへの色空間変換に用いることもできる。また、この実施形態３では、ＣＭ色変換とＹＫ色変換を分割しているので、ＣＭＹＫへの変換を１つのＬＳＩから成るＬＵＴを基準に考えれば、実施形態１の２分割方法を用いた場合には４分割化されたことになり、実施形態２の４分割方法では８分割化されたことになる。
このように、実施形態１および実施形態２の分割方法は色変換にも適用できる。

本発明の一実施形態としてパーソナルコンピュータ上に構築される一般的なＬＵＴ変換装置の構成を示すブロック図である。 本発明の実施形態１としてＬＵＴ変換装置の構成を示すブロック図である。 本発明の実施形態１としてＬＵＴ変換装置の動作フローを示すフローチャートである。 本発明の実施形態２としてＬＵＴ変換装置の構成を示すブロック図である。 本発明の実施形態３としてＬＵＴ変換装置における入力データの配置を示す説明図である。 本発明の実施形態３としてＬＵＴ内の変換後データの配置などを示す説明図である。 本発明の実施形態３としてＬＵＴ変換装置における合成動作を示す説明図である。 本発明の一実施形態のＬＵＴ変換装置が構築されるパーソナルコンピュータのハードウェア構成を示すブロック図である。

符号の説明

１ ＣＰＵ
２ ＲＡＭ
１１ ＬＵＴ入力部
１２ ３次元ＬＵＴ
１３、１４ ＬＵＴ入力部
１５、１６ ３次元ＬＵＴ
２１〜２４ ＬＵＴ入力部
２５〜２８ ３次元ＬＵＴ
３１、３２ ＬＵＴ入力部
３６ Ｃ色変換ＬＵＴ
３７ Ｍ色変換ＬＵＴ
３８ ＣＭ色変換ＬＵＴ（Ｅｖｅｎ）
３９ ＣＭ色変換ＬＵＴ（Ｏｄｄ）

Claims (8)

1. ３次元ベクトルとして表現されている個々の入力データに非線形的に対応した出力データを３次元ルックアップテーブルにより求める非線形変換装置において、個々の入力データ中の所定ビットの値に対応づけられて１つの３次元ルックアップテーブルが複数に分割された１つであって、対応づけられた入力データ分の変換後データだけが記憶された分割ルックアップテーブルを分割された数分備えるとともに、入力順に取り出した入力データ中の所定ビットの値に応じて該入力データをいずれかの分割ルックアップテーブルに振り分ける入力データ振り分け手段を備えたことを特徴とする非線形変換装置。
2. 請求項１記載の非線形変換装置において、前記複数の分割ルックアップテーブルから出力された前記変換後データをマージして出力順に配列させる配列手段を備えたことを特徴とする非線形変換装置。
3. 請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルは前記１つの３次元ルックアップテーブルが２分割されたそれぞれの分割ルックアップテーブルであって、一方の分割ルックアップテーブルには前記所定ビットが偶数値の入力データに対応した変換後データを記憶させておき、且つ他方の分割ルックアップテーブルには前記所定ビットが奇数値の入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段は、入力データを入力順に取り出して該入力データ中の前記所定ビットが偶数値か奇数値かを判定し、偶数値であれば該入力データを前記一方の分割３次元ルックアップテーブルに振り分け、奇数値であれば該入力データを前記他方の分割ルックアップテーブルに振り分けることを特徴とする非線形変換装置。
4. 請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルは前記１つの３次元ルックアップテーブルが４分割されたそれぞれの分割ルックアップテーブルであって、４つの分割ルックアップテーブルのうち、第１の分割ルックアップテーブルには入力データ中の下位２ビットが“００”である入力データに対応した変換後データを記憶させておき、第２の分割ルックアップテーブルには入力データ中の下位２ビットが“０１”である入力データに対応した変換後データを記憶させておき、第３の分割ルックアップテーブルには入力データ中の下位２ビットが“１０”である入力データに対応した変換後データを記憶させておき、第４の分割ルックアップテーブルには入力データ中の下位２ビットが“１１”である入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段は、入力データを入力順に取り出して該入力データ中の前記下位２ビットの値を判定し、“００”であれば該入力データを前記第１の分割３次元ルックアップテーブルに振り分け、“０１”であれば該入力データを前記第２の分割ルックアップテーブルに振り分け、“１０”であれば該入力データを前記第３の分割３次元ルックアップテーブルに振り分け、“１１”であれば該入力データを前記第４の分割ルックアップテーブルに振り分けることを特徴とする非線形変換装置。
5. 請求項１または２記載の非線形変換装置において、前記分割ルックアップテーブルは前記１つの３次元ルックアップテーブルがＮ分割されたそれぞれの分割ルックアップテーブルであって、Ｎ個の分割ルックアップテーブルのうち、第１の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“０”である入力データに対応した変換後データを記憶させておき、第２の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“１”である入力データに対応した変換後データを記憶させておき、第３の分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“２”である入力データに対応した変換後データを記憶させておき、同様に第Ｎの分割ルックアップテーブルには入力データ中の最下位側から所定ビット数分の値が“Ｎ−１”である入力データに対応した変換後データを記憶させておき、前記入力データ振り分け手段は、入力データを入力順に取り出して該入力データ中の前記所定ビット数分の値を判定し、“０”であれば該入力データを前記第１の分割３次元ルックアップテーブルに振り分け、“１”であれば該入力データを前記第２の分割ルックアップテーブルに振り分け、“２”であれば該入力データを前記第３の分割３次元ルックアップテーブルに振り分け、同様に“Ｎ−１”であれば該入力データを前記第Ｎの分割ルックアップテーブルに振り分けることを特徴とする非線形変換装置。
6. 請求項１乃至請求項５のいずれか１項に記載の非線形変換装置において、前記入力データ振り分け手段は入力データ中の最上位ビット側から所定数のビット数のデータだけを前記分割ルックアップテーブルに振り分けるとともに、残りの下位側データを用いて前記変換後データを補間演算により補正する補正手段を備えたことを特徴とする非線形変換装置。
7. ３次元ベクトルとして表現されている個々の入力データに非線形的に対応した出力データを３次元ルックアップテーブルにより求める非線形変換方法において、１つの３次元ルックアップテーブルを複数に分割したそれぞれの分割ルックアップテーブルに、振り分けられる入力データ分の変換後データだけを記憶しておき、変換時には、入力順に取り出した入力データ中の所定ビットの値に応じて該入力データを複数の分割ルックアップテーブル中のいずれかに振り分け、振り分けられた分割ルックアップテーブルから出力される個々の変換後データをマージして出力順に配列させることを特徴とする非線形変換方法。
8. 請求項７記載の非線形変換方法において、入力データ中の最上位ビット側から所定数のビット数のデータだけを前記分割ルックアップテーブルに振り分けるとともに、残りの下位側データを用いて前記変換後データを補間演算により補正することを特徴とする非線形変換方法。

Images