JP2008015720A - プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 - Google Patents
プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 Download PDFInfo
- Publication number
- JP2008015720A JP2008015720A JP2006185087A JP2006185087A JP2008015720A JP 2008015720 A JP2008015720 A JP 2008015720A JP 2006185087 A JP2006185087 A JP 2006185087A JP 2006185087 A JP2006185087 A JP 2006185087A JP 2008015720 A JP2008015720 A JP 2008015720A
- Authority
- JP
- Japan
- Prior art keywords
- register
- bank
- user
- application program
- cpu core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000013507 mapping Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Abstract
【解決手段】プロセッサシステム1は、CPUコア10、CPUコア10に接続される機能ユニット11A及びB、並びに、CPUコア10及び機能ユニット11A及びBの制御情報及び動作状態を格納するシステムレジスタバンク12を備える。システムレジスタバンク12は、それぞれが1又は複数のシステムレジスタを含む複数のバンクBK1乃至BK4に分割されている。さらに、バンクBK4は、CPUコア10で実行されるアプリケーションプログラムによるアクセスが許可されるユーザバンクであり、バンクBK4を除く他のバンクBK1乃至BK3に対するアプリケーションプログラムによるアクセスが禁止される。
【選択図】図1
Description
本実施の形態にかかるプロセッサシステム1の構成を図1に示す。始めに、図1を参照して、プロセッサシステム1が備える構成要素を説明する。図1において、CPUコア10は、命令をフェッチしてこれをデコードし、命令に応じた処理、例えば、算術演算及び論理演算等の演算処理、機能ユニットへの命令発行、後述するシステムレジスタバンク12に含まれるシステムレジスタへのアクセスを実行する処理ユニットである。
本実施の形態にかかるプロセッサシステム2の構成を図5に示す。プロセッサシステム2は、ユーザバンクを他のバンクから独立した物理的なレジスタ群として設けず、デコーダ221乃至223のデコード論理によって仮想的に実現したことを特徴としている。一例として、仮想化されたユーザバンクBK4と他のバンクBK1乃至BK3との間で、図2に示したのと同じマッピング関係を持たせる場合を考える。バンクBK1のデコーダ221は、バンク選択レジスタ131によってバンクBK1が選択された状態で、CPUコア10からレジスタ番号"1"のレジスタにアクセス要求があった場合は、レジスタSR1_1を選択する。一方、ユーザバンクBK4が選択された状態で、CPUコア10からレジスタ番号"1"のレジスタにアクセス要求があった場合は、仮想化されたレジスタSR4_1にマッピングされたレジスタSR1_2を選択する。同様に、バンク選択レジスタ131によってユーザバンクBK4が選択された状態で、レジスタ番号"2"にアクセス要求があった場合、仮想化されたレジスタSR4_2にマッピングされたレジスタSR1_3がデコーダ221によって選択される。また、ユーザバンクBK4が選択された状態でレジスタ番号"3"にアクセス要求があった場合、仮想化されたレジスタSR4_3に対応するレジスタSR2_3がデコーダ222によって選択される。
本実施の形態にかかるプロセッサシステム3は、アプリケーションプログラムによるユーザバンクへのアクセス要求を一律に許可するのではなく、プログラムに割り当てられた特権レベルに応じて特定種別のアクセス要求を禁止することを特徴としている。なお、以下で述べる特定種別のアクセス要求は、具体的にはライトアクセス要求である。
本実施の形態にかかるプロセッサシステム5は、複数のユーザバンクを備えており、CPUコアで実行するアプリケーションプログラムに応じて、アプリケーションプログラムがアクセス可能なユーザバンクを複数のユーザバンクの中から選択することを特徴としている。プロセッサシステム5の構成を図9に示す。プロセッサシステム5と発明の実施の形態1にかかるプロセッサシステム1の構成上の相違点は、システムレジスタバンク42が2つのユーザバンクBK4及びBK5を備える点である。
上述した発明の実施の形態1乃至4では、独立したバンク選択ユニット13を設けることとした。しかしながら、バンク選択レジスタ131を各バンクのいずれかのシステムレジスタにマッピングする、つまり、バンク選択レジスタ131に保持すべきバンク識別情報を、各バンクのシステムレジスタに保持してもよい。この場合は、デコーダ121乃至124などがシステムレジスタに保持されたバンク識別情報を用いて、アクセス要求のデコードを行えばよい。
10、30、40 CPU(Central Processing Unit)コア
11A、11B 機能ユニット
12、22、32、42 システムレジスタバンク
13 バンク選択ユニット
131 バンク選択レジスタ
14 システムレジスタバス
15 命令バス
16 データバス
35 特権ビット格納部
36 アクセス制御部
121〜124、221〜223、321〜323、421〜425 デコーダ
Claims (16)
- CPUコアと、
前記CPUコアに接続される機能ユニットと、
前記機能ユニットの制御情報及び動作状態の少なくとも一方を格納するシステムレジスタ群とを備え、
前記システムレジスタ群は、それぞれが1又は複数のシステムレジスタを含む複数のレジスタバンクに分割されているプロセッサシステムであって、
前記複数のレジスタバンクの少なくとも1つは、前記CPUコアで実行されるアプリケーションプログラムによるアクセスが許可されるユーザバンクであり、
前記ユーザバンクを除く他の非ユーザバンクに対する前記アプリケーションプログラムによるアクセスが禁止されるプロセッサシステム。 - 前記CPUコアで実行されるオペレーティングシステムプログラムは、前記複数のレジスタバンクのすべてにアクセス可能である、請求項1に記載のプロセッサシステム。
- 前記ユーザバンクに含まれるシステムレジスタは、前記非ユーザバンクに含まれるシステムレジスタのいずれかと対応付けられ、前記非ユーザバンクと独立した物理的なレジスタ資源として存在していないことを特徴とする、請求項1に記載のプロセッサシステム。
- 前記レジスタバンクの各々を一意に識別可能なバンク識別情報を保持可能なバンク選択部と、
前記バンク識別情報、及び前記CPUコアが出力するシステムレジスタへのアクセス要求に含まれるレジスタ指定情報に基づいて、アクセス先システムレジスタを選択するデコーダを備える、請求項1又は2に記載のプロセッサシステム。 - 前記非ユーザバンクに含まれる少なくとも1つのシステムレジスタは、前記バンク選択部によって保持される前記バンク識別情報が前記非ユーザバンクを示す場合及び前記ユーザバンクを示す場合の両方の場合に、前記デコーダにより選択される、請求項4に記載のプロセッサシステム。
- 前記ユーザバンクに含まれるシステムレジスタは、前記デコーダによって前記非ユーザバンクに含まれるシステムレジスタのいずれかと対応付けられ、
前記ユーザバンクに含まれるシステムレジスタは、前記非ユーザバンクと独立した物理的なレジスタ資源として存在しないことを特徴とする、請求項4に記載のプロセッサシステム。 - 前記デコーダは、前記バンク選択部によって保持される前記バンク識別情報が前記ユーザバンクを示す場合に、前記システムレジスタへの1つのアクセス要求に応じて、前記ユーザバンクに含まれるシステムレジスタ及び前記非ユーザバンクに含まれるシステムレジスタを選択する、請求項4に記載のプロセッサシステム。
- 前記デコーダがアクセス先システムレジスタを選択するためのデコード論理は、前記CPUコアで実行されるアプリケーションプログラムの種別に応じて変更可能である、請求項4に記載のプロセッサシステム。
- 前記非ユーザバンクが有するシステムレジスタのうち、前記アプリケーションプログラムによるアクセスが許可されるシステムレジスタには、前記ユーザバンクを構成するためのマッピング情報が付加されている、請求項1に記載のプロセッサシステム。
- 前記レジスタバンクの各々を一意に識別可能なバンク識別情報を保持するバンク選択部と、
前記バンク識別情報と、前記CPUコアが出力するシステムレジスタへのアクセス要求に含まれるレジスタ指定情報と、前記マッピング情報とに基づいて、アクセス先システムレジスタを選択するデコーダを備える、請求項9に記載のプロセッサシステム。 - 前記アプリケーションプログラムに割り当てられた権限レベルに応じて、前記アプリケーションプロラムによる前記ユーザバンクへのアクセス要求を制限するアクセス制御部をさらに備える、請求項1に記載のプロセッサシステム。
- 複数の前記ユーザバンクを備え、
前記アプリケーションプログラムの種別に応じて、前記アプリケーションプログラムがアクセス可能な前記ユーザバンクを切り替える、請求項1に記載のプロセッサシステム。 - 前記機能ユニットは、浮動小数点演算ユニット、乗算・積和演算ユニット、前記CPUコアによるメモリアクセス要求を制御するメモリ保護ユニット、前記CPUコアで実行されるプログラムの性能情報を収集するデバッグユニット、シリアルインタフェース、タイマ、及びプログラマブル・カウンタのいずれかである、請求項1乃至12のいずれかに記載のプロセッサシステム。
- 前記システムレジスタ群は、前記CPUコア、前記CPUコアで実行されるプログラム、及び前記機能ユニットに関する状態を保持する、請求項1乃至12のいずれかに記載のプロセッサシステム。
- CPUコア、前記CPUコアに接続される機能ユニット、並びに、前記機能ユニットの制御情報及び動作状態の少なくとも一方を格納するシステムレジスタ群を備え、前記システムレジスタ群は、それぞれが1又は複数のシステムレジスタを含む複数のレジスタバンクに分割されているプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法であって、
前記CPUコアで実行されるプログラムの特権レベルを判定し、
前記CPUコアで実行されるプログラムが、特権レベルのないアプリケーションプログラムである場合には、前記複数のレジスタバンクのうち予めアプリケーションプログラムがアクセス可能な対象として割り当てられたユーザバンクを選択し、
アクセス可能なレジスタバンクの変更権限を前記アプリケーションプログラムに与えない状態で、前記アプリケーションプログラムの実行を開始することを特徴とする処理方法。 - 前記プロセッサシステムは、複数のユーザバンクを備えており、
前記アプリケーションプログラムの種別に応じて、前記アプリケーションプログラムがアクセス可能なユーザバンクを前記複数のユーザバンクから選択することを特徴とする、請求項15に記載の処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006185087A JP5289688B2 (ja) | 2006-07-05 | 2006-07-05 | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 |
US11/822,235 US20080010426A1 (en) | 2006-07-05 | 2007-07-03 | Processor system and processing method for operating system program in processor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006185087A JP5289688B2 (ja) | 2006-07-05 | 2006-07-05 | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008015720A true JP2008015720A (ja) | 2008-01-24 |
JP5289688B2 JP5289688B2 (ja) | 2013-09-11 |
Family
ID=38920330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006185087A Expired - Fee Related JP5289688B2 (ja) | 2006-07-05 | 2006-07-05 | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080010426A1 (ja) |
JP (1) | JP5289688B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102844741B (zh) * | 2010-02-23 | 2016-10-12 | 美国宇航公司 | 单处理器3级电子飞行包 |
US9697150B2 (en) * | 2013-09-04 | 2017-07-04 | Jory Schwach | Real-time embedded system |
US9727353B2 (en) * | 2015-10-30 | 2017-08-08 | International Business Machines Corporation | Simultaneously capturing status information for multiple operating modes |
US20190205061A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Processor, method, and system for reducing latency in accessing remote registers |
US10411705B1 (en) * | 2018-09-28 | 2019-09-10 | Arm Limited | System, method and apparatus for electronic circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123230A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | データ処理装置 |
JPH1011352A (ja) * | 1996-06-19 | 1998-01-16 | Hitachi Ltd | データ処理装置およびそのレジスタアドレス変換方法 |
JP2000347863A (ja) * | 1999-05-13 | 2000-12-15 | Internatl Business Mach Corp <Ibm> | 投機的プロセッサ内で非投機的イベントをカウントするための方法およびシステム |
JP2001505679A (ja) * | 1996-09-23 | 2001-04-24 | エイアールエム リミテッド | データ処理装置におけるレジスタ・アドレッシング |
JP2001312405A (ja) * | 2000-04-27 | 2001-11-09 | Inst For The Development Of Emerging Architectures Llc | コンピュータ・システム |
JP2003519868A (ja) * | 2000-01-14 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | プロセッサ内での動作モードの確立 |
JP2004520662A (ja) * | 2001-05-31 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 共通の名前を有する複数のレジスタへの選択的なアクセス |
US20050033978A1 (en) * | 2003-08-08 | 2005-02-10 | Hyser Chris D. | Method and system for securing a computer system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903919A (en) * | 1997-10-07 | 1999-05-11 | Motorola, Inc. | Method and apparatus for selecting a register bank |
JP2001005726A (ja) * | 1999-04-20 | 2001-01-12 | Nec Corp | メモリアドレス空間拡張装置及びプログラムを記憶した記憶媒体 |
US6636971B1 (en) * | 1999-08-02 | 2003-10-21 | Intel Corporation | Method and an apparatus for secure register access in electronic device |
GB2385956B (en) * | 2002-03-01 | 2004-06-02 | 3Com Corp | Key based register locking mechanism |
US7171539B2 (en) * | 2002-11-18 | 2007-01-30 | Arm Limited | Apparatus and method for controlling access to a memory |
US7149862B2 (en) * | 2002-11-18 | 2006-12-12 | Arm Limited | Access control in a data processing apparatus |
-
2006
- 2006-07-05 JP JP2006185087A patent/JP5289688B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-03 US US11/822,235 patent/US20080010426A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123230A (ja) * | 1990-09-14 | 1992-04-23 | Hitachi Ltd | データ処理装置 |
JPH1011352A (ja) * | 1996-06-19 | 1998-01-16 | Hitachi Ltd | データ処理装置およびそのレジスタアドレス変換方法 |
JP2001505679A (ja) * | 1996-09-23 | 2001-04-24 | エイアールエム リミテッド | データ処理装置におけるレジスタ・アドレッシング |
JP2000347863A (ja) * | 1999-05-13 | 2000-12-15 | Internatl Business Mach Corp <Ibm> | 投機的プロセッサ内で非投機的イベントをカウントするための方法およびシステム |
JP2003519868A (ja) * | 2000-01-14 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | プロセッサ内での動作モードの確立 |
JP2001312405A (ja) * | 2000-04-27 | 2001-11-09 | Inst For The Development Of Emerging Architectures Llc | コンピュータ・システム |
JP2004520662A (ja) * | 2001-05-31 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 共通の名前を有する複数のレジスタへの選択的なアクセス |
US20050033978A1 (en) * | 2003-08-08 | 2005-02-10 | Hyser Chris D. | Method and system for securing a computer system |
Also Published As
Publication number | Publication date |
---|---|
US20080010426A1 (en) | 2008-01-10 |
JP5289688B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101485068B1 (ko) | 복수의 프로세서들을 포함하는 시스템 및 그 동작 방법 | |
US8850168B2 (en) | Processor apparatus and multithread processor apparatus | |
JP4939387B2 (ja) | データ処理装置及びアドレス空間保護方法 | |
US7590774B2 (en) | Method and system for efficient context swapping | |
US6230259B1 (en) | Transparent extended state save | |
JP5044387B2 (ja) | 情報処理装置及びそのスタックポインタ更新方法 | |
US20060212687A1 (en) | Dual thread processor | |
US7802252B2 (en) | Method and apparatus for selecting the architecture level to which a processor appears to conform | |
JP2006503385A (ja) | マルチスレッド・プロセッサの高速スレッド間割込みのための方法および装置 | |
US10824467B2 (en) | Data processing system with protected mode of operation for processing protected content | |
JP6005392B2 (ja) | ルーティングのための方法及び装置 | |
JP5289688B2 (ja) | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 | |
JP5414057B2 (ja) | マイクロコンピュータ | |
CN112306669A (zh) | 一种基于多核系统的任务处理方法及装置 | |
TWI582635B (zh) | 對於控制轉移指令的返回 | |
EP1760580A1 (en) | Processing operation information transfer control system and method | |
JP2009296195A (ja) | 複数のcpuコアを備えたfpgaを用いた暗号装置 | |
US20130104141A1 (en) | Divided central data processing, | |
US9946665B2 (en) | Fetch less instruction processing (FLIP) computer architecture for central processing units (CPU) | |
US7890740B2 (en) | Processor comprising a first and a second mode of operation and method of operating the same | |
JP3659048B2 (ja) | オペレーティングシステム及び計算機 | |
JP2008225710A (ja) | コンピュータシステム及び該システムで用いられるプロセス切替え方法 | |
JP2022509722A (ja) | 例外原因イベントをハンドリングするための装置及び方法 | |
JP2009098819A (ja) | メモリシステム、メモリシステムの制御方法、及びコンピュータシステム | |
JP2011198048A (ja) | マイクロプロセッサ、電子制御ユニット、アドレス変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |