JP2008004705A - Light-emitting diode driving circuit - Google Patents
Light-emitting diode driving circuit Download PDFInfo
- Publication number
- JP2008004705A JP2008004705A JP2006171847A JP2006171847A JP2008004705A JP 2008004705 A JP2008004705 A JP 2008004705A JP 2006171847 A JP2006171847 A JP 2006171847A JP 2006171847 A JP2006171847 A JP 2006171847A JP 2008004705 A JP2008004705 A JP 2008004705A
- Authority
- JP
- Japan
- Prior art keywords
- current
- emitting diode
- mos transistor
- reference current
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/32—Pulse-control circuits
- H05B45/325—Pulse-width modulation [PWM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/395—Linear regulators
- H05B45/397—Current mirror circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Led Devices (AREA)
- Control Of El Displays (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれぞれを駆動する発光ダイオード駆動回路に関する。 The present invention relates to a light emitting diode driving circuit, and more particularly to a light emitting diode driving circuit that drives each of a plurality of light emitting diodes arranged.
プリンタ等において感光体を感光させる手段として、発光ダイオード(以下、「LED」という)をリニアに配列したLEDアレイを用いたものがある。このようなLEDアレイの各LEDを駆動する駆動回路としては、例えば特許文献1,2等に記載されているものがある。 As a means for exposing a photosensitive member in a printer or the like, there is one using an LED array in which light emitting diodes (hereinafter referred to as “LED”) are linearly arranged. As a drive circuit for driving each LED of such an LED array, for example, there are those described in Patent Documents 1 and 2 and the like.
図4は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回路は半導体集積回路化されている。 FIG. 4 shows a circuit configuration diagram of an example of a conventional light emitting diode driving circuit. This drive circuit is a semiconductor integrated circuit.
同図中、演算増幅器10の反転入力端子には基準電圧源11より基準電圧Vrefが印加されている。演算増幅器10の出力端子はpチャネルMOS電界効果トランジスタ(以下、単に「MOSトランジスタ」という)M1のゲートに接続されると共に、アナログスイッチ等のスイッチ12を介してpチャネルMOSトランジスタM2のゲートに接続されている。
In the figure, a reference voltage Vref is applied from the
MOSトランジスタM1のソースは電源Vddに接続され、MOSトランジスタM1のドレインは演算増幅器10の非反転入力端子に接続されると共に、抵抗R1の一端に接続されている。抵抗R1の他端は接地されている。
The source of the MOS transistor M1 is connected to the power supply Vdd, and the drain of the MOS transistor M1 is connected to the non-inverting input terminal of the
スイッチ12は端子13から供給されるスイッチ制御信号に応じてオン/オフを切り換える。MOSトランジスタM2のソースは電源Vddに接続され、MOSトランジスタM2のドレインはLED(発光ダイオード)14のアノードに接続され、LED14のカソードは接地されている。
The
演算増幅器10は基準電圧Vrefと抵抗R1により、(1)式で表わされる基準電流IrefをMOSトランジスタM1のドレインに流す。
The
Iref=Vref/R1 …(1)
スイッチ12がオンのときMOSトランジスタM1,M2はカレントミラーを構成し、MOSトランジスタM1,M2のゲート面積比が1:1であるとすると、MOSトランジスタM2からLED14に基準電流Irefが流れ、LED14が発光する。
When the
従来の発光ダイオード駆動回路では、基準電流Irefを生成するMOSトランジスタM1のソースとLED14を駆動するMOSトランジスタM2のソースは同一の電源Vddに接続されている。 In the conventional light emitting diode driving circuit, the source of the MOS transistor M1 that generates the reference current Iref and the source of the MOS transistor M2 that drives the LED 14 are connected to the same power supply Vdd.
LED14の発光輝度を変化させて階調表現するためには、スイッチ12及びMOSトランジスタM2をn系統並列に接続する。また、複数チャネルのLEDアレイを駆動する場合、上記スイッチ12及びMOSトランジスタM2をn系統並列に接続した回路がmチャネル分並列に設けられる。
In order to express gradation by changing the light emission luminance of the LED 14, the
この場合、基準電流Irefを生成するMOSトランジスタM1のソースとLED14を駆動するMOSトランジスタM2のソースは同一の電源Vddに接続されているため、n×m個のMOSトランジスタM2のうち同時にオンまたはオフするトランジスタ数が多くなり高速でスイッチングすると、電源Vddが変動するために基準電流Irefが変動しLED14の発光輝度が変動するという問題があった。 In this case, since the source of the MOS transistor M1 that generates the reference current Iref and the source of the MOS transistor M2 that drives the LED 14 are connected to the same power supply Vdd, the n × m MOS transistors M2 are simultaneously turned on or off. When the number of transistors to be increased increases and switching is performed at a high speed, the power supply Vdd varies, so that the reference current Iref varies and the light emission luminance of the LED 14 varies.
本発明は、上記の点に鑑みなされたものであり、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる発光ダイオード駆動回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a light emitting diode driving circuit capable of suppressing fluctuations in light emission luminance of a light emitting diode by suppressing fluctuations in a reference current.
本発明の発光ダイオード駆動回路は、基準電流を生成する基準電流部と、複数系統のスイッチをオン/オフ制御して前記基準電流に比例した複数系統の駆動電流を生成し発光ダイオードに供給する複数チャネル分の電流出力部からなる発光ダイオード駆動回路であって、
前記基準電流部の電源と、各チャネルの前記電流出力部の電源とを分離したことにより、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる。
The light emitting diode driving circuit according to the present invention includes a reference current unit that generates a reference current, and a plurality of switches that generate on / off control of a plurality of switches to generate a plurality of driving currents that are proportional to the reference current and that supply the plurality of driving currents to the light emitting diodes. A light-emitting diode driving circuit comprising a current output unit for a channel,
By separating the power source of the reference current unit and the power source of the current output unit of each channel, it is possible to suppress the variation of the light emission luminance of the light emitting diode by suppressing the variation of the reference current.
前記発光ダイオード駆動回路において、
各チャネルの前記電流出力部は、
前記基準電流部の一部と共に構成され、前記基準電流に基づく第1の電流を生成する第1のカレントミラー回路と、
前記第1の電流を供給され、前記複数系統のスイッチのうちオンとなったスイッチに対応して前記第1の電流に比例する電流を生成する第2のカレントミラー回路を有することができる。
In the light emitting diode drive circuit,
The current output part of each channel is
A first current mirror circuit configured with a part of the reference current unit and generating a first current based on the reference current;
A second current mirror circuit may be provided that is supplied with the first current and generates a current proportional to the first current corresponding to a switch that is turned on among the switches of the plurality of systems.
前記発光ダイオード駆動回路において、
前記第1、第2のカレントミラー回路それぞれは、カスケード接続された2段のカレントミラー回路であることができる。
In the light emitting diode drive circuit,
Each of the first and second current mirror circuits may be a cascaded two-stage current mirror circuit.
本発明によれば、基準電流の変動を抑圧して発光ダイオードの発光輝度の変動を抑圧することができる。 According to the present invention, it is possible to suppress the fluctuation of the light emission luminance of the light emitting diode by suppressing the fluctuation of the reference current.
以下、図面に基づいて本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<LEDアレイ駆動回路の構成>
図1は、本発明の発光ダイオード駆動回路を用いたLEDアレイ装置の一実施形態のブロック構成図を示す。このLEDアレイ装置は例えば48チャネル構成である。
<Configuration of LED array driving circuit>
FIG. 1 shows a block diagram of an embodiment of an LED array device using a light emitting diode driving circuit of the present invention. This LED array device has, for example, a 48 channel configuration.
同図中、シフトレジスタ20には1チャネルについて例えば6ビットの発光時間データが48チャネル分時系列で供給され、シフトレジスタ20で順次シフトされてラッチされたのち、パルス幅変調回路22に供給される。パルス幅変調回路22は、チャネル毎に発光時間データで指示されるパルス幅の発光パルスを生成し、48チャネル分の発光パルスをLEDアレイ駆動回路26に供給する。
In the figure, for example, 6-bit light emission time data for one channel is supplied to the
シフトレジスタ24には1チャネルについて例えば6ビットの発光輝度データが48チャネル分時系列で供給され、シフトレジスタ24で順次シフトされてラッチされたのち、LEDアレイ駆動回路26に供給される。LEDアレイ駆動回路26は、チャネル毎に発光輝度データをデコードしてn系統のスイッチ制御信号を生成し、チャネル毎に発光パルスでオンさせるMOSトランジスタを上記n系統のスイッチ制御信号によって決定する。LEDアレイ駆動回路26はLEDアレイ28を構成する48チャネルのLEDをチャネル単位に駆動する。
For example, 6-bit light emission luminance data for 48 channels is supplied to the
<発光ダイオード駆動回路の構成>
図2は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。この駆動回路は半導体集積回路化されている。
<Configuration of LED driving circuit>
FIG. 2 shows a circuit configuration diagram of an embodiment of a light emitting diode driving circuit of the present invention. This drive circuit is a semiconductor integrated circuit.
同図中、演算増幅器30の反転入力端子には基準電圧源回路31より基準電圧Vrefが印加されている。演算増幅器30の出力端子はpチャネルMOSトランジスタM11,M12それぞれのゲートに接続されている。MOSトランジスタM11,M12それぞれのソースは抵抗R11,R12それぞれを介して電源Vdd1に接続されてカレントミラー回路を構成している。MOSトランジスタM11,M12それぞれのドレインはpチャネルMOSトランジスタM13,M14それぞれのソースに接続されている。
In the figure, the reference voltage Vref is applied from the reference
MOSトランジスタM13,M14のゲートはMOSトランジスタM13のドレインに共通接続されてカレントミラー回路を構成しており、MOSトランジスタM13のドレインは演算増幅器30の非反転入力端子に接続されると共に、抵抗R13の一端に接続されている。
The gates of the MOS transistors M13 and M14 are commonly connected to the drain of the MOS transistor M13 to form a current mirror circuit. The drain of the MOS transistor M13 is connected to the non-inverting input terminal of the
抵抗R13の他端は接地されている。MOSトランジスタM11〜M14はカレントミラー回路がカスケード接続された構成とすることにより、MOSトランジスタM11,M12のドレイン電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM13,M14のドレイン電流は略同一となる。 The other end of the resistor R13 is grounded. The MOS transistors M11 to M14 are configured by cascading current mirror circuits, so that the drain potentials of the MOS transistors M11 and M12 are substantially the same, and the drain currents of the MOS transistors M13 and M14 are substantially the same when the gate areas are the same. It becomes.
MOSトランジスタM14のドレインはnチャネルMOSトランジスタM15のドレインに接続されている。MOSトランジスタM15のゲートはnチャネルMOSトランジスタM16のゲートと接続されてカレントミラー回路を構成している。 The drain of the MOS transistor M14 is connected to the drain of the n-channel MOS transistor M15. The gate of the MOS transistor M15 is connected to the gate of the n-channel MOS transistor M16 to form a current mirror circuit.
MOSトランジスタM15,M16それぞれのソースはnチャネルMOSトランジスタM17,M18それぞれのドレインに接続されている。MOSトランジスタM17,M18のゲートはMOSトランジスタM15のドレインに共通接続されてカレントミラー回路を構成し、MOSトランジスタM17,M18のソースは接地されている。 The sources of the MOS transistors M15 and M16 are connected to the drains of the n-channel MOS transistors M17 and M18. The gates of the MOS transistors M17 and M18 are commonly connected to the drain of the MOS transistor M15 to form a current mirror circuit, and the sources of the MOS transistors M17 and M18 are grounded.
MOSトランジスタM15〜M18はカレントミラー回路がカスケード接続された構成となることにより、MOSトランジスタM15,M16のソース電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM15,M16のドレイン電流は略同一となる。なお、MOSトランジスタM15,M16のゲートには電圧源33より定電圧Vaが印加されることでMOSトランジスタM17,M18のドレイン電位はVa−Vgs1(Vgs1はnチャネルMOSトランジスタのゲート・ドレイン間電圧)となる。
Since the MOS transistors M15 to M18 have a configuration in which current mirror circuits are cascade-connected, the source potentials of the MOS transistors M15 and M16 are substantially the same, and the drain currents of the MOS transistors M15 and M16 are substantially the same when the gate areas are the same. It becomes. Note that a constant voltage Va is applied from the
上記の演算増幅器30,基準電圧源回路31,MOSトランジスタM11〜M15及びM17は基準電流部32を構成しており、MOSトランジスタM13のドレインに基準電流Irefを流す。また、カレントミラー回路によってMOSトランジスタM16のドレインに基準電流Irefに比例した電流が流れる。
The
MOSトランジスタM16のドレインはpチャネルMOSトランジスタM22のドレインに接続されている。MOSトランジスタM22のソースはpチャネルMOSトランジスタM21のドレインに接続されている。MOSトランジスタM21のソースは抵抗R15を介して電源Vdd2に接続されている。 The drain of the MOS transistor M16 is connected to the drain of the p-channel MOS transistor M22. The source of the MOS transistor M22 is connected to the drain of the p-channel MOS transistor M21. The source of the MOS transistor M21 is connected to the power supply Vdd2 via the resistor R15.
MOSトランジスタM21のゲートはMOSトランジスタM22のドレインに接続されると共に、アナログスイッチ等のスイッチ36,38,40それぞれを介してpチャネルMOSトランジスタM23,M25,M27のゲートに接続されている。スイッチ36,38,40がオンするとMOSトランジスタM23,M25,M27のゲート電位をMOSトランジスタM21のゲート電圧と同一にしてMOSトランジスタM23,M25,M27をオンし、スイッチ36,38,40がオフするとMOSトランジスタM23,M25,M27のゲート電位を電源電圧Vdd2としてMOSトランジスタM23,M25,M27をオフする。
The gate of the MOS transistor M21 is connected to the drain of the MOS transistor M22, and is connected to the gates of the p-channel MOS transistors M23, M25, and M27 via
MOSトランジスタM23,M25,M27それぞれのソースは抵抗R16,R17,R18それぞれを介して電源Vdd2に接続されており、MOSトランジスタM23,M25,M27はスイッチ36,38,40がオンのときにMOSトランジスタM21とカレントミラー回路を構成する。
The sources of the MOS transistors M23, M25, M27 are connected to the power supply Vdd2 via the resistors R16, R17, R18, respectively. The MOS transistors M23, M25, M27 are MOS transistors when the
MOSトランジスタM22のゲートはpチャネルMOSトランジスタM24,M26,M28のゲートに接続されている。MOSトランジスタM23,M25,M27それぞれのドレインはMOSトランジスタM24,M26,M28のソースに接続されており、MOSトランジスタM22,M24,M26,M28はカレントミラー回路を構成している。 The gate of the MOS transistor M22 is connected to the gates of the p-channel MOS transistors M24, M26 and M28. The drains of the MOS transistors M23, M25 and M27 are connected to the sources of the MOS transistors M24, M26 and M28, and the MOS transistors M22, M24, M26 and M28 constitute a current mirror circuit.
MOSトランジスタM21〜M28はカレントミラー回路がカスケード接続された構成となることにより、MOSトランジスタM21,M23,M25,M27のドレイン電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM22,M24,M26,M28のドレイン電流は略同一となる。ここでは、階調表現を行うために、例えばMOSトランジスタM21,M22のゲート面積に対して、MOSトランジスタM23,M24のゲート面積は6倍、MOSトランジスタM25,M26のゲート面積は3倍、MOSトランジスタM27,M28のゲート面積は2倍というように、ゲート面積をそれぞれ異ならせている。 Since the MOS transistors M21 to M28 are configured by cascading current mirror circuits, the MOS transistors M21, M23, M25, and M27 have substantially the same drain potential and the same gate area, and the MOS transistors M22, M24, and M26. , M28 have substantially the same drain current. Here, in order to perform gradation expression, for example, the gate areas of the MOS transistors M23 and M24 are six times the gate area of the MOS transistors M21 and M22, the gate areas of the MOS transistors M25 and M26 are three times, and the MOS transistor The gate areas of M27 and M28 are different such that the gate areas are doubled.
なお、MOSトランジスタM22,M24,M26,M28のゲートには電圧源35より定電圧Vbが印加されて、MOSトランジスタM22,M24,M26,M28のソース電位はVb+Vgs2(Vgs2はpチャネルMOSトランジスタのゲート・ドレイン間電圧)とされている。
A constant voltage Vb is applied from the
スイッチ36,38,40それぞれは端子37,39,41それぞれから供給されるn(ここではn=3)系統のスイッチ制御信号に応じてオン/オフを切り換える。なお、nは3に限らない。MOSトランジスタM24,M26,M28のドレインはLED451のアノードに接続され、LED451のカソードは接地されている。
Each of the
ここで、スイッチ36,38,40がオフのときMOSトランジスタM23,M25,M27はオフしLED451に電流は流れない。スイッチ36がオンするとMOSトランジスタM23のドレイン電流がLED451に流れ、スイッチ36,38がオンするとMOSトランジスタM23,M25のドレイン電流の和がLED451に流れ、スイッチ36,38,40がオンするとMOSトランジスタM23,M25,M27のドレイン電流の和がLED451に流れ、LED451は流れる電流が大きくなるほど発光輝度が大となる。
Here, MOS when the
上記のスイッチ36,38,40,MOSトランジスタM16,M18〜M28が1チャネル分の電流出力部441を構成している。LED451はLEDアレイ28の一部である。
m(=48)チャネル分の電流出力部441〜44mそれぞれは同一構成であり、mチャネル分のLED451〜45mそれぞれを駆動する。
Each of the current output units 44 1 to 44 m for m (= 48) channels has the same configuration, and drives the
本実施形態では、基準電流部32の電源Vdd1と、電流出力部441〜44mそれぞれの電源Vdd2とを分離しているため、電流出力部441〜44mのMOSトランジスタM23〜M28が同時にオンまたはオフしても、基準電流部32の電源Vdd1の変動がほとんどなくなり、基準電流部32の基準電流Irefの変動はほとんどない。このため、MOSトランジスタM16のドレインに流れる基準電流Irefに比例した電流の変動はほとんどなくなり、発光ダイオードの発光輝度の変動を抑圧できる。
In the present embodiment, since the power supply Vdd1 of the reference
<発光ダイオード駆動回路の変形例>
図3は、本発明の発光ダイオード駆動回路の一実施形態の変形例の回路構成図を示す。同図中、図2と異なる部分について説明する。
<Modification of Light Emitting Diode Drive Circuit>
FIG. 3 shows a circuit configuration diagram of a modification of the embodiment of the light emitting diode driving circuit of the present invention. In the same figure, a different part from FIG. 2 is demonstrated.
図3では、MOSトランジスタM14のドレインがnチャネルMOSトランジスタM17のドレインに接続されている。MOSトランジスタM17のドレインはMOSトランジスタM17のゲート及びnチャネルMOSトランジスタM18のゲートと接続されており、MOSトランジスタM17,M18のソースは抵抗Ra,Rbを介して接地されてカレントミラー回路を構成している。MOSトランジスタM18のドレインはpチャネルMOSトランジスタM22のドレイン及びpチャネルMOSトランジスタM21のゲートに接続されている。 In FIG. 3, the drain of the MOS transistor M14 is connected to the drain of the n-channel MOS transistor M17. The drain of the MOS transistor M17 is connected to the gate of the MOS transistor M17 and the gate of the n-channel MOS transistor M18. The sources of the MOS transistors M17 and M18 are grounded via resistors Ra and Rb to form a current mirror circuit. Yes. The drain of the MOS transistor M18 is connected to the drain of the p-channel MOS transistor M22 and the gate of the p-channel MOS transistor M21.
MOSトランジスタM17,M18はカレントミラー回路を構成するため、ゲート面積が同一の場合MOSトランジスタM17,M18のドレイン電流は略同一となる。この変形例では、半導体集積回路の接地ラインを構成するアルミニューム配線の影響を抑えることができる。 Since the MOS transistors M17 and M18 constitute a current mirror circuit, the drain currents of the MOS transistors M17 and M18 are substantially the same when the gate areas are the same. In this modification, it is possible to suppress the influence of aluminum wiring that constitutes the ground line of the semiconductor integrated circuit.
図2の構成において、電流出力部44mが基準電流部32から最も離れて配置され、電流出力部44mの近傍に半導体集積回路の接地端子が設けられている場合を考えると、接地ラインのアルミニューム配線によって数Ωの抵抗値が生じる。このため、電流出力部44mのMOSトランジスタM18のソースが直接接地されるのに対し、基準電流部32のMOSトランジスタM17のソースは数Ωの抵抗値を介して接地された状態となり、MOSトランジスタM17,M18のゲート面積が同一であったとしても、電流出力部44mのMOSトランジスタM18のドレイン電流は基準電流部32のMOSトランジスタM17のドレイン電流と異なったものとなる。
In the configuration of FIG. 2, considering the case where the
これに対し、図3の構成において、抵抗Ra,Rbの抵抗値が共に数100Ωであるとすると、電流出力部44mと基準電流部32の間の接地ラインのアルミニューム配線によって数Ωの抵抗値が生じたとしても、数100Ωの抵抗Raが数Ω増加しただけであり、この程度の抵抗値の変化は無視することができ、電流出力部44mのMOSトランジスタM18のドレイン電流は基準電流部32のMOSトランジスタM17のドレイン電流と同一とみなすことができる。すなわち、上記接地ラインのアルミニューム配線の影響を十分に抑えることができる。
On the other hand, in the configuration of FIG. 3, if both the resistance values of the resistors Ra and Rb are several hundred Ω, the resistance value of several Ω is provided by the aluminum wiring of the ground line between the
なお、MOSトランジスタM15〜M18が請求項記載の第1のカレントミラー回路に相当し、スイッチ36,38,40,MOSトランジスタM21〜M28が第2のカレントミラー回路に相当する。
The MOS transistors M15 to M18 correspond to the first current mirror circuit described in the claims, and the
30 演算増幅器
31 基準電圧源回路
32 基準電流部
35 電圧源
36,38,40 スイッチ
441〜44m 電流出力部
451〜45m LED
M11〜M28 MOSトランジスタ
R11〜R18,Ra,Rb 抵抗
Vdd1,Vdd2 電源
30
M11 to M28 MOS transistors R11 to R18, Ra, Rb Resistance Vdd1, Vdd2 Power supply
Claims (3)
前記基準電流部の電源と、各チャネルの前記電流出力部の電源とを分離したことを特徴とする発光ダイオード駆動回路。 Light emission comprising a reference current section for generating a reference current and a current output section for a plurality of channels for generating on / off control of a plurality of system switches to generate a plurality of system drive currents proportional to the reference current and supplying them to a light emitting diode A diode drive circuit,
A light emitting diode driving circuit, wherein a power source of the reference current unit and a power source of the current output unit of each channel are separated.
各チャネルの前記電流出力部は、
前記基準電流部の一部と共に構成され、前記基準電流に基づく第1の電流を生成する第1のカレントミラー回路と、
前記第1の電流を供給され、前記複数系統のスイッチのうちオンとなったスイッチに対応して前記第1の電流に比例する電流を生成する第2のカレントミラー回路を有することを特徴とする発光ダイオード駆動回路。 The light emitting diode drive circuit according to claim 1,
The current output part of each channel is
A first current mirror circuit configured with a part of the reference current unit and generating a first current based on the reference current;
A second current mirror circuit is provided, which is supplied with the first current and generates a current proportional to the first current corresponding to a switch that is turned on among the switches of the plurality of systems. Light emitting diode drive circuit.
前記第1、第2のカレントミラー回路それぞれは、カスケード接続された2段のカレントミラー回路であることを特徴とする発光ダイオード駆動回路。 The light emitting diode drive circuit according to claim 2,
Each of the first and second current mirror circuits is a cascaded two-stage current mirror circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171847A JP2008004705A (en) | 2006-06-21 | 2006-06-21 | Light-emitting diode driving circuit |
PCT/JP2007/062135 WO2007148626A1 (en) | 2006-06-21 | 2007-06-15 | Light emitting diode driving circuit |
CN2007800227598A CN101473458B (en) | 2006-06-21 | 2007-06-15 | Light emitting diode driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171847A JP2008004705A (en) | 2006-06-21 | 2006-06-21 | Light-emitting diode driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004705A true JP2008004705A (en) | 2008-01-10 |
Family
ID=38833368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006171847A Pending JP2008004705A (en) | 2006-06-21 | 2006-06-21 | Light-emitting diode driving circuit |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2008004705A (en) |
CN (1) | CN101473458B (en) |
WO (1) | WO2007148626A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081584A (en) * | 2011-10-07 | 2013-05-09 | Kita Denshi Corp | Game machine |
US11683425B2 (en) | 2020-12-15 | 2023-06-20 | Canon Kabushiki Kaisha | Information processing apparatus, image processing apparatus, and method of controlling information processing apparatus for changing account information of a service |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101951712B (en) * | 2010-09-19 | 2013-02-27 | 无锡力芯微电子股份有限公司 | LED display, LED drive circuit and output circuit of LED drive circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06328782A (en) * | 1993-05-26 | 1994-11-29 | Ricoh Co Ltd | Brightness controlling circuit device |
JP2004172385A (en) * | 2002-11-20 | 2004-06-17 | Stanley Electric Co Ltd | Circuit and method for driving light emitting element and optical communication equipment |
JP2006054362A (en) * | 2004-08-13 | 2006-02-23 | Sanyo Electric Co Ltd | Led control circuit |
-
2006
- 2006-06-21 JP JP2006171847A patent/JP2008004705A/en active Pending
-
2007
- 2007-06-15 CN CN2007800227598A patent/CN101473458B/en not_active Expired - Fee Related
- 2007-06-15 WO PCT/JP2007/062135 patent/WO2007148626A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06328782A (en) * | 1993-05-26 | 1994-11-29 | Ricoh Co Ltd | Brightness controlling circuit device |
JP2004172385A (en) * | 2002-11-20 | 2004-06-17 | Stanley Electric Co Ltd | Circuit and method for driving light emitting element and optical communication equipment |
JP2006054362A (en) * | 2004-08-13 | 2006-02-23 | Sanyo Electric Co Ltd | Led control circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013081584A (en) * | 2011-10-07 | 2013-05-09 | Kita Denshi Corp | Game machine |
US11683425B2 (en) | 2020-12-15 | 2023-06-20 | Canon Kabushiki Kaisha | Information processing apparatus, image processing apparatus, and method of controlling information processing apparatus for changing account information of a service |
Also Published As
Publication number | Publication date |
---|---|
CN101473458A (en) | 2009-07-01 |
CN101473458B (en) | 2012-07-04 |
WO2007148626A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436248B2 (en) | Circuit for generating identical output currents | |
JP3887229B2 (en) | Driving circuit for current-driven display device | |
CN111065187B (en) | Current regulator | |
JP2008305978A (en) | Step-up circuit | |
JP2007287842A (en) | Semiconductor device | |
JP2008004706A (en) | Light-emitting diode driving circuit | |
JP2007317933A (en) | Light-emitting diode drive circuit | |
JP3859483B2 (en) | Driving circuit | |
JP6514946B2 (en) | Current driver circuit | |
JP2008004705A (en) | Light-emitting diode driving circuit | |
JP4116003B2 (en) | Current drive circuit | |
JP4792933B2 (en) | Current control circuit and LED driving semiconductor integrated circuit | |
JP5040185B2 (en) | Light emitting diode drive circuit | |
TW201318472A (en) | Driving circuits for light emitting elements | |
JP2010074379A (en) | Driver circuit, and electronic circuit device | |
JP2008218910A (en) | Light-emitting diode drive circuit | |
JP2008218911A (en) | Light-emitting diode drive circuit | |
JP2008016732A (en) | Light-emitting diode driving circuit | |
JP2007213027A (en) | Current driving circuit | |
JP3670936B2 (en) | Organic EL drive circuit | |
JP4983319B2 (en) | Light emitting diode drive circuit | |
JP2009294632A (en) | Display panel driver | |
JP2006216588A (en) | Light emitting element driving apparatus | |
JP4635522B2 (en) | Multi-channel current output driver circuit, semiconductor device having the same circuit, and light emitting diode driving device | |
JPWO2023026919A5 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |