JP2008003658A - デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 - Google Patents
デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 Download PDFInfo
- Publication number
- JP2008003658A JP2008003658A JP2006169692A JP2006169692A JP2008003658A JP 2008003658 A JP2008003658 A JP 2008003658A JP 2006169692 A JP2006169692 A JP 2006169692A JP 2006169692 A JP2006169692 A JP 2006169692A JP 2008003658 A JP2008003658 A JP 2008003658A
- Authority
- JP
- Japan
- Prior art keywords
- machine interface
- bridge
- interface system
- device bridge
- human machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- User Interface Of Digital Computer (AREA)
Abstract
【課題】HMIインタフェースシステムを設計するためのモジュール化された方法を提供する。
【解決手段】ヒューマンマシンインタフェースシステムは、マスター装置およびデバイスブリッジを含む。マスター装置は第1のプロセッサを含み、デバイスブリッジは第2のプロセッサを含み、第2のプロセッサは、バスを介してマスター装置へ、およびデバイス通信ポートを介してデバイス側へ接続されている。デバイスブリッジは、デバイス状態をマスター装置に報告することができる。ヒューマンマシンインタフェースシステムの作動ステージにおいて、デバイス側の状態は、デバイスブリッジの内蔵メモリに書き込まれることができる。マスター装置は、デバイスブリッジの内蔵メモリを読みとることによってデバイス側の状態を知る。
【選択図】図1
【解決手段】ヒューマンマシンインタフェースシステムは、マスター装置およびデバイスブリッジを含む。マスター装置は第1のプロセッサを含み、デバイスブリッジは第2のプロセッサを含み、第2のプロセッサは、バスを介してマスター装置へ、およびデバイス通信ポートを介してデバイス側へ接続されている。デバイスブリッジは、デバイス状態をマスター装置に報告することができる。ヒューマンマシンインタフェースシステムの作動ステージにおいて、デバイス側の状態は、デバイスブリッジの内蔵メモリに書き込まれることができる。マスター装置は、デバイスブリッジの内蔵メモリを読みとることによってデバイス側の状態を知る。
【選択図】図1
Description
本発明は、ヒューマンマシンインタフェースシステムならびにその設計方法および作動方法に関し、特にデバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法に関するものである。
ヒューマンマシンインタフェース(HMI)とは、ユーザーとコンピュータとの間の通信のために使用されるハードウェアおよびソフトウェアを指す。ヒューマンマシンインタフェースは、ユーザータスクを容易にするためにユーザーとコンピュータとの間にインタラクティブ動作を提供することができる。ヒューマンマシンインタフェースは、キーボード、マウス、入力用のディジタルパッドおよび出力用のディスプレイモニタおよび音声デバイスを含むことができる。
従来のHMIシステムは、一般に、組込形ハードウェアプラットホーム上に例えばUSB、RS−232、RS−422、RS−485、CANバスまたはイーサネットなどの様々なハードウェアを集積化する。HMIシステムの中央処理装置(CPU)は、例えば画面操作、計算、入出力制御および通信制御などの処理タスクを実行する。表示品質に対する需要が増大するにつれて、低価格プロセスは、リアルタイムで上記の処理タスクを実行することが難しい。
別の重要な問題は他の製品との通信互換性であり、ハードウェアおよびソフトウェアアーキテクチャはクライアントの要求の下で適応されることになる。
半導体製造技術の進歩につれて、プロセッサは周辺デバイスのインタフェース制御装置回路をそのアーキテクチャに集積化するように開発されている。マイクロプロセッサはコアとしての制御装置を備え、かつ例えばメモリーコントローラ、キャッシュコントローラ、タイマー制御装置、通信制御装置(例えばSPI、USBおよびUART)などの他の制御装置を集積化する。それは、いわゆるSOC(チップ上のシステム)マイクロプロセッサアーキテクチャである。
近頃は、HMIは徐々にSOCベースの設計を適応させ、コアとしてSOCを使用して、シングルチップまたはマイクロプロセッサが他の周辺制御装置チップとともに使用される従来の設計を置換する。したがって、システムバスの速度は高められることができ、設計の複雑さは減少させることができる。周辺機器制御回路の数もまた、減少させることができる。
市販の低価格HMIハードウェアは、全HMIシステムを制御するために1つのマイクロプロセッサだけを使用する。このマイクロプロセッサのリソースは、マルチタスクまたはシングルタスク環境に対して充分でない。リアルタイムの問題は工業用制御に重要であり、それは低価格および高性能HMI製品にとって望ましい。
従来のHMI製品は、一般にディスプレイ解像度を犠牲にしてコストを低下させている。しかし、これからのHMI製品に対する動向は、高解像度LCDである。次世代のマイクロプロセッサは、組込みグラフィックアクセラレータを有する可能性がある。しかし、マイクロプロセッサはリアルタイム通信プロトコル処理を取扱うのに十分な効率をもたないであろう。したがって、従来のHMI製品は、一般に外部ハードウェアプロトコルモジュールを使用する。
さらに、SOCが組込み通信制御装置を有する場合、制御装置によって使用されるソフトウェアは、HMIのソフトウェアと独立でない。HMIに接続されるデバイスが変更されると、HMIの通信プロトコルもまた、変更を必要とする。さらに、ソフトウェア開発において、新たな通信プロトコルおよび新版が、種々のデバイスに対して必要である。それは、HMIメーカおよびクライアントにとって扱いにくい。クライアントは、種々の接続されたデバイスを任意に変更することができない。接続されたデバイスが変更される時は、新たな制御画面および新たな通信プロトコルが、再設計を必要とする。
図1は、従来のHMIシステムのハードウェアアーキテクチャを示す。HMIシステムは、マイクロコントローラユニット(MCU)100Aを使用して全てのインタフェースを制御する。HMIシステムは、プロセスチップ10A、LCDモジュール20A、メモリIC30A、ユーザー入力装置(タッチパッド40Aおよび数値パッド42Aを含む)、通信ポート50Aを備える。プロセッサチップ10Aは、MCU100A、ディスプレイコントローラ102A、GPIO制御装置104A、UART(汎用非同期送受信装置)制御装置106AおよびCAN制御装置108Aを備える。メモリIC30Aは、例えばフラッシュROM、SDRAMおよびSRAMなどの、実行プログラムおよびデータを格納するメモリブロックである。UART制御装置106Aは、例えばRS−232、RS−422およびRS−485などの通信回路モジュールを提供する。
図2は、従来のHMIソフトウェアの作動モードを示す。HMI画面の設計において、設計者は始めにデバイスを決定する必要があり、パラメータは追加の画面要素に対するデバイスに指定されるであろう。したがって、画面要素と宛先デバイスの関係のマッピングを設計する時には、設計者は画面要素、宛先デバイスおよび通信プロトコルを同時に考慮する必要がある。しかし、宛先デバイスは直接画面要素にマップされる。宛先デバイスが後で変更されるかまたは追加される時には多くの修正操作がある。
さらに、ユーザーはデバイス特性によって画面要素を編成する必要がある。したがって、ユーザーは宛先デバイスが将来変更された時、画面要素の適用可能性を考慮することが難しい。設計者は、宛先デバイスが変更される時画面要素を再設計する問題に直面する。
図3は、HMIソフトウェアの作動フローチャートを示す。ステップS100において、HMI設計者は、HMI画面を設計する。設計者は、ステップS102においてHMIの接続制御のブランドおよび特徴を考慮することによって通信プロトコルを決定する。画面要素は、ステップS106において異なる制御装置によって選択される。各々の画面要素はステップS108において設定される。デバイスアドレスおよびデータタイプは、ステップS110において設定される。ブランドおよびシリーズモデルは、ステップS104において設計中に変更され、そこでそれぞれの画面要素の属性が新たな制御装置に対して更新される。ステップS112は、全ての要素が点検されたかどうか調べる。画面が1000要素を含む場合、その1000要素は更新が必要である。ステップS114は、画面データと通信プロトコルの編集およびリンクを実行する。画面データおよび通信プロトコルは、ステップS116においてHMIにダウンロードされる。これは単一のワークフローであり、設計はプロセス中に変更されることができない。設計は、宛先デバイス(制御装置)が変更された時、再開されるべきである。
したがって、現在のHMI製品は、ハードウェアおよびソフトウェアアーキテクチャの柔軟性の問題およびモジュール化の問題を有する。HMIインタフェースモジュールおよび通信モジュールを、独立に専用のタスクを処理する独立のモジュールに分けることが望ましい。
従来のHMIシステムは、一般に、組込形ハードウェアプラットホーム上に例えばUSB、RS−232、RS−422、RS−485、CANバスまたはイーサネットなどの様々なハードウェアを集積化する。HMIシステムの中央処理装置(CPU)は、例えば画面操作、計算、入出力制御および通信制御などの処理タスクを実行する。表示品質に対する需要が増大するにつれて、低価格プロセスは、リアルタイムで上記の処理タスクを実行することが難しい。
別の重要な問題は他の製品との通信互換性であり、ハードウェアおよびソフトウェアアーキテクチャはクライアントの要求の下で適応されることになる。
半導体製造技術の進歩につれて、プロセッサは周辺デバイスのインタフェース制御装置回路をそのアーキテクチャに集積化するように開発されている。マイクロプロセッサはコアとしての制御装置を備え、かつ例えばメモリーコントローラ、キャッシュコントローラ、タイマー制御装置、通信制御装置(例えばSPI、USBおよびUART)などの他の制御装置を集積化する。それは、いわゆるSOC(チップ上のシステム)マイクロプロセッサアーキテクチャである。
近頃は、HMIは徐々にSOCベースの設計を適応させ、コアとしてSOCを使用して、シングルチップまたはマイクロプロセッサが他の周辺制御装置チップとともに使用される従来の設計を置換する。したがって、システムバスの速度は高められることができ、設計の複雑さは減少させることができる。周辺機器制御回路の数もまた、減少させることができる。
市販の低価格HMIハードウェアは、全HMIシステムを制御するために1つのマイクロプロセッサだけを使用する。このマイクロプロセッサのリソースは、マルチタスクまたはシングルタスク環境に対して充分でない。リアルタイムの問題は工業用制御に重要であり、それは低価格および高性能HMI製品にとって望ましい。
従来のHMI製品は、一般にディスプレイ解像度を犠牲にしてコストを低下させている。しかし、これからのHMI製品に対する動向は、高解像度LCDである。次世代のマイクロプロセッサは、組込みグラフィックアクセラレータを有する可能性がある。しかし、マイクロプロセッサはリアルタイム通信プロトコル処理を取扱うのに十分な効率をもたないであろう。したがって、従来のHMI製品は、一般に外部ハードウェアプロトコルモジュールを使用する。
さらに、SOCが組込み通信制御装置を有する場合、制御装置によって使用されるソフトウェアは、HMIのソフトウェアと独立でない。HMIに接続されるデバイスが変更されると、HMIの通信プロトコルもまた、変更を必要とする。さらに、ソフトウェア開発において、新たな通信プロトコルおよび新版が、種々のデバイスに対して必要である。それは、HMIメーカおよびクライアントにとって扱いにくい。クライアントは、種々の接続されたデバイスを任意に変更することができない。接続されたデバイスが変更される時は、新たな制御画面および新たな通信プロトコルが、再設計を必要とする。
図1は、従来のHMIシステムのハードウェアアーキテクチャを示す。HMIシステムは、マイクロコントローラユニット(MCU)100Aを使用して全てのインタフェースを制御する。HMIシステムは、プロセスチップ10A、LCDモジュール20A、メモリIC30A、ユーザー入力装置(タッチパッド40Aおよび数値パッド42Aを含む)、通信ポート50Aを備える。プロセッサチップ10Aは、MCU100A、ディスプレイコントローラ102A、GPIO制御装置104A、UART(汎用非同期送受信装置)制御装置106AおよびCAN制御装置108Aを備える。メモリIC30Aは、例えばフラッシュROM、SDRAMおよびSRAMなどの、実行プログラムおよびデータを格納するメモリブロックである。UART制御装置106Aは、例えばRS−232、RS−422およびRS−485などの通信回路モジュールを提供する。
図2は、従来のHMIソフトウェアの作動モードを示す。HMI画面の設計において、設計者は始めにデバイスを決定する必要があり、パラメータは追加の画面要素に対するデバイスに指定されるであろう。したがって、画面要素と宛先デバイスの関係のマッピングを設計する時には、設計者は画面要素、宛先デバイスおよび通信プロトコルを同時に考慮する必要がある。しかし、宛先デバイスは直接画面要素にマップされる。宛先デバイスが後で変更されるかまたは追加される時には多くの修正操作がある。
さらに、ユーザーはデバイス特性によって画面要素を編成する必要がある。したがって、ユーザーは宛先デバイスが将来変更された時、画面要素の適用可能性を考慮することが難しい。設計者は、宛先デバイスが変更される時画面要素を再設計する問題に直面する。
図3は、HMIソフトウェアの作動フローチャートを示す。ステップS100において、HMI設計者は、HMI画面を設計する。設計者は、ステップS102においてHMIの接続制御のブランドおよび特徴を考慮することによって通信プロトコルを決定する。画面要素は、ステップS106において異なる制御装置によって選択される。各々の画面要素はステップS108において設定される。デバイスアドレスおよびデータタイプは、ステップS110において設定される。ブランドおよびシリーズモデルは、ステップS104において設計中に変更され、そこでそれぞれの画面要素の属性が新たな制御装置に対して更新される。ステップS112は、全ての要素が点検されたかどうか調べる。画面が1000要素を含む場合、その1000要素は更新が必要である。ステップS114は、画面データと通信プロトコルの編集およびリンクを実行する。画面データおよび通信プロトコルは、ステップS116においてHMIにダウンロードされる。これは単一のワークフローであり、設計はプロセス中に変更されることができない。設計は、宛先デバイス(制御装置)が変更された時、再開されるべきである。
したがって、現在のHMI製品は、ハードウェアおよびソフトウェアアーキテクチャの柔軟性の問題およびモジュール化の問題を有する。HMIインタフェースモジュールおよび通信モジュールを、独立に専用のタスクを処理する独立のモジュールに分けることが望ましい。
本発明はHMIインタフェースシステムを設計するためのモジュール化された方法を提供するためのものである。複雑でリアルタイム要求の多い通信タスクは、インタフェース機能を実行するためにメインシステムの外部の通信モジュールによって実行される。したがって、メインシステムおよび通信モジュールは、個別に更新されることができる。
したがって、本発明はインタフェースモジュールとして機能するメインシステムとデバイスブリッジとを備える、デバイスブリッジを有するヒューマンマシンインタフェースシステムを提供する。インタフェースモジュールは、信号を処理するための第1のプロセッサを備える。インタフェースモジュールは、例えばキーパッド、マウスおよびタッチパッドなどの入力装置を更に備える。インタフェースモジュールは、例えばLCD、CRTまたはプリンタなどの出力装置を更に備える。更なるものは、デバイスブリッジと通信するための拡張バスを備える。デバイスブリッジは、プロトコルを処理するための第2のプロセッサ及びデバイスのための信号変換を備える。デバイスブリッジは、インタフェースモジュールの拡張バスによってアクセスされるプログラムメモリおよびデータメモリを備える。したがって、デバイスブリッジはデータメモリを介してインタフェースモジュールとデータを共有することができる。
したがって、本発明は以下の特徴を備えたデバイスブリッジを有するヒューマンマシンインタフェースシステムを作動する方法を提供する。
本発明の一態様において、インタフェースモジュールは、独立の動作を有し、デバイスの状態は、例えばデバイスブリッジのデュアルポートメモリなどの共通メモリを読みとることによって取得されることができる。インタフェースモジュールは、デバイスの状態を取得するためにデバイスに対する特定の通信プロトコルを必要としない。
本発明の別の態様において、デバイスブリッジは、専用のプロセッサおよびプログラムを有してデバイスと通信する。デバイスの状態は、キャッシュメモリ機能を提供するデバイスブリッジの内蔵メモリ内に記録される。
本発明の更に別の態様において、デバイスブリッジは、デバイスのブランドおよびモデル情報を更新するためにデバイスアドレス転送テーブルをダウンロードすることができ、インタフェースモジュールは変更する必要性を有しない。
本発明の更に別の態様において、インタフェースモジュールがデバイスブリッジの停止または作動を直接制御することができる。すなわち、インタフェースモジュールは全HMIシステムを制御する。
本発明の更に別の態様において、インタフェースモジュールは自体のメモリまたは外部メモリーカードのデータまたはファイルをデバイスブリッジに送ることができ、したがって、デバイスブリッジの動作を容易にする。
〔発明を実施するための最良の形態〕
したがって、本発明はインタフェースモジュールとして機能するメインシステムとデバイスブリッジとを備える、デバイスブリッジを有するヒューマンマシンインタフェースシステムを提供する。インタフェースモジュールは、信号を処理するための第1のプロセッサを備える。インタフェースモジュールは、例えばキーパッド、マウスおよびタッチパッドなどの入力装置を更に備える。インタフェースモジュールは、例えばLCD、CRTまたはプリンタなどの出力装置を更に備える。更なるものは、デバイスブリッジと通信するための拡張バスを備える。デバイスブリッジは、プロトコルを処理するための第2のプロセッサ及びデバイスのための信号変換を備える。デバイスブリッジは、インタフェースモジュールの拡張バスによってアクセスされるプログラムメモリおよびデータメモリを備える。したがって、デバイスブリッジはデータメモリを介してインタフェースモジュールとデータを共有することができる。
したがって、本発明は以下の特徴を備えたデバイスブリッジを有するヒューマンマシンインタフェースシステムを作動する方法を提供する。
本発明の一態様において、インタフェースモジュールは、独立の動作を有し、デバイスの状態は、例えばデバイスブリッジのデュアルポートメモリなどの共通メモリを読みとることによって取得されることができる。インタフェースモジュールは、デバイスの状態を取得するためにデバイスに対する特定の通信プロトコルを必要としない。
本発明の別の態様において、デバイスブリッジは、専用のプロセッサおよびプログラムを有してデバイスと通信する。デバイスの状態は、キャッシュメモリ機能を提供するデバイスブリッジの内蔵メモリ内に記録される。
本発明の更に別の態様において、デバイスブリッジは、デバイスのブランドおよびモデル情報を更新するためにデバイスアドレス転送テーブルをダウンロードすることができ、インタフェースモジュールは変更する必要性を有しない。
本発明の更に別の態様において、インタフェースモジュールがデバイスブリッジの停止または作動を直接制御することができる。すなわち、インタフェースモジュールは全HMIシステムを制御する。
本発明の更に別の態様において、インタフェースモジュールは自体のメモリまたは外部メモリーカードのデータまたはファイルをデバイスブリッジに送ることができ、したがって、デバイスブリッジの動作を容易にする。
〔発明を実施するための最良の形態〕
図4Aおよび4Bを参照して、本発明において、HMIインタフェースモジュール(メインシステム)は、通信モジュールと切り離され、この分離された通信モジュールはデバイスブリッジ60と呼ばれる。デバイスブリッジ60は、デバイス側に対する通信を処理するための独立のマイクロコントローラユニット(MCU)を有し、したがってデバイス側の状態を取得するかまたは設定する。図4Aおよび4Bを参照して、デバイスブリッジ60は、第2のマイクロコントローラユニット(MCU)600、UART制御装置(またはCAN制御装置)602、デュアルポートRAM604、SRAM606、メインシステムメモリ608、610、トランシーバ630および内部バス620を備える。
本発明に従うデバイスブリッジを有するHMIインタフェースシステムは、以下の動作を有する。動作の初めに、第2のMCU600のためのプログラムおよびプロトコル翻訳プログラムが、内部バス620を介してSRAM606に格納される。デバイスブリッジ60は、GPIO104によって作動するよう知らされる。
デバイスブリッジ60が単独で1回の通信サイクルを完了した後で、デバイスブリッジ60は、デバイスブリッジ60内のデュアルポートRAM604(または別の通常のメモリ)に、デバイス側の状態を記録する。デバイスブリッジ60は、例えば割り込みなどのなんらかの機構を通してメインシステムにデバイス側の状態を知らせる。任意の時点で、メインシステム10内のMCU100は、デュアルポートRAM604にデバイス側の状態を書き込むことができ、デバイス側の状態は、デバイスブリッジ60の通信処理を通して、デバイス側に送られる。したがって、デバイス側に対する通信タスクは、メインシステムのMCU100の代わりにデバイスブリッジ60によって処理されることができる。
図5は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための設計過程の模式図であり、ここでは並列のアプローチが単一経路アプローチを置換する。本発明の設計方法に従う画面要素と宛先デバイスの設計過程において直接の関係はない。画面要素設計者は、システムアナライザによって提供される画面要素制御シリアルナンバに従って全ての画面要素をプログラムすることができる。その後、画面ファイルは、画面編集ソフトウェアによって生成される。
別のデバイス側設計者は、宛先デバイスの通信プロトコルとデバイスのマッピングアドレスを組み合わせてリンクソフトウェアによってデバイスブリッジ60のための実行プログラムコードおよびデバイスアドレス転送テーブルを生成する。画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルは、HMIインタフェースモジュール(メインシステム)にダウンロードされ、そして次に、HMIインタフェースモジュールは、デバイスブリッジ60に画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルを送る。代わりに、この図に示すように、画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルは、別々にHMIインタフェースモジュールおよびデバイスブリッジ60に送られることができる。
図6は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための設計過程のフローチャートを示す。開始ステップ(S200)の後、ステップS210は、画面が編集を必要とするかどうかを判断する。真ならば、ステップS240は画面要素を選択し、ステップS242は要素属性を設定する。ステップS244は、デバイスブリッジ60に対応する画面要素のマッピングアドレスを設定する。ステップS246は、全ての要素が完了したかどうかを判断する。偽ならば、手順はステップS240へ戻り、さもなければ、画面ファイルはステップS248で生成され、そして次に、ステップS250は修正が必要かどうか判断する。
以下の諸ステップは、ステップS210において画面が編集されない時に実行される。ステップS220は、デバイスブリッジ60の内部アクセスアドレスに対応するデバイスアドレスを編集する。ステップS222は、デバイスの通信プロトコルのための駆動プログラムをリンクする。ステップS224は、デバイスブリッジの実行プログラムコードを生成する。ステップS226は、修正が必要かどうか判断する。真ならば、ステップS230はデバイスブリッジ60にデバイスブリッジの実行プログラムコードをダウンロードする。偽ならば、ステップS228は画面ファイルとデバイスブリッジの実行プログラムコードを組み合わせ、ステップS232は、HMIシステムに組み合わせられた結果をダウンロードする。
図7A−7Cは、本発明に従うデバイスアドレス転送テーブルを示す。画面ファイルは、デバイスブリッジ60に対応するそれぞれの要素、データタイプおよび要素の直接アクセスアドレスの属性を記録する。画面ファイルのアドレスは、任意のデバイスに指定されるアドレスの代わりに要素のアドレスへのアクセスに関するものである。デバイスブリッジ60は、デバイスアドレス転送テーブルによってデバイスブリッジ60の内蔵メモリのアクセスアドレスを見つけることができる。
図8は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための作動フローチャートを示す。新たなページが始まった(ステップS300)後で、初期画面が示される(ステップS302)。HMIは、ステップS304においてデバイスブリッジとデータを交換する。交換されたデータは、ステップS306においてHMIシステムの内部レジスタに格納される。画面要素の状態は、ステップS308において変更される。ステップS310は、全ての画面要素が完了したかどうかを判断する。偽ならば、要素状態はステップS312において描かれ、さもなければ、タイマーがステップS314において起動する。ステップS316は、ユーザーからの入力を待つ。ステップS318は、要素状態が変更されるかどうか判断する。真ならば、手順はステップS304へ戻り、さもなければ、ステップS322はページが変更されるべきかどうか判断する。偽ならば、手順はステップS320へ戻る。真ならば、手順はステップS330で完了される。
本発明に従うデバイスブリッジを有するHMIインタフェースシステムは、以下の動作を有する。動作の初めに、第2のMCU600のためのプログラムおよびプロトコル翻訳プログラムが、内部バス620を介してSRAM606に格納される。デバイスブリッジ60は、GPIO104によって作動するよう知らされる。
デバイスブリッジ60が単独で1回の通信サイクルを完了した後で、デバイスブリッジ60は、デバイスブリッジ60内のデュアルポートRAM604(または別の通常のメモリ)に、デバイス側の状態を記録する。デバイスブリッジ60は、例えば割り込みなどのなんらかの機構を通してメインシステムにデバイス側の状態を知らせる。任意の時点で、メインシステム10内のMCU100は、デュアルポートRAM604にデバイス側の状態を書き込むことができ、デバイス側の状態は、デバイスブリッジ60の通信処理を通して、デバイス側に送られる。したがって、デバイス側に対する通信タスクは、メインシステムのMCU100の代わりにデバイスブリッジ60によって処理されることができる。
図5は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための設計過程の模式図であり、ここでは並列のアプローチが単一経路アプローチを置換する。本発明の設計方法に従う画面要素と宛先デバイスの設計過程において直接の関係はない。画面要素設計者は、システムアナライザによって提供される画面要素制御シリアルナンバに従って全ての画面要素をプログラムすることができる。その後、画面ファイルは、画面編集ソフトウェアによって生成される。
別のデバイス側設計者は、宛先デバイスの通信プロトコルとデバイスのマッピングアドレスを組み合わせてリンクソフトウェアによってデバイスブリッジ60のための実行プログラムコードおよびデバイスアドレス転送テーブルを生成する。画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルは、HMIインタフェースモジュール(メインシステム)にダウンロードされ、そして次に、HMIインタフェースモジュールは、デバイスブリッジ60に画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルを送る。代わりに、この図に示すように、画面ファイル、実行プログラムコードおよびデバイスアドレス転送テーブルは、別々にHMIインタフェースモジュールおよびデバイスブリッジ60に送られることができる。
図6は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための設計過程のフローチャートを示す。開始ステップ(S200)の後、ステップS210は、画面が編集を必要とするかどうかを判断する。真ならば、ステップS240は画面要素を選択し、ステップS242は要素属性を設定する。ステップS244は、デバイスブリッジ60に対応する画面要素のマッピングアドレスを設定する。ステップS246は、全ての要素が完了したかどうかを判断する。偽ならば、手順はステップS240へ戻り、さもなければ、画面ファイルはステップS248で生成され、そして次に、ステップS250は修正が必要かどうか判断する。
以下の諸ステップは、ステップS210において画面が編集されない時に実行される。ステップS220は、デバイスブリッジ60の内部アクセスアドレスに対応するデバイスアドレスを編集する。ステップS222は、デバイスの通信プロトコルのための駆動プログラムをリンクする。ステップS224は、デバイスブリッジの実行プログラムコードを生成する。ステップS226は、修正が必要かどうか判断する。真ならば、ステップS230はデバイスブリッジ60にデバイスブリッジの実行プログラムコードをダウンロードする。偽ならば、ステップS228は画面ファイルとデバイスブリッジの実行プログラムコードを組み合わせ、ステップS232は、HMIシステムに組み合わせられた結果をダウンロードする。
図7A−7Cは、本発明に従うデバイスアドレス転送テーブルを示す。画面ファイルは、デバイスブリッジ60に対応するそれぞれの要素、データタイプおよび要素の直接アクセスアドレスの属性を記録する。画面ファイルのアドレスは、任意のデバイスに指定されるアドレスの代わりに要素のアドレスへのアクセスに関するものである。デバイスブリッジ60は、デバイスアドレス転送テーブルによってデバイスブリッジ60の内蔵メモリのアクセスアドレスを見つけることができる。
図8は、本発明に従うデバイスブリッジを有するヒューマンマシンインタフェースシステムのための作動フローチャートを示す。新たなページが始まった(ステップS300)後で、初期画面が示される(ステップS302)。HMIは、ステップS304においてデバイスブリッジとデータを交換する。交換されたデータは、ステップS306においてHMIシステムの内部レジスタに格納される。画面要素の状態は、ステップS308において変更される。ステップS310は、全ての画面要素が完了したかどうかを判断する。偽ならば、要素状態はステップS312において描かれ、さもなければ、タイマーがステップS314において起動する。ステップS316は、ユーザーからの入力を待つ。ステップS318は、要素状態が変更されるかどうか判断する。真ならば、手順はステップS304へ戻り、さもなければ、ステップS322はページが変更されるべきかどうか判断する。偽ならば、手順はステップS320へ戻る。真ならば、手順はステップS330で完了される。
要約すれば、本発明は以下の利点を有する:
1. 本発明に従うHMI製品は、製品化までの時間の要求を満たすための柔軟性を有する。
2.グラフィック処理および通信処理の性能が、HMIに対して両方とも高められることができる。
3.システムの性能は、高価なプロセッサを使用せずに高められることができる。
4.HMIのグラフィックが設計される時に制御装置デバイスは考慮されない。
5.HMIの画面設計は、並列に実行される。画面の移植性および再使用は、強化される。
本発明がその好ましい実施態様を参照して説明されたとはいえ、本発明はその詳細に限定されないと理解されよう。様々な置換および修正が前述の記述において示唆されたが、その他が通常の当業者に生じるであろう。したがって、全てのこの種の置換および修正は、添付の特許請求の範囲に記載の本発明の範囲内に包含されることを意図する。
1. 本発明に従うHMI製品は、製品化までの時間の要求を満たすための柔軟性を有する。
2.グラフィック処理および通信処理の性能が、HMIに対して両方とも高められることができる。
3.システムの性能は、高価なプロセッサを使用せずに高められることができる。
4.HMIのグラフィックが設計される時に制御装置デバイスは考慮されない。
5.HMIの画面設計は、並列に実行される。画面の移植性および再使用は、強化される。
本発明がその好ましい実施態様を参照して説明されたとはいえ、本発明はその詳細に限定されないと理解されよう。様々な置換および修正が前述の記述において示唆されたが、その他が通常の当業者に生じるであろう。したがって、全てのこの種の置換および修正は、添付の特許請求の範囲に記載の本発明の範囲内に包含されることを意図する。
新規であると信じられる本発明の特徴は、添付の特許請求の範囲で特に記載される。しかし、本発明自体は、添付の図面と共になされる、本発明の特定の例示的な実施態様を説明する以下の発明の詳細な説明を参照することで最もよく理解されることができる。
Claims (18)
- デバイスブリッジを有するヒューマンマシンインタフェースシステムであって、
第1のプロセッサを備えるメインシステムと、第2のプロセッサを備え、少なくとも一つのメインバスを介して前記メインシステムに接続され、デバイスバスを介してデバイスに接続されたデバイスブリッジとを備え、
前記デバイスブリッジは、前記デバイスに対する処理および通信能力を有し、かつ前記メインシステムに前記デバイスの状態を報告する
ことを特徴とするデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記デバイスブリッジは、UART制御装置を備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記デバイスブリッジは、CAN制御装置を備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記デバイスブリッジは、デュアルポートRAMを備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記デバイスブリッジは、トランシーバを介して前記デバイスへ接続されていることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記メインシステムは、GPIO制御装置を備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- LCDモジュールを更に備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 入力装置を更に備えることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記入力装置は、タッチパッドであることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- 前記入力装置は、数値キーパッドであることを特徴とする請求項1に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステム。
- デバイスブリッジを有するヒューマンマシンインタフェースシステムの設計方法であって、前記ヒューマンマシンインタフェースシステムは第1のプロセッサを有するメインシステムと第2のプロセッサを有し、かつ前記メインシステムおよびデバイス側に接続されたデバイスブリッジとを備え、前記方法は、
画面要素を設計するステップと、
デバイスアドレス転送テーブルを設計するステップと、
前記画面要素と前記デバイスアドレス転送テーブルをリンクするステップと、を備える
ことを特徴とするデバイスブリッジを有するヒューマンマシンインタフェースシステムの設計方法。
- 前記画面要素と前記デバイスアドレス転送テーブルは、リンクソフトウェアによってリンクされることを特徴とする請求項11に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの設計方法。
- 前記画面要素と前記デバイスアドレス転送テーブルをリンクする前記ステップは、
デバイスブリッジの内部アクセスアドレスに対応するデバイスアドレスを編集するステップと、
デバイス通信プロトコルの駆動プログラムを取得するステップと、
前記デバイスブリッジのための実行プログラムコードを生成するステップと、を更に備える
ことを特徴とする請求項11に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの設計方法。
- デバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法であって、前記ヒューマンマシンインタフェースシステムは第1のプロセッサを有するメインシステムと第2のプロセッサを有し、かつ前記メインシステムおよびデバイスに接続されたデバイスブリッジとを備え、前記方法は、
前記メインシステムが前記デバイスブリッジの内蔵メモリに、実行プログラムコードおよびプロトコル翻訳プログラムを格納するステップと、
前記デバイスブリッジが前記デバイスブリッジの前記内蔵メモリに、デバイスの状態を書き込むステップと、
前記メインシステムが前記デバイスブリッジの前記内蔵メモリ内のデバイスの状態を読みとるステップと、を備える
ことを特徴とするデバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法。
- 前記メインシステムは、GPIOを介して前記デバイスブリッジに作動することを知らせることを特徴とする請求項14に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法。
- 前記デバイスブリッジは、1回の通信サイクルの後で前記デバイスブリッジの前記内蔵メモリに、デバイスの前記状態を書き込むことを特徴とする請求項14に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法。
- 前記デバイスブリッジは、割り込みを介して前記メインシステムに知らせることを特徴とする請求項16に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法。
- 前記内蔵メモリは、デュアルポートメモリであることを特徴とする請求項16に記載のデバイスブリッジを有するヒューマンマシンインタフェースシステムの作動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169692A JP2008003658A (ja) | 2006-06-20 | 2006-06-20 | デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169692A JP2008003658A (ja) | 2006-06-20 | 2006-06-20 | デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008003658A true JP2008003658A (ja) | 2008-01-10 |
Family
ID=39008008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169692A Pending JP2008003658A (ja) | 2006-06-20 | 2006-06-20 | デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008003658A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067318A (ja) * | 2001-08-27 | 2003-03-07 | Brother Ind Ltd | 通信装置 |
-
2006
- 2006-06-20 JP JP2006169692A patent/JP2008003658A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003067318A (ja) * | 2001-08-27 | 2003-03-07 | Brother Ind Ltd | 通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594205B2 (en) | Interface configurable for use with target/initiator signals | |
JP4597459B2 (ja) | 装置の列挙のための仮想rom | |
JP2008509483A5 (ja) | ||
US20070283260A1 (en) | Human-machine Interface System with Device Bridge and Method for Designing and Operating the Same | |
US8943451B2 (en) | Hierarchical finite state machine generation for power state behavior in an electronic design | |
JP2004259143A (ja) | プロセッサ、システムlsi、システムlsiの設計方法、及び、それを記録した記録媒体 | |
CN1312583C (zh) | 仿真装置和仿真方法 | |
JP2008003658A (ja) | デバイスブリッジを有するヒューマンマシンインタフェースシステムならびにその設計方法および作動方法 | |
EP1865410A1 (en) | Human-machine interface system with device bridge and method for designing and operating the same | |
JP2022072452A (ja) | 情報処理装置、及びプログラム | |
US20140281759A1 (en) | Bus protocol checker, system on chip including the same, bus protocol checking method | |
CN100511103C (zh) | 具有设备控制桥接器的人机接口系统及其设计操作方法 | |
JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
Richter et al. | Representation of function variants for embedded system optimization and synthesis | |
JP2011059787A (ja) | ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサの立ち上げ方法 | |
US7089140B1 (en) | Programmable logic device and method of testing a programmable logic device | |
JP5545054B2 (ja) | デバッグ回路及びデバッグシステム | |
US7543307B2 (en) | Interface method and device having interface for circuit comprising logical operation element | |
JP4006120B2 (ja) | 論理合成装置 | |
JP2012155515A (ja) | ソースデバイスドライバ及び実行モジュールの作成方法 | |
JP3825328B2 (ja) | プロセッサ合成装置、システムlsi合成装置、プロセッサ合成方法、システムlsi合成方法、及び記録媒体 | |
JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
JP2004523041A (ja) | 高速書込トランザクション対応agp | |
JP2006011840A (ja) | 組み込みシステム | |
KR20070063124A (ko) | 시스템 버스와 아이피간 인터페이싱 장치와 방법 및 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |