JP2007537502A - 真の乱数の不正操作に対して安全な発生 - Google Patents

Abstract

真の乱数を発生するための方法及び装置が提示され、真の乱数は電気的充放電過程の確率的に分布した持続時間（Ｔ）に基づいて発生される。この場合、とりわけメモリセル、例えばＥＥＰＲＯＭメモリセル又はフラッシュメモリセルの充放電過程が考慮され、これらの充放電過程はチャージポンプによって実施される。

Description

本発明は真の乱数を発生するための方法及び装置に関する。

例えばアクセス保護又は暗号化目的のためには不正操作に対して安全な良好な乱数を発生することが必要である。自動車発車阻止との関連において乱数のこの発生は例えばエンジン制御部のレベルで行われ、このエンジン制御部は多くの場合組込み型システムである。この場合、外部ソースの使用は不正操作の可能性のために、特殊な回路の使用はこれに結びつく付加的な部材コストのために排除される。

真の乱数の発生のためには、別個の雑音源の信号のＡ／Ｄ変換の下位ビットを使用することがとりわけ公知であるが、これは大きなコストと結びついている。同様に、真の乱数を外部イベント、例えばユーザにより行われるキーボタンを押している持続時間の時間測定を介して発生することも公知である。しかし、システムが通信を開き、従って外部イベントの前に乱数を発生しなければならないケースではこの解決策は少なくとも初めから排除される。真の乱数を発生する他に、擬似乱数列を利用し、瞬時のステータスを例えばシステムの不揮発性メモリに記憶することがさらに公知である。もちろん、擬似乱数の品質は真の乱数に比べて不十分である。

本発明の課題は、真の乱数を迅速に、つまり例えばミリ秒領域で、メモリを節約して、デバイス実行時間に依存せずに、制御機器の動作サイクル間の記憶なしで、そして外部ソース（ランダムなトリガ）なしで発生できる方法ならびに装置を提示することである。

上記課題は独立請求項の特徴部分記載の構成によって解決される。

本発明の有利な実施形態及び改良実施形態は従属請求項から得られる。

本発明の方法は、上位概念記載の従来技術において、真の乱数は電気的充放電過程の確率的に分布した持続時間に基づいて発生されることによって構成される。この解決策によって、真の乱数が発生され、すなわち擬似乱数は発生されない。さらに本発明の方法は外部結線によって不正操作され得ない。多くのケースにおいて、それぞれのシステムの既存の装備に対して更に別の構成部材が必要とされず、この結果、付加コストは僅少である。本発明の方法の更に別の利点は、この場合不正操作乃至はリセットされるかもしれない状態を記憶する必要がないことである。本発明の方法は確率的なソースを形成する充放電過程がもともとシステムの構成部材であるコンポーネントにおいて実施される場合にとりわけ有利であり、このシステムの構成部材は別の任務を果たすほかに乱数も発生しなくてはならない。

本発明の方法の有利な実施形態では、充放電過程は少なくとも１つメモリセルの充放電を含む。メモリセルはもともと現代のシステムの構成部材であり、従って充放電過程を実施するためのとりわけコスト的に有利な基礎である。

この点で例えば少なくとも１つのメモリセルはＥＥＰＲＯＭのメモリセルでもよい。ＥＥＰＲＯＭメモリセルの充放電過程の持続時間は比較的大きな確率的なバラツキの支配下にあり、この確率的バラツキに基づいて真の乱数が発生される。

代替的に、少なくとも１つのメモリセルがフラッシュメモリのメモリセルであることも同様に可能である。フラッシュメモリはますます使用されてきており、従って多くのケースにおいて付加的なコストなしで真の乱数の本発明の発生のための適切な基礎となる。

本発明の方法の有利な実施形態ではさらに、充放電過程はチャージポンプを使って実施される。チャージポンプの使用は例えばＥＥＰＲＯＭとの関連において通常のことであり、多くのケースにおいてオンチップチャージポンプが設けられている。

本発明の方法では、有利には充放電過程の確率的持続時間はカウンタを使って検出される。この場合、カウンタのクロッキングができるだけ高いと有利であり、この結果、充放電過程の終了時に乱数の基礎として使用されるカウンタ状態に関してできるだけ大きなバラツキが生じる。

本発明の方法は、組込み型システムによって、とりわけ自動車のエンジン制御部によって実施されるように構成される場合にとりわけ有利である。この場合、原理的には良好な乱数の発生（も）必要とする周囲環境において使用されるあらゆる組込み型システムが考慮の対象となる。

本発明の装置は、上位概念記載の従来技術において、この本発明の装置が真の乱数を電気的充放電過程の確率的に分布した持続時間に基づいて発生することによって構成される。これによって、本発明の方法との関連において説明された利点及び特性が同じように又は類似して得られる。それゆえ、繰り返しを回避するために相応の上記実施形態を参照されたい。

同じことは以下に挙げる本発明の装置の有利な実施形態に対しても内容的に妥当し、これに関しても本発明の方法に関連する相応の構成を参照されたい。

本発明の装置は、有利には、少なくとも１つのメモリセルを有し、この少なくとも１つのメモリセルが乱数の発生のために電気的に充放電されることによって構成される。

この場合、有利には少なくとも１つのメモリセルはＥＥＰＲＯＭのメモリセルである。

付加的に又は代替的に、少なくとも１つのメモリセルはフラッシュメモリのメモリセルであることが可能である。

本発明の装置は、有利には、充放電過程の実施のためにチャージポンプを有することによって構成される。

本発明の装置に関連してさらにこの本発明の装置は充放電過程の確率的に分布した持続時間を検出するためにカウンタを有する。

とりわけ有利には、本発明の装置の実施形態では、本発明の装置は組込み型システムであり、とりわけ自動車のエンジン制御部である。

本発明の重要な基本思想は、確率的なソースとしてもともとシステムに所属するコンポーネント、例えば制御機器の構成部材であるチャージポンプが使用される場合に、真の乱数が実際に付加的なコスト増加なしにシステムによって発生されることである。本発明はとりわけ、不正操作から守られた安全な、独立した発生器（トリガ）へのアクセスを行わずに既存のシステム（すなわちこのために設けられた特別の構成部材なしのシステム）によって良好な真の乱数を発生しなくてはならないあらゆる官庁・役所に適している。この中にはとりわけあらゆるコスト最適化された組込み型システムが、これに限定するわけではないが、含まれる。自動車技術との関連において、乱数は例えばとりわけ（メンテナンス作業の際の）アクセス保護及び暗号化目的（例えば発車阻止）のために必要とされる。

本発明の実施形態を次に所属の図面に基づいて例として説明する。

図１は本発明の方法の実施形態を表すフローチャートを示し、
図２はメモリセルの可能な充放電過程を表す線図を示し、
図３はエンジン制御部のコンポーネントの概略的な簡略化されたブロック線図を示す。

図１に図示された本発明の方法の実施形態はステップＳ１から始まる。ステップＳ２においてカウンタがリセットされ、このカウンタの後ほどのカウンタ状態が真の乱数の発生のための基礎として使用されるか又はこれがこの乱数を直接表す。ステップＳ３において充放電過程が開始され、同時にカウンタがスタートされる。充放電過程はとりわけＥＥＰＲＯＭ又はフラッシュメモリセルへの書き込みであり、この書き込みは通常チャージポンプを使用して行われる。ステップＳ４において充放電過程が終了したかどうかが、これがイエスになるまで、検査される。次いでステップＳ５においてカウンタがストップされる。ステップＳ６においてカウンタ状態が読み出され、真の乱数として使用される。しかし、場合によっては最終的な乱数は更なる計算機能を利用して発生される。ここに図示された方法はステップＳ７において終了する。

図２はメモリセルの３つの確率的に分布した充放電過程を表している。瞬時の充放電過程の実際の持続時間はこの場合最短持続時間Ｔ’（曲線Ｑ’）と最長持続時間Ｔ"（曲線Ｑ"）との間にあり、例えばＴ（曲線Ｑ）である。

図３はエンジン制御部のコンポーネントの大幅に簡略化された概略的なブロック線図を示し、図示されたエンジン制御部１８は組込み型システムの形式で存在している。エンジン制御部１８はこのエンジン制御部に課せられた全ての任務を果たすために必要なここには図示されてはいない多数の更なるコンポーネントを含む。以下において詳しく説明するコンポーネント全体はもともとエンジン制御部１８の構成部材であり、すなわち特別に真の乱数の発生のために設けられているのではない。図示されたエンジン制御部１８はインテリジェントコントローラ２０を有し、このインテリジェントコントローラ２０はとりわけチャージポンプ１４を制御するのに適しており、このチャージポンプ１４はメモリセル１０の内容を変更しなければならない場合にＥＥＰＲＯＭ１２のメモリセルアレイ２２のメモリセル１０を充放電するために設けられている。コントローラ２０はさらにカウンタ１６と通信し、このカウンタ１６によってメモリセル１０の書き換え過程の実際の持続時間が検出される。当業者ならば、図３に図示されたコンポーネントによって図１に基づいて説明された方法が有利なやり方で実施されうることを認識するだろう。従って、乱数の発生の経過を改めて説明することはここでは控える。

この記述、図面ならびに請求項に開示された本発明の特徴的構成は個別にも任意の組み合わせにおいても本発明の実現にとって基本的なものである。

本発明の方法の実施形態を表すフローチャートを示す。 メモリセルの可能な充放電過程を表す線図を示す。 エンジン制御部のコンポーネントの概略的な簡略化されたブロック線図を示す。

符号の説明

１０ メモリセル
１２ ＥＥＰＲＯＭ
１４ チャージポンプ
１６ カウンタ
１８ エンジン制御部
２０ インテリジェントコントローラ
２２ メモリセルアレイ

Claims (14)

1. 真の乱数の発生のための方法において、
   真の乱数は電気的充放電過程の確率的に分布した持続時間（Ｔ）に基づいて発生されることを特徴とする、真の乱数の発生のための方法。
2. 充放電過程は少なくとも１つのメモリセル（１０）の充放電を含むことを特徴とする、請求項１記載の方法。
3. 少なくとも１つのメモリセル（１０）はＥＥＰＲＯＭ（１２）のメモリセルであることを特徴とする、請求項２記載の方法。
4. 少なくとも１つのメモリセル（１０）はフラッシュメモリのメモリセルであることを特徴とする、請求項２又は３記載の方法。
5. 充放電過程はチャージポンプ（１４）を使って実施されることを特徴とする、請求項１〜４のうちの１項記載の方法。
6. 充放電過程の確率的持続時間（Ｔ）はカウンタ（１６）を使って検出されることを特徴とする、請求項１〜５のうちの１項記載の方法。
7. 前記方法は、組込み型システム（１８）、とりわけ自動車のエンジン制御部（１８）によって実施されることを特徴とする、請求項１〜６のうちの１項記載の方法。
8. 真の乱数の発生に適している装置において、
   該装置は真の乱数を電気的充放電過程の確率的に分布した持続時間（Ｔ）に基づいて発生することを特徴とする、真の乱数の発生に適している装置。
9. 前記装置は少なくとも１つのメモリセル（１０）を有し、該少なくとも１つのメモリセル（１０）は乱数の発生のために電気的に充放電されることを特徴とする、請求項８記載の装置。
10. 少なくとも１つのメモリセル（１０）はＥＥＰＲＯＭ（１２）のメモリセルであることを特徴とする、請求項９記載の装置。
11. 少なくとも１つのメモリセル（１０）はフラッシュメモリのメモリセルであることを特徴とする、請求項９又は１０記載の装置。
12. 前記装置は充放電過程の実施のためにチャージポンプ（１４）を有することを特徴とする、請求項８〜１１のうちの１項記載の装置。
13. 前記装置は充放電過程の確率的に分布した持続時間（Ｔ）の検出のためにカウンタ（１６）を有することを特徴とする、請求項８〜１２のうちの１項記載の装置。
14. 前記装置は組込み型システム（１８）であり、とりわけ自動車のエンジン制御部（１８）であることを特徴とする、請求項８〜１３のうちの１項記載の装置。

Images