JP2007533237A - フェーズロックドループ回路 - Google Patents

Abstract

入力基準信号Ｕ_ｒｅｆと入力信号Ｕ_ｐ，ｉｎとの間の位相差ΔΦを検出するための位相比較器であって、Ｋ_ｐが前記位相比較器の位相検出器ゲインである位相比較器と、入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて角周波数ω_{ｖｃｏ，ｏｕｔ}を有する周期的な出力信号Ｕ_{ｖｃｏ，ｏｕｔ}を生成するための電圧制御発振器（ＶＣＯ）であって、Ｋ_ｖｃｏが前記電圧制御発振器の電圧制御発振器ゲインである電圧制御発振器（ＶＣＯ）と、フェーズロックドループ回路の動作中にループゲインＫ：＝Ｋ_ｐ×Ｋ_ｖｃｏが所定の範囲内のままとなるようにフェーズロックドループ回路の動作中に前記位相検出器ゲインＫ_ｐを制御するようになっているコントローラと、を備えるフェーズロックドループ回路（ＰＬＬ回路）。

Description

本発明は、フェーズロックドループ回路に関する。

フェーズロックドループ回路（ＰＬＬ）の目的は、出力信号を基準信号と同期させることである。

図１は、従来のフェーズロックドループ回路を示している。Ｕ_ｒｅｆは基準信号を示しており、出力信号が図１にＵ_ｏｕｔで示されている。図１のＰＬＬ回路の目的は、基準信号Ｕ_ｒｅｆに対して定められた周波数を有する出力信号Ｕ_ｏｕｔを供給することである。基準信号Ｕ_ｒｅｆの周波数ｆ_ｒｅｆと出力信号の周波数ｆ_ｏｕｔとの間の望ましい周波数関係は、以下の通りである。
ｆ_ｏｕｔ＝Ｎ＊ｆ_ｒｅｆ （１）

Ｎは、出力信号Ｕ_ｏｕｔと基準信号Ｕ_ｒｅｆとの間の周波数関係を表す実数を示している。

ＰＬＬ回路は、図１に示される位相比較器１０を備えている。位相比較器は、基準信号Ｕ_ｒｅｆと更なる入力Ｕ_ｐ，ｉｎとを受け取る。位相比較器１０は、一つの出力Ｕ_{ｐ，ｏｕｔ}を更に備えている。位相比較器の出力は、入力信号Ｕ_ｒｅｆとＵ_ｐ，ｉｎとの間の位相差ΔΦによって決まる。
Ｕ_{ｐ，ｏｕｔ}＝Ｕ_{ｐ，ｏｕｔ}（ΔΦ） （２）

動作点ΔΦ_０における位相比較器１０の出力Ｕ_{ｐ，ｏｕｔ}はゼロに等しい。位相比較器１０の出力Ｕ_{ｐ，ｏｕｔ}と動作点ΔΦ_０の近傍における位相差ΔΦとの間の関係は、以下の方程式によって近似され得る。

方程式３から分かるように、Ｕ_{ｐ，ｏｕｔ}は、ΔΦ＝ΔΦ_０の場合にゼロとなる。方程式３は、位相比較器の理想的な作用を表している。位相差ΔΦがΔΦ_０に達すると、位相比較器の出力がゼロに等しくなり、その結果、ＰＬＬ回路は出力信号Ｕ_ｏｕｔの周波数の調整を停止する。二つの信号間の位相差は一定であるため、両方の信号が同じ周波数を有している場合、ΔΦ＝ΔΦ_０という条件は、入力信号Ｕ_ｐ，ｉｎと基準信号Ｕ_ｒｅｆとが同じ周波数を有していることを意味する。位相−周波数関係は、以下の方程式によって決定される。

ｗ_ｒｅｆは基準信号の角周波数であり、ｗ_ｐ，ｉｎは位相比較器の入力信号Ｕ_ｐ，ｉｎの角周波数である。そのため、位相比較器は積分機能を果たす。

Δｗは、角基準周波数ｗ_ｒｅｆと角入力周波数ｗ_ｐ，ｉｎとの間の差を表している。方程式３に従って、位相比較器１０の出力Ｕ_{ｐ，ｏｕｔ}は、位相比較器の入力部において検出される位相差ΔΦにほぼ比例する。出力信号Ｕ_{ｐ，ｏｕｔ}の振幅は、入力部における位相差の指標である。位相比較器の出力Ｕ_{ｐ，ｏｕｔ}は、図１に示されるループフィルタ２０に供給される。従来においてループフィルタ２０はローパスフィルタである。ループフィルタは、位相比較器の出力信号Ｕ_{ｐ，ｏｕｔ}の高周波成分を抑制する。位相比較器の出力Ｕ_{ｐ，ｏｕｔ}の周波数成分は、基準信号Ｕ_ｒｅｆ又は出力信号Ｕ_ｏｕｔの周波数と一致しない。抑制された周波数は、検出された位相差の変化の周波数である。

ループフィルタの出力は、電圧制御発振器ＶＣＯ（３０）に対して供給される。電圧制御発振器３０は、電圧制御発振器の入力信号Ｕ_{ｖｃｏ，ｉｎ}の振幅によって決まる周波数を有する周期的な出力信号Ｕ_{ｖｃｏ，ｏｕｔ}を生成する。
ｆ_ｖｃｏ＝ｆ_ｖｃｏ（Ｕ_{ｖｃｏ，ｏｕｔ}） （６）

ｆ_ｖｃｏは、電圧制御発振器の出力信号Ｕ_{ｖｃｏ，ｏｕｔ}の周波数である。電圧制御発振器の出力信号は、ＶＣＯの作用点Ｕ_{ｖｃｏ，ｉｎ}＝０の近傍で以下の方程式に対応する。

ω_ｖｃｏは、ＶＣＯの角周波数を示している。ω_{ｖｃｏ，０}は、入力信号Ｕ_{ｖｃｏ，ｉｎ}がゼロのときのＶＣＯの出力信号の角周波数である。Ｋ_ｖｃｏは、ＶＣＯのゲイン係数（利得係数）である。先の方程式は、理想的な電圧制御発振器の作用を示している。ＶＣＯの出力角周波数は、実際の電圧制御発振器の動作点Ｕ_{ｖｃｏ，ｉｎ}＝０の近傍において方程式（７）にほぼ対応している。従って、ゲイン係数Ｋ_ｖｃｏは、以下の方程式によって規定される。

これに対して、位相比較器のゲインＫ_ｐは、以下によって規定される。

また、図１に示されるフェーズロックドループは、周波数分割器４０を備えている。電圧制御発振器ＶＣＯ（３０）の出力信号は、周波数分割器４０の入力部に供給される。周波数分割器４０は、出力信号Ｕ_ｏｕｔの周波数を実数Ｎで割る。Ｎは、方程式（１）に示される係数である。周波数分割器の出力信号は、位相比較器に対して供給されるとともに、位相比較器の入力Ｕ_ｐ，ｉｎに対応している。位相比較器１０への入力信号の角周波数ω_ｐ，ｉｎは、電圧制御発振器３０の出力信号をＮで割ったものに等しい（方程式（１０）参照）。
ω_ｐ，ｉｎ＝ω_ｖｃｏ／Ｎ （１０）

図１に示されるフェーズロックドループＰＬＬのループ作用を解析すると、以下の方程式が得られる。

Φ_ｐ，ｉｎは、位相比較器の入力信号Ｕ_ｐ，ｉｎである。ΔΦ＝Φ_ｒｅｆ−Φ_ｐ，ｉｎは、位相比較器の入力における位相差である。ここで、Φ_ｒｅｆは、基準信号Ｕ_ｒｅｆの位相である。Ｆ（ｓ）は、図１に示されるループフィルタ２０の伝達関数であり、また、ｓはｉ×ｗに等しい。ここで、ｉ^２＝−１であり、ｗは角位相周波数である。入力信号の位相Φ_ｐ，ｉｎが基準位相Φ_ｒｅｆに近づくと、フェーズロックドループが収束する。位相比較器１０の入力における位相差ΔΦはゼロに近づく。従って、位相差は実際には経時的に変化せず、そのため、ｄΔΦ／ｄｔがゼロに等しくなる。このことは、ω_ｒｅｆがω_ｐ，ｉｎに等しいことを意味する（方程式（４）参照）。電圧制御発振器の出力周波数ω_ｖｃｏは、ω_ｒｅｆのＮ倍にほぼ等しい（方程式（１０）参照）。出力信号の周波数は、方程式（１）において示唆されるように、基準信号の周波数のＮ倍に等しい。

フェーズロックドループの伝達関数Ｈ（ｓ）は、以下によって与えられる。

フェーズロックドループの誤差関数Ｈｅ（ｓ）は、以下の方程式によって与えられる。

積Ｋ_ｖｃｏ×Ｋ_ｐは、一般にＰＬＬ回路のループゲインと称される。ＰＬＬ回路の帯域幅は、ループゲインＫ＝Ｋ_ｐ×Ｋ_ｖｃｏによって大きく影響される。ＰＬＬ回路の周波数帯域幅は、伝達関数Ｈ（ｓ）の特徴である。周波数帯域幅は、伝達関数Ｈ（ｓ）が送信された信号の周波数成分をほとんど抑制しない周波数範囲の幅のことである。ＰＬＬ回路の伝達関数Ｈ（ｓ）は、ループフィルタの伝達関数Ｆ（ｓ）によって決まる。ループフィルタ自体は、通常、ローパスフィルタである。その結果、ＰＬＬ回路の伝達関数は、ローパスフィルタである。帯域幅の正確な定義は、伝達関数の減衰Ｈ＝２０×ｌｏｇ（１／Ｈ（ｓ））が３デシベル以上となる伝達関数Ｈ（ｓ）の周波数範囲に対応し得る。係数Ｋ_ｐ×Ｋ_ｖｃｏが大きくなればなるほど、伝達関数の帯域幅も大きくなる。ＰＬＬ回路のいわゆるゼロデシベル帯域幅は、伝達関数Ｈ（ｓ）が１以上となる周波数範囲に対応している。これは、ユニティゲイン帯域幅ｆＡとも呼ばれる。

帯域幅ｆＡは、フェーズロックドループが入力の変化に対して素早く反応できるように、可能な限り大きくなければならないが、ノイズを抑制するためには、伝達関数のローパスフィルタ特性も望ましい。ＰＬＬ回路速度と所望のローパス周波数特性との間で適切な妥協案を選択しなければならない。従って、所要のフィルタ特性を満たすためには、係数Ｋ_ｐ×Ｋ_ｖｃｏを所定の範囲内に設定しなければならない。

いずれにしても、従来のフェーズロックドループは、かなりのノイズを呈するとともに、特に、フェーズロックドループがロック状態で動作していない場合には、入力の変化に対する反応が遅い。

本発明の目的は、従来の技術の前述した問題を解消するフェーズロックドループ回路（ＰＬＬ回路）を提供することである。

フェーズロックドループ回路の伝達関数Ｈ（ｓ）のフィルタ特性の先の議論は、電圧制御発振器が出力信号を生成し、その出力信号の周波数が電圧制御発振器への入力の一次関数であるという仮定に基づいている。これは理想である。実際には、電圧制御発振器３０のゲイン係数Ｋ_ｖｃｏは、電圧制御発振器への入力電圧によって決まる。そのため、フェーズロックドループの動作中にループゲインＫ＝Ｋ_ｐ×Ｋ_ｖｃｏは動的に変化する。ループゲインＫのサイズが所定の範囲を超える場合がある。その結果、ノイズ成分がもはや十分に抑制されない場合がある。ＰＬＬ動作中にループゲイン係数Ｋが減少する場合がある。その結果、ＰＬＬ回路の適応速度が著しく減少する場合がある。

添付の請求項１に係るフェーズロックドループ回路は、問題を解決する。フェーズロックドループ回路は、入力基準信号Ｕ_ｒｅｆと入力信号Ｕ_ｐ，ｉｎとの間の位相差ΔΦを検出するための位相比較器を備えている。位相比較器の出力Ｕ_{ｐ，ｏｕｔ}は、位相検出器の動作点ΔΦ_０の近傍においてＫ_ｐ×（ΔΦ−ΔΦ_０）に等しい。フェーズロックドループ回路は、入力信号Ｕ_{ｖｃｏ，ｉｎ}及び周期的な出力信号Ｕ_{ｖｃｏ，ｏｕｔ}を有する電圧制御発振器を更に備えている。出力信号Ｕ_{ｖｃｏ，ｏｕｔ}の角周波数ω_{ｖｃｏ，ｏｕｔ}は、ＶＣＯの動作点Ｕ_{ｖｃｏ，ｉｎ}＝０の近傍においてω_０＋Ｋ_ｖｃ０×Ｕ_{ｖｃ０，ｉｎ}に等しい。ω_０は、入力信号Ｕ_{ｖｃｏ，ｉｎ}がゼロに等しいときの出力信号Ｕ_ｖｃｏの角周波数である。位相検出器ゲインＫ_ｐを制御するようになっているコントローラには、フェーズロックドループ回路が更に設けられている。フェーズロックドループ回路の動作中、コントローラは、当該動作中にＫ＝Ｋ_ｐ×Ｋ_ｖｃｏが所定の範囲内のままとなるように、Ｋ_ｐを適合させる。電圧制御発振器ゲインＫ_ｖｃｏが著しく増大する場合には、位相比較器ゲインＫ_ｐが減少させられ、それにより、Ｋが所定の範囲内のままとなる。逆に、電圧制御発振器ゲインＫ_ｖｃｏが減少する場合には、Ｋが所定の範囲内のままとなるように、位相比較器ゲインＫ_ｐが最終的に増大させられる。電圧制御発振器ゲインＫ_ｖｃｏは、電圧制御発振器への入力信号Ｕ_{ｖｃｏ，ｉｎ}によって決まるため、Ｋ_ｐを制御することによってループゲインＫを所定の範囲内に維持しなければならない。フェーズロックドループの伝達関数の特性は、ローパスフィルタ特性によって高周波ノイズが抑制され且つ適応速度が妥当な範囲内に保たれるように維持される。

コントローラは、位相検出器ゲインが１／Ｋ_ｖｃｏに比例するように位相検出器ゲインＫ_ｐを制御するようになっていることが好ましい。この場合、ループゲインＫは一定のままである。電圧制御発振器への入力信号Ｕ_{ｖｃｏ，ｉｎ}を使用して位相比較器ゲインＫ_ｐが制御される場合、位相比較器ゲインは、電圧制御発振器への入力信号Ｕ_{ｖｃｏ，ｉｎ}の連続関数である。

この解決策の欠点は、入力電圧Ｕ_{ｖｃｏ，ｉｎ}に連続的に依存する位相比較器ゲインＫ_ｐを有する位相比較器が、一定の値の比較器ゲインＫ_ｐを用いて達成され得るフェーズロックドループ回路の高いスペクトル純度をも保証しなければならないという点である。位相周波数検出器（ＰＦＤ）と称される特定の位相比較器の位相比較器ゲインは電流Ｉ_ｐによって決定される。この電流のためのノイズ要件は、特に無線通信システムにおいて非常に厳しい。この場合、ノイズは、基本的な電流源のノイズに制限される。位相周波数検出器の電流Ｉ_ｐを制御するために複雑なアナログ回路が使用される場合には、フェーズロックドループ内でノイズが増大される。

従って、Ｋ_ｐが１／Ｋ_ｖｃｏを近似する階段関数に比例するように位相検出器ゲインＫ_ｐを制御するようになっているフェーズロックドループ回路を有するコントローラを設けることが好ましい。階段関数が使用される場合には、ほとんどの動作時間においてＫ_ｐが一定になるため、一定の位相検出器ゲインＫ_ｐを使用する位相比較器の好ましいノイズ特性が維持される。１／Ｋ_ｖｃｏを近似するために、Ｋ_ｐは他の値に切り換えられる。位相検出器ゲインＫ_ｐは、電圧制御発振器の入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて制御されることが好ましい。電圧制御発振器への入力は、位相比較器ゲインを制御するコントローラに供給される。階段関数による関数１／Ｋ_ｖｃｏの近似は、アナログ信号のデジタル化に対応している。一定の値は、この一定の値と連続的に変化する関数１／Ｋ_ｖｃｏとの間の差が所定の範囲を超えない限り、位相検出器ゲインＫ_ｐに起因している。このように、階段関数と連続関数１／Ｋ_ｖｃｏとの間の差は小さいままである。当該差は、フェーズロックドループ回路の動作中にループゲインＫ＝Ｋ_ｐ×Ｋ_ｖｃｏが変化する範囲を構成する。

フェーズロックドループ回路のコントローラは、所定の期間Ｔ１が経過したときに位相比較器ゲインＫ_ｐの制御を停止するようになっていることが好ましい。時間Ｔ１が経過した後、即ち、フェーズロックドループの動作中においても、位相比較器ゲインＫ_ｐの値が変えられる場合には、フェーズロックドループのプロセスにおけるチューニングが乱される場合がある。フェーズロックドループ等の総ての制御ループが避けられない小さな静的誤差を有しているため、微小な細部が乱れている場合がある。いくつかの定常状態のフェーズエラーが生じる場合がある。これらのエラーは、位相比較器ゲインＫ_ｐによって影響される。位相比較器ゲインＫ_ｐが変えられる場合にはいつでも、比較器におけるフェーズエラーよりもＮ倍大きい動的なフェーズエラーが電圧制御発振器において生じる。従って、適合プロセスに対する障害は、所定の時間Ｔ１が経過した後にＵ_ｐの適合を停止することにより避けられる。位相比較器ゲインＫ_ｐは、わずかな段階で迅速に適合される。

添付図面を参照しながら、本発明の好適な実施の形態について説明する。

本発明の好適な実施の形態が図２に示されている。本発明の実施の形態に係る図２のフェーズロックドループ（位相ロックループ）回路は、位相比較器１０と、ループフィルタ２０と、電圧制御発振器３０と、周波数分割器４０とを備えている。Ｕ_ｒｅｆは、ＰＬＬに供給される基準信号を表しており、また、Ｕ_{ｖｃ，ｏｕｔ}は、ＰＬＬの出力信号Ｕ_ｏｕｔに対応している。出力信号Ｕ_ｏｕｔの周波数は、基準信号Ｕ_ｒｅｆの周波数に等しく、また、両方の信号は、図２のフェーズロックドループ回路がロック状態にあり且つ周波数分割器４０が出力信号の周波数Ｎ＝１を分割する場合、一定の位相差を有している。通常、フェーズロックドループがロック状態にある場合、出力信号の周波数は、方程式１に従って、基準信号の周波数に関連している。電圧制御発振器３０の出力信号は、周波数分割器４０を介して、位相比較器１０の入力部へフィードバックされる。周波数分割器４０は、出力信号の周波数を係数Ｎで割るようになっている。位相比較器１０の出力信号Ｕ_{ｐ，ｏｕｔ}は、位相比較器への入力信号間の位相差にＫ_ｐを乗じた値とほぼ等しい。Ｋ_ｐは、位相比較器１０のゲインである。図２の出力信号Ｕ_{ｐ，ｏｕｔ}は、ループフィルタ２０に供給される。ループフィルタ２０は、入力信号を積分する受動フィルタを構成している。ループフィルタは、互いに一列に接続されたレジスタＲとコンデンサＣとからなる。ループフィルタ２０の出力は、コンデンサ２０の両端間の電圧降下に対応している。ループフィルタ２０の伝達関数Ｆ（ｓ）は、（Ｒ＋１／ｓＣ）×Ｆ_ｒ（ｓ）に等しい。Ｒは、ループフィルタの抵抗である。Ｃは、積分器のキャパシタンスである。ｓは、ｉ×ｗに等しい。ここで、ｉ^２＝−１であり、ｗは、ループフィルタの入力部における信号の周波数である。Ｆ_ｒ（ｓ）は、リップルフィルタである。ループフィルタ２０の出力は、電圧制御発振器３０への入力であり、電圧に相当する。従って、ループフィルタ２０は、位相比較器の出力電流を電圧に変換し且つループフィルタでの入力信号の高周波成分を抑制するために使用される。

ループフィルタ２０の出力は、電圧制御発振器への入力Ｕ_{ｖｃｏ，ｉｎ}を構成している。電圧制御発振器の出力Ｕ_{ｖｃｏ，ｏｕｔ}は、ＶＣＯにおける入力によって制御される周波数を有している。出力信号の角周波数は、方程式（７）によって与えられる。Ｋ_ｖｃｏは、電圧制御発振器３０の電圧制御発振器ゲインを構成する。入力電圧が小さな振幅を有する限り、電圧制御発振器ゲインＫ_ｖｃｏは略一定である。しかしながら、電圧制御発振器３０の入力における大きい振幅は、ＶＣＯゲインＫ_ｖｃｏを変化させる（方程式（８）参照）。

図３は、電圧制御発振器ゲインと電圧制御発振器への入力電圧Ｕ_{ｖｃｏ，ｉｎ}との間の関係を示している。電圧制御発振器ゲインＫ_ｖｃｏは、入力電圧の増大に伴って連続的に減少する。図３に示される電圧制御発振器ゲインＫ_ｖｃｏの入力電圧依存状態を補償するため、図２にはコントローラ５０が設けられる。電圧制御発振器への入力電圧Ｕ_{ｖｃｏ，ｉｎ}は、コントローラ５０にも供給される。コントローラ５０は、電圧Ｕ_{ｖｃｏ，ｉｎ}に応じて、位相比較器１０の位相比較器ゲインＫ_ｐを制御する。

図４は、コントローラ５０の特性を示している。参照符号９０は、図２の電圧制御発振器３０における入力電圧Ｕ_{ｖｃｏ，ｉｎ}に対する関数１／Ｋ_ｖｃｏのサイズを示している。参照符号１００は、１／Ｋ_ｖｃｏの曲線を近似する階段関数を示している。図２のコントローラ５０は、図４に示される階段関数に従って図２の位相比較器１０の位相比較器ゲインＫ_ｐを制御するようになっている。

図５は、図２に示される位相比較器１０の詳細な描写である。位相比較器１０は、位相／周波数検出器ＰＦＤ７０及びチャージポンプ８０を備えている。位相／周波数検出器ＰＦＤ７０は、位相比較器１０の基準信号Ｕ_ｒｅｆ及び入力信号Ｕ_ｐ，ｉｎを受け取るための二つの入力を有している。ＰＦＤ７０は、Ｕｐ及びＤｏｗｎと名付けられた二つの出力を有している。経時的に平均化されたＵｐ信号とＤｏｗｎ信号との間の差は、図５の位相／周波数検出器７０への入力信号間の位相差に対応していることが好ましい。位相周波数検出器の出力の平均値は、各位相周波数比較中にコンデンサに電荷を蓄積することによって得られる。チャージポンプは、Ｕｐ信号がＤｏｗｎ信号よりも大きい場合にコンデンサを充電し且つＤｏｗｎ信号がＵｐ信号よりも大きい場合にコンデンサを放電する少なくとも一つの電流源を備えている。

図６は、コントローラ５０及びタイマ６０の詳細図を示している。コントローラ５０への入力は、電圧制御発振器への入力に対応しているため、Ｕ_{ｖｃｏ，ｏｕｔ}によって示されている。コントローラ５０の出力は、Ｕ_{ｃｎｔｒ，ｏｕｔ}によって示されている。出力Ｕ_{ｃｎｔｒ，ｏｕｔ}は、四つの電流源Ｋ_{ｐ ０}，Ｋ_{ｐ １}，Ｋ_{ｐ ２}，Ｋ_{ｐ Ｘ}に接続されている。それぞれの電流源Ｋ_{ｐ Ｘ}，Ｋ_{ｐ ２}，Ｋ_{ｐ １}とコントローラ５０の出力ラインとの間には三つのスイッチ１３０ａ，１３０ｂ，１３０ｃが設けられている。コントローラの出力を通じて流れる電流は、前述のスイッチを閉じることにより増大されるものとするとよい。スイッチが閉じられる場合には、Ｕ_{ｃｎｔｒ，ｏｕｔ}における全電流が四つの電流源Ｋ_{ｐ ０}，Ｋ_{ｐ １}，Ｋ_{ｐ ２}，Ｋ_{ｐ Ｘ}の電流の合計と等しい。コントローラ５０の出力を通じて流れる電流をＩ_ｃと称する。この電流Ｉ_ｃは、図５に示されるチャージポンプ８を制御するために使用される。電流Ｉ_ｃは、チャージポンプを駆動するために使用されることが好ましく、即ち、電流Ｉ_ｃがチャージポンプ８０内のコンデンサを充電して位相周波数検出器７０の出力を積分することが好ましい。スイッチ１３０ａ，１３０ｂ，１３０ｃのうちの一つが閉じられれば、位相比較器のゲインＫ_ｐが適切に増大する。

各スイッチ１３０ａ，１３０ｂ，１３０ｃは、１ビットメモリを介して対応するオペアンプ１１０ａ，１１０ｂ，１１０ｃと接続されている。コントローラ５０が動作している限り、オペアンプ１１０ａ，１１０ｂ，１１０ｃの出力は、１ビットメモリによって抑制されない。上記オペアンプのうちの一つにおける出力がハイレベルの場合には、対応するスイッチが閉じられる。各オペアンプは、プラス出力及びマイナス出力を有している。上記オペアンプのそれぞれのプラス入力は、レジスタＲ２及びコンデンサＣ２を介して、電圧制御発振器への入力電圧Ｕ_{ｖｃｏ，ｉｎ}に接続されている。レジスタＲ２及びコンデンサＣ２は、ローパスフィルタを構成している。オペアンプ１１０ａ，１１０ｂ，１１０ｃのプラス入力における電圧は、電圧制御発振器における入力電圧に等しい。オペアンプ１１０ａ，１１０ｂ，１１０ｃのマイナス入力のそれぞれには一定の供給電圧Ｖ_{ｃ ｔｈ１}，Ｖ_{ｃ ｔｈ２}，Ｖ_{ｃ ｔｈＸ}が与えられる。制御電圧Ｖ_{ｃ ｔｈ１}，Ｖ_{ｃ ｔｈ２}，Ｖ_{ｃ ｔｈＸ}は、Ｖ_{ｃ ｔｈＸ}＞Ｖ_{ｃ ｔｈ２}＞Ｖ_{ｃ ｔｈ１}が有効となるように、異なっている。オペアンプのプラス入力への入力電圧が制御電圧のうちの一つを超えると、対応するスイッチ１３０ａ，１３０ｂ，１３０ｃが閉じられ、対応する電流Ｋ_{ｐ １}，Ｋ_{ｐ ２}又はＫ_{ｐ Ｘ}がコントローラの出力Ｕ_{ｃｎｔｒ，ｏｕｔ}に加えられる。

参照符号１００は、グランドに接続される分圧器を示している。分圧器１００には、レジスタＲ１とコンデンサＣ１とからなるローパスフィルタを介して基準電圧Ｕ_{ｄｃＲＥＦ}が印加される。分圧器は、オペアンプ１１０ａ，１１０ｂ，１１０ｃのマイナス入力への入力電圧Ｖ_{ｃ ｔｈ１}，Ｖ_{ｃ ｔｈ２}，Ｖ_{ｃ ｔｈＸ}が固定されるように基準電圧Ｕ_ｄｃを分配する。任意的に、分圧器は、シュミットトリガ（閾値検出器）のための閾値スイッチを備えている。この場合、図６のオペアンプは、閾値検出器に取って代えられる。閾値検出器に対する制御電圧は、検出器のヒステリシスに従って変化させられる。

図６のタイマ６０は、オペアンプ１１０ａ，１１０ｂ，１１０ｃ及び１ビットメモリ１２０ａ，１２０ｂ，１２０ｃのそれぞれに接続されている。フェーズロックドループ回路を始動させた後、時間Ｔ１が経過すると、タイマ６０からコントローラ５０への制御信号が変化させられる。その後、メモリ１２０ａ，１２０ｂ，１２０ｃは、オペアンプからのそれぞれの値を維持する。このことは、位相比較器１２０ａの出力がハイレベルの場合に、Ｔ１が経過すると、１ビットメモリ１２０ａがハイレベルであることを意味している。スイッチ１３０ａ，１３０ｂ，１３０ｃに対するビットメモリｔｈｘ，ｔｈ１，ｔｈ２の出力は、それぞれの１ビットメモリにおける値に対応している。従って、時間Ｔ１が経過しても、出力制御信号Ｕ_{ｃｎｔｒ，ｏｕｔ}の振幅は変わらない。

従来のフェーズロックドループ回路を示している。 本発明の実施の形態を示している。 図２の電圧制御発振器３０の電圧制御発振器ゲインＫ_ｖｃｏを電圧制御発振器３０の入力信号Ｕ_{ｖｃｏ，ｉｎ}の関数として示している。 図２のＰＬＬ回路のコントローラ５０が図２の電圧制御発振器３０への入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて図２の位相比較器１０の位相比較器ゲインＫ_ｐを制御する方法を示している。 図２の位相比較器１０の詳細なブロック図を示している。 図２に示されるコントローラ５０及びタイマ６０の詳細な描写である。

Claims (6)

1. 入力基準信号Ｕ_ｒｅｆと入力信号Ｕ_ｐ，ｉｎとの間の位相差ΔΦを検出するための位相比較器であって、Ｋ_ｐが前記位相比較器の位相検出器ゲインである位相比較器と、
   入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて角周波数ω_{ｖｃｏ，ｏｕｔ}を有する周期的な出力信号Ｕ_{ｖｃｏ，ｏｕｔ}を生成するための電圧制御発振器（ＶＣＯ）であって、Ｋ_ｖｃｏが前記電圧制御発振器の電圧制御発振器ゲインである電圧制御発振器（ＶＣＯ）と、
   フェーズロックドループ回路の動作中にループゲインＫ：＝Ｋ_ｐ×Ｋ_ｖｃｏが所定の範囲内のままとなるようにフェーズロックドループ回路の動作中に前記位相検出器ゲインＫ_ｐを制御するようになっているコントローラと、
   を備えることを特徴とするフェーズロックドループ回路（ＰＬＬ回路）。
2. 前記コントローラは、前記位相検出器ゲインＫ_ｐが１／Ｋ_ｖｃｏに比例するように前記位相検出器ゲインＫ_ｐを制御するようになっていることを特徴とする請求項１に記載のフェーズロックドループ回路。
3. 前記コントローラは、前記位相検出器ゲインＫ_ｐが１／Ｋ_ｖｃｏを近似する階段関数に比例するように前記位相検出器ゲインＫ_ｐを制御するようになっていることを特徴とする請求項１に記載のフェーズロックドループ回路。
4. 前記コントローラは、前記電圧制御発振器の前記入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて前記位相検出器ゲインＫ_ｐを制御するようになっていることを特徴とする請求項１乃至３のいずれか一項に記載のフェーズロックドループ回路。
5. 前記コントローラは、所定の期間Ｔ１が経過したときにＫ_ｐの制御を停止するようになっていることを特徴とする請求項１乃至４のいずれか一項に記載のフェーズロックドループ回路。
6. 入力基準信号Ｕ_ｒｅｆと入力信号Ｕ_ｐ，ｉｎとの間の位相差ΔΦを検出するための位相比較器であって、Ｋ_ｐが前記位相比較器の位相検出器ゲインである位相比較器と、入力信号Ｕ_{ｖｃｏ，ｉｎ}に応じて角周波数ω_{ｖｃｏ，ｏｕｔ}を有する周期的な出力信号Ｕ_{ｖｃｏ，ｏｕｔ}を生成するための電圧制御発振器（ＶＣＯ）であって、Ｋ_ｖｃｏが前記電圧制御発振器の電圧制御発振器ゲインである電圧制御発振器（ＶＣＯ）とを備えるフェーズロックドループ回路（ＰＬＬ回路）を制御するための方法において、
   フェーズロックドループ回路の動作中にループゲインＫ：＝Ｋ_ｐ×Ｋ_ｖｃｏが所定の範囲内のままとなるようにフェーズロックドループ回路の動作中に前記位相検出器ゲインＫ_ｐを制御するステップを含むことを特徴とする方法。

Images