JP2007526503A

JP2007526503A - アクティブマトリックスディスプレイ装置

Info

Publication number: JP2007526503A
Application number: JP2006552744A
Authority: JP
Inventors: ジェイエドワーズ，マーティン
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-02-14
Filing date: 2005-02-07
Publication date: 2007-09-13
Also published as: CN100452166C; US20080150852A1; GB0403308D0; WO2005078696A1; KR20070001948A; EP1714270A1; CN1918622A; TW200604691A

Abstract

ＡＭＬＣＤのようなアクティブマトリックスディスプレイ装置であって、画素（１２）の行及び列の配列と接続された行及び列アドレス導線（１８、１９）のセット、及びそれぞれ選択及びデータ信号を前記行及び列アドレス導線のセットに供給する駆動手段（２１、２３、２５）を有し、複数の直列電荷再分配デジタルアナログ変換手段（３０）を利用し、列アドレス導線（１９）に供給される複数ビットのデジタルデータ信号を画素による利用のためにアナログ電位に変換する。各変換手段は、変換スイッチ（３１）の動作により間に電荷が共有される２つの列アドレス導線の静電容量を利用する。駆動手段は、各変換手段の２つの列アドレス導線に交互にデータ信号を供給するよう構成される。この結果、変換誤り及びその結果生じる不要な表示アーティファクトは低減される。望ましくは、データ信号が適用される列アドレス導線は、変換手段により実行される複数ビット変換が１つ以上完了した後に変更される。所定の変更は、簡易なスイッチ構成を用いて達成される。

Description

本発明は、アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）装置のようなアクティブマトリックスディスプレイ装置に関し、より詳細には、アクティブマトリックスディスプレイ装置であって、画素の行及び列の配列、それぞれ画素の行を選択しデータ信号を選択された行の画素に提供する行及び列アドレス導線のセット、選択信号及び複数ビットのデジタルデータ信号をそれぞれ行アドレス導線のセット及び列アドレス導線のセットに供給する駆動手段、を有し、前記列アドレス導線に供給される前記複数ビットのデジタルデータ信号は、前記画素による利用のために複数の直列電荷再分配デジタルアナログ変換手段によりアナログ電位に変換され、各変換手段は、少なくとも１つの変換スイッチにより相互接続可能な、間に電荷が共有される少なくとも第１及び第２の静電容量を有し、変換手段の前記第１及び第２の静電容量は、２つの列アドレス導線の静電容量により提供され、前記駆動手段は、データ信号の供給を各変換手段の前記第１及び第２の列アドレス導線に切り替えるよう構成される、アクティブマトリックスディスプレイ装置に関する。

このようなディスプレイ装置は、特許文献１に記載されている。特許文献１は参照することにより本願明細書に組み込まれる。少なくともアクティブマトリックス回路内のデジタルアナログ変換手段の少なくとも部分的な提供、及びその回路の構成要素の利用は、アレイの外部に配置されたＤ／Ａ（デジタルアナログ）変換器により、デジタルデータ信号が、列駆動回路により列アドレス導線へ供給されるアナログ（振幅変調）信号へ変換される従来の構成に対し多くの利点を供する。特に、列駆動回路は、純粋にデジタル且つ比較的簡易な回路を用いて実施され得る。この回路により、比較的高速の動作が可能になり、及び好都合なことに薄膜トランジスターＴＦＴを利用してディスプレイ装置の基板に同様にアクティブマトリックス回路と共に統合できる。変換されたアナログ電圧は、列導線静電容量に直接印加されるので、列静電容量を駆動するバッファー増幅器は必要なくなる。更に、変換手段を形成するために列導線の固有静電容量を利用することは、別の列駆動回路内でコンデンサを提供する必要を回避し、及び統合された駆動回路を有するディスプレイ装置の場合、従って、ディスプレイ装置周囲でこの回路のために必要な面積を低減する。また、外部の又は統合された列駆動回路により列導線へ適用される信号は、純粋にデジタルの、又は２つ以上の離散電位を有する切り替え信号であり得、従って列駆動回路の要件を簡易にする。

この知られている装置では、Ｄ／Ａ変換手段の２つの列導線は、１対の隣接した列アドレス導線を有する。動作では、複数ビットのデジタルデータ信号の第１の最下位のビットは、第１のスイッチを介し対である列導線の１つへ供給され、列アドレス導線の固有静電容量の電荷として蓄えられる。この静電容量は、一般に列アドレス導線と行アドレス導線の間でそれらが互いに交わる所の個別の静電容量、及び画素と関連した切り替え装置により与えられる静電容量から形成される。列アドレス導線の信号が画素を通じ画素電極へ供給される。列アドレス導線静電容量はまた、導線及び画素電極の間の静電容量、特にＡＭＬＣＤの場合は、列アドレス導線及びアクティブマトリックスアレイを有する基板に面する基板にある共通電極の間に、誘導体として動作する介在性液晶層を有する静電容量を有して良い。一般に、各列アドレス導線により提示される静電容量は、同じであり、そして装置は規則的構造を有するので、列導線静電容量は列導線の長さ方向に均一に分配される。複数ビットの信号の最初のビットの適用により、一方の列導線静電容量は充電され、次に、第１のスイッチは開放され、列導線対の一方の列導線を他方の列導線へ接続する変換スイッチは閉じられ、蓄えられた電荷は両方のアドレス導線に共有される。次に変換スイッチは開放され、第１のスイッチは再び閉じられ、複数ビットのデータ信号の次のビットを利用させ、一方の列アドレス導線に再び充電する。次に、第１のスイッチは開放され、変換スイッチは閉じられ、その結果再び２つの導線の間で電荷が共有される。この周期はデータ信号のその後の全ビットに対し繰り返される。最後の最上位ビットの適用に続き、変換スイッチの最後の動作の後、複数ビットのデータ信号により決定され、次に画素から得られる中間電位を決定する電位が、両方の列導線で得られる。

セットの他方の列アドレス導線は、同様に組み合わされる。各対は、各Ｄ／Ａ変換手段の一部として利用される。複数ビットのデジタルデータ信号は、１つの行の画素をアドレス指定するため同時に各対に同様の方法で適用される。この組み合わせの構成では、列導線に適用される複数ビットのデジタルデータ信号は、行の画素に交互に適用され、変換処理が完了すると、これら画素は当該行のこれら交互の画素と関連した行選択導線へ適用される選択信号を用い選択される。これにより、それらの切り替え素子をオンに切り替え、各対の列アドレス導線の一方に蓄えられた電圧を関連する画素電極へ転送する。処理は、次に同じ行の残りの画素のためのデータ信号を利用して、繰り返される。変換により列アドレス導線に電圧が生成される。この電位は、これら他の画素と関連した別の行アドレス導線に適用される選択信号を用い、これら他の画素の画素電極へ転送される。アレイの画素電極の各行は、この方法で次々にアドレス指定される。

短距離の垂直方向のクロストーク効果の形式で画像表示品質の問題が生じ得ることが分かっている。長距離の垂直方向の結合効果もまた、生じ得る。
国際公開第０２／２１４９６号パンフレット

本発明の目的は、Ｄ／Ａ変換を目的とした列導線静電容量を用いる種類の改良されたディスプレイ装置を提供することである。

本発明の別の目的は、上述の表示画像の品質を向上させる種類のディスプレイ装置を提供することである。

本発明の特長によると、駆動手段がデータ信号の供給を変換手段の第１及び第２の列導線に切り替えるよう構成された上述の種類のディスプレイ装置が提供される。

従って、データ信号が１つのアドレス導線だけに適用される、知られている構成と異なり、データ信号が適用されるアドレス導線は、代わりに時間と共に変更される。

望ましくは、データ信号が適用される列導線は、少なくとも１つの複数ビットの信号を完全に変換した後に変更される。変化は、従って、画素列の画素がアドレス指定される度に行われて良い。これは、特許文献１で利用されている及び以上に説明された駆動方法において行アドレス指定期間の半分に相当する。代案として、変化は、複数の変換の後、つまりアドレス指定されている列の複数の画素及び関連する画素の数をｎとするとｎ／２の行アドレス期間の、又は各フレームの完了後に行われて良い。また、変更は、各変換処理の間に、複数ビットのデータ信号の個々のビットの所定の数ｍの後に生じて良いと想定される。ここでｍ≧１である。各複数ビットの変換で切り替えが生じた場合、又はアレイの画素行の数より少ない数の変換の後、データ信号が最初に供給される列導線は、望ましくはフレーム毎に変えられる。

選択される切り替え周波数は、不要なアーティファクトの明確な要因、及び利用されている反転駆動方式の種類のような変数に大きく依存する。

入力データが適用される変換手段の列アドレス導線の切り替えは、表示画像の品質に有意な改善をもたらす。これは、知られている装置の方法と異なる、データ信号が提示される方法、及びこれが装置の動作に与える効果の結果生じる。知られている構成では、変換手段の２つの列導線静電容量に現れる波形特性は、互いに全く異なる。連続する変換期間では、一方の静電容量は、入力データの電位まで充電される。次に、電荷共有が行われる場合、電位は中間電位に変化し、同時に他方の静電容量の電圧は、中間電位のそれぞれを通じて徐々に変化するだけである。変換手段で利用される列導線静電容量に貢献するアクティブマトリックスディスプレイ装置に一般に存在する静電容量により、結果として生じる電圧波形の形の違いは、２つの静電容量の実効値の違いを生じ得る。これは、変換において誤りを生じる。

例えば、ＡＭＬＣＤの場合、つまり１つの寄与する静電容量は、列導線及び画素間で共有される共通電極の間の静電容量であり、誘電体として機能する介在性ＬＣ層を有し相対する基板にある場合、ＬＣ材料の誘電率は、印加電圧にある程度依存する。また変換手段を構成する２つの列導線に現れる電圧波形が、有意に異なる場合、結果として２つの列導線静電容量の違いが生じるだろう。この違いにより引き起こされる変換誤りは、短距離の垂直方向のクロストーク型の効果を生じ得る。

入力データの２つの列導線静電容量への供給を切り替えることにより、２つの列静電容量に現れる電圧波形の形の違いは、最小限に抑えられ、従って以上に説明された効果を除去するか、又は少なくとも低減する。

ＡＭＬＣＤでは、切り替えは、望ましくはＬＣ材料の応答時間に比べて短い期間で実行される。このように、ＬＣ材料の応答時間を通して統合された２つの列導線の電圧の平均値は、接近するだろう。そして列導線と２つの列の共通電極の間の静電容量は、同じになるだろう。

また、列導線の電圧波形と画素電極との結合は、列導線及び画素電極の間の静電容量により生じ得る。これは、画素電圧、従って画素の明るさを乱し得る。２つの列導線の電圧波形の形が大きく異なる場合、第１及び第２の列導線に関連した画素の明るさの相違が予想され、その結果、表示画像の不均一さを生じ得る。再び、データ信号が適用される列導線を切り替えることにより、２つの列導線の電圧波形の形は、同じになり、第１及び第２の列導線と関連した画素に対し、結合の影響が同じになる。画素は、材料の応答時間に亘り評価された平均列電圧に応じる傾向があるので、望ましくはＬＣ材料の応答時間に比べて短い期間を有するデータ信号入力の切り替えは、有意な改善をもたらすだろう。

供給されるデータ信号の切り替えは、変換手段を形成する２つの列導線の一方又は他方へ入力データ信号を送るスイッチ構成を用いて簡便に達成されて良い。

簡単のため、複数の変換手段のスイッチ構成は、望ましくは共通の制御信号を用いて一緒に動作される。

スイッチ構成は、変換手段を構成する２つの列導線のそれぞれ及び駆動手段から出力される直列デジタルデータ信号の間に単にスイッチを有して良い。これは、スイッチ構成は、各列導線の対に対して対照的であり（つまり、各列導線は列導線に接続された同一数のスイッチを有する）、及び従って２つの列導線静電容量は、変換誤りを最小化するために実質的に整合されるという更なる利点を提供する。

ＡＭＬＣＤのようなディスプレイ装置では、画素に印加される駆動電圧の極性を周期的に反転する必要がある。この反転は通常、画素がアドレス指定される度に実行される。このような反転は、変換手段の入力へ適用される複数ビットのデジタルデータ信号の各ビットを反転することにより簡単に簡便に達成できる。

望ましくは、表示画像の品質の変換誤りの影響を更に低減するために、駆動手段及び変換手段は、データが適用される列導線が画素駆動電圧の反転と同期して切り替えられるよう動作するよう構成される。個々の画素の連続するアドレス指定期間では、画素のアナログ電圧を生成するためにデータが適用される関連する変換手段の列導線は、その画素の駆動電圧の極性が反転される度に、又は画素の駆動電圧が２回反転される毎に切り替えられる。これは、画素に生じるｒｍｓ電圧に変換誤りが及ぼす影響を低減する。言い換えると、非反転入力データは、関連する変換手段の第１の列導線へ、次に反転入力データが第２の列導線へ、次に非反転入力データが第１の列導線へ再び、以下同様に適用される。又は、代案として、非反転入力データが第１の列導線へ、次に反転入力データが第１の導線へ、次に非反転入力データが第２の列導線へ、次に反転入力データが第２の列導線へ、次に非反転入力データが第１の列導線へ、以下同様に適用される。

特にＡＭＬＣＤについて記述したが、本発明は、他の種類のアクティブマトリックスディスプレイ装置のためにも利用されて良い。

本発明によるアクティブマトリックスディスプレイ装置の実施例は、特にＡＭＬＣＤの場合に、例として以下の図を参照し説明される。

同一又は類似の部分を示すため、複数の図を通じて同一の参照符号が使用される。

図１を参照すると、アクティブマトリックスディスプレイ装置は、ディスプレイ装置１０内に形成された画素１２の行と列の配列１１を有するＡＭＬＣＤを有する。画素１２は、間にツイステッドネマチックＬＣ材料を有する第１及び第２の離れた基板の相対する表面により実施される離れた電極により形成される液晶表示素子を有する。第１の基板の表示素子電極は、配列の全ての画素に共通する電極層の対応する部分を有する。画素の表示素子の他方の電極は、関連するアクティブマトリックスのアドレス回路と共に第２の基板に実施された個別の離れた電極を有する。画素１２は、第２の基板に実施される、行アドレス導線１８及び列アドレス導線１９の交差するセットと接続されたスイッチングＴＦＴ１６を更に有する。画素を駆動する駆動信号は、これら導線のセットへ行駆動回路２１及び列駆動回路２５を有する周辺の駆動回路から供給される。行駆動回路２１及び列駆動回路２５の両方は、第２の基板に統合されたデジタル回路を有する。行駆動回路２１は、切り替え波形信号を行導線へ適用することにより、行アドレス導線１８を介しフレーム期間毎に次々に画素の行を走査する。この動作は、連続するフレームに対し繰り返され、入力信号２４が供給されるタイミング及び制御回路２３から供給されるタイミング信号により制御される。入力信号は、アナログ又はデジタルビデオ（画像）データ、例えばＴＶ信号又はコンピュータービデオ信号の何れであって良い。制御及びデータ信号は、制御回路２３及び行駆動回路２１及び列駆動回路２５の間でバス２６、２７に沿って交換される。列駆動回路２５は、（アナログ入力が利用される場合はＡ／Ｄ変換器を介して）デジタルビデオデータを供給され、列アドレス導線１９のセットに、適切には行の各画素に対し並列に、及び行の走査と同期して、直列の複数ビットのデジタル形式でデータ信号を適用する。列駆動回路２５に供給されたデジタルデータ入力信号は、回路内で分離される。（ビデオ）情報の完全なラインからのサンプルは、回路２５のラッチ回路に、それらが関連する画素の列に適切に格納される。従来のディスプレイ装置のように、（ビデオ）情報の画素への書き込みは、行毎の原則で行われる。ビデオ情報のラインは、列駆動回路２５によりサンプリングされ、続いて選択された行の画素１２へ列導線を介して書き込まれる。選択された行の識別は、行駆動回路２１により決定される。従来のディスプレイ装置と異なり、しかしながら、列駆動回路により画素の列導線へ供給されたビデオ情報は、アナログ（振幅変調）形式でなく、直列の複数ビットのデジタル形式である。

列アドレス導線１９のそれぞれは、前記列導線の長さ方向に分配された関連する静電容量を有する。各列静電容量は、列導線１９及びディスプレイ装置内の他の電極の間の静電容量を有する。この列静電容量は、列導線１９及び行電極１８の間の静電容量をそれらの交差部分に有して良い。列導線１９及び行電極１８は、誘電層、つまり列導線及びディスプレイ装置の第１の基板の共通電極の間の静電容量により分離される。この場合、液晶層は、誘電層、列導線に関連した画素のＴＦＴ１６のソースのソース−ゲート間静電容量、及び列導線及び近くの隣接した画素電極の間の静電容量を形成する。アクティブマトリックスディスプレイは規則的構造を有するので、列静電容量は、一般に列導線の長さ方向に沿って均一に分配されるだろう。

図１のディスプレイ装置は、一部は列駆動回路２５内に、一部は列アドレス導線１９と関連した静電容量により提供される複数のＤ／Ａ変換手段を有する。

図２は、特許文献１に記載された、知られているディスプレイ装置のＤ／Ａ変換手段の一部を示す。Ｄ／Ａ変換手段は、直列電荷再分配型である。

図２に示されるように、この知られた構成では、各Ｄ／Ａ変換手段３０は、２つの隣接する画素の列に対して機能する。及びこのような３つの変換手段３０Ａ、３０Ｂ、及び３０Ｃは、行の６個の連続する画素１２をアドレス指定する。一般にディスプレイ装置には、数百の画素列、従ってより多くの変換手段があるが、簡単のため図２には数個のみ示されることが理解されるだろう。

各Ｄ／Ａ変換手段３０は、それぞれ、及び離れた、直接隣接する列導線１９の対を有する。一連の変換手段３０は、連続する隣接した列導線の対をセットで利用する。このように、変換手段３０Ａは、列導線１９ａ及び１９ｂを有し、変換手段３０Ｂは、列導線１９ｃ及び１９ｄを有する、等である。列導線１９の静電容量は、図２にコンデンサ３３により示される。各コンデンサ３３は、画素の領域の静電容量を示す。例えば、変換手段３０Ａでは、２つの列導線１９ａ及び１９ｂは、それらの一端で、回路２５内の変換スイッチ３１Ａ及び３１Ｂを介して、それぞれ直列デジタルデータ出力３２と接続される。スイッチ３１Ｂは、タイミング及び制御装置２３（図１）からの制御線２９により列導線１９ｂを列導線１９ａと接続するよう動作される。及びスイッチ３１Ａは、装置２３からの制御線２８により入力３２を列導線１９ａと接続するよう動作される。画素の各行は、行アドレス導線１８ａ及び１８ｂのそれぞれの対と関連付けられる。交互の画素のＴＦＴ１６のゲートは、一方の行導線１８ａと接続される。残りの画素のＴＦＴのゲートは、他方の行導線１８ｂと接続される。

動作中には、画素の行は、それぞれの期間で以下の方法でアドレス指定される。直列の複数ビットのデジタルデータは、個々の所定の中間レベルを表し、列駆動回路２５内の出力３２へ供給される。変換手段３０Ａでは、例えば次に行アドレス期間に、列導線１９ａ及び１９ｂと関連した行の２つの画素の１つの複数ビットの信号の最初の最下位ビット表す電圧は、出力３２へ供給される。そしてスイッチ３１Ａは閉じられ、同時にスイッチ３１Ｂは開放されたままである。従って列導線１９ａの静電容量は、そのビットに応じた電位に充電される。スイッチ３１Ａは次に開放され、スイッチ３１Ｂは閉じられ、電荷は両方の導線１９ａ及び１９ｂで共有される。スイッチ３１Ｂは次に開放され、スイッチ３１Ａは再び閉じられる。そして入力３２へ適用される複数ビットの信号の次のビットを表す電圧は、列導線１９ａをこの次のビットに依存する電位に充電させる。スイッチ３１Ａは次に開放され、スイッチ３１Ｂは閉じられ、電荷は導線１９ａ及び１９ｂの間で共有される。この手順は、デジタル信号の全ての後続のビットに対し最上位ビットまで繰り返される。

他の変換手段３０Ｂ、３０Ｃ等は、同様の方法でこの変換手段３０Ａの動作、及び対応する出力３２から入力される適切な複数ビットの信号と同時に動作する。

この手順の終わりに、複数ビットのデータ信号の最後の最上位ビットが適用され、変換スイッチ３１Ｂが閉じられた後に、変換手段と関連した２つの列導線１９は、両方とも適用されたデジタル信号に依存する所定の変換された電位に充電される。選択（ゲート）信号は、次に行駆動回路２１により、アドレス指定されている画素行と関連した２つの行導線１８ａ及び１８ｂの適切な１つ、例えば導線１８ａへ入力され、その行導線と接続された画素のＴＦＴ１６をオンに切り替える。これにより、これら画素の表示素子は、列導線１９ａ及び１９ｃ等の変換された電圧の電位に応じ充電される。この電位により、画素の中間電位が決定される。行内の交互の画素は、このようにそれらの対応する所定の電圧でアドレス指定される。

同一の行アドレス期間の後段では、上述の動作は、その行の他の画素のための複数ビットのデジタルデータを用い繰り返される。そして変換段階の終わりには、変換段階を通じて各変換手段３０の列導線１９の対は、適用されたデジタル信号に依存する電位に充電される。他方の行導線１８ｂは、行駆動回路２１により選択される。結果として、変換された電圧は、その行の残りの画素の表示素子へ転送される。

配列内の連続する画素行は、同様に連続して、対応する行アドレス期間にアドレス指定され、この動作は連続するフレームに対して繰り返される。図２に示されないが、各列導線１９は、特許文献１に記載されたように他端でスイッチと接続され、変換処理の開始前に各アドレス周期の開始時に列導線電圧をリセットして良い。

図３は、本発明による図１のディスプレイ装置の実施例の一部の回路構成を図示する。回路構成及び動作方法は、変換手段の詳細とそれら個々の動作方法を除いて、図２の回路と多くの点で同様である。

変換手段は、入力データが適用される変換手段の列導線を切り替えるよう変更される。このような切り替えは、以下に説明されるように、変換手段の２つの列導線静電容量の相違の危険、及び望ましくないクロストーク効果の可能性を低減し得る。入力データの入力を２つの列導線の間で切り替える機能は、もう１つのスイッチ３１Ｃを通じて達成される。スイッチ３１Ｃは、装置２３からの制御線２８’の制御信号により、変換手段の他方の列導線を直列デジタルデータ出力３２と接続するよう選択的に動作する。スイッチ３１Ｃは、スイッチ３１Ａと共に、転換スイッチ構成を形成する。スイッチ３１Ａ及び３１Ｃは、相補的な方法で、データを２つの列導線の何れか一方へ渡させる。例えば変換手段３０Ａでは、スイッチ３１Ａ及び３１Ｃは、デジタルデータを出力３２でそれぞれ列導線１９ａ又は列導線１９ｂへ選択的に渡す。各変換手段３０Ａ、３０Ｂ等のスイッチ３１Ａ及び３１Ｃは、同一の方法で同時に共通の制御信号を用いて動作させられる。デジタルデータは、スイッチ３１Ａを閉じることにより、各対の第１の列導線へ適用され得る。また、入力データは、スイッチ３１Ｃを閉じることにより、各対の第２の列導線へ適用され得る。この構成では、スイッチ３１Ａ及び３１Ｃは、交互にデータ変換のために動作されて良い。しかしながら、ディスプレイ設計の詳細に依存して、他の手順で、どの列導線にデータが適用されるかを切り替えることが望ましい。ディスプレイ設計とは、例えば、同一の列導線を共有する連続する画素が異なる色である、所謂データカラー画素構成を有する例えばカラーフィルター配置である。

この実施例では、転換スイッチ３１Ａ及び３１Ｃは、複数ビットのデータ信号の変換処理が完了する度に動作させられ、画素のアナログ駆動電圧を生成し、データ信号が適用される列導線は、連続する変換の後に、そして従って行アドレス期間の２倍毎に切り替えられる。データ信号が適用される列導線はまた、連続するフレーム毎に同様に変化されることが望ましい。つまり、所与の画素では、１つのフレームのデータ信号は、２つの列導線の一方に適用され、そして次のフレームでは、データ信号は他方の列導線へ適用される。

入力データの供給を２つの列導線の間で切り替える利点は、図４、５、及び６を参照して説明される。図４は、図２の装置の直列電荷再分配変換手段の等価回路を示す。Ｃ_ＣＯＬ１及びＣ_ＣＯＬ２は、関連する２つの列導線静電容量を表す。Ｘ１及びＸ２は、スイッチ３１Ａ及び３１Ｂを表す。Ｄ_０、Ｄ_１、Ｄ_２等は、直列の複数ビットのデータ信号の個々のビットを表す。図５は、データ信号波形Ｄａｔａにより関連する出力３２から生成され、変換期間に２つの列導線に現れる波形ＣＯＬ１及びＣＯＬ２を例示する。Ｘ１及びＸ２は、スイッチＸ１及びＸ２に適用される切り替え信号波形を示す。変換処理の開始時に、２つの静電容量Ｃ_ＣＯＬ１及びＣ_ＣＯＬ２は、回路の入力にリセット電圧を印加すること及びスイッチＸ１及びＸ２を同時に閉じることによりリセットされ得る。入力デジタルデータの個々のビットは、次に最下位ビットを最初にして直列に変換回路の適用に入力される。スイッチＸ１及びＸ２は、最初に各ビットを第１のコンデンサに適用し、そして次に第２のコンデンサで電荷共有動作を実行する。変換の終了時、最後の電荷共有動作の後、変換されたアナログ電圧は、両方のコンデンサに存在する。

図５に示す波形から、２つのコンデンサに現れる電圧波形の特性に有意な相違が見られる。連続した変換期間では、第１のコンデンサは、入力データの電位まで充電される。次に、電荷共有が行われる場合、電位は中間電位に変化する。一方、第２のコンデンサの電圧は、中間電位のそれぞれを通じて徐々に変化するだけである。

図６は、一般的なＡＭＬＣＤに存在し得る、及び列導線に関連する種々の静電容量を示す。図６では、Ｃ_ＬＣは表示素子の静電容量を表し、Ｃ１は個々の行及び列導線１８及び１９の交点の静電容量を表し、Ｃ２は画素格納コンデンサ４０（存在すれば）の電極と列導線の間の静電容量を表す。画素格納コンデンサ４０は、通常、画素の表示素子電極及び行導線１８と並列に延びる補助コンデンサ線の間に接続される。Ｃ３及びＣ４は、列導線１９及び隣接する画素の表示素子電極の間の静電容量を表す。Ｃ５は、列導線１９及びアクティブマトリックス回路を有する基板からＬＣ材料層により分離された基板に存在する配列の共通電極の間の静電容量を表す。

直列電荷再分配Ｄ／Ａ変換手段の動作において重要な点は、利用される２つの列導線と関連した静電容量を有する変換手段を形成する２つの静電容量は、厳密に一致した値を有する点である。図２の回路に関する以上の説明では、これら２つの静電容量は実質的に等しいと見なしたが、これは実際には当てはまらず有意な相違が存在し得る。２つの静電容量の値のこのような相違は、電荷共有、及び従ってスイッチ３１Ｂを閉じると変換手段の２つの列導線に生じる電圧が等しくないので、変換手段の出力電圧に誤りを生じる。

列導線静電容量は、Ｃ１及びＣ５の値に依存する。これらの値は、全ての画素で必ずしも同一ではないが、配置及び誘電層の厚さの変化のような影響により、配列全体で画素毎に変化し得る。Ｃ１及びＣ５のこれらの変化が列導線対の静電容量の整合に与える影響は、図２の回路構成のように、互いに物理的に近くに配置された列導線対を用い変換手段を形成することにより最小化され得る。しかしながら、これは他の静電容量の影響に関しては当てはまらない。

表示素子の静電容量Ｃ_ＬＣは、表示素子に印加される駆動電圧に依存し、従って表示素子の明るさ（グレースケール）と共に変化する。例えば、暗い表示素子のＣ_ＬＣは、明るい表示素子のＣ_ＬＣより大きくて良い。これは、列導線静電容量は近接する表示素子の静電容量にある程度依存することを意味する。Ｃ_ＬＣは、事実上、蓄積コンデンサ４０の静電容量であるＣｓと並列に、及び列導線静電容量を考慮した場合、Ｃ３及びＣ４と直列に接続されているので、これが列導線静電容量に与える影響は、しかしながら、限られる。

以上に示されたように、列導線静電容量の１つの要素は、列導線及びディスプレイの共通電極の間の静電容量であり、図６のＣ５として示される。この静電容量は、誘電体として液晶層を有し、液晶層の誘電率は印加電圧に依存する。変換手段を形成する２つの列導線に現れる電圧波形が有意に異なる場合、列導線静電容量の相違は、列導線及び共通電極の間の静電容量の値に相違を生じる。

更に、列導線の電圧波形を表示素子電極に結合することは、列導線及び画素電極の間の静電容量Ｃ３及びＣ４により生じ得る。これは、画素電圧、従って画素の明るさを乱し得る。対である２つの列導線の電圧波形が有意に異なる形である場合、これら列導線に関連した画素の明るさの相違は、結果として垂直方向の結合効果のような表示画像の不均一さを生じるだろう。

このような静電容量の相違及びクロストーク効果の危険性は、入力データが適用される対の列導線を切り替えることにより、有意に低減される。変換手段の２つの列導線のそれぞれに現れる波形の形の違いは、一様に最小化される。

切り替えは、望ましくは、ＬＣ材料の応答時間と比較して短い期間で実行される。これにより、ＬＣ材料の応答時間を通して統合された２つの列導線の電圧の平均値は、接近するだろう。そして列導線と２つの列の共通電極の間の静電容量は、２つの列導線で同じになるだろう。

ＡＭＬＣＤの画素の駆動電圧を生成するためにこれらの直列電荷再分配Ｄ／Ａ変換手段を利用する更なる特長は、画素に印加される駆動電圧の極性を周期的に反転する必要があることである。これは通常、画素がアドレス指定される度に実行される。所定の変換手段の出力電圧の反転は、変換手段の入力に適用されるデジタルデータの各ビットを反転することにより、非常に簡単に達成され得る。図７Ａ及び７Ｂは、これが変換電圧に与える影響を示す。図７Ａ及び７Ｂは、変換手段により生成される出力電圧Ｖ（ここでは例として０から４ボルトの範囲）とデジタルコードＤＣの関係を、非反転データ及び反転データについてそれぞれ、６ビットの直列の複数ビットのデジタルデータ信号の場合に、図示する。

入力データが適用される対の列導線の切り替え及び入力データの反転は、両方とも変換手段の出力電圧の誤りに影響し得る。ディスプレイ内の個々の画素の列導線へ適用されるデータ信号の変換には、以下の４個の状態が存在し得る。
Ａ）入力データを第１の列導線へ適用し、データビットを反転しない。
Ｂ）入力データを第１の列導線へ適用し、データビットを反転する。
Ｃ）入力データを第２の列導線へ適用し、データビットを反転しない。
Ｄ）入力データを第２の列導線へ適用し、データビットを反転する。

列導線静電容量の不整合がディスプレイ内の画素の明るさ、及び従って、ディスプレイ全体の性能に与える影響は、画素をアドレス指定するアナログ駆動列電圧を生成するために用いられる以上に列挙された一連の駆動状態に依存する。

連続するアドレス指定期間にデータ、グレースケール、個々の画素の電圧を生成するために利用される一連の変換状態が、Ａ、Ｂ、Ａ、Ｂ、．．．又はＣ、Ｄ、Ｃ、Ｄ、．．．である場合、変換回路の出力電圧における誤りは、画素に現れるｒｍｓ電圧の誤りに変換される。これらは、結果として画素の明るさの誤りを生じ、表示画像に垂直ライン又は帯のような影響を生じるだろう。従って、これら順序の利用は望ましくない。

しかしながら、変換回路を形成する２つの列導線静電容量の相違が引き起こされ、それらは結果として変換電圧に誤りを生じるだろう。これらの誤りは、デジタルデータが第１の列導線又は第２の列導線へ適用されたかにより異なる。これらの誤りが画素に現れるｒｍｓ電圧に与える影響を低減することは、データが供給される列導線を画素駆動電圧の反転と同期して切り替えることにより可能である。個々の画素のアナログ電圧を生成するためデータが適用される列導線は、望ましくはその画素の駆動電圧の極性が反転される度に、又は画素の駆動電圧が２回反転される毎に切り替えられる。第１の場合は、結果として駆動順序ＡＤＡＤＡＤ及びＣＢＣＢＣＢとなる。これらの順序で、静電容量の整合誤りから生じる変換回路の出力電圧における誤りは、ｒｍｓ電圧というより、主に画素に現れる平均電圧における誤りを生じる。４個のフィールド期間に亘り平均化された平均電圧における誤りは、駆動極性及び列導線の４個の全ての組を利用する第２の場合に低減され得る。望ましい順序は、従ってＡＢＣＤＡＢＣＤ及びＤＣＢＡＤＣＢＡである。

原則として、駆動極性の反転又は列導線の切り替えがより低い周波数で生じる、駆動状態の他の順序が利用され得る。しかし、これらはディスプレイの光出力における低い周波数のばらつき、つまりフリッカーを生じ得る。

通常、駆動されたＡＭＬＣＤでは、画素に印加される駆動電圧の極性が種々のパターン、例えば行半減、列反転及びドット反転に構成される多くの反転方式が知られる。駆動電圧を画素に供給するために利用される変換状態の順序は、変換電圧の誤りから生じるフリッカーが見える度合いを最小化するために、これら反転方法と同様の方法で空間的に変化され得る。

以上に説明された実施例では、データ信号が適用される変換手段の列導線は、複数ビットの信号の変換の完了後の度に変更される。しかしながら、変換手段の２つの列導線へのデータ信号の供給の切り替えは変化し得る。同時に同様に変換誤りの低減により表示品質の向上が達成される。例えば、入力データが適用される列導線は、所定の複数の連続した、完全な変換処理の後に変化され得る。また、列導線の切り替えは、代わりに各変換処理の間に、直列の複数ビットのデータ信号の所定のビット数ｎの後に生じて良い。ここでｎ≧１である。これら両方の場合に、データ信号又はデータ信号の最初のビットが適用される列導線は、望ましくは連続するフレーム毎に変化される。

例えば以上に説明された実施例の変換手段を形成する２つの列導線は、互いに直接近接する列導線を有する。しかしながら、異なる構成も可能であり、互いに直接隣接しない２つの列導線が、変換手段に利用されて良い。この場合、複数の変換手段の回路はインターリービングされるだろう。

各変換手段のスイッチ３１Ａ、３１Ｂ及び３１Ｃは、個別のトランジスター又は代案としてＣＭＯＳ伝達ゲートを用いて実施されて良い。

本発明は、複数のＡＭＬＣＤと関連して説明されたが、他の種類のアクティブマトリックスディスプレイ装置においても同様の利点を提供し得る。

本願明細書から、当業者には他の変更が明らかであろう。このような変更は、アクティブマトリックスディスプレイ装置及びその部品の分野で既知である他の特徴を包含して良く、及び本願明細書に記載の特徴の代わり又はそれに加えて利用されて良い。

本発明によるＡＭＬＣＤの実施例のブロック図である。知られているＡＭＬＣＤの部分の回路構成図を示す。図１のディスプレイ装置の部分の回路構成図を示す。図２の装置で利用される直列電荷再分配型のＤ／Ａ変換回路図を示す。図４の回路の動作中に現れる波形の例を示す。一般的なＡＭＬＣＤに存在する種々の静電容量を示す。異なる種類の入力データの累積効果を図示する。異なる種類の入力データの累積効果を図示する。

Claims

アクティブマトリックスディスプレイ装置であって、画素の行及び列の配列、それぞれ画素の行を選択しデータ信号を選択された行の画素に提供する行及び列アドレス導線のセット、選択信号及び複数ビットのデジタルデータ信号をそれぞれ行アドレス導線のセット及び列アドレス導線のセットに供給する駆動手段、を有し、前記列アドレス導線に供給される前記複数ビットのデジタルデータ信号は、前記画素による利用のために複数の直列電荷再分配デジタルアナログ変換手段によりアナログ電位に変換され、各変換手段は、少なくとも１つの変換スイッチにより相互接続可能な、間に電荷が共有される少なくとも第１及び第２の静電容量を有し、変換手段の前記第１及び第２の静電容量は、２つの列アドレス導線の静電容量により提供され、前記駆動手段は、データ信号の供給を各変換手段の前記第１及び第２の列アドレス導線に切り替えるよう構成される、アクティブマトリックスディスプレイ装置。
前記データ信号が適用される変換手段の前記列アドレス導線は、複数ビットの信号の変換の１つ以上の完了後に、前記変換手段により変更される、請求項１記載の装置。
各変換手段の前記列アドレス導線へのデータ信号の前記供給は、スイッチ構成により制御される、請求項１又は請求項２記載の装置。
全ての変換手段の前記スイッチ構成は、前記駆動手段により一緒に動作させられる、請求項３記載の装置。
前記スイッチ構成は、それぞれ列アドレス導線及び前記駆動手段の直列デジタルデータ出力の間に接続された切り替え素子を有する、請求項３又は請求項４記載の装置。
前記画素に提供される電圧の極性は、周期的に反転され、及び所与の画素の前記アナログ電位を生成するための、変換手段のデータ信号が適用される前記列導線の切り替えは、前記画素電圧の反転と同期させられる、前記請求項の何れか１項記載の装置。
前記駆動手段及び前記変換手段は、所与の画素のため関連する変換手段のデータ信号が適用される前記列アドレス導線が、前記画素電圧の極性が反転される度に変更されるよう、動作させられる、請求項６記載の装置。
前記駆動手段及び前記変換手段は、所与の画素のため関連する変換手段のデータ信号が適用される前記列アドレス導線が、前記画素の極性が２回反転される度に変更されるよう、動作させられる、請求項６記載の装置。
前記画素は、液晶表示素子を有する、前記請求項の何れか１項記載の装置。
前記駆動手段は、前記データの供給を前記第１及び第２の列アドレス導線に、前記液晶材料の応答時間より短い期間で切り替えるよう、構成される、請求項９記載の装置。