JP2007525680A - 妨害信号補償手段を備えたセンサたとえば磁界センサおよびセンサの妨害信号補償方法 - Google Patents

Abstract

本発明は、センサたとえばホールセンサに関する。この場合、妨害信号（ＳＴＳ）を含むセンサ信号（ＳＳ）を送出するセンサ素子（１；１０）と、このセンサ素子（１；１０）と接続されている評価回路（６；２０）が設けられている。評価回路（６；２０）は減算器（２；２１）を有しており、この減算器（２；２１）はセンサ信号（ＳＳ）から妨害信号（ＳＴＳ）を減算する。さらにセンサにはフィルタ装置（３）が設けられており、このフィルタ装置（３）は妨害信号（ＳＴＳ）をセンサ信号（ＳＳ）からフィルタリングにより取り出す。

Description

本発明はセンサたとえば磁界センサに関する。この場合、妨害信号を含むセンサ信号を送出するセンサ素子と、該センサ素子と接続された評価装置と、前記センサ信号から妨害信号を減じる減算器が設けられている。本発明はさらに、センサの妨害信号補償方法にも関する。

ごく一般的にセンサもセンサ信号を評価する評価回路も、本来形成すべき有効信号すなわち測定信号に重畳される妨害信号を有している。たとえばこのような妨害信号として挙げられるのは、重畳された直流信号、オフセットおよびその温度依存性などである。これらによってセンサのコンポーネントに影響が及ぼされ、測定信号が誤ったものとなるし、評価素子の線形性や動作点も変えられてしまう。

センサに対する公知の適用事例は、磁界センサおよびたとえばホール素子を備えたホールセンサである。ホール素子は磁界中で、そこに電流を磁界に対し垂直に貫流させると、ホール信号として電圧信号を送出する。ホール信号すなわちホール電圧は、磁束密度の垂直成分とホール電流とホール定数の積に依存する。ホール素子の感度を表すホール定数はその材料に左右される。

実際の動作中、コンポーネントのホール定数と磁束密度の垂直成分とホール電流から成るホール電圧の有効信号には、ホール素子と後続の評価装置のオフセットから合成されたオフセットが重畳される。

EP 0525235 B1によれば、ホール素子と自身の給電装置との熱的および技術的な結合により自己補償を行う方法および磁界センサが知られている。この目的で、相応の素子が集積回路内にいっしょに形成されている。この場合、ヒステリシス回路によって、ホール電圧にオフセット電圧が重畳される。

DE 4431703 Alにより別の磁界センサが公知である。これによれば、ホール素子のオフセットを考慮していっそう高い精度を実現する磁界センサが提案されている。

DE 196 50 184 A1によれば、サンプル＆ホールド回路を備えたクロック制御型ホールセンサおよびダイナミックなオフセット抑圧を行う加算素子が知られている。この文献には、互いに直交してホールセンサを貫流する電流から形成された２つの信号を用い加算によってオフセットを除去するやり方が記載されている。この方法は「スピニング電流 Spinning Current」技術としても知られている。

US2003/017 8989 A1によれば、磁界のオフセット補償が行われる歯車検出器が知られており、この場合、直流磁界により発生するオフセットを補償するため、センサ信号が評価回路の出力側で再生されて評価回路の入力側へフィードバックされる。検出器によりこのオフセットの大半が除去されるにもかかわらず、この文献にはＳＮ比において著しい不正確さの残ることが記載されている。さらにこの文献には、周波数弁別はオフセット除去には不十分なことも記載されている。

別の適用事例としてEP0916074 B1には磁気式の回転センサについて開示されており、これによれば軸に取り付けられた磁石がホール素子の上方に配置されている。この場合、ホール素子自体は複数の個別センサ素子から成り、これらは互いに特定の幾何学的配置関係におかれている。それ相応の信号のためのプリアンプが後段に接続されている配置各々はチャネルと呼ばれる。ホール素子の後段に接続されている評価装置により、各チャネルのホール信号から軸の回転角度が求められる。各チャネルはセンサ装置のオフセット信号とプリアンプのオフセットを有しており、これに評価装置のオフセットも加わる。これにより本来の有効信号が変えられてしまい、誤った出力値が求められることになる。

同様のことは、後続のディジタル処理の目的でホール信号をディジタル化するときにもあてはまる。

したがって本発明の課題は、いっそう良好なセンサの妨害信号特性が得られるようしたセンサおよびそのための方法を提供することにある。

この課題は、独立請求項記載のセンサたとえばホールセンサおよび方法によって解決される。従属請求項には本発明の有利な実施形態が示されている。

本発明によれば、冒頭で述べたセンサにフィルタ装置が設けられており、これによって妨害信号たとえばオフセットがセンサ信号からフィルタリングにより取り出され、センサ素子の出力回路において減算素子に対しフィードバックされるように構成されている。ここで「妨害信号」とは、評価装置の（回路）技術的な実現の範囲内でできるかぎり、理想的には完全に、フィードバック分岐において再び取得され、フィルタリングにより取り出される妨害信号のことである。

本発明によれば、出力信号における妨害信号成分がゼロまたは最小となるよう低減できるだけでなく、センサ素子における出力増幅器の動作点も最適な線形領域に保持できるようになる。センサの出力信号は所望の測定信号と十分に一致するようになる。

有利であるのは、センサがチョッパ装置を有していることであり、このチョッパ装置はその入力側に到来する信号を交互に反転させる。さらに有利であるのは、チョッパの後段に接続されたハイパスフィルタ装置が妨害信号をフィルタリングして取り出すことである。１つの有利な実施形態において、チョッパをセンサ素子内に、もしくは信号経路内で本来の感応素子たとえばホール素子のできるかぎりすぐ後ろに配置し、かつ減算器の前段に配置すれば、センサ素子の妨害信号成分も評価装置の妨害信号成分も補償することができる。これに対しチョッパを信号経路において評価装置の減算器の後段に配置すれば、評価装置の妨害信号成分が補償される。

さらに有利であるのは、ハイパスフィルタ装置がカウンタを制御することであり、このカウンタの計数値は妨害信号の値に対応する。また、カウンタの後段にディジタル／アナログ変換器を接続するのが有利であり、このディジタル／アナログ変換器により計数値がアナログ信号に変換される。この場合、カウンタを積分器とみなすことができる。

たとえば評価装置にアナログ／ディジタル変換器を設け、これによって減算器の出力信号をディジタル化すれば、測定信号をたとえばコンピュータなどにおいてディジタル処理することができる。このようにすれば、ディジタル技術の利点をセンサに適用することができる。

１つの有利な実施形態によれば、アナログ／ディジタル変換器は１次または高次のシグマ・デルタ変調器である。このようにすれば、ディジタル化された信号を単純なパルス列またはビット列としてさらに処理することができる。

さらに本発明によればアナログ／ディジタル変換器の後段に復調器が接続されている。このようにすれば、チョッピングにより反転された信号成分の向きが再び変えられ、もしくは再び反転させられて、元の信号あるいは有利にはそこから導出された信号が得られ、ついでその信号をフィルタリングすることができる。

減算器の後段には負荷回路が接続されており、この負荷回路によってセンサ素子の電流信号がディジタル信号処理に適した電圧信号に変換される。

妨害信号を除去する方法によれば、妨害信号がセンサ信号からフィルタリングにより取り出され、センサ素子の出力側においてセンサ信号から減算される。

次に、実施例およびそれに付随する図面に基づき本発明について詳しく説明する。各図面は本発明を具体的に説明するために用いられるにすぎず、よって概略的に示されたものであって、縮尺どおりには描かれていない。同じ素子または同等のはたらきをもつ素子には同じ参照符号が付されている。

図１は妨害信号補償手段を備えたセンサの構造を示す図であり、図２はディジタル信号処理手段と妨害信号補償手段を備えたセンサの詳細図である。

図１によればセンサＳにはセンサ素子１が含まれており、これは捕捉すべき測定量を検出する。センサ素子の出力側からセンサ信号ＳＳが供給され、これは評価装置６における減算器２の入力側に供給される。減算器の出力信号はフィルタ装置３へ供給され、フィルタ装置にはチョッパ４が含まれている。チョッパ４は入力信号から、反転部分信号と非反転部分信号を交互に発生させる。チョッパ周波数は、最も高い信号周波数よりもそれ相応に高く選定される。

チョッパは、必ずしも図１に示されているように評価装置の要素でなくてもよい。チョッパをセンサ素子内に、もしくは信号経路内で測定量に感応する素子たとえばホール素子のできるかぎりすぐ後ろに、もしくはセンサ素子の出力増幅器の前段に配置すれば、センサ素子の妨害信号成分も評価装置の妨害信号成分も補償することができる。

フィルタ装置３の出力側において、センサＳの出力信号ＡＳが得られる。これと同時に、出力信号はハイパスフィルタもしくは選択性バンドパスフィルタ５へ供給され、これもやはりフィルタ装置３内に含まれており、減算器２の減算器入力側と接続されている。これにより閉ループ制御回路が形成され、その出力信号から妨害信号が十分に取り除かれている。ハイパスフィルタ５は出力信号から妨害成分を取り除き、これによってフィードバック分岐の出力側すなわちフィルタ装置の他方の出力側から妨害信号ＳＴＳが供給され、これが減算器２の第２の入力側へフィードバックされる。この場合、減算器はセンサ信号から妨害信号を減算する。

チョッピングにより、典型的には低周波領域にあり殊に直流信号としても存在するチョッピングされた信号の妨害成分たとえばオフセットの妨害成分が、高い周波数領域にシフトされる。測定信号経路において前の方でチョッピングすればするほど、それによっていっそう多くの妨害信号を高い周波数へシフトさせることができる。この場合、ハイパスフィルタ５によってこれらの信号成分が除去される。

妨害信号がセンサ信号から減算されるこの閉ループ制御回路に基づき、センサの妨害信号成分が最小となるよう制御される。したがってフィルタ装置の出力側には、本来の測定信号ＡＳが実質的に妨害信号の除去された状態で生じる。

これと同時に上述のフィードバックによって、センサ素子１に含まれている出力増幅器の出力動作点を最適な線形領域で保持できるようになる。同様に、評価装置のダイナミックレンジも改善された状態で利用される。

図１に描かれているダイナミックな妨害信号補償に基づき、温度とプロセスの変動にほとんど依存することなくセンサの動作点を調整できるようになる。これにより、センサを手動で補償調整する必要なくセンサ全体の線形性に対する高い要求を実現することができる。

次に、図１の概略図に基づきこれまで説明してきた本発明の基本原理を、図２に示されている具体的な実施例に基づきさらに詳しく説明する。この場合、図２には、センサ素子１０がホール素子１１を有する磁界センサが描かれている。ホール素子１１には、それ自体周知のホール電流源１２のホール電流が給電される。ホール素子１１の出力信号は出力増幅器１３によってセンサ信号ＳＳに変換され、これはセンサ素子１０の出力側から供給される。

ホール素子１１は、そのチャネルによって互いに９０°シフトされた２つのホール信号が生成されるよう配置され駆動される。このようにしてホール素子１１により、冒頭で説明した電流スピニング（current spinning）技術を利用できるようになる。この目的で、クロック制御される２つの切換スイッチ１４，１５がホール素子１１の入力側もしくは出力側にそれぞれ設けられている。クロック制御される切換スイッチ１５の出力側から供給されるホール素子のホール信号はホール電圧であって、このホール電圧はこの実施例では相互コンダクタンス増幅器として構成されている出力増幅器１３によって電流信号に変換される。電流信号の各々によってセンサ信号ＳＳが形成される。

加算ノードポイントもしくは減算ノードポイントのところで１つのアレイにおける別のセンサ素子（ホール素子）をまとめて、パラレルに補償することができる。

周知のように基本的に、電流スピニング技術とクロック制御型切換スイッチ１４，１５を用いて、ホール素子のオフセットをかなり排除することができる。ただしこのような補償はさらに高い要求のためには十分ではなく、センサ信号を後続処理する必要があり、センサにおける後続の回路素子自体がたとえばオフセットを発生させることからも、殊に不十分である。したがって本発明はさらに先へ進み、センサをいちだんと向上させて線形のセンサ特性が得られるよう、評価装置における後続のコンポーネントもいっしょに考慮する。

以下ではわかりやすくするため、上述の両方のホール信号のうち一方の信号に対する妨害信号補償についてのみ説明する。チャネルの第２のホール信号についても信号処理が実施されることは自明である。また、本発明をマルチチャネルセンサにも同様に適用可能である。

この場合、センサ信号ＳＳには妨害が付随しており、これはたとえばオフセットによって生じている。これが生じる理由として挙げられるのはたとえば、電流源１２から供給される給電電流が使用領域に応じて種々の大きさを有していること、さらに温度にも左右される可能性があることである。

この実施例によれば、クロック制御される切換スイッチ１５はいわば２つの機能を果たすものとして、一方では電流スピニング技術のための素子として用いられ、他方ではチョッパとして用いられる。この場合、切換スイッチはチョッパとして、ホール素子１１の出力側に発生し妨害信号の付随するホール信号の反転および非反転を所定の周波数で交互に行う。この周波数は、ハイパスフィルタまたはバンドパスフィルタによって有効信号から妨害信号を分離できるような高さに選定される。したがって出力増幅器１３の入力側には、ホール素子の出力信号が反転状態でも非反転状態でも加わる。

センサ素子における出力増幅器１３の出力側は評価装置２０と接続されている。評価装置２０の入力側には減算器２１が設けられており、これは一方の入力側で出力増幅器１３の出力信号を受け取る。減算器２１の他方の入力側にはフィードバック信号が加わり、この信号は妨害信号に相応するものであって、センサ信号から減算される。減算器２１の出力側には負荷回路２２が接続されている。負荷回路の果たす役割は、評価装置の動作点を設定すること、出力増幅器１３の電流出力信号もしくは減算器２１の電流出力信号を電圧に変換することである。

負荷回路２２の後段にはアナログ／ディジタル変換器（ＡＤＣ）２３が接続されている。基本的に、アナログ／ディジタル変換器の種々の実施形態が可能である。この実施例の場合、ＡＤＣ２３はシグマ・デルタ変調器として設けられている。シグマ・デルタ変調器は到来する入力信号をディジタル出力信号に変換し、高い周波数のビット流を生成する。ディジタル化されたＡＤＣの出力信号はディジタル処理される。

図２に示されているようにアナログ／ディジタル変換器２３のさらに別のクロック制御型コンポーネント２４が接続されており、これによって復調が行われる。復調器２４をたとえばＥＸＯＲ回路とすることができる。クロック制御型復調器２４の出力側にはやはりディジタル形式で有効信号ないしは測定信号が、妨害信号の分だけそれぞれ低減されたり高められたりして現れる。その後、ハイパスフィルタまたはバンドパスフィルタによって、高い周波数の方向に向かってシフトされた低周波の妨害信号もしくは直流信号がフィルタリングにより取り出され、あるいはその逆にローパスフィルタによって有効信号がフィルタリングにより取り出される。

センサにおいて基本的に、センサの出力信号から反転信号と非反転信号を生成するクロック制御型切換スイッチ１５をセンサ素子内に配置する必要はない。そうではなくこのような切換スイッチ１５すなわちチョッパをセンサ素子の後段に接続することも可能であり、たとえば図１に示されているように評価装置内に設けたり、たとえばアナログ／ディジタル変換器の前段に接続したりしてもよい。この場合、評価装置の妨害信号成分だけをフィルタリングすることができる。

図２の実施例によれば、復調器２４の後段にバンドパスフィルタまたはハイパスフィルタ２５が接続されており、高い周波数領域の方にシフトされた妨害信号がこのフィルタによってフィルタリングされて取り出される。ハイパスフィルタの出力信号は同期して整流され、これは積分機能を備えたアップ・ダウンカウンタ２６の制御に使われる。その際、カウンタ２６は他方の入力側に到来するクロックを計数する。基本的に、カウンタの入力信号としてハイパスフィルタ出力信号の最上位ビットすなわち極性符号ビットを使えば十分である。このビットによりカウンタ２６に対し、カウントアップすべきかカウントダウンすべきかが指示される。

カウンタ２６の計数値はさらにディジタル／アナログ変換器２７へ供給され、これ自体は周知のようにアナログ出力値を送出する。この実施例ではこのアナログ出力値は、減算器２１の反転入力側へ供給される電流信号である。したがってディジタル／アナログ変換器２７のこの出力信号は（回路技術的に実現される精度の範囲内で）アナログ妨害信号に相応し、これは上述のフィードバックループ中で妨害信号の付随するセンサ素子１０の出力信号から減算される。評価回路をハイパスフィルタ、カウンタならびにディジタル／アナログ変換器とともに構成することにより、閉ループ制御回路が安定化される。

本発明の１つの実施形態によれば、復調器２４の後段にディジタルフィルタ２８が接続されており、これにはデシメーションフィルタが含まれている。ディジタルフィルタによって復調器２４の高周波ビット流をフィルタリングすることができ、たとえばこのビット流をいっそう良好に利用可能なディジタル信号に変換するデシメーションが可能となる。

さらに別の実施形態によれば、デシメーションフィルタ２８の後段にサンプリング装置２９が接続されるように構成することができ、このサンプリング装置２９はそのサンプリング値を所定の期間にわたり蓄えて、ハイパスフィルタ２５へ転送する。たとえばサンプリング装置２９は、ハイパスフィルタ２５へ２つおきにしかサンプリング値を転送できない。これによってデシメーションフィルタもしくはディジタルフィルタの過渡応答特性を考慮することができる。

サンプリング装置２９の出力信号は同時にセンサ装置の出力信号ＡＳであり、これを後段に接続された素子たとえば図示されていないディジタルディジタル信号プロセッサによってさらに処理することができる。

この装置におけるクロック制御型素子すなわちクロック制御型切換スイッチ１４，１５、復調器２４、サンプリング装置２９ならびにカウンタ２６が同一のクロック周波数ＣＬＫでクロック制御されると有利であり、これによって各素子を同期合わせすることができる。これに対し、カウンタの内部クロック周波数もしくは計数周波数をこれよりも高くすることができる。これにより、閉ループ制御回路をいっそう安定化させる役割が果たされる。

妨害信号たとえばオフセットを評価装置２０の入力側へフィードバックする閉ループ制御回路によって、妨害信号が最小となるよう制御することができる。これと同時に、センサ素子の出力増幅器の出力動作点を最適な線形領域で動作させることができるようになる。ひいてはこのようなダイナミックな妨害信号補償によって、妨害信号に対しセンサの動作点の安定した設定が得られるようになり、これによれば温度に依存する量もプロセスに依存する量もセンサ製造時に補償される。このようにしてセンサの線形性に対する高度な要求が、センサの手動による補償が不要となるよう置き換えられる。

妨害信号補償手段を備えたセンサの構造を示す図 ディジタル信号処理手段と妨害信号補償手段を備えたセンサの詳細図

Claims (13)

1. センサたとえばホールセンサにおいて、
   妨害信号（ＳＴＳ）を含むセンサ信号（ＳＳ）を送出するセンサ素子（１；１０）と、
   該センサ素子（１；１０）と接続されている評価回路（６；２０）が設けられており、
   該評価回路（６；２０）は減算器（２；２１）を有しており、該減算器（２；２１）は前記センサ信号（ＳＳ）から妨害信号（ＳＴＳ）を減算し、
   フィルタ装置（３）が設けられており、該フィルタ装置（３）は前記妨害信号（ＳＴＳ）を前記センサ信号（ＳＳ）からフィルタリングにより取り出すことを特徴とするセンサ。
2. 請求項１記載のセンサにおいて、
   前記センサはチョッパ装置（１５，２４）を有しており、該チョッパ装置（１５；２４）は入力側に加わる信号を交互に反転および非反転させ、該チョッパ装置（１５，２４）の出力側は復調器（２４）と接続されていることを特徴とするセンサ。
3. 請求項２記載のセンサにおいて、
   前記フィルタ装置（３）はバンドパスフィルタまたはハイパスフィルタを有しており、該フィルタ装置（３）はカウンタまたは積分器（２６）を制御し、該カウンタまたは積分器（２６）の計数値または合計値は妨害信号の値に対応し、該カウンタまたは積分器（２６）の後段にディジタル／アナログ変換器（２７）が接続されており、該ディジタル／アナログ変換器（２７）は前記計数値または合計値をアナログ信号に変換することを特徴とするセンサ。
4. 請求項１から３のいずれか１項記載のセンサにおいて、
   前記評価装置（６；２０）はアナログ／ディジタル変換器（２３）を有しており、該アナログ／ディジタル変換器（２３）は前記減算器（２；２１）の出力信号をディジタル化することを特徴とするセンサ。
5. 請求項４記載のセンサにおいて、
   前記アナログ／ディジタル変換器（２３）はシグマ・デルタ変調器であることを特徴とするセンサ。
6. 請求項４または５記載のセンサにおいて、
   前記チョッパ装置（１５）は前記アナログ／ディジタル変換器（２３）の前段に接続されていることを特徴とするセンサ。
7. 請求項３から６のいずれか１項記載のセンサにおいて、
   前記フィルタ装置（３）のディジタル／アナログ変換器（２７）の出力側は前記減算器（２１）と接続されていることを特徴とするセンサ。
8. 請求項１から７のいずれか１項記載のセンサにおいて、
   前記減算器（２１）の出力側は負荷回路（２２）と接続されていることを特徴とするセンサ。
9. センサたとえばホールセンサの妨害信号を伴う信号から妨害信号をフィルタリングする方法において、
   妨害信号を伴う前記信号がチョッパ装置において交互にチョッピングされ、
   該チョッパ装置の出力信号からハイパスフィルタまたはバンドパスフィルタによって妨害信号がフィルタリングにより取り出されることを特徴とする方法。
10. センサの妨害信号を伴う信号に含まれている妨害信号を補償する方法において、
    妨害信号を伴う前記信号がチョッパ装置により交互にチョッピングされ、
    その後、ハイパスフィルタまたはバンドパスフィルタによって該チョッパ装置の出力信号がフィルタリングされて、妨害信号がフィルタリングにより取り出され、
    該妨害信号がセンサ信号から減算されることを特徴とする方法。
11. 請求項１０記載の方法において、
    センサ素子の出力信号がディジタル信号に変換され、前記ハイパスフィルタまたはバンドパスフィルタの出力信号がアナログ信号に変換されて戻されることを特徴とする方法。
12. 請求項１０または１１記載の方法において、
    前記ハイパスフィルタの出力信号がカウンタまたは積分器（２６）により累算され、該カウンタまたは積分器（２６）の計数値または合計値がディジタル／アナログ変換器（２７）によりアナログ信号に変換されることを特徴とする方法。
13. 請求項１０から１２のいずれか１項記載の方法において、
    前記アナログ／ディジタル変換器（２３）の出力信号がデシメーションされてサンプリングされることを特徴とする方法。

Images