JP2007502402A - ゴールデンサンプルによるテスタ及びテストボードの較正 - Google Patents
ゴールデンサンプルによるテスタ及びテストボードの較正 Download PDFInfo
- Publication number
- JP2007502402A JP2007502402A JP2006523111A JP2006523111A JP2007502402A JP 2007502402 A JP2007502402 A JP 2007502402A JP 2006523111 A JP2006523111 A JP 2006523111A JP 2006523111 A JP2006523111 A JP 2006523111A JP 2007502402 A JP2007502402 A JP 2007502402A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- loss
- power
- correction factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
自動試験機器(ATE)における試験の実施において、RF(無線周波数)電力を正確に生成する及び測定することは、難題である。例示的な一実施例においては、増幅器(140)の入力及び出力特性を測定するのに使用される試験装置(100)において、試験プログラムパラメータを決定する方法が提供される。前記方法(200)は、前記試験装置の電源から増幅器(220)の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップとを有する。前記増幅器(220)の出力から前記試験装置の電力計までの出力損失が計算され、出力損失補正係数が規定される。前記入力損失補正係数(230)を使用して、実際の入力電力レベルが決定され、前記出力損失補正係数(230)を使用して、実際の出力レベルが決定される。
Description
本発明は、電子機器の製造に関する。より詳細には、本発明は、電子デバイスを検査するのに使用される試験装置の較正に関する。
電子機器産業は、より小さい面積で高機能デバイスを実現するために半導体技術の進歩に頼り続けている。多くの用途の場合、高機能デバイスを実現するには、多数の電子デバイスを単一のシリコンウェハに集積することが必要である。前記シリコンウェハの所与の面積当たりの電子デバイスの数が増加するほど、製造工程は難しくなる。
多数の分野における様々な用途を有する多種類の半導体デバイスが、製造されている。このようなシリコンベースの半導体デバイスは、しばしば、例えば、pチャネル型MOS(PMOS)、nチャネル型MOS(NMOS)及び相補型MOS(CMOS)トランジスタのような金属酸化物半導体(MOS)トランジスタと、バイポーラトランジスタと、BiCMOSトランジスタとを含んでいる。
このような半導体デバイスの各々は、一般に、半導体基板を含んでおり、該半導体基板上に複数の能動デバイスが形成されている。所与の能動デバイスの詳細な構造は、デバイスの種類の間で異なり得る。例えば、MOSトランジスタにおいて、能動デバイスは、一般に、ソース及びドレイン領域と、該ソース領域と該ドレイン領域との間の電流を調整するゲート電極とを含んでいる。
典型的な集積回路(IC)デバイスにおいて、トランジスタと他の構成要素とは、所望の機能を達成するように一緒に設けられている。前記所望の機能は、マイクロプロセッサ、マイクロコントローラ、デジタル信号処理(DSP)、アナログ増幅器及び無線周波数(RF)デバイス等を含むが、これらに限定されるものではない。
前記デバイスが、これらの選択された用途において使用されることができる前に、機能性を検査することが必要である。自動試験機器(ATE)は、デバイスが所定の仕様(例えば、タイミング仕様)を満たしているかどうかを判定するように、該電子デバイスの性能を効率的に評価するのにしばしば使用されている。各デバイスに関して、前記ATEは、前記デバイスが動作中にどれだけ速く機能しているかを表わす入力ピンと出力との間の遅延の測定値を得るように該デバイスを試験することができる。
例示的な工程において、ウェハ製作の一連の製造ステップを経た後、前記ICデバイスは、ウェハプローブで試験されることができる。前記ウェハプローブ(又は他の適切なコンタクト)は、ハードウェアインターフェースを介してダイを自動試験機器(ATE)に接続する。不合格のダイは、インクドットによってマークされる。この後、ウェハは鋸で切り離され、良好なダイは、パッケージングのために解析(parsed out)される。これらのパッケージされたダイは、次いで、ATEによって試験される。要件を満たしているパッケージされたダイが収集され、これらの最終的な用途に送り出される。
ICデバイスの試験において、前記ATEは較正手順を経ることができる。通常の手順では、前記ATEの装置は周期的に(例えば週ごとに)較正される。ユーザは、この目的のために特に適応化されている(しばしば前記ATEの製造者から供給される)較正ボードを測定する機器を、設定及び調整する。この較正手順は、通常、前記ATEによって提供される。前記較正は、標準の長さの遅延線を介したテスタハードウェア内の遅延の時間計測(timing)、精密なインピーダンス負荷を介した電圧及び電流の測定、電圧及び電流源の測定、並びにリレーの機能試験等を含み得るが、これらに限定されるものではない。較正は、ユーザに、測定におけるドリフトと該試験装置が必要とし得る他のメンテナンスとを知らせるために定期的に行われる。
Ahmedらの米国特許第5,256,964号は、試験システムの精度を検査する装置及び方法に関する。より詳細には、好適実施例において、この発明は、試験システムの評価と、テスタの較正の工程の向上と、試験システム間のトラッキングとに関する。
Gregory,Jrらの米国特許第5,262,716号は、一般にはボードテスタに関し、より詳細には、改善されたテスタ較正技術に関する。
Beckerらの米国特許第5,929,628号は、一般には自動試験機器に関し、より詳細には、被試験電子デバイスによって生じる信号を正確に測定するための、振幅較正フィーチャを有する自動試験機器に関する。
Hitchcockらの米国特許第6,032,107号は、試験機器の較正に関する。この発明は、概ね、試験機器の少なくとも1つのチャネルにおいて較正するための電気識別子(electrical identification)を有する基準電子デバイスの使用に向けられている。
Naylerらの米国特許第6,480,013 B1号は、AC信号を無線周波数(RF)領域において受信又は供給するように設計されている入力及び出力を有する所謂RF集積回路の電気的試験に関する。この発明は、より詳細には、ウェハが個々の構成要素にスライスされる前の、シリコンウェハ上に存在するRF集積回路の電気的試験に関する。この参考文献及び上述で引用した文献は、全体的に参考により、本明細書に組み込まれている。
本発明の実施例によれば、増幅器の入力及び出力特性を測定するのに使用される試験装置と、試験プログラムパラメータを決定する方法とが提供される。前記方法は、前記試験装置の電源から前記増幅器の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップとを有する。前記増幅器の出力から前記試験装置の電力計までの出力損失が計算され、出力損失補正係数が規定される。前記入力損失補正係数を使用して、ユーザは、実際の入力レベルを決定し、前記試験装置に設定することができる。前記出力補正係数を使用して、ユーザは、測定されるべき実際の出力電力レベルを決定することができる。この実施例のフィーチャは、RF試験が、前記入力損失補正係数及び前記出力損失補正係数の関数として較正されることができることである。前記RF試験は、出力電力、利得、効率、検出器エラー、線形性及び雑音指数のうちの少なくとも1つを含んでいる。
本発明の他の実施例によれば、較正係数をATEプログラムに挿入する方法が提供される。前記方法は、少なくとも1つのゴールデンサンプルからパラメータを得るステップを有しており、該パラメータとは、ラボ利得(lab gain)、ラボ入力電力及びラボ出力電力である。前記ゴールデンサンプルからの前記パラメータが、ATE試験プログラムにプログラムされる。前記ATEに関する測定値が前記ゴールデンサンプルから得られ、ルックアップテーブル内に分類される。少なくとも1つの小さい入力信号の値に関しての小さい入力信号における補正されていない利得が、計算される。第1利得変化が、第1入力損失と第1出力損失との第1の和から決定される。第1初期出力損失が規定される。初期入力損失は、前記第1利得変化と第1初期出力損失との差から計算される。当該ATEの電力レベルは、入力電力ラボと初期入力損失との和に設定される。前記ATEにおける出力電力が測定される(該出力電力は入力電力に対応する)。補正された出力電力が計算される(前記補正された出力電力は、当該ATEにおける出力電力と前記初期出力損失との和である)。この実施例のフィーチャは、前記補正された出力電力とラボ出力電力との間の相関関係の程度の決定を更に含む。前記相関関係の程度は、入力電力及び出力電力に対する補正された値がATE試験プログラムに挿入されるか、又は他の初期出力損失が規定され、工程が繰り返されるかを決定する。
増幅器の入力及び出力特性の測定において使用される本発明の更に他の実施例によれば、機械読み取り可能な媒体が、複数のコンピュータ命令を含んでいる。前記コンピュータ命令は、前記試験装置の電源から前記増幅器の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップと、前記増幅器の出力から前記試験装置の電力計までの出力損失を計算するステップと、出力損失補正係数を規定するステップとを含む。前記入力損失補正係数を使用して、実際の入力出力レベルが決定され、前記出力損失補正係数を使用して、実際の出力電力レベルが決定される。前記入力損失補正係数と前記出力損失補正係数との関数として、RF試験が較正される。前記RF試験は、出力電力、入力電力、利得、効率、検出器エラー、線形性及び雑音指数のうちの少なくとも1つを含んでいる。前記コンピュータ命令は、ユーザに、RF試験の較正が完了したことを示す。
本発明の上述の概要は、本発明の、各々の開示された実施例(又は全ての見地)を表わしているわけではない。他の見地及び例示的な実施例が、添付図面及び以下の詳細な記載において与えられる。
本発明は、添付図面と関連付けられている本発明の様々な実施例の以下の詳細な説明を考慮において、より完全に理解されることができる。
本発明は、増幅器回路の当該試験のためのロードボード及び試験装置の較正に便利であることが分かっている。本発明は、アナログ回路を試験する特定用途を有しているが、提示される技術は、デバイスの他の仲間にも利用可能である。
RF電力の生成及び測定において、ユーザは、テスタの精度の獲得及び維持に直面する。ある組の試験装置に対して、所与のテスタに関して得られる結果は、許容可能なものであり得る。しかしながら、他のテスタに関する同じ組の装置の再試験は、異なる結果を生じる。試験ハードウェアボードとは、前記試験装置と実際のチップとの間のインターフェースである。
図1を参照されたい。CSテスタ装置110とロードボード120との例示的なセットアップ100は、損失がどこで生じ得るかを示している。ロードボード120は、被試験デバイス140(DUT)が試験される場合にボードからボードまで変化する入力損失125と出力損失135とを有する。高い電力は入力損失125を克服するので、電源105は、DUT140において測定される電力よりも高い電力を駆動しなければならない。同様に、DUT140の出力電力は出力損失135を介して減衰されるので、電力計115は、DUT140の出力電力の低い値を測定する。これらの損失が、考慮に入れられなければならない。
前記デバイスの試験の間、試験ハードウェアの損失が測定され、考慮に入れることができる場合でさえも、前記テスタの精度は、難題のままである。前記入力又は出力における軽微な反射でさえも、該入力又は出力における0.5dBの得られる測定値に差を生じさせる。前記反射は、当該テスタと、試験ソケットを含むハンドラ(handler)との間の長い相互接続ケーブルのために、互いに速く追従(follow)する。前記長い相互接続ケーブルは、しばしば、パッケージ取り扱い機器の機械的制約によって必要とされている。例えば、2.5GHz動作領域における周波数の50MHzの変化は、付加的に0.5dBだけ前記損失を変化させ得る。従って、多くのサンプルが測定され、補正係数の平均が求められる。この較正は、周波数領域全体に渡って実施される。
本発明の一実施例による特定の用途において、電力増幅器(フィリップスセミコンダクタ株式会社製 SA2411)が、試験される。SA2411のゴールデンサンプルが試験される。「ゴールデンサンプル」なる語は、模範的な態様において動作している際に予め試験されたデバイス(即ち、成功裏に試験された基準サンプル)を称している。絶対入力損失及び出力損失が決定される。これら2つのパラメータは、ソース電力とDUTにおいて測定された電力とを補償するように、ATE試験プログラム全体を通して使用される。精度は、観測された前記入力及び出力損失を較正する及び平均するように、十分な最低限の数のゴールデンサンプルを使用して確実にされることができる。ATE試験プログラム内の反復ループによって、前記入力及び出力損失係数が、微調整される。
図2を参照されたい。前記SA2411の最終試験プログラムは、フロー200に従っている。ゴールデンサンプル210は、試験ハードウェアインターフェースにプラグ接続される。当該試験プログラムのこの部分は、前記試験ハードウェアインターフェースに関連する損失220と、ATE自体の内部における未知の損失とを判定する。この較正の結果は、2つの補正係数である。一方は前記入力損失に関し、他方は前記出力損失に関する。これらの補正係数220は、最終試験プログラム230内に挿入される。前記補正係数は、予め前記入力電力を調整するのに使用される、又は測定の後、前記出力電力を調整するのに使用される。利得、効率及び検出器精度のような他の試験は、補正された前記入力電力及び前記出力電力に基づく。前記補正された係数が挿入され、ユーザはデバイスに対する試験を実施し240、この結果、飽和によって入力と出力損失との間を区別することができる。
前記SA2411の場合、出力電力(Pout)、利得、効率(Eff)及び検出器エラー(Det_err)のRF試験が実施される。これら4つの試験が較正される。これらのパラメータ間の関係の分析によると、Pin及びPoutに対する2つの前記補正係数は、前記4つの試験をカバーするのに十分である。測定されることができる他のパラメータは、雑音指数、IP3、IP5及びIPC等を含んでいるが、これらに限定されるものではない。更なる情報に関しては、Paul R. Gray及びRobert G. Meyerによる「集積回路の分析及び設計 第1版」という題名の文献の第9ないし11章を参照することができる。この文献は、全体的に参考により、本明細書に含まれている。
図3を参照されたい。CSテスタにおける、4つのRF試験の関係300が示されている。前記CSテスタは、電源電力(Psource)305を供給するように設定されている。当該SA2411の入力に到達するものは、電力レベルPin315である。この差分が、前記補正係数「入力損失」325である。実際の入力電力Pin315は、前記CSテスタによって設定されている電力レベルPsource305よりも小さい。
DUTから出てくる実際の出力電力「Pout」310は、該出力電力が、CSテスタの電力測定入力(Pmeasure)320に到達する前に、減衰される。前記CSテスタは、当該SA2411によって実際に供給されるものよりも低い電力レベルを測定している。この差分は、前記補正係数「出力損失」330である。
当該SA2411の利得は、前記実際の入力電力315「Pin」と実際の出力電力310「Pout」とに基づく関数である。利得340を所定の入力電力レベルで測定することは、CSテスタによって設定されている前記電力レベルPsourceが、入力損失325だけ増加されなければならず、測定される出力電力Pmeasure320が、前記出力損失に関して補正されなければならないことを意味する。利得340は、「Pout」と「Pin」との間の差分である。どちらの値も「Psource」及び「Pmeasure」ではない。
効率345は、RF出力電力と、該RF出力電力における直流電流と、該RF出力電力における直流供給電圧との関数350である。この式は、Eff=Pout[W]/(Idc*Vdc)*100%である。実際の出力電力「Pout」は、単位[dBm]から[W]に変換されなくてはならないことに留意されたい。直流電流及び直流電圧は、補正係数を必要としない。これらの値は、0Hzにおいて正確に測定される。前記式における唯一のRFパラメータは、「Pout」である。これは、実際の出力電力である。再び「Pout」は、前記出力損失によって測定された出力電力「Pmeasure」を補正することによって計算されることができる。
検出器エラー360は、RF出力電力と、直流検出器電圧と、結合係数n及びkとの関数である。前記結合係数n及びkは、デバイスの設計によって決定される。
発見された前記入力及び出力損失を較正する及び平均するために、当該デバイスの十分最低限の数のゴールデンサンプルが試験される。異常値からのデータは、破棄される。目的は、再現可能な結果を有することである。当該SA2411は例として使用されているが、本発明によって概略を示されている技術は、ユーザが既知の態様で前記出力を飽和させることができるいかなるデバイスにも利用されることができる。
図4を参照されたい。プロット400は、X軸上に、入力電力410対出力電力と、入力電力対利得420とを示している。理想的な場合の入力電力対出力電力405と入力電力対利得425とが、破線で示されている。前記利得は、−20dBmのあたりでは平坦である。前記入力電力が実際に−25dBm又は−15dBmであるかどうかは、ユーザは同じ利得値を読んでいるため、関係ない。
前記利得は、2つのの絶対出力Pout及びPinの組み合わせであるので、2つの補正が存在し得る。一方は前記入力電力の補正であり、他方は前記出力電力の補正である。従って、前記利得の測定は、入力及び出力損失の組み合わせのみを与える。前記利得の測定によって、入力損失又は出力損失の間を区別する仕方は存在しない。しかしながら、ユーザが、前記入力損失又は前記出力損失を知っている場合、彼又は彼女は、上述の測定によって他方を計算することができる。
前記出力損失は、測定されることができる。上述の図において、理想的な場合、前記出力電力は、22.5dBmにおいて強く飽和していることは明らかである。前記入力電力が+10dBm又は+14dBmであるかどうかは、前記出力電力が常に+22.5dBmであるので、関係ない。この飽和した出力電力を測定し、次いで、該出力電力を前記既知の値と比較すると、前記出力損失が得られる。前記入力損失は、(−20dBmにおける)先行の測定と、この測定とを使用して計算されることができる。
不運にも、前記飽和は、当該例のSA2411の場合、強い飽和ではない。入力電力が1dB増加するごとに、前記出力電力は、約0.3dBだけ増加する。従って、前記入力電力が1dBだけ離れている(off)場合、前記出力電力は0.3dBだけ離れ、従って前記出力補正は0.3dBだけ誤っており、前記入力補正は0.3dBだけ誤っている。前記初期入力補正と、新しく発見された入力補正とを知ることにより、新しい入力電力が規定されることができる。前記出力損失の測定を繰り返すことで、より正確な補正が得られる。前記補正が、前記入力電力に対して依然として(例えば、0.3dB)離れている場合、前記出力損失測定を繰り返し続ける。
図5を参照されたい。本発明による例示的な実施例において、ゴールデンサンプルが、−20dBmの入力に設定されたベンチ(bench)において測定され505、15.3dBの利得を有している。+12.5dBmの実際の入力電力において、前記実際の入力電力は+22.7dBmである。これらの得られたデータは、後に較正されるATE試験プログラムにプログラムされる510。パラメータ、即ちラボ利得、ラボ入力電力及びラボ出力電力は、505で得られたものであり、デバイスの測定における非常に高い精度を達成するための精密な試験セットアップから得られる。試験ボード、ケーブル及びATE電子機器からの損失及び他の効果は、前記測定から取り除かれ、この結果、ユーザは、被試験デバイス(DUT)のパラメータ自体のみを観測する。
様々なテスタ入力電力レベルにおいて、デバイスの出力が、前記テスタに関して測定される515。Pin及びPoutは、ルックアップテーブル内に位置される。表1を参照されたい。
ステップ1:小さい入力信号(−20dBm)において補正されていない利得(Gain_uncorrected)を計算する520。これを、ラボにおいて測定された利得(Gain_lab)から減算する。この数(Data_gain)が、入力及び出力損失の和を表わしている525。
ステップ2:第1初期出力損失を+10dBに規定する530(これは略正しいが、この数は、より正確な較正を得るために後に変更される)。初期入力損失を計算する540。CSテスタの電力レベルを、12.5dBm+入力損失に設定する545。出力電力を測定する550。補正された出力電力を決定し555、出力電力が、ラボから期待されていた値に近いかどうかを照合する560。
補正された出力電力555は、22.7dBの期待されていた値から略1dBだけ離れている。前記出力損失は、推定中である。前記初期出力損失は、前記の差分だけ増加されなければならない。ステップ2を繰り返し、これをステップ3とする。
前記補正された出力電力は、ここで、前記22.7dBmの期待されていた値から0.2dBだけ離れている。前記テスタは、より正確な入力電力を見出すために、このステップを繰り返すことができる。前記出力損失、従って前記入力損失は、所定の値に収束する。これは、当該プログラムにおいて、更に先で使用される値565である。
前記精度を向上させるために、前記較正の手順は、複数のゴールデンサンプルに関して繰り返されても良い。平均の出力損失及び入力損失が計算されることができる。サンプルからサンプルへの変化が、平均される。例えば、互いに短期間において試験される10個のサンプルに対するテスタの反復率は、十分なものであるように示されている。
他の実施例において、本発明によれば、前記補正係数を設定するための所与の電力レベルにおける小さい信号利得の1つの値を使用するというよりも、ユーザは、3つ以上の電力レベルにおいて小さい信号利得を測定することができる。例えば、−25dB、−20dB及び−15dBの小さい信号入力電力レベルは、前記サンプルのデバイスに利用されることができる。前記利得は、全ての場合において同じものに関するものでなくてはならない。様々な信号レベルにおける前記出力の測定と電源の電力レベルとの不正確さは低減される。従って、より正確な較正が得られる。前記ユーザは、スループット要件及び機器等のような生産コストの点から必要とされる精度を向上させる値を決定しなければならない。
本明細書に概要を示された手順は、ATE又は他の等価なもののような、コンピュータシステムに記憶されることができる。例えば、ワークステーションを介するユーザインターフェースは、ユーザが、当該ATEと通信することを可能にする。前記ATEは、しばしば、デバイス試験の必要性のために再書き込みされることができる特定のプログラミング言語を有する。前記のようなコンピュータシステムは、磁気ディスク、光ディスク及びメモリのような記憶媒体を含む。例示的な実施例において、当該較正の手順は、クライアントがアクセス可能なリモートホストサーバー上に常駐されることもできる。これらのサーバ/クライアントシステムは、組織のイントラネットの一部であっても良く、インターネット上で利用可能なものであっても良い。
他の実施例において、前記ベンチのセットアップ自体は、ネットワークを介して、前記較正の手順が利用される当該ATEにリンクされても良い。これらのリンクは、ワイヤー、光ファイバ又はワイヤレス等を含み得る。
本発明は、幾つかの特定の例示的な実施例を参照して記載されているが、当業者であれば、多くの変形が、添付請求項に記載されている本発明の精神及び範囲から逸脱することなく作ることができると認識するであろう。
Claims (8)
- 増幅器の入力及び出力特性を測定するのに使用される試験装置において、試験プログラムパラメータを決定する方法であって、前記試験装置の電源から前記増幅器の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップと、前記増幅器の出力から前記試験装置の前記電力計までの出力損失を計算するステップと、出力損失補正係数を規定するステップと、前記入力損失補正係数を使用して実際の入力電力レベルを決定するステップと、前記出力損失補正係数を使用して実際の出力レベルを決定するステップとを有する方法。
- 前記入力損失補正係数と前記出力損失補正係数との関数として、入力電力、出力電力、利得、効率、検出器エラー、線形性及び雑音指数のうちの少なくとも1つを含むRF試験を較正するステップを更に有する、請求項1に記載の方法。
- ATEプログラムに較正係数を挿入する方法であって、a)ラボ利得とラボ入力電力とラボ出力電力とを含むパラメータを少なくとも1つのゴールデンサンプルから得るステップと、b)前記ゴールデンサンプルからのパラメータをATE試験プログラムにプログラムするステップと、c)前記ゴールデンサンプルに関してATEにおける測定値を得て、該測定値をルックアップテーブルに分類するステップと、d)少なくとも1つの小さい入力信号値に関して小さい入力信号における補正されていない利得を計算するステップと、e)第1入力損失と第1出力損失との第1総和を決定し、該第1総和から第1利得変化を決定するステップと、f)第1初期出力損失を規定するステップと、g)前記第1利得変化と前記第1初期出力損失との差分から初期入力損失を計算するステップと、h)前記ATEの電力レベルを入力電力ラボと初期入力損失との総和に設定するステップと、i)前記ATEにおける、入力電力に対応する出力電力を測定するステップと、j)前記ATEにおける出力電力と初期出力損失との総和である補正された出力電力を計算するステップとを有する方法。
- k)補正された値を入力電力及び出力電力に関して前記ATE試験プログラムに挿入するか又は他の初期出力損失を規定し、ステップg)ないしj)を再び実施するかを決定する、前記補正された出力電力とラボ出力電力との間の相関関係の程度を決定するステップを更に有する、請求項3に記載の方法。
- 増幅器の入力及び出力特性を測定するための試験プログラムのパラメータを較正するシステムであって、前記試験装置の電源から前記増幅器の入力までの入力損失を計算し、入力損失補正係数を規定する手段と、前記増幅器の出力から前記試験装置の電力計までの出力損失を計算し、出力損失補正係数を規定する手段と、前記入力損失補正係数を使用して実際の入力電力レベルを決定する手段と、前記出力損失補正係数を使用して実際の出力レベルを決定する手段とを有するシステム。
- 前記入力損失補正係数と前記出力損失補正係数とを使用して、出力電力、利得、効率、検出器エラー、線形性及び雑音指数の少なくとも1つを含んでいるRF試験を較正する手段を更に有する、請求項5に記載のシステム。
- 増幅器の入力及び出力特性の測定において使用される、複数のコンピュータ命令を含む機械読み取り可能な媒体であって、前記コンピュータ命令は、前記試験装置の電源から前記増幅器の入力までの入力損失を計算するステップと、入力損失補正係数を規定するステップと、前記増幅器の出力から前記試験装置の電力計までの出力損失を計算するステップと、出力損失補正係数を規定するステップと、前記入力損失補正係数を使用して、実際の入力電力レベルを決定するステップと、前記出力損失補正係数を使用して、実際の出力電力レベルを決定するステップと、出力電力、利得、効率、検出器エラー、線形性及び雑音指数のうちの少なくとも1つを含むRF試験を、前記入力損失補正係数と前記出力損失補正係数との関数として較正するステップと、前記RF試験の較正が完了したことをユーザに示すステップとを有する、機械読み取り可能な媒体。
- 増幅器の入力及び出力特性の測定において使用される、複数のコンピュータ命令を含む機械読み取り可能な媒体であって、前記コンピュータ命令は、較正係数をATEプログラムに挿入するステップを有しており、該ステップは、a)少なくとも1つのゴールデンサンプルから、ラボ利得、ラボ入力電力及びラボ出力電力を含むパラメータを得るステップと、b)前記ゴールデンサンプルからのパラメータをATE試験プログラムにプログラムするステップと、c)前記ゴールデンサンプルに関してATEにおける測定値を得て、該測定値をルックアップテーブルに分類するステップと、d)少なくとも1つの小さい入力信号値に関して小さい入力信号における補正されていない利得を計算するステップと、e)第1入力損失と第1出力損失との第1総和を決定し、該第1総和から第1利得変化を決定するステップと、f)第1初期出力損失を規定するステップと、g)前記第1利得変化と前記第1初期出力損失との差分から初期入力損失を計算するステップと、h)前記ATEの電力レベルを、入力電力ラボと初期入力損失との総和に設定するステップと、i)入力電力に対応している出力電力を前記ATEにおいて測定するステップと、j)補正された出力電力を計算するステップであって、該補正された出力電力は、前記ATEにおける出力電力と初期出力損失との総和であるステップと、k)入力電力及び出力電力に関して前記ATE試験プログラムに補正された値を挿入するか、又は他の初期出力損失を規定し、ステップg)ないしj)を再び実施するかを決定する、前記補正された出力電力とラボ出力電力との間の相関関係の程度を決定するステップとを有している、機械読み取り可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49515203P | 2003-08-14 | 2003-08-14 | |
PCT/IB2004/051461 WO2005017542A2 (en) | 2003-08-14 | 2004-08-14 | Calibration of tester and testboard by golden sample |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007502402A true JP2007502402A (ja) | 2007-02-08 |
Family
ID=34193285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523111A Withdrawn JP2007502402A (ja) | 2003-08-14 | 2004-08-14 | ゴールデンサンプルによるテスタ及びテストボードの較正 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7623979B2 (ja) |
EP (1) | EP1656563B1 (ja) |
JP (1) | JP2007502402A (ja) |
KR (1) | KR20060073933A (ja) |
CN (1) | CN100547423C (ja) |
AT (1) | ATE419541T1 (ja) |
DE (1) | DE602004018787D1 (ja) |
WO (1) | WO2005017542A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE419541T1 (de) * | 2003-08-14 | 2009-01-15 | Nxp Bv | Kalibration eines testers und testboards durch golden sample |
DE102004010783A1 (de) * | 2004-03-05 | 2005-09-29 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine |
US7643545B2 (en) * | 2005-03-31 | 2010-01-05 | Teradyne, Inc. | Calibrating automatic test equipment to account for magnitude and phase offsets |
US7888947B2 (en) * | 2007-11-21 | 2011-02-15 | Teradyne, Inc. | Calibrating automatic test equipment |
CN101750553B (zh) * | 2008-12-10 | 2013-01-09 | 中国科学院自动化研究所 | 一种rfid标签工作电平的基准测试系统及方法 |
CN101782608B (zh) * | 2009-11-11 | 2012-07-04 | 中国科学院自动化研究所 | Rfid标签响应频率基准测试系统及方法 |
US9494671B2 (en) * | 2013-11-08 | 2016-11-15 | Advantest Corporation | Method and apparatus for improving differential direct (DC) measurement accuracy |
CN103634044A (zh) * | 2013-11-28 | 2014-03-12 | 北京无线电计量测试研究所 | 一种用于太赫兹波的功率校准装置及其校准方法 |
KR20160114693A (ko) * | 2014-01-30 | 2016-10-05 | 주식회사 아도반테스토 | 피시험 디바이스를 테스트하기 위한 테스트 장치 및 방법 |
TWI519806B (zh) * | 2014-10-31 | 2016-02-01 | 致茂電子股份有限公司 | 校正板及其時序校正方法 |
CN106932009A (zh) * | 2017-04-28 | 2017-07-07 | 国网江苏省电力公司电力科学研究院 | 一种工件自动检测流水线 |
CN109974765B (zh) * | 2018-12-28 | 2021-09-24 | 北京航天测控技术有限公司 | 一种自动测试系统用智能助手 |
CN111220897B (zh) * | 2020-02-11 | 2022-01-21 | 南京派格测控科技有限公司 | 功率校准方法、装置、系统以及测试系统 |
CN111327372B (zh) * | 2020-03-11 | 2022-07-08 | 杭州涂鸦信息技术有限公司 | 一种射频测试方法及其系统和装置 |
KR102380338B1 (ko) * | 2020-10-29 | 2022-03-29 | 광운대학교 산학협력단 | 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치 |
CN112858978A (zh) * | 2021-01-08 | 2021-05-28 | 胜达克半导体科技(上海)有限公司 | 一种载具板自校准的高精度测试方法 |
US11598803B1 (en) * | 2021-06-21 | 2023-03-07 | Litepoint Corporation | System and method for compensating for power loss due to a radio frequency (RF) signal probe mismatch in conductive signal testing |
CN115372740B (zh) * | 2022-08-19 | 2023-07-14 | 上海物骐微电子有限公司 | Rf芯片线损测试方法、系统、可读储存介质及电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246535A (en) * | 1979-07-06 | 1981-01-20 | Rca Corporation | Design method for linear amplifier |
US5262716A (en) * | 1992-04-21 | 1993-11-16 | Hewlett-Packard Company | Tester calibration procedure which includes fixturing |
US5256964A (en) * | 1992-07-31 | 1993-10-26 | International Business Machines Corporation | Tester calibration verification device |
GB2287371B (en) * | 1994-03-11 | 1998-12-16 | Motorola Israel Ltd | Radio transmitter power amplifier calibration |
CA2172873C (en) * | 1996-03-28 | 2002-03-12 | Kim Byron Roberts | Method of determining optical amplifier failures |
US5929628A (en) * | 1996-12-05 | 1999-07-27 | Teradyne, Inc. | Apparatus and method for performing amplitude calibration in an electronic circuit tester |
US6223056B1 (en) * | 1997-12-31 | 2001-04-24 | Samsung Electronics Co., Ltd. | Systems and methods for dynamically controlling a variable power amplifier |
US6032107A (en) * | 1998-05-19 | 2000-02-29 | Micron Technology, Inc. | Calibrating test equipment |
FR2790097B1 (fr) * | 1999-02-18 | 2001-04-27 | St Microelectronics Sa | Procede d'etalonnage d'une sonde de circuit integre rf |
GB2349528B (en) * | 1999-04-23 | 2004-05-05 | Intek Global Technologies Ltd | On-line calibration of linear amplifiers |
WO2001080466A1 (fr) * | 2000-04-14 | 2001-10-25 | Fujitsu Limited | Emetteur de multiplexage en longueur d'onde et procédé de commande de sortie optique pour l'émetteur de multiplexage en longueur d'onde optique |
JP3646629B2 (ja) * | 2000-07-27 | 2005-05-11 | 日本電気株式会社 | 相互変調歪測定装置 |
ATE419541T1 (de) * | 2003-08-14 | 2009-01-15 | Nxp Bv | Kalibration eines testers und testboards durch golden sample |
-
2004
- 2004-08-14 AT AT04744789T patent/ATE419541T1/de not_active IP Right Cessation
- 2004-08-14 KR KR1020067002987A patent/KR20060073933A/ko not_active Application Discontinuation
- 2004-08-14 JP JP2006523111A patent/JP2007502402A/ja not_active Withdrawn
- 2004-08-14 DE DE602004018787T patent/DE602004018787D1/de active Active
- 2004-08-14 CN CNB2004800231123A patent/CN100547423C/zh not_active Expired - Fee Related
- 2004-08-14 US US10/567,172 patent/US7623979B2/en not_active Expired - Fee Related
- 2004-08-14 WO PCT/IB2004/051461 patent/WO2005017542A2/en active Application Filing
- 2004-08-14 EP EP04744789A patent/EP1656563B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP1656563B1 (en) | 2008-12-31 |
US20060224343A1 (en) | 2006-10-05 |
KR20060073933A (ko) | 2006-06-29 |
EP1656563A2 (en) | 2006-05-17 |
CN1836170A (zh) | 2006-09-20 |
US7623979B2 (en) | 2009-11-24 |
WO2005017542A3 (en) | 2005-06-30 |
DE602004018787D1 (de) | 2009-02-12 |
ATE419541T1 (de) | 2009-01-15 |
WO2005017542A2 (en) | 2005-02-24 |
CN100547423C (zh) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007502402A (ja) | ゴールデンサンプルによるテスタ及びテストボードの較正 | |
US6838885B2 (en) | Method of correcting measurement error and electronic component characteristic measurement apparatus | |
US6541993B2 (en) | Transistor device testing employing virtual device fixturing | |
US9140734B2 (en) | Measuring apparatus and measuring method | |
US7472322B1 (en) | On-chip interface trap characterization and monitoring | |
US20140118004A1 (en) | Measurement Structure for Radio Frequency Scattering Parameter Measurement Applying Two Calibrators and Calibration Method Thereof | |
CN113504454A (zh) | 一种分析仪的校准方法及芯片测试方法和系统 | |
EP1455197B1 (en) | Calibration method and apparatus | |
US8044668B2 (en) | Method and system for calibrating measurement tools for semiconductor device manufacturing | |
US6442499B1 (en) | Methods and apparatus for statistical process control of test | |
US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
CN113534033A (zh) | 测试机台的校准方法及校准系统 | |
Miller et al. | Improving the precision of on-wafer W-band scalar load-pull measurements | |
Farayola et al. | Site-to-Site Variation in Analog Multi-site Testing: A Survey on its Detection and Correction | |
CN111103467A (zh) | 用于识别被测装置的噪声系数的方法和测量系统 | |
US6829553B2 (en) | Method of and apparatus for measuring the correctness of and correcting an automatic test arrangement | |
RU2253125C1 (ru) | Способ определения потенциально нестабильных транзистров | |
Morris | The Unique Challenges of GaN Amplifier Production Test. | |
Singh et al. | Uncertainties in small-signal and large-signal measurements of RF amplifiers using a VNA | |
CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
Abot et al. | Reduce Mistrimming of Voltage Offset for Programmable Gain Amplifier (PGA) | |
Ji et al. | A study on the statistical comparison methods for engineering applications | |
Fang et al. | An improved automatic test system for VLSI parametric testing | |
Callegaro et al. | Calibration of impedances by the substitution method: numerical uncertainty evaluation | |
US7317323B2 (en) | Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070814 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080703 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090203 |