JP2007318183A - Multilayer semiconductor device - Google Patents
Multilayer semiconductor device Download PDFInfo
- Publication number
- JP2007318183A JP2007318183A JP2007228247A JP2007228247A JP2007318183A JP 2007318183 A JP2007318183 A JP 2007318183A JP 2007228247 A JP2007228247 A JP 2007228247A JP 2007228247 A JP2007228247 A JP 2007228247A JP 2007318183 A JP2007318183 A JP 2007318183A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- wiring
- stacked semiconductor
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は積層型半導体装置に関する。 The present invention relates to a stacked semiconductor device.
近年の電子機器の発達にともない、電子機器に使用される半導体装置には小型化、薄型化、多機能化、高機能化、高密度化が要求されている。このような要求に対処すべく、複数の回路基板を積層した積層型半導体装置が提案されている(例えば、特許文献1、2参照) 。半導体素子が載置された第1の配線基板を、半導体素子が載置された第2の配線基板の上に配置して積層してなる積層型半導体装置が提案されている。
With the recent development of electronic devices, semiconductor devices used in electronic devices are required to be smaller, thinner, multifunctional, highly functional, and dense. In order to cope with such a demand, a stacked semiconductor device in which a plurality of circuit boards are stacked has been proposed (for example, see
第1の配線基板と第2の配線基板とを積層してなる積層型半導体装置においては、複数の電極端子が第1の配線基板と第2の配線基板とを電気的に接続する。典型的には、電極端子ははんだボールからなる。はんだボールの大きさを半導体素子の厚さより大きくし、はんだボールが第1の配線基板と第2の配線基板との間の間隔を維持するスペーサの作用をするようにした提案がある(特許文献1参照)。 In a stacked semiconductor device in which a first wiring board and a second wiring board are stacked, a plurality of electrode terminals electrically connect the first wiring board and the second wiring board. Typically, the electrode terminal is made of a solder ball. There is a proposal in which the size of the solder ball is made larger than the thickness of the semiconductor element, and the solder ball acts as a spacer for maintaining a distance between the first wiring board and the second wiring board (Patent Literature). 1).
積層型半導体装置はさらにマザーボード等の外部配線基板に搭載される。積層型半導体装置の配線基板の材料が外部配線基板の材料と異なっていると、両者の熱膨張の差によって積層型半導体装置の第1の配線基板と第2の配線基板とを電気的に接続する電極端子が疲労する。そこで、これらの電気的に接続する電極端子とは別に、電気的に接続しない補助電極端子を設け、電気的に接続する電極端子の疲労を緩和する提案がある(特許文献2参照) 。 The stacked semiconductor device is further mounted on an external wiring substrate such as a mother board. When the material of the wiring substrate of the stacked semiconductor device is different from the material of the external wiring substrate, the first wiring substrate and the second wiring substrate of the stacked semiconductor device are electrically connected due to the difference in thermal expansion between them. The electrode terminals to be fatigued. Therefore, there is a proposal to provide an auxiliary electrode terminal that is not electrically connected separately from these electrically connected electrode terminals to alleviate fatigue of the electrically connected electrode terminals (see Patent Document 2).
配線基板とを積層した積層型半導体装置はその搬送(運搬)、試験等に於ける取扱い(ハンドリング)ならびに電子機器のプリント基板、マザーボード等への高密度実装のために、直方体とするのが好ましく、そこで、積層型半導体装置においては、第1の配線基板の外形と第2の配線基板の外形とを等しく形成し、両者が積層されてなる積層型半導体装置を上方から見たときに第1の配線基板の外形と第2の配線基板の外形とが全く重なって見えるような構造にする。 A stacked semiconductor device laminated with a wiring board is preferably a rectangular parallelepiped for its transportation (transportation), handling in testing (handling), and high-density mounting on printed circuit boards, motherboards, etc. of electronic equipment. Therefore, in the stacked semiconductor device, the first and second wiring boards are formed to have the same outer shape and the stacked semiconductor device in which both are stacked is viewed from above. The outer shape of the wiring board and the outer shape of the second wiring board are completely overlapped.
しかし、積層時に第1の配線基板と第2の配線基板との間に位置ずれが生じると、第1の配線基板の外形の一部が第2の配線基板の外形から突出し(あるいは逆に第2の配線基板の外形の一部が第1の配線基板の外形から突出し)、積層型半導体装置の外形寸法公差が大きくなる。積層する配線基板の数が増加すると、積層型半導体装置の外形寸法公差がさらに大きくなる可能性がある。 However, if a positional shift occurs between the first wiring board and the second wiring board during lamination, a part of the outer shape of the first wiring board protrudes from the outer shape of the second wiring board (or conversely, A part of the outer shape of the wiring board 2 protrudes from the outer shape of the first wiring board), and the outer dimensional tolerance of the stacked semiconductor device increases. As the number of wiring boards to be stacked increases, the outer dimensional tolerance of the stacked semiconductor device may further increase.
図5は従来の積層型半導体装置を上から見た略断面図である。上方の配線基板12aと中間の配線基板14aとは同じ外形形状及び外形サイズを有する。この場合、図5に示されるように、上方の配線基板12aと中間の配線基板14aとを積層する際に両者間に位置ずれがあると、中間の配線基板14aの一部が見える、すなわち、中間の配線基板14aの一部が上方の配線基板12aから突出する。このために、積層型半導体装置の側面に人の指や工具を当ててハンドリングする場合、指や工具が突出した配線基板の外形の一部に当たり、1枚の基板に応力が集中して、配線基板にクラックが生じやすい。
FIG. 5 is a schematic cross-sectional view of a conventional stacked semiconductor device viewed from above. The
このため、積層型半導体装置をハンドリングする場合に問題が生じる。 For this reason, a problem arises when handling the stacked semiconductor device.
例えば、積層型半導体装置を収容するトレー又は半導体装置を輸送する際に用いるトレーについて、半導体装置の外形寸法公差が大きくなると、それに合わせてトレーの寸法も大きくする必要がある。すると、トレー内での積層型半導体装置のガタツキが大きくなり、輸送時に積層型半導体装置に加わる振動が増大し、配線基板にクラックが生じやすくなる。 For example, regarding the tray that houses the stacked semiconductor device or the tray that is used when transporting the semiconductor device, if the tolerance of the outer dimensions of the semiconductor device increases, the size of the tray needs to be increased accordingly. As a result, the backlash of the stacked semiconductor device in the tray increases, vibrations applied to the stacked semiconductor device during transportation increase, and cracks are likely to occur in the wiring board.
積層型半導体装置を試験用のソケットに載せる場合には、積層型半導体装置の基準位置がソケットの基準位置に合っていないと、端子間の位置ずれが生じる。 When the stacked semiconductor device is placed on a test socket, if the reference position of the stacked semiconductor device does not match the reference position of the socket, a positional deviation between the terminals occurs.
積層型半導体装置の側面に人の指や工具を当ててハンドリングする場合、突出した配線基板に応力が集中するため、配線基板にクラックが生じやすい。 When handling with a finger or a tool applied to the side surface of the stacked semiconductor device, stress concentrates on the protruding wiring board, so that the wiring board is likely to crack.
配線基板が樹脂ガラス−エポキシ樹脂複合材料やガラス−BT(ビスマレイミド・トリアジン)樹脂複合材料等の有機基板で作られている場合、そして特に配線基板の厚さが薄い(例えば0.1mm〜0.3mm)場合は特に外力に対して弱いため、配線基板にクラックが生じやすい。 When the wiring board is made of an organic substrate such as a resin glass-epoxy resin composite material or a glass-BT (bismaleimide / triazine) resin composite material, the thickness of the wiring board is particularly small (for example, 0.1 mm to 0 mm). .3 mm) is particularly vulnerable to external forces, and thus the wiring board is likely to crack.
又、配線基板の位置ずれがあると、積層型半導体装置の外形を画像認識して取り扱う場合、画像認識のずれが大きくなり、自動化処理できない問題も発生する。 In addition, if there is a positional deviation of the wiring board, when the outer shape of the stacked semiconductor device is recognized and handled, the image recognition shift becomes large, and there is a problem that the automatic processing cannot be performed.
本発明は、このような積層型半導体装置において配線基板へのクラックの発生を防止することができる積層型半導体装置を提供するものである。 The present invention provides a stacked semiconductor device capable of preventing the occurrence of cracks in a wiring substrate in such a stacked semiconductor device.
本発明による積層型半導体装置は、少なくとも1つの半導体素子を有する第1の配線基板と、該第1の配線基板の上又は下に積層され且つ少なくとも1つの半導体素子を有する第2の配線基板と、前記第1の配線基板と前記第2の配線基板とを電気的に接続する複数の電極端子とを備え、前記第1の配線基板の外形が前記第2の配線基板の外形よりも大きく、前記第2の配線基板の外形が前記第1の配線基板の外形の範囲内に収まるように形成され、前記第1の配線基板の前記第2の配線基板よりも外側の領域には電極端子が配置されていないことを特徴とするものである。 A stacked semiconductor device according to the present invention includes a first wiring board having at least one semiconductor element, and a second wiring board stacked on or under the first wiring board and having at least one semiconductor element. A plurality of electrode terminals that electrically connect the first wiring board and the second wiring board, and an outer shape of the first wiring board is larger than an outer shape of the second wiring board, The outer shape of the second wiring board is formed so as to be within the range of the outer shape of the first wiring board, and an electrode terminal is provided in a region outside the second wiring board of the first wiring board. It is characterized by not being arranged.
この構成によれば、第1の配線基板の外形は基本的に第2の配線基板の外形とほぼ同じに形成されているが、第1の配線基板の外形が第2の配線基板の外形よりも両者間の位置ずれ量を吸収できる程度に少しだけ大きく形成されている。第1の配線基板の第2の配線基板よりも外側の領域は位置ずれを吸収する領域であるので、そこには電極端子が設けられない。従って、第1の配線基板と第2の配線基板とを積層したときに、両者間に位置ずれがあっても、積層型半導体装置を上から見たときに、小さい第2の配線基板は大きい第1の配線基板の外形の範囲内に収まる。従って、第1の配線基板の外形を基準にしてハンドリングを行うことができる。 According to this configuration, the outer shape of the first wiring board is basically formed substantially the same as the outer shape of the second wiring board, but the outer shape of the first wiring board is more than the outer shape of the second wiring board. Is formed to be slightly large enough to absorb the amount of misalignment between the two. Since the region outside the second wiring substrate of the first wiring substrate is a region that absorbs misalignment, no electrode terminal is provided there. Therefore, when the first wiring board and the second wiring board are stacked, even if there is a positional shift between them, the small second wiring board is large when the stacked semiconductor device is viewed from above. It falls within the range of the outer shape of the first wiring board. Therefore, handling can be performed based on the outer shape of the first wiring board.
好ましくは、前記第1の配線基板の少なくとも1つの半導体素子が設けられた表面が樹脂で封止されており、前記封止樹脂の外形が前記第1の配線基板の外形と等しい。こうすれば、大きい第1の配線基板が封止樹脂により強化されており、且つハンドリングに際して人の指や工具が第1の配線基板の側面及び封止樹脂の側面に接触し、第2の配線基板の側面には接触しないため、配線基板のクラックの発生をより低減できる。 Preferably, a surface of the first wiring board on which at least one semiconductor element is provided is sealed with a resin, and an outer shape of the sealing resin is equal to an outer shape of the first wiring board. In this way, the large first wiring board is reinforced with the sealing resin, and a human finger or tool comes into contact with the side surface of the first wiring board and the side surface of the sealing resin during handling, so that the second wiring Since it does not contact the side surface of the substrate, the generation of cracks in the wiring substrate can be further reduced.
さらに、本発明による積層型半導体装置は、少なくとも1つの半導体素子を有する第1の配線基板と、該第1の配線基板の上又は下に積層され且つ少なくとも1つの半導体素子を有する第2の配線基板と、前記第1の配線基板と前記第2の配線基板とを電気的に接続する複数の電極端子とを備え、前記第1及び第2の配線基板が有機基板からなり、前記第1の配線基板と前記第2の配線基板とを機械的に固定する支持部材が前記第1及び第2の配線基板の四隅を含む周辺領域に設けられることを特徴とする。 Furthermore, the stacked semiconductor device according to the present invention includes a first wiring board having at least one semiconductor element, and a second wiring stacked on or under the first wiring board and having at least one semiconductor element. A plurality of electrode terminals that electrically connect the first wiring board and the second wiring board, the first and second wiring boards being made of organic substrates, A support member for mechanically fixing the wiring board and the second wiring board is provided in a peripheral region including four corners of the first and second wiring boards.
この構成によれば、支持部材が配線基板の四隅を含む周辺領域に設けられ、配線基板の突出した部分がある場合にもクラックしにくいようになっている。従って、配線基板が外力に対して弱い有機基板からなるものであっても、配線基板のクラックの発生を防止することができる。 According to this configuration, the support member is provided in the peripheral region including the four corners of the wiring board, and is difficult to crack even when there is a protruding part of the wiring board. Therefore, even if the wiring substrate is made of an organic substrate that is weak against external force, the occurrence of cracks in the wiring substrate can be prevented.
以下本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は本発明の第一実施例の積層型半導体装置を示す断面図である。図1において、積層型半導体装置10は、上方(第1)の配線基板12と、中間(第2)の配線基板14と、下方(第3)の配線基板16とを積層して構成されている。これらの配線基板12、14、16は、コアが樹脂ガラス−エポキシ樹脂複合材料あるいはガラス−BT(ビスマレイミド・トリアジン)樹脂複合材料等の有機基板から形成され、その内部及び/又は表面に銅(Cu)などからなる電極/配線層が配設されている。
FIG. 1 is a sectional view showing a stacked semiconductor device according to a first embodiment of the present invention. In FIG. 1, the
上方の配線基板12には半導体素子(半導体チップ)18が搭載されている。半導体素子18はバンプ20を有し、バンプ20で上方の配線基板12にフリップチップボンディングされている。半導体素子18と配線基板12は接着剤22によって固着されている。
A semiconductor element (semiconductor chip) 18 is mounted on the
配線基板12の下面(半導体素子18が搭載されている側とは反対側の表面)には、はんだボールからなる電極端子24が配設されている。はんだボール24は前記配線層を介して半導体素子18に電気的に接続されている。
On the lower surface of the wiring board 12 (surface opposite to the side where the
同様に、中間の配線基板14には半導体素子26が搭載されている。当該半導体素子26はバンプ28を有し、バンプ28で中間の配線基板14にフリップチップボンディングされている。半導体素子26と中間の配線基板14は接着剤30によって固着されている。配線基板14の下面には、外部接続電極32が配設されている。外部接続電極32は前記配線層を介して半導体素子26に電気的に接続されている。
Similarly, a
配線基板12のはんだボール24は配線基板12と配線基板14とを電気的に接続している。はんだボール24の大きさは半導体素子26の厚さより大きく、配線基板12と配線基板14との間の間隔を維持するスペーサの作用もする。
The
同様に、配線基板16には半導体素子34が搭載されている。当該半導体素子34はバンプ36を有し、バンプ36によって配線基板16にフリップチップボンディングされている。半導体素子34と下方の配線基板16は接着剤(アンダーフィル)38によって固着されている。配線基板16の下面には外部接続電極40が取りつけられている。外部接続電極40は前記配線層を介して半導体素子34に電気的に接続されている。
Similarly, a
前記配線基板14の外部接続電極32は当該配線基板14と配線基板16とを電気的に接続するとともに、両配線基板間の間隔を維持している。
The
下方の配線基板16の外部接続電極40はマザーボード等の外部配線基板(図示せず)に電気的に接続される。
The
第1の実施例にあっては、中間の配線基板14と下方の配線基板16とは同じ外形形状及び外形サイズ(寸法)を有する。
In the first embodiment, the
一方、配線基板12は配線基板14及び配線基板16とは基本的に同じ外形形状を有するものの、配線基板12の外形サイズは配線基板14、16の外形サイズよりも若干大きなものとされる。従って、配線基板14、16の外形は、配線基板12の外形の範囲内に収まる。
On the other hand, although the
図4は第1実施例の積層型半導体装置10を上から見た平面図である。
FIG. 4 is a plan view of the stacked
同図において、配線基板12のサイズは11.1mm×15.1mmであり、配線基板14、16のサイズは11mm×15mmである。配線基板12と、配線基板14、16との寸法差0.1mmは、配線基板相互の位置ずれを吸収するものであって配線基板12のサイズを11.2mm×15.2mmとして、位置ずれの吸収量を拡大することもできる。このような構成により配線基板14、16は配線基板12の外形の範囲内に収容され、積層型半導体装置10を上から見た時、配線基板14、16は配線基板12から突出している部分がない。
In the figure, the size of the
本実施例によれば、配線基板12は配線基板14及び配線基板16とは基本的に同じ外形形状を有し、且つ配線基板12のサイズを配線基板14、16のサイズより大きくしている。こうすれば、配線基板12を基準として、積層型半導体装置10の形状を認識し、ハンドリングすることができるので、指や工具が予期せぬところに接触することを防止することができる。よって配線基板にクラックが生じることがない。
According to this embodiment, the
図2は本発明の第2実施例の積層型半導体装置を示す断面図である。本実施例における積層型半導体装置10は、第1実施例の積層型半導体装置10と基本的に同様に構成されるが、最下段の配線基板16の外形寸法が大きくされている点が異なる。即ち、配線基板12と中間の配線基板14とは同じ外形形状及び外形サイズを有し、下方の配線基板16は上方の配線基板12と中間の配線基板14とは基本的に同じ外形形状を有するものの、その外形サイズは上方の配線基板12と中間の配線基板14の外形サイズよりも若干大きなものとされる。従って配線基板12と配線基板14の外形が配線基板16の外形の範囲内に収まる。本実施例では、下段の配線基板16の外形サイズを大きくしているため、試験時において、試験ソケットの位置あわせが容易となるメリットもある。
FIG. 2 is a sectional view showing a stacked semiconductor device according to a second embodiment of the present invention. The
第1、第2実施例においては、積層型半導体装置は3つの配線基板12、14、16を積層してなるものであったが、本発明は3つの配線基板12、14、16を積層してなる積層型半導体装置に限定されるものではなく、2つの配線基板を積層したもの、あるいは4つ以上の配線基板を積層したものとすることができる。
In the first and second embodiments, the stacked semiconductor device is formed by stacking three
また、各配線基板12、14、16はそれぞれ1つの半導体素子18、26、34を実装するものに限定されず、少なくとも1つの配線基板は複数の半導体素子を実装するものとすることができる。また、各配線基板12、14、16はそれぞれ上面側に半導体素子18、26、34を有するものに限定されず、下面側に半導体素子を有するものとすることができる。
Moreover, each wiring
また、各半導体素子18、26、34は配線基板にフリップチップボンディングされるか、ワイヤボンディングされる。
Each
積層型半導体装置が3つ以上の配線基板を積層してなるものである場合に、最上方又は最下方の配線基板の外形サイズを最大にするのが好ましい。尚、各配線基板12、14、16は単層型配線基板又は多層型配線基板とすることができる。
When the stacked semiconductor device is formed by stacking three or more wiring substrates, it is preferable to maximize the outer size of the uppermost or lowermost wiring substrate. Each
よって、トレー寸法を最大外形サイズの配線基板に合わせることで、トレー内でのガタツキをなくすことができる。さらに、第2の実施例において試験ソケットに半導体装置を装着する際、外部端子を備えた下方の配線基板を大きくして、その外形サイズで積層型半導体装置の位置決めをすると、試験時のソケットと積層型半導体装置の位置ずれが低減できる。 Therefore, the backlash in the tray can be eliminated by adjusting the tray dimensions to the wiring board having the maximum external size. Further, when the semiconductor device is mounted on the test socket in the second embodiment, the lower wiring board having the external terminals is enlarged and the stacked semiconductor device is positioned with the outer size. The misalignment of the stacked semiconductor device can be reduced.
図3は本発明の第3実施例の積層型半導体装置を示す断面図である。本実施例の積層型半導体装置10は、第1実施例の積層型半導体装置10と基本的に同様な構成を有し、大きい上方の配線基板12の表面は樹脂42により封止されており、封止樹脂42の外形は上方の配線基板12の外形と等しくされている。本実施例においては、上方の配線基板12には、3つの半導体素子18a、18b、18cが積層実装された構造となっており、半導体素子18aは上方の配線基板12にフリップチップボンディングされている。半導体素子18bは半導体素子18aに積層されて、半導体素子18bの接続端子は上方の配線基板12にワイヤボンディングされ、半導体素子18cは半導体素子18bに積層されて、半導体素子18cの接続端子は上方の配線基板12にワイヤボンディングされている。また、下方の配線基板16は2つの半導体素子34a、34bを実装する。
FIG. 3 is a sectional view showing a stacked semiconductor device according to a third embodiment of the present invention. The
本実施例においては、上方の配線基板12の外形サイズが最大であり、他の配線基板14、16の外形はその最大外形内に収まるように積層されている。上方の配線基板12の半導体素子18a、18b、18cが搭載された面はトランスファーモールドにより樹脂42で封止されている。封止樹脂42の外形は、配線基板12の外形と等しくされている。従って、上方の配線基板12の側面と封止樹脂42の側面は面一である。かかる接着剤の配設は、前記第1実施例、第2実施例、並びに後述する第4乃至第6実施例においても適用することができる。半導体素子26、34、34a、34bとその上にある配線基板14、16との間に接着剤を挿入することもできる。
In this embodiment, the outer size of the
本実施例の積層型半導体装置10においては、第1の実施例の積層型半導体装置と同様、完成体である積層型半導体装置10の外形公差を最大外形サイズを有する上方の配線基板12の外形寸法で管理することができる。さらに、積層型半導体装置10を収容し、輸送する際、積層型半導体装置10がトレー内で振動しても上方の配線基板12及び封止樹脂42の側面がトレー内壁に接触し、他の配線基板の側面は接触しないため、クラックの発生を防止することができる。
In the
第1、第2、第3の実施例においては、複数の配線基板を互いに積層する際に配線基板間に位置ずれが生じても、他の配線基板が最大の配線基板の外形サイズの範囲内に収まるように積層されているので、完成体である積層型半導体装置の外形公差を最大外形サイズの配線基板の外形寸法で管理できる。 In the first, second, and third embodiments, even when positional misalignment occurs between the wiring boards when a plurality of wiring boards are stacked on each other, the other wiring boards are within the range of the maximum size of the wiring board. Therefore, it is possible to manage the outer tolerance of the finished stacked semiconductor device by the outer dimensions of the wiring board having the maximum outer size.
図6は本発明の第4実施例の積層型半導体装置を示す断面図、図7は図6の積層型半導体装置の上方の配線基板のはんだボール及び支持部材を通る断面である。 FIG. 6 is a cross-sectional view showing a stacked semiconductor device according to a fourth embodiment of the present invention, and FIG. 7 is a cross-section passing through solder balls and a support member of a wiring board above the stacked semiconductor device of FIG.
図6において、積層型半導体装置10は、それぞれ半導体素子が搭載された2枚の配線基板、即ち配線基板12と、配線基板14とを積層して構成される。これらの配線基板12、14は、コアが樹脂ガラス−エポキシ樹脂複合材料あるいは、ガラス−BT(ビスマレイミド・トリアジン)樹脂複合材料等で作られている有機基板からなる。
In FIG. 6, the
上方の配線基板12には半導体素子(半導体チップ)18a、18b、18cが搭載されている。これらの半導体素子18a、18b、18cは、配線基板12にフリップチップボンディングされ、あるいはワイヤボンディングされる。上方の配線基板12の上面は樹脂42で封止される。
Semiconductor elements (semiconductor chips) 18a, 18b, and 18c are mounted on the
上方の配線基板12の下面にははんだボール(電極端子)24が取りつけられている。上方の配線基板12は回路パターンを有し、はんだボール24は回路パターンを介して半導体素子18a、18b、18cに電気的に接続されている。
Solder balls (electrode terminals) 24 are attached to the lower surface of the
下方の配線基板14は半導体素子26を実装し、半導体素子26は下方の配線基板14にフリップチップボンディングされている。下方の配線基板14の下面には外部接続電極32が取りつけられている。中間の配線基板14は回路パターンを有し、外部接続電極32は回路パターンを介して半導体素子26に電気的に接続されている。上方の配線基板12のはんだボール24は、上方の配線基板12と下方の配線基板14とを電気的に接続している。
The
本実施例によれば、上方の配線基板12と下方の配線基板14とを機械的に固定する補強部44が上方及び下方の配線基板12、14の四隅を含む周辺領域に配設される。
According to this embodiment, the reinforcing
補強部44は、はんだボール24の最外側の列上またはそれより外側で上方及び下方の配線基板12、14の四隅を含む周辺領域に配設される。図7においては、補強部44ははんだボール24の外側で上方及び下方の配線基板12、14の四隅に設けられる。
The reinforcing
補強部44は例えば次の幾つかのグループの中の1つの材料から形成することができる。
The
(a)液状のエポキシ、ポリイミド、アクリル等の絶縁性樹脂をディスペンス法やスタンピング法で形成した後に加熱硬化させて固着させたもの。 (A) An insulating resin such as liquid epoxy, polyimide, acrylic, etc., formed by a dispensing method or a stamping method and then heat-cured and fixed.
(b)Bステージで半硬化状態とされた樹脂フィルム。 (B) A resin film that has been semi-cured in the B stage.
(c)両面に粘着剤が形成されたPET等のフィルムを貼りつけた後に加熱硬化させて固着させたもの。 (C) A film made of PET or the like having a pressure-sensitive adhesive formed on both sides and then heat-cured and fixed.
(d)配線基板のコア材と同じ材料(ガラス−エポキシ樹脂、ガラス−BT樹脂)で両面に熱硬化性の接着剤が形成されたもの。 (D) The same material (glass-epoxy resin, glass-BT resin) as the core material of the wiring board, on which thermosetting adhesive is formed on both sides.
(e)Cu、Al、W、Fe、Ni、42アロイ剤等の金属およびそれらの合金で、両面に熱硬化性の接着剤が形成されたもの。 (E) Metals such as Cu, Al, W, Fe, Ni, 42 alloy, and alloys thereof, with thermosetting adhesive formed on both sides.
このように、上下の配線基板12、14の四隅が支持固定されていることにより、外的な機械的ストレスが一方の配線基板12、14の端部に加わった場合に、配線基板12、14のクラックの発生を防止することができる。
As described above, when the four corners of the upper and
図8から図14は第4実施例の変形例を示す図である。 8 to 14 are diagrams showing modifications of the fourth embodiment.
図8に示される例においては、配線基板12、14の一辺の長さに相当する長い補強部44が、配線基板12、14の対向する2辺に沿って配置される。これにより、補強部44は、配線基板12、14間を支持固定して、外的な機械的ストレスが配線基板12、14の端部に加わった場合に、配線基板12、14のクラックの発生を防止する。また、配線基板12、14の辺の中央部に局所的な力が加わった場合にも、クラックの発生を防止することができる。
In the example shown in FIG. 8, a long reinforcing
図9においては、長い補強部44が配線基板12、14の4辺に沿って配置される。各辺の補強部44は独立しており、隣接する2つの補強部44の端部の間に隙間46が設けられている。これにより、補強部44は、配線基板12、14の四隅を支持固定して、外的な機械的ストレスが配線基板12、14の端部に加わった場合に、配線基板12、14のクラックの発生を防止する。また、配線基板12、14の辺の中央部に局所的な力が加わった場合にもクラックの発生を防止することができる。補強部44が配線基板12、14の4辺に沿って配置されているので、よりクラックの発生を低減できる。又、熱処理時における基板の反りもおさえる効果がある。配線基板12、14の4隅に近い位置に隙間46が設けられているので、組立て工程における積層配線基板の洗浄工程において、配線基板の間の接続端子部に洗浄液を容易に流入および流出させることができる。
In FIG. 9, long reinforcing
図10から図12においては、閉じていない(不連続な)環状(枠状)の補強部44が配線基板12、14の4辺に沿って配設される。補強部44の配線基板12、14と接する面には接着剤48が塗布されている。接着剤48は配線基板14に予め取り付けておくこともできる。図11は、接着剤48が配線基板14に塗布された図を示す。隙間46とスリット50にあたる部分には塗布されていない。接着剤48は補強部44を配線基板12、14に固定するものである。
10 to 12, non-closed (discontinuous) annular (frame-shaped) reinforcing
補強部44の配線基板12、14の一隅に近い位置に隙間46を設ける。接着剤48は補強部44の隙間46に相当する位置及び隙間46と対角線上の位置にスリット50を有する。従って、この場合にも、配線基板12、14の四隅及び辺の中央部に外的な機械的ストレスが加わった場合に、配線基板12、14のクラックの発生を低減できる。また、補強部44が略環状になっているので、積層型半導体装置10の剛性が高まり、熱時の反りや変形をも軽減することができる。補強部44に隙間46があり且つ接着剤48にスリット50が入っているため、配線基板積層時の洗浄工程において、配線基板の間の接続端子部に洗浄液を容易に流入および流出させることができる。
A
図13及び図14においては、閉じた(連続な)環状(枠状)の補強部44が配線基板12、14の4辺に沿って配置される。補強部44の配線基板12、14と接する面には接着剤48が塗布又は取り付けられている。この例では、補強部44には図10の隙間46がない。このため、補強部44の剛性はより高くなる。従って、この場合にも、配線基板12、14の四隅あるいは辺の中央部に外的な機械的ストレスが加わった場合に、配線基板12、14のクラックの発生を防止することができる。配線基板12、14の四隅に近い位置に接着剤48の塗布されていないスリット50を有する。よって、配線基板積層時の洗浄工程において、配線基板の間の接続端子部に洗浄液を容易に流入および流出させることができる。
In FIGS. 13 and 14, closed (continuous) annular (frame-shaped) reinforcing
図8から図14の補強部44は上記したグループ(a)から(e)のいずれかの材料により形成することができる。
The reinforcing
図15及び図16は第5の実施例を示す図である。 15 and 16 are views showing a fifth embodiment.
この例においては、上下の配線基板12、14を接続するはんだボール(電極端子)24と同じ材料で構成され、補強部44は上下の配線基板12、14の四隅に配置される。かかる構成によれば、補強部44が電極端子と同じ材料により構成されるので、材料コストを低減でき、組立て工程も従来と同様にできる。配線基板12、14の四隅が補強部44によって支持固定されているので、外的な機械的ストレスが配線基板12、14の端部に加わった場合に、配線基板のクラック12、14の発生を低減できる。尚、上方の配線基板12を樹脂42で封止してある。
In this example, it is made of the same material as the solder balls (electrode terminals) 24 that connect the upper and
図17(A)〜(D)は第5の実施例の変形例を示す図である。図17(A)においては、上下の配線基板12、14の四隅に複数の補強部44が配設される。補強部44ははんだボール24と同じ材料で作られる。これによって、上下の配線基板12、14の四隅をより強化することができる。
FIGS. 17A to 17D are views showing a modification of the fifth embodiment. In FIG. 17A, a plurality of reinforcing
図17(B)においては、複数の補強部44が上下の配線基板12、14の四隅及び辺の中央部に配置される。補強部44ははんだボール24と同じ材料で作られる。これによって、上下の配線基板12、14の四隅及び辺をより強化することができる。
In FIG. 17B, a plurality of reinforcing
図17(C)においては、補強部44が上下の配線基板12、14の四隅ではんだボール24の最外側の列の延長線上に配置される。補強部44をはんだボール24と等ピッチをなす位置に配置することで、試験ソケットの作成が容易になる。補強部44ははんだボール24と同じ材料で作られる。これによって、上下の配線基板12、14の四隅を強化することができる。
In FIG. 17C, the reinforcing
図17(D)においては、補強部44が上下の配線基板12、14の四隅ではんだボール24の最外側の直交する2つの列の交差部に配置される。はんだボール24(電極端子)の列が配線基板12、14の側縁部近傍に配置されている場合には、最外側のはんだボール24の列の列上に配置され、はんだボール24と等ピッチで配置することで、試験ソケットの作成が容易になる。補強部44ははんだボール24と同じ材料で作られる。これによって、上下の配線基板12、14の四隅を強化することができる。
In FIG. 17D, the reinforcing
図18及び図19は第6の実施例を示す図である。本実施例は、第1実施例と第5の実施例とを組み合わせたものに相当する。上方の配線基板12の外形は大きく、樹脂42で封止されている。上方の配線基板12の外形と封止樹脂42の外形は等しい。補強部44は上下の配線基板12、14の四隅に配置され、上下の配線基板12、14を電気的に接続するはんだボール(電極端子)24と同じ材料で形成されている。従って、複数の配線基板の積層の位置ずれが生じても、クラックの発生を低減できる。
18 and 19 are views showing a sixth embodiment. This embodiment corresponds to a combination of the first embodiment and the fifth embodiment. The
尚、補強部44は、はんだボールと同じ材料の他に、一般の電極に用いられる材料を用いてもよい。
The reinforcing
本発明の第7実施例を、図15、図16に示す。 A seventh embodiment of the present invention is shown in FIGS.
本実施例にあっては、前記第1の実施例にて採られた構成と、前記第5実施例にて採られた構成を含んでいる。 The present embodiment includes the configuration adopted in the first embodiment and the configuration adopted in the fifth embodiment.
即ち、一方の主面に半導体素子が搭載された配線基板12は、同じく半導体素子が搭載された配線基板14よりも、その外形サイズ(寸法)が大とされている。
That is, the
前記配線基板の一方の主面に搭載された半導体素子は、樹脂42によって封止されている。樹脂42の外形寸法は、配線基板12と同じとされ、当該配線基板12の側面は表出している。
The semiconductor element mounted on one main surface of the wiring board is sealed with a
又、配線基板12と下方の配線基板14とは、その隅部に配設されたはんだボールからなる補強部44によって、機械的に一体化されている。
Further, the
このような構成によれば、上方の配線基板12及び封止樹脂42を基準として、当該積層型半導体装置10を認識し、ハンドリングすることができる。
According to such a configuration, the
従って、ハンドリング用治具などが予期せぬ箇所に接触することを防止することができ、もって配線基板にクラックなどを生じることが無い。 Therefore, it is possible to prevent the handling jig or the like from coming into contact with an unexpected part, and thus the wiring board is not cracked.
また、配線基板12と配線基板14とが機械的に一体化されることにより、配線基板としての剛性が向上し、機械的なストレスが加わった場合にも、当該配線基板へのクラックの発生を防止することができる。
Further, since the
〔付記1〕 少なくとも1つの半導体素子が実装された基板を、複数積載してなる積層型半導体装置において、
該複数の基板のうち、少なくとも1つの基板の外形寸法は、他の基板の外形寸法より大きく、
該少なくとも1つの基板の外形寸法が該搭載型半導体装置の最大外形寸法と等しく、
該複数の基板のうち最下段の基板にのみ外部電極端子が設けられている
ことを特徴とする積層型半導体装置。
〔付記2〕 該複数の基板のうち、最上段の基板の外形寸法が、該最上段の基板よりも下に位置する基板の外形寸法より大きい
ことを特徴とする付記1に記載の積層型半導体装置。
〔付記3〕 該複数の基板のうち、最上段に位置する基板の半導体素子が実装された表面が樹脂封止されており、
該樹脂の外形寸法が該最上に位置する基板の外形寸法と等しい
ことを特徴とする付記2に記載の積層型半導体装置。
[Appendix 1] In a stacked semiconductor device in which a plurality of substrates on which at least one semiconductor element is mounted are stacked.
Outer dimensions of at least one of the plurality of substrates are larger than outer dimensions of other substrates,
The external dimension of the at least one substrate is equal to the maximum external dimension of the mounted semiconductor device;
An external electrode terminal is provided only on the lowermost substrate among the plurality of substrates.
[Appendix 2] The stacked semiconductor according to
[Appendix 3] Of the plurality of substrates, the surface of the substrate located on the uppermost stage on which the semiconductor element is mounted is resin-sealed.
3. The stacked semiconductor device according to appendix 2, wherein the outer dimension of the resin is equal to the outer dimension of the uppermost substrate.
〔付記4〕 該複数の基板のうち、最下段の基板の外形寸法が、該最下段の基板よりも上に位置する基板の外形寸法より大きい
ことを特徴とする付記1に記載の積層型半導体装置。
〔付記5〕 少なくとも1つの半導体素子が実装された基板を、複数積載してなる積層型半導体装置において、
該複数の基板の少なくとも隅部において、該複数の基板間を機械的に接合する補強部が配置されている
ことを特徴とする積層型半導体装置。
〔付記6〕 該支持部材は、対向する該複数の基板の4隅に複数個配置されている
ことを特徴とする付記5に記載の積層型半導体装置。
〔付記7〕 該補強部は、対向する該複数の基板の外周の少なくとも対向する2辺において、辺にわたって配置されている
ことを特徴とする付記5に記載の積層型半導体装置。
〔付記8〕 該補強部は、対向する該複数の基板の外周に沿って配置されている
ことを特徴とする付記5に記載の積層型半導体装置。
〔付記9〕 該補強部は、該複数の基板のコア材と同じ材料あるいは、エポキシ、ポリイミド、アクリル等の樹脂あるいは、Cu、Al、W、Fe、Ni、42アロイ材等の金属およびそれらの合金からなる
ことを特徴とする付記5乃至付記8に記載の積層型半導体装置。
[Appendix 4] The stacked type semiconductor according to
[Appendix 5] In a stacked semiconductor device in which a plurality of substrates on which at least one semiconductor element is mounted are stacked,
A laminated semiconductor device, wherein a reinforcing portion for mechanically joining the plurality of substrates is disposed at least at a corner portion of the plurality of substrates.
[Appendix 6] The stacked semiconductor device according to
[Supplementary Note 7] The stacked semiconductor device according to
[Appendix 8] The stacked semiconductor device according to
[Supplementary Note 9] The reinforcing portion is made of the same material as the core material of the plurality of substrates, a resin such as epoxy, polyimide, or acrylic, or a metal such as Cu, Al, W, Fe, Ni, or 42 alloy material, and their 9. The stacked semiconductor device according to
〔付記10〕 該補強部は、該複数の基板に接着剤によって固定されている
ことを特徴とする付記5乃至付記9に記載の積層型半導体装置。
〔付記11〕 該補強部は、該複数の基板を電気的に接続する電極端子と同じ材料からなる
ことを特徴とする付記5に記載の積層型半導体装置。
〔付記12〕 該複数の基板の材質が有機樹脂を含む材料からなる
ことを特徴とする付記5乃至付記11に記載の積層型半導体装置。
[Supplementary Note 10] The stacked semiconductor device according to any one of
[Appendix 11] The stacked semiconductor device according to
[Supplementary Note 12] The stacked semiconductor device according to any one of
〔付記13〕 該複数の基板のうち、少なくとも1つの基板の外形寸法は、他の基板の外形寸法より大きく、
該少なくとも1つの基板の外形寸法が該搭載型半導体装置の最大外形寸法と等しい
ことを特徴とする付記5乃至付記12に記載の積層型半導体装置。
[Supplementary Note 13] Of the plurality of substrates, the outer dimension of at least one substrate is larger than the outer dimensions of the other substrates.
13. The stacked semiconductor device according to
以上説明したように、本発明によれば、配線基板のクラックの発生を防止することができるようにした積層型半導体装置を得ることができる。 As described above, according to the present invention, it is possible to obtain a stacked semiconductor device capable of preventing the occurrence of cracks in the wiring board.
10 積層型半導体装置
12、14、16 配線基板
18 半導体素子
24 はんだボール
26 半導体素子
32 外部接続電極
34 半導体素子
40 外部接続電極
42 封止樹脂
44 補強部
46 隙間
50 スリット
DESCRIPTION OF
Claims (7)
該複数の基板の少なくとも隅部において、該複数の基板間を機械的に接合する補強部が配置されている
ことを特徴とする積層型半導体装置。 In a stacked semiconductor device in which a plurality of substrates on which at least one semiconductor element is mounted are stacked,
A laminated semiconductor device, wherein a reinforcing portion for mechanically joining the plurality of substrates is disposed at least at a corner portion of the plurality of substrates.
ことを特徴とする請求項1に記載の積層型半導体装置。 2. The stacked semiconductor device according to claim 1, wherein a plurality of the supporting members are arranged at four corners of the plurality of substrates facing each other.
ことを特徴とする請求項1に記載の積層型半導体装置。 2. The stacked semiconductor device according to claim 1, wherein the reinforcing portion is arranged over at least two opposing sides of the outer periphery of the plurality of opposing substrates.
ことを特徴とする請求項1に記載の積層型半導体装置。 2. The stacked semiconductor device according to claim 1, wherein the reinforcing portion is disposed along the outer periphery of the plurality of substrates facing each other.
ことを特徴とする請求項1乃至請求項4に記載の積層型半導体装置。 The stacked semiconductor device according to claim 1, wherein the reinforcing portion is fixed to the plurality of substrates with an adhesive.
ことを特徴とする請求項1に記載の積層型半導体装置。 The stacked semiconductor device according to claim 1, wherein the reinforcing portion is made of the same material as the electrode terminal that electrically connects the plurality of substrates.
該少なくとも1つの基板の外形寸法が該搭載型半導体装置の最大外形寸法と等しい
ことを特徴とする請求項1に記載の積層型半導体装置。 Outer dimensions of at least one of the plurality of substrates are larger than outer dimensions of other substrates,
2. The stacked semiconductor device according to claim 1, wherein an outer dimension of the at least one substrate is equal to a maximum outer dimension of the mounted semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007228247A JP2007318183A (en) | 2007-09-03 | 2007-09-03 | Multilayer semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007228247A JP2007318183A (en) | 2007-09-03 | 2007-09-03 | Multilayer semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002382046A Division JP4086657B2 (en) | 2002-12-27 | 2002-12-27 | Multilayer semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007318183A true JP2007318183A (en) | 2007-12-06 |
Family
ID=38851696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007228247A Pending JP2007318183A (en) | 2007-09-03 | 2007-09-03 | Multilayer semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007318183A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2071411A1 (en) | 2007-12-10 | 2009-06-17 | Ricoh Company, Ltd. | Corona charger, and process cartridge and image forming apparatus using same |
WO2012035972A1 (en) * | 2010-09-17 | 2012-03-22 | 住友ベークライト株式会社 | Semiconductor package and semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831872A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor device |
JPH09205113A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Semiconductor device, mounting substrate and mounting construction body |
JP2000022034A (en) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
JP2000174200A (en) * | 1998-12-03 | 2000-06-23 | Rohm Co Ltd | Structure of multi-layer hybrid integrated circuit device and manufacture thereof |
JP2001068594A (en) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | Electronic circuit package, packaging board, and packaging body |
JP2001094002A (en) * | 1999-09-21 | 2001-04-06 | Nec Corp | Method and structure for mounting bga |
JP2002083922A (en) * | 2000-09-05 | 2002-03-22 | Seiko Epson Corp | Semiconductor device and its manufacturing method, and circuit board and electronic equipment |
JP2002170924A (en) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | Laminated type semiconductor device and mounting board |
-
2007
- 2007-09-03 JP JP2007228247A patent/JP2007318183A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831872A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor device |
JPH09205113A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Semiconductor device, mounting substrate and mounting construction body |
JP2000022034A (en) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
JP2000174200A (en) * | 1998-12-03 | 2000-06-23 | Rohm Co Ltd | Structure of multi-layer hybrid integrated circuit device and manufacture thereof |
JP2001068594A (en) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | Electronic circuit package, packaging board, and packaging body |
JP2001094002A (en) * | 1999-09-21 | 2001-04-06 | Nec Corp | Method and structure for mounting bga |
JP2002083922A (en) * | 2000-09-05 | 2002-03-22 | Seiko Epson Corp | Semiconductor device and its manufacturing method, and circuit board and electronic equipment |
JP2002170924A (en) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | Laminated type semiconductor device and mounting board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2071411A1 (en) | 2007-12-10 | 2009-06-17 | Ricoh Company, Ltd. | Corona charger, and process cartridge and image forming apparatus using same |
WO2012035972A1 (en) * | 2010-09-17 | 2012-03-22 | 住友ベークライト株式会社 | Semiconductor package and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101131138B1 (en) | Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package | |
US9723729B2 (en) | Printed wiring board | |
US7969745B2 (en) | Circuit board structure having electronic components integrated therein | |
JP2008071953A (en) | Semiconductor device | |
US8581421B2 (en) | Semiconductor package manufacturing method and semiconductor package | |
JPH08330473A (en) | Printed circuit board with installation groove of solder ball and ball grid array package using it | |
JP4965989B2 (en) | Electronic component built-in substrate and method for manufacturing electronic component built-in substrate | |
JP4086657B2 (en) | Multilayer semiconductor device | |
US20160113110A1 (en) | Printed wiring board | |
JP2008218882A (en) | Semiconductor device | |
JP2006086149A (en) | Semiconductor device | |
KR100791576B1 (en) | Stack package of ball grid array type | |
JP2009026861A (en) | Semiconductor device and manufacturing method thereof | |
JP2001230515A (en) | Mounting member of electronic component, method of manufacturing mounting member of electronic component, and secondary mounting structure of mounting member | |
JP4556671B2 (en) | Semiconductor package and flexible circuit board | |
JP2007318183A (en) | Multilayer semiconductor device | |
JP2009238855A (en) | Mounting structure of semiconductor device, and electronic apparatus using mounting structure | |
JP2007059541A (en) | Semiconductor device and method of assembling same | |
JP2008227429A (en) | Electronic circuit module and multilayer wiring board | |
JP2011166096A (en) | Surface-mounted device and printed board, and structure for mounting surface-mounted device using them | |
US20080042276A1 (en) | System and method for reducing stress-related damage to ball grid array assembly | |
JP3867796B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP2007109933A (en) | Printed wiring board and mounting method of semiconductor using it | |
JP2005057271A (en) | Semiconductor chip package and stacked module having functional part and packaging part arranged horizontally on common plane | |
WO2016038795A1 (en) | Electronic device, component mounting substrate, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |